TWI822356B - 積體電路裝置以及製造積體電路裝置的方法 - Google Patents
積體電路裝置以及製造積體電路裝置的方法 Download PDFInfo
- Publication number
- TWI822356B TWI822356B TW111136107A TW111136107A TWI822356B TW I822356 B TWI822356 B TW I822356B TW 111136107 A TW111136107 A TW 111136107A TW 111136107 A TW111136107 A TW 111136107A TW I822356 B TWI822356 B TW I822356B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- layer group
- magnetic shielding
- random access
- access memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000005291 magnetic effect Effects 0.000 claims abstract description 198
- 229910052751 metal Inorganic materials 0.000 claims abstract description 122
- 239000002184 metal Substances 0.000 claims abstract description 122
- 239000000463 material Substances 0.000 claims abstract description 74
- 238000001465 metallisation Methods 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000004020 conductor Substances 0.000 claims description 48
- 239000000203 mixture Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 30
- 230000015654 memory Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 358
- 238000000034 method Methods 0.000 description 61
- 230000008569 process Effects 0.000 description 42
- 230000009471 action Effects 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 230000003667 anti-reflective effect Effects 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 230000035699 permeability Effects 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 229910052720 vanadium Inorganic materials 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 229910000521 B alloy Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- ZDZZPLGHBXACDA-UHFFFAOYSA-N [B].[Fe].[Co] Chemical compound [B].[Fe].[Co] ZDZZPLGHBXACDA-UHFFFAOYSA-N 0.000 description 2
- ZDVYABSQRRRIOJ-UHFFFAOYSA-N boron;iron Chemical compound [Fe]#B ZDVYABSQRRRIOJ-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910001172 neodymium magnet Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910001313 Cobalt-iron alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000976 Electrical steel Inorganic materials 0.000 description 1
- 229910005335 FePt Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910003962 NiZn Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- QJVKUMXDEUEQLH-UHFFFAOYSA-N [B].[Fe].[Nd] Chemical compound [B].[Fe].[Nd] QJVKUMXDEUEQLH-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- FQMNUIZEFUVPNU-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Co].[Co] FQMNUIZEFUVPNU-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- PWBYYTXZCUZPRD-UHFFFAOYSA-N iron platinum Chemical compound [Fe][Pt][Pt] PWBYYTXZCUZPRD-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- QELJHCBNGDEXLD-UHFFFAOYSA-N nickel zinc Chemical compound [Ni].[Zn] QELJHCBNGDEXLD-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
將磁阻隨機存取記憶體單元區塊以及用於磁阻隨機存取記憶體單元區塊的磁遮蔽結構整合到積體電路裝置之金屬互連內。磁遮蔽結構可由具有包括磁遮蔽材料的導線以及導孔的金屬化層以及導孔層提供。磁遮蔽材料可形成導線以及導孔、在導線的周圍形成襯層、或可為導線之一層。導線以及導孔亦可包括較磁遮蔽材料更導電的金屬。金屬互連可包括在磁遮蔽結構的上方或下方的缺少磁遮蔽材料且更導電的層。具有磁遮蔽結構的磁阻隨機存取記憶體單元區塊可選地作為獨立記憶體裝置提供或被整合至包括具有傳統金屬互連的第二基板的三維積體電路裝置中。
Description
本揭露之一些實施例是關於一種半導體結構，特別是關於磁阻隨機存取記憶體（Magnetoresistive Random Access Memory，MRAM）的一種半導體結構。
在用於電子應用的積體電路中利用半導體記憶體，電子應用諸如為收音機、電視、手機以及個人計算裝置。一種類型的半導體記憶體為磁阻隨機存取記憶體。磁阻隨機存取記憶體單元可包括磁穿隧接面（Magnetic Tunnel Junction，MTJ），其包括一固定層（pinned layer）、一自由層以及在固定層與自由層之間的一穿隧能障層。自由層之磁矩可相對於固定層之磁矩變化，以在高電阻狀態與低電阻狀態之間切換磁穿隧接面。可檢測電阻狀態並將其用於表示邏輯零或邏輯一。磁阻隨機存取記憶體是非揮發性的、具有低功率要求、具有快切換速度、具有長留存時間（retention time）。
本揭露之一些實施例提供一種積體電路裝置。積體電路裝置包括一半導體基板、一金屬互連、一磁阻隨機存取記憶體單元區塊、一磁遮蔽結構。金屬互連在半導體基板的上方。磁阻隨機存取記憶體單元區塊形成在金屬互連內。磁遮蔽結構用於磁阻隨機存取記憶體單元區塊。磁遮蔽結構在金屬互連內。
本揭露之一些實施例提供一種積體電路裝置。積體電路裝置包括一半導體基板、一金屬互連、一磁阻隨機存取記憶體單元區塊。金屬互連包括一第一層組、一第二層組、一第三層組，第一層組包括一個或多個金屬化層，第二層組包括一個或多個金屬化層或導孔層，第三層組包括一個或多個金屬化層。第三層組在第二層組的上方。第二層組在第一層組的上方。第一層組在半導體基板的上方。磁阻隨機存取記憶體單元區塊在第二層組內。第二層組包括一磁遮蔽材料。第二層組在磁阻隨機存取記憶體單元區塊的周圍形成一磁遮蔽結構。
本揭露之一些實施例提供一種製造積體電路裝置的方法。方法包括形成一第一層組，第一層組包括位於一半導體基板的上方的一個或多個金屬化層，並形成一磁阻隨機存取記憶體單元區塊。方法亦包括形成一第二層組，第二層組包括在磁阻隨機存取記憶體單元區塊的周圍的一個或多個金屬化層或導孔層。方法更包括形成一第三層組，第三層組包括位於磁阻隨機存取記憶體單元區塊的上方的一個或多個金屬化層。第一層組、第二層組、第三層組在磁阻隨機存取記憶體單元區塊的周圍形成一磁遮蔽結構。
本揭露提供許多不同的實施例或範例，以實行本揭露之不同特徵。以下敘述組件以及排列方式之特定範例，以簡化本揭露。當然，這些僅作為範例且意欲不限於此。例如，若說明書敘述了第一特徵形成於第二特徵的上方或第二特徵上，即表示可包括第一特徵與第二特徵直接接觸的實施例，亦可包括有額外的特徵形成於第一特徵與第二特徵之間而使第一特徵與第二特徵可能並未直接接觸的實施例。此外，在各種範例中，本揭露可能利用重複的符號及/或字母。這樣的重複是為了簡化以及清楚之目的，並不表示所討論之各種實施例及/或配置之間的關聯。
此外，所利用的空間相關用語，例如：「在…的下方」、「的下方」、「較低的」、「的上方」、「較高的」等，是為了便於描述圖式中一個元件或特徵與另一個（些）元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包括利用中或操作中的裝置之不同方位。設備可被轉向不同方位（旋轉90度或其他方位），且在此利用的空間相關用語亦可依此同樣地解釋。
如果未遮蔽，磁阻隨機存取記憶體可能會受到外部產生的磁場的干擾，例如由磁鐵、電源線以及電子裝置產生的磁場。可在封裝級別提供遮蔽，然而，這種遮蔽增加了封裝成本以及磁阻隨機存取記憶體封裝之總厚度。較大的厚度可能難以被容納在小型電子裝置中，例如智慧型手機以及手錶。
根據本揭露，將磁遮蔽結構整合到其中設置有磁阻隨機存取記憶體的金屬互連中。在一些實施例中，在包括複數個磁阻隨機存取記憶體單元區塊的一磁阻隨機存取記憶體中，在每一個磁阻隨機存取記憶體單元區塊的周圍形成磁遮蔽結構。在一些實施例中，金屬互連包括金屬化層以及導孔層，其中導線以及導孔具有包括提供磁遮蔽結構的磁遮蔽材料的組成。
在一些實施例中，磁遮蔽材料形成導線。在一些實施例中，導線包括一磁遮蔽材料層以及一第二金屬層，且第二金屬層較磁遮蔽材料具有更好的導電性。在一些實施例中，磁遮蔽材料在第二金屬的周圍形成襯層。在一些實施例中，磁遮蔽材料位於導線之核心（core）。
在一些實施例中，磁遮蔽結構包括在磁阻隨機存取記憶體單元區塊的上方、的下方、周圍之部分。在一些實施例中，磁遮蔽結構包括用作金屬互連內的電性連接的導線或導孔。在一些實施例中，磁遮蔽結構包括用於磁阻隨機存取記憶體單元區塊的位元線（bit lines）。在一些實施例中，磁遮蔽結構包括用於磁阻隨機存取記憶體單元區塊的字元線（word lines）。例如，在磁阻隨機存取記憶體單元區塊的上方的磁遮蔽結構之一部分可包括位元線，且在磁阻隨機存取記憶體單元區塊的下方的磁遮蔽結構之一部分可包括字元線。在一些實施例中，磁遮蔽結構包括對金屬互連內的電性連接不產生作用的（inoperative）導線或導孔。在一些實施例中，那些不產生作用的導線或導孔形成在金屬互連內浮動的（floating）結構。在一些實施例中，那些不產生作用的線或導孔形成從金屬互連內的工作線或導孔懸空（dangle）的結構。在一些實施例中，不產生作用的導線或導孔接地（coupled to ground）。
在一些實施例中，磁遮蔽結構延伸穿過金屬互連之複數個金屬化層。在一些實施例中，磁遮蔽包括在磁阻隨機存取記憶體單元區塊的上方的一金屬化層中之上部、在磁阻隨機存取記憶體單元區塊的下方的一金屬化層中之下部、在與磁阻隨機存取記憶體單元區塊齊平的一導孔層中之側部。在一些實施例中，側部包括在磁阻隨機存取記憶體單元區塊的周圍延伸的導孔圍欄（fence of vias）。在一些實施例中，圍欄中的導孔之一直徑是圍欄中的導孔之一間距的50%或更多。因此，側部可佔據圍繞磁阻隨機存取記憶體單元區塊之側邊的表面面積的50%或更多。導孔可藉由導線連接，藉此，側部形成圍繞磁阻隨機存取記憶體單元區塊的一連續結構。在一些實施例中，側部包括兩排導孔。增加側部之厚度或密度可為增加磁遮蔽結構之磁遮蔽效率的面積有效（area-efficient）的方式。
在一些實施例中，每一個磁阻隨機存取記憶體單元區塊包括1000個或更少的單元。在一些實施例中，每一個磁阻隨機存取記憶體單元區塊包括200個或更少的單元。在一些實施例中，每一個磁阻隨機存取記憶體單元區塊包括100個或更少的單元。在一些實施例中，每一個磁阻隨機存取記憶體單元區塊具有大約10μm
2或更小的面積。在一些實施例中，每一個磁阻隨機存取記憶體單元區塊具有約4μm
2或更小的面積。在一些實施例中，每一個磁阻隨機存取記憶體單元區塊具有約1μm
2或更小的面積。在一些實施例中，每一個磁阻隨機存取記憶體單元區塊具有大約2μm或更小的寬度。磁阻隨機存取記憶體單元區塊愈小，給定厚度的磁遮蔽結構之磁遮蔽效率就愈大。
因為在金屬互連內的磁阻隨機存取記憶體單元區塊的周圍提供遮蔽，故允許在不增加封裝級別的磁遮蔽之厚度的情形下達成給定水準的磁遮蔽效率。在一些實施例中，磁遮蔽結構提供約1.5或更大的磁遮蔽效率，磁遮蔽效率為入射磁場強度與磁遮蔽結構內的磁場強度之一比例。在一些實施例中，磁遮蔽效率為約2.0或更大。這些級別的磁遮蔽允許磁阻隨機存取記憶體在較其他要求顯著較低的自旋轉移矩（spin torque transfer，STT）效率下保持穩定，從而顯著降低製造要求。本揭露之磁遮蔽甚至對特別難以遮蔽的低頻以及靜態（DC）磁場也是有效的。
在一些實施例中，金屬互連包括一第一層組（layer set）、一第二層組、一第三層組，每一個層組包括一個或多個導孔以及金屬化層。第三層組在第二層組的上方，第二層組在第一層組的上方，第一層組在一半導體基板的上方。磁阻隨機存取記憶體形成在第二層組內。第二層組之導線以及導孔具有包括磁遮蔽材料的組成。在一些實施例中，第一層組之線以及導孔具有一組成，其較第二層組中的線以及導孔之一組成具有更高的電導率（conductance）。在一些實施例中，第三層組之線以及導孔具有一組成，其較第二層組中的線以及導孔之一組成具有更高的電導率。第一層組或第三層組可缺少磁遮蔽材料。相較於完全是銅、鋁等的導線以及導孔，磁遮蔽材料可降低導電性（conductivities）。第三層組及/或第一層組中的較高導電率組成可用於減輕在第二層組中利用較低導電率組成之效果，以提供磁遮蔽。
在一些實施例中，包括磁阻隨機存取記憶體並提供磁遮蔽的金屬互連設置在第一基板的上方，並與第二基板結合，在第二基板上形成邏輯裝置，且在第二基板的上方形成第二金屬互連。第二金屬互連具有導體，其組成較較提供磁遮蔽結構的導體之組成提供更好的導電性。在一些實施例中，堆疊第一基板以及第二基板。在一些實施例中，具有磁遮蔽結構的磁阻隨機存取記憶體是獨立記憶體裝置。這些實施例提供用於減少由於將磁遮蔽材料結合到金屬互連之導體中所導致的任何不利影響的選項。
第1圖繪示根據本揭露之一些方面的一積體電路裝置100。積體電路裝置100包括一金屬互連141在一半導體基板133的上方依序包括一第一層組139、一第二層組145、一第三層組151。第一層組139、第二層組145、第三層組151中之每一者可包括具有複數條導線121的一個或多個金屬化層131以及具有複數個導孔123的一個或多個導孔層135。可存在複數個蝕刻停止層129，且蝕刻停止層129可對齊導孔層135之底部。導線121以及導孔123可設置在複數個層間介電（interlevel dielectric，ILD）層127內。第一層組139及/或第三層組151中的導線121以及導孔123可具有與第二層組145中的導線121以及導孔123的一組成不同的一組成。在一些實施例中，這種不同的組成包括一擴散障壁（diffusion barrier）層125，在第二層組145之導線121以及導孔123中缺少擴散障壁層125。
包括一磁阻隨機存取記憶體單元113之一陣列的一磁阻隨機存取記憶體單元區塊115設置在第二層組145內。圍繞磁阻隨機存取記憶體單元區塊115的第二層組145形成一磁遮蔽結構111。磁遮蔽結構111包括一頂部109、一側部117、一底部119，頂部109位於磁阻隨機存取記憶體單元區塊115的上方，側部117在磁阻隨機存取記憶體單元區塊115之側邊的周圍，底部119位於磁阻隨機存取記憶體單元區塊115的下方。磁遮蔽結構111可提供磁遮蔽效率大於約2.0，特別是如果磁阻隨機存取記憶體單元區塊115具有約1μm
2或更小的面積。
第2A圖提供聚焦於第二層組145之剖面圖，第二層組145包括積體電路裝置100之磁阻隨機存取記憶體單元區塊115以及磁遮蔽結構111。如第2A圖所示，第二層組145包括金屬化層M
n-1、M
n、M
n+1以及導孔層V
n以及V
n+1。金屬化層M
n+1提供磁遮蔽結構111之頂部109。金屬化層M
n以及導孔層V
n以及V
n+1提供側部117。金屬化層M
n-1提供底部119。
第2B圖提供沿著第2A圖之線B-B’截取的一側視圖200。第2C圖、第2D圖、第2E圖分別提供沿著第2A圖之線C-C’、D-D’、E-E’截取的磁遮蔽結構111之剖面圖。如這些圖式所示，磁遮蔽結構111之頂部109可包括用於磁阻隨機存取記憶體單元區塊115的複數條位元線211以及複數條額外的導線231。底部119可包括複數條字元線257以及複數條額外的導線249。側部117可包括複數個導孔245、複數條額外的導線241、複數個導孔237。
就形成由金屬互連141提供的電性連接而言，磁遮蔽結構111之部分，例如，額外的導線231、額外的導線249、導孔245、額外的導線241、導孔237可能不產生作用。功能性電性連接具有兩個端子，每一個端子耦接到功能不同的電極、接點等或其他結構。非電功能性導線以及導孔可形成浮動結構、接地結構或懸空電功能性結構。
請參考第2B圖以及第2D圖，側部117形成圍繞磁阻隨機存取記憶體單元區塊115的圍欄，且可包括一排圍繞磁阻隨機存取記憶體單元區塊115的導孔245。導孔可週期性地間隔開。在一些實施例中，導孔245之一寬度261以及導孔245之一間距263之間的比例約為0.5或更大。在一些實施例中，側部117覆蓋在磁阻隨機存取記憶體單元區塊115的周圍的50%或更多的側部區域。在一些實施例中，間距263約為100μm或更小。在一些實施例中，間距263約為40μm或更小。在一些實施例中，導孔245藉由諸如為額外的導線241的結構連接，由此側部117是連續結構。為側部117提供高面積密度是提升磁遮蔽結構111之性能的有效方式。在一些實施例中，側部包括導孔245之兩個或更多個同心環。第3圖提供一磁遮蔽結構111A之一剖面圖，其中側部117A包括導孔245之兩個同心環。
第二層組145之金屬化層M
n-1、M
n、M
n+1以及導孔層V
n以及V
n+1包括磁遮蔽材料。磁遮蔽材料是一種具有高磁導率（μ）以及飽和磁化強度的材料。磁遮蔽材料可為，例如，鈷（Co）、矽鋼（FeSi）、鐵鎳合金（NiFe）、鈷鐵合金（CoFe）、鈷鐵硼合金（CoFeB）、鐵硼合金（FeB）、鎳鋅合金（NiZn）、釹鐵硼合金（NdFeB）、前述金屬或金屬合金之組合等。在一些實施例中，磁遮蔽材料至少具有鈷之磁導率。在一些實施例中，磁遮蔽材料之磁導率大於鈷之磁導率。在一些實施例中，磁遮蔽材料具有約100或更大的相對磁導率。在一些實施例中，磁遮蔽材料具有約0.8 Tesla或更大的飽和磁化強度。具有高磁導率以及高飽和磁化強度的磁性材料有助於在不佔用過多晶圓面積的情形下使得磁遮蔽結構111有效。
在第2A圖至第2E圖繪示的範例中，磁遮蔽材料形成第二層組145之金屬化層M
n-1、M
n、M
n+1以及導孔層V
n以及V
n+1。第4圖提供替代實施例之一剖面圖400，其中磁遮蔽材料形成用於金屬化層M
n-1、M
n、M
n+1以及導孔層V
n以及V
n+1的一襯層401。襯層401圍繞一核心403，核心403包括較磁遮蔽材料更導電的金屬。金屬可為，例如，鋁（Al）、銅（Cu）、鋁與銅之組合等。磁遮蔽材料可形成金屬化層M
n-1之字元線257以及額外的導線249之底部。另一方面，導孔層V
n以及金屬化層M
n可為雙鑲嵌製程之產物，由此襯層401圍繞導孔245以及額外的導線241延伸，但不將導孔245與額外的導線241分開。同樣地，襯層401可在導孔237以及額外的導線231的周圍延伸，而不從額外的導線231進入導孔237之間。
第5圖提供一剖面圖500，其繪示一磁遮蔽結構111B，磁遮蔽結構111B具有磁遮蔽材料之替代配置。在此替代配置中，金屬化層M
n-1、M
n、M
n+1包括複數個磁性層501以及更導電的導電層503。磁遮蔽材料形成磁性層501。較磁遮蔽更導電的金屬材料提供更導電的導電層503。在所繪示的實施例中，導孔層V
n以及V
n+1完全由磁遮蔽材料形成，而且，金屬化層M
n-1、M
n、M
n+1中之每一者包括一個磁性層501以及一個導電層503。在一些實施例中，導孔層V
n以及V
n+1包括磁性層501以及導電層503兩者。在一些實施例中，金屬化層M
n-1、M
n、M
n+1包括中之一者或多者包括第二磁性層501、第二導電層503、第二磁性層501以及第二導電層503兩者或更多數量的層。在所繪示的實施例中，導電層503形成在磁性層501的上方。在替代實施例中，這些層反過來排列。
請回頭參考第1圖，在第一層組139中的導線121以及導孔123之組成可提供較在第二層組145中的導線121以及導孔123之一組成更好的導電性。在一些實施例中，在第一層組139中的導線121以及導孔123缺乏磁遮蔽材料。在一些實施例中，在第一層組139中的導線121以及導孔123包括鋁、銅、鋁與銅之組合等。同樣地，在第三層組151中的導線121以及導孔123之組成可提供較第二層組145中的導線121以及導孔123之組成更好的導電性。在一些實施例中，在第三層組151中的導線121以及導孔123缺乏磁遮蔽材料。在一些實施例中，在第三層組151中的導線121以及導孔123包括鋁、銅、鋁與銅之組合等。
在一些實施例中，第一層組139具有與第二層組145相同的組成。在一些實施例中，第三層組151具有與第二層組145相同的組成。在這些其他層組中包括磁遮蔽材料可增加磁阻隨機存取記憶體單元區塊115之磁遮蔽。然而，這是在金屬互連141內的導電性與磁遮蔽材料之更廣泛利用之間的折衷。降低這樣的折衷帶來的任何後果的一些方式是藉由將積體電路裝置100作為獨立的記憶體裝置，或者，藉由將一些功能改配（offload）到具有更高速金屬互連的第二基板。
第6圖提供一積體電路裝置600之示意圖，積體電路裝置600包括積體電路裝置100之組件、一第二基板605、一第二金屬互連601。積體電路裝置100所包括的組件可包括基板133、金屬互連141、磁阻隨機存取記憶體單元區塊115、磁遮蔽結構111。第二基板605可支援利用、協助或增加磁阻隨機存取記憶體單元區塊115之功能的邏輯裝置以及其他裝置。第二金屬互連601可包括導體，其由與金屬互連141之導體（導線121以及導孔123）不同且導電性較高的組成所形成。較高導電率的組成可包括銅、鋁、銅與鋁之合金等，且可缺少磁遮蔽材料。第二金屬互連601可藉由基板通孔（through substrate vias，TSV）603、焊料凸塊607等或其他合適的耦接結構耦接到金屬互連141。
第7A圖至第7E圖繪示根據本揭露之一些其他實施例的形成一磁遮蔽結構111C的一第二層組145C。磁遮蔽結構111C通常類似於第2A圖至第2E圖的磁遮蔽結構111。差異來自於第二層組145C具有延伸超過額外的導線231C（請參考第7C圖）的複數條位元線211C。相反地，請參考第2C圖，在磁遮蔽結構111中，位元線211被額外的導線231包圍，且在額外的導線231附近終止。
如第7B圖所示，利用較長位元線211C需要一些修改以防止短路。這些修改包括在額外的導線241C中的間隙703以及在額外的導線249C中的間隙705（請參考第7E圖）。請再次參考第7B圖，磁遮蔽結構111C可包括由導孔237、額外的導線241C、導孔245、懸空位元線211C的額外的導線249C組成的結構701。結構701以每一者都連接到位元線211C，但結構701不將位元線211C連接到任何其他結構的方式懸空。
第8圖繪示根據本揭露之一些其他實施例的形成一磁遮蔽結構111D的一第二層組145D。第二層組145D包括一導孔層V
n+2以及一金屬化層M
n+2。在此替代實施例中，可包括位元線211D的磁遮蔽結構111D之頂部109設置在金屬化層M
n+2中。這種結構提供較第2A圖至第2E圖之磁遮蔽結構111更高的磁遮蔽係數。
基板133可為任何類型的基板。在一些實施例中，基板133包括半導體本體（semiconductor body），例如，矽、SiGe、絕緣體覆矽（silicon-on-insulator，SOI）等。基板133可為半導體晶圓、晶圓上的一個或多個晶粒、或任何其他類型的半導體本體及/或與其相關聯的磊晶層。請參考第1圖，基板133可支撐用於操作磁阻隨機存取記憶體單元113的電晶體134。
第9圖至第24圖呈現了一系列的剖面圖，舉例說明根據本揭露之形成磁遮蔽結構的方法。儘管參考方法之各種實施例描述了第9圖至第24圖，不過，應理解的是，第9圖至第24圖所示的結構不限於所描述的方法，而是可獨立於所描述的方法而單獨存在。第9圖至第24圖被描述為一系列動作，不過，在其他實施例中，可改變動作之順序。儘管第9圖至第24圖繪示並描述了一組特定的動作，不過，在其他實施例中，可省略一些動作。此外，可在其他實施例中包括未繪示及/或未描述的動作。儘管第9圖至第24圖之方法繪示如何形成積體電路裝置100，不過，第9圖至第24圖之方法可用於形成根據本揭露的其他積體電路裝置。
如第9圖之剖面圖900所示，方法可開始於在一導孔層V
n-1的上方形成一蝕刻停止層129以及層間介電層127。在一些實施例中，n是介於3至7的範圍內的數字，多個導孔層在基板133上方按高度順序編號，從V1開始作為導孔層135，導孔層135是直接地位於包括接觸插塞137的層的上方（請參考第1圖）。在一些實施例中，n介於4至6的範圍。在一些實施例中，n為5或更大。
蝕刻停止層129以及層間介電層127可具有任何合適的組成，而且，可藉由任何合適的製程形成蝕刻停止層129以及層間介電層127。蝕刻停止層129是介電質且可為例如一氮化物（例如，氮化矽、氧氮化矽等）、一碳化物（例如，碳化矽、氧碳化矽等）或類似物。層間介電層127可為一氧化物（例如二氧化矽（SiO
2等）、低k介電質或極低k介電質。可藉由諸如為化學氣相沉積（chemical vapor deposition，CVD）、電漿增強化學氣相沉積（plasma-enhanced chemical vapor deposition，PECVD）、原子層沉積（atomic layer deposition，ALD）等製程各自形成蝕刻停止層129以及層間介電層127。在一些實施例中，層間介電層127由四乙氧基矽烷（tetraethyl orthosilicate，TEOS）所形成。
如第10圖之剖面圖1000所示，方法可繼續形成一遮罩1003，並利用遮罩1003蝕刻穿過層間介電層127以及蝕刻停止層129的複數個開口1001。遮罩1003可藉由微影製程進行圖案化。蝕刻製程可包括電漿蝕刻。蝕刻停止層129有助於限制蝕刻製程之程度。在完成蝕刻之後，可剝除遮罩1003。
如第11圖之剖面圖1100所示，製程可繼續沉積金屬1101以填充開口1001。在一些實施例中，金屬1101是磁遮蔽材料。在其他實施例中，金屬1101包括除了磁遮蔽材料以外的其他材料。在一些實施例中，金屬1101包括多層，其中至少一層是較磁遮蔽材料更導電的金屬。在一些實施例中，填充開口1001包括沉積擴散障壁層。例如，擴散障壁層可為諸如為氮化鉭（TaN）、氮化鈦（TiN）、氮化鎢（WN）等過渡金屬之化合物。可藉由諸如為物理氣相沉積（physical vapor deposition，PVD）、化學氣相沉積、原子層沉積、電鍍（電解（electrolytic）電鍍或無電（electroless）電鍍）、前述製程之組合等的一個或多個製程沉積金屬1101。
如第12圖之剖面圖1200所示，可執行製程以移除已經沉積在開口1001外部的任何金屬1101，並從金屬1101界定金屬化層M
n-1之字元線257以及額外的導線249。製程可為例如化學機械研磨（chemical mechanical polishing，CMP）。
如第13圖之剖面圖1300所示，磁阻隨機存取記憶體單元區塊115可形成在金屬化層M
n-1的上方。磁阻隨機存取記憶體單元區塊115包括磁阻隨機存取記憶體單元113之一陣列。每一個磁阻隨機存取記憶體單元113包括資料儲存結構，例如夾在一底部電極1303以及一頂部電極1311之間的一磁穿隧接面1313。磁穿隧接面1313可包括由一穿隧能障層1307所分隔的一下磁性層1305以及一上磁性層1309。下磁性層1305以及上磁性層1309可為鐵磁性材料，例如，鈷鐵硼、鈷鐵、鎳鐵、鈷、鐵（Fe）、鎳（Ni）、鐵硼、鐵鉑（FePt）等。穿隧能障層1307可為金屬氧化物，例如，氧化鎂（MgO）、氧化鋁（Al
2O
3）等。
磁阻隨機存取記憶體單元113可被諸如為第一側壁間隔物1315、一鈍化層1319、一第二側壁間隔物1321的介電質包圍。第一側壁間隔物1315可為例如一氮化物（例如，氮氧化矽、矽氮化物等）、一碳化物（例如，碳化矽、碳氧化矽等）等。鈍化層1319可為例如一金屬氧化物（例如，氧化鋁、氧化鉿等）等。第二側壁間隔物1321可為例如一氧化物（例如，二氧化矽（SiO
2等）。這些介電層中的一些可能不存在。磁阻隨機存取記憶體單元113的周圍也可有額外的介電層。
底部電極1303藉由底部電極導孔1301連接到字元線257。底部電極1303、頂部電極1311、底部電極導孔1301可為例如鈦（Ti）、鉭（Ta）、氮化鈦、氮化鉭、鉑（Pt）、金（Au）、銥（Ir）、鎢（W）、鎳、釕（Ru）、銅、矽化鎢（WSi）、前述金屬之組合等。底部電極導孔1301可穿過包括一第一蝕刻停止層1327、一第二蝕刻停止層1325、一絕緣層1323的介電層，不過，可利用更多或更少的介電層。第一蝕刻停止層1327可為例如一氮化物（例如，氮氧化矽、氮化矽等）、一碳化物（例如，碳化矽、碳氧化矽等）等。第二蝕刻停止層1325可為例如一氮化物（例如，氮氧化矽、氮化矽等）、一碳化物（例如，碳化矽、碳氧化矽等）、一金屬氧化物（例如，氧化鋁、氧化鉿等）等。絕緣層1323可為一氧化物（例如二氧化矽（SiO
2等）、低k介電質或極低k介電質。一障壁層1320可將底部電極導孔1301與介電質隔開且可為例如氮化鉭、氮化鈦等。可藉由任何合適的製程或製程之組合形成磁阻隨機存取記憶體單元區塊115。
如第14圖之剖面圖1400所示，一記憶體層間介電層1401以及一無氮抗反射層（nitrogen-free anti-reflective layer，NFARL）1403可形成在第13圖之剖面圖1300所示的結構的上方。記憶體層間介電層1401可為例如由四乙氧基矽烷形成的氧化層、低k介電層或極低k介電層。無氮抗反射層1403可為例如富矽氧化物（silicon-rich oxide，SRO）、碳氧化矽等。可例如藉由化學氣相沉積、電漿增強化學氣相沉積、原子層沉積等形成這些層。
如第15圖之剖面圖1500所示，一遮罩1501可藉由微影製程形成，且用於從磁阻隨機存取記憶體單元區塊115的周圍的區域蝕刻無氮抗反射層1403，記憶體層間介電層1401、絕緣層1323、第二蝕刻停止層1325。蝕刻可包括在第一蝕刻停止層1327上停止的電漿蝕刻。在蝕刻之後，可剝除遮罩1501。
如第16圖之剖面圖1600所示，一層間介電層1601以及一無氮抗反射層1603可沉積在第15圖之剖面圖1500所示的結構的上方。可藉由化學氣相沉積、電漿增強化學氣相沉積、原子層沉積等沉積這些層。
如第17圖之剖面圖1700所示，可從磁阻隨機存取記憶體單元區塊115的上方的區域移除層間介電層1601以及無氮抗反射層1603。移除製程可包括利用遮罩（未示出）進行蝕刻。也可利用研磨製程來降低一邊界結構1701的高度。
如第18圖之剖面圖1800所示，可在第17圖之剖面圖1700所示的結構的上方形成一硬遮罩1801。如第19圖之剖面圖1900所示，硬遮罩1801可被圖案化，並用於形成穿過無氮抗反射層1603、層間介電層1601、第一蝕刻停止層1327的開口1901。可藉由開口1901暴露一些額外的導線249。可利用雙鑲嵌製程之複數個步驟進行圖案化以及蝕刻，從而開口1901包括一孔部分1905以及一溝槽部分1903。
如第20圖之剖面圖2000所示，製程繼續沉積金屬2001以填充開口1901。製程可類似於第11圖之剖面圖1100所示的製程。在一些實施例中，金屬2001為磁遮蔽材料。在其他實施例中，金屬2001包括除了磁遮蔽材料以外的材料。在一些實施例中，金屬2001包括多層，其中至少一層是較磁遮蔽材料更導電的金屬。在一些實施例中，填充開口1901包括沉積擴散障壁層。可藉由諸如為物理氣相沉積、化學氣相沉積、原子層沉積、電鍍（電解電鍍或無電電鍍）、前述製程之組合等的一個或多個製程沉積金屬2001。
如第21圖之剖面圖2100所示，可執行一製程以移除沉積在開口1901外部的任何金屬2001。剩餘的金屬2001形成導孔層V
n之導孔245以及金屬化層M
n之額外的導線241。例如，製程可為化學機械研磨。化學機械研磨製程亦可移除硬遮罩1801並暴露出頂部電極1311之上表面。
如第22圖之剖面圖2200所示，方法可繼續在金屬化層M
n的上方形成一蝕刻停止層2201以及一層間介電層2203。如第23圖之剖面圖2300所示，一遮罩2309可被圖案化，並用於蝕刻穿過層間介電層2203以及蝕刻停止層2201的開口2301、2303、2305、2307。額外的導線241可藉由開口2301暴露。頂部電極1311可藉由開口2307暴露。可利用雙鑲嵌製程之複數個步驟進行圖案化以及蝕刻。在蝕刻之後，可剝除遮罩2309。
如第24圖之剖面圖2400所示，製程繼續沉積金屬2401以填充開口2301、2303、2305、2307。製程可類似於第11圖之剖面圖1100以及第20圖之剖面圖2000所示的製程。在一些實施例中，金屬2401是磁遮蔽材料。在其他實施例中，金屬2401包括除了磁遮蔽材料以外的材料。在一些實施例中，金屬2401包括多層，其中至少一層是較磁遮蔽材料更導電的金屬。在一些實施例中，填充開口2301、2303、2305、2307包括沉積擴散障壁層。
可執行諸如為化學機械研磨的製程，以移除已經沉積在開口2301、2303、2305、2307外部的任何金屬2401。所產生的結構是第2A圖所示的結構。化學機械研磨之後剩餘的金屬2401形成導孔層V
n+1之頂部電極導孔213以及導孔237以及金屬化層M
n+1之位元線211以及額外的導線231。頂部電極導孔213將頂部電極1311連接到位元線211。
第25圖以及第26圖繪示第11圖以及第12圖之製程之變化，與第20圖、第21圖、第24圖之製程之類似變化一起，可用於產生像是第4圖之剖面圖400繪示的實施例，其中磁遮蔽材料形成用於金屬化層M
n-1、M
n、M
n+1以及導孔層V
n、V
n+1的襯層401。如第25圖之剖面圖2500所示，可藉由依次形成一第一金屬層2501以及一第二金屬層2503填充開口1001。第一金屬層2501可為磁遮蔽材料，而且，可藉由共形（conformal）沉積製程形成第一金屬層2501。例如，共形沉積製程可為在合適條件下進行的原子層沉積或物理氣相沉積製程。第二金屬層2503可為具有更好的導電性的金屬，例如鋁、銅、銅與鋁之組合等。如第26圖之剖面圖2600所示，在化學機械研磨之後，金屬化層M
n-1將包括字元線257以及額外的導線249，其具有源自第二金屬層2503的核心403以及源自第一金屬層2501的襯層401。襯層401可提供磁遮蔽材料且作為核心403的擴散障壁層。
第27圖至第29圖繪示第11圖以及第12圖之製程之變化，與第20圖、第21圖、第24圖之製程之類似變化一起，可用於產生像是第5圖之剖面圖500繪示的實施例，其中金屬化層M
n-1、M
n、M
n+1包括磁性層501以及更導電的導電層503。
如第27圖之剖面圖2700所示，可沉積包括磁遮蔽材料的一第一金屬層2701以部分地填充開口1001。可藉由一個或多個製程沉積第一金屬層2701，例如物理氣相沉積、化學氣相沉積、電鍍（電解電鍍或無電電鍍）、前述製程之組合等。可選地，沉積之後有額外的製程，例如化學機械研磨以及蝕刻，其使得第一金屬層2701在開口1001內凹陷。
如第28圖之剖面圖2800所示，包括具有更好的導電性的金屬的一第二金屬層2801沉積在第一金屬層2701上。如第29圖之剖面圖2900所示，然後，可進行化學機械研磨製程以形成具有字元線257以及額外的導線249的金屬化層M
n-1，額外的導線249具有源自第一金屬層2701的磁性層501以及源自第二金屬層2801的更導電的導電層503。
如果有需要，可進一步修改第27圖至第29圖之製程以提供擴散障壁層。第30圖的剖面圖3000提供一個範例，其中在第一金屬層2701之前已經沉積一擴散障壁層3001。擴散障壁層3001裝襯字元線257以及額外的導線249之整體，且在更導電的導電層503的下方延伸。第31圖之剖面圖3100提供一個範例，其中在第一金屬層2701之後但在第二金屬層2801之前已經沉積一擴散障壁層3101。擴散障壁層3101裝襯在更導電的導電層503，且在更導電的導電層503與磁性層501之間延伸。
第32圖呈現用於一製程3200的一流程圖，其可用於形成根據本揭露的一積體電路裝置。儘管第32圖之製程3200在此被繪示以及被描述為一系列動作或事件，不過，應理解的是，這些動作或事件之繪示順序不應被解釋為具限制性的。例如，一些動作可藉由不同的順序發生及/或與除了在此繪示及/或描述的那些動作或事件以外的其他動作或事件同時發生。此外，並不需要所有繪示的動作來實施本說明書之一個或多個方面或實施例，且可在一個或多個單獨的動作及/或階段中執行在此描繪的一個或多個動作。
製程3200可從動作3201開始，在一半導體基板的上方形成一第一組金屬化層。動作可形成第1圖之積體電路裝置100之接近並包括第一層組139的那部分。
動作3203形成包括磁遮蔽材料的一金屬化層。第9圖至第12圖之剖面圖900至1200提供一個範例。第25圖至第31圖之剖面圖2500至3100繪示第9圖至第12圖之範例之變體，其產生第4圖之剖面圖400所示的類型的導線或第5圖之剖面圖500所示的類型的導線。如這些範例所示，藉由此動作形成的金屬化層提供磁遮蔽結構之下部且可包括字元線。
動作3205在金屬化層上形成一磁阻隨機存取記憶體單元區塊。第13圖之剖面圖1300提供一個範例。
動作3207從磁阻隨機存取記憶體單元區塊的周圍的區域移除各種介電質。第14圖以及第15圖之剖面圖1400以及剖面圖1500提供一個範例。移除這些層有助於在磁阻隨機存取記憶體單元區塊之高度處在磁阻隨機存取記憶體單元區塊的周圍形成導孔及/或導線。
動作3209在磁阻隨機存取記憶體單元區塊的周圍形成一層間介電層。第16圖以及第17圖之剖面圖1600以及剖面圖1700提供一個範例。
動作3211在磁阻隨機存取記憶體單元區塊的周圍形成一個或多個導孔以及金屬化層，其中導孔以及金屬化層包括磁遮蔽材料。第19圖至第21圖之剖面圖1900至剖面圖2100提供一個範例。可藉由第25圖至第36圖之剖面圖2500至剖面圖3600繪示的方式變化此範例，而產生第4圖之剖面圖400所示的類型的導線以及導孔。可藉由第27圖至第31圖之剖面圖2700至剖面圖3100繪示的方式變化此範例，而產生第5圖之剖面圖500所示的類型的導線以及導孔。由此動作產生的導孔以及金屬化層提供磁遮蔽結構之側部。這些層中的至少一層在半導體基板的上方的高度與磁阻隨機存取記憶體單元區塊相同。額外的層可在磁阻隨機存取記憶體單元區塊的上方延伸，以提供例如第8圖所示的導孔層V
n+1以及金屬化層M
n+1。
動作3213形成一金屬化層，其在磁阻隨機存取記憶體單元區塊的上方結合磁遮蔽材料。第22圖至第24圖之剖面圖2200至剖面圖2400與第2A圖一起提供一個範例。如此範例所示，藉由此動作形成的金屬化層提供磁遮蔽結構之上部且可包括位元線。
動作3207至3213形成一第二層組。動作3215在第二層組的上方形成一第三層組。第三層組提供額外的導孔以及金屬化層，並完成了包括磁阻隨機存取記憶體單元區塊的金屬互連之形成，並在磁阻隨機存取記憶體單元區塊的周圍形成了磁遮蔽結構。
本揭露之一些實施例提供一種積體電路裝置。積體電路裝置包括一半導體基板、一金屬互連、一磁阻隨機存取記憶體單元區塊、一磁遮蔽結構。金屬互連在半導體基板的上方。磁阻隨機存取記憶體單元區塊形成在金屬互連內。磁遮蔽結構用於磁阻隨機存取記憶體單元區塊。磁遮蔽結構在金屬互連內。
在一些實施例中，磁遮蔽結構包括在磁阻隨機存取記憶體單元區塊的上方、下方、周圍的複數個部分。在一些實施例中，磁遮蔽結構由金屬互連所形成。在一些實施例中，金屬互連包括複數個金屬化層以及複數個導孔層，金屬化層以及導孔層具有複數條導線以及複數個導孔，導孔包括一磁遮蔽材料，且導線以及導孔形成磁遮蔽結構。在一些實施例中，導線包括一第二金屬，第二金屬較磁遮蔽材料具有更好的導電性。在一些實施例中，導線包括一第二金屬層以及磁遮蔽材料之一層。在一些實施例中，磁遮蔽材料在第二金屬的周圍形成一襯層。在一些實施例中，積體電路裝置是一獨立記憶體裝置。
在一些實施例中，積體電路裝置更包括一第二半導體基板以及一第二金屬互連，第二金屬互連在第二半導體基板的上方。第二金屬互連之複數條導線具有一組成，第二金屬互連之導線之組成提供較金屬互連中的導線之一組成更好的導電性。在一些實施例中，磁遮蔽結構包括一排環繞磁阻隨機存取記憶體單元區塊的複數個導孔。在一些實施例中，磁遮蔽結構包括複數個導孔，導孔在金屬互連內不具有電功能。
本揭露之一些實施例提供一種積體電路裝置。積體電路裝置包括一半導體基板、一金屬互連、一磁阻隨機存取記憶體單元區塊。金屬互連包括一第一層組、一第二層組、一第三層組，第一層組包括一個或多個金屬化層，第二層組包括一個或多個金屬化層或導孔層，第三層組包括一個或多個金屬化層。第三層組在第二層組的上方。第二層組在第一層組的上方。第一層組在半導體基板的上方。磁阻隨機存取記憶體單元區塊在第二層組內。第二層組包括一磁遮蔽材料。第二層組在磁阻隨機存取記憶體單元區塊的周圍形成一磁遮蔽結構。
在一些實施例中，第一層組之複數條導線具有一組成，第一層組之導線之組成提供較第二層組之複數條導線之一組成更好的導電性。在一些實施例中，第三層組之複數條導線具有一組成，第三層組之導線之組成提供較第二層組之複數條導線之一組成更好的導電性。在一些實施例中，磁遮蔽結構包括複數條導線或複數個導孔，導線或導孔是浮動的、接地的、或者將複數個電功能結構接地懸空而不將電功能結構連接到其他電功能結構。在一些實施例中，磁遮蔽結構包括圍繞磁阻隨機存取記憶體單元區塊的複數個導孔，且導孔具有週期性的間隔。在一些實施例中，金屬互連包括複數個金屬化層，其中一磁遮蔽材料在一第二材料的周圍形成一襯層，第二材料較磁遮蔽材料具有更好的導電性，且磁遮蔽材料提供磁遮蔽結構。
本揭露之一些實施例提供一種製造積體電路裝置的方法。方法包括形成一第一層組，第一層組包括位於一半導體基板的上方的一個或多個金屬化層，並形成一磁阻隨機存取記憶體單元區塊。方法亦包括形成一第二層組，第二層組包括在磁阻隨機存取記憶體單元區塊的周圍的一個或多個金屬化層或導孔層。方法更包括形成一第三層組，第三層組包括位於磁阻隨機存取記憶體單元區塊的上方的一個或多個金屬化層。第一層組、第二層組、第三層組在磁阻隨機存取記憶體單元區塊的周圍形成一磁遮蔽結構。
在一些實施例中，形成第二層組包括形成一排環繞磁阻隨機存取記憶體單元區塊的複數個導孔。在一些實施例中，形成第一層組、形成第二層組或形成第三層組包括在一介電層中蝕刻複數個開口，並在開口中形成一磁性材料層以及一金屬層，金屬層較磁性材料具有更好的導電性。
以上概述數個實施例之特徵，使得本技術領域中具有通常知識者可更佳地理解本揭露之一些方面。本技術領域中具有通常知識者應理解的是，可輕易地利用本揭露作為設計或修改其他製程以及結構的基礎，以實現本說明書中介紹的實施例之相同目的及/或達成相同優點。本技術領域中具有通常知識者亦應理解的是，這樣的等同配置並不背離本揭露之精神以及範疇，且在不背離本揭露之精神以及範疇的情形下，可對本揭露進行各種改變、替換以及更改。
100:積體電路裝置
109:磁遮蔽結構之頂部
111,111A,111B,111C,111D:磁遮蔽結構
113:磁阻隨機存取記憶體單元
115:磁阻隨機存取記憶體單元區塊
117,117A:磁遮蔽結構之側部
119:磁遮蔽結構之底部
121:導線
123:導孔
125:擴散障壁層
127:層間介電層
129:蝕刻停止層
131:金屬化層
133:基板
134:電晶體
135:導孔層
137:接觸插塞
139:第一層組
141:金屬互連
145,145C,145D:第二層組
151:第三層組
211,211C,211D:位元線
213:頂部電極導孔
231,231C,241,241C,249,249C:額外的導線
237,245:導孔
257:字元線
261:寬度
263:間距
400,500,900,1000,1100,1200,1300,1400,1500,1600,1700,1800,1900,2000,2100,2200,2300,2400,2500,2600,2700,2800,2900,3000,3100:剖面圖
401:襯層
403:核心
501:磁性層
503:導電層
600:積體電路裝置
601:第二金屬互連
603:基板通孔
605:第二基板
607:焊料凸塊
701:結構
703,705:間隙
1001,1901:開口
1003,1501,2309:遮罩
1101,2001,2401:金屬
1301:底部電極導孔
1303:底部電極
1305:下磁性層
1307:穿隧能障層
1309:上磁性層
1311:頂部電極
1315:第一側壁間隔物
1319:鈍化層
1320:障壁層
1321:第二側壁間隔物
1323:絕緣層
1325:第二蝕刻停止層
1327:第一蝕刻停止層
1401:記憶體層間介電層
1403,1603:無氮抗反射層
1601,2203:層間介電層
1701:邊界結構
1801:硬遮罩
1903:溝槽部分
1905:孔部分
2201:蝕刻停止層
2301,2303,2305,2307:開口
2501,2701:第一金屬層
2503,2801:第二金屬層
3001,3101:擴散障壁層
3200:製程
3201,3203,3205,3207,3209,3211,3213,3215:動作
M
n-1,M
n,M
n+1:金屬化層
V
n-1,V
n,V
n+1:導孔層
當閱讀所附圖式時，從以下的詳細描述能最佳地理解本揭露。應注意的是，根據業界的標準作法，各種特徵並未按照較例繪製，且僅用於繪示的目的。事實上，可任意的放大或縮小各特徵之尺寸，以做清楚的說明。
第1圖繪示根據本揭露之一些方面的一積體電路裝置之剖面側視圖。
第2A圖繪示第1圖之積體電路裝置之一磁阻隨機存取記憶體單元區塊以及一磁遮蔽結構。
第2B圖繪示第1圖之積體電路裝置對應於第2A圖之線B-B’之另一個剖面。
第2C圖繪示根據本揭露之一些方面的一磁遮蔽結構之一剖視俯視圖，且剖視處對應於第2A圖之線C-C’。
第2D圖繪示根據本揭露之一些方面的一磁遮蔽結構之剖視俯視圖，且剖視處對應於第2A圖之線D-D’。
第2E圖繪示根據本揭露之一些方面的一磁遮蔽結構之剖視俯視圖，且剖視處對應於第2A圖之線E-E’。
第3圖繪示根據本揭露之一些其他方面的一磁遮蔽結構之剖視俯視圖。
第4圖繪示根據本揭露之一些其他方面的具有一磁遮蔽結構的一磁阻隨機存取記憶體單元區塊。
第5圖繪示根據本揭露之一些其他方面的具有一磁遮蔽結構的一磁阻隨機存取記憶體單元區塊。
第6圖繪示根據本揭露之一些其他方面的包括具有一磁遮蔽結構的一磁阻隨機存取記憶體單元區塊的一三維（3-D）積體電路裝置。
第7A圖至第7E圖繪示根據本揭露之一些其他方面的具有一磁遮蔽結構的一磁阻隨機存取記憶體單元區塊。
第8圖繪示根據本揭露之一些其他方面的具有一磁遮蔽結構的一磁阻隨機存取記憶體單元區塊。
第9圖至第24圖繪示根據本揭露之一方法來形成根據本揭露的一磁遮蔽結構。
第25圖至第31圖繪示根據本揭露之一些其他方面的第9圖至第24圖之方法之變化。
第32圖提供一流程圖，繪示根據本揭露之一方法來形成一積體電路裝置，其包括在磁阻隨機存取記憶體單元區塊的周圍的一根據本揭露的一磁遮蔽結構。
無
109:磁遮蔽結構之頂部
111:磁遮蔽結構
113:磁阻隨機存取記憶體單元
115:磁阻隨機存取記憶體單元區塊
117:磁遮蔽結構之側部
119:磁遮蔽結構之底部
145:第二層組
211:位元線
213:頂部電極導孔
231,241,249:額外的導線
237,245:導孔
257:字元線
1311:頂部電極
Mn-1,Mn,Mn+1:金屬化層
Vn,Vn+1:導孔層
Claims (8)
- 一種積體電路裝置，包括：一半導體基板；一金屬互連，在該半導體基板的上方；一磁阻隨機存取記憶體單元區塊，形成在該金屬互連內；以及一磁遮蔽結構，用於該磁阻隨機存取記憶體單元區塊；其中該磁遮蔽結構在該金屬互連內；其中該磁遮蔽結構由該金屬互連所形成，該金屬互連包括複數個金屬化層以及複數個導孔層，該等金屬化層以及該等導孔層具有包括一磁遮蔽材料的複數條導線以及複數個導孔，且該等導線以及該等導孔形成該磁遮蔽結構；其中該等導線包括一第二金屬，該第二金屬較該磁遮蔽材料具有更好的導電性。
- 如請求項1之積體電路裝置，更包括：一第二半導體基板；以及一第二金屬互連，在該第二半導體基板的上方；該第二金屬互連之複數條導線具有一組成，該第二金屬互連之該等導線之該組成提供較該金屬互連中的該等導線之一組成更好的導電性。
- 如請求項1之積體電路裝置，其中該磁遮蔽結構包括複數個導孔，該等導孔在該金屬互連內不具有電功能。
- 一種積體電路裝置，包括：一半導體基板；一金屬互連；以及 一磁阻隨機存取記憶體單元區塊；其中該金屬互連包括一第一層組、一第二層組、一第三層組，該第一層組包括一個或多個金屬化層，該第二層組包括一個或多個金屬化層或導孔層，該第三層組包括一個或多個金屬化層；該第三層組在該第二層組的上方；該第二層組在該第一層組的上方；該第一層組在該半導體基板的上方；該磁阻隨機存取記憶體單元區塊在該第二層組內；該第二層組包括一磁遮蔽材料；以及該第二層組在該磁阻隨機存取記憶體單元區塊的周圍形成一磁遮蔽結構。
- 如請求項4之積體電路裝置，其中該第一層組之複數條導線具有一組成，該第一層組之該等導線之該組成提供較該第二層組之複數條導線之一組成更好的導電性，其中該第三層組之複數條導線具有一組成，該第三層組之該等導線之該組成提供較該第二層組之該等導線之該組成更好的導電性。
- 如請求項4之積體電路裝置，其中該磁遮蔽結構包括複數條導線或複數個導孔，該等導線或該等導孔是浮動的、接地的、或者將複數個電功能結構接地懸空而不將該等電功能結構連接到其他電功能結構。
- 如請求項4之積體電路裝置，其中：該金屬互連包括複數個金屬化層，其中一磁遮蔽材料在一第二材料的周圍形成一襯層，該第二材料較該磁遮蔽材料具有更好的導電性；以及該磁遮蔽材料提供該磁遮蔽結構。
- 一種製造積體電路裝置的方法，包括： 形成一第一層組，該第一層組包括位於一半導體基板的上方的一個或多個金屬化層；形成一磁阻隨機存取記憶體單元區塊；形成一第二層組，該第二層組包括在該磁阻隨機存取記憶體單元區塊的周圍的一個或多個金屬化層或導孔層；以及形成一第三層組，該第三層組包括位於該磁阻隨機存取記憶體單元區塊的上方的一個或多個金屬化層；其中該第一層組、該第二層組、該第三層組在該磁阻隨機存取記憶體單元區塊的周圍形成一磁遮蔽結構。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163255564P | 2021-10-14 | 2021-10-14 | |
| US63/255,564 | 2021-10-14 | ||
| US17/591,141 US20230123764A1 (en) | 2021-10-14 | 2022-02-02 | Memory device and method for fabricating the same |
| US17/591,141 | 2022-02-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202316658A TW202316658A (zh) | 2023-04-16 |
| TWI822356B true TWI822356B (zh) | 2023-11-11 |
Family
ID=85575490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111136107A TWI822356B (zh) | 2021-10-14 | 2022-09-23 | 積體電路裝置以及製造積體電路裝置的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230123764A1 (zh) |
| CN (1) | CN115843185A (zh) |
| TW (1) | TWI822356B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160351792A1 (en) * | 2015-05-26 | 2016-12-01 | Globalfoundries Singapore Pte. Ltd. | Magnetic shielding for mtj device or bit |
| US20160359100A1 (en) * | 2015-03-26 | 2016-12-08 | Globalfoundries Singapore Pte. Ltd. | Mram magnetic shielding with fan-out wafer level packaging |
| US20170025601A1 (en) * | 2015-07-23 | 2017-01-26 | Globalfoundries Singapore Pte. Ltd. | 3d mram with through silicon vias or through silicon trenches magnetic shielding |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8269319B2 (en) * | 2006-10-13 | 2012-09-18 | Tessera, Inc. | Collective and synergistic MRAM shields |
| JP5476185B2 (ja) * | 2010-03-31 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8952504B2 (en) * | 2013-02-08 | 2015-02-10 | Qualcomm Incorporated | Small form factor magnetic shield for magnetorestrictive random access memory (MRAM) |
| US20230031478A1 (en) * | 2021-07-30 | 2023-02-02 | International Business Machines Corporation | In-array magnetic shield for spin-transfer torque magneto-resistive random access memory |
-
2022
- 2022-02-02 US US17/591,141 patent/US20230123764A1/en active Pending
- 2022-09-23 TW TW111136107A patent/TWI822356B/zh active
- 2022-09-29 CN CN202211200500.0A patent/CN115843185A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160359100A1 (en) * | 2015-03-26 | 2016-12-08 | Globalfoundries Singapore Pte. Ltd. | Mram magnetic shielding with fan-out wafer level packaging |
| US20160351792A1 (en) * | 2015-05-26 | 2016-12-01 | Globalfoundries Singapore Pte. Ltd. | Magnetic shielding for mtj device or bit |
| US20170025601A1 (en) * | 2015-07-23 | 2017-01-26 | Globalfoundries Singapore Pte. Ltd. | 3d mram with through silicon vias or through silicon trenches magnetic shielding |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115843185A (zh) | 2023-03-24 |
| US20230123764A1 (en) | 2023-04-20 |
| TW202316658A (zh) | 2023-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102297452B1 (ko) | Ｍｒａｍ ｍｔｊ 상부 전극 대 비아 계면을 위한 기술 | |
| TWI614923B (zh) | 半導體結構及製造其之方法 | |
| US10096768B2 (en) | Magnetic shielding for MTJ device or bit | |
| KR102066247B1 (ko) | 메모리를 위한 동종의 하부 전극 비아(beva) 상부면을 형성하는 방법 | |
| TWI553824B (zh) | 具有再分配線的堆疊式積體電路以及其形成方法 | |
| US11678493B2 (en) | Semiconductor structure and manufacturing method of the same | |
| US10134807B2 (en) | Structure and formation method of integrated circuit structure | |
| US20140024139A1 (en) | Hole First Hardmask Definition | |
| CN112054115A (zh) | 磁性存储器装置及其制作方法 | |
| TW202236511A (zh) | 半導體封裝 | |
| US9397139B1 (en) | Integrated inductor and magnetic random access memory device | |
| TW202119414A (zh) | 磁阻隨機存取記憶體單元裝置及其形成方法 | |
| US10741751B2 (en) | Fully aligned semiconductor device with a skip-level via | |
| TWI822356B (zh) | 積體電路裝置以及製造積體電路裝置的方法 | |
| US12058942B2 (en) | MRAM cell embedded in a metal layer | |
| TW202123501A (zh) | 半導體元件及其製作方法 | |
| US20230031478A1 (en) | In-array magnetic shield for spin-transfer torque magneto-resistive random access memory | |
| TW202232660A (zh) | 半導體裝置、半導體結構及其製造方法 | |
| US11127784B2 (en) | Integrated circuits with embedded memory structures and methods for fabricating the same | |
| US12002498B2 (en) | Coaxial top MRAM electrode | |
| US11937435B2 (en) | High density two-tier MRAM structure | |
| US20230186962A1 (en) | Modified top electrode contact for mram embedding in advanced logic nodes | |
| US20240107894A1 (en) | Mram device with annular electrodes | |
| US20230403947A1 (en) | Damascene mram device | |
| US20230403944A1 (en) | Magneto-resistive random access memory with tapered sidewalls |