CN1519932A - 高品质因子的电感和制造方法 - Google Patents

高品质因子的电感和制造方法 Download PDF

Info

Publication number
CN1519932A
CN1519932A CNA031008496A CN03100849A CN1519932A CN 1519932 A CN1519932 A CN 1519932A CN A031008496 A CNA031008496 A CN A031008496A CN 03100849 A CN03100849 A CN 03100849A CN 1519932 A CN1519932 A CN 1519932A
Authority
CN
China
Prior art keywords
mentioned
dielectric layer
quality
wire coil
factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031008496A
Other languages
English (en)
Other versions
CN1285123C (zh
Inventor
陈重辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN 03100849 priority Critical patent/CN1285123C/zh
Publication of CN1519932A publication Critical patent/CN1519932A/zh
Application granted granted Critical
Publication of CN1285123C publication Critical patent/CN1285123C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种高品质因子的电感，适用于一基底，包括：一介电层，形成于基底上方，其具有一空气隙；一支撑柱，形成于空气隙中；以及一金属线圈，形成于空气隙中，并且借由支撑柱用以支撑。

Description

高品质因子的电感和制造方法
技术领域
本发明是有关于高品质因子的电感，特别是有关于半导体集成电路中的电感。
背景技术
在GHz的射频CMOS集成电路中，电感可以用在芯片嵌入式(on-chip)的匹配电路、被动滤波器、电感负载、变压器、压控震荡器。其中最重要的性能就是品质因数，也就是品质因子，影响品质因子的因素有，金属线圈的欧姆损耗、基底的损耗、电感的寄生电容。在过去的发展中，已经提出许多高品质因子电感，例如使用高导电率的金属层制造金属线圈，以减少欧姆损耗。使用多层金属以增加电感的有效厚度，以减少高频的基底损耗。使用低损耗的基底材料，以减少高频的基底损耗。使用厚氧化层隔绝浮接电感和基底，以减少基底损耗。
然而上述电感制造方法都不适用于标准的CMOS制程，需要额外的制造程序，造成成本增加，品质不容易控制。
发明内容
有鉴于此，本发明提出一种高品质因子的电感，适用于一半导体基底，其上方具有一介电层，并且具有一空气隙于介电层中，包括：一支撑柱，位于空气隙之中；以及一金属线圈，位于空气隙中，并且借由支撑柱用以支撑。
本发明另提出一种形成高品质因子电感的方法，其步骤包括：提供一半导体基底，其表面具有第一介电层；形成一支撑柱于第一介电层中；形成一金属线圈于第一介电层中，并且连接于支撑柱；形成一第二介电层于第一介电层的上方；蚀刻第二介电层，形成一窗口于金属线圈上方，借以露出第一介电层；以及以第二介电层为罩幕蚀刻上述第一介电层，借以在金属线圈的周围形成一空气隙。
附图说明
图1A表示习知电感和本发明电感的结构平面图；
图1B表示习知电感和本发明电感的结构剖面图；
图2表示半导体基底上电感的等效电路图；
图3A-图3M表示本发明中形成高品质因子电感的方法的剖面流程图；
图4表示本发明电感和习知电感品质因子的量测结果。
图号说明：
1-介电绝缘层；    2-空气隙；
3-场氧化层；      4-半导体基底；
5-保护层；
11-多晶硅；       12-接点窗插塞；
13-金属层；       14-介层窗插塞；
15-金属层；       16-介层窗插塞；
17-金属层；       L1、L2-金属线圈。
具体实施方式
图1A表示习知电感和本发明电感的结构平面图，图1B表示习知电感和本发明电感的结构剖面图，其包括半导体基底4、场氧化层3(field oxideSiO2)、介电绝缘层1(SiO2)、空气隙2(air gap)，金属线圈L1、金属线圈L2。习知金属线圈L2周围的介质是二氧化硅(SiO2)，本发明金属线圈L1周围介质是空气隙(air gap)。
图2表示半导体基底上电感的等效电路。Ls表示金属线圈的电感，和金属线圈的磁通量有关，也就是和金属线圈的匝数、金属线圈之间的互感有关。Rs表示金属线圈的串联电阻，其产生的来源是金属线圈的欧姆损耗(ohmicloss)，和金属线圈的导电系数、宽度、长度、操、集肤深度(skin depth)、电流在各金属线圈的分布有关。Cf表示金属线圈的金属线(metal trace)之间的寄生电容，金属线的边缘效应、金属线圈周围介质的介电常数有关。Csub1、Csub2表示金属线圈在空气隙和基底之间的等效电容，其电容和空气隙的介电常数有关，其介电常数是接近真空的介电常数。Csub3、Csub4表示金属线圈在基底的等效电容。Rsub1、Rsub2表示金属线圈的磁通量在基底感应电流所造成的损耗，所以和金属线圈所覆盖的面积、基底的导电系数有关。
电感的品质因子的定义是，储存于电感中的能量和每一震荡周期损耗能量的比，要提高电感的品质因子，可以从减少金属线圈的欧姆损耗、基底的损耗、电感的寄生电容得到改善，减少金属线圈的欧姆损耗、基底损耗所需要的制程都是额外的制程，无法在一般的CMOS制程实现，本发明以减少寄生电容来改善电感的品质因子，也就是减少电容Csub1、电容Csub2、电容Csub3、电容Csub4、以及电容Cf，寄生电容和金属线圈周围介质的介电常数、金属线圈的覆盖面积有关，但是金属线圈的覆盖面积取决于电感，所以有效减少寄生电感的方法就是降低金属线圈周围介质的介电常数，如图1所示，习知金属线圈L2的绝缘层是二氧化硅，其介电常数大约是空气介电常数的4倍，本发明金属线圈L1以空气隙代替二氧化硅，可以大幅降低寄生电感。
本发明金属线圈L1周围是空气隙，没有氧化层支撑，所以需要一支撑柱10支撑金属线圈L1，支撑柱10可借由多层金属联机制程来制造，多层金属联机制程也是一般CMOS的标准制程，不需要额外的制程。
请参考图3A至图3M，此为本发明形成高品质因子电感的方法的剖面流程图，其步骤说明如下。
如图3A所示，首先，提供一半导体基底4，如P型硅基底。半导体基底4上形成有场氧化层(field oxide)3，用以定义主动区(active region)及非主动区(non-active region)。主动区内形成的晶体管可以是金氧半晶体管。
如图3B所示，在场氧化层3上沉积一多晶硅，其沉积方法可以是低压化学气相沉积法(LPCVD)，然后微影蚀刻定义出多晶硅11。
如图3C所示，在场氧化层3上沉积一介电绝缘层1A，可以是二氧化硅，以微影制程将接点窗(contact window)图案定义在光阻，以蚀刻去除未被光阻覆盖的介电绝缘层1A，以型成接点窗，然后除去光阻。
如图3D所示，以直流溅镀制造TiW薄膜，其用作阻障层(barrier layer)，接着，以化学气相沉积法(CVD)形成钨，接着以干式蚀刻法或是化学机械研磨法(CMP)进行钨回蚀形成接点窗插塞12(contact plug)。
如图3E所示，以溅镀法依序进行TiW阻障层(未图示)、金属层13，通常是铝合金，沉积在芯片表面。
如图3F所示，以微影制程将接点窗图案定义在光阻，由干时刻去除未被光阻覆盖的金属层13。
如图3G所示，在芯片上沉积一与介电绝缘层1A相同材料的介电绝缘层，形成介电绝缘层1B，对此介电绝缘层1B进行平坦化制程，如化学机械研磨法(CMP)，借以得到一平坦化的表面。以微影制程将接点窗图案定义在光阻，以蚀刻去除未被光阻覆盖的介电绝缘层。
如图3H所示，以直流溅镀制造TiW薄膜，其用作阻障层，接着，以CVD沉积钨，接着以干式蚀刻法或是CMP进行钨回蚀形成介层窗插塞(viaplug)14。
如图3I所示，在芯片上沉积一与介电绝缘层1A相同材料的介电绝缘层，形成介电绝缘层1C，接着，重复上述步骤形成金属层15、介层窗插塞16，金属层17。
如图3J所示，以微影制程将接点窗图案定义在光阻，由干蚀刻去除未被光阻覆盖的金属层17，形成金属线圈L1。
如图3K所示，在芯片上沉积一与介电绝缘层1A相同材料的介电绝缘层，形成介电绝缘层1，接着以CVD沉积介电绝缘层1、保护层5，其分别可以是SiO2、Si3N4。
如图3L所示，以形成焊垫(bonding pad)的方法，蚀刻金属线圈L1上方的保护层5，形成电感器的区域的窗口，露出介电层绝缘层1的表面。
如图3M所示，以定义窗口后的保护层5为罩幕，借由倾斜蚀刻液(slopeetcher)蚀刻介电绝缘层1，借以在金属线圈L1的区域形成一空气隙2，以及一支撑柱，其包括多晶硅11、接点窗插塞12、金属层13、介层窗插塞14、金属层15、介层窗插塞16。Slope etcher的成分包括：去离子水(DIdeionized water)、缓冲氧化蚀刻剂(BOE buffer oxide etcher)、氢氟酸(HF)、醋酸(CH3COOH)，其蚀刻选择性良好，对于保护层、多晶硅、TiW的蚀刻率可以忽略。金属线圈L1的内圈半径、宽、间距分别是100um、10um、2um，圈数是10，金属线圈L1的底部到场氧化层3上表面的距离是3.4um，场氧化层3的厚度是0.4um，基底4的电阻是2.5KOhm/cm，金属线圈L1的电感是22.3nH。
图4表示本发明电感和习知电感品质因子的量测结果。曲线A表示本发明电感的品质因子，曲线B表示习知电感的品质因子，习知电感具有本发明电感相同的几何形状、尺寸，本发明电感在1.5GHz的品质因子是4.8，在2GHz的品质因子是6.3，和习知电感比较，品质因子提高31％，最大品质因子的操作频率提高33％，因此可以增加在RFIC的应用范围。

Claims (11)

1.一种高品质因子的电感，其特征在于：包括：
一基底；
一介电层，具有一空气隙，位于于上述半导体基底上；
一支撑柱，位于于上述空气隙中；以及
一金属线圈，位于上述空气隙中，并且借由上述支撑柱来支撑。
2.根据权利要求1所述的高品质因子电感，其特征在于：上述支撑柱是以多层金属内联机完成。
3.根据权利要求1所述的高品质因子电感，其特征在于：上述基底是硅基底。
4.根据权利要求1所述的高品质因子电感，其特征在于：上述介电层是一二氧化硅层。
5.一种高品质因子电感的制造方法，其步骤包括：
(a)提供一基底；
(b)形成第一介电层于上述基底上；
(c)形成一支撑柱于上述第一介电层中；
(d)形成一金属线圈于上述第一介电层中，并且连接于上述支撑柱；
(e)定义一焊垫窗口于上述金属线圈的上方；以及
(f)蚀刻上述第一介电层，形成一空气隙上述金属线圈周围。
6.根据权利要求5所述的高品质因子电感的制造方法，其中，蚀刻上述第一介电层，形成上述空气隙所用的蚀刻溶液包括：去离子水、缓冲氧化蚀刻剂、氢氟酸、醋酸。
7.根据权利要求5所述的高品质因子电感的制造方法，其中，上述支撑柱是以制造多层金属内联机的方法制造而成。
8.根据权利要求5所述的高品质因子电感的制造方法，其中，上述基底是硅基底。
9.根据权利要求5所述的高品质因子电感的制造方法，其中，上述介电层是一二氧化硅层。
10.根据权利要求5所述的高品质因子电感的制造方法，其中上述步骤(e)更包括：
形成一第二介电层于上述第一介电层的上方；
蚀刻上述第二介电层，形成上述焊垫窗口于上述金属线圈上方，借以露出上述第一介电层。
11.根据权利要求10所述的高品质因子电感的制造方法，其中上述步骤(f)更包括：
以上述第二介电层为罩幕蚀刻上述第一介电层，借以在上述金属线圈周围形成上述空气隙。
CN 03100849 2003-01-23 2003-01-23 高品质因子的电感和制造方法 Expired - Lifetime CN1285123C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03100849 CN1285123C (zh) 2003-01-23 2003-01-23 高品质因子的电感和制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03100849 CN1285123C (zh) 2003-01-23 2003-01-23 高品质因子的电感和制造方法

Publications (2)

Publication Number Publication Date
CN1519932A true CN1519932A (zh) 2004-08-11
CN1285123C CN1285123C (zh) 2006-11-15

Family

ID=34281337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03100849 Expired - Lifetime CN1285123C (zh) 2003-01-23 2003-01-23 高品质因子的电感和制造方法

Country Status (1)

Country Link
CN (1) CN1285123C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440512C (zh) * 2006-07-14 2008-12-03 盛群半导体股份有限公司 具有高质量因素的集成电路螺旋电感
CN101060027B (zh) * 2007-05-15 2011-04-27 东南大学 抑制衬底涡流效应的微电子机械电感及其制备方法
CN101494112B (zh) * 2008-01-25 2011-06-08 台湾积体电路制造股份有限公司 一种线圈电感的形成方法
CN102194792A (zh) * 2010-03-05 2011-09-21 台湾积体电路制造股份有限公司 一种集成电路及制造一集成电路的方法
CN103165567A (zh) * 2011-12-19 2013-06-19 台湾积体电路制造股份有限公司 具有通孔的电感器
CN103922268A (zh) * 2014-04-11 2014-07-16 北京理工大学 阶梯梁式高q值抗过载mems悬浮电感

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440512C (zh) * 2006-07-14 2008-12-03 盛群半导体股份有限公司 具有高质量因素的集成电路螺旋电感
CN101060027B (zh) * 2007-05-15 2011-04-27 东南大学 抑制衬底涡流效应的微电子机械电感及其制备方法
CN101494112B (zh) * 2008-01-25 2011-06-08 台湾积体电路制造股份有限公司 一种线圈电感的形成方法
CN102194792A (zh) * 2010-03-05 2011-09-21 台湾积体电路制造股份有限公司 一种集成电路及制造一集成电路的方法
CN102194792B (zh) * 2010-03-05 2012-11-14 台湾积体电路制造股份有限公司 一种集成电路及制造一集成电路的方法
CN103165567A (zh) * 2011-12-19 2013-06-19 台湾积体电路制造股份有限公司 具有通孔的电感器
CN103165567B (zh) * 2011-12-19 2015-10-07 台湾积体电路制造股份有限公司 具有通孔的电感器
CN103922268A (zh) * 2014-04-11 2014-07-16 北京理工大学 阶梯梁式高q值抗过载mems悬浮电感
CN103922268B (zh) * 2014-04-11 2016-04-20 北京理工大学 阶梯梁式高q值抗过载mems悬浮电感

Also Published As

Publication number Publication date
CN1285123C (zh) 2006-11-15

Similar Documents

Publication Publication Date Title
US7381607B2 (en) Method of forming a spiral inductor in a semiconductor substrate
KR100308437B1 (ko) 금속충전비아플러그를사용한vlsi커패시터와하이qvlsi인덕터및그제조방법
US7405643B2 (en) Inductor and method of forming the same
JP2904086B2 (ja) 半導体装置およびその製造方法
US7299537B2 (en) Method of making an integrated inductor
US6815220B2 (en) Magnetic layer processing
JP2000277693A (ja) 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法
JP2007142109A (ja) 電子部品
JP4584533B2 (ja) 半導体基板中に形成された薄膜多層高ｑトランスフォーマ
US5915188A (en) Integrated inductor and capacitor on a substrate and method for fabricating same
KR100652298B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
CN1239318A (zh) 层间介电层平坦化制造方法
CN1285123C (zh) 高品质因子的电感和制造方法
CN1141738C (zh) 芯片上电感组件的制造方法
CN2731652Y (zh) 高品质因子的电感
JP2000507051A (ja) 一体化されたコイルを具えた装置
JPH08222695A (ja) インダクタ素子及びその製造方法
US20040259316A1 (en) Fabrication of parallel plate capacitors using BST thin films
CN1282246C (zh) 可阻断寄生损失电流的高功率射频集成电路及其制造方法
CN1450642A (zh) 螺旋电感内含垂直电容的结构
TWI306613B (zh)
JP2003086697A (ja) 半導体装置
JPH02238658A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20061115