CN1450642A - 螺旋电感内含垂直电容的结构 - Google Patents
螺旋电感内含垂直电容的结构 Download PDFInfo
- Publication number
- CN1450642A CN1450642A CN 02106145 CN02106145A CN1450642A CN 1450642 A CN1450642 A CN 1450642A CN 02106145 CN02106145 CN 02106145 CN 02106145 A CN02106145 A CN 02106145A CN 1450642 A CN1450642 A CN 1450642A
- Authority
- CN
- China
- Prior art keywords
- inductance
- electric capacity
- bottom electrode
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种螺旋电感内含垂直电容的结构，包含一多层导线以直立方式环绕的螺旋电感，及复数个直立式电容形成于电感线圈之内，借以改善半导体基板平面面积之利用，且由于二个以上电容形成于电感内部，涡电流因被阻断，故能量损耗低。
Description
技术领域
本发明是有关于被动元件的结构，特别是指一种利用金属层之间的连接制造螺旋状电感，并利用螺旋状电感之间的空间制造电容的结构。
背景技术
集成电路类比电路除了主动元件的电晶体外，电容和电感、电阻等常是重要的被动元件。特别是双极性电晶体或者具类比功能的金氧半电晶体(请参考参考资料1-3)的集成电路中的电容构造，可以是复晶矽层/介电层/复晶矽层，或者金属层/介电层/金属层或者复晶矽层/介电层/金属层或金属矽化物/介电层/金属层等等，并且可以是平面式或者三维(three dimension)，(请参考参考资料4-5)，至于集成电路中电感的形成方式，有利用相同金属层的平面式螺旋型式(请参考参考资料6-9)，如图1A，这种方式形成方法简单但电感小，或者多层金属导线以绕圈方式，层与层之间再以介层连接，如图1B可以相对产生较大的电感，或者以螺杆方式(solenoid)，如图1C，这种方式需要以插塞和导线形成环，也可以产生足够的电感值。
对于半导体技术竞争激烈的今日，具有高度竞争力的元件，当然是属于至少达到品质要求，且以最小面积产生最大值的电感。对以互补式金氧半电晶体(CMOS)技术形成的电感而言，电感大小受限于金属层厚度，和面积的约束，除非引用更复杂的制程步骤。至于电感的品质与线圈阻值所造成的损失及半导体基板中的能量损失有关，线圈阻值的大小与有效金属厚度相关，而在半导体基板中能量损失则可能来自镜像涡电流(这是一种流经螺旋电感所造成的感应电流)。
传统上消除涡电流的方法包括(1)增加螺旋电感和半导体基板之间的隔绝距离；(2)电感下方交替安置n-井带于p-基板内；(3)电感下方的p-n接面施以反向偏压。电流流经电感至半导体基板的电容所致的能量损失可以安置一接地屏障于电感之下(请参考参考资料8-9)。请注意螺杆型式的电感有较低的涡电流损耗，这是因为电流基本上都是垂直于半导体基板的。
参考文献：
(1)J.Burghartz，“Integrated multiplayer RF paasives inSilicon Technology”，Topical meetings on“Silicon monolithicintegrated Circuit in RF Systems”，p.141-147，1998.
(2)M.Stuber，M.Megahed，J.Lee，T.Kobayashi，and H.Domyo，“SOI CMOS with high-performance passive components for analog，RF，and mixed-signal design”，Proceedings 1998 IEEE InternationalSOI Conference，P.99-100，1998.
(3)J.N.Burghartz，M.Soyuer，and K.Jenkins，“Integrated RFand Microwave components in BiCMOS Technology”，IEEE Trans.onElectron Devices，V.43，No.9，p.1559-1570，1996.
(4)S.Kamiyama，J.Drynan，Y.Takaishi，and K.Koyama，“Highlyreliable MIM capacitor technology using low pressure CVD-WNcylinder storage-node for 0.12um-scale embedded DRAM”，Symposiumon VLSI Technology，paper#4A-4，p.39-40，1999.
(5)K.Kim，et.al.，“A DRAM technology using MIM BST capacitorfor 0.15μm DRAM generation and beyond”，Symposium on VLSITechnology，pape #4A-1，p.33-34，1999.
(6)D.Edelstein and J.Burghartz，“Spiral and solenoidalinductor structures on silicon using Cu-damascene interconnects”，IEEE International Interconnect Technology Conf.，p.18-20，1998.
(7)T.Lee，“CMOS RF：no longer an oxymoron”，p.944-947 1997.
(8)C.Yue and S.Wong，“A study on substrate effects ofsilicon-based RF passives components”，IEEE MTT-S，Intl.MicrowaveSymposium，Vol.4，p.1625-1628，1999.
(9)J.Burghartz，“Progress in RF inductors onsilicon-understanding substrate losses”，1998 Intl.ElectronDevice Meetings，p.523-526，1998.
发明内容
有鉴于如上所述，本发明因此将改善传统的电感制造者电感值，由于半导体基板面积考量，而不能做大的困难。例如传统欲形成10nH的电感就要400μm×400μm的矽基板面积。如此大的面积若只能形成上述大小的电感，实属可惜。这便是本发明的动机。
本发明的目的是提供一种电容并于电感中的结构体以改善半导体基板平面面积的利用。
本发明是这样实现的：一种螺旋电感内含垂直电容的结构，该结构至少包含：一螺旋状电感，该螺旋状电感是由复数层借由介层连接的环状导线所构成，其中每一层环状导线形成于由介层连接的介电层之中，该每一层环状导线至少围成一圈；及一电容器，形成于该螺旋状电感所围成的空间的该介电层之内。
根据以上技术方案：上述的电容器是一直立电容器，以相邻该电感的外围及底部为底部电极，与底部电极相对的电容核心为顶部电极，该底部电极连接接地端，顶部电极连接信号端。上述的电感环状导线与上述电容的底部电极至少相隔500至1000埃。上述的电容器至少为二相邻直立的电容器，该二相邻直立的电容器左右并列形成于该电感之间。上述的二相邻直立的电容器以相邻该电感的外围及底部为底部电极，与底部电极相对的电容核心为顶部电极，该底部电极连接接地端，顶部电极连接各自独立或共同的信号端。更包含一个以上的电容以形成于介电层之上、下层间并列或左右并列方式形成于上述电感之间。
本发明还可以是这样实现的：一种螺旋电感内含垂直电容的结构，该结构至少包含：一螺旋状电感，该螺旋状电感是由复数层借由介层连接的环状导线所构成，其中每一层环状导线形成于由介层连接的介电层之中，该每一层环状导线至少围成二圈；及二个电容器，形成于该螺旋状电感所围成的空间的该介电层之内借以降低涡电流的产生。
根据以上的技术方案：上述的电容器是直立电容器，以相邻该电感的外围及底部为底部电极，与底部电极相对的电容核心为顶部电极，该底部电极连接接地端，顶部电极连接信号端。上述的电感环状导线与上述电容的底部电极至少相隔500至1000埃。
由此本发明具有显著的效果：螺旋电感内含垂直电容的结构包含一多层导线以直立方式环绕的螺旋电感，及复数个直立式电容形成于电感线圈之内，以改善半导体基板平面面积的利用，且由于二个以上电容形成于电感内部，涡电流因被阻断，故能量损耗低，更重要的是复数个直立式电容在电感内部不需要额外的面积。
附图说明
图1A至图1c显示以传统方法制造的各种不同态样的电感的示意图；
图2所示是依据本发明的一较佳实施例所设计的电容形成于电感之中的示意图；
图3所示是依据本发明的一次佳实施例所设计的电容形成于电感之中的示意图；
图4至图6显示依据以数个分解步骤制造本发明的较佳实施例的电容于电感之中的示意图。
图号说明：
半导体基板100 插塞105
电容底板110 螺旋状电感120
环状导线120A、120B、120C 介电层L1、L2、L3、及L4
导线层连接块120AL、120BL、120CL 介层122A、122B
光阻图案125、130 电容凹洞135
底部电极140 电容介电层142
电容顶部电极144 电容器150
具体实施方式
以上发明背景所述传统方法由于面积考量，通常不能做太大的电感，本发明的提出是利用螺旋电感中间的空间制造电容的结构，对于集成电路中同时需要电感及电容的设计，由于电感和电容制作在一起，充分利用每一空间，因此，可以容许大电感的存在，而显著改善传统方法电容未制造于电感内部所造成面积分配的问题。
以下实施例所述的制造方法仅是一种说明本发明合并电容与电感的可行性，并不用以限定本发明的范围，一般熟悉半导体制程者，当可应用本发明的观念加以修饰而制造本发明的结构。因此，凡应用本发明的观念引申而将电容制造于电感内部的结构均应属于本发明的范围。
为易于了解本发明的制造方法，请先参考图2的所示的结构图，图2是依据本发明的观念而设计的二个电容器并入电感的最佳实施例的示意图，包含一螺旋状电感120，螺旋状电感120是由复数层环状导线120A、120B、120C形成于各介电层L2、L3及L4，并借由介层122A、122B连接的。每一层环状导线120由二圈螺线所构成。螺旋状电感120内部是二个电容器150。请注意本发明的电感并不限制于二圈螺线及三层导线，更多层及/或每一层线圈数更多均可，此外，电感环状导线与上述电容的底部电极至少相隔500至1000埃。
另一次佳实施例的结构示于图3。图3具有与图2相似的电感结构内有一电容器，同样具有节省占据空间的效果，不过图3的单一电容器，由于电感电流绕着导线转圈时，电容的导体也会有镜像电流(image current)包围着电容因此较易产生涡电流，代表着能量的损耗。反之电感线圈中心有两个以上的电流并排时，涡电流因被阻挡而因此将显著减少，只要使用的交变频率低于10GHz，相对于涡电流感应时间约10-11至10-12秒的等级是可以忽略的，若再适当选用电容材料，例如只要是弱磁性材料则对电感而言，就不会感受到电容的存在，同时电容也不易感受到电容结构的邻近有电感的存在。
图4是根据图2而绘制的横截面示意图。为制造图2(两个电容)或图3(单一电容)的结构，首先沉积一厚度约3000至6000埃的第一金属层120A于一已被介电层L1覆盖的半导体基板100，介电层L1中并已形成一导电插塞105以连接电容的底部及半导体基板100。此导电插塞105可以是复晶矽层或金属铝或钨，并以习知方法制作，例如先沉积导体层，再进行化学/机械式研磨制程。接着，以光阻图案(未图示)定义第一层螺旋状导线120A的位置，再以光阻图案为罩幕，施以蚀刻，以移除未被光阻图案所罩幕的金属层，以形成第一导线层120A，及电容底板(一或二或以上，视电容数而定)，请注意第一导线层120A之外圈并有一区块120AL是用以连接插塞的，因此，比横截面图其余的区块的面积大，此外第一层导线也用来做为电容底板110，并连接插塞105，如同时内部欲形成两个电容则电容底板数为二。随后在去光阻后，沉积一厚度约0.4-1.0μm的介电层L2。
接着，以另一光阻图案(未图示)形成于介电层L2上以定义一介层洞位置122，介层洞122A位址是用以连接第一导线层的区块120AL。再利用光阻图案为罩幕，以第一导线层的区块120AL为蚀刻终止层，进行蚀刻。随后，以化学气相沉积法沉积金属层122B于介电层L2上，并填满介层洞122A。之后再涂布一光阻图案125以定义第二导线层120B。请注意，光阻图案层125所定义的用以做为连接第二导线层中插塞连接区块的光阻图案125A同样面积较大。
接着，请参考图5所示的横截面示意图，以光阻图案层125为罩幕，进行蚀刻以形成电感的第二导线层120B，再一如介层122A及第二导线120B的形成方法，沉积介电层L3，形成介层122B及电感120的第三导线层120B。
随后，覆盖介电层L4于第三导线层120B及介电层L3上。再利用光阻图案130蚀刻介电层L4、L3、L2而停止于电容底板110以形成电容凹洞135。
之后，请参考图6所示的横截面示意图，在光阻图案130去除后，再以电容形成的标准制程形成底部电极140、介电层142及顶部电极144。例如先以化学气相沉积法沉积一厚度约为40-70nm的复晶矽层或金属层做为电容的底部电极140。复晶矽层140可以同步掺杂导电性杂质的方式使其成为导体。随后，再涂布光阻图案于电容凹洞135并施以化学/机械式研磨制程，以L4为研磨终止层，以去除电容凹洞135岸边上多余的复晶矽层(或金属层)。接着，在去除电容凹洞135内的光阻后，再沉积薄电容介电层142，最后再以导体层填满电容凹洞135，并以光阻及蚀刻定义大小以形成最后的电容顶部电极144而完成电容150的制程。最后的结构如图6所示。
本发明虽有前述半导体基板充分利用的优点，但为降低由电感感应的磁场及涡电流效应以抵消本发明的优点，本发明的使用及制造将有所限制，例如本发明限应用低于10GHz频率射频的场合，对于一般性电路的应用，上述频率限制应不构成限制，除非如超高频的通讯元件外。此外电容、电感的材料也应适当选择，例如电容的导体层与介电层材料限为弱磁性材料，以使得感应的磁场系数，在操作的频率下小于10-5对于现有电容制程而言，多数电容电极导体都可以满足上述的要求，例如铝、钛、TiN、铜等皆可以使用，而介电层材料例如二氧化矽、氮化矽、Ta2O5、BST等都属于可用的弱磁性材料。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在所述的权利要求范围内。例如上述最佳实施例是以复数个电容平行并列于电感中，对于现阶段多层内连线介电层的场合，复数个电容也可以上几层形成复数个电容，下几层内连线介电层也可以形成复数个电容于其中。
Claims (9)
1.一种螺旋电感内含垂直电容的结构，该结构至少包含：
一螺旋状电感，该螺旋状电感是由复数层借由介层连接的环状导线所构成，其中每一层环状导线形成于由介层连接的介电层之中，该每一层环状导线至少围成一圈；及
一电容器，形成于该螺旋状电感所围成的空间的该介电层之内。
2.根据权利要求1所述的结构，其特征在于：上述的电容器是一直立电容器，以相邻该电感的外围及底部为底部电极，与底部电极相对的电容核心为顶部电极，该底部电极连接接地端，顶部电极连接信号端。
3.根据权利要求2所述的结构，其特征在于：上述的电感环状导线与上述电容的底部电极至少相隔500至1000埃。
4.根据权利要求1所述的结构，其特征在于：上述的电容器至少为二相邻直立的电容器，该二相邻直立的电容器左右并列形成于该电感之间。
5.根据权利要求4所述的结构，其特征在于：上述的二相邻直立的电容器以相邻该电感的外围及底部为底部电极，与底部电极相对的电容核心为顶部电极，该底部电极连接接地端，顶部电极连接各自独立或共同的信号端。
6.根据权利要求1所述的结构，其特征在于：更包含一个以上的电容以形成于介电层之上、下层间并列或左右并列方式形成于上述电感之间。
7.一种螺旋电感内含垂直电容的结构，该结构至少包含：
一螺旋状电感，该螺旋状电感是由复数层借由介层连接的环状导线所构成，其中每一层环状导线形成于由介层连接的介电层之中，该每一层环状导线至少围成二圈；及
二个电容器，形成于该螺旋状电感所围成的空间的该介电层之内借以降低涡电流的产生。
8.根据权利要求7所述的结构，其特征在于：上述的电容器是直立电容器，以相邻该电感的外围及底部为底部电极，与底部电极相对的电容核心为顶部电极，该底部电极连接接地端，顶部电极连接信号端。
9.根据权利要求7所述的结构，其特征在于：上述的电感环状导线与上述电容的底部电极至少相隔500至1000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02106145 CN1450642A (zh) | 2002-04-05 | 2002-04-05 | 螺旋电感内含垂直电容的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02106145 CN1450642A (zh) | 2002-04-05 | 2002-04-05 | 螺旋电感内含垂直电容的结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1450642A true CN1450642A (zh) | 2003-10-22 |
Family
ID=28680166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02106145 Pending CN1450642A (zh) | 2002-04-05 | 2002-04-05 | 螺旋电感内含垂直电容的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1450642A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050483A (zh) * | 2011-10-13 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 垂直定向的半导体器件及其屏蔽结构 |
| CN103311221A (zh) * | 2012-12-25 | 2013-09-18 | 财团法人交大思源基金会 | 整合被动元件的半导体装置 |
| CN105742251A (zh) * | 2014-12-09 | 2016-07-06 | 联华电子股份有限公司 | 具有电感和金属-绝缘层-金属电容的结构 |
-
2002
- 2002-04-05 CN CN 02106145 patent/CN1450642A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050483A (zh) * | 2011-10-13 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 垂直定向的半导体器件及其屏蔽结构 |
| US9406604B2 (en) | 2011-10-13 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertically oriented semiconductor device and shielding structure thereof |
| CN103311221A (zh) * | 2012-12-25 | 2013-09-18 | 财团法人交大思源基金会 | 整合被动元件的半导体装置 |
| CN103311221B (zh) * | 2012-12-25 | 2016-01-27 | 财团法人交大思源基金会 | 整合被动元件的半导体装置 |
| CN105742251A (zh) * | 2014-12-09 | 2016-07-06 | 联华电子股份有限公司 | 具有电感和金属-绝缘层-金属电容的结构 |
| CN105742251B (zh) * | 2014-12-09 | 2019-10-18 | 联华电子股份有限公司 | 具有电感和金属-绝缘层-金属电容的结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308437B1 (ko) | 금속충전비아플러그를사용한vlsi커패시터와하이qvlsi인덕터및그제조방법 | |
| JP4903971B2 (ja) | 半導体基板に形成された多層インダクタ | |
| US6031445A (en) | Transformer for integrated circuits | |
| US7405643B2 (en) | Inductor and method of forming the same | |
| US7381607B2 (en) | Method of forming a spiral inductor in a semiconductor substrate | |
| US7122878B2 (en) | Method to fabricate high reliable metal capacitor within copper back-end process | |
| EP1081763A2 (en) | Method to trap air for improving the quality factor (Q) of RF inductors in CMOS technology | |
| JP4584533B2 (ja) | 半導体基板中に形成された薄膜多層高ｑトランスフォーマ | |
| JP2000511350A (ja) | 集積回路のための導電体 | |
| CN1661800A (zh) | 在无线频率集成电路中提供护罩用以降低噪声耦合的一种装置及方法 | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| EP1160841A2 (en) | Integrated inductive circuits | |
| US11715757B2 (en) | Three-dimensional metal-insulator-metal (MIM) capacitor | |
| US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
| KR100815969B1 (ko) | 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법 | |
| CN1380690A (zh) | 芯片上电感组件的制造方法 | |
| CN1450642A (zh) | 螺旋电感内含垂直电容的结构 | |
| CN1285123C (zh) | 高品质因子的电感和制造方法 | |
| JP5005856B2 (ja) | 半導体基板の表面をオーバーレイする高性能集積回路のためのインダクターを形成する方法 | |
| US20230129684A1 (en) | Integrated inductor with inductor wire formed in an integrated circuit layer stack | |
| CN2731652Y (zh) | 高品质因子的电感 | |
| WO2001093317A1 (en) | Integrated inductive circuits | |
| EP1203401A1 (en) | Integrated inductive circuits | |
| JP2014042050A (ja) | ポストパッシベーション法を使用した高性能システムオンチップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |