JP2021086946A - パルストランス - Google Patents

パルストランス Download PDF

Info

Publication number
JP2021086946A
JP2021086946A JP2019215495A JP2019215495A JP2021086946A JP 2021086946 A JP2021086946 A JP 2021086946A JP 2019215495 A JP2019215495 A JP 2019215495A JP 2019215495 A JP2019215495 A JP 2019215495A JP 2021086946 A JP2021086946 A JP 2021086946A
Authority
JP
Japan
Prior art keywords
wiring layer
winding
pulse transformer
divided
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019215495A
Other languages
English (en)
Other versions
JP7259715B2 (ja
Inventor
隆磨 上小牧
Ryuma Kamikomaki
隆磨 上小牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019215495A priority Critical patent/JP7259715B2/ja
Publication of JP2021086946A publication Critical patent/JP2021086946A/ja
Application granted granted Critical
Publication of JP7259715B2 publication Critical patent/JP7259715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Of Transformers For General Uses (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】結合度が高く、誤点弧を防止することができるパルストランスを提供する。【解決手段】駆動IC2からのパルス電圧によって、複数の半導体スイッチング素子3、4を駆動するパルストランスである。パルストランスは、駆動IC2と接続された1次巻線101と、複数の半導体スイッチング素子3、4にそれぞれ接続された複数の2次巻線102、103と、を備える。1次巻線は複数の第1の配線層に分割して配置される。複数の2次巻線のそれぞれは、複数の第2の配線層に分割して配置される。複数の第1の配線層と複数の第2の配線層とは、積層方向において全て交互になるように積層される。これにより1次巻線と2次巻線の結合度を高め、誤点弧を防止することができる。【選択図】図1

Description

この明細書における開示は、半導体スイッチング素子を駆動するためのパルストランスに関する。
特許文献1には、プリント基板の配線パターンで巻線を形成し、プリント基板を積層させた構成のプリントコイルが開示されている。トランスの1次巻線の基板と2次巻線の基板を隣接させることで、磁気的結合が良好となる。
特開平7−99123号公報
特許文献1のプリントコイルによるトランスでは、隣接するプリント基板のコイルに流れる電流の方向が同じものが存在し、漏れ磁束が打ち消されず結合度が低下する。結合度が低下するとパルストランスの漏れインダクタンスと素子の寄生容量との共振により、ゲート電圧の振動が大きくなり半導体スイッチング素子の誤点弧につながる。
本開示の目的は、結合度が高く、誤点弧の発生を低減することができるパルストランスを提供することにある。
本開示の一態様によるパルストランスは、駆動IC(2)からのパルス電圧によって、複数の半導体スイッチング素子(3、4)を駆動するパルストランスにおいて、駆動ICと接続された1次巻線(101、201)と、複数の半導体スイッチング素子(3、4)のそれぞれに接続された複数の2次巻線(102、103、202、203)と、1次巻線が少なくとも3つに分割され、分割された1次巻線がそれぞれ配置された複数の第1の配線層(L3、L5、L7)と、複数の2次巻線が、それぞれ少なくとも2つに分割され、分割された2次巻線がそれぞれ配置された複数の第2の配線層(L2、L4、L6、L8)と、を備え、複数の第1の配線層と複数の第2の配線層とが全て交互に積層されている。
これによれば、本開示のパルストランスは、結合度の低下を防ぎ、誤点弧の発生を低減することができる。
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
第1実施形態にかかるパルストランスを備えた半導体モジュールの概略構成例を示す回路図である。 第1実施形態にかかるパルストランスの1次巻線、2次巻線の構造を層別に示す図である。 第1実施形態にかかるパルストランスの構造の断面図および磁界の強さとの関係を示す図である。 図3に示すパルストランスの構造の断面図および磁界の強さとの比較例を示す図である。 第1実施形態にかかるパルストランスの1次巻線、2次巻線の構造を層別に示す別の例を示す図である。 図5に示すパルストランスの構造の断面図を示す図である。 第2実施形態にかかるパルストランスの1次巻線、2次巻線の構造を層別に示す図である。 第2実施形態にかかるパルストランスの構造の断面図を示す図である。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的におよび/または構造的に対応する部分および/または関連付けられる部分には同一の参照符号、または百以上の位が異なる参照符号が付される場合がある。対応する部分および/または関連付けられる部分については、他の実施形態の説明を参照することができる。
(第1実施形態)
図1に示す半導体モジュール1は、駆動IC2と、上アーム素子3と、下アーム素子4と、マイコン6と、パルストランス100と、を備える。上アーム素子3および下アーム素子4は、半導体スイッチング素子に相当する。
パルストランス100は、駆動IC2と接続される1次巻線101を備える。また、パルストランス100は、上アーム素子3および下アーム素子4にそれぞれ接続される2次巻線102および2次巻線103を備える。さらにパルストランス100は、1次巻線101と、2次巻線102、103と、の間の磁気結合を高めるために組み込まれたコア7(鉄芯)を備える。また、インダクタンス5は、駆動IC2とパルストランス100との間の配線により生じる寄生インダクタンスである。
駆動IC2は、マイコン6から電圧を入力し、この電圧を波形成形して、矩形状のパルス電圧を出力する。この駆動IC2の出力電圧は、パルストランス100への入力電圧Vinとなり、この入力電圧Vinがパルストランス100の1次巻線101に印加される。パルストランス100の1次巻線101に生じる電圧Vn1は、入力電圧Vinがインダクタンス5の成分の影響を受けた電圧となる。
パルストランス100は、駆動IC2からのパルス電圧に応じて、パルストランス100の1次巻線101から、2次巻線102、103に印加電圧を伝達する。2次巻線102には、電圧Vn2が印加される。また、2次巻線103には、電圧Vn3が印加される。
2次巻線102および2次巻線103に伝達された電圧により、それぞれ、上アーム素子3および下アーム素子4が駆動される。詳細には、2次巻線102および2次巻線103に生じる誘導起電力の影響により、電流in2およびin3が流れる。この電流in2により上アーム素子3のゲート端子には、電圧Vgs2が印加される。また、電流in3により下アーム素子4のゲート端子には電圧Vgs3が印加される。ここで、1次巻線101に流れる電流in1と、2次巻線102および2次巻線103に流れる電流in2、in3の向きは逆向きである。
次にパルストランス100の1次巻線101、2次巻線102、および2次巻線103の構造について図2を参照しながら説明する。第1の実施形態にかかるパルストランス100は、図2に示すL1〜L8の8層の配線層が積層されてなる多層配線基板によって構成される。多層配線基板は、配線層L1を上側とし、配線層L8を下側として、L1〜L8の順に積層されている。
配線層L3、配線層L5、および配線層L7には、1次巻線101が3つに分割されて配置されている。すなわち、1次巻線101は、1次巻線101a、101b、101cに分割されている。配線層L2および配線層L4には、2次巻線102が2つに分割されて配置されている。すなわち、2次巻線102は、2次巻線102a、102bに分割されている。また、配線層L6および配線層L8には、2次巻線103が2つに分割されて配置されている。すなわち、2次巻線103は、2次巻線103a、103bに分割されている。なお、ここで言う「分割」とは、1つの巻線を切断して複数に分けることを意味するものではなく、1次巻線または2次巻線としての機能が複数に区分されていることを意味する。
配線層L3、配線層L5、および配線層L7は、第1の配線層に相当する。また、配線層L2、配線層L4、配線層L6、および配線層L8は、第2の配線層に相当する。なお、配線層L1は、第1の配線層および第2の配線層のいずれにも該当しない。配線層L2〜L8において、1次巻線が配置された第1の配線層と、2次巻線が配置された第2の配線層とは、全て交互に積層されている。言い換えると、第1の配線層同士、または第2の配線層同士が、積層方向において隣り合うことはない。
多層配線基板には、パルストランス100の1次巻線101と、2次巻線102、103との間の磁気結合を高めるために、コア7が組み込まれている。また、多層配線基板には、配線層L1〜L8を貫通接続するための1次巻線101用のビアV1(V1a、V1b、V1c)が設けられる。同様に、多層配線基板には、2次巻線102、103用にビアV2(V2a、V2b、V2c)、ビアV3(V3a、V3b、V3c)が設けられる。以下、ビアV1a、V1b、V1cを総称して、必要に応じてビアV1と称する。同様にビアV2a、V2b、V2cを総称して、必要に応じてビアV2と称し、ビアV3a、V3b、V3cを総称して、必要に応じてビアV3と称する。
ビアV1、V2、V3は、配線層L1から配線層L8まで貫通接続されている。ビアV1には、1次巻線101が接続される。配線層L1のビアV1aは駆動IC2と接続される。1次巻線101は、1次巻線101の一端が延伸された配線101xが、配線層L1において、ビアV1aとビアV1bとを接続する。配線101xは、ビアV1bを通じて配線層L3の1次巻線101aと接続される。さらに配線101xは、ビアV1bを通じて配線層L5の1次巻線101bに接続される。そして、配線101xは、ビアV1bを通じて配線層L7の1次巻線101cに接続される。さらに、配線層L1のビアV1cと、1次巻線101a、101b、101cとは、ビアV1cを通じて接続される。そして、配線層L1のビアV1cを通じて駆動IC2と接続される。
ビアV2には、2次巻線102が接続される。配線層L1のビアV2aは上アーム素子3と接続される。2次巻線102は、2次巻線102の一端が延伸された配線102xが、配線層L1において、ビアV2aとビアV2bとを接続する。そして、配線102xは、ビアV2bを通じて配線層L2の2次巻線102aと接続される。さらに配線102xは、ビアV2bを通じて配線層L4の2次巻線102bに接続される。さらに、配線層L1のビアV2cと、2次巻線102a、102bとは、ビアV2cを通じて接続される。そして、配線層L1のビアV2cを通じて上アーム素子3と接続される。
ビアV3には、2次巻線103が接続される。配線層L1のビアV3aは下アーム素子4と接続される。2次巻線103は、2次巻線103の一端が延伸された配線103xが、配線層L1において、ビアV3aとビアV3bとを接続する。そして、配線103xは、ビアV3bを通じて配線層L6の2次巻線103aと接続される。さらに配線103xは、ビアV3bを通じて配線層L8の2次巻線103bに接続される。さらに、配線層L1のビアV3cと、2次巻線103a、103bとは、ビアV3cを通じて接続される。そして、配線層L1のビアV3cを通じて下アーム素子4と接続される。
図2に示すように、1次巻線101は、配線層L3、配線層L5、および配線層L7の3つの層でそれぞれ、101a、101bおよび101cに分割される。また、2次巻線102は、配線層L2および配線層L4において、102aおよび102bに分割される。同様に、2次巻線103は、配線層L6および配線層L8において103aおよび103bに分割される。すなわち、1次巻線が配置された配線層と2次巻線が配置された配線層とが全て交互に積層されている。ここで、パルストランス100における漏れ磁界によるエネルギーEは、下記の式(1)で示される。μは、真空の透磁率、Hは、磁界の強さを示す。
Figure 2021086946
図3は、図2の一点鎖線III−IIIでの断面図を示す。図4は、比較例として、1次巻線101、2次巻線102および2次巻線103を分割しない場合の断面図および磁界の強さを示すグラフを示す。巻線を分割した場合、分割した巻線に流れる電流は少なくなる。また磁界の強さは電流値に比例する。よって、図3に示すように、巻線を分割した場合の磁界の強さHは、図4で示される巻線を分割しない場合の磁界の強さHに比べ小さくなる。よって、式(1)に示す漏れ磁界によるエネルギーEは小さくなる。ここで、漏れ磁界によるエネルギーEは、下記の式(2)によっても示すことができる。Lleakは漏れインダクタンス、Iは、巻線電流の値を示す。
Figure 2021086946
この場合、巻線電流Iは一定であるため、式(2)の左辺の漏れ磁界によるエネルギーEが小さくなると、漏れインダクタンスLleakが小さくなることがわかる。
第1の実施形態において、1次巻線101は、3つに分割され、3つの配線層に配置されている。また、2次巻線102および2次巻線103は、それぞれ2つに分割されて2つの配線層に配置されている。また、1次巻線101が配置された配線層と2次巻線102、103が配置された配線層とが全て交互に積層されている。巻線が分割されることにより、1つの巻線に流れる電流および電流により発生する磁束を小さくすることが可能となる。これにより、漏れインダクタンスを低減し、2次巻線側への出力電圧の低減を抑えることができる。
なお、1次巻線101および2次巻線102、103の分割数は、3および2に限定されない。1次巻線101が配置された第1の配線層と、2次巻線102、103が配置された第2の配線層とが全て交互に積層される限りにおいて、各巻線の分割数を増やしても良い。巻線の分割数が増えるほど、1つの巻線に流れる電流および電流により発生する磁束が小さくなり、漏れインダクタンスが低減し、2次巻線側への出力電力低減が抑えられる。なお、積層された多層配線基板において、巻線が配置された配線層のうち最上面および最下面の配線層は、第1の配線層であっても良いし、第2の配線層であっても良い。例えば、最上面の配線層と最下面の配線層の両方が第1の配線層となるように、第1の配線層と第2の配線層とが交互に積層された構造であっても良い。または、最上面の配線層と最下面の配線層の両方が第2の配線層となるように、第1の配線層と第2の配線層とが交互に積層された構造であっても良い。あるいは、最上面の配線層と最下面の配線層のいずれか一方が第1の配線層、他方が第2の配線層となるように、第1の配線層と第2の配線層とが交互に積層された構造でも良い。
以上のように、パルストランス100は、駆動IC2と接続された1次巻線101と、複数の半導体スイッチング素子にそれぞれに接続された複数の2次巻線102、103と、を備える。1次巻線101が少なくとも3つに分割され、分割された1次巻線101がそれぞれ複数の第1の配線層(配線層L3、配線層L5、配線層L7)に配置される。複数の2次巻線が、それぞれ少なくとも2つに分割され、分割された2次巻線がそれぞれ複数の第2の配線層(配線層L2、配線層L4、配線層L6、配線層L8)に配置される。複数の第1の配線層と、複数の第2の配線層と、が多層配線基板の積層方向において全て交互になるように積層されている。1次巻線101と、2次巻線102、103とを分割し、上述の通り積層することで、電流および磁束が減少し、巻線を鎖交しない磁束を減少させることができる。これにより、パルストランス100の1次巻線101と、2次巻線102および2次巻線103との結合度を向上させることができる。結合度の向上によりパルストランス100の漏れインダクタンスが減少し、半導体スイッチング素子の寄生容量との共振を減少させることができる。その結果、半導体スイッチング素子のゲート電圧の振動が大きくなるのを防ぎ、半導体スイッチング素子の誤点弧を防ぐことができる。
また、パルストランス100において、複数の半導体スイッチング素子および複数の2次巻線102、103の数を、それぞれN個(Nは2以上の整数)とする。また、N個の2次巻線102、103は、それぞれM個(Mは2以上の整数)に分割する。この場合、1次巻線101を、(M×N−1)個、(M×N)個または(M×N+1)個に分割する構成とすることができる。また、1次巻線101が配置された配線層と2次巻線102、103が配置された配線層とは、全て交互に積層される。この条件の下で、1次巻線101が(M×N−1)個に分割された場合、巻線が配置された配線層のうち最上面および最下面の配線層は、2次巻線102または103が配置された配線層となる。また、1次巻線101を(M×N)個に分割した場合は、巻線が配置された配線層のうち最上面および最下面のいずれか一方が、分割された1次巻線101が配置された配線層となる。さらに、1次巻線101を(M×N+1)個に分割した場合は、巻線が配置された配線層のうち最上面および最下面の配線層が、分割された1次巻線101が配置された配線層となる。
図5は、2次巻線の数を4個とし、1次巻線101を7分割し、4個の2次巻線102〜105をそれぞれ2分割し、配線層に配置した場合の、各層を平面視した場合の図を示す。図6は、図5の一点鎖線VI−VIでの断面図を示す。図5および図6に示すように、1次巻線101は、配線層L3、L5、L7、L9、L11、L13およびL15の7つの層でそれぞれ、101a〜101gに分割される。また、2次巻線102は、配線層L2および配線層L4において、102aおよび102bに分割される。2次巻線103は、配線層L6および配線層L8において103aおよび103bに分割される。2次巻線104は、配線層L10および配線層L12において104aおよび104bに分割される。2次巻線105は、配線層L14および配線層L16において105aおよび105bに分割される。すなわち、1次巻線が配置された配線層と2次巻線が配置された配線層とが全て交互に積層されている。
また、本実施形態では、1つの2次巻線から分割された2次巻線は、多層配線基板における複数の第2の配線層のうち、積層方向において連続する第2の配線層に配置されている。例えば図2に示すように、2次巻線102から分割された2次巻線102a、102bは、配線層L2、L4に配置されている。配線層L2および配線層L4は、多層配線基板の配線層L1〜L8のうち、積層方向において連続する第2の配線層である。同様に、2次巻線103から分割された2次巻線103a、103bは、配線層L6、L8に配置されている。配線層L6および配線層L8は、多層配線基板の配線層L1〜L8のうち、積層方向において連続する第2の配線層である。
言い換えると、1つの2次巻線から分割された2次巻線が配置された複数の配線層の間には、他の2次巻線から分割された2次巻線が配置された配線層は介在しない。このような配置とすることにより、1つの2次巻線から分割された複数の2次巻線を、多層配線基板内で互いに近接した位置に配置できる。これにより、上下アーム素子3、4のゲート電圧の伝達に必要な複数の2次巻線のそれぞれと1次巻線との結合度を向上させることができる。
また、複数の2次巻線がそれぞれ分割されて配置された配線層の間には、分割された1次巻線が配置された配線層が存在する。例えば、2次巻線102から分割され配置された配線層L4と、2次巻線103から分割され配置された配線層L6の間には、分割された1次巻線101の配線層L5が存在する。これにより、上下アーム素子3、4のゲート電圧の伝達に不要な複数の2次巻線間の結合度を、低くすることができる。
また、1次巻線101と、2次巻線102、103とに流れる電流は、積層方向から見た場合に、積層方向で隣り合う配線層間において対向する方向(異なる方向)に流れる。具体的には、図3に示すように配線層L2〜配線層L8においては、隣接する配線層で互いに対向する方向(異なる方向)に電流が流れることになる。これにより各巻線を鎖交しない漏れ磁束が打ち消され、1次巻線、2次巻線間の結合度の向上につながる。
(第2実施形態)
次に、第2実施形態について説明する。なお、以下の説明において、第1実施形態と同じ符号を用いる場合、第1実施形態と同一の構成を示しており、特に説明がない限り先行する説明を参照する。図7に示すように、第2の実施形態にかかるパルストランス200は、各層の2次巻線の巻数が1次巻線の巻数より少ない。
図7は、第2の実施形態にかかるパルストランス200の各層を平面視した図である。図8は、図7の一点鎖線VIII−VIIIでの断面図を示す。配線層L2および配線層L4における各2次巻線202a、202bの巻数は2である。一方で、配線層L3、配線層L5および配線層L7における1次巻線201a、201bおよび201cの巻数は4である。よって、2次巻線202a、202bの巻数は、1次巻線201a、201b、201cの巻数より少ない。また、配線層L6および配線層L8における2次巻線203a、203bの巻数は2である。一方で、上述の通り、配線層L3、配線層L5および配線層L7における1次巻線201a、201bおよび201cの巻数は4である。よって、2次巻線203a、203bの巻数は、1次巻線201a、201b、201cの巻数より少ない。図7および図8に示す第2の実施形態における各配線層の1次巻線201、2次巻線202、および2次巻線203の巻線数の比は4:2:2、すなわち2:1:1となる。この場合、巻数比は2となる。なお、ビアV1、V2、V3の配置は、図2と同様であるため説明を省略する。
ここで、パルストランス200が損失のない理想トランスであると想定する。1次巻線201と2次巻線202、203との巻数比がmの場合、2次巻線202、203の電圧Vn2と1次巻線201の電圧との関係は、Vn2=(Vn1)/mになる。また、2次巻線202、203の電流in2、in3と、1次巻線201に流れる電流in1と、においては、in2+in3=m×in1の関係が成立する。ここで、インダクタンス5に生じる電圧は、1次巻線201の電圧とほぼ同じVn1である。よってインダクタンス5に生じる電圧Vn1のm分の1の電圧が、2次巻線202および2次巻線203に生じる。また、駆動IC2と1次巻線201との間のインダクタンス5に流れる電流は、2次巻線202、203に流れる電流のm分の1になる。このとき1次巻線201の電圧Vn1は、下記の式(3)のように表すことができる。
Figure 2021086946
また、2次巻線202、203に生じる誘導起電力の影響により誘導電流が流れる。この誘導電流により、上アーム素子3、下アーム素子4のゲートソース間に電圧Vgs2、Vgs3が生じる。ここで、Vgs2は、下記式(4)のように表すことができる。Lは、インダクタンス5の寄生インダクタンス値である。
Figure 2021086946
電圧Vgs3も同様に表すことができる。
よって、上下アーム素子3、4のゲートソース間電圧Vgs2、Vgs3は、寄生インダクタンスLに起因する式(4)の第2項の影響により上昇するものの、巻数比mの2乗分の1の影響しかなくなる。すなわち、巻数比mが大きくなることで、寄生インダクタンスLの影響が抑制できるようになり、ゲート電圧の振動が抑制され、誤点弧を防止できる。
さらに、1次巻線201と、2次巻線202、203との巻数比mは、m≧SQRT(N)(但し、SQRT(N)は、Nの平方根を表す)を満たすように設定されていることが望ましい。なお、Nは、半導体スイッチング素子の個数である。巻数比mが、m≧SQRT(N)を満たすよう構成することにより、寄生インダクタンスLの影響を、半導体スイッチング素子が1個の場合と同等以下にすることができる。
上述の通り、パルストランス200においては、多層配線基板の各配線層に配置された巻線の巻数は、1次巻線201の巻数より2次巻線202、203の巻数が少ない。例えば図7および図8に示す例では、1次巻線201と2次巻線202、203との巻線の巻数比は2である。1次巻線201と2次巻線202、203との巻線の巻数比を大きくすることで、式(4)のゲートソース間電圧Vgs2の寄生インダクタンスLの影響を少なくできる。寄生インダクタンスLの影響を少なくすることでゲート電圧の振動が抑制され、誤点弧を防止できる。
さらに、1次巻線201と、2次巻線202、203との巻数比mが、m≧SQRT(N)を満たすように設定されていることが望ましい。例えば、Nを4としたときにはmを例えば2以上、Nを6としたときにはmを3以上、とすることが望ましい。これにより、ゲートソース間電圧Vgs2、Vgs3がさらに抑制され、誤点弧を防止できる。半導体スイッチング素子の個数を増加させた場合により誤点弧の防止の効果が得られる。
(他の実施形態)
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。例えば、開示は、実施形態において示された部品および/または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および/または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および/または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内での全ての変更を含むものと解されるべきである。
また、上述した各実施形態の駆動IC2は、1または複数の制御装置によって構成される。例えば、制御装置は、メモリとメモリに格納されたプログラムを実行するプロセッサとを備える。また例えば、制御装置は、プログラムされた多数の論理ユニット(ゲート回路)を含むデジタル回路によって構成された論理回路を備える。
1 半導体モジュール、2 駆動IC、3 上アーム素子、4 下アーム素子、5 インダクタンス、6 マイコン、7 コア、100 パルストランス、101 1次巻線、102 2次巻線、103 2次巻線、200 パルストランス、201 1次巻線、202 2次巻線、203 2次巻線

Claims (5)

  1. 駆動IC(2)からのパルス電圧によって、複数の半導体スイッチング素子(3、4)を駆動するパルストランスにおいて、
    前記駆動ICと接続された1次巻線(101、201)と、
    前記複数の半導体スイッチング素子(3、4)のそれぞれに接続された複数の2次巻線(102、103、202、203)と、
    前記1次巻線が少なくとも3つに分割され、前記分割された1次巻線がそれぞれ配置された複数の第1の配線層(L3、L5、L7)と、
    前記複数の2次巻線が、それぞれ少なくとも2つに分割され、前記分割された2次巻線がそれぞれ配置された複数の第2の配線層(L2、L4、L6、L8)と、を備え、
    前記複数の第1の配線層と前記複数の第2の配線層とが全て交互に積層された、パルストランス。
  2. 前記複数の2次巻線のうち一の2次巻線から分割された2次巻線は、前記複数の第2の配線層のうち積層方向において連続する第2の配線層に配置されている、請求項1に記載のパルストランス。
  3. 前記1次巻線の電流と、前記2次巻線の電流とは、積層方向から見た場合に、対向する方向に流れる、請求項1または2に記載のパルストランス。
  4. 前記複数の第2の配線層のそれぞれに配置された前記2次巻線の巻数は、前記複数の第1の配線層のそれぞれに配置された前記1次巻線の巻数より少ない、請求項1〜3のいずれか1項に記載のパルストランス。
  5. 前記複数の2次巻線の数をN(Nは2以上の整数)とすると、前記1次巻線と前記2次巻線との巻数比が、Nの平方根以上である、請求項1〜4のいずれか1項に記載のパルストランス。
JP2019215495A 2019-11-28 2019-11-28 パルストランス Active JP7259715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019215495A JP7259715B2 (ja) 2019-11-28 2019-11-28 パルストランス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019215495A JP7259715B2 (ja) 2019-11-28 2019-11-28 パルストランス

Publications (2)

Publication Number Publication Date
JP2021086946A true JP2021086946A (ja) 2021-06-03
JP7259715B2 JP7259715B2 (ja) 2023-04-18

Family

ID=76088463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019215495A Active JP7259715B2 (ja) 2019-11-28 2019-11-28 パルストランス

Country Status (1)

Country Link
JP (1) JP7259715B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175405A (ja) * 1987-01-14 1988-07-19 Tdk Corp 絶縁パルストランス
JPH0869935A (ja) * 1994-06-21 1996-03-12 Sumitomo Special Metals Co Ltd 多層プリントコイル基板の作製方法並びにプリントコイル基板及び多層プリントコイル基板
US20060049903A1 (en) * 2004-09-03 2006-03-09 Wolfgram Kirk W Pulse type transformer with increased coupling coefficient through configuration of plural primary windings
JP2007312481A (ja) * 2006-05-17 2007-11-29 Toyota Industries Corp 直流電圧変換回路の駆動回路
WO2009131059A1 (ja) * 2008-04-24 2009-10-29 パナソニック電工株式会社 トランスならびにそれを用いた電力変換装置、点灯装置、車両用灯具および車両
JP2011023494A (ja) * 2009-07-15 2011-02-03 Cosel Co Ltd スイッチング電源用信号伝達トランス及びスイッチング電源装置
JP2012134354A (ja) * 2010-12-22 2012-07-12 Asahi Kasei Electronics Co Ltd 変成器
JP2016149464A (ja) * 2015-02-12 2016-08-18 株式会社村田製作所 コイル部品及びその製造方法
JP2017143382A (ja) * 2016-02-09 2017-08-17 Fdk株式会社 スイッチング回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175405A (ja) * 1987-01-14 1988-07-19 Tdk Corp 絶縁パルストランス
JPH0869935A (ja) * 1994-06-21 1996-03-12 Sumitomo Special Metals Co Ltd 多層プリントコイル基板の作製方法並びにプリントコイル基板及び多層プリントコイル基板
US20060049903A1 (en) * 2004-09-03 2006-03-09 Wolfgram Kirk W Pulse type transformer with increased coupling coefficient through configuration of plural primary windings
JP2007312481A (ja) * 2006-05-17 2007-11-29 Toyota Industries Corp 直流電圧変換回路の駆動回路
WO2009131059A1 (ja) * 2008-04-24 2009-10-29 パナソニック電工株式会社 トランスならびにそれを用いた電力変換装置、点灯装置、車両用灯具および車両
JP2011023494A (ja) * 2009-07-15 2011-02-03 Cosel Co Ltd スイッチング電源用信号伝達トランス及びスイッチング電源装置
JP2012134354A (ja) * 2010-12-22 2012-07-12 Asahi Kasei Electronics Co Ltd 変成器
JP2016149464A (ja) * 2015-02-12 2016-08-18 株式会社村田製作所 コイル部品及びその製造方法
JP2017143382A (ja) * 2016-02-09 2017-08-17 Fdk株式会社 スイッチング回路

Also Published As

Publication number Publication date
JP7259715B2 (ja) 2023-04-18

Similar Documents

Publication Publication Date Title
EP1981158B1 (en) Indirect d.c. converter with parallel transformers having planar windings
EP1976104B1 (en) Indirect d.c. converter with a transformer having planar windings
US4455545A (en) High frequency output inductor for inverter power supply
US20060176624A1 (en) Electronic circuit
JP6157625B2 (ja) ゲート電源装置及びこれを用いた半導体遮断器
US11496064B2 (en) Resonant converter and manufacturing method of transformer thereof
KR20190004669A (ko) Dc-dc 전력 변환을 위한 권선 모듈, 하이브리드 변압기, 모듈 및 회로
CN114270458A (zh) 一种矩阵变压器、功率变换器和矩阵变压器绕组的排布方法
JP2007274759A (ja) 電源
JP7259715B2 (ja) パルストランス
US11336188B2 (en) Power conversion circuit
EP4066267B1 (en) Electrical power converter with segmented windings
JP2018038216A (ja) 電力変換装置
CN1048111C (zh) 移相变压器和移相变压器的保护方法
EP1949390B1 (en) A power converter
US11955906B2 (en) Miniaturization of control boards with flexibility in desposition of parts and wiring
EP3032551B1 (en) Signal transfer device
CN110868078B (zh) 一种对称半桥lc串联谐振正弦功率变换电路
JP4365913B2 (ja) スイッチング電源用のシートトランス
US10014795B2 (en) Power converter
KR101887266B1 (ko) 표류 인덕턴스 저감 기능을 갖는 버스 플레이트 및 이를 포함하는 파워 스택
US20230395316A1 (en) Control device for power conversion device
JP2003070253A (ja) 整流回路及びこれを備えるスイッチング電源装置
US20220131469A1 (en) Power converter module
EP1237271B1 (de) Schaltungdanordnung für einen Treiber für Leistungshalbleitermodule

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R151 Written notification of patent or utility model registration

Ref document number: 7259715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151