JP2007312481A - 直流電圧変換回路の駆動回路 - Google Patents
直流電圧変換回路の駆動回路 Download PDFInfo
- Publication number
- JP2007312481A JP2007312481A JP2006137778A JP2006137778A JP2007312481A JP 2007312481 A JP2007312481 A JP 2007312481A JP 2006137778 A JP2006137778 A JP 2006137778A JP 2006137778 A JP2006137778 A JP 2006137778A JP 2007312481 A JP2007312481 A JP 2007312481A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- width modulation
- pulse width
- modulation signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】直流電圧変換回路のスイッチング素子に駆動信号を供給するパルストランスの飽和を防止することである。
【解決手段】比較器16は、誤差電圧が基準電圧Vref2以上のときにはローレベルの検出信号をドライブ回路12に出力する。ドライブ回路12は、比較器16の出力信号がローレベルのときには、パルス幅変調信号とその反転信号をパルストランスPT1とPT2に出力しないように制御する。これによりデューティ比の大きいパルス信号がパルストランスに印加されパルストランスが飽和するのを防止できる。
【選択図】図1
【解決手段】比較器16は、誤差電圧が基準電圧Vref2以上のときにはローレベルの検出信号をドライブ回路12に出力する。ドライブ回路12は、比較器16の出力信号がローレベルのときには、パルス幅変調信号とその反転信号をパルストランスPT1とPT2に出力しないように制御する。これによりデューティ比の大きいパルス信号がパルストランスに印加されパルストランスが飽和するのを防止できる。
【選択図】図1
Description
本発明は、直流電圧変換回路のスイッチング素子を制御する駆動回路に関する。
バッテリ等の直流電源を使用する機器では、直流電圧を所望の電圧に昇圧または降圧するために直流電圧変換回路が用いられる。直流電圧変換回路としてスイッチング素子とインダクタ等からなるチョッパ回路が知られている。
負荷や入力の変動に対してチョッパ回路の出力電圧を一定に制御する方法としてスイッチング素子のオン、オフを制御するパルス信号のオン時間を制御するパルス幅変調(PWM)方式がある。パルス幅変調方式の昇圧チョッパ回路では、昇圧チョッパ回路に印加される電圧、電流を制限するためにパルス幅変調信号のオン時間と1周期の比であるデューティ比の最大値を制限することが行われている。パルス幅変調信号を生成する駆動回路は、例えば、チョッパ回路の出力電圧と基準電圧との差電圧を検出する誤差増幅器と、誤差増幅器の出力と三角波を比較してパルス幅変調信号を出力する比較器等で構成される。
特許文献1には、突入電流防止回路を有するスイッチングレギュレータにおいて、電源の瞬断が発生したときにスイッチング素子を破損させないようにする技術について記載されている。具体的には、誤差増幅器の出力電圧と基準電圧を比較して入力電圧の瞬断を検出する回路を設け、入力電圧の瞬断を検出したときに、駆動回路を強制的に停止させて、瞬断が回復したときに過大な電流が流れないようにしている。
2個のスイッチング素子を用いて直流電圧を昇圧するチョッパ回路では、パルス幅変調信号とその反転信号を用いてスイッチング素子を交互にオン、オフしている。
従来、チョッパ回路に印加される電圧、電流の最大値を抑えるためにパルス幅変調信号のデューティ比の最大値を制限することは考えられていたが、チョッパ回路に印加される電圧、電流が小さくなる、デューティ比の最小値を制限することは考えられていなかった。
従来、チョッパ回路に印加される電圧、電流の最大値を抑えるためにパルス幅変調信号のデューティ比の最大値を制限することは考えられていたが、チョッパ回路に印加される電圧、電流が小さくなる、デューティ比の最小値を制限することは考えられていなかった。
しかしながら、パルス幅変調信号とその反転信号(反転パルス幅変調信号)をパルストランスの一次側に供給し、二次側の電圧をスイッチング素子の制御端子に供給する場合に、パルス幅変調信号のデューティ比が0になるような制御を行うと、その反転信号である反転パルス幅変調信号のデューティ比が100パーセントになり、パルストランスが飽和してしまうという問題が発生する。
また、電源オン時にチョッパ回路に過大な電圧、電流が流れないように印加電圧を徐々に増加させるソフトスタート制御が行われることが多い。しかしながら、電源オン時にオン幅の非常に狭いパルス幅変調信号を出力すると、その反転信号のオン幅が非常に広くなりパルストランスが飽和する可能性が高くなる。
特許文献2には、誤差増幅器の出力電圧と基準値V2とを比較し、誤差増幅器の出力電圧が基準値V2を越えたときに、トランジスタの動作を停止させることが記載されている。
しかしながら、特許文献2の発明は、誤差電圧が大きくスイッチング素子がほとんどオン状態にならないときに、スイッチング素子の動作を停止させることで回路の安全性を確保することを目的とするものであり、上記のようなパルストランスの飽和を防ぐことを想定したものではない。
特開平5−22930号公報
特開平6−311741号公報
本発明の課題は、直流電圧変換回路のスイッチング素子に駆動信号を供給するパルストランスの飽和を防止することである。
本発明の直流電圧変換回路の駆動回路は、直流電圧変換回路の出力電圧と目標とする電圧との差電圧を検出する誤差増幅器と、前記誤差増幅器から出力される誤差電圧に応じてオン幅が変化するパルス幅変調信号を生成するパルス幅変調信号生成回路と、前記パルス幅変調信号と該パルス幅変調信号を反転した反転パルス幅変調信号のパルス幅に応じた信号を前記直流電圧変換回路の第1及び第2のスイッチング素子に出力する第1及び第2のパルストランスと、前記誤差電圧が基準電圧以上となったとき、前記パルス幅変調信号と前記反転パルス幅変調信号が前記第1及び第2のパルストランスに入力しないように制御するパルス制御回路とを備える。
この発明によれば、誤差電圧が基準電圧以上となりパルス幅変調信号のオン幅が所定値以下となったときには、パルス幅変調信号とその反転信号を第1及び第2のパルストランスに入力しないように制御できるのでパルストランスが飽和するのを防止できる。
本発明の直流電圧変換回路の駆動回路において、前記パルス制御回路は、前記誤差電圧と前記基準電圧を比較する比較器を有し、前記誤差電圧が前記基準電圧未満のときには、前記パルス幅変調信号と前記反転パルス幅変調信号を前記第1及び第2のパルストランスに入力し、前記誤差電圧が前記基準電圧以上となったときには、前記パルス幅変調信号と前記反転パルス幅変調信号を前記第1及び第2のパルストランスに入力しないように制御する。
このように構成することで誤差電圧と基準電圧を比較して誤差電圧が基準電圧以上となったとき、パルス幅変調信号とその反転信号が第1及び第2のパルストランスに入力しないように制御することができる。
本発明の直流電圧変換回路の駆動回路において、前記パルス幅変調信号生成回路は、三角波発生回路と、前記誤差増幅器から出力される前記誤差電圧と前記三角波発生回路で生成される三角波の振幅値を比較して比較結果を前記パルス幅変調信号として出力する比較器からなる。
このように構成することで三角波と誤差信号を比較器で比較して誤差信号に応じたオン幅を有するパルス幅変調信号とその反転信号を生成することができる。
本発明の直流電圧変換回路の駆動回路において、電源オン時に前記誤差電圧として前記出力電圧と前記目標とする電圧との差電圧に関する誤差電圧より大きな電圧を出力し、時間の経過に伴って前記誤差電圧を徐々に小さくするソフトスタート回路を有し、前記パルス制御回路は、電源オン時に前記ソフトスタート回路から出力される前記誤差電圧と前記基準電圧とを比較し、前記誤差電圧が前記基準電圧以上のときには、前記パルス幅変調信号と前記反転パルス幅変調信号が前記第1及び第2のパルストランスに入力しないように制御する。
本発明の直流電圧変換回路の駆動回路において、電源オン時に前記誤差電圧として前記出力電圧と前記目標とする電圧との差電圧に関する誤差電圧より大きな電圧を出力し、時間の経過に伴って前記誤差電圧を徐々に小さくするソフトスタート回路を有し、前記パルス制御回路は、電源オン時に前記ソフトスタート回路から出力される前記誤差電圧と前記基準電圧とを比較し、前記誤差電圧が前記基準電圧以上のときには、前記パルス幅変調信号と前記反転パルス幅変調信号が前記第1及び第2のパルストランスに入力しないように制御する。
このように構成することで電源オン時にソフトスタート回路から大きな誤差電圧を出力する場合に、オン幅の広いパルス幅変調信号がパルストランスに入力するのを防止できる。
本発明によれば、直流電圧変換回路のスイッチング素子を駆動するためのパルストランスが飽和するのを防止できる。
以下、本発明の実施の形態について図面を参照して説明する。図1は、第1の実施の形態の昇圧チョッパ回路(直流電圧変換回路)11とその駆動回路を示す図である。
図1において、昇圧チョッパ回路11は、インダクタL1と2個のMOSトランジスタTR1、TR2(スイッチング素子)と、キャパシタC1と抵抗R1、R2とからなる。
図1において、昇圧チョッパ回路11は、インダクタL1と2個のMOSトランジスタTR1、TR2(スイッチング素子)と、キャパシタC1と抵抗R1、R2とからなる。
インダクタL1の一端はバッテリE1の正電極に接続され、インダクタL1の他端はMOSトランジスタTR1のドレインとMOSトランジスタTR2のソースの接続点に接続されている。MOSトランジスタTR2のドレインはキャパシタC1の一端に接続され、キャパシタC1の他端は接地されている。MOSトランジスタTR1のソースは接地されている。MOSトランジスタTR2のゲートはパルストランスPT2の二次側に接続され、MOSトランジスタTR1のゲートはパルストランスPT1の二次側に接続されている。
直列に接続された抵抗R1とR2は、キャパシタC1の両端に並列に接続されている。この抵抗R1、R2の接続点の電圧V1が出力電圧Voutに比例した電圧として後述する誤差増幅器13と比較器16に出力される。
パルストランスPT1の1次側にはドライブ回路12から出力されるパルス幅変調信号(PWM)Q1が入力され、パルストランスPT2の1次側にはドライブ回路12から出力されるパルス幅変調信号Q1を反転した反転パルス幅変調信号Q2が入力する。
パルストランスPT1は、パルス幅変調信号Q1のパルスのオン期間だけMOSトランジスタTR1をオンさせるように電圧(駆動信号)をMOSトランジスタTR1のゲートに供給する。パルストランスPT2は、反転パルス幅変調信号Q2のパルスのオン期間だけMOSトランジスタTR2をオンさせるように電圧をMOSトランジスタTR2のゲートに供給する。
誤差増幅器13の反転入力端子には基準電圧(目標とする電圧)Vref1が入力し、非反転入力端子には抵抗R1とR2の接続点の電圧V1、つまり出力電圧Voutに比例した電圧が入力する。誤差増幅器13は、電圧V1と基準電圧Vref1との電圧差に応じた誤差電圧を出力する。
比較器14の反転入力端子には誤差増幅器13から出力される誤差電圧が入力し、非反転入力端子には三角波発生回路15で生成される三角波が入力する。比較器14は、誤差電圧と三角波の振幅値を比較し、三角波の振幅値が誤差電圧以上のときはハイレベルの信号をドライブ回路12に出力し、三角波の振幅値が誤差電圧未満のときはローレベルの信号を出力する。従って、誤差電圧が大きいときには、比較器14からはオン幅の狭いパルス信号が出力され、誤差電圧が小さいときには、オン幅の広いパルス信号が出力される。
比較器16の反転入力端子には誤差増幅器13の出力電圧である誤差電圧が入力し、非反転入力端子には第2の基準電圧Vref2が入力する。比較器16は、誤差電圧と第2の基準電圧Vref2とを比較し、誤差電圧が第2の基準電圧Vref2以上となったときローレベルの信号をドライブ回路12に出力する。第2の基準電圧Vref2の値は、三角波のピーク値、三角波の傾き、パルストランスPT2が飽和しないような反転パルス幅変調信号Q2のオン幅の最大値等から決めることができる。
ドライブ回路12は、比較器16の出力信号がハイレベルのとき、比較器14から出力されるパルス信号を増幅してパルス幅変調(PWM)信号Q1としてパルストランスPT1に出力すると共に、そのパルス幅変調信号Q1を反転した信号を反転パルス幅変調信号Q2としてパルストランスPT2に出力する。また、ドライブ回路12は、比較器16の出力がローレベルのとき、パルス幅変調信号Q1とその反転信号をパルストランスPT1、PT2に出力しないように制御する。ドライブ回路12は、例えば、比較器14の出力パルスを増幅する増幅器、パルス幅変調信号Q1とその反転信号の出力を制御するAND回路等からなる。上記の比較器16とドライブ回路12はパルス制御回路に対応する。
ここで、図2を参照して図1の回路の動作を説明する。図2において、三角波と交差するように水平方向に延びる点線は第2の基準電圧Vref2を示し、右上方向に増加する傾きを持った実線は誤差電圧を示している。
昇圧チョッパ回路11の出力電圧Voutを抵抗R1、R2で分圧した電圧V1と基準電圧Vref1との差が大きいほど、図2に示すように誤差電圧が増加する。誤差電圧が三角波のピーク値に近づくと、比較器14の出力パルスのオン幅が次第に狭くなり、ドライブ回路12から出力されるパルス幅変調信号Q1のオン幅も次第に狭くなる。従来の駆動回路では、誤差電圧が三角波のピーク値に近づくと、図2に点線で示すオン幅の非常に狭いパルス変調信号Q1が出力され、その信号を反転して得られる反転パルス信号Q2のオン幅が非常に広くなる。つまり、反転パルス幅変調信号Q2のデューティ比が非常に大きくなる。その結果、反転パルス変調信号Q2が入力するパルストランスPT2が飽和してしまうという問題点があった。
これに対して、第1の実施の形態の駆動回路では、誤差電圧が第2の基準電圧Vref2以上となったとき、比較器16からドライブ回路12にローレベルの検出信号が出力さる。ドライブ回路12は、比較器16からローレベルの検出信号が入力すると、パルス幅変調信号Q1と反転パルス幅変調信号Q2をパルストランスPT1とPT2に出力せず、ローレベルになるように制御する。その結果、図2に点線で示すオン幅の広い反転パルス幅変調信号Q2がパルストランスPT2に入力しなくなる。これによりパルストランスPT2が飽和するのを防止できる。
次に、図3は、ソフトスタート制御を行う本発明の第2の実施の形態の駆動回路の信号波形を示す図である。図3において、三角波と交差するように水平方向に延びる点線は第2の基準電圧Vref2を示し、右下方向の傾きを持った実線は誤差電圧を示す。
この第2の実施の形態の駆動回路は、基本的には図1の回路と同じであり、異なる点は、電源オン時に三角波のピーク値より大きな誤差電圧を出力し、徐々に電圧が低下するソフトスタート回路を設けている点である。ソフトスタート回路は、例えば、電源オン時に電源電圧でキャパシタを充電し、そのキャパシタの充電電圧を徐々に放電させる時定数回路等で構成される。
ソフトスタート制御を行わない場合には、電源オン直後のチョッパ回路11の出力電圧Voutはほぼ0Vになるので誤差増幅器13から出力される誤差電圧は小さくなり、パルス幅変調信号Q1のオン幅は最大値になる。パルス幅変調信号Q1のオン幅が最大になると、チョッパ回路11のMOSトランジスタTR1に大きな電流が流れてしまう。
そこで、電源オン時にチョッパ回路11に流れる電流を抑えるために、電源オン時に前述のソフトスタート回路により誤差電圧の値を徐々に小さくするソフトスタート制御が行われる。ソフトスタート制御を行った場合、従来の回路では、図3に示すように誤差電圧が三角波のピーク値未満となった時点でオン幅の非常に狭いパルス幅変調信号Q1が出力される。そして、このパルス幅変調信号Q1を反転したオン幅の非常に広い反転パルス幅変調信号Q2がパルストランスPT2の1次側に入力され、パルストランスPT2が飽和してしまう。
これに対して、第2の実施の形態の駆動回路は、誤差電圧が第2の基準電圧Vref2以上のときには、図3に点線で示すオン幅の非常に狭いパルス幅変調信号Q1は出力されずローレベルとなる。また、その反転信号であるオン幅の非常に広い反転パルス幅変調信号Q2も出力されずローレベルとなる。
従って、電源オン時にオン幅の非常に広い(デューティ比の大きい)反転パルス幅変調信号Q2がパルストランスPT2に入力してパルストランスPT2が飽和するのを防止できる。
上述した第1及び第2の実施の形態によれば、チョッパ回路11の出力電圧を一定に制御するためにパルス幅変調信号Q1のオン幅を可変制御する場合に、パルス幅変調信号Q1のオン幅の最小値を制限することでパルス幅変調信号Q1を反転した反転パルス幅変調信号Q2のオン幅の最大値を制限することができる。これによりパルストランスPT2にデューティ比の大きいパルス信号が印加されてパルストランスPT2が飽和するのを防止することができる。また、電源オン時にチョッパ回路11に流れる電流を徐々に増加させるソフトスタート制御を行うときには、電源オン時にオン幅の狭いパルス幅変調信号Q1が生成されることになるが、第2の実施の形態では、パルス幅変調信号Q1のオン幅の最小値を制限することで、オン幅の非常に広い反転パルス幅変調信号Q2がパルストランスPT2に出力されるのを制限し、パルストランスPT2が飽和するのを防止できる。
上述した第1及び第2の実施の形態によれば、最大および最小デューテイを両方規制することができ、入力電圧や、電流の変動を問わずに規制が可能である。
本発明は上述した実施の形態に限らず、例えば以下のように構成しても良い。
(1)実施の形態は、比較器16により誤差電圧が基準値Vref2以上か否かを検出し、その検出結果をドライブ回路12に出力しているがこのような回路構成に限らない。例えば、誤差電圧が基準電圧Vref2以上のときは、誤差電圧が三角波のピーク値以上となるように回路を構成しても良い。
(2)直流電圧変換回路は、図1に示すようなチョッパ回路11に限らず、他の構成の回路でも良い。例えば、ブーストハーフブリッジ回路で、第1、第2スイッチング素子を上下アームのスイッチング素子としても良い。パルス幅変調信号と反転パルス幅変調信号を共に使用する回路であれば、本発明を適用可能である。
(3)実施の形態では誤差電圧が基準値Verf2以上である場合、パルス幅変調信号Q1と反転パルス幅変調信号Q2をローレベルに固定したが、ハイインピーダンス状態にするようにしても良い。
本発明は上述した実施の形態に限らず、例えば以下のように構成しても良い。
(1)実施の形態は、比較器16により誤差電圧が基準値Vref2以上か否かを検出し、その検出結果をドライブ回路12に出力しているがこのような回路構成に限らない。例えば、誤差電圧が基準電圧Vref2以上のときは、誤差電圧が三角波のピーク値以上となるように回路を構成しても良い。
(2)直流電圧変換回路は、図1に示すようなチョッパ回路11に限らず、他の構成の回路でも良い。例えば、ブーストハーフブリッジ回路で、第1、第2スイッチング素子を上下アームのスイッチング素子としても良い。パルス幅変調信号と反転パルス幅変調信号を共に使用する回路であれば、本発明を適用可能である。
(3)実施の形態では誤差電圧が基準値Verf2以上である場合、パルス幅変調信号Q1と反転パルス幅変調信号Q2をローレベルに固定したが、ハイインピーダンス状態にするようにしても良い。
11 昇圧チョッパ
13 誤差増幅器
14,16 比較器
15 三角波発生回路
TR1、TR2 MOSトランジスタ
PT1、PT2 パルストランス
13 誤差増幅器
14,16 比較器
15 三角波発生回路
TR1、TR2 MOSトランジスタ
PT1、PT2 パルストランス
Claims (4)
- 直流電圧変換回路の出力電圧と目標とする電圧との差電圧を検出する誤差増幅器と、
前記誤差増幅器から出力される誤差電圧に応じてオン幅が変化するパルス幅変調信号を生成するパルス幅変調信号生成回路と、
前記パルス幅変調信号と該パルス幅変調信号を反転した反転パルス幅変調信号のパルス幅に応じた信号を前記直流電圧変換回路の第1及び第2のスイッチング素子に出力する第1及び第2のパルストランスと、
前記誤差電圧が基準電圧以上となったとき、前記パルス幅変調信号と前記反転パルス幅変調信号が前記第1及び第2のパルストランスに入力しないように制御するパルス制御回路とを備える直流電圧変換回路の駆動回路。 - 前記パルス制御回路は、前記誤差電圧と前記基準電圧を比較する比較器を有し、前記誤差電圧が前記基準電圧未満のときには、前記パルス幅変調信号と前記反転パルス幅変調信号を前記第1及び第2のパルストランスに入力し、前記誤差電圧が前記基準電圧以上のときには、前記パルス幅変調信号と前記反転パルス幅変調信号が前記第1及び第2のパルストランスに入力しないように制御する請求項1記載の直流電圧変換回路の駆動回路。
- 前記パルス幅変調信号生成回路は、三角波発生回路と、前記誤差増幅器から出力される前記誤差電圧と前記三角波発生回路で生成される三角波の振幅値を比較して比較結果を前記パルス幅変調信号として出力する比較器からなる請求項1記載の直流電圧変換回路の駆動回路。
- 電源オン時に前記誤差電圧として前記出力電圧と前記目標とする電圧との差電圧に関する誤差電圧より大きな電圧を出力し、時間の経過に伴って前記誤差電圧を徐々に小さくするソフトスタート回路を有し、
前記パルス制御回路は、電源オン時に前記ソフトスタート回路から出力される誤差電圧と前記基準電圧を比較し、前記誤差電圧が前記基準電圧以上のときには、前記パルス幅変調信号と前記反転パルス幅変調信号が前記第1及び第2のパルストランスに入力しないように制御する請求項1記載の直流電圧変換回路の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006137778A JP2007312481A (ja) | 2006-05-17 | 2006-05-17 | 直流電圧変換回路の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006137778A JP2007312481A (ja) | 2006-05-17 | 2006-05-17 | 直流電圧変換回路の駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007312481A true JP2007312481A (ja) | 2007-11-29 |
Family
ID=38844826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006137778A Withdrawn JP2007312481A (ja) | 2006-05-17 | 2006-05-17 | 直流電圧変換回路の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007312481A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021086946A (ja) * | 2019-11-28 | 2021-06-03 | 株式会社デンソー | パルストランス |
CN117686754A (zh) * | 2024-02-01 | 2024-03-12 | 忱芯科技(上海)有限公司 | 一种用于碳化硅功率半导体器件双极性退化测试的电流源 |
-
2006
- 2006-05-17 JP JP2006137778A patent/JP2007312481A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021086946A (ja) * | 2019-11-28 | 2021-06-03 | 株式会社デンソー | パルストランス |
JP7259715B2 (ja) | 2019-11-28 | 2023-04-18 | 株式会社デンソー | パルストランス |
CN117686754A (zh) * | 2024-02-01 | 2024-03-12 | 忱芯科技(上海)有限公司 | 一种用于碳化硅功率半导体器件双极性退化测试的电流源 |
CN117686754B (zh) * | 2024-02-01 | 2024-04-26 | 忱芯科技(上海)有限公司 | 一种用于碳化硅功率半导体器件双极性退化测试的电流源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8248040B2 (en) | Time-limiting mode (TLM) for an interleaved power factor correction (PFC) converter | |
US9444334B2 (en) | DC/DC converter | |
JP5664327B2 (ja) | Dc−dcコンバータの制御装置 | |
US8310795B2 (en) | Power factor correction type switching power supply unit | |
JP4867500B2 (ja) | スイッチング電源装置 | |
KR20060135559A (ko) | 스위칭 제어 회로 및 자려형 dc―dc 컨버터 | |
JP5330084B2 (ja) | 電流検出回路及びこれを用いたスイッチングレギュレータ | |
JP7101590B2 (ja) | スイッチングレギュレータ | |
JP3691500B2 (ja) | スイッチング電源装置 | |
JP2011030292A (ja) | 電源装置 | |
JP2007053892A (ja) | Dc−dcコンバータ | |
US10897194B2 (en) | Power factor improvement circuit and semiconductor apparatus | |
JP4807142B2 (ja) | Dc/dcコンバータ | |
JP2007037297A (ja) | 力率改善回路 | |
JP5493916B2 (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
JP4701968B2 (ja) | 過電圧保護回路 | |
JP2007097286A (ja) | スイッチングレギュレータおよびその駆動方法 | |
JP5032447B2 (ja) | スイッチング電源装置 | |
JP2011130631A (ja) | 電源装置 | |
JP2007312481A (ja) | 直流電圧変換回路の駆動回路 | |
JP4464263B2 (ja) | スイッチング電源装置 | |
JP2006042576A (ja) | Dc−dcコンバータ | |
JP2012039736A (ja) | 電源装置 | |
US9397565B2 (en) | Phase offset compensation for multiphase DC-DC converter | |
JP2018082574A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090804 |