JP2018038216A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2018038216A JP2018038216A JP2016171288A JP2016171288A JP2018038216A JP 2018038216 A JP2018038216 A JP 2018038216A JP 2016171288 A JP2016171288 A JP 2016171288A JP 2016171288 A JP2016171288 A JP 2016171288A JP 2018038216 A JP2018038216 A JP 2018038216A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor switch
- reference potential
- branch
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09245—Crossing layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】半導体スイッチの誤動作を低減する。
【解決手段】半導体スイッチの導通状態を制御する駆動回路に、複数の半導体スイッチが接続される電力変換装置において、基準電位が互いに同じ複数の半導体スイッチと、複数の半導体スイッチの導通状態を制御する駆動回路と、駆動回路と複数の半導体スイッチとをそれぞれ接続する、基準電位配線と導通制御信号配線とを含む配線が配置される多層基板と、を備え、多層基板には、基準電位配線と導通制御信号配線とが、基板の積層方向に重なる位置にして互いに異なる層に配置され、配線のうち、駆動回路から配線の分岐点までの共通配線部分と、分岐点からそれぞれの半導体スイッチまでの分岐配線部分とについて、共通配線部分のインピーダンスを分岐配線部分のインピーダンスよりも低くさせ、かつ分岐配線部分の互いの配線インピーダンスを一致させて配置される。
【選択図】図１
【解決手段】半導体スイッチの導通状態を制御する駆動回路に、複数の半導体スイッチが接続される電力変換装置において、基準電位が互いに同じ複数の半導体スイッチと、複数の半導体スイッチの導通状態を制御する駆動回路と、駆動回路と複数の半導体スイッチとをそれぞれ接続する、基準電位配線と導通制御信号配線とを含む配線が配置される多層基板と、を備え、多層基板には、基準電位配線と導通制御信号配線とが、基板の積層方向に重なる位置にして互いに異なる層に配置され、配線のうち、駆動回路から配線の分岐点までの共通配線部分と、分岐点からそれぞれの半導体スイッチまでの分岐配線部分とについて、共通配線部分のインピーダンスを分岐配線部分のインピーダンスよりも低くさせ、かつ分岐配線部分の互いの配線インピーダンスを一致させて配置される。
【選択図】図１
Description
本発明の実施形態は、電力変換装置に関する。
従来、直流−交流変換回路又は交流−直流変換回路を備える電力変換装置において、半導体スイッチの駆動回路と半導体スイッチとを接続する配線にプリント配線基板を用いることにより、配線作業を省力化する技術が知られている（例えば、特許文献１を参照）。
ここで、半導体スイッチの駆動回路と半導体スイッチとを接続する配線にプリント配線基板を用いる場合には、誘導ノイズや寄生容量の充放電によるノイズなどのプリント配線基板の配線パターンに起因するノイズによって、半導体スイッチが誤動作することがある。しかしながら、上述したような従来技術においては、このようなノイズを低減するためのプリント配線基板の配線パターンが開示されていない。つまり、上述したような従来技術によると、プリント配線基板の配線パターンに起因するノイズによる半導体スイッチの誤動作を低減することまではできないという問題があった。
本発明は、プリント配線基板の配線パターンに起因するノイズによる半導体スイッチの誤動作を低減することができる電力変換装置を提供することを目的とする。
本発明の一実施形態は、半導体スイッチの導通状態を制御する駆動回路に、複数の半導体スイッチが接続される電力変換装置において、基準電位が互いに同じ複数の半導体スイッチと、複数の前記半導体スイッチの導通状態を制御する駆動回路と、前記駆動回路と複数の前記半導体スイッチとをそれぞれ接続する、基準電位配線と導通制御信号配線とを含む配線が配置される多層基板と、を備え、前記多層基板には、前記基準電位配線と前記導通制御信号配線とが、基板の積層方向に重なる位置にして互いに異なる層に配置され、前記配線のうち、前記駆動回路から前記配線の分岐点までの共通配線部分と、前記分岐点からそれぞれの前記半導体スイッチまでの分岐配線部分とについて、前記共通配線部分のインピーダンスを前記分岐配線部分のインピーダンスよりも低くさせ、かつ前記分岐配線部分の互いの配線インピーダンスを一致させて配置される電力変換装置である。
また、本発明の一実施形態の電力変換装置は、基準電位が前記半導体スイッチの基準電位とは異なる第２半導体スイッチと、前記第２半導体スイッチの導通状態を制御する第２駆動回路と、を更に備え、前記多層基板には、前記第２駆動回路と前記第２半導体スイッチを接続する第２配線の基準電位配線と導通制御信号配線とが、基板の積層方向に重なる位置にして互いに異なる層に配置され、前記配線と前記第２配線とが前記積層方向に互いに重なる部分の配線長が、前記配線の基準電位配線と導通制御信号配線とが前記積層方向に重なる部分の配線長及び前記第２配線の基準電位配線と導通制御信号配線とが前記積層方向に重なる部分の配線長よりも短くして配置される。
また、本発明の一実施形態の電力変換装置は、前記配線と前記第２配線とが基板の積層方向に互いに重なる部分について、前記配線と前記第２配線とのうち一方の配線の配線長と他方の配線の配線幅とが一致する。
また、本発明の一実施形態の電力変換装置は、前記多層基板には、前記半導体スイッチの導通状態を制御するための電位を供給する電源配線が配置され、前記共通配線部分には、前記基準電位配線と前記電源配線との間、又は前記導通制御信号配線との間に容量素子を備える。
また、本発明の一実施形態の電力変換装置は、前記基準電位配線と前記導通制御信号配線とが基板の積層方向に重なる部分の、前記基準電位配線の配線形状と前記導通制御信号配線の配線形状とが前記積層方向視において一致する。
本発明によれば、プリント配線基板の配線パターンに起因するノイズによる半導体スイッチの誤動作を低減することができる電力変換装置を提供することができる。
［第１の実施形態］
以下、図を参照して電力変換装置の第１の実施形態について説明する。
図１は、本実施形態の電力変換装置１の回路構成の一例を示す図である。本実施形態の電力変換装置１は、いわゆる２レベルインバータ回路を備えている。図１には、電力変換装置１が備える複数相の２レベルインバータ回路のうちの、１相分（例えば、Ｕ相）の回路構成を示す。電力変換装置１は、第１モジュール１０と、第２モジュール２０と、第３モジュール３０と、駆動回路１００と、直流電源５０とを備える。
以下、図を参照して電力変換装置の第１の実施形態について説明する。
図１は、本実施形態の電力変換装置１の回路構成の一例を示す図である。本実施形態の電力変換装置１は、いわゆる２レベルインバータ回路を備えている。図１には、電力変換装置１が備える複数相の２レベルインバータ回路のうちの、１相分（例えば、Ｕ相）の回路構成を示す。電力変換装置１は、第１モジュール１０と、第２モジュール２０と、第３モジュール３０と、駆動回路１００と、直流電源５０とを備える。
第１モジュール１０、第２モジュール２０及び第３モジュール３０は、それぞれ２つの半導体スイッチＳＳを備える。
具体的には、第１モジュール１０は、上アームの半導体スイッチ１０−１と、下アームの半導体スイッチ１０−２とを備える。第２モジュール２０は、上アームの半導体スイッチ２０−１と、下アームの半導体スイッチ２０−２とを備える。第３モジュール３０は、上アームの半導体スイッチ３０−１と、下アームの半導体スイッチ３０−２とを備える。これらの半導体スイッチＳＳは、それぞれＭＯＳＦＥＴ及びダイオードを備える。
具体的には、第１モジュール１０は、上アームの半導体スイッチ１０−１と、下アームの半導体スイッチ１０−２とを備える。第２モジュール２０は、上アームの半導体スイッチ２０−１と、下アームの半導体スイッチ２０−２とを備える。第３モジュール３０は、上アームの半導体スイッチ３０−１と、下アームの半導体スイッチ３０−２とを備える。これらの半導体スイッチＳＳは、それぞれＭＯＳＦＥＴ及びダイオードを備える。
以下の説明において、上アームの半導体スイッチ１０−１、上アームの半導体スイッチ２０−１及び上アームの半導体スイッチ３０−１を単に上アームと、下アームの半導体スイッチ１０−２、下アームの半導体スイッチ２０−２及び下アームの半導体スイッチ３０−２を単に下アームとも記載する。
また、上アームの半導体スイッチ１０−１を第１半導体スイッチＳＳ１と、下アームの半導体スイッチ１０−２を第２半導体スイッチＳＳ２とも記載する。上アームの半導体スイッチ２０−１を第３半導体スイッチＳＳ３と、下アームの半導体スイッチ２０−２を第４半導体スイッチＳＳ４とも記載する。上アームの半導体スイッチ３０−１を第５半導体スイッチＳＳ５と、下アームの半導体スイッチ３０−２を第６半導体スイッチＳＳ６とも記載する。
また、上アームの半導体スイッチ１０−１を第１半導体スイッチＳＳ１と、下アームの半導体スイッチ１０−２を第２半導体スイッチＳＳ２とも記載する。上アームの半導体スイッチ２０−１を第３半導体スイッチＳＳ３と、下アームの半導体スイッチ２０−２を第４半導体スイッチＳＳ４とも記載する。上アームの半導体スイッチ３０−１を第５半導体スイッチＳＳ５と、下アームの半導体スイッチ３０−２を第６半導体スイッチＳＳ６とも記載する。
第１モジュール１０、第２モジュール２０及び第３モジュール３０は、直流電源５０の正側電位Ｐと負側電位Ｎに並列に接続される。第１モジュール１０の上アーム及び下アームの接続点、第２モジュール２０の上アーム及び下アームの接続点、及び第３モジュール３０の上アーム及び下アームの接続点は、それぞれ交流出力（Ｕ相出力）に接続される。
駆動回路１００は、半導体スイッチＳＳに導通制御信号（ゲート信号）を与える。駆動回路１００は、上アームに導通制御信号を与える第１駆動回路１００−１と、下アームに導通制御信号を与える第２駆動回路１００−２とを備える。
第１駆動回路１００−１は、導通制御信号配線及び基準電位配線によって、上アームの半導体スイッチ１０−１、上アームの半導体スイッチ２０−１及び上アームの半導体スイッチ３０−１と接続される。第１駆動回路１００−１は、第１半導体スイッチＳＳ１の導通状態、第３半導体スイッチＳＳ３及び第５半導体スイッチＳＳ５の導通状態を制御する。
第２駆動回路１００−２は、導通制御信号配線及び基準電位配線によって、下アームの半導体スイッチ１０−２、下アームの半導体スイッチ２０−２及び下アームの半導体スイッチ３０−２と接続される。第２駆動回路１００−２は、第２半導体スイッチＳＳ２の導通状態、第４半導体スイッチＳＳ４及び第６半導体スイッチＳＳ６の導通状態を制御する。
第１駆動回路１００−１は、導通制御信号配線及び基準電位配線によって、上アームの半導体スイッチ１０−１、上アームの半導体スイッチ２０−１及び上アームの半導体スイッチ３０−１と接続される。第１駆動回路１００−１は、第１半導体スイッチＳＳ１の導通状態、第３半導体スイッチＳＳ３及び第５半導体スイッチＳＳ５の導通状態を制御する。
第２駆動回路１００−２は、導通制御信号配線及び基準電位配線によって、下アームの半導体スイッチ１０−２、下アームの半導体スイッチ２０−２及び下アームの半導体スイッチ３０−２と接続される。第２駆動回路１００−２は、第２半導体スイッチＳＳ２の導通状態、第４半導体スイッチＳＳ４及び第６半導体スイッチＳＳ６の導通状態を制御する。
これらの導通制御信号配線及び基準電位配線には、駆動回路１００から配線の分岐点までの共通配線部分と、分岐点からそれぞれの半導体スイッチＳＳまでの分岐配線部分とがある。
具体的には、第１駆動回路１００−１と上アームとを接続する導通制御信号配線は、導通制御信号共通配線１１０−Ｇ１と、導通制御信号第１分岐配線１１０−Ｇ１１と、導通制御信号第２分岐配線１１０−Ｇ１２と、導通制御信号第３分岐配線１１０−Ｇ１３とを備える。導通制御信号共通配線１１０−Ｇ１とは、第１駆動回路１００−１から配線の分岐点までの共通配線部分である。導通制御信号第１分岐配線１１０−Ｇ１１とは、分岐点から上アームの半導体スイッチ１０−１までの分岐配線部分である。導通制御信号第２分岐配線１１０−Ｇ１２とは、分岐点から上アームの半導体スイッチ２０−１までの分岐配線部分である。導通制御信号第３分岐配線１１０−Ｇ１３とは、分岐点から上アームの半導体スイッチ３０−１までの分岐配線部分である。
また、第１駆動回路１００−１と上アームとを接続する基準電位配線は、基準電位共通配線１１０−Ｓ１と、基準電位第１分岐配線１１０−Ｓ１１と、基準電位第２分岐配線１１０−Ｓ１２と、基準電位第３分岐配線１１０−Ｓ１３とを備える。基準電位共通配線１１０−Ｓ１とは、第１駆動回路１００−１から配線の分岐点までの共通配線部分である。基準電位第１分岐配線１１０−Ｓ１１とは、分岐点から上アームの半導体スイッチ１０−１までの分岐配線部分である。基準電位第２分岐配線１１０−Ｓ１２とは、分岐点から上アームの半導体スイッチ２０−１までの分岐配線部分である。基準電位第３分岐配線１１０−Ｓ１３とは、分岐点から上アームの半導体スイッチ３０−１までの分岐配線部分である。
具体的には、第１駆動回路１００−１と上アームとを接続する導通制御信号配線は、導通制御信号共通配線１１０−Ｇ１と、導通制御信号第１分岐配線１１０−Ｇ１１と、導通制御信号第２分岐配線１１０−Ｇ１２と、導通制御信号第３分岐配線１１０−Ｇ１３とを備える。導通制御信号共通配線１１０−Ｇ１とは、第１駆動回路１００−１から配線の分岐点までの共通配線部分である。導通制御信号第１分岐配線１１０−Ｇ１１とは、分岐点から上アームの半導体スイッチ１０−１までの分岐配線部分である。導通制御信号第２分岐配線１１０−Ｇ１２とは、分岐点から上アームの半導体スイッチ２０−１までの分岐配線部分である。導通制御信号第３分岐配線１１０−Ｇ１３とは、分岐点から上アームの半導体スイッチ３０−１までの分岐配線部分である。
また、第１駆動回路１００−１と上アームとを接続する基準電位配線は、基準電位共通配線１１０−Ｓ１と、基準電位第１分岐配線１１０−Ｓ１１と、基準電位第２分岐配線１１０−Ｓ１２と、基準電位第３分岐配線１１０−Ｓ１３とを備える。基準電位共通配線１１０−Ｓ１とは、第１駆動回路１００−１から配線の分岐点までの共通配線部分である。基準電位第１分岐配線１１０−Ｓ１１とは、分岐点から上アームの半導体スイッチ１０−１までの分岐配線部分である。基準電位第２分岐配線１１０−Ｓ１２とは、分岐点から上アームの半導体スイッチ２０−１までの分岐配線部分である。基準電位第３分岐配線１１０−Ｓ１３とは、分岐点から上アームの半導体スイッチ３０−１までの分岐配線部分である。
また、第２駆動回路１００−２と下アームとを接続する導通制御信号配線は、導通制御信号共通配線１１０−Ｇ２と、導通制御信号第１分岐配線１１０−Ｇ２１と、導通制御信号第２分岐配線１１０−Ｇ２２と、導通制御信号第３分岐配線１１０−Ｇ２３とを備える。導通制御信号共通配線１１０−Ｇ２とは、第２駆動回路１００−２から配線の分岐点までの共通配線部分である。導通制御信号第１分岐配線１１０−Ｇ２１とは、分岐点から下アームの半導体スイッチ１０−２までの分岐配線部分である。導通制御信号第２分岐配線１１０−Ｇ２２とは、分岐点から下アームの半導体スイッチ２０−２までの分岐配線部分である。導通制御信号第３分岐配線１１０−Ｇ２３とは、分岐点から下アームの半導体スイッチ３０−２までの分岐配線部分である。
また、第２駆動回路１００−２と下アームとを接続する基準電位配線は、基準電位共通配線１１０−Ｓ２と、基準電位第１分岐配線１１０−Ｓ２１と、基準電位第２分岐配線１１０−Ｓ２２と、基準電位第３分岐配線１１０−Ｓ２３とを備える。基準電位共通配線１１０−Ｓ２とは、第２駆動回路１００−２から配線の分岐点までの共通配線部分である。基準電位第１分岐配線１１０−Ｓ２１とは、分岐点から下アームの半導体スイッチ１０−２までの分岐配線部分である。基準電位第２分岐配線１１０−Ｓ２２とは、分岐点から下アームの半導体スイッチ２０−２までの分岐配線部分である。基準電位第３分岐配線１１０−Ｓ２３とは、分岐点から下アームの半導体スイッチ３０−２までの分岐配線部分である。
また、第２駆動回路１００−２と下アームとを接続する基準電位配線は、基準電位共通配線１１０−Ｓ２と、基準電位第１分岐配線１１０−Ｓ２１と、基準電位第２分岐配線１１０−Ｓ２２と、基準電位第３分岐配線１１０−Ｓ２３とを備える。基準電位共通配線１１０−Ｓ２とは、第２駆動回路１００−２から配線の分岐点までの共通配線部分である。基準電位第１分岐配線１１０−Ｓ２１とは、分岐点から下アームの半導体スイッチ１０−２までの分岐配線部分である。基準電位第２分岐配線１１０−Ｓ２２とは、分岐点から下アームの半導体スイッチ２０−２までの分岐配線部分である。基準電位第３分岐配線１１０−Ｓ２３とは、分岐点から下アームの半導体スイッチ３０−２までの分岐配線部分である。
なお、以下の説明において、第１駆動回路１００−１と第１半導体スイッチＳＳ１、第３半導体スイッチＳＳ３及び第５半導体スイッチＳＳ５とを接続する配線を、第１配線ＰＷ１と記載することがある。第１配線ＰＷ１には、基準電位共通配線１１０−Ｓ１と、導通制御信号共通配線１１０−Ｇ１とが含まれる。また、第２駆動回路１００−２と第２半導体スイッチＳＳ２、第４半導体スイッチＳＳ４及び第６半導体スイッチＳＳ６を接続する配線を、第２配線ＰＷ２と記載することがある。第２配線ＰＷ２には、基準電位共通配線１１０−Ｓ２と、導通制御信号共通配線１１０−Ｇ２とが含まれる。
上述した構成によって、電力変換装置１は、並列接続された複数の半導体スイッチＳＳに対して駆動回路１００から導通制御信号（ゲート信号）を与えることにより、複数の半導体スイッチＳＳを並列動作させる。
次に、図２を参照して第１モジュール１０の回路接続について説明する。なお、第２モジュール２０の回路接続及び第３モジュール３０の回路接続は、第１モジュール１０の回路接続と同様であるため、その説明を省略する。
次に、図２を参照して第１モジュール１０の回路接続について説明する。なお、第２モジュール２０の回路接続及び第３モジュール３０の回路接続は、第１モジュール１０の回路接続と同様であるため、その説明を省略する。
図２は、本実施形態の半導体スイッチモジュールの回路接続の一例を示す図である。
第１モジュール１０は、高電位接続端子１０−Ｄ１と、低電位接続端子１０−Ｓ２Ａと、第１交流出力端子１０−Ｓ１Ｄ２と、第１ゲート接続端子１０−Ｇ１と、第２ゲート接続端子１０−Ｇ２と、第１補助ソース接続端子１０−Ｓ１と、第２補助ソース接続端子１０−Ｓ２とを備える。
高電位接続端子１０−Ｄ１は、直流電源５０の正側電位Ｐに接続される。低電位接続端子１０−Ｓ２Ａは、直流電源５０の負側電位Ｎに接続される。第１交流出力端子１０−Ｓ１Ｄ２は、第２モジュール２０の第２交流出力端子２０−Ｓ１Ｄ２及び第３モジュール３０の第３交流出力端子３０−Ｓ１Ｄ２と接続されて、交流を出力する。
第１ゲート接続端子１０−Ｇ１は、導通制御信号共通配線１１０−Ｇ１を介して第１駆動回路１００−１から導通制御信号（ゲート信号）が供給される。第１補助ソース接続端子１０−Ｓ１は、基準電位共通配線１１０−Ｓ１を介して第１駆動回路１００−１から基準電位が供給される。
第２ゲート接続端子１０−Ｇ２は、導通制御信号共通配線１１０−Ｇ２を介して第２駆動回路１００−２から導通制御信号（ゲート信号）が供給される。第２補助ソース接続端子１０−Ｓ２は、基準電位共通配線１１０−Ｓ２を介して第２駆動回路１００−２から基準電位が供給される。
第１モジュール１０は、高電位接続端子１０−Ｄ１と、低電位接続端子１０−Ｓ２Ａと、第１交流出力端子１０−Ｓ１Ｄ２と、第１ゲート接続端子１０−Ｇ１と、第２ゲート接続端子１０−Ｇ２と、第１補助ソース接続端子１０−Ｓ１と、第２補助ソース接続端子１０−Ｓ２とを備える。
高電位接続端子１０−Ｄ１は、直流電源５０の正側電位Ｐに接続される。低電位接続端子１０−Ｓ２Ａは、直流電源５０の負側電位Ｎに接続される。第１交流出力端子１０−Ｓ１Ｄ２は、第２モジュール２０の第２交流出力端子２０−Ｓ１Ｄ２及び第３モジュール３０の第３交流出力端子３０−Ｓ１Ｄ２と接続されて、交流を出力する。
第１ゲート接続端子１０−Ｇ１は、導通制御信号共通配線１１０−Ｇ１を介して第１駆動回路１００−１から導通制御信号（ゲート信号）が供給される。第１補助ソース接続端子１０−Ｓ１は、基準電位共通配線１１０−Ｓ１を介して第１駆動回路１００−１から基準電位が供給される。
第２ゲート接続端子１０−Ｇ２は、導通制御信号共通配線１１０−Ｇ２を介して第２駆動回路１００−２から導通制御信号（ゲート信号）が供給される。第２補助ソース接続端子１０−Ｓ２は、基準電位共通配線１１０−Ｓ２を介して第２駆動回路１００−２から基準電位が供給される。
上述したように、第１モジュール１０の第１補助ソース接続端子１０−Ｓ１には、第１駆動回路１００−１から基準電位が供給される。第１モジュール１０の第２補助ソース接続端子１０−Ｓ２には、第２駆動回路１００−２から基準電位が供給される。この第１補助ソース接続端子１０−Ｓ１に供給される基準電位と、第２補助ソース接続端子１０−Ｓ２に供給される基準電位とは互いに電位が異なる。
第１モジュール１０と並列接続される第２モジュール２０においても、第１モジュール１０と同様に、第１補助ソース接続端子２０−Ｓ１には、第１駆動回路１００−１から基準電位が供給される。また、第２モジュール２０の第２補助ソース接続端子２０−Ｓ２には、第２駆動回路１００−２から基準電位が供給される。この第１補助ソース接続端子２０−Ｓ１に供給される基準電位と、第２補助ソース接続端子２０−Ｓ２に供給される基準電位とは互いに電位が異なる。
また、第１モジュール１０及び第２モジュール２０と並列接続される第３モジュール３０においても、第１モジュール１０と同様に、第１補助ソース接続端子３０−Ｓ１には、第１駆動回路１００−１から基準電位が供給される。また、第３モジュール３０の第２補助ソース接続端子３０−Ｓ２には、第２駆動回路１００−２から基準電位が供給される。この第１補助ソース接続端子３０−Ｓ１に供給される基準電位と、第２補助ソース接続端子３０−Ｓ２に供給される基準電位とは互いに電位が異なる。
つまり、上アームの半導体スイッチＳＳ１、ＳＳ３，ＳＳ５と、下アームの半導体スイッチＳＳ２、ＳＳ４，ＳＳ６とは、互いに基準電位が異なる。
第１モジュール１０と並列接続される第２モジュール２０においても、第１モジュール１０と同様に、第１補助ソース接続端子２０−Ｓ１には、第１駆動回路１００−１から基準電位が供給される。また、第２モジュール２０の第２補助ソース接続端子２０−Ｓ２には、第２駆動回路１００−２から基準電位が供給される。この第１補助ソース接続端子２０−Ｓ１に供給される基準電位と、第２補助ソース接続端子２０−Ｓ２に供給される基準電位とは互いに電位が異なる。
また、第１モジュール１０及び第２モジュール２０と並列接続される第３モジュール３０においても、第１モジュール１０と同様に、第１補助ソース接続端子３０−Ｓ１には、第１駆動回路１００−１から基準電位が供給される。また、第３モジュール３０の第２補助ソース接続端子３０−Ｓ２には、第２駆動回路１００−２から基準電位が供給される。この第１補助ソース接続端子３０−Ｓ１に供給される基準電位と、第２補助ソース接続端子３０−Ｓ２に供給される基準電位とは互いに電位が異なる。
つまり、上アームの半導体スイッチＳＳ１、ＳＳ３，ＳＳ５と、下アームの半導体スイッチＳＳ２、ＳＳ４，ＳＳ６とは、互いに基準電位が異なる。
換言すれば、第２半導体スイッチＳＳ２の基準電位は、第１半導体スイッチＳＳ１の基準電位とは電位が異なる。つまり、電力変換装置１は、基準電位が第１半導体スイッチＳＳ１の基準電位とは異なる第２半導体スイッチＳＳ２を備える。
また、第３半導体スイッチＳＳ３の基準電位及び第５半導体スイッチＳＳ５の基準電位は、第１半導体スイッチＳＳ１の基準電位と電位が同じである。つまり、電力変換装置１は、基準電位が第１半導体スイッチＳＳ１の基準電位と同じ第３半導体スイッチＳＳ３及び第５半導体スイッチＳＳ５を備える。
また、第４半導体スイッチＳＳ４の基準電位は、第２半導体スイッチＳＳ２の基準電位及び第６半導体スイッチＳＳ６の基準電位と電位が同じである。つまり、電力変換装置１は、基準電位が第２半導体スイッチＳＳ２の基準電位と同じ第４半導体スイッチＳＳ４及び第６半導体スイッチＳＳ６を備える。
また、第３半導体スイッチＳＳ３の基準電位及び第５半導体スイッチＳＳ５の基準電位は、第１半導体スイッチＳＳ１の基準電位と電位が同じである。つまり、電力変換装置１は、基準電位が第１半導体スイッチＳＳ１の基準電位と同じ第３半導体スイッチＳＳ３及び第５半導体スイッチＳＳ５を備える。
また、第４半導体スイッチＳＳ４の基準電位は、第２半導体スイッチＳＳ２の基準電位及び第６半導体スイッチＳＳ６の基準電位と電位が同じである。つまり、電力変換装置１は、基準電位が第２半導体スイッチＳＳ２の基準電位と同じ第４半導体スイッチＳＳ４及び第６半導体スイッチＳＳ６を備える。
図３は、本実施形態の半導体スイッチモジュールの外観の一例を示す図である。以下、方向及び位置を示す場合には、必要に応じてＸＹＺ直交座標系を用いて説明する。このＸＹＺ直交座標系において、ＸＹ平面は半導体スイッチモジュールが載置される面を示す。Ｚ軸は、半導体スイッチモジュールの底面から天面の方向を示す。この半導体スイッチモジュールは、天面からＺ軸方向に各端子が突出する。Ｙ軸は、半導体スイッチモジュールが備える複数の半導体スイッチＳＳのうち、１つの半導体スイッチＳＳの端子が配列される方向を示す。Ｘ軸は、複数の半導体スイッチモジュールが順に並べられる方向を示す。
第１モジュール１０と、第２モジュール２０と、第３モジュール３０とはＸ軸方向に順に並べて配置される。第１モジュール１０の第１半導体スイッチＳＳ１及び第２半導体スイッチＳＳ２と、第２モジュール２０の第３半導体スイッチＳＳ３及び第４半導体スイッチＳＳ４と、第３モジュール３０の第５半導体スイッチＳＳ５及び第６半導体スイッチＳＳ６とは、記載順にＸ軸方向に順に並べて配置される。つまり、各半導体スイッチＳＳは、第１半導体スイッチＳＳ１、第２半導体スイッチＳＳ２、第３半導体スイッチＳＳ３、第４半導体スイッチＳＳ４、第５半導体スイッチＳＳ５、第６半導体スイッチＳＳ６の順に並べて配置される。
同図に示すように、互いに並列接続される第１モジュール１０と第２モジュール２０と第３モジュール３０とは、隣接して配置される。また、第１モジュール１０と、第２モジュール２０と、第３モジュール３０とは、同一の半導体スイッチモジュールが使用されている。このため、第１モジュール１０の端子配列と、第２モジュール２０の端子配列と、第３モジュール３０の端子配列とは一致している。
第１モジュール１０と、第２モジュール２０と、第３モジュール３０とはＸ軸方向に順に並べて配置される。第１モジュール１０の第１半導体スイッチＳＳ１及び第２半導体スイッチＳＳ２と、第２モジュール２０の第３半導体スイッチＳＳ３及び第４半導体スイッチＳＳ４と、第３モジュール３０の第５半導体スイッチＳＳ５及び第６半導体スイッチＳＳ６とは、記載順にＸ軸方向に順に並べて配置される。つまり、各半導体スイッチＳＳは、第１半導体スイッチＳＳ１、第２半導体スイッチＳＳ２、第３半導体スイッチＳＳ３、第４半導体スイッチＳＳ４、第５半導体スイッチＳＳ５、第６半導体スイッチＳＳ６の順に並べて配置される。
同図に示すように、互いに並列接続される第１モジュール１０と第２モジュール２０と第３モジュール３０とは、隣接して配置される。また、第１モジュール１０と、第２モジュール２０と、第３モジュール３０とは、同一の半導体スイッチモジュールが使用されている。このため、第１モジュール１０の端子配列と、第２モジュール２０の端子配列と、第３モジュール３０の端子配列とは一致している。
第１モジュール１０の各端子、すなわち高電位接続端子１０−Ｄ１、低電位接続端子１０−Ｓ２Ａ、第１交流出力端子１０−Ｓ１Ｄ２、第１ゲート接続端子１０−Ｇ１、第２ゲート接続端子１０−Ｇ２、第１補助ソース接続端子１０−Ｓ１、及び第２補助ソース接続端子１０−Ｓ２は、いずれも半導体スイッチモジュールの天面から突出したピン端子として形成される。
これらの端子のうち、高電位接続端子１０−Ｄ１、低電位接続端子１０−Ｓ２Ａ、及び第１交流出力端子１０−Ｓ１Ｄ２は、１対のピン端子として形成される。
次に、この半導体スイッチモジュールに対して、多層プリント配線基板４０と駆動回路１００とが組み合わされた電力変換装置１の構造について、図４〜図６を参照して説明する。
これらの端子のうち、高電位接続端子１０−Ｄ１、低電位接続端子１０−Ｓ２Ａ、及び第１交流出力端子１０−Ｓ１Ｄ２は、１対のピン端子として形成される。
次に、この半導体スイッチモジュールに対して、多層プリント配線基板４０と駆動回路１００とが組み合わされた電力変換装置１の構造について、図４〜図６を参照して説明する。
図４は、本実施形態のＺ軸方向から見た電力変換装置１の構成の一例を示す図である。ここでいうＺ軸方向とは、多層プリント配線基板４０の各層の積層方向である。電力変換装置１において、駆動回路１００は、多層プリント配線基板４０を介して第１モジュール１０、第２モジュール２０及び第３モジュール３０と接続される。なお、以下の説明において多層プリント配線基板４０を単に多層基板とも記載する。
同図には、多層プリント配線基板４０が備える複数の層のうち第１層４０−１の配線パターンを示す。
また、図４〜図６においては、駆動回路１００のうち第１駆動回路１００−１及び第１駆動回路１００−１から半導体スイッチＳＳに至る配線パターンを示し、第２駆動回路１００−２の記載及び第２駆動回路１００−２から半導体スイッチＳＳに至る配線パターンの記載は省略している。
同図には、多層プリント配線基板４０が備える複数の層のうち第１層４０−１の配線パターンを示す。
また、図４〜図６においては、駆動回路１００のうち第１駆動回路１００−１及び第１駆動回路１００−１から半導体スイッチＳＳに至る配線パターンを示し、第２駆動回路１００−２の記載及び第２駆動回路１００−２から半導体スイッチＳＳに至る配線パターンの記載は省略している。
多層プリント配線基板４０には、図４に示すように、第１駆動回路１００−１と、第１モジュール１０、第２モジュール２０及び第３モジュール３０とを接続する配線パターンが形成されている。
具体的には、多層プリント配線基板４０の第１層４０−１には、第１駆動回路１００−１と、第１モジュール１０の第１補助ソース接続端子１０−Ｓ１、第２モジュール２０の第１補助ソース接続端子２０−Ｓ１及び第３モジュール３０の第１補助ソース接続端子３０−Ｓ１とを接続する基準電位配線の配線パターンが形成される。具体的には、第１層４０−１には、基準電位共通配線１１０−Ｓ１、基準電位第１分岐配線１１０−Ｓ１１、基準電位第２分岐配線１１０−Ｓ１２及び基準電位第３分岐配線１１０−Ｓ１３の配線パターンがそれぞれ形成される。基準電位共通配線１１０−Ｓ１は、第１層４０−１において第１駆動回路１００−１から分岐点ＢＰＳ１を経由して分岐点ＢＰＳ１１及び分岐点ＢＰＳ１３までの配線パターンとして形成される。基準電位第１分岐配線１１０−Ｓ１１は、分岐点ＢＰＳ１１から第１補助ソース接続端子１０−Ｓ１までの配線パターンとして形成される。基準電位第２分岐配線１１０−Ｓ１２は、分岐点ＢＰＳ１２（すなわち、分岐点ＢＰＳ１）から第１補助ソース接続端子２０−Ｓ１までの配線パターンとして形成される。基準電位第３分岐配線１１０−Ｓ１３は、分岐点ＢＰＳ１３から第１補助ソース接続端子３０−Ｓ１までの配線パターンとして形成される。
具体的には、多層プリント配線基板４０の第１層４０−１には、第１駆動回路１００−１と、第１モジュール１０の第１補助ソース接続端子１０−Ｓ１、第２モジュール２０の第１補助ソース接続端子２０−Ｓ１及び第３モジュール３０の第１補助ソース接続端子３０−Ｓ１とを接続する基準電位配線の配線パターンが形成される。具体的には、第１層４０−１には、基準電位共通配線１１０−Ｓ１、基準電位第１分岐配線１１０−Ｓ１１、基準電位第２分岐配線１１０−Ｓ１２及び基準電位第３分岐配線１１０−Ｓ１３の配線パターンがそれぞれ形成される。基準電位共通配線１１０−Ｓ１は、第１層４０−１において第１駆動回路１００−１から分岐点ＢＰＳ１を経由して分岐点ＢＰＳ１１及び分岐点ＢＰＳ１３までの配線パターンとして形成される。基準電位第１分岐配線１１０−Ｓ１１は、分岐点ＢＰＳ１１から第１補助ソース接続端子１０−Ｓ１までの配線パターンとして形成される。基準電位第２分岐配線１１０−Ｓ１２は、分岐点ＢＰＳ１２（すなわち、分岐点ＢＰＳ１）から第１補助ソース接続端子２０−Ｓ１までの配線パターンとして形成される。基準電位第３分岐配線１１０−Ｓ１３は、分岐点ＢＰＳ１３から第１補助ソース接続端子３０−Ｓ１までの配線パターンとして形成される。
また、多層プリント配線基板４０は、第１モジュール１０、第２モジュール２０及び第３モジュール３０の各端子をそれぞれ挿入実装するスルーホールを備える。多層プリント配線基板４０は、スルーホールを備えることにより、例えば、電線によって各端子に接続する場合に比べ、駆動回路１００と半導体スイッチＳＳとの間の配線長を短くすることができる。
［共通配線及び分岐配線について］
図４に示す一例の場合、基準電位共通配線１１０−Ｓ１の配線パターンのうち、分岐点ＢＰＳ１１から分岐点ＢＰＳ１３までの配線パターンを、単に共通配線とも称する。すなわち共通配線とは、駆動回路から半導体スイッチモジュールに至る配線パターンのうち、半導体スイッチモジュールの配列方向、すなわちＸ軸方向に延在する配線パターンである。
また、この一例の場合、基準電位第１分岐配線１１０−Ｓ１１の配線パターン、基準電位第２分岐配線１１０−Ｓ１２の配線パターン及び基準電位第３分岐配線１１０−Ｓ１３の配線パターンを、単に分岐配線とも称する。すなわち分岐配線とは、駆動回路から半導体スイッチモジュールに至る配線パターンのうち、共通配線から半導体スイッチモジュールに向かう方向、すなわちＹ軸方向に延在する配線パターンである。
図４に示す一例の場合、基準電位共通配線１１０−Ｓ１の配線パターンのうち、分岐点ＢＰＳ１１から分岐点ＢＰＳ１３までの配線パターンを、単に共通配線とも称する。すなわち共通配線とは、駆動回路から半導体スイッチモジュールに至る配線パターンのうち、半導体スイッチモジュールの配列方向、すなわちＸ軸方向に延在する配線パターンである。
また、この一例の場合、基準電位第１分岐配線１１０−Ｓ１１の配線パターン、基準電位第２分岐配線１１０−Ｓ１２の配線パターン及び基準電位第３分岐配線１１０−Ｓ１３の配線パターンを、単に分岐配線とも称する。すなわち分岐配線とは、駆動回路から半導体スイッチモジュールに至る配線パターンのうち、共通配線から半導体スイッチモジュールに向かう方向、すなわちＹ軸方向に延在する配線パターンである。
上述した分岐点ＢＰとは、配線パターン上の位置のうち、１つの配線パターンが複数の配線パターンに分かれる位置、又は配線パターン上の位置のうち、共通配線の配線パターンから分かれる位置である。例えば、図４に示す分岐点ＢＰＳ１とは、導通制御信号配線の配線パターン上の位置のうち、１つの配線パターンが複数の配線パターンに分かれる位置の一例である。また、図４に示す分岐点ＢＰＳ１１、分岐点ＢＰＳ１２及び分岐点ＢＰＳ１３とは、導通制御信号配線の配線パターン上の位置のうち、共通配線の配線パターンから配線パターンが分かれる位置の一例である。
つまり、多層プリント配線基板４０に形成される配線パターンには、共通配線と分岐配線とがある。共通配線とは、駆動回路１００から分岐点ＢＰまでの配線パターンをいい、分岐配線とは、分岐点ＢＰにおいて共通配線から分岐する配線パターンであり、分岐点ＢＰから半導体スイッチＳＳの各端子に至るまでの配線パターンをいう。
［共通配線のインピーダンスについて］
図４に示すように、共通配線、すなわち基準電位共通配線１１０−Ｓ１の配線パターンのうち、分岐点ＢＰＳ１１から分岐点ＢＰＳ１３までの配線パターンには、電源平滑コンデンサＣが配置される。この一例においては、共通配線には、電源平滑コンデンサＣ１−１、電源平滑コンデンサＣ１−２、電源平滑コンデンサＣ２−１及び電源平滑コンデンサＣ２−２が配置される。
電源平滑コンデンサＣ１−１及び電源平滑コンデンサＣ１−２は、共通配線と順バイアス電源＋Ｖｇとの間に接続される。電源平滑コンデンサＣ２−１及び電源平滑コンデンサＣ２−２は、共通配線と逆バイアス電源−Ｖｇとの間に接続される。
図４に示すように、共通配線、すなわち基準電位共通配線１１０−Ｓ１の配線パターンのうち、分岐点ＢＰＳ１１から分岐点ＢＰＳ１３までの配線パターンには、電源平滑コンデンサＣが配置される。この一例においては、共通配線には、電源平滑コンデンサＣ１−１、電源平滑コンデンサＣ１−２、電源平滑コンデンサＣ２−１及び電源平滑コンデンサＣ２−２が配置される。
電源平滑コンデンサＣ１−１及び電源平滑コンデンサＣ１−２は、共通配線と順バイアス電源＋Ｖｇとの間に接続される。電源平滑コンデンサＣ２−１及び電源平滑コンデンサＣ２−２は、共通配線と逆バイアス電源−Ｖｇとの間に接続される。
多層プリント配線基板４０には、半導体スイッチＳＳの導通状態の制御の電位を供給する電源配線が配置されている。順バイアス電源＋Ｖｇ及び逆バイアス電源−Ｖｇとは、半導体スイッチＳＳの導通状態の制御の電位を供給する電源配線である。
多層プリント配線基板４０の共通配線部分には、基準電位配線と電源配線との間に容量素子が配置される。上述した電源平滑コンデンサＣは、容量素子の一例である。
なお、この容量素子は、基準電位配線と電源配線との間だけでなく、導通制御信号配線と電源配線との間に配置されてもよい。
また、多層プリント配線基板４０の共通配線部分には、この容量素子に代えて又は容量素子に加えて、配線の電源に対するインピーダンスを低減させる手段が備えられていてもよい。例えば、多層プリント配線基板４０の共通配線部分は、分岐配線部分に比べて、配線パターンの厚さが厚くされていたり、配線パターンの幅が太くされていてもよい。
多層プリント配線基板４０の共通配線部分には、基準電位配線と電源配線との間に容量素子が配置される。上述した電源平滑コンデンサＣは、容量素子の一例である。
なお、この容量素子は、基準電位配線と電源配線との間だけでなく、導通制御信号配線と電源配線との間に配置されてもよい。
また、多層プリント配線基板４０の共通配線部分には、この容量素子に代えて又は容量素子に加えて、配線の電源に対するインピーダンスを低減させる手段が備えられていてもよい。例えば、多層プリント配線基板４０の共通配線部分は、分岐配線部分に比べて、配線パターンの厚さが厚くされていたり、配線パターンの幅が太くされていてもよい。
図５は、本実施形態の多層プリント配線基板４０の回路構成の一例を示す図である。なお、本実施形態では、第１駆動回路１００−１から半導体スイッチモジュールに至る配線パターンについて説明する。第２駆動回路１００−２から半導体スイッチモジュールに至る配線パターンについては、第１駆動回路１００−１の場合と同様であるため説明を省略する。
第１駆動回路１００−１は、トランジスタＴｒ１と、トランジスタＴｒ２と、ゲート抵抗Ｒｇとを備える。トランジスタＴｒ１は、接続される半導体スイッチＳＳをオン状態に制御する。トランジスタＴｒ１は、順バイアス電源＋Ｖｇに接続され、半導体スイッチＳＳをオン状態に制御する。トランジスタＴｒ２は、逆バイアス電源−Ｖｇに接続され、半導体スイッチＳＳをオフ状態に制御する。ゲート抵抗Ｒｇは、半導体スイッチＳＳのゲート駆動電流Ｉｇの電流値を適切な値に制限する。
電源平滑コンデンサＣ１−１及び電源平滑コンデンサＣ１−２は、順バイアス電源＋Ｖｇと基準電位Ｍとの間に、多層プリント配線基板４０の配線パターンの共通配線部分に接続される。
電源平滑コンデンサＣ２−１及び電源平滑コンデンサＣ２−２は、基準電位Ｍと逆バイアス電源−Ｖｇとの間に、多層プリント配線基板４０の配線パターンの共通配線部分に接続される。
共通配線のインピーダンスは、これら電源平滑コンデンサＣによって、分岐配線のインピーダンスよりも低減される。つまり、共通配線のインピーダンスは、分岐配線のインピーダンスよりも低い。
電源平滑コンデンサＣ１−１及び電源平滑コンデンサＣ１−２は、順バイアス電源＋Ｖｇと基準電位Ｍとの間に、多層プリント配線基板４０の配線パターンの共通配線部分に接続される。
電源平滑コンデンサＣ２−１及び電源平滑コンデンサＣ２−２は、基準電位Ｍと逆バイアス電源−Ｖｇとの間に、多層プリント配線基板４０の配線パターンの共通配線部分に接続される。
共通配線のインピーダンスは、これら電源平滑コンデンサＣによって、分岐配線のインピーダンスよりも低減される。つまり、共通配線のインピーダンスは、分岐配線のインピーダンスよりも低い。
［分岐配線の配線長について］
図４に戻り、同図に示す一例の場合、基準電位共通配線１１０−Ｓ１の配線パターンのうち分岐点ＢＰＳ１１から分岐点ＢＰＳ１３までの配線パターンの配線長Ｌ、すなわち共通配線の配線長Ｌは、長さｘ１である。
また、この一例の場合、基準電位第１分岐配線１１０−Ｓ１１の配線パターンの配線長Ｌは、長さｙ１である。基準電位第２分岐配線１１０−Ｓ１２の配線パターンの配線長Ｌは、長さｙ２である。基準電位第３分岐配線１１０−Ｓ１３の配線パターンの配線長Ｌは、長さｙ３である。この一例において、長さｙ１、長さｙ２及び長さｙ３は、それぞれ一致する。
つまり、多層プリント配線基板４０において、分岐配線の配線パターンは、配線長Ｌが互いに一致している。
図４に戻り、同図に示す一例の場合、基準電位共通配線１１０−Ｓ１の配線パターンのうち分岐点ＢＰＳ１１から分岐点ＢＰＳ１３までの配線パターンの配線長Ｌ、すなわち共通配線の配線長Ｌは、長さｘ１である。
また、この一例の場合、基準電位第１分岐配線１１０−Ｓ１１の配線パターンの配線長Ｌは、長さｙ１である。基準電位第２分岐配線１１０−Ｓ１２の配線パターンの配線長Ｌは、長さｙ２である。基準電位第３分岐配線１１０−Ｓ１３の配線パターンの配線長Ｌは、長さｙ３である。この一例において、長さｙ１、長さｙ２及び長さｙ３は、それぞれ一致する。
つまり、多層プリント配線基板４０において、分岐配線の配線パターンは、配線長Ｌが互いに一致している。
ここで、電力変換装置１が３以上の半導体スイッチモジュールを備える場合、駆動回路１００と半導体スイッチＳＳとの間の配線長Ｌが、半導体スイッチＳＳ毎に互いに異なることがある。具体的には、本実施形態の一例では、駆動回路１００と第１半導体スイッチＳＳ１との間の配線長Ｌ１と、駆動回路１００と第２半導体スイッチＳＳ２との間の配線長Ｌ２とは互いに配線長Ｌが異なる。また、駆動回路１００と第２半導体スイッチＳＳ２との間の配線長Ｌ２と、駆動回路１００と第３半導体スイッチＳＳ３との間の配線長Ｌ３とは互いに配線長Ｌが異なる。
駆動回路１００と、半導体スイッチＳＳとの間の配線長Ｌが、半導体スイッチＳＳ毎に互いに異なると、配線インピーダンスに違いが生じる。これにより、それぞれの半導体スイッチＳＳのゲート駆動電流Ｉｇ間に過渡的なアンバランスが生じる。駆動回路１００と半導体スイッチＳＳとの間の配線長Ｌが、半導体スイッチＳＳ毎に一致している場合、すなわち等長配線の場合には、ゲート駆動電流Ｉｇ間のアンバランスを低減することができる。
駆動回路１００と、半導体スイッチＳＳとの間の配線長Ｌが、半導体スイッチＳＳ毎に互いに異なると、配線インピーダンスに違いが生じる。これにより、それぞれの半導体スイッチＳＳのゲート駆動電流Ｉｇ間に過渡的なアンバランスが生じる。駆動回路１００と半導体スイッチＳＳとの間の配線長Ｌが、半導体スイッチＳＳ毎に一致している場合、すなわち等長配線の場合には、ゲート駆動電流Ｉｇ間のアンバランスを低減することができる。
本実施形態の多層プリント配線基板４０は、共通配線部分のインピーダンスが、分岐配線部分のインピーダンスよりも低減されている。したがって、多層プリント配線基板４０の配線パターンのインピーダンス特性は、共通配線部分の特性よりも分岐配線部分の特性ほうが支配的である。また、多層プリント配線基板４０は、分岐配線部分の配線長Ｌが、複数の分岐配線間において互いに一致する。すなわち、多層プリント配線基板４０は、分岐配線部分が等長配線になっている。つまり、本実施形態の多層プリント配線基板４０は、配線パターンのインピーダンス特性を支配する分岐配線部分が、等長配線になっている。
したがって、本実施形態の多層プリント配線基板４０によれば、駆動回路１００と半導体スイッチＳＳとの間の配線長Ｌが、半導体スイッチＳＳ毎に互いに異なっていても、等長配線の効果が得られ、ゲート駆動電流Ｉｇ間のアンバランスを低減することができる。
すなわち、本実施形態の電力変換装置１によれば、複数の半導体スイッチＳＳを並列接続する場合に生じる過渡的な電流のアンバランスを低減することができる。つまり、本実施形態の電力変換装置１によれば、過渡的な電流のアンバランスに起因する半導体スイッチの誤動作を低減することができる。
したがって、本実施形態の多層プリント配線基板４０によれば、駆動回路１００と半導体スイッチＳＳとの間の配線長Ｌが、半導体スイッチＳＳ毎に互いに異なっていても、等長配線の効果が得られ、ゲート駆動電流Ｉｇ間のアンバランスを低減することができる。
すなわち、本実施形態の電力変換装置１によれば、複数の半導体スイッチＳＳを並列接続する場合に生じる過渡的な電流のアンバランスを低減することができる。つまり、本実施形態の電力変換装置１によれば、過渡的な電流のアンバランスに起因する半導体スイッチの誤動作を低減することができる。
［配線パターンの積層方向の配置について］
図６は、本実施形態の多層プリント配線基板４０の各層の配線パターンの一例を示す図である。同図に示すように、第１層４０−１には基準電位配線の配線パターンが配置される。具体的には、第１層４０−１には、基準電位共通配線１１０−Ｓ１、基準電位第１分岐配線１１０−Ｓ１１、基準電位第２分岐配線１１０−Ｓ１２及び基準電位第３分岐配線１１０−Ｓ１３が配置される。
また、第２層４０−２には導通制御信号配線（ゲート信号配線）の配線パターンが配置される。具体的には、第２層４０−２には、導通制御信号共通配線１１０−Ｇ１、導通制御信号第１分岐配線１１０−Ｇ１１、導通制御信号第２分岐配線１１０−Ｇ１２及び導通制御信号第３分岐配線１１０−Ｇ１３が配置される。
第３層４０−３には、順バイアス電源＋Ｖｇの電源プレーンが配置される。第４層４０−４には、逆バイアス電源−Ｖｇの電源プレーンが配置される。
図６は、本実施形態の多層プリント配線基板４０の各層の配線パターンの一例を示す図である。同図に示すように、第１層４０−１には基準電位配線の配線パターンが配置される。具体的には、第１層４０−１には、基準電位共通配線１１０−Ｓ１、基準電位第１分岐配線１１０−Ｓ１１、基準電位第２分岐配線１１０−Ｓ１２及び基準電位第３分岐配線１１０−Ｓ１３が配置される。
また、第２層４０−２には導通制御信号配線（ゲート信号配線）の配線パターンが配置される。具体的には、第２層４０−２には、導通制御信号共通配線１１０−Ｇ１、導通制御信号第１分岐配線１１０−Ｇ１１、導通制御信号第２分岐配線１１０−Ｇ１２及び導通制御信号第３分岐配線１１０−Ｇ１３が配置される。
第３層４０−３には、順バイアス電源＋Ｖｇの電源プレーンが配置される。第４層４０−４には、逆バイアス電源−Ｖｇの電源プレーンが配置される。
第１層４０−１の配線パターンと、第２層４０−２の配線パターンとは、多層プリント配線基板４０の積層方向ＡＺに重なる位置にして配置される。ここで、多層プリント配線基板４０の積層方向ＡＺとは、多層プリント配線基板４０の各層が積層される方向、すなわち同図のＺ軸方向である。
具体的には、第１層４０−１の基準電位共通配線１１０−Ｓ１と、第２層４０−２の導通制御信号共通配線１１０−Ｇ１とは、多層プリント配線基板４０の積層方向ＡＺに重なる位置に配置される。第１層４０−１の基準電位第１分岐配線１１０−Ｓ１１と、第２層４０−２の導通制御信号第１分岐配線１１０−Ｇ１１とは、多層プリント配線基板４０の積層方向ＡＺに重なる位置に配置される。基準電位第２分岐配線１１０−Ｓ１２と導通制御信号第２分岐配線１１０−Ｇ１２、及び基準電位第３分岐配線１１０−Ｓ１３と導通制御信号第３分岐配線１１０−Ｇ１３についても、多層プリント配線基板４０の積層方向ＡＺに重なる位置に配置される。
つまり、多層プリント配線基板４０には、基準電位配線と導通制御信号配線とが、多層プリント配線基板４０の積層方向ＡＺに重なる位置にして、互いに異なる層に配置されている。
つまり、多層プリント配線基板４０には、基準電位配線と導通制御信号配線とが、多層プリント配線基板４０の積層方向ＡＺに重なる位置にして、互いに異なる層に配置されている。
すなわち、多層プリント配線基板４０は、１つの半導体スイッチＳＳの導通制御信号配線と基準電位配線とが絶縁層Ｒを挟んで配置された、いわゆるラミネート構造を有する。具体的には、図６（Ｂ）及び図６（Ｃ）に示すように、多層プリント配線基板４０は、導通制御信号第１分岐配線１１０−Ｇ１１と、基準電位第１分岐配線１１０−Ｓ１１とが絶縁層Ｒを挟んで配置されたラミネート構造を有する。また、多層プリント配線基板４０は、導通制御信号第１分岐配線１１０−Ｇ２１と、基準電位第１分岐配線１１０−Ｓ２１とが絶縁層Ｒを挟んで配置されたラミネート構造を有する。また、多層プリント配線基板４０は、導通制御信号第３分岐配線１１０−Ｇ２３と、基準電位第３分岐配線１１０−Ｓ２３とが絶縁層Ｒを挟んで配置されたラミネート構造を有する。
なお、絶縁層ＲのＺ軸方向の厚さは、各配線パターンを流れる電流の絶縁を確保できる厚さが選択されている。
なお、絶縁層ＲのＺ軸方向の厚さは、各配線パターンを流れる電流の絶縁を確保できる厚さが選択されている。
導通制御信号配線には、駆動回路１００から半導体スイッチＳＳに向かう方向にゲート駆動電流Ｉｇが流れる。また、基準電位配線には、半導体スイッチＳＳから駆動回路１００に向かう方向に、上述したゲート駆動電流Ｉｇと同じ電流値の電流が流れる。つまり、導通制御信号配線と基準電位配線とには、対向する方向に互いに同じ電流値の電流が、すなわち往復電流が流れる。このため、多層プリント配線基板４０がラミネート構造を有する場合には、一方の配線に流れる電流によって生じる磁束と、他方の配線に流れる電流によって生じる磁束とが互いに打ち消しあう。したがって、多層プリント配線基板４０がラミネート構造を有する場合には、導通制御信号配線及び基準電位配線の配線インダクタンスを低減することができる。
また、多層プリント配線基板４０は、基準電位配線の配線パターンの形状と、導通制御信号配線の配線パターンの形状とが、積層方向ＡＺ視において一致している。つまり、１つの半導体スイッチＳＳにそれぞれ接続される基準電位配線と導通制御信号配線とについて、これらの配線の配線パターンの形状が同一である。なお、ここでいう配線パターンの形状が同一であることには、互いの形状が完全に同一であることのほか、配線パターンの配線幅Ｗが互いに異なっている場合や、多層プリント配線基板４０の積層方向ＡＺ視においてＸ軸方向又はＹ軸方向にずれて配置されている場合をも含む。
上述のように構成されることにより、電力変換装置１は、配線どうしの磁束の打ち消しあいの効果を、配線パターンの形状が一致していない場合に比べて高めることができる。
上述のように構成されることにより、電力変換装置１は、配線どうしの磁束の打ち消しあいの効果を、配線パターンの形状が一致していない場合に比べて高めることができる。
換言すれば、多層プリント配線基板４０には、基準電位配線と導通制御信号配線とが積層方向ＡＺに重なる部分の、基準電位配線の配線形状と導通制御信号配線の配線形状とが多層プリント配線基板４０の積層方向視において一致するように配置される。
つまり、１つの半導体スイッチＳＳにそれぞれ接続される基準電位配線と導通制御信号配線とについて、これらの配線の配線パターンの形状が同一である。なお、ここでいう配線パターンの形状が同一であることには、互いの形状が完全に同一であることのほか、配線パターンの配線幅Ｗが互いに異なっている場合や、多層プリント配線基板４０の積層方向視においてＸ軸方向又はＹ軸方向にずれて配置されている場合をも含む。
つまり、１つの半導体スイッチＳＳにそれぞれ接続される基準電位配線と導通制御信号配線とについて、これらの配線の配線パターンの形状が同一である。なお、ここでいう配線パターンの形状が同一であることには、互いの形状が完全に同一であることのほか、配線パターンの配線幅Ｗが互いに異なっている場合や、多層プリント配線基板４０の積層方向視においてＸ軸方向又はＹ軸方向にずれて配置されている場合をも含む。
本実施形態の電力変換装置１は、多層プリント配線基板４０がラミネート構造を有する。したがって、本実施形態の電力変換装置１によれば、導通制御信号配線及び基準電位配線の配線インダクタンスを低減することができる。すなわち、本実施形態の電力変換装置１によれば、プリント配線基板の配線インダクタンスに起因するノイズによる半導体スイッチの誤動作を低減することができる。
また、本実施形態の電力変換装置１は、多層プリント配線基板４０が半導体スイッチモジュールの端子にスルーホールによって接続される。したがって、本実施形態の電力変換装置１によれば、駆動回路１００と半導体スイッチモジュールとの間の配線長を、スルーホールによって接続しない場合に比べて短くすることができる。すなわち、本実施形態の電力変換装置１によれば、駆動回路１００と半導体スイッチモジュールとの間の配線長が長い場合に生じるゲート信号の振動や誘導ノイズを低減することができる。つまり、本実施形態の電力変換装置１によれば、ゲート信号の振動や誘導ノイズに起因する半導体スイッチの誤動作を低減することができる。
また、本実施形態の電力変換装置１は、多層プリント配線基板４０の配線パターンが等長配線の効果を得られるように、共通配線のインピーダンスが低減されている。したがって、本実施形態の電力変換装置１によれば、複数の半導体スイッチＳＳを並列接続する場合に生じる過渡的な電流のアンバランスを低減することができる。つまり、本実施形態の電力変換装置１によれば、過渡的な電流のアンバランスに起因する半導体スイッチの誤動作を低減することができる。
［変形例］
図７を参照して本実施形態の電力変換装置１の変形例について説明する。
図７は、本実施形態の電力変換装置１の変形例を示す図である。この変形例においては、電力変換装置１は、上述した多層プリント配線基板４０に代えて多層プリント配線基板４１を備える。多層プリント配線基板４０は、電源プレーンが第３層４０−３と第４層４０−４とに配置されているが、この多層プリント配線基板４１は、電源プレーンが第２層４１−２と第３層４１−３とに配置される点で、上述した多層プリント配線基板４０と異なる。
この変形例のように構成しても、電力変換装置１は、導通制御信号配線及び基準電位配線の配線インダクタンスを低減することができる。したがって、本変形例の電力変換装置１によれば、プリント配線基板の配線インダクタンスに起因するノイズによる半導体スイッチの誤動作を低減することができる。
図７を参照して本実施形態の電力変換装置１の変形例について説明する。
図７は、本実施形態の電力変換装置１の変形例を示す図である。この変形例においては、電力変換装置１は、上述した多層プリント配線基板４０に代えて多層プリント配線基板４１を備える。多層プリント配線基板４０は、電源プレーンが第３層４０−３と第４層４０−４とに配置されているが、この多層プリント配線基板４１は、電源プレーンが第２層４１−２と第３層４１−３とに配置される点で、上述した多層プリント配線基板４０と異なる。
この変形例のように構成しても、電力変換装置１は、導通制御信号配線及び基準電位配線の配線インダクタンスを低減することができる。したがって、本変形例の電力変換装置１によれば、プリント配線基板の配線インダクタンスに起因するノイズによる半導体スイッチの誤動作を低減することができる。
［第２の実施形態］
図８及び図９を参照して電力変換装置の第２の実施形態について説明する。なお、第１の実施形態と同一の構成については、同一の符号を付してその説明を省略する。
図８は、本実施形態の多層プリント配線基板４２の回路構成の一例を示す図である。本実施形態では、第１駆動回路１００−１から半導体スイッチモジュールに至る配線パターンと、第２駆動回路１００−２から半導体スイッチモジュールに至る配線パターンとについて説明する。
図８及び図９を参照して電力変換装置の第２の実施形態について説明する。なお、第１の実施形態と同一の構成については、同一の符号を付してその説明を省略する。
図８は、本実施形態の多層プリント配線基板４２の回路構成の一例を示す図である。本実施形態では、第１駆動回路１００−１から半導体スイッチモジュールに至る配線パターンと、第２駆動回路１００−２から半導体スイッチモジュールに至る配線パターンとについて説明する。
第２駆動回路１００−２は、上述した第１駆動回路１００−１と同様に、トランジスタＴｒ１と、トランジスタＴｒ２と、ゲート抵抗Ｒｇとを備える。
第１駆動回路１００−１のトランジスタＴｒ１は、順バイアス電源＋Ｖｇ１に接続される。第１駆動回路１００−１のトランジスタＴｒ２は、逆バイアス電源−Ｖｇ１に接続される。
第２駆動回路１００−２のトランジスタＴｒ１は、順バイアス電源＋Ｖｇ２に接続される。第２駆動回路１００−２のトランジスタＴｒ２は、逆バイアス電源−Ｖｇ２に接続される。
ここで、順バイアス電源＋Ｖｇ１の電位と、順バイアス電源＋Ｖｇ２の電位とは互いに異なる。つまり、順バイアス電源＋Ｖｇ１と順バイアス電源＋Ｖｇ２とは、それぞれ電位が互いに異なる電源である。
また、逆バイアス電源−Ｖｇ１の電位と、逆バイアス電源−Ｖｇ２の電位とは互いに異なる。つまり、逆バイアス電源−Ｖｇ１と逆バイアス電源−Ｖｇ２とは、それぞれ電位が互いに異なる電源である。
また、第１駆動回路１００−１の基準電位Ｍ１と、第２駆動回路１００−２の基準電位Ｍ２とは、互いに電位が異なる。したがって、第１駆動回路１００−１によって駆動される半導体スイッチＳＳと、第２駆動回路１００−２によって駆動される半導体スイッチＳＳとは、基準電位が互いに異なる。
第１駆動回路１００−１のトランジスタＴｒ１は、順バイアス電源＋Ｖｇ１に接続される。第１駆動回路１００−１のトランジスタＴｒ２は、逆バイアス電源−Ｖｇ１に接続される。
第２駆動回路１００−２のトランジスタＴｒ１は、順バイアス電源＋Ｖｇ２に接続される。第２駆動回路１００−２のトランジスタＴｒ２は、逆バイアス電源−Ｖｇ２に接続される。
ここで、順バイアス電源＋Ｖｇ１の電位と、順バイアス電源＋Ｖｇ２の電位とは互いに異なる。つまり、順バイアス電源＋Ｖｇ１と順バイアス電源＋Ｖｇ２とは、それぞれ電位が互いに異なる電源である。
また、逆バイアス電源−Ｖｇ１の電位と、逆バイアス電源−Ｖｇ２の電位とは互いに異なる。つまり、逆バイアス電源−Ｖｇ１と逆バイアス電源−Ｖｇ２とは、それぞれ電位が互いに異なる電源である。
また、第１駆動回路１００−１の基準電位Ｍ１と、第２駆動回路１００−２の基準電位Ｍ２とは、互いに電位が異なる。したがって、第１駆動回路１００−１によって駆動される半導体スイッチＳＳと、第２駆動回路１００−２によって駆動される半導体スイッチＳＳとは、基準電位が互いに異なる。
図９は、本実施形態の多層プリント配線基板４２の各層の配線パターンの一例を示す図である。同図に示すように、第１層４１−１から第４層４１−４には、第１駆動回路１００−１に接続される配線パターン、すなわち、基準電位Ｍ１の配線パターンが配置される。
具体的には、第１層４２−１には、基準電位共通配線１１０−Ｓ１、基準電位第１分岐配線１１０−Ｓ１１、基準電位第２分岐配線１１０−Ｓ１２及び基準電位第３分岐配線１１０−Ｓ１３が配置される。
第２層４２−２には、導通制御信号共通配線１１０−Ｇ１、導通制御信号第１分岐配線１１０−Ｇ１１、通制御信号第２分岐配線１１０−Ｇ１２及び通制御信号第３分岐配線１１０−Ｇ１３が配置される。
第３層４２−３には、順バイアス電源＋Ｖｇ１の電源プレーンが配置される。
第４層４２−４には、逆バイアス電源−Ｖｇ１の電源プレーンが配置される。
具体的には、第１層４２−１には、基準電位共通配線１１０−Ｓ１、基準電位第１分岐配線１１０−Ｓ１１、基準電位第２分岐配線１１０−Ｓ１２及び基準電位第３分岐配線１１０−Ｓ１３が配置される。
第２層４２−２には、導通制御信号共通配線１１０−Ｇ１、導通制御信号第１分岐配線１１０−Ｇ１１、通制御信号第２分岐配線１１０−Ｇ１２及び通制御信号第３分岐配線１１０−Ｇ１３が配置される。
第３層４２−３には、順バイアス電源＋Ｖｇ１の電源プレーンが配置される。
第４層４２−４には、逆バイアス電源−Ｖｇ１の電源プレーンが配置される。
第５層４２−５から第８層４２−８には、第２駆動回路１００−２に接続される配線パターン、すなわち、基準電位Ｍ２の配線パターンが配置される。
具体的には、第５層４２−５には、順バイアス電源＋Ｖｇ２の電源プレーンが配置される。
第６層４２−６には、逆バイアス電源−Ｖｇ２の電源プレーンが配置される。
第７層４２−７には、基準電位共通配線１１０−Ｓ２、基準電位第１分岐配線１１０−Ｓ２１、基準電位第２分岐配線１１０−Ｓ２２及び基準電位第３分岐配線１１０−Ｓ２３が配置される。
第８層４２−８には、導通制御信号共通配線１１０−Ｇ２、導通制御信号第１分岐配線１１０−Ｇ２１、通制御信号第２分岐配線１１０−Ｇ２２及び通制御信号第３分岐配線１１０−Ｇ２３が配置される。
具体的には、第５層４２−５には、順バイアス電源＋Ｖｇ２の電源プレーンが配置される。
第６層４２−６には、逆バイアス電源−Ｖｇ２の電源プレーンが配置される。
第７層４２−７には、基準電位共通配線１１０−Ｓ２、基準電位第１分岐配線１１０−Ｓ２１、基準電位第２分岐配線１１０−Ｓ２２及び基準電位第３分岐配線１１０−Ｓ２３が配置される。
第８層４２−８には、導通制御信号共通配線１１０−Ｇ２、導通制御信号第１分岐配線１１０−Ｇ２１、通制御信号第２分岐配線１１０−Ｇ２２及び通制御信号第３分岐配線１１０−Ｇ２３が配置される。
［配線パターンどうしの交差部分について］
図９（Ａ）〜（Ｃ）に示すように、第１層４２−１の配線パターン及び第２層４２−２の配線パターンと、第７層４２−７の配線パターン及び第８層４２−８の配線パターンとは、多層プリント配線基板４２の積層方向ＡＺに重なる位置を避けて配置される。
ここで、図９（Ａ）に示す交差部分ＩＳ（交差部分ＩＳ１及び交差部分ＩＳ２）において、第１層４２−１の配線パターン及び第２層４２−２の配線パターンと、第７層４２−７の配線パターン及び第８層４２−８の配線パターンとは、多層プリント配線基板４２の積層方向ＡＺに交差する。なお、以下の説明において、第１層４２−１の配線パターン及び第２層４２−２の配線パターンを第１配線ＰＷ１と、第７層４２−７の配線パターン及び第８層４２−８の配線パターンを第２配線ＰＷ２とも記載する。
図９（Ａ）〜（Ｃ）に示すように、第１層４２−１の配線パターン及び第２層４２−２の配線パターンと、第７層４２−７の配線パターン及び第８層４２−８の配線パターンとは、多層プリント配線基板４２の積層方向ＡＺに重なる位置を避けて配置される。
ここで、図９（Ａ）に示す交差部分ＩＳ（交差部分ＩＳ１及び交差部分ＩＳ２）において、第１層４２−１の配線パターン及び第２層４２−２の配線パターンと、第７層４２−７の配線パターン及び第８層４２−８の配線パターンとは、多層プリント配線基板４２の積層方向ＡＺに交差する。なお、以下の説明において、第１層４２−１の配線パターン及び第２層４２−２の配線パターンを第１配線ＰＷ１と、第７層４２−７の配線パターン及び第８層４２−８の配線パターンを第２配線ＰＷ２とも記載する。
多層プリント配線基板４１の配線パターンは、この交差部分ＩＳにおいて第１配線ＰＷ１と第２配線ＰＷ２とが配線パターンが交差する配線長Ｌが極力短くなるようにして配置される。
例えば、交差する配線長Ｌは、第１層４２−１の基準電位配線と第２層４２−２の導通制御信号配線とが積層方向ＡＺに互いに重なる部分の配線長Ｌよりも短い。また、交差する配線長Ｌは、第７層４２−７の基準電位配線と第８層４２−８導通制御信号配線とが積層方向ＡＺに互いに重なる部分の配線長Ｌよりも短い。
例えば、交差する配線長Ｌは、第１層４２−１の基準電位配線と第２層４２−２の導通制御信号配線とが積層方向ＡＺに互いに重なる部分の配線長Ｌよりも短い。また、交差する配線長Ｌは、第７層４２−７の基準電位配線と第８層４２−８導通制御信号配線とが積層方向ＡＺに互いに重なる部分の配線長Ｌよりも短い。
ここで、図９（Ａ）に示すように、第１配線ＰＷ１と第２配線ＰＷ２とが交差部分ＩＳにおいて直交するように配線パターンが配置されれば、直交しない場合に比べて、交差する配線長Ｌが短くなる。なお、ここでいう直交には、配線パターンどうしのなす角が９０[°]である場合のほか、例えば、なす角が８０[°]である場合など、９０[°]以外の場合も含む。
第１配線ＰＷ１と第２配線ＰＷ２とが交差部分ＩＳにおいて直交する場合、第１配線ＰＷ１の交差部分ＩＳにおける配線長Ｌ１と、第２配線ＰＷ２の交差部分ＩＳにおける配線幅Ｗ２とは一致する。また、第１配線ＰＷ１と第２配線ＰＷ２とが交差部分ＩＳにおいて直交する場合、第２配線ＰＷ２の交差部分ＩＳにおける配線長Ｌ２と、第１配線ＰＷ１の交差部分ＩＳにおける配線幅Ｗ１とは一致する。
すなわち、第１配線ＰＷ１と第２配線ＰＷ２とが積層方向ＡＺに互いに重なる部分について、第１配線ＰＷ１と第２配線ＰＷ２とのうち一方の配線の配線長Ｌと他方の配線の配線幅Ｗとが一致する。
第１配線ＰＷ１と第２配線ＰＷ２とが交差部分ＩＳにおいて直交する場合、第１配線ＰＷ１の交差部分ＩＳにおける配線長Ｌ１と、第２配線ＰＷ２の交差部分ＩＳにおける配線幅Ｗ２とは一致する。また、第１配線ＰＷ１と第２配線ＰＷ２とが交差部分ＩＳにおいて直交する場合、第２配線ＰＷ２の交差部分ＩＳにおける配線長Ｌ２と、第１配線ＰＷ１の交差部分ＩＳにおける配線幅Ｗ１とは一致する。
すなわち、第１配線ＰＷ１と第２配線ＰＷ２とが積層方向ＡＺに互いに重なる部分について、第１配線ＰＷ１と第２配線ＰＷ２とのうち一方の配線の配線長Ｌと他方の配線の配線幅Ｗとが一致する。
ここで、半導体スイッチモジュールの上アームと下アームとは、半導体スイッチＳＳの動作する基準電位及びスイッチング動作のタイミングが互いに異なる。
具体的には、第１モジュール１０の、上アームの半導体スイッチ１０−１と下アームの半導体スイッチ１０−２とは、基準電位及びスイッチング動作のタイミングが互いに異なる。また、第２モジュール２０の、上アームの半導体スイッチ２０−１と下アームの半導体スイッチ２０−２とは、基準電位及びスイッチング動作のタイミングが互いに異なる。
具体的には、第１モジュール１０の、上アームの半導体スイッチ１０−１と下アームの半導体スイッチ１０−２とは、基準電位及びスイッチング動作のタイミングが互いに異なる。また、第２モジュール２０の、上アームの半導体スイッチ２０−１と下アームの半導体スイッチ２０−２とは、基準電位及びスイッチング動作のタイミングが互いに異なる。
仮に、多層プリント配線基板４２において、上アームに接続される配線パターンと下アームに接続される配線パターンとが互いに近接して配置されると、互いに離隔して配置される場合に比べ、配線間の寄生容量が増大する。したがって、上アームに接続される配線パターンと下アームに接続される配線パターンとが互いに近接して配置されると、半導体スイッチＳＳのスイッチングに伴う電位変動によって生じる、寄生容量の充放電電流に起因するノイズが増大する。ノイズの増大は、半導体スイッチＳＳの安定動作に悪影響を与える。
本実施形態の電力変換装置１は、多層プリント配線基板４２において、上アームに接続される配線パターンと下アームに接続される配線パターンとが、積層方向ＡＺに互いに重ならない位置に配置される。すなわち、本実施形態の電力変換装置１は、上アームに接続される配線パターンと下アームに接続される配線パターンとが、多層プリント配線基板４１において互いに離隔して配置される。
したがって、本実施形態の電力変換装置１によれば、上下アーム配線間の寄生容量の増大が抑止され、寄生容量の充放電電流に起因するノイズを低減することができる。すなわち、本実施形態の電力変換装置１によれば、プリント配線基板の配線パターンに起因するノイズによる半導体スイッチの誤動作を低減することができる。
したがって、本実施形態の電力変換装置１によれば、上下アーム配線間の寄生容量の増大が抑止され、寄生容量の充放電電流に起因するノイズを低減することができる。すなわち、本実施形態の電力変換装置１によれば、プリント配線基板の配線パターンに起因するノイズによる半導体スイッチの誤動作を低減することができる。
なお、上述の説明において電力変換装置１は、半導体スイッチモジュールが３並列になっている場合について説明したがこれに限られない。例えば、電力変換装置１は、４並列以上の半導体スイッチモジュールを備えていてもよい。
また、上述の説明において電力変換装置１が単相２レベルインバータ（直流−交流変換装置）である場合について説明したがこれに限られない。例えば、電力変換装置１は、多相インバータ、３レベルインバータなどであってもよい。
以上、本発明の実施形態及びその変形を説明したが、これらの実施形態及びその変形は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態及びその変形は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態及びその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。また、上述した各実施形態及びその変形は、互いに適宜組み合わせることができる。
１ 電力変換装置
１０ 第１モジュール
２０ 第２モジュール
３０ 第３モジュール
４０，４１，４２ 多層プリント配線基板
５０ 直流電源
１００ 駆動回路
１００−１ 第１駆動回路
１００−２ 第２駆動回路
Ｃ 電源平滑コンデンサ（容量素子）
ＳＳ 半導体スイッチ
ＡＺ 積層方向、
Ｌ 配線長
Ｗ 配線幅
１０ 第１モジュール
２０ 第２モジュール
３０ 第３モジュール
４０，４１，４２ 多層プリント配線基板
５０ 直流電源
１００ 駆動回路
１００−１ 第１駆動回路
１００−２ 第２駆動回路
Ｃ 電源平滑コンデンサ（容量素子）
ＳＳ 半導体スイッチ
ＡＺ 積層方向、
Ｌ 配線長
Ｗ 配線幅
Claims (5)
- 半導体スイッチの導通状態を制御する駆動回路に、複数の半導体スイッチが接続される電力変換装置において、
基準電位が互いに同じ複数の半導体スイッチと、
複数の前記半導体スイッチの導通状態を制御する駆動回路と、
前記駆動回路と複数の前記半導体スイッチとをそれぞれ接続する、基準電位配線と導通制御信号配線とを含む配線が配置される多層基板と、
を備え、
前記多層基板には、
前記基準電位配線と前記導通制御信号配線とが、基板の積層方向に重なる位置にして互いに異なる層に配置され、
前記配線のうち、前記駆動回路から前記配線の分岐点までの共通配線部分と、前記分岐点からそれぞれの前記半導体スイッチまでの分岐配線部分とについて、
前記共通配線部分のインピーダンスを前記分岐配線部分のインピーダンスよりも低くさせ、かつ前記分岐配線部分の互いの配線インピーダンスを一致させて配置される
電力変換装置。 - 基準電位が前記半導体スイッチの基準電位とは異なる第２半導体スイッチと、
前記第２半導体スイッチの導通状態を制御する第２駆動回路と、
を更に備え、
前記多層基板には、
前記第２駆動回路と前記第２半導体スイッチを接続する第２配線の基準電位配線と導通制御信号配線とが、基板の積層方向に重なる位置にして互いに異なる層に配置され、
前記配線と前記第２配線とが前記積層方向に互いに重なる部分の配線長が、前記配線の基準電位配線と導通制御信号配線とが前記積層方向に重なる部分の配線長及び前記第２配線の基準電位配線と導通制御信号配線とが前記積層方向に重なる部分の配線長よりも短くして配置される
請求項１に記載の電力変換装置。 - 前記配線と前記第２配線とが基板の積層方向に互いに重なる部分について、前記配線と前記第２配線とのうち一方の配線の配線長と他方の配線の配線幅とが一致する
請求項２に記載の電力変換装置。 - 前記多層基板には、前記半導体スイッチの導通状態を制御するための電位を供給する電源配線が配置され、
前記共通配線部分には、前記基準電位配線と前記電源配線との間、又は前記導通制御信号配線との間に容量素子を備える
請求項１から請求項３のいずれか一項に記載の電力変換装置。 - 前記基準電位配線と前記導通制御信号配線とが基板の積層方向に重なる部分の、前記基準電位配線の配線形状と前記導通制御信号配線の配線形状とが前記積層方向視において一致する
請求項１から請求項４のいずれか一項に記載の電力変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016171288A JP6922175B2 (ja) | 2016-09-01 | 2016-09-01 | 電力変換装置 |
| CN201710607630.9A CN107800303B (zh) | 2016-09-01 | 2017-07-24 | 电力转换装置 |
| US15/658,467 US10608546B2 (en) | 2016-09-01 | 2017-07-25 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016171288A JP6922175B2 (ja) | 2016-09-01 | 2016-09-01 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018038216A true JP2018038216A (ja) | 2018-03-08 |
| JP6922175B2 JP6922175B2 (ja) | 2021-08-18 |
Family
ID=61243724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016171288A Active JP6922175B2 (ja) | 2016-09-01 | 2016-09-01 | 電力変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10608546B2 (ja) |
| JP (1) | JP6922175B2 (ja) |
| CN (1) | CN107800303B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020022256A (ja) * | 2018-07-31 | 2020-02-06 | 富士電機株式会社 | ゲート駆動回路および電力変換装置 |
| US11894783B2 (en) | 2020-10-01 | 2024-02-06 | Mitsubishi Electric Corporation | Semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7287107B2 (ja) * | 2019-05-17 | 2023-06-06 | 株式会社デンソー | 電力変換装置 |
| US10709010B1 (en) * | 2019-06-12 | 2020-07-07 | Himax Technologies Limited | Flexible printed circuit and display module having flexible printed circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06237574A (ja) * | 1992-11-18 | 1994-08-23 | Fuji Electric Co Ltd | 半導体変換装置 |
| JP2008104348A (ja) * | 2007-11-05 | 2008-05-01 | Renesas Technology Corp | 半導体装置および電源システム |
| JP2010011605A (ja) * | 2008-06-25 | 2010-01-14 | Hitachi Ltd | 電力変換装置 |
| JP2014027831A (ja) * | 2012-07-30 | 2014-02-06 | Fanuc Ltd | スイッチング素子が並列接続されて並列駆動される電力変換装置 |
| WO2015136593A1 (ja) * | 2014-03-10 | 2015-09-17 | 株式会社日立製作所 | 電力変換ユニット、電力変換装置、および電力変換方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203294A (ja) * | 2000-01-18 | 2001-07-27 | Dainippon Printing Co Ltd | 半導体装置用多層配線基板 |
| JP3793700B2 (ja) * | 2001-07-02 | 2006-07-05 | 株式会社日立製作所 | 電力変換装置 |
| US7474002B2 (en) * | 2001-10-30 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having dielectric film having aperture portion |
| JP2003198146A (ja) * | 2001-12-26 | 2003-07-11 | Kyocera Corp | 多層配線基板およびこれを用いた電子装置 |
| US7154196B2 (en) * | 2003-07-09 | 2006-12-26 | Motorola, Inc. | Printed circuit board for a three-phase power device having embedded directional impedance control channels |
| JP2007189865A (ja) * | 2006-01-16 | 2007-07-26 | Mitsubishi Electric Corp | 制御装置一体型回転電機 |
| JP5433214B2 (ja) * | 2007-12-07 | 2014-03-05 | パナソニック株式会社 | モータ駆動回路 |
| FR2937433B1 (fr) * | 2008-10-16 | 2010-11-26 | St Microelectronics Sa | Circuit d'entree/sortie avec bloc de compensation. |
| JP2010252490A (ja) | 2009-04-14 | 2010-11-04 | Toshiba Corp | ゲート駆動基板及び電力変換装置 |
| JP5386246B2 (ja) * | 2009-06-26 | 2014-01-15 | パナソニック株式会社 | 電力変換装置 |
| JP5381537B2 (ja) * | 2009-09-14 | 2014-01-08 | 株式会社デンソー | 電力変換装置 |
| JP2011114995A (ja) * | 2009-11-30 | 2011-06-09 | Nidec Shibaura Corp | モータ用駆動回路及びそれを備えたモータ |
| KR101368608B1 (ko) * | 2009-12-01 | 2014-02-27 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 표시 장치 |
| JP2011182591A (ja) * | 2010-03-02 | 2011-09-15 | Panasonic Corp | 半導体装置 |
| CN104704729B (zh) * | 2013-10-02 | 2016-10-05 | 三菱电机株式会社 | Cr缓冲电路 |
| JP6260998B2 (ja) * | 2014-04-07 | 2018-01-17 | ルネサスエレクトロニクス株式会社 | 積層型半導体装置 |
| JP6160780B2 (ja) * | 2014-08-26 | 2017-07-12 | 富士電機株式会社 | ３レベル電力変換装置 |
| JP6327113B2 (ja) * | 2014-10-30 | 2018-05-23 | 株式会社明電舎 | 電力変換装置 |
| US10123443B2 (en) * | 2014-12-25 | 2018-11-06 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP6682824B2 (ja) * | 2015-11-25 | 2020-04-15 | 富士電機株式会社 | 半導体装置 |
-
2016
- 2016-09-01 JP JP2016171288A patent/JP6922175B2/ja active Active
-
2017
- 2017-07-24 CN CN201710607630.9A patent/CN107800303B/zh active Active
- 2017-07-25 US US15/658,467 patent/US10608546B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06237574A (ja) * | 1992-11-18 | 1994-08-23 | Fuji Electric Co Ltd | 半導体変換装置 |
| JP2008104348A (ja) * | 2007-11-05 | 2008-05-01 | Renesas Technology Corp | 半導体装置および電源システム |
| JP2010011605A (ja) * | 2008-06-25 | 2010-01-14 | Hitachi Ltd | 電力変換装置 |
| JP2014027831A (ja) * | 2012-07-30 | 2014-02-06 | Fanuc Ltd | スイッチング素子が並列接続されて並列駆動される電力変換装置 |
| WO2015136593A1 (ja) * | 2014-03-10 | 2015-09-17 | 株式会社日立製作所 | 電力変換ユニット、電力変換装置、および電力変換方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020022256A (ja) * | 2018-07-31 | 2020-02-06 | 富士電機株式会社 | ゲート駆動回路および電力変換装置 |
| JP7095462B2 (ja) | 2018-07-31 | 2022-07-05 | 富士電機株式会社 | ゲート駆動回路および電力変換装置 |
| US11894783B2 (en) | 2020-10-01 | 2024-02-06 | Mitsubishi Electric Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107800303A (zh) | 2018-03-13 |
| US10608546B2 (en) | 2020-03-31 |
| CN107800303B (zh) | 2020-11-03 |
| US20180062533A1 (en) | 2018-03-01 |
| JP6922175B2 (ja) | 2021-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107800303B (zh) | 电力转换装置 | |
| TWI492507B (zh) | 切換式穩壓器中的磁場抵消 | |
| JP6103122B1 (ja) | パワー半導体モジュール用信号中継基板 | |
| CN108400716B (zh) | 低电感的半桥装置 | |
| JP6271765B1 (ja) | 半導体モジュール | |
| JP2008053319A (ja) | 半導体装置 | |
| JP6237554B2 (ja) | 電力変換装置の制御基板 | |
| JP6319509B2 (ja) | 半導体装置 | |
| US20130343024A1 (en) | Printed circuit board and printed wiring board | |
| US9748155B2 (en) | Printed circuit board | |
| JP2013003714A (ja) | 電源装置および車両用電子制御装置 | |
| US10014795B2 (en) | Power converter | |
| US9866102B2 (en) | Power conversion device | |
| US20090237902A1 (en) | Multilayer printed wiring board and electronic device using the same | |
| JP2019134591A (ja) | 電力変換装置 | |
| JP2020129903A (ja) | 電力変換装置 | |
| KR102265958B1 (ko) | 기생 인덕턴스 감소를 위한 적층형 회로 구조체 | |
| JP2008010469A (ja) | 電子装置 | |
| CN215580947U (zh) | 逆变器装置 | |
| JP6888454B2 (ja) | 電力変換装置 | |
| JP2016178142A (ja) | 部品内蔵電源モジュール、部品内蔵モジュール及び部品内蔵モジュールの駆動方法 | |
| JP6674398B2 (ja) | 電力変換装置および制御線の配線構造 | |
| JP4354213B2 (ja) | パワーモジュール及びインバータ装置 | |
| JP6229148B2 (ja) | インバータ装置及びモータ駆動装置 | |
| JP2021185740A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161027 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201009 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210602 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210611 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6922175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |