JPH06237574A - 半導体変換装置 - Google Patents
半導体変換装置Info
- Publication number
- JPH06237574A JPH06237574A JP5285418A JP28541893A JPH06237574A JP H06237574 A JPH06237574 A JP H06237574A JP 5285418 A JP5285418 A JP 5285418A JP 28541893 A JP28541893 A JP 28541893A JP H06237574 A JPH06237574 A JP H06237574A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- semiconductor switching
- switching element
- individual drive
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】半導体変換装置に用いられる駆動回路基板の配
線パターンを見直して誤動作のより少ない半導体変換装
置を提供する。 【構成】半導体変換装置が備える駆動回路基板５は、個
別駆動回路１４〜１６に対するそれぞれ独立した配線パ
ターン１１〜１３、および、個別駆動回路３４〜３６に
対する共通の配線パターン３１を、接続リードと接続し
合う端子部も含めて一体とし、駆動回路基板５の表面５
ａ側に形成している。これにより、それぞれの配線パタ
ーン間に形成される寄生キャパシタンスの値を極めて小
さくして、この寄生キャパシタンスを通って通流する高
周波のノイズ電流により引き起こされる駆動回路の誤動
作を防止する。
線パターンを見直して誤動作のより少ない半導体変換装
置を提供する。 【構成】半導体変換装置が備える駆動回路基板５は、個
別駆動回路１４〜１６に対するそれぞれ独立した配線パ
ターン１１〜１３、および、個別駆動回路３４〜３６に
対する共通の配線パターン３１を、接続リードと接続し
合う端子部も含めて一体とし、駆動回路基板５の表面５
ａ側に形成している。これにより、それぞれの配線パタ
ーン間に形成される寄生キャパシタンスの値を極めて小
さくして、この寄生キャパシタンスを通って通流する高
周波のノイズ電流により引き起こされる駆動回路の誤動
作を防止する。
Description
【０００１】
【産業上の利用分野】この発明は、ブリッジ回路構成さ
れた主回路に半導体スイッチング素子を備えている半導
体変換装置に係わり、半導体スイッチング素子にスイッ
チング動作を行わせる駆動信号を送出する駆動回路の回
路構成と、駆動回路をプリント配線基板上に搭載する際
に用いられる配線パターンの構成に関する。
れた主回路に半導体スイッチング素子を備えている半導
体変換装置に係わり、半導体スイッチング素子にスイッ
チング動作を行わせる駆動信号を送出する駆動回路の回
路構成と、駆動回路をプリント配線基板上に搭載する際
に用いられる配線パターンの構成に関する。
【０００２】
【従来の技術】ブリッジ回路構成された主回路に半導体
スイッチング素子を備えて、直流および交流を相互に変
換して負荷に供給する半導体変換装置が、インバータ等
として電力応用分野を初めとする広い分野ですでに使用
されている。このような半導体変換装置として、直流を
可変周波数の３相交流に変換する３相インバータの一般
の回路例を図３に示す。本例による３相インバータは、
３相ブリッジ回路構成を有し、直流の主電源（Ｖｄ）を
用いて電動機９に３相交流電圧を供給する半導体変換装
置である。この３相インバータは、３相交流電圧の高電
位側を制御する上側辺回路部１０と、３相交流電圧の低
電位側を制御する下側辺回路部３０とから構成されてい
る。
スイッチング素子を備えて、直流および交流を相互に変
換して負荷に供給する半導体変換装置が、インバータ等
として電力応用分野を初めとする広い分野ですでに使用
されている。このような半導体変換装置として、直流を
可変周波数の３相交流に変換する３相インバータの一般
の回路例を図３に示す。本例による３相インバータは、
３相ブリッジ回路構成を有し、直流の主電源（Ｖｄ）を
用いて電動機９に３相交流電圧を供給する半導体変換装
置である。この３相インバータは、３相交流電圧の高電
位側を制御する上側辺回路部１０と、３相交流電圧の低
電位側を制御する下側辺回路部３０とから構成されてい
る。
【０００３】上側辺回路部１０は、主回路と駆動回路と
を備えている。回路部１０の主回路は、Ｕ，Ｖ，Ｗの各
辺にそれぞれ設けられた半導体スイッチンング素子とし
ての周知のバイポーラ型のトランジスタ２０〜２２で構
成されている。回路部１０の駆動回路は、それぞれのト
ランジスタ２０〜２２にスイッチング動作を行わせるた
めの駆動信号を、それぞれ個別に送出する個別駆動回路
１４〜１６（図中には、ＤU 〜ＤW の符号を付した。）
で構成されている。それぞれの個別駆動回路１４〜１６
には、外部からそれぞれ互いに絶縁された直流補助電源
１７〜１９、および、図示しない制御信号等が入力され
る。
を備えている。回路部１０の主回路は、Ｕ，Ｖ，Ｗの各
辺にそれぞれ設けられた半導体スイッチンング素子とし
ての周知のバイポーラ型のトランジスタ２０〜２２で構
成されている。回路部１０の駆動回路は、それぞれのト
ランジスタ２０〜２２にスイッチング動作を行わせるた
めの駆動信号を、それぞれ個別に送出する個別駆動回路
１４〜１６（図中には、ＤU 〜ＤW の符号を付した。）
で構成されている。それぞれの個別駆動回路１４〜１６
には、外部からそれぞれ互いに絶縁された直流補助電源
１７〜１９、および、図示しない制御信号等が入力され
る。
【０００４】下側辺回路部３０も上側辺回路部１０とほ
ぼ同様の構成を備えている。回路部３０の主回路は、
Ｘ，Ｙ，Ｚの各辺にそれぞれ設けられた半導体スイッチ
ンング素子としての周知のバイポーラ型のトランジスタ
４０〜４２で構成されている。回路部３０の駆動回路
は、それぞれのトランジスタ４０〜４２にスイッチング
動作を行わせるための駆動信号を、それぞれ個別に送出
する個別駆動回路３４〜３６（図中には、ＤX 〜ＤZ の
符号を付した。）で構成されている。個別駆動回路３４
〜３６には、外部から共通の直流補助電源３７、およ
び、図示しない制御信号等が入力される。
ぼ同様の構成を備えている。回路部３０の主回路は、
Ｘ，Ｙ，Ｚの各辺にそれぞれ設けられた半導体スイッチ
ンング素子としての周知のバイポーラ型のトランジスタ
４０〜４２で構成されている。回路部３０の駆動回路
は、それぞれのトランジスタ４０〜４２にスイッチング
動作を行わせるための駆動信号を、それぞれ個別に送出
する個別駆動回路３４〜３６（図中には、ＤX 〜ＤZ の
符号を付した。）で構成されている。個別駆動回路３４
〜３６には、外部から共通の直流補助電源３７、およ
び、図示しない制御信号等が入力される。
【０００５】この回路構成を備える図３に示した３相イ
ンバータには、直流主電源（Ｖｄ）から正極側の主回路
ライン１００および負極側の主回路ライン１０１を通
し、直流側主電流（ＩC ）が供給される。トランジスタ
２０〜２２および４０〜４２がスイッチング動作を行う
ことで、直流側主電流（ＩC ）は、直流主電源（Ｖｄ）
の正極→主回路ライン１００→トランジスタ２０〜２２
の内のいずれかのトランジスタ→電動機９→トランジス
タ４０〜４２の内のいずれかのトランジスタ→主回路ラ
イン１０１→直流主電源（Ｖｄ）の負極、の経路で通流
し、電動機９に３相交流電圧を供給するのである。
ンバータには、直流主電源（Ｖｄ）から正極側の主回路
ライン１００および負極側の主回路ライン１０１を通
し、直流側主電流（ＩC ）が供給される。トランジスタ
２０〜２２および４０〜４２がスイッチング動作を行う
ことで、直流側主電流（ＩC ）は、直流主電源（Ｖｄ）
の正極→主回路ライン１００→トランジスタ２０〜２２
の内のいずれかのトランジスタ→電動機９→トランジス
タ４０〜４２の内のいずれかのトランジスタ→主回路ラ
イン１０１→直流主電源（Ｖｄ）の負極、の経路で通流
し、電動機９に３相交流電圧を供給するのである。
【０００６】このような回路構成の３相インバータは、
図４に示すような２枚の回路基板を用いて構成されるこ
とが多い。すなわち、トランジスタ２０〜２２および４
０〜４２による主回路は、これらの機能を有する半導体
チップ４が搭載された主回路基板３に構成される。ま
た、個別駆動回路１４〜１６および３４〜３６は、これ
らの個別駆動回路が一体に搭載された回路基板である駆
動回路基板５に構成される。主回路基板３と駆動回路基
板５は、共に、ケース１および良好な熱伝導性を備える
ベース２を備えて構成された容器の内部に収容される。
これ等の主回路基板３と駆動回路基板５との間は、内部
接続リード６により相互に接続される。また、駆動回路
基板５には外部接続リード７を介して、外部から制御信
号および補助電源１７〜１９、３７が供給される。
図４に示すような２枚の回路基板を用いて構成されるこ
とが多い。すなわち、トランジスタ２０〜２２および４
０〜４２による主回路は、これらの機能を有する半導体
チップ４が搭載された主回路基板３に構成される。ま
た、個別駆動回路１４〜１６および３４〜３６は、これ
らの個別駆動回路が一体に搭載された回路基板である駆
動回路基板５に構成される。主回路基板３と駆動回路基
板５は、共に、ケース１および良好な熱伝導性を備える
ベース２を備えて構成された容器の内部に収容される。
これ等の主回路基板３と駆動回路基板５との間は、内部
接続リード６により相互に接続される。また、駆動回路
基板５には外部接続リード７を介して、外部から制御信
号および補助電源１７〜１９、３７が供給される。
【０００７】ところで、従来例の３相インバータでは、
駆動回路基板５は、図５に示すように構成されることが
多い。すなわち、駆動回路基板５は、両面プリント配線
基板を用い、個別駆動回路１４〜１６および個別駆動回
路３４〜３６は、共に、駆動回路基板５の表面５ａ側に
搭載されている。ところで、個別駆動回路１４〜１６で
は、それぞれの接地電位は、上側辺回路部１０の備える
トランジスタ２０〜２２のそれぞれのエミッタに接続さ
れている。このために、個別駆動回路１４〜１６を搭載
する配線パターン１１〜１３は、両面プリント配線基板
の箔状をした表面５ａ側の導体に、それぞれ別個の配線
パターンとして形成される。その際、個別駆動回路１
４，１５に対する配線パターン１１，１２は、接続リー
ド６，７と接続し合う端子部も含めて一体に形成され
る。しかし、個別駆動回路１６に対する配線パターン１
３は、接続リード６，７と接続し合う端子部につながる
部分を、配線パターン５１として構造上分離して形成し
ている。そして、配線パターン５１は、両面プリント配
線基板の箔状をした裏面５ｂ側の導体を用いて形成して
いる。
駆動回路基板５は、図５に示すように構成されることが
多い。すなわち、駆動回路基板５は、両面プリント配線
基板を用い、個別駆動回路１４〜１６および個別駆動回
路３４〜３６は、共に、駆動回路基板５の表面５ａ側に
搭載されている。ところで、個別駆動回路１４〜１６で
は、それぞれの接地電位は、上側辺回路部１０の備える
トランジスタ２０〜２２のそれぞれのエミッタに接続さ
れている。このために、個別駆動回路１４〜１６を搭載
する配線パターン１１〜１３は、両面プリント配線基板
の箔状をした表面５ａ側の導体に、それぞれ別個の配線
パターンとして形成される。その際、個別駆動回路１
４，１５に対する配線パターン１１，１２は、接続リー
ド６，７と接続し合う端子部も含めて一体に形成され
る。しかし、個別駆動回路１６に対する配線パターン１
３は、接続リード６，７と接続し合う端子部につながる
部分を、配線パターン５１として構造上分離して形成し
ている。そして、配線パターン５１は、両面プリント配
線基板の箔状をした裏面５ｂ側の導体を用いて形成して
いる。
【０００８】また、個別駆動回路３４〜３６では、それ
ぞれの接地電位は、下側辺回路部３０が備えるトランジ
スタ４０〜４２のそれぞれのエミッタが共に接続されて
いるライン４５に接続されている。このライン４５は、
負極側の共通の基準電位である接地電位を規定するため
の、共通の接地電位ラインである。このために、個別駆
動回路３４〜３６は、共通の配線パターン３１に搭載さ
れている。配線パターン３１は、また、両面プリント配
線基板の箔状をした表面５ａ側の導体を用いて形成され
ている。その際、配線パターン３１は、接続リード６，
７と接続し合う端子部につながる部分を、配線パターン
５２として構造上分離して形成している。配線パターン
５２は、両面プリント配線基板の箔状をした裏面５ｂ側
の導体を用いて形成されている。
ぞれの接地電位は、下側辺回路部３０が備えるトランジ
スタ４０〜４２のそれぞれのエミッタが共に接続されて
いるライン４５に接続されている。このライン４５は、
負極側の共通の基準電位である接地電位を規定するため
の、共通の接地電位ラインである。このために、個別駆
動回路３４〜３６は、共通の配線パターン３１に搭載さ
れている。配線パターン３１は、また、両面プリント配
線基板の箔状をした表面５ａ側の導体を用いて形成され
ている。その際、配線パターン３１は、接続リード６，
７と接続し合う端子部につながる部分を、配線パターン
５２として構造上分離して形成している。配線パターン
５２は、両面プリント配線基板の箔状をした裏面５ｂ側
の導体を用いて形成されている。
【０００９】すなわち、図５に示した従来例の駆動回路
基板５は、その両面５ａ，５ｂに配線パターンを配置し
ている。しかし、両面プリント配線基板を用いているの
で、それぞれの個別駆動回路１４〜１６の相互間、およ
び、個別駆動回路１４〜１６と配線パターン３１で一括
された個別駆動回路３４〜３６との間は、必要な電気絶
縁は十分に保持されている。
基板５は、その両面５ａ，５ｂに配線パターンを配置し
ている。しかし、両面プリント配線基板を用いているの
で、それぞれの個別駆動回路１４〜１６の相互間、およ
び、個別駆動回路１４〜１６と配線パターン３１で一括
された個別駆動回路３４〜３６との間は、必要な電気絶
縁は十分に保持されている。
【００１０】ところで、図３による回路構成を備える３
相インバータは、直流主電源（Ｖｄ）を３相交流に変換
するために、上側辺のトランジスタ２０〜２２および下
側辺のトランジスタ４０〜４２は、制御信号に対応する
周期により、交互にスイッチング動作を行う。その際、
上側辺のそれぞれのトランジスタ２０〜２２は、３相交
流を平衡３相交流とするために、互いに１２０°の電気
角に相当する時間差でスイッチング動作を行うのが一般
である。また、下側辺のそれぞれのトランジスタ４０〜
４２の間でも同様に動作を行う。さらに、上側辺のトラ
ンジスタ２０〜２２の群と、下側辺のトランジスタ４０
〜４２の群との間は、相対するトランジスタ同志、例え
ばトランジスタ２０とトランジスタ４０は、同時にオン
動作をさせないようにするために、互いに１８０°の電
気角に相当する時間差でスイッチング動作を行なう必要
がある。
相インバータは、直流主電源（Ｖｄ）を３相交流に変換
するために、上側辺のトランジスタ２０〜２２および下
側辺のトランジスタ４０〜４２は、制御信号に対応する
周期により、交互にスイッチング動作を行う。その際、
上側辺のそれぞれのトランジスタ２０〜２２は、３相交
流を平衡３相交流とするために、互いに１２０°の電気
角に相当する時間差でスイッチング動作を行うのが一般
である。また、下側辺のそれぞれのトランジスタ４０〜
４２の間でも同様に動作を行う。さらに、上側辺のトラ
ンジスタ２０〜２２の群と、下側辺のトランジスタ４０
〜４２の群との間は、相対するトランジスタ同志、例え
ばトランジスタ２０とトランジスタ４０は、同時にオン
動作をさせないようにするために、互いに１８０°の電
気角に相当する時間差でスイッチング動作を行なう必要
がある。
【００１１】
【発明が解決しようとする課題】ところで、半導体変換
装置を構成する際において最も重要なことの１つは、各
半導体スイッチング素子の誤動作を防止することであ
る。半導体スイッチング素子が誤動作すると、アーム短
絡が発生して過大な電流が通流されることになる等によ
り、半導体スイッチング素子の破壊、あるいは電動機な
どの被駆動機器の破壊等、大事故につながる恐れがある
からである。
装置を構成する際において最も重要なことの１つは、各
半導体スイッチング素子の誤動作を防止することであ
る。半導体スイッチング素子が誤動作すると、アーム短
絡が発生して過大な電流が通流されることになる等によ
り、半導体スイッチング素子の破壊、あるいは電動機な
どの被駆動機器の破壊等、大事故につながる恐れがある
からである。
【００１２】近年，半導体技術が発展したために、半導
体スイッチング素子自体が原因となって発生する半導体
スイッチング素子の誤動作の発生頻度は、非常に少なく
なり、半導体変換装置の信頼性は向上している。しか
し、半導体スイッチング素子以外にも、半導体スイッチ
ング素子に誤動作を発生させる原因となりえるものが幾
つか考えられる。その１つは、駆動回路基板の構成に由
来するものである。３相インバータでは、トランジスタ
２０〜２２のエミッタ電位は、トランジスタ２０〜２
２、および４０〜４２の前述したスイッチング動作に応
じて異なるタイミングで変化する。このために、３相イ
ンバータが備える駆動回路基板においては、トランジス
タ２０〜２２のエミッタに接続されているそれぞれの配
線パターンの電位は、常時変動している。
体スイッチング素子自体が原因となって発生する半導体
スイッチング素子の誤動作の発生頻度は、非常に少なく
なり、半導体変換装置の信頼性は向上している。しか
し、半導体スイッチング素子以外にも、半導体スイッチ
ング素子に誤動作を発生させる原因となりえるものが幾
つか考えられる。その１つは、駆動回路基板の構成に由
来するものである。３相インバータでは、トランジスタ
２０〜２２のエミッタ電位は、トランジスタ２０〜２
２、および４０〜４２の前述したスイッチング動作に応
じて異なるタイミングで変化する。このために、３相イ
ンバータが備える駆動回路基板においては、トランジス
タ２０〜２２のエミッタに接続されているそれぞれの配
線パターンの電位は、常時変動している。
【００１３】前述した従来例の３相インバータが備える
駆動回路基板５の持つ構成の場合には、個別駆動回路１
６が搭載されている配線パターン１３と、これに電気的
に接続されている配線パターン５１とが、特に注目され
る。それは、図５中に示したとおり、配線パターン１３
は配線パターン５２と、また、配線パターン５１は配線
パターン１２と、それぞれ両面プリント配線基板の絶縁
基板を挟んで、互いに対向する部分を持っているからで
ある。この互いに対向する部分は、コンデンサと同等の
構成を備えることになるので、比較的に大きな値の寄生
キャパシタンスが存在することになる。高周波電流は、
この大きな値の寄生キャパシタンス中を容易に通流す
る。このため、トランジスタ２２のエミッタの電位が急
峻に変動すると、配線パターン１３，５１からこの寄生
キャパシタンスを介して、配線パターン３１，１２中に
高周波電流が通流される可能性がある。そして、この高
周波電流がノイズ源となり、配線パターン１２，３１上
に搭載されている個別駆動回路１５および３４〜３６に
より駆動されるトランジスタ２１および４０〜４２は、
誤動作を起こす可能性があるのである。
駆動回路基板５の持つ構成の場合には、個別駆動回路１
６が搭載されている配線パターン１３と、これに電気的
に接続されている配線パターン５１とが、特に注目され
る。それは、図５中に示したとおり、配線パターン１３
は配線パターン５２と、また、配線パターン５１は配線
パターン１２と、それぞれ両面プリント配線基板の絶縁
基板を挟んで、互いに対向する部分を持っているからで
ある。この互いに対向する部分は、コンデンサと同等の
構成を備えることになるので、比較的に大きな値の寄生
キャパシタンスが存在することになる。高周波電流は、
この大きな値の寄生キャパシタンス中を容易に通流す
る。このため、トランジスタ２２のエミッタの電位が急
峻に変動すると、配線パターン１３，５１からこの寄生
キャパシタンスを介して、配線パターン３１，１２中に
高周波電流が通流される可能性がある。そして、この高
周波電流がノイズ源となり、配線パターン１２，３１上
に搭載されている個別駆動回路１５および３４〜３６に
より駆動されるトランジスタ２１および４０〜４２は、
誤動作を起こす可能性があるのである。
【００１４】また、配線パターン３１は、その上に個別
駆動回路３４〜３６を一体に搭載しているために、配線
パターン１１〜１３と比較して長い配線パターンとなっ
ている。また、配線パターン５２は、配線パターン３１
の範囲をカバーし、さらに接続リード６，７と接続し合
う端子部につなげる必要から、配線パターン３１よりも
さらに長い配線パターンとなっている。ところで、配線
パターン５２中には、共通の接地電位ライン４５に対す
る配線パターン５２ａも形成されている。この配線パタ
ーン５２ａは、図７中に示すように、配線パターン５２
の周縁部に、配線パターン５２の領域を囲むように形成
されている。前記の接地電位ライン４５は、個別駆動回
路３４〜３６に共通の基準電位を与えると共に、それぞ
れのトランジスタ４０〜４２のエミッタ、および補助電
源３７の負極側にも電気的に接続されている。したがっ
て、この接地電位ライン４５には、それぞれのトランジ
スタ４０〜４２のエミッタと、主回路ライン１０１が電
気的に接続されることになる。
駆動回路３４〜３６を一体に搭載しているために、配線
パターン１１〜１３と比較して長い配線パターンとなっ
ている。また、配線パターン５２は、配線パターン３１
の範囲をカバーし、さらに接続リード６，７と接続し合
う端子部につなげる必要から、配線パターン３１よりも
さらに長い配線パターンとなっている。ところで、配線
パターン５２中には、共通の接地電位ライン４５に対す
る配線パターン５２ａも形成されている。この配線パタ
ーン５２ａは、図７中に示すように、配線パターン５２
の周縁部に、配線パターン５２の領域を囲むように形成
されている。前記の接地電位ライン４５は、個別駆動回
路３４〜３６に共通の基準電位を与えると共に、それぞ
れのトランジスタ４０〜４２のエミッタ、および補助電
源３７の負極側にも電気的に接続されている。したがっ
て、この接地電位ライン４５には、それぞれのトランジ
スタ４０〜４２のエミッタと、主回路ライン１０１が電
気的に接続されることになる。
【００１５】このために、直流側主電流（ＩC ）の一部
は、主回路ライン１０１から分流して接地電位ライン４
５にも流れる。特に、直流側主電流（ＩC ）に高周波成
分が含まれている場合には、主回路ライン１０１の持つ
インダクタンスのために、この高周波成分の接地電位ラ
イン４５に分流する割合は増加する。図６中に、接地電
位ライン４５の要部が、その周辺の回路と共に示されて
いる。図６を用いて上記のことを詳しく説明する。図６
中に示したごとく、トランジスタ４１がスイッチオンす
ると、トランジスタ４１のエミッタが接続されている主
回路ライン１０１には、直流主電源（Ｖｄ）の負極側に
向かう直流側主電流（ＩCY）の通流が開始される。トラ
ンジスタ４１のスイッチオン直後には、直流側主電流
（ＩCY）の値は急峻に増大するので、その高周波成分の
割合は極めて大きい。また、主回路ライン１０１のトラ
ンジスタ４１のエミッタが接続されている部位と、トラ
ンジスタ４０のエミッタが接続されている部位との間
の、主回路ライン１０１には、寄生インダクタンス（Ｌ
１）が意図しなくても必ず存在する。この寄生インダク
タンス（Ｌ１）が存在することにより、次記するように
分流（Ｉl1）が接地電位ライン４５に流れる。すなわ
ち、分流（Ｉl1）は、主回路ライン１０１→トランジス
タ４１のエミッタとの接続点→接地電位ライン４５→ト
ランジスタ４０のエミッタとの接続点→主回路ライン１
０１、を経由する中で、接地電位ライン４５中を通流す
る。この分流（Ｉl1）は、接地電位ライン４５が持つ寄
生インダクタンス（Ｌ２、Ｌ３、Ｌ４等）に高周波電圧
を発生させる。このために、それ等の間に接地電位を接
続した回路素子（個別駆動回路３４，３５を構成してい
る図示しない回路素子である。）は、その接地電位に差
異を生じることとなる。接地電位に差異が生じると、接
地電位の本来の役目を果たさなくなる可能性があり、こ
れにより前記の回路素子が誤動作を起こす可能性があ
る。この場合には、個別駆動回路３４，３５が誤った駆
動信号を送出するので、トランジスタ４０，４１に、恐
れている誤動作が発生することが考えられる。なお、こ
のことはトランジスタ４２に対する個別駆動回路３６に
も当てはまることである。
は、主回路ライン１０１から分流して接地電位ライン４
５にも流れる。特に、直流側主電流（ＩC ）に高周波成
分が含まれている場合には、主回路ライン１０１の持つ
インダクタンスのために、この高周波成分の接地電位ラ
イン４５に分流する割合は増加する。図６中に、接地電
位ライン４５の要部が、その周辺の回路と共に示されて
いる。図６を用いて上記のことを詳しく説明する。図６
中に示したごとく、トランジスタ４１がスイッチオンす
ると、トランジスタ４１のエミッタが接続されている主
回路ライン１０１には、直流主電源（Ｖｄ）の負極側に
向かう直流側主電流（ＩCY）の通流が開始される。トラ
ンジスタ４１のスイッチオン直後には、直流側主電流
（ＩCY）の値は急峻に増大するので、その高周波成分の
割合は極めて大きい。また、主回路ライン１０１のトラ
ンジスタ４１のエミッタが接続されている部位と、トラ
ンジスタ４０のエミッタが接続されている部位との間
の、主回路ライン１０１には、寄生インダクタンス（Ｌ
１）が意図しなくても必ず存在する。この寄生インダク
タンス（Ｌ１）が存在することにより、次記するように
分流（Ｉl1）が接地電位ライン４５に流れる。すなわ
ち、分流（Ｉl1）は、主回路ライン１０１→トランジス
タ４１のエミッタとの接続点→接地電位ライン４５→ト
ランジスタ４０のエミッタとの接続点→主回路ライン１
０１、を経由する中で、接地電位ライン４５中を通流す
る。この分流（Ｉl1）は、接地電位ライン４５が持つ寄
生インダクタンス（Ｌ２、Ｌ３、Ｌ４等）に高周波電圧
を発生させる。このために、それ等の間に接地電位を接
続した回路素子（個別駆動回路３４，３５を構成してい
る図示しない回路素子である。）は、その接地電位に差
異を生じることとなる。接地電位に差異が生じると、接
地電位の本来の役目を果たさなくなる可能性があり、こ
れにより前記の回路素子が誤動作を起こす可能性があ
る。この場合には、個別駆動回路３４，３５が誤った駆
動信号を送出するので、トランジスタ４０，４１に、恐
れている誤動作が発生することが考えられる。なお、こ
のことはトランジスタ４２に対する個別駆動回路３６に
も当てはまることである。
【００１６】この発明においては上記の問題点に鑑み
て、インバータ等の半導体変換装置に用いられる駆動回
路基板の配線パターンを見直し、誤動作のより少ない半
導体変換装置を提供することを目的としている。
て、インバータ等の半導体変換装置に用いられる駆動回
路基板の配線パターンを見直し、誤動作のより少ない半
導体変換装置を提供することを目的としている。
【００１７】
【課題を解決するための手段】この発明では前述の目的
は、 １）ブリッジ回路構成を有し、少なくとも１つの上側辺
と，少なくとも１つの下側辺とのそれぞれに半導体スイ
ッチング素子が備えられた主回路と、プリント配線基板
が持つ箔状の導体による配線パターン上に搭載されて，
半導体スイッチング素子にスイッチング動作を行わせる
べく駆動するよう，それぞれの半導体スイッチング素子
に対応させて設けられた個別駆動回路を有し、しかも、
上側辺に備えられた半導体スイッチング素子を駆動する
個別駆動回路と，下側辺に備えられた半導体スイッチン
グ素子を駆動する個別駆動回路とを，同一のプリント配
線基板上に搭載してなる駆動回路とを備えた装置であっ
て、上側辺に備えられた半導体スイッチング素子を駆動
する個別駆動回路が搭載される配線パターンと、下側辺
に備えられた半導体スイッチング素子を駆動する個別駆
動回路が搭載される配線パターンとは、互いに，プリン
ト配線基板が持つ絶縁材層を挟んで対向し合う位置関係
には存在しないように形成されてなる構成とすること、
また ２）３相ブリッジ回路構成を有し、上側の各辺と下側の
各辺とのそれぞれに半導体スイッチング素子が備えられ
た主回路と、プリント配線基板が持つ箔状の導体による
配線パターン上に搭載されて，半導体スイッチング素子
にスイッチング動作を行わせるべく駆動するよう，それ
ぞれの半導体スイッチング素子に対応させて設けられた
個別駆動回路を有し、しかも、上側辺に備えられた半導
体スイッチング素子を駆動する個別駆動回路と，下側辺
に備えられた半導体スイッチング素子を駆動する個別駆
動回路とを，同一のプリント配線基板上に搭載してなる
駆動回路とを備えた装置であって、上側辺に備えられた
半導体スイッチング素子を駆動する個別駆動回路が搭載
される配線パターンと、下側辺に備えられた半導体スイ
ッチング素子を駆動する個別駆動回路が搭載される配線
パターンとは、互いに，プリント配線基板が持つ絶縁材
層を挟んで対向し合う位置関係には存在しないように形
成されてなる構成とすること、また ３）ブリッジ回路構成を有し、少なくとも２つの上側辺
と，少なくとも２つの下側辺とのそれぞれに半導体スイ
ッチング素子が備えられた主回路と、プリント配線基板
が持つ箔状の導体による配線パターン上に搭載されて，
半導体スイッチング素子にスイッチング動作を行わせる
べく駆動するよう，それぞれの半導体スイッチング素子
に対応させて設けられた個別駆動回路を有し、しかも、
上側辺および／または下側辺に備えられた半導体スイッ
チング素子を駆動する個別駆動回路を，同一のプリント
配線基板上に搭載してなる駆動回路とを備えた装置であ
って、上側辺または下側辺のそれぞれの半導体スイッチ
ング素子を駆動するそれぞれの個別駆動回路は、専用の
基準電位を規定する個別の基準電位ラインを備え、駆動
回路は、上側辺または下側辺のそれぞれの個別駆動回路
に共通の基準電位を規定する共通の基準電位ラインを備
え、上側辺および下側辺の個別駆動回路が備えるそれぞ
れの個別の基準電位ラインは、対応する辺の共通の基準
電位ラインに対して１個所で接続されてなる構成とする
こと、さらにまた ４）３相ブリッジ回路構成を有し、上側の各辺と下側の
各辺とのそれぞれに半導体スイッチング素子が備えられ
た主回路と、プリント配線基板が持つ箔状の導体による
配線パターン上に搭載されて，半導体スイッチング素子
にスイッチング動作を行わせるべく駆動するよう，それ
ぞれの半導体スイッチング素子に対応させて設けられた
個別駆動回路を有し、しかも、上側辺および／または下
側辺に備えられた半導体スイッチング素子を駆動する個
別駆動回路を，同一のプリント配線基板上に搭載してな
る駆動回路とを備えた装置であって、上側辺または下側
辺のそれぞれの半導体スイッチング素子を駆動するそれ
ぞれの個別駆動回路は、専用の基準電位を規定する個別
の基準電位ラインを備え、駆動回路は、上側辺または下
側辺のそれぞれの個別駆動回路に共通の基準電位を規定
する共通の基準電位ラインを備え、上側辺および下側辺
の個別駆動回路が備えるそれぞれの個別の基準電位ライ
ンは、対応する辺の共通の基準電位ラインに対して１個
所で接続されてなる構成とすること、により達成され
る。
は、 １）ブリッジ回路構成を有し、少なくとも１つの上側辺
と，少なくとも１つの下側辺とのそれぞれに半導体スイ
ッチング素子が備えられた主回路と、プリント配線基板
が持つ箔状の導体による配線パターン上に搭載されて，
半導体スイッチング素子にスイッチング動作を行わせる
べく駆動するよう，それぞれの半導体スイッチング素子
に対応させて設けられた個別駆動回路を有し、しかも、
上側辺に備えられた半導体スイッチング素子を駆動する
個別駆動回路と，下側辺に備えられた半導体スイッチン
グ素子を駆動する個別駆動回路とを，同一のプリント配
線基板上に搭載してなる駆動回路とを備えた装置であっ
て、上側辺に備えられた半導体スイッチング素子を駆動
する個別駆動回路が搭載される配線パターンと、下側辺
に備えられた半導体スイッチング素子を駆動する個別駆
動回路が搭載される配線パターンとは、互いに，プリン
ト配線基板が持つ絶縁材層を挟んで対向し合う位置関係
には存在しないように形成されてなる構成とすること、
また ２）３相ブリッジ回路構成を有し、上側の各辺と下側の
各辺とのそれぞれに半導体スイッチング素子が備えられ
た主回路と、プリント配線基板が持つ箔状の導体による
配線パターン上に搭載されて，半導体スイッチング素子
にスイッチング動作を行わせるべく駆動するよう，それ
ぞれの半導体スイッチング素子に対応させて設けられた
個別駆動回路を有し、しかも、上側辺に備えられた半導
体スイッチング素子を駆動する個別駆動回路と，下側辺
に備えられた半導体スイッチング素子を駆動する個別駆
動回路とを，同一のプリント配線基板上に搭載してなる
駆動回路とを備えた装置であって、上側辺に備えられた
半導体スイッチング素子を駆動する個別駆動回路が搭載
される配線パターンと、下側辺に備えられた半導体スイ
ッチング素子を駆動する個別駆動回路が搭載される配線
パターンとは、互いに，プリント配線基板が持つ絶縁材
層を挟んで対向し合う位置関係には存在しないように形
成されてなる構成とすること、また ３）ブリッジ回路構成を有し、少なくとも２つの上側辺
と，少なくとも２つの下側辺とのそれぞれに半導体スイ
ッチング素子が備えられた主回路と、プリント配線基板
が持つ箔状の導体による配線パターン上に搭載されて，
半導体スイッチング素子にスイッチング動作を行わせる
べく駆動するよう，それぞれの半導体スイッチング素子
に対応させて設けられた個別駆動回路を有し、しかも、
上側辺および／または下側辺に備えられた半導体スイッ
チング素子を駆動する個別駆動回路を，同一のプリント
配線基板上に搭載してなる駆動回路とを備えた装置であ
って、上側辺または下側辺のそれぞれの半導体スイッチ
ング素子を駆動するそれぞれの個別駆動回路は、専用の
基準電位を規定する個別の基準電位ラインを備え、駆動
回路は、上側辺または下側辺のそれぞれの個別駆動回路
に共通の基準電位を規定する共通の基準電位ラインを備
え、上側辺および下側辺の個別駆動回路が備えるそれぞ
れの個別の基準電位ラインは、対応する辺の共通の基準
電位ラインに対して１個所で接続されてなる構成とする
こと、さらにまた ４）３相ブリッジ回路構成を有し、上側の各辺と下側の
各辺とのそれぞれに半導体スイッチング素子が備えられ
た主回路と、プリント配線基板が持つ箔状の導体による
配線パターン上に搭載されて，半導体スイッチング素子
にスイッチング動作を行わせるべく駆動するよう，それ
ぞれの半導体スイッチング素子に対応させて設けられた
個別駆動回路を有し、しかも、上側辺および／または下
側辺に備えられた半導体スイッチング素子を駆動する個
別駆動回路を，同一のプリント配線基板上に搭載してな
る駆動回路とを備えた装置であって、上側辺または下側
辺のそれぞれの半導体スイッチング素子を駆動するそれ
ぞれの個別駆動回路は、専用の基準電位を規定する個別
の基準電位ラインを備え、駆動回路は、上側辺または下
側辺のそれぞれの個別駆動回路に共通の基準電位を規定
する共通の基準電位ラインを備え、上側辺および下側辺
の個別駆動回路が備えるそれぞれの個別の基準電位ライ
ンは、対応する辺の共通の基準電位ラインに対して１個
所で接続されてなる構成とすること、により達成され
る。
【００１８】
【作用】この発明においては、 前述のように、上側辺に備えられた半導体スイッチン
グ素子を駆動する個別駆動回路が搭載される配線パター
ンと、下側辺に備えられた半導体スイッチング素子を駆
動する個別駆動回路が搭載される配線パターンとを、互
いに，プリント配線基板が持つ絶縁材層を挟んで対向し
合う位置関係には存在しないように形成された構成とす
ることにより、配線パターン間に形成される寄生キャパ
シタンスの値は、極めて小さくなる。これにより、配線
パターン間の寄生キャパシタンスを通って異なる配線パ
ターンに通流する高周波のノイズ電流の値は極めて小さ
くなる。したがって、高周波のノイズ電流により引き起
こされる駆動回路の誤動作の発生を防止することができ
る。また 前述のように、駆動回路は、上側辺または下側辺のそ
れぞれの個別駆動回路に共通の基準電位を規定する共通
の基準電位ラインを備え、しかも、上側辺または下側辺
のそれぞれの半導体スイッチング素子を駆動するそれぞ
れの個別駆動回路は、専用の基準電位を規定する個別の
基準電位ラインを備えるようにし、前記の個別の基準電
位ラインは、対応する辺の基準電位を規定する共通の基
準電位ラインに対して１個所で接続された構成とするこ
とにより、直流主電源（Ｖｄ）から半導体変換装置の主
回路に供給される直流側主電流（ＩC ）の分流が、前記
の共通の基準電位ラインに通流した際に、それぞれの個
別の基準電位ラインの電位は、共通の基準電位ラインと
接続された点の電位になる。この電位は、それぞれの個
別の基準電位ラインの中では一様である。これにより、
個別駆動回路内において基準電位に差異が生じることが
無くなる。この結果、個別駆動回路内における基準電位
の差異が原因となって、個別駆動回路から誤った駆動信
号が送出されることは解消される。
グ素子を駆動する個別駆動回路が搭載される配線パター
ンと、下側辺に備えられた半導体スイッチング素子を駆
動する個別駆動回路が搭載される配線パターンとを、互
いに，プリント配線基板が持つ絶縁材層を挟んで対向し
合う位置関係には存在しないように形成された構成とす
ることにより、配線パターン間に形成される寄生キャパ
シタンスの値は、極めて小さくなる。これにより、配線
パターン間の寄生キャパシタンスを通って異なる配線パ
ターンに通流する高周波のノイズ電流の値は極めて小さ
くなる。したがって、高周波のノイズ電流により引き起
こされる駆動回路の誤動作の発生を防止することができ
る。また 前述のように、駆動回路は、上側辺または下側辺のそ
れぞれの個別駆動回路に共通の基準電位を規定する共通
の基準電位ラインを備え、しかも、上側辺または下側辺
のそれぞれの半導体スイッチング素子を駆動するそれぞ
れの個別駆動回路は、専用の基準電位を規定する個別の
基準電位ラインを備えるようにし、前記の個別の基準電
位ラインは、対応する辺の基準電位を規定する共通の基
準電位ラインに対して１個所で接続された構成とするこ
とにより、直流主電源（Ｖｄ）から半導体変換装置の主
回路に供給される直流側主電流（ＩC ）の分流が、前記
の共通の基準電位ラインに通流した際に、それぞれの個
別の基準電位ラインの電位は、共通の基準電位ラインと
接続された点の電位になる。この電位は、それぞれの個
別の基準電位ラインの中では一様である。これにより、
個別駆動回路内において基準電位に差異が生じることが
無くなる。この結果、個別駆動回路内における基準電位
の差異が原因となって、個別駆動回路から誤った駆動信
号が送出されることは解消される。
【００１９】
【実施例】以下に図面を参照して、本発明の実施例を詳
細に説明する。 実施例１；図１は、請求項１，２に対応するこの発明の
一実施例に係わる３相インバータの、駆動回路基板の構
成を示す説明図である。本例による３相インバータは、
先に図３に基づき説明した従来例と同一の回路構成を備
えているので、その回路動作の説明を省略する。そし
て、本例による３相インバータは、先に図４に基づき説
明したものと同様の構成を持つ主回路基板３と、個別駆
動回路１４〜１６および３４〜３６が一体に搭載された
本例による駆動回路基板５とで構成されている。
細に説明する。 実施例１；図１は、請求項１，２に対応するこの発明の
一実施例に係わる３相インバータの、駆動回路基板の構
成を示す説明図である。本例による３相インバータは、
先に図３に基づき説明した従来例と同一の回路構成を備
えているので、その回路動作の説明を省略する。そし
て、本例による３相インバータは、先に図４に基づき説
明したものと同様の構成を持つ主回路基板３と、個別駆
動回路１４〜１６および３４〜３６が一体に搭載された
本例による駆動回路基板５とで構成されている。
【００２０】図１に示した本例の駆動回路基板５におい
ては、個別駆動回路１４〜１６に対するそれぞれ独立し
た配線パターン１１〜１３は、全て、接続リード６，７
と接続し合う端子部も含めて一体に、基板５の表面５ａ
側に形成されている。これにより、従来例が備えていた
配線パターン５１は存在しない。また、個別駆動回路３
４〜３６に対する共通の配線パターン３１も、従来例に
おいて配線パターン５２が備えていた部分も含めて一体
に、基板５の表面５ａ側に形成されている。これによ
り、接続リード６，７と接続し合う端子部や、接地電位
ライン４５のための配線パターン５２ａも、基板５の表
面５ａ側に形成されることになる。したがって、これら
の配線パターン１１〜１３および３１には、従来例のご
とく両面プリント配線基板の絶縁基板を挟んで対向し合
う位置関係には存在している部分は一切無いのである。
ては、個別駆動回路１４〜１６に対するそれぞれ独立し
た配線パターン１１〜１３は、全て、接続リード６，７
と接続し合う端子部も含めて一体に、基板５の表面５ａ
側に形成されている。これにより、従来例が備えていた
配線パターン５１は存在しない。また、個別駆動回路３
４〜３６に対する共通の配線パターン３１も、従来例に
おいて配線パターン５２が備えていた部分も含めて一体
に、基板５の表面５ａ側に形成されている。これによ
り、接続リード６，７と接続し合う端子部や、接地電位
ライン４５のための配線パターン５２ａも、基板５の表
面５ａ側に形成されることになる。したがって、これら
の配線パターン１１〜１３および３１には、従来例のご
とく両面プリント配線基板の絶縁基板を挟んで対向し合
う位置関係には存在している部分は一切無いのである。
【００２１】このように、相互に対向し合う配線パター
ンが形成されていないことにより、配線パターン１１〜
１３および３１間に形成される寄生キャパシタンスの値
は極めて小さくなる。このため、配線パターン間の寄生
キャパシタンスを通って異なる配線パターンに通流する
高周波のノイズ電流の値は極めて小さくなる。これによ
り、高周波のノイズ電流により引き起こされる個別駆動
回路１５および３４〜３６の誤動作の発生、および、ト
ランジスタ２１および４０〜４２が誤動作する可能性は
大幅に削減される。したがって、非常に信頼性の高い３
相インバータを実現することができる。
ンが形成されていないことにより、配線パターン１１〜
１３および３１間に形成される寄生キャパシタンスの値
は極めて小さくなる。このため、配線パターン間の寄生
キャパシタンスを通って異なる配線パターンに通流する
高周波のノイズ電流の値は極めて小さくなる。これによ
り、高周波のノイズ電流により引き起こされる個別駆動
回路１５および３４〜３６の誤動作の発生、および、ト
ランジスタ２１および４０〜４２が誤動作する可能性は
大幅に削減される。したがって、非常に信頼性の高い３
相インバータを実現することができる。
【００２２】なお、今までの実施例１の説明では、この
発明を両面プリント配線基板を用いて構成された駆動回
路基板５により説明したが、この発明はこれに限定され
るものでは無い。すなわち、３相ブリッジ回路構成の主
回路に備えられたそれぞれのトランジスタを駆動する個
別駆動回路を持つ３相インバータにおいて、駆動回路基
板に用いるプリント配線基板は、片面プリント配線基板
であっても、また、多層プリント配線基板であっても、
個別駆動回路を搭載する配線パターンが、互いに対向し
合う配線パターンが設けられていないように配設されれ
ば、誤動作の非常に少ない３相インバータを実現できる
ことは勿論である。
発明を両面プリント配線基板を用いて構成された駆動回
路基板５により説明したが、この発明はこれに限定され
るものでは無い。すなわち、３相ブリッジ回路構成の主
回路に備えられたそれぞれのトランジスタを駆動する個
別駆動回路を持つ３相インバータにおいて、駆動回路基
板に用いるプリント配線基板は、片面プリント配線基板
であっても、また、多層プリント配線基板であっても、
個別駆動回路を搭載する配線パターンが、互いに対向し
合う配線パターンが設けられていないように配設されれ
ば、誤動作の非常に少ない３相インバータを実現できる
ことは勿論である。
【００２３】さらにまた、今までの実施例１の説明で
は、この発明を半導体スイッチング素子に周知のＮＰＮ
形によるバイポーラ型のトランジスタを使用した３相イ
ンバータとして説明したが、この発明はこれに限定され
るものでは無い。半導体スイッチング素子に、ＰＮＰ形
によるバイポーラ型のトランジスタ、ＭＯＳＦＥＴ，Ｉ
ＧＢＴ等適宜の形式の電圧駆動型のトランジスタ、適宜
の形式のサイリスタ等を用いる場合であっても同様の作
用・効果を得ることができる。
は、この発明を半導体スイッチング素子に周知のＮＰＮ
形によるバイポーラ型のトランジスタを使用した３相イ
ンバータとして説明したが、この発明はこれに限定され
るものでは無い。半導体スイッチング素子に、ＰＮＰ形
によるバイポーラ型のトランジスタ、ＭＯＳＦＥＴ，Ｉ
ＧＢＴ等適宜の形式の電圧駆動型のトランジスタ、適宜
の形式のサイリスタ等を用いる場合であっても同様の作
用・効果を得ることができる。
【００２４】なおまた今まで実施例１のの説明では、接
地電位ライン４５のための配線パターン５２ａは、配線
パターン５２の周縁部に、配線パターン５２の領域を囲
むように形成されるとしたが、この発明はこれに限定さ
れるものでは無い。配線パターン５２ａは、両面，ある
いは多層のプリント配線基板を用いる場合には、配線パ
ターン５２と分離し、例えば裏面５ｂ側等の、配線パタ
ーン５２が形成されている導体とは異なる層の導体に形
成されてもよい。この場合に配線パターン５２ａは、例
えば、端子部を除いた部分の配線パターン５２と同一形
状にし、配線パターン５２と対向させて形成することが
好ましいものである。これにより、配線パターン５２ａ
は、導体の断面積が広くなることで、接地電位の変動の
原因となる寄生インダクタンスおよび抵抗の値を低減さ
せることが可能となる。
地電位ライン４５のための配線パターン５２ａは、配線
パターン５２の周縁部に、配線パターン５２の領域を囲
むように形成されるとしたが、この発明はこれに限定さ
れるものでは無い。配線パターン５２ａは、両面，ある
いは多層のプリント配線基板を用いる場合には、配線パ
ターン５２と分離し、例えば裏面５ｂ側等の、配線パタ
ーン５２が形成されている導体とは異なる層の導体に形
成されてもよい。この場合に配線パターン５２ａは、例
えば、端子部を除いた部分の配線パターン５２と同一形
状にし、配線パターン５２と対向させて形成することが
好ましいものである。これにより、配線パターン５２ａ
は、導体の断面積が広くなることで、接地電位の変動の
原因となる寄生インダクタンスおよび抵抗の値を低減さ
せることが可能となる。
【００２５】実施例２；図２は、請求項３，４に対応す
るこの発明の一実施例に係る３相インバータの要部の接
地電位ラインの構成を周辺回路と共に示す説明図であ
る。本例の３相インバータは、図２に示すように、下側
辺のトランジスタ４０，４１に駆動信号を送出する個別
駆動回路３４，３５には、負極側の基準電位である接地
電位を個別に規定するための個別接地電位ライン４６，
４７を備えている。また、本例の３相インバータが備え
る駆動回路基板５には、個別接地電位ライン４６，４７
に対応する図示しない配線パターンがそれぞれ形成され
ている。これ等の個別接地電位ライン４６，４７は、そ
れぞれ接続線４６ａ，４７ａの１個所で、接地電位ライ
ン４５に接続されている。なお、図２中には示していな
いが、下側辺のトランジスタ４２に駆動信号を送出する
個別駆動回路３６にも、個別接地電位ラインが形成され
ており、しかもこの個別接地電位ラインが１個所で接地
電位ライン４５に接続されていることは、個別駆動回路
３４，３５の場合と同様である。
るこの発明の一実施例に係る３相インバータの要部の接
地電位ラインの構成を周辺回路と共に示す説明図であ
る。本例の３相インバータは、図２に示すように、下側
辺のトランジスタ４０，４１に駆動信号を送出する個別
駆動回路３４，３５には、負極側の基準電位である接地
電位を個別に規定するための個別接地電位ライン４６，
４７を備えている。また、本例の３相インバータが備え
る駆動回路基板５には、個別接地電位ライン４６，４７
に対応する図示しない配線パターンがそれぞれ形成され
ている。これ等の個別接地電位ライン４６，４７は、そ
れぞれ接続線４６ａ，４７ａの１個所で、接地電位ライ
ン４５に接続されている。なお、図２中には示していな
いが、下側辺のトランジスタ４２に駆動信号を送出する
個別駆動回路３６にも、個別接地電位ラインが形成され
ており、しかもこの個別接地電位ラインが１個所で接地
電位ライン４５に接続されていることは、個別駆動回路
３４，３５の場合と同様である。
【００２６】このように、個別駆動回路３４〜３６に、
それぞれ個別に専用の個別接地電位ラインが設けられて
いる本例の駆動回路では、直流主電源（Ｖｄ）から３相
インバータの主回路に供給される直流側主電流（ＩC ）
の分流〔図２中には、分流（Ｉl1）のみを示した。〕
が、接地電位ライン４５に通流した際に、個別接地電位
ライン４６，４７等の接地電位は、接続線４６ａ，４７
ａ等で接続された点の共通の接地電位ライン４５の電位
になる。そして、この電位は、個別接地電位ライン４
６，４７等の相互間では異なる可能性は有るが、同一の
個別接地電位ライン４６，４７等の内部では一様であ
る。これにより、接地電位ライン４５が持つ寄生インダ
クタンス（Ｌ２、Ｌ３、Ｌ４）等に分流が通流すること
が原因となり、接地電位の差異が生じたとしても、各個
別駆動回路４６，４７等の内部においては接地電位に差
異が生じることが無くなる。したがって、各個別駆動回
路４６，４７等の内部における接地電位の差異が原因と
なり、個別駆動回路４６，４７等が誤った駆動信号を送
出することを解消することが可能となるのである。
それぞれ個別に専用の個別接地電位ラインが設けられて
いる本例の駆動回路では、直流主電源（Ｖｄ）から３相
インバータの主回路に供給される直流側主電流（ＩC ）
の分流〔図２中には、分流（Ｉl1）のみを示した。〕
が、接地電位ライン４５に通流した際に、個別接地電位
ライン４６，４７等の接地電位は、接続線４６ａ，４７
ａ等で接続された点の共通の接地電位ライン４５の電位
になる。そして、この電位は、個別接地電位ライン４
６，４７等の相互間では異なる可能性は有るが、同一の
個別接地電位ライン４６，４７等の内部では一様であ
る。これにより、接地電位ライン４５が持つ寄生インダ
クタンス（Ｌ２、Ｌ３、Ｌ４）等に分流が通流すること
が原因となり、接地電位の差異が生じたとしても、各個
別駆動回路４６，４７等の内部においては接地電位に差
異が生じることが無くなる。したがって、各個別駆動回
路４６，４７等の内部における接地電位の差異が原因と
なり、個別駆動回路４６，４７等が誤った駆動信号を送
出することを解消することが可能となるのである。
【００２７】なお、実施例２における今までの説明で
は、半導体スイッチング素子としてＮＰＮ形によるバイ
ポーラ型のトランジスタを使用する場合を例にして説明
してきた。しかし、少なくとも上側辺回路部にＰＮＰ形
のトランジスタ等を使用した場合の３相インバータは、
上側辺回路部でもこれに備えられるトランジスタのエミ
ッタの電位が共通となるので、上記と同様に、個別駆動
回路毎にエミッタ電位を設定する専用の個別の基準電位
ラインを設けることにより、個別駆動回路における誤動
作の発生を低減させることが可能となる。
は、半導体スイッチング素子としてＮＰＮ形によるバイ
ポーラ型のトランジスタを使用する場合を例にして説明
してきた。しかし、少なくとも上側辺回路部にＰＮＰ形
のトランジスタ等を使用した場合の３相インバータは、
上側辺回路部でもこれに備えられるトランジスタのエミ
ッタの電位が共通となるので、上記と同様に、個別駆動
回路毎にエミッタ電位を設定する専用の個別の基準電位
ラインを設けることにより、個別駆動回路における誤動
作の発生を低減させることが可能となる。
【００２８】さらに、実施例１，２における今までの説
明では、半導体変換装置はインバータであるとしてきた
が、これに限定されるものでは無い。すなわち、ブリッ
ジ回路構成をした主回路に半導体スイッチング素子を備
えた半導体変換装置であるならば、交流を直流に変換す
るコンバータであっても差し支えないものである。
明では、半導体変換装置はインバータであるとしてきた
が、これに限定されるものでは無い。すなわち、ブリッ
ジ回路構成をした主回路に半導体スイッチング素子を備
えた半導体変換装置であるならば、交流を直流に変換す
るコンバータであっても差し支えないものである。
【００２９】
【発明の効果】この発明に係る半導体変換装置において
は、以上において説明したように、 半導体スイッチング素子を駆動するそれぞれの個別駆
動回路を搭載する配線パターンを、互いに，プリント配
線基板が持つ絶縁材層を挟んで対向し合う位置関係には
存在しないように形成された構成とすることで、配線パ
ターン間に形成される寄生キャパシタンスの値を極めて
小さな値とすることができる。これにより、配線パター
ン間の寄生キャパシタンスを通って異なる配線パターン
に通流する高周波のノイズ電流の値は極めて小さくな
る。したがって、高周波のノイズ電流により引き起こさ
れる個別駆動回路の誤動作の発生を防止することが可能
となる。また、 基準電位との接続を要する個別駆動回路では、それぞ
れの個別駆動回路に専用の、個別に接地電位等の基準電
位を規定する基準電位ラインを設けることにより、個別
駆動回路内の基準電位を一様にできる。これにより、個
別駆動回路内の基準電位が一様でないことによる個別駆
動回路の誤動作の発生を防止することが可能となる。
は、以上において説明したように、 半導体スイッチング素子を駆動するそれぞれの個別駆
動回路を搭載する配線パターンを、互いに，プリント配
線基板が持つ絶縁材層を挟んで対向し合う位置関係には
存在しないように形成された構成とすることで、配線パ
ターン間に形成される寄生キャパシタンスの値を極めて
小さな値とすることができる。これにより、配線パター
ン間の寄生キャパシタンスを通って異なる配線パターン
に通流する高周波のノイズ電流の値は極めて小さくな
る。したがって、高周波のノイズ電流により引き起こさ
れる個別駆動回路の誤動作の発生を防止することが可能
となる。また、 基準電位との接続を要する個別駆動回路では、それぞ
れの個別駆動回路に専用の、個別に接地電位等の基準電
位を規定する基準電位ラインを設けることにより、個別
駆動回路内の基準電位を一様にできる。これにより、個
別駆動回路内の基準電位が一様でないことによる個別駆
動回路の誤動作の発生を防止することが可能となる。
【００３０】さらに、，項で述べたような半導体変
換装置は、例えば、電動機に可変周波数の交流電圧を供
給して、電動機を制御するインバータに適用することが
でき、個別駆動回路の誤動作が低減されることで、その
信頼性が向上され、アーム短絡等の大事故につながる危
険を排除することが可能となるとの効果がある。
換装置は、例えば、電動機に可変周波数の交流電圧を供
給して、電動機を制御するインバータに適用することが
でき、個別駆動回路の誤動作が低減されることで、その
信頼性が向上され、アーム短絡等の大事故につながる危
険を排除することが可能となるとの効果がある。
【図１】請求項１，２に対応するこの発明の一実施例に
係わる３相インバータの駆動回路基板の構成を示す説明
図
係わる３相インバータの駆動回路基板の構成を示す説明
図
【図２】請求項３，４に対応するこの発明の一実施例に
係る３相インバータの要部の接地電位ラインの構成を周
辺回路と共に示す説明図
係る３相インバータの要部の接地電位ラインの構成を周
辺回路と共に示す説明図
【図３】３相インバータの一般の回路構成を示す回路図
【図４】３相インバータの一般の構成を示す断面図
【図５】従来例の３相インバータの駆動回路基板の構成
を示す説明図
を示す説明図
【図６】従来例の３相インバータの要部の接地電位ライ
ンの構成を周辺回路と共に示す説明図
ンの構成を周辺回路と共に示す説明図
【図７】従来例の３相インバータの駆動回路基板が備え
る接地電位ラインの配線パターンの要部の配置を示す説
明図
る接地電位ラインの配線パターンの要部の配置を示す説
明図
５ 駆動回路基板 ５ａ 表面 １１ 配線パターン １２ 配線パターン １３ 配線パターン １４ 個別駆動回路 １５ 個別駆動回路 １６ 個別駆動回路 ３１ 配線パターン ３４ 個別駆動回路 ３５ 個別駆動回路 ３６ 個別駆動回路 ４５ 基準電位ライン ４６ 基準電位ライン ４７ 基準電位ライン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 7/48 Ｚ 9181−5Ｈ
Claims (4)
- 【請求項１】ブリッジ回路構成を有し、少なくとも１つ
の上側辺と，少なくとも１つの下側辺とのそれぞれに半
導体スイッチング素子が備えられた主回路と、プリント
配線基板が持つ箔状の導体による配線パターン上に搭載
されて，半導体スイッチング素子にスイッチング動作を
行わせるべく駆動するよう，それぞれの半導体スイッチ
ング素子に対応させて設けられた個別駆動回路を有し、
しかも、上側辺に備えられた半導体スイッチング素子を
駆動する個別駆動回路と，下側辺に備えられた半導体ス
イッチング素子を駆動する個別駆動回路とを，同一のプ
リント配線基板上に搭載してなる駆動回路とを備えた装
置であって、 上側辺に備えられた半導体スイッチング素子を駆動する
個別駆動回路が搭載される配線パターンと、下側辺に備
えられた半導体スイッチング素子を駆動する個別駆動回
路が搭載される配線パターンとは、互いに，プリント配
線基板が持つ絶縁材層を挟んで対向し合う位置関係には
存在しないように形成されてなることを特徴とする半導
体変換装置。 - 【請求項２】３相ブリッジ回路構成を有し、上側の各辺
と下側の各辺とのそれぞれに半導体スイッチング素子が
備えられた主回路と、プリント配線基板が持つ箔状の導
体による配線パターン上に搭載されて，半導体スイッチ
ング素子にスイッチング動作を行わせるべく駆動するよ
う，それぞれの半導体スイッチング素子に対応させて設
けられた個別駆動回路を有し、しかも、上側辺に備えら
れた半導体スイッチング素子を駆動する個別駆動回路
と，下側辺に備えられた半導体スイッチング素子を駆動
する個別駆動回路とを，同一のプリント配線基板上に搭
載してなる駆動回路とを備えた装置であって、 上側辺に備えられた半導体スイッチング素子を駆動する
個別駆動回路が搭載される配線パターンと、下側辺に備
えられた半導体スイッチング素子を駆動する個別駆動回
路が搭載される配線パターンとは、互いに，プリント配
線基板が持つ絶縁材層を挟んで対向し合う位置関係には
存在しないように形成されてなることを特徴とする半導
体変換装置。 - 【請求項３】ブリッジ回路構成を有し、少なくとも２つ
の上側辺と，少なくとも２つの下側辺とのそれぞれに半
導体スイッチング素子が備えられた主回路と、プリント
配線基板が持つ箔状の導体による配線パターン上に搭載
されて，半導体スイッチング素子にスイッチング動作を
行わせるべく駆動するよう，それぞれの半導体スイッチ
ング素子に対応させて設けられた個別駆動回路を有し、
しかも、上側辺および／または下側辺に備えられた半導
体スイッチング素子を駆動する個別駆動回路を，同一の
プリント配線基板上に搭載してなる駆動回路とを備えた
装置であって、 上側辺または下側辺のそれぞれの半導体スイッチング素
子を駆動するそれぞれの個別駆動回路は、専用の基準電
位を規定する個別の基準電位ラインを備え、駆動回路
は、上側辺または下側辺のそれぞれの個別駆動回路に共
通の基準電位を規定する共通の基準電位ラインを備え、
上側辺および下側辺の個別駆動回路が備えるそれぞれの
個別の基準電位ラインは、対応する辺の共通の基準電位
ラインに対して１個所で接続されてなることを特徴とす
る半導体変換装置。 - 【請求項４】３相ブリッジ回路構成を有し、上側の各辺
と下側の各辺とのそれぞれに半導体スイッチング素子が
備えられた主回路と、プリント配線基板が持つ箔状の導
体による配線パターン上に搭載されて，半導体スイッチ
ング素子にスイッチング動作を行わせるべく駆動するよ
う，それぞれの半導体スイッチング素子に対応させて設
けられた個別駆動回路を有し、しかも、上側辺および／
または下側辺に備えられた半導体スイッチング素子を駆
動する個別駆動回路を，同一のプリント配線基板上に搭
載してなる駆動回路とを備えた装置であって、 上側辺または下側辺のそれぞれの半導体スイッチング素
子を駆動するそれぞれの個別駆動回路は、専用の基準電
位を規定する個別の基準電位ラインを備え、駆動回路
は、上側辺または下側辺のそれぞれの個別駆動回路に共
通の基準電位を規定する共通の基準電位ラインを備え、
上側辺および下側辺の個別駆動回路が備えるそれぞれの
個別の基準電位ラインは、対応する辺の共通の基準電位
ラインに対して１個所で接続されてなることを特徴とす
る半導体変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28541893A JP3149648B2 (ja) | 1992-11-18 | 1993-11-16 | 半導体変換装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-307397 | 1992-11-18 | ||
| JP30739792 | 1992-11-18 | ||
| JP28541893A JP3149648B2 (ja) | 1992-11-18 | 1993-11-16 | 半導体変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06237574A true JPH06237574A (ja) | 1994-08-23 |
| JP3149648B2 JP3149648B2 (ja) | 2001-03-26 |
Family
ID=26555879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28541893A Expired - Fee Related JP3149648B2 (ja) | 1992-11-18 | 1993-11-16 | 半導体変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149648B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010252490A (ja) * | 2009-04-14 | 2010-11-04 | Toshiba Corp | ゲート駆動基板及び電力変換装置 |
| WO2017033244A1 (ja) * | 2015-08-21 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| JP2018038215A (ja) * | 2016-09-01 | 2018-03-08 | 富士電機株式会社 | 電力変換装置 |
| JP2018038216A (ja) * | 2016-09-01 | 2018-03-08 | 富士電機株式会社 | 電力変換装置 |
-
1993
- 1993-11-16 JP JP28541893A patent/JP3149648B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010252490A (ja) * | 2009-04-14 | 2010-11-04 | Toshiba Corp | ゲート駆動基板及び電力変換装置 |
| WO2017033244A1 (ja) * | 2015-08-21 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| US10314169B2 (en) | 2015-08-21 | 2019-06-04 | Renesas Electronics Corporation | Electronic device |
| JP2018038215A (ja) * | 2016-09-01 | 2018-03-08 | 富士電機株式会社 | 電力変換装置 |
| JP2018038216A (ja) * | 2016-09-01 | 2018-03-08 | 富士電機株式会社 | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3149648B2 (ja) | 2001-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077595A (en) | Semiconductor device | |
| US5296735A (en) | Power semiconductor module with multiple shielding layers | |
| JP4277169B2 (ja) | 電力用半導体モジュール | |
| JP6288769B2 (ja) | 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体 | |
| JPH0855956A (ja) | 駆動回路装置モジュール | |
| JP2006197735A (ja) | インバータ装置 | |
| JP2001274322A (ja) | パワー半導体モジュール | |
| JP2000133768A (ja) | 半導体パワーモジュール | |
| US6266258B1 (en) | Power substrate element topology | |
| JPH0621330A (ja) | 半導体パワーモジュール | |
| JPH06237574A (ja) | 半導体変換装置 | |
| JPH06101636B2 (ja) | 半導体装置 | |
| EP0598563B1 (en) | Semiconductor conversion device | |
| JPH05218252A (ja) | 半導体装置 | |
| JP4246040B2 (ja) | 半導体装置の実装体 | |
| JP2902993B2 (ja) | 混成集積回路 | |
| JP2600516B2 (ja) | 半導体装置 | |
| JP4009901B2 (ja) | 電力変換回路 | |
| JPH03156964A (ja) | 混成集積回路 | |
| JPH03108749A (ja) | 電力変換装置用トランジスタモジュール | |
| JP2614599B2 (ja) | 混成集積回路 | |
| JP2693016B2 (ja) | 混成集積回路装置 | |
| JPH11346477A (ja) | インバータ装置 | |
| JP2664523B2 (ja) | 混成集積回路装置 | |
| JP2804753B2 (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |