JP2804753B2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2804753B2 JP2804753B2 JP9118674A JP11867497A JP2804753B2 JP 2804753 B2 JP2804753 B2 JP 2804753B2 JP 9118674 A JP9118674 A JP 9118674A JP 11867497 A JP11867497 A JP 11867497A JP 2804753 B2 JP2804753 B2 JP 2804753B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- active filter
- reactor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Rectifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電力アクティブ・フ
ィルタを絶縁金属基板上に実装する混成集積回路装置に
関し、詳細には、スイッチング動作に基づく絶縁金属基
板から外部構造への漏れ電流が抑制されるアクティブ・
フィルタを実装した混成集積回路装置に関する。
ィルタを絶縁金属基板上に実装する混成集積回路装置に
関し、詳細には、スイッチング動作に基づく絶縁金属基
板から外部構造への漏れ電流が抑制されるアクティブ・
フィルタを実装した混成集積回路装置に関する。
【０００２】
【従来の技術】近年、整流電源のノイズ対策の点からア
クティブ・フィルタが注目されている。一般的なアクテ
ィブ・フィルタを図６を参照して説明する。アクティブ
・フィルタはダイオードＤ1 〜Ｄ4 からなるブリッジ整
流回路、このブリッジ整流回路の交流入力端子と電圧Ｖ
acで示される商用交流電源間に接続されるリアクタＬ、
ブリッジ整流回路の対の直流出力端子間に並列接続され
るトランジスタＱ、ブリッジ整流回路の直流出力を平滑
するコンデンサＣd 、ブリッジ整流回路の直流出力端子
と平滑コンデンサＣd 間に接続されるダンパ・ダイオー
ドＤ5 から回路構成される。なお、トランジスタＱの動
作を制御するための通常、１５ＫHz以上の周波数の制御
パルスφを出力する制御回路は省略されている。
クティブ・フィルタが注目されている。一般的なアクテ
ィブ・フィルタを図６を参照して説明する。アクティブ
・フィルタはダイオードＤ1 〜Ｄ4 からなるブリッジ整
流回路、このブリッジ整流回路の交流入力端子と電圧Ｖ
acで示される商用交流電源間に接続されるリアクタＬ、
ブリッジ整流回路の対の直流出力端子間に並列接続され
るトランジスタＱ、ブリッジ整流回路の直流出力を平滑
するコンデンサＣd 、ブリッジ整流回路の直流出力端子
と平滑コンデンサＣd 間に接続されるダンパ・ダイオー
ドＤ5 から回路構成される。なお、トランジスタＱの動
作を制御するための通常、１５ＫHz以上の周波数の制御
パルスφを出力する制御回路は省略されている。
【０００３】次に、このアクティブ・フィルタの動作を
説明する。商用交流のリアクタＬ側が正となる半周期に
おいては、トランジスタＱがハイレベルの制御パルスφ
によりオンする間、リアクタＬ−ダイオードＤ1 −トラ
ンジスタＱ−ダイオードＤ4 により閉回路を形成してリ
アクタＬに電流が流れ、また商用交流のリアクタＬ側が
負となる半周期においては、トランジスタＱがオンする
間、ダイオードＤ2 −トランジスタＱ−ダイオードＤ3
−リアクタＬにより閉回路を形成し同様にリアクタＬに
電流が流れる。そして、制御パルスφがローレベルにな
りトランジスタＱがオフすると、先の２つの閉回路が開
路されてリアクタＬに逆起電力が発生する。この逆起電
力は商用交流と同位相であるため、トランジスタＱがオ
フする間において、リアクタＬの逆起電力と商用交流の
電圧が加算された電圧がブリッジ整流回路に入力され、
この整流出力がダンバ・ダイオードＤ5 を順バイアスし
て平滑コンデンサＣd に充電される。
説明する。商用交流のリアクタＬ側が正となる半周期に
おいては、トランジスタＱがハイレベルの制御パルスφ
によりオンする間、リアクタＬ−ダイオードＤ1 −トラ
ンジスタＱ−ダイオードＤ4 により閉回路を形成してリ
アクタＬに電流が流れ、また商用交流のリアクタＬ側が
負となる半周期においては、トランジスタＱがオンする
間、ダイオードＤ2 −トランジスタＱ−ダイオードＤ3
−リアクタＬにより閉回路を形成し同様にリアクタＬに
電流が流れる。そして、制御パルスφがローレベルにな
りトランジスタＱがオフすると、先の２つの閉回路が開
路されてリアクタＬに逆起電力が発生する。この逆起電
力は商用交流と同位相であるため、トランジスタＱがオ
フする間において、リアクタＬの逆起電力と商用交流の
電圧が加算された電圧がブリッジ整流回路に入力され、
この整流出力がダンバ・ダイオードＤ5 を順バイアスし
て平滑コンデンサＣd に充電される。
【０００４】従来では、このアクティブ・フィルタをデ
ィスクリート部品により構成していたが、各ディスクリ
ート部品間の配線が長くなり、その配線のインダクタン
ス成分により新たなスイッチングノイズを誘導してい
た。このため、大きなシールド構造内にアクティブ・フ
ィルタを収容する必要が生じ、電源装置の縮小の要求に
充分に応えることができなかった。
ィスクリート部品により構成していたが、各ディスクリ
ート部品間の配線が長くなり、その配線のインダクタン
ス成分により新たなスイッチングノイズを誘導してい
た。このため、大きなシールド構造内にアクティブ・フ
ィルタを収容する必要が生じ、電源装置の縮小の要求に
充分に応えることができなかった。
【０００５】そこで、本件発明者はこのアクティブ・フ
ィルタを絶縁金属基板上に実装した混成集積回路装置を
特願昭６３−２５８０号で提案した。次に図７を参照し
てこの混成集積回路装置を説明する。即ち、アルミニウ
ム等の金属基板(40)の両表面を陽極酸化して形成した絶
縁酸化膜(42)で被覆し、この一方の絶縁酸化膜(42)上に
エポキシ等の絶縁樹脂膜(46)を介して銅箔の回路パター
ン(48)が形成される。そして、この回路パターン(48)上
にダイオードＤ1 〜Ｄ4 およびＤ5 、トランジスタＱ、
さらには制御回路を構成する回路部品をチップ形状で表
面実装して、極めて小型のアクティブ・フィルタが実現
されている。なお、図７から明らかなように、回路パタ
ーン(48)のうち、グランド・パターンは絶縁酸化膜(42)
および絶縁樹脂層(46)による浮遊容量を除去する目的
で、絶縁酸化膜(42)下の金属基板とボンディングワイア
(54)で接続されている。
ィルタを絶縁金属基板上に実装した混成集積回路装置を
特願昭６３−２５８０号で提案した。次に図７を参照し
てこの混成集積回路装置を説明する。即ち、アルミニウ
ム等の金属基板(40)の両表面を陽極酸化して形成した絶
縁酸化膜(42)で被覆し、この一方の絶縁酸化膜(42)上に
エポキシ等の絶縁樹脂膜(46)を介して銅箔の回路パター
ン(48)が形成される。そして、この回路パターン(48)上
にダイオードＤ1 〜Ｄ4 およびＤ5 、トランジスタＱ、
さらには制御回路を構成する回路部品をチップ形状で表
面実装して、極めて小型のアクティブ・フィルタが実現
されている。なお、図７から明らかなように、回路パタ
ーン(48)のうち、グランド・パターンは絶縁酸化膜(42)
および絶縁樹脂層(46)による浮遊容量を除去する目的
で、絶縁酸化膜(42)下の金属基板とボンディングワイア
(54)で接続されている。
【０００６】斯る混成集積回路装置を電子機器へ組み込
む場合、金属基板(40)の裏面の絶縁酸化膜(42)をシャー
シに当接させて放熱性のよい構造で実装されるのが普通
である。従って、この構造では金属基板(40)と電子機器
のシャーシ間で少なくとも絶縁酸化膜(42)を誘電体とす
る浮遊容量ＣP （図８参照）が金属基板(40)の全面にわ
たり生ずる。
む場合、金属基板(40)の裏面の絶縁酸化膜(42)をシャー
シに当接させて放熱性のよい構造で実装されるのが普通
である。従って、この構造では金属基板(40)と電子機器
のシャーシ間で少なくとも絶縁酸化膜(42)を誘電体とす
る浮遊容量ＣP （図８参照）が金属基板(40)の全面にわ
たり生ずる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た混成集積回路装置は、アクティブ・フィルタのトラン
ジスタＱのエミッタ電位が高周波で大きく変動し、これ
が絶縁金属基板を介して電子機器のシャーシにノイズと
して流出するという絶縁金属基板を用いたことによる特
有の問題を有する。
た混成集積回路装置は、アクティブ・フィルタのトラン
ジスタＱのエミッタ電位が高周波で大きく変動し、これ
が絶縁金属基板を介して電子機器のシャーシにノイズと
して流出するという絶縁金属基板を用いたことによる特
有の問題を有する。
【０００８】この問題点の原因を図８（Ａ）（Ｂ）を参
照して説明する。図８（Ａ）は商用交流のリアクタＬ側
が正となる半周期での混成集積回路装置の等価回路を示
している。正の半周期においては、リアクタＬ−ダイオ
ードＤ1−トランジスタＱ−ダイオードＤ4 により閉回
路が形成され、リアクタＬがトランジスタＱのコレクタ
負荷となる位置にある。
照して説明する。図８（Ａ）は商用交流のリアクタＬ側
が正となる半周期での混成集積回路装置の等価回路を示
している。正の半周期においては、リアクタＬ−ダイオ
ードＤ1−トランジスタＱ−ダイオードＤ4 により閉回
路が形成され、リアクタＬがトランジスタＱのコレクタ
負荷となる位置にある。
【０００９】これに対し、図８（Ｂ）は商用交流のリア
クタＬ側が負となる半周期での混成集積回路装置の等価
回路を示している。負の半周期においては、ダイオード
Ｄ2−トランジスタＱ−ダイオードＤ3 −リアクタＬに
より閉回路が形成され、リアクタＬがトランジスタＱの
エミッタ負荷となる。
クタＬ側が負となる半周期での混成集積回路装置の等価
回路を示している。負の半周期においては、ダイオード
Ｄ2−トランジスタＱ−ダイオードＤ3 −リアクタＬに
より閉回路が形成され、リアクタＬがトランジスタＱの
エミッタ負荷となる。
【００１０】これから明らかなように、正の半周期（図
８（Ａ））ではトランジスタＱのコレクタ電位が平滑コ
ンデンサＣd の充電電圧とグランド電位間を制御パルス
φの周波数でスイッチングするように変化する。なお、
エミッタ電位はグランド電位を維持する。しかし、負の
半周期（図８（Ｂ））ではリアクタＬがトランジスタＱ
のエミッタ負荷となるため、エミッタ電位は平滑コンデ
ンサＣd の充電電圧とグランド電位間を制御パルスφの
周波数でスイッチングするように変化する。
８（Ａ））ではトランジスタＱのコレクタ電位が平滑コ
ンデンサＣd の充電電圧とグランド電位間を制御パルス
φの周波数でスイッチングするように変化する。なお、
エミッタ電位はグランド電位を維持する。しかし、負の
半周期（図８（Ｂ））ではリアクタＬがトランジスタＱ
のエミッタ負荷となるため、エミッタ電位は平滑コンデ
ンサＣd の充電電圧とグランド電位間を制御パルスφの
周波数でスイッチングするように変化する。
【００１１】混成集積回路装置のグランド・パターンと
アルミニウム基板(40)とはボンディングワイア(54)で接
続されているので、前記負の半周期においては、アルミ
ニウム基板(40)の電位が平滑コンデンサＣd の充電電圧
とグランド電位間を制御パルスφの周波数でスイッチン
グするように変化する。
アルミニウム基板(40)とはボンディングワイア(54)で接
続されているので、前記負の半周期においては、アルミ
ニウム基板(40)の電位が平滑コンデンサＣd の充電電圧
とグランド電位間を制御パルスφの周波数でスイッチン
グするように変化する。
【００１２】これがアルミニウム基板(40)と電子機器の
シャーシ間に形成される浮遊容量Ｃp を介して電子機器
のシャーシにスイッチング・ノイズとして流出する。
シャーシ間に形成される浮遊容量Ｃp を介して電子機器
のシャーシにスイッチング・ノイズとして流出する。
【００１３】
【課題を解決するための手段】本発明は、斯る問題点に
鑑みてなされ、絶縁金属基板の回路パターン上に、アク
ティブ・フィルタを構成する整流回路、前記アクティブ
・フィルタを構成するスイッチング素子、前記アクティ
ブフィルタを構成するスイッチング素子より充電電圧を
取り出すダイオード、及び前記アクティブ・フィルタか
らの出力を入力とする、複数のスイッチング素子からな
るインバータ回路が少なくとも実装され、前記整流回路
の直流出力端子と前記アクティブ・フィルタを構成する
スイッチング素子間にリアクタが接続され、前記ダイオ
ードの出力側に充電用のコンデンサが接続されたことに
より、更に、前記アクティブ・フィルタ及び前記インバ
ータ回路は前記基板上に実装された共通の制御回路で制
御することにより、従来の問題点を大幅に改善した混成
集積回路装置を実現するものである。
鑑みてなされ、絶縁金属基板の回路パターン上に、アク
ティブ・フィルタを構成する整流回路、前記アクティブ
・フィルタを構成するスイッチング素子、前記アクティ
ブフィルタを構成するスイッチング素子より充電電圧を
取り出すダイオード、及び前記アクティブ・フィルタか
らの出力を入力とする、複数のスイッチング素子からな
るインバータ回路が少なくとも実装され、前記整流回路
の直流出力端子と前記アクティブ・フィルタを構成する
スイッチング素子間にリアクタが接続され、前記ダイオ
ードの出力側に充電用のコンデンサが接続されたことに
より、更に、前記アクティブ・フィルタ及び前記インバ
ータ回路は前記基板上に実装された共通の制御回路で制
御することにより、従来の問題点を大幅に改善した混成
集積回路装置を実現するものである。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１は本発明に採用する特徴的なアクティ
ブ・フィルタの回路構成を示す。このアクティブ・フィ
ルタは、同図に示されるように、ダイオードＤ1 〜Ｄ4
からなるブリッジ整流回路、本発明の特徴であるブリッ
ジ整流回路の正の直流出力端に一端が接続されるリアク
タＬ、このリアクタＬの他端とグランド間にコレクタ、
エミッタがそれぞれ接続されるトランジスタＱo 、この
トランジスタＱoのコレクタにアノードが接続されるダ
ンパ・ダイオードＤ5 、このダンパ・ダイオードＤ5 の
カソードとグランド間に接続される平滑コンデンサＣd
およびトランジスタＱo のベースに制御パルスφを供給
する制御回路ＣＯＭから構成される。
て説明する。図１は本発明に採用する特徴的なアクティ
ブ・フィルタの回路構成を示す。このアクティブ・フィ
ルタは、同図に示されるように、ダイオードＤ1 〜Ｄ4
からなるブリッジ整流回路、本発明の特徴であるブリッ
ジ整流回路の正の直流出力端に一端が接続されるリアク
タＬ、このリアクタＬの他端とグランド間にコレクタ、
エミッタがそれぞれ接続されるトランジスタＱo 、この
トランジスタＱoのコレクタにアノードが接続されるダ
ンパ・ダイオードＤ5 、このダンパ・ダイオードＤ5 の
カソードとグランド間に接続される平滑コンデンサＣd
およびトランジスタＱo のベースに制御パルスφを供給
する制御回路ＣＯＭから構成される。
【００１５】制御回路ＣＯＭの主回路はマイクロコンピ
ュータにより構成されて、15ＫHz以上の周波数の制御パ
ルスφを出力している。また、図示されていないが、こ
の制御回路ＣＯＭは負荷電流の大きさを検知して制御パ
ルスφの周波数により、あるいはデューティによりフィ
ードバック制御を行い、さらには基板温度およびトラン
ジスタＱo のエミッタ電流を計測してアクティブ・フィ
ルタが熱的に暴走しないような制御も行う。なお、本実
施例の制御回路ＣＯＭにはマイクロコンピュータが使用
されたが、その他として、コンパレータ、オペアンプ等
の周知の回路構成によっても所定の制御を行うことがで
きることは説明するまでもない。
ュータにより構成されて、15ＫHz以上の周波数の制御パ
ルスφを出力している。また、図示されていないが、こ
の制御回路ＣＯＭは負荷電流の大きさを検知して制御パ
ルスφの周波数により、あるいはデューティによりフィ
ードバック制御を行い、さらには基板温度およびトラン
ジスタＱo のエミッタ電流を計測してアクティブ・フィ
ルタが熱的に暴走しないような制御も行う。なお、本実
施例の制御回路ＣＯＭにはマイクロコンピュータが使用
されたが、その他として、コンパレータ、オペアンプ等
の周知の回路構成によっても所定の制御を行うことがで
きることは説明するまでもない。
【００１６】トランジスタＱo は図示のバイボーラ構造
のトランジスタに限定されるものではなく、パワーＭＯ
Ｓトランジスタ、ＳＩＴ、ＩＧＢＴ等高速動作が可能な
他の素子に変更することができる。また、整流回路も図
示のブリッジ整流回路に限定されるものではなく、周知
のあらゆる方式の整流回路を使用することができる。
のトランジスタに限定されるものではなく、パワーＭＯ
Ｓトランジスタ、ＳＩＴ、ＩＧＢＴ等高速動作が可能な
他の素子に変更することができる。また、整流回路も図
示のブリッジ整流回路に限定されるものではなく、周知
のあらゆる方式の整流回路を使用することができる。
【００１７】次に、図２を参照して上記構成されるアク
ティブ・フィルタの動作を説明する。商用交流のダイオ
ードＤ1 とＤ3 の接続点電位が正となる半周期では、制
御回路ＣＯＭから出力される１５ＫHz以上の周波数の制
御パルスφがハイレベルのときトランジスタＱo がオン
し、ダイオードＤ1 −リアクタＬ−トランジスタＱo−
ダイオードＤ4 の閉回路が形成されてリアクタＬに電流
ｉL が流れる。そして、制御パルスφがローレベルのと
きトランジスタＱo がオフして先の閉回路が開路される
と、リアクタＬはそれ以前の電気的状態を持続させよう
として逆起電力を発生する。このリアクタＬの逆起電力
とブリッジ整流回路出力とが加算された電圧はコンデン
サ入力型の整流回路に比較して長い期間において平滑コ
ンデンサＣd の充電電圧を上回り、ダンパ・ダイオード
Ｄ5 を介して平滑コンデンサＣdを充電する。
ティブ・フィルタの動作を説明する。商用交流のダイオ
ードＤ1 とＤ3 の接続点電位が正となる半周期では、制
御回路ＣＯＭから出力される１５ＫHz以上の周波数の制
御パルスφがハイレベルのときトランジスタＱo がオン
し、ダイオードＤ1 −リアクタＬ−トランジスタＱo−
ダイオードＤ4 の閉回路が形成されてリアクタＬに電流
ｉL が流れる。そして、制御パルスφがローレベルのと
きトランジスタＱo がオフして先の閉回路が開路される
と、リアクタＬはそれ以前の電気的状態を持続させよう
として逆起電力を発生する。このリアクタＬの逆起電力
とブリッジ整流回路出力とが加算された電圧はコンデン
サ入力型の整流回路に比較して長い期間において平滑コ
ンデンサＣd の充電電圧を上回り、ダンパ・ダイオード
Ｄ5 を介して平滑コンデンサＣdを充電する。
【００１８】また、商用交流のダイオードＤ1 とＤ3 の
接続点電位が負となる半周期では、制御パルスφがハイ
レベルのときトランジスタＱo がオンし、ダイオードＤ
2 −リアクタＬ−トランジスタＱ0 −ダイオードＤ3 の
閉回路が形成されてリアクタＬに電流ｉL が流れる。そ
して、制御パルスφがローレベルとなってトランジスタ
Ｑo がオフし、先の閉回路が開路されると、先と同様に
リアクタＬに逆起電力を生じ、逆起電力とブリッジ整流
回路出力とが加算された電圧により平滑コンデンサＣd
が充電される。
接続点電位が負となる半周期では、制御パルスφがハイ
レベルのときトランジスタＱo がオンし、ダイオードＤ
2 −リアクタＬ−トランジスタＱ0 −ダイオードＤ3 の
閉回路が形成されてリアクタＬに電流ｉL が流れる。そ
して、制御パルスφがローレベルとなってトランジスタ
Ｑo がオフし、先の閉回路が開路されると、先と同様に
リアクタＬに逆起電力を生じ、逆起電力とブリッジ整流
回路出力とが加算された電圧により平滑コンデンサＣd
が充電される。
【００１９】図３（Ａ）（Ｂ）を参照してさらに詳細に
説明する。図３（Ａ）は商用交流のダイオードＤ1 とダ
イオードＤ3 の接続点電位が正となる半周期での混成集
積回路装置の等価回路を示している。この正の半周期に
おいては、ダイオードＤ1 −リアクタＬ−トランジスタ
Ｑo −ダイオードＤ4 により閉回路が形成され、リアク
タＬがトランジスタＱo のコレクタ負荷となる位置にあ
る。
説明する。図３（Ａ）は商用交流のダイオードＤ1 とダ
イオードＤ3 の接続点電位が正となる半周期での混成集
積回路装置の等価回路を示している。この正の半周期に
おいては、ダイオードＤ1 −リアクタＬ−トランジスタ
Ｑo −ダイオードＤ4 により閉回路が形成され、リアク
タＬがトランジスタＱo のコレクタ負荷となる位置にあ
る。
【００２０】これに対して、図３（Ｂ）は商用交流のダ
イオードＤ1 とＤ3 の接続点電位が負となる半周期での
混成集積回路装置の等価回路を示している。負の半周期
においては、ダイオードＤ2 −リアクタＬ−トランジス
タＱo −ダイオードＤ3 により閉回路が形成され、リア
クタＬは正の半周期と同様にトランジスタＱo のコレク
タ負荷となっている。
イオードＤ1 とＤ3 の接続点電位が負となる半周期での
混成集積回路装置の等価回路を示している。負の半周期
においては、ダイオードＤ2 −リアクタＬ−トランジス
タＱo −ダイオードＤ3 により閉回路が形成され、リア
クタＬは正の半周期と同様にトランジスタＱo のコレク
タ負荷となっている。
【００２１】従って、このアクティブ・フィルタの回路
構成によれば、商用交流の正の半周期でも、負の半周期
でも常にリアクタＬはトランジスタＱo のコレクタ側に
挿入されるので、トランジスタＱo のエミッタ電位は常
にグランド電位に安定する。
構成によれば、商用交流の正の半周期でも、負の半周期
でも常にリアクタＬはトランジスタＱo のコレクタ側に
挿入されるので、トランジスタＱo のエミッタ電位は常
にグランド電位に安定する。
【００２２】図４を参照し、上記したアクティブ・フィ
ルタを、リアクタＬおよび平滑コンデンサＣd を除い
て、絶縁金属基板に実装した実施例の具体構造を説明す
る。
ルタを、リアクタＬおよび平滑コンデンサＣd を除い
て、絶縁金属基板に実装した実施例の具体構造を説明す
る。
【００２３】斜線が施された回路パターンはグランド・
パターンであり、回路基板はそのグランド・パターンの
一部により、図面の略上半分の空白部分に対応する小信
号回路ブロックと図面下半分に対応する大電流回路ブロ
ックに２分割される。本実施例では小信号回路ブロック
から大電流回路ブロックに供給される制御パルスφの配
線、あるいは大電流回路ブロックから小信号回路ブロッ
クへ供給されるトランジスタＱo のエミッタ電位の配線
は前記グランド・パターンの一部を迂回するように形成
されているが、これに限定されるものではなく、例え
ば、トランジスタＱo のエミッタ電位の配線は小信号回
路ブロックの所定の位置へボンディングワイアによって
接続（ジャンピングワイア接続）してもよい。
パターンであり、回路基板はそのグランド・パターンの
一部により、図面の略上半分の空白部分に対応する小信
号回路ブロックと図面下半分に対応する大電流回路ブロ
ックに２分割される。本実施例では小信号回路ブロック
から大電流回路ブロックに供給される制御パルスφの配
線、あるいは大電流回路ブロックから小信号回路ブロッ
クへ供給されるトランジスタＱo のエミッタ電位の配線
は前記グランド・パターンの一部を迂回するように形成
されているが、これに限定されるものではなく、例え
ば、トランジスタＱo のエミッタ電位の配線は小信号回
路ブロックの所定の位置へボンディングワイアによって
接続（ジャンピングワイア接続）してもよい。
【００２４】さらに、このグランド・パターンは高周
波、大電流が流れるトランジスタＱoのエミッタに最も
近い位置でアルミニウム基板にボンディングワイアＷで
接続されて、アルミニウム基板電位をグランド・パター
ン電位と等電位にしている。
波、大電流が流れるトランジスタＱoのエミッタに最も
近い位置でアルミニウム基板にボンディングワイアＷで
接続されて、アルミニウム基板電位をグランド・パター
ン電位と等電位にしている。
【００２５】大電流回路ブロックには、ブリッジ整流回
路を構成するダイオードＤ1 〜Ｄ4、ダンパ・ダイオー
ドＤ5 、トランジスタＱo がヒートシンクを介して表面
実装され、さらにトランジスタＱo のエミッタ電流を制
限し、またその値を計測するためのエミッタ抵抗Ｒが形
成される。これら素子は先の小信号回路ブロックと大電
流回路ブロックを分割するグランド・パターン部に電流
が流れないようにそれぞれ配置される。大電流回路ブロ
ックと外部回路とを接続する外部リード端子と小信号回
路ブロックの外部リード端子は互いの結合が疎になるよ
うに回路基板の相対する周端辺に配置される。
路を構成するダイオードＤ1 〜Ｄ4、ダンパ・ダイオー
ドＤ5 、トランジスタＱo がヒートシンクを介して表面
実装され、さらにトランジスタＱo のエミッタ電流を制
限し、またその値を計測するためのエミッタ抵抗Ｒが形
成される。これら素子は先の小信号回路ブロックと大電
流回路ブロックを分割するグランド・パターン部に電流
が流れないようにそれぞれ配置される。大電流回路ブロ
ックと外部回路とを接続する外部リード端子と小信号回
路ブロックの外部リード端子は互いの結合が疎になるよ
うに回路基板の相対する周端辺に配置される。
【００２６】また、外部接続される平滑コンデンサＣd
とダンパ・ダイオードＤ5 の距離は平滑コンデンサＣd
の充放電能に大きく影響するため、ダンパ・ダイオード
Ｄ5は図４にＶ+ で示す端子に近接して配置される。ま
た、同様な理由によりこのＶ+ で示す端子とグランド端
子ＧＮＤは隣接配置される。なお、図４に示される混成
集積回路装置の断面構造は図７と共通であるので説明は
省略する。
とダンパ・ダイオードＤ5 の距離は平滑コンデンサＣd
の充放電能に大きく影響するため、ダンパ・ダイオード
Ｄ5は図４にＶ+ で示す端子に近接して配置される。ま
た、同様な理由によりこのＶ+ で示す端子とグランド端
子ＧＮＤは隣接配置される。なお、図４に示される混成
集積回路装置の断面構造は図７と共通であるので説明は
省略する。
【００２７】斯上した本発明の混成集積回路装置は、放
熱性を考慮して電子機器のシャーシに絶縁金属基板の裏
面を当接させて取り付けられる。このために絶縁金属基
板の金属基板とシャーシ間には浮遊容量Ｃp が図３に示
す如く介在する構造となる。しかし、金属基板はグラン
ド・パターン（図４斜線部）とボンディングワイアＷで
接続されているのでグランド・パターンの電位と同じに
なる。
熱性を考慮して電子機器のシャーシに絶縁金属基板の裏
面を当接させて取り付けられる。このために絶縁金属基
板の金属基板とシャーシ間には浮遊容量Ｃp が図３に示
す如く介在する構造となる。しかし、金属基板はグラン
ド・パターン（図４斜線部）とボンディングワイアＷで
接続されているのでグランド・パターンの電位と同じに
なる。
【００２８】本発明によれば、グランド・パターン、即
ちトランジスタＱo のエミッタ電位は前述した如くグラ
ンド電位に安定しているので、この浮遊容量Ｃp を介し
て商用交流の負の半周期でスイッチング・ノイズがシャ
ーシに流失するおそれがなくなる。
ちトランジスタＱo のエミッタ電位は前述した如くグラ
ンド電位に安定しているので、この浮遊容量Ｃp を介し
て商用交流の負の半周期でスイッチング・ノイズがシャ
ーシに流失するおそれがなくなる。
【００２９】図５に実施例の変形例の回路を示す。先の
実施例の制御回路ＣＯＭはインバータ回路を制御するた
めの多相のパルスを出力する機能を備え、その多相のパ
ルスを混成集積回路装置から外部出力するものである。
斯る混成集積回路装置は比較的小規模に構成できる利点
を有する反面で、多相のパルスを外部出力するための多
数の端子を必要とする欠点を有する。
実施例の制御回路ＣＯＭはインバータ回路を制御するた
めの多相のパルスを出力する機能を備え、その多相のパ
ルスを混成集積回路装置から外部出力するものである。
斯る混成集積回路装置は比較的小規模に構成できる利点
を有する反面で、多相のパルスを外部出力するための多
数の端子を必要とする欠点を有する。
【００３０】これに対し、変形例はトランジスタＱ1 〜
Ｑ6 から構成される３相のインバータ回路をも単一の回
路基板に実装し、回路基板に形成された回路パターンを
介して制御回路ＣＯＭからトランジスタＱ1 〜Ｑ6 のベ
ースに多相のパルスが入力される。これにより、端子数
が削減されると共にアクティブ・フィルタとインバータ
回路間の配線へのノイズの混入の防止が図られる。
Ｑ6 から構成される３相のインバータ回路をも単一の回
路基板に実装し、回路基板に形成された回路パターンを
介して制御回路ＣＯＭからトランジスタＱ1 〜Ｑ6 のベ
ースに多相のパルスが入力される。これにより、端子数
が削減されると共にアクティブ・フィルタとインバータ
回路間の配線へのノイズの混入の防止が図られる。
【００３１】
【発明の効果】以上述べたように本発明の混成集積回路
装置によれば、 （１）アクティブ・フィルタのトランジスタのエミッタ
の電位が高周波においてグランド電位にあるため、混成
集積回路装置の金属基板から電子機器のシャーシへのス
イッチングノイズの流出のおそれがなく、極めて小型の
アクティブ・フィルタを実装した混成集積回路装置が実
現できる。
装置によれば、 （１）アクティブ・フィルタのトランジスタのエミッタ
の電位が高周波においてグランド電位にあるため、混成
集積回路装置の金属基板から電子機器のシャーシへのス
イッチングノイズの流出のおそれがなく、極めて小型の
アクティブ・フィルタを実装した混成集積回路装置が実
現できる。
【００３２】（２）大電流回路と制御回路がグランド・
パターンで分割されるため、大電流回路で発生するノイ
ズから制御回路が遮蔽される。
パターンで分割されるため、大電流回路で発生するノイ
ズから制御回路が遮蔽される。
【００３３】（３）混成集積回路装置化によりアクティ
ブ・フィルタを構成する素子間配線が短くなるため、配
線インダクタンスに起因するノイズが抑制される。
ブ・フィルタを構成する素子間配線が短くなるため、配
線インダクタンスに起因するノイズが抑制される。
【００３４】（４）回路基板として絶縁金属基板を使用
するため、配線パターンと金属製の基板間に比較的大き
な浮遊容量が形成されて高周波ノイズをその発生個所の
直近で速やかに減哀させることができる。
するため、配線パターンと金属製の基板間に比較的大き
な浮遊容量が形成されて高周波ノイズをその発生個所の
直近で速やかに減哀させることができる。
【００３５】（５）回路基板として絶縁金属基板を使用
するため放熱特性が良好であり、もってアクティブ・フ
ィルタを小型に構成することができる。
するため放熱特性が良好であり、もってアクティブ・フ
ィルタを小型に構成することができる。
【００３６】（６）回路基板として絶縁金属基板を使用
するため、混成集積回路装置から外部への不要輻射を抑
制することができる。
するため、混成集積回路装置から外部への不要輻射を抑
制することができる。
【図１】本発明に採用するアクティブ・フィルタを説明
する回路図である。
する回路図である。
【図２】アクティブ・フィルタの動作波形図である。
【図３】（Ａ）（Ｂ）は本発明のトランジスタのエミッ
タ電位変化を説明する図であって、それぞれ商用交流の
各半周期の等価回路図である。
タ電位変化を説明する図であって、それぞれ商用交流の
各半周期の等価回路図である。
【図４】実施例の平面図である。
【図５】変形例の回路図である。
【図６】従来例のアクティブ・フィルタの回路図であ
る。
る。
【図７】回路基板の断面図である。
【図８】（Ａ）（Ｂ）は従来例のトランジスタのエミッ
タ電位変化を説明する図であって、それぞれ商用交流の
各半周期の等価回路図である。
タ電位変化を説明する図であって、それぞれ商用交流の
各半周期の等価回路図である。
Ｌ リアクタ Ｄ1 〜 Ｄ5 ダイオード Ｃd 平滑コンデンサ Ｑo トランジスタ ＣＯＭ 制御回路
Claims (2)
- 【請求項１】 絶縁金属基板の回路パターン上に、アク
ティブ・フィルタを構成する整流回路、前記アクティブ
・フィルタを構成するスイッチング素子、前記アクティ
ブフィルタを構成するスイッチング素子より充電電圧を
取り出すダイオード、及び前記アクティブ・フィルタか
らの出力を入力とする、複数のスイッチング素子からな
るインバータ回路が少なくとも実装され、 前記整流回路の直流出力端子と前記アクティブ・フィル
タを構成するスイッチング素子間にリアクタが接続さ
れ、前記ダイオードの出力側に充電用のコンデンサが接
続されたことを特徴とする混成集積回路装置。 - 【請求項２】 前記アクティブ・フィルタ及び前記イン
バータ回路は前記基板上に実装された共通の制御回路で
制御されることを特徴とする請求項１記載の混成集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9118674A JP2804753B2 (ja) | 1997-04-23 | 1997-04-23 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9118674A JP2804753B2 (ja) | 1997-04-23 | 1997-04-23 | 混成集積回路装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13841790A Division JP2693016B2 (ja) | 1990-05-30 | 1990-05-30 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056127A JPH1056127A (ja) | 1998-02-24 |
| JP2804753B2 true JP2804753B2 (ja) | 1998-09-30 |
Family
ID=14742407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9118674A Expired - Fee Related JP2804753B2 (ja) | 1997-04-23 | 1997-04-23 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2804753B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4182022B2 (ja) * | 2004-04-01 | 2008-11-19 | キヤノン株式会社 | 表示装置用パネル及び表示装置 |
| JP5207396B2 (ja) * | 2009-05-12 | 2013-06-12 | 日本インター株式会社 | パワーモジュールおよびその製造方法 |
-
1997
- 1997-04-23 JP JP9118674A patent/JP2804753B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1056127A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321299A (en) | Hybrid integrated circuit device | |
| JP3697184B2 (ja) | 電圧調整モジュール（ｖｒｍ） | |
| US10811958B2 (en) | Water-cooling power supply module | |
| JP2002520991A (ja) | 電力供給ラインから流れる電流の高調波を制御するモジュール装置 | |
| US20050156251A1 (en) | Semiconductor power module | |
| JP2005210730A (ja) | 交流スイッチング回路 | |
| JP2008042124A (ja) | 半導体パワーモジュール | |
| CA1166308A (en) | Single-ended switching converter | |
| JP2005251839A (ja) | 電力用半導体モジュールの絶縁基板 | |
| JPH10210649A (ja) | 電圧形インバータ装置 | |
| JP3239082B2 (ja) | 混成集積回路装置 | |
| JP2804753B2 (ja) | 混成集積回路装置 | |
| JP2013138562A (ja) | ノイズ低減回路 | |
| JP2693016B2 (ja) | 混成集積回路装置 | |
| JPH0719166Y2 (ja) | 電力変換装置の素子取付構造 | |
| JP3752929B2 (ja) | 半導体モジュール | |
| JP2693018B2 (ja) | 混成集積回路装置 | |
| JP2664523B2 (ja) | 混成集積回路装置 | |
| JP2693017B2 (ja) | 混成集積回路装置 | |
| JP5516623B2 (ja) | 電力変換装置 | |
| JP3087752B1 (ja) | マグネトロンの駆動電源 | |
| JP2810488B2 (ja) | 混成集積回路装置 | |
| JP2004088936A (ja) | 電力変換装置の導体構造 | |
| JP2004007888A (ja) | 電力変換回路 | |
| JP6818836B1 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |