JP3752929B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP3752929B2 JP3752929B2 JP32215599A JP32215599A JP3752929B2 JP 3752929 B2 JP3752929 B2 JP 3752929B2 JP 32215599 A JP32215599 A JP 32215599A JP 32215599 A JP32215599 A JP 32215599A JP 3752929 B2 JP3752929 B2 JP 3752929B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- device chip
- transistor
- power semiconductor
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体デバイスチップが組み込まれたモジュールの内部電極構造に関する。
【０００２】
【従来の技術】
図５に三相インバータの一般的な回路図を示す。図示の三相インバータは、６つのトランジスタＴ１〜Ｔ６と６つのダイオードＤ１〜Ｄ６とから構成され、直流電源である電解コンデンサＣｄと並列に接続される。また、図５のように、トランジスタのスイッチング時に発生するサージエネルギーを吸収させるためのスナバコンデンサＣｓが三相インバータと並列に接続されることが多い。
【０００３】
ここで、図５の三相インバータにおける電力用半導体モジュールの断面図（従来例）を図３、４に示す。ただし図３、４は三相インバータの一相分（Ｕ相分）についてのみ示したものであり、本来は図３、４に図示していないＶ相分、Ｗ相分がＵ相分に並列に備えられる。ここで図３は側面図、図４は正面図である。
基板６および基板７上にそれぞれ図５のトランジスタＴ１およびＴ２に対応するデバイスチップ１およびデバイスチップ２が形成されるが、ここで２つのデバイスチップの上面をエミッタ、下面をコレクタとする。
【０００４】
電極３は図５の電極Ａに対応し、デバイスチップ１のコレクタに接続される。電極４は図５の電極Ｂに対応し、デバイスチップ２のエミッタとワイヤボンディング９で接続される。なお、電極３、４には他の相のデバイスチップのコレクタ、エミッタも接続される。電極５は図５の電極Ｕに対応し、デバイスチップ２のコレクタに接続される。また、デバイスチップ２のコレクタとデバイスチップ１のエミッタとはワイヤボンディング８で接続される。スナバコンデンサ３０は電極３および電極４に接続される。なお、図３、４において図５のダイオードＤ１〜Ｄ６に対応するデバイスチップは省略してある。
【０００５】
【発明が解決しようとする課題】
図６に、図５に示した三相インバータの一相分（Ｕ相分）の回路図を示す。図６において、トランジスタＴ１がオン、トランジスタＴ２がオフした状態から、トランジスタＴ１がオフ、トランジスタＴ２がオンした状態に移行する場合、図６に示すように、スナバコンデンサＣｓ→電極Ａ→トランジスタＴ１の出力容量Ｃ１→トランジスタＴ２→電極Ｂの経路でトランジスタＴ１の出力容量の充電電流が流れ、このデバイスチップのスイッチング時に発生する充電電流がノイズの原因となることが知られている。この充電電流により発生するノイズは一般的に放射性ノイズと呼ばれるものであり、
放射性ノイズ「電界強度Ｅ（Ｖ／ｍ）」＝Ｋ（ｆ2ＳＩ／ｒ）
と表せられ、ここで、
Ｋ：定数
ｆ：ループ電流の周波数
Ｓ：電流経路がなすループ面積
Ｉ：ループ電流
ｒ：測定地点からの距離
である。
【０００６】
放射性ノイズについては、「電磁妨害波の基本と対策：コロナ社」などに詳しく書かれているので参照されたい。
この電流経路を図３の電力用半導体モジュール断面図に示すと、スナバコンデンサ３０→電極３→デバイスチップ１の出力容量→デバイスチップ２→電極４→スナバコンデンサ３０の経路となる。
【０００７】
なお、トランジスタＴ２がオン、トランジスタＴ１がオフした状態から、トランジスタＴ２がオフ、トランジスタＴ１がオンした状態に移行する場合においても同様にトランジスタＴ２の出力容量の充電電流が流れることになる。
このように従来の電力用半導体モジュールでは、デバイスチップの出力容量の充電電流による放射性ノイズが発生する。この放射性ノイズが大きくなると、周辺機器への電気的トラブルを招く等という問題があった。
【０００８】
このため、本発明はトランジスタのオン、オフに伴って発生する放射性ノイズを低減することを目的とし、特にこの放射性ノイズはトランジスタの充電電流の経路がなすループ面積の大きさに比例することに着目したものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するための第１の発明は、
入力電源に対し、第１、第２の電力用半導体デバイスの直列接続回路がｎ相分並列接続され、該第１、第２の電力用半導体デバイスの各接続点間から負荷に電力を供給する電力変換装置の半導体モジュールにおいて、
前記接続点より上側のアームに備えられた第１の半導体デバイスチップのコレクタを外部機器に接続するための第１の電極と、
前記接続点より下側のアームに備えられた第２の半導体デバイスチップのエミッタを外部機器に接続するための第２の電極とを互いにパッケージ内部において近接させ、かつ第１の電極と第２の電極との近接部間に誘電体を挿入したことを特徴とする電力用半導体モジュールとする。
【００１０】
また、第２の発明は、
第１の発明において、前記第１の電極と第２の電極とを互いにパッケージ内部においてデバイスチップに対してより近い位置で近接させ、かつ第１の電極と第２の電極との近接部間に誘電体を挿入したことを特徴とする電力用半導体モジュールとする。
【００１１】
【発明の実施の形態】
図１、２は第１の発明の実施例を示す電力用半導体モジュールの断面図であり、ここでは三相インバータの一相分（Ｕ相分）について示しており、図１は側面図、図２は正面図である。図１、２において、基板６および基板７の上にそれぞれ図５のトランジスタＴ１およびＴ２に対応するデバイスチップ１およびデバイスチップ２が形成されている。電極３は図５の電極Ａに対応し、デバイスチップ１のコレクタに接続される。電極４は図５の電極Ｂに対応し、デバイスチップ２のエミッタとワイヤボンディング９で接続される。電極５は図５の電極Ｕに対応し、デバイスチップ２のコレクタに接続される。また、デバイスチップ２のコレクタとデバイスチップ１のエミッタとはワイヤボンディング８で接続される。さらにここで電極３と電極４を近接させ、前記電極３と電極４との間に誘電体１０を挿入する。スナバコンデンサ３０は電極３および電極４に接続される。
【００１２】
ここで図１において、トランジスタＴ１がオン、トランジスタＴ２がオフした状態から、トランジスタＴ１がオフ、トランジスタＴ２がオンした状態に移行する場合、トランジスタＴ１の出力容量の充電電流の経路は、電極３（誘電体が挟まれた、電極４との近接部）→デバイスチップ１の出力容量→デバイスチップ２→電極４（誘電体が挟まれた、電極３との近接部）→誘電体１０となる。このように従来の図３に比べて、充電電流の経路は電極３→スナバコンデンサ３０→電極４までの経路分が従来例に比べて短くでき、前述のようにトランジスタの充電電流による放射性ノイズは電流経路のなすループ面積の大きさに比例することから、本実施例においては、ループ面積を小さくすることにより、放射性ノイズを低減することができる。
【００１３】
また、誘電体１０の容量がスイッチング時のサージエネルギーを吸収できる程度に充分なものを用いる場合は図１、２のスナバコンデンサ３０を省略することも可能である。
本発明は電力用半導体デバイスチップを直列接続したモジュールであれば同様の効果を得られるものであり、図５の三相インバータのみに限られるものではなく、さらに電力用半導体デバイスは自己消弧能力があるものであればよい。
【００１４】
【発明の効果】
以上のように、本発明では半導体デバイスの出力容量の充電電流の電流経路のなすループ面積を小さくしたことにより、半導体デバイスのオン、オフ駆動で半導体デバイス容量の充電電流が流れることにより生じる放射性ノイズを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すモジュール内部構成図（側面図）である。
【図２】本発明の実施例を示すモジュール内部構成図（正面図）である。
【図３】従来例を示すモジュール内部構成図（側面図）である。
【図４】従来例を示すモジュール内部構成図（正面図）である。
【図５】三相インバータの一般的な回路構成図である。
【図６】三相インバータ（一相分）における充電電流経路を示した図である。
【符号の説明】
１、２…デバイスチップ、３、４、５…電極、６、７…基板、８、９…ワイヤボンディング、１０…誘電体、１１…パッケージ、３０…スナバコンデンサ、Ｃｄ…電解コンデンサ、Ｃｓ…スナバコンデンサ、Ｔ１〜Ｔ６…トランジスタ、Ｄ１〜Ｄ６…ダイオード、Ａ、Ｂ…電源接続用電極、Ｕ、Ｖ、Ｗ…負荷接続用電極、Ｃ１、Ｃ２…トランジスタ出力容量
【発明の属する技術分野】
この発明は、半導体デバイスチップが組み込まれたモジュールの内部電極構造に関する。
【０００２】
【従来の技術】
図５に三相インバータの一般的な回路図を示す。図示の三相インバータは、６つのトランジスタＴ１〜Ｔ６と６つのダイオードＤ１〜Ｄ６とから構成され、直流電源である電解コンデンサＣｄと並列に接続される。また、図５のように、トランジスタのスイッチング時に発生するサージエネルギーを吸収させるためのスナバコンデンサＣｓが三相インバータと並列に接続されることが多い。
【０００３】
ここで、図５の三相インバータにおける電力用半導体モジュールの断面図（従来例）を図３、４に示す。ただし図３、４は三相インバータの一相分（Ｕ相分）についてのみ示したものであり、本来は図３、４に図示していないＶ相分、Ｗ相分がＵ相分に並列に備えられる。ここで図３は側面図、図４は正面図である。
基板６および基板７上にそれぞれ図５のトランジスタＴ１およびＴ２に対応するデバイスチップ１およびデバイスチップ２が形成されるが、ここで２つのデバイスチップの上面をエミッタ、下面をコレクタとする。
【０００４】
電極３は図５の電極Ａに対応し、デバイスチップ１のコレクタに接続される。電極４は図５の電極Ｂに対応し、デバイスチップ２のエミッタとワイヤボンディング９で接続される。なお、電極３、４には他の相のデバイスチップのコレクタ、エミッタも接続される。電極５は図５の電極Ｕに対応し、デバイスチップ２のコレクタに接続される。また、デバイスチップ２のコレクタとデバイスチップ１のエミッタとはワイヤボンディング８で接続される。スナバコンデンサ３０は電極３および電極４に接続される。なお、図３、４において図５のダイオードＤ１〜Ｄ６に対応するデバイスチップは省略してある。
【０００５】
【発明が解決しようとする課題】
図６に、図５に示した三相インバータの一相分（Ｕ相分）の回路図を示す。図６において、トランジスタＴ１がオン、トランジスタＴ２がオフした状態から、トランジスタＴ１がオフ、トランジスタＴ２がオンした状態に移行する場合、図６に示すように、スナバコンデンサＣｓ→電極Ａ→トランジスタＴ１の出力容量Ｃ１→トランジスタＴ２→電極Ｂの経路でトランジスタＴ１の出力容量の充電電流が流れ、このデバイスチップのスイッチング時に発生する充電電流がノイズの原因となることが知られている。この充電電流により発生するノイズは一般的に放射性ノイズと呼ばれるものであり、
放射性ノイズ「電界強度Ｅ（Ｖ／ｍ）」＝Ｋ（ｆ2ＳＩ／ｒ）
と表せられ、ここで、
Ｋ：定数
ｆ：ループ電流の周波数
Ｓ：電流経路がなすループ面積
Ｉ：ループ電流
ｒ：測定地点からの距離
である。
【０００６】
放射性ノイズについては、「電磁妨害波の基本と対策：コロナ社」などに詳しく書かれているので参照されたい。
この電流経路を図３の電力用半導体モジュール断面図に示すと、スナバコンデンサ３０→電極３→デバイスチップ１の出力容量→デバイスチップ２→電極４→スナバコンデンサ３０の経路となる。
【０００７】
なお、トランジスタＴ２がオン、トランジスタＴ１がオフした状態から、トランジスタＴ２がオフ、トランジスタＴ１がオンした状態に移行する場合においても同様にトランジスタＴ２の出力容量の充電電流が流れることになる。
このように従来の電力用半導体モジュールでは、デバイスチップの出力容量の充電電流による放射性ノイズが発生する。この放射性ノイズが大きくなると、周辺機器への電気的トラブルを招く等という問題があった。
【０００８】
このため、本発明はトランジスタのオン、オフに伴って発生する放射性ノイズを低減することを目的とし、特にこの放射性ノイズはトランジスタの充電電流の経路がなすループ面積の大きさに比例することに着目したものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するための第１の発明は、
入力電源に対し、第１、第２の電力用半導体デバイスの直列接続回路がｎ相分並列接続され、該第１、第２の電力用半導体デバイスの各接続点間から負荷に電力を供給する電力変換装置の半導体モジュールにおいて、
前記接続点より上側のアームに備えられた第１の半導体デバイスチップのコレクタを外部機器に接続するための第１の電極と、
前記接続点より下側のアームに備えられた第２の半導体デバイスチップのエミッタを外部機器に接続するための第２の電極とを互いにパッケージ内部において近接させ、かつ第１の電極と第２の電極との近接部間に誘電体を挿入したことを特徴とする電力用半導体モジュールとする。
【００１０】
また、第２の発明は、
第１の発明において、前記第１の電極と第２の電極とを互いにパッケージ内部においてデバイスチップに対してより近い位置で近接させ、かつ第１の電極と第２の電極との近接部間に誘電体を挿入したことを特徴とする電力用半導体モジュールとする。
【００１１】
【発明の実施の形態】
図１、２は第１の発明の実施例を示す電力用半導体モジュールの断面図であり、ここでは三相インバータの一相分（Ｕ相分）について示しており、図１は側面図、図２は正面図である。図１、２において、基板６および基板７の上にそれぞれ図５のトランジスタＴ１およびＴ２に対応するデバイスチップ１およびデバイスチップ２が形成されている。電極３は図５の電極Ａに対応し、デバイスチップ１のコレクタに接続される。電極４は図５の電極Ｂに対応し、デバイスチップ２のエミッタとワイヤボンディング９で接続される。電極５は図５の電極Ｕに対応し、デバイスチップ２のコレクタに接続される。また、デバイスチップ２のコレクタとデバイスチップ１のエミッタとはワイヤボンディング８で接続される。さらにここで電極３と電極４を近接させ、前記電極３と電極４との間に誘電体１０を挿入する。スナバコンデンサ３０は電極３および電極４に接続される。
【００１２】
ここで図１において、トランジスタＴ１がオン、トランジスタＴ２がオフした状態から、トランジスタＴ１がオフ、トランジスタＴ２がオンした状態に移行する場合、トランジスタＴ１の出力容量の充電電流の経路は、電極３（誘電体が挟まれた、電極４との近接部）→デバイスチップ１の出力容量→デバイスチップ２→電極４（誘電体が挟まれた、電極３との近接部）→誘電体１０となる。このように従来の図３に比べて、充電電流の経路は電極３→スナバコンデンサ３０→電極４までの経路分が従来例に比べて短くでき、前述のようにトランジスタの充電電流による放射性ノイズは電流経路のなすループ面積の大きさに比例することから、本実施例においては、ループ面積を小さくすることにより、放射性ノイズを低減することができる。
【００１３】
また、誘電体１０の容量がスイッチング時のサージエネルギーを吸収できる程度に充分なものを用いる場合は図１、２のスナバコンデンサ３０を省略することも可能である。
本発明は電力用半導体デバイスチップを直列接続したモジュールであれば同様の効果を得られるものであり、図５の三相インバータのみに限られるものではなく、さらに電力用半導体デバイスは自己消弧能力があるものであればよい。
【００１４】
【発明の効果】
以上のように、本発明では半導体デバイスの出力容量の充電電流の電流経路のなすループ面積を小さくしたことにより、半導体デバイスのオン、オフ駆動で半導体デバイス容量の充電電流が流れることにより生じる放射性ノイズを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すモジュール内部構成図（側面図）である。
【図２】本発明の実施例を示すモジュール内部構成図（正面図）である。
【図３】従来例を示すモジュール内部構成図（側面図）である。
【図４】従来例を示すモジュール内部構成図（正面図）である。
【図５】三相インバータの一般的な回路構成図である。
【図６】三相インバータ（一相分）における充電電流経路を示した図である。
【符号の説明】
１、２…デバイスチップ、３、４、５…電極、６、７…基板、８、９…ワイヤボンディング、１０…誘電体、１１…パッケージ、３０…スナバコンデンサ、Ｃｄ…電解コンデンサ、Ｃｓ…スナバコンデンサ、Ｔ１〜Ｔ６…トランジスタ、Ｄ１〜Ｄ６…ダイオード、Ａ、Ｂ…電源接続用電極、Ｕ、Ｖ、Ｗ…負荷接続用電極、Ｃ１、Ｃ２…トランジスタ出力容量
Claims (2)
- 入力電源に対し、第１、第２の電力用半導体デバイスの直列接続回路がｎ相分並列に接続され、該第１、第２の電力用半導体デバイスの各接続点間から負荷に電力を供給する電力変換装置の半導体モジュールにおいて、
前記接続点より上側のアームに備えられた第１の半導体デバイスチップのコレクタを外部機器に接続するための第１の電極と、
前記接続点より下側のアームに備えられた第２の半導体デバイスチップのエミッタを外部機器に接続するための第２の電極とを互いにパッケージ内部において近接させ、かつ第１の電極と第２の電極との近接部間に誘電体を挿入したことを特徴とする電力用半導体モジュール。 - 前記第１の電極と第２の電極とを互いにパッケージ内部においてデバイスチップに対してより近い位置で近接させ、かつ第１の電極と第２の電極との近接部間に誘電体を挿入したことを特徴とする請求項１記載の電力用半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32215599A JP3752929B2 (ja) | 1999-11-12 | 1999-11-12 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32215599A JP3752929B2 (ja) | 1999-11-12 | 1999-11-12 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144248A JP2001144248A (ja) | 2001-05-25 |
| JP3752929B2 true JP3752929B2 (ja) | 2006-03-08 |
Family
ID=18140561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32215599A Expired - Fee Related JP3752929B2 (ja) | 1999-11-12 | 1999-11-12 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3752929B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251839A (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co Ltd | 電力用半導体モジュールの絶縁基板 |
| US20120268146A1 (en) * | 2010-01-15 | 2012-10-25 | Toyota Jidosha Kabushiki Kaisha | Voltage detector |
| JP2017143679A (ja) * | 2016-02-12 | 2017-08-17 | 三菱電機株式会社 | パワーモジュール |
| JP7365405B2 (ja) | 2019-04-24 | 2023-10-19 | ローム株式会社 | 半導体装置 |
| CN113748509B (zh) * | 2019-04-24 | 2024-04-30 | 罗姆股份有限公司 | 半导体装置 |
| JP7215316B2 (ja) * | 2019-05-07 | 2023-01-31 | 住友電気工業株式会社 | 半導体装置 |
-
1999
- 1999-11-12 JP JP32215599A patent/JP3752929B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144248A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5591211B2 (ja) | 電力変換装置 | |
| US6249024B1 (en) | Power module with repositioned positive and reduced inductance and capacitance | |
| US5321299A (en) | Hybrid integrated circuit device | |
| EP3340446B1 (en) | Semiconductor apparatus and inverter system | |
| KR102039013B1 (ko) | 전력 변환기 | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| JP2010016947A (ja) | 電力変換装置のパワーモジュール | |
| JP2015100223A (ja) | 電力変換装置 | |
| JP2001274322A (ja) | パワー半導体モジュール | |
| JP4872345B2 (ja) | 電力変換装置のインバータモジュール | |
| JP3752929B2 (ja) | 半導体モジュール | |
| US11139752B2 (en) | Power conversion device with wiring having different parasitic inductances | |
| JP3896940B2 (ja) | 半導体装置 | |
| JP3577893B2 (ja) | 電力変換回路 | |
| JP2580804B2 (ja) | 電力変換装置用トランジスタモジュール | |
| JP4009901B2 (ja) | 電力変換回路 | |
| US6388344B1 (en) | Power semiconductor array on a DCB substrate | |
| JP6721066B2 (ja) | 電力変換装置 | |
| JP3239082B2 (ja) | 混成集積回路装置 | |
| JP5516623B2 (ja) | 電力変換装置 | |
| JP2804753B2 (ja) | 混成集積回路装置 | |
| JP4156258B2 (ja) | 共振型インバータ | |
| KR20000011831A (ko) | 전력변환장치 | |
| JP2664523B2 (ja) | 混成集積回路装置 | |
| JP2693018B2 (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |