JP2693018B2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2693018B2 JP2693018B2 JP13841990A JP13841990A JP2693018B2 JP 2693018 B2 JP2693018 B2 JP 2693018B2 JP 13841990 A JP13841990 A JP 13841990A JP 13841990 A JP13841990 A JP 13841990A JP 2693018 B2 JP2693018 B2 JP 2693018B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- diode
- switching element
- reactor
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Coils Or Transformers For Communication (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は電力アクティブ・フィルタを絶縁金属基板上
に実装する混成集積回路装置に関し、詳細には、外部リ
ード端子を介するノイズによる自回路の誤動作を防止
し、スイッチング動作に基づく絶縁金属基板から外部へ
の漏れ電流を抑制した混成集積回路装置に関する。
に実装する混成集積回路装置に関し、詳細には、外部リ
ード端子を介するノイズによる自回路の誤動作を防止
し、スイッチング動作に基づく絶縁金属基板から外部へ
の漏れ電流を抑制した混成集積回路装置に関する。
（ロ）従来の技術 近年、整流電源のノイズ対策の点からアクティブ・フ
ィルタが注目されている。一般的なアクティブ・フィル
タを第６図を参照して説明する。
ィルタが注目されている。一般的なアクティブ・フィル
タを第６図を参照して説明する。
アクティブ・フィルタはダイオードD1〜D4からなるブ
リッジ整流回路、このブリッジ整流回路の交流入力端子
と電圧Vacで示される商用交流電源間に接続されるリア
クタＬ、ブリッジ整流回路の対の直流出力端子間に並列
接続されるトランジスタＱ、ブリッジ整流回路の直流出
力を平滑するコンデンサCd、ブリッジ整流回路の直流出
力端子と平滑コンデンサCd間に接続されるダンパ・ダイ
オードD5から回路構成される。なお、トランジスタＱの
動作を制御するための通常、15KHz以上の周波数の制御
パルスφを出力する制御回路は省略されている。
リッジ整流回路、このブリッジ整流回路の交流入力端子
と電圧Vacで示される商用交流電源間に接続されるリア
クタＬ、ブリッジ整流回路の対の直流出力端子間に並列
接続されるトランジスタＱ、ブリッジ整流回路の直流出
力を平滑するコンデンサCd、ブリッジ整流回路の直流出
力端子と平滑コンデンサCd間に接続されるダンパ・ダイ
オードD5から回路構成される。なお、トランジスタＱの
動作を制御するための通常、15KHz以上の周波数の制御
パルスφを出力する制御回路は省略されている。
次に、このアクティブ・フィルタの動作を説明する。
商用交流のリアクタＬ側が正となる半周期において
は、トランジスタＱがハイレベルの制御パルスφにより
オンする間、リアクタＬ−ダイオードD1−トランジスタ
Ｑ−ダイオードD4により閉回路を形成してリアクタＬに
電流が流れ、また商用交流のリアクタＬ側が負となる半
周期においては、トランジスタＱがオンする間、ダイオ
ードD2−トランジスタＱ−ダイオードD3−リアクタＬに
より閉回路を形成し同様にリアクタＬに電流が流れる。
そして、制御パルスφがローレベルになりトランジスタ
Ｑがオフすると、先の２つの閉回路が開路されてリアク
タＬに逆起電力が発生する。この逆起電力は商用交流と
同位相であるため、トランジスタＱがオフする間におい
て、リアクタＬの逆起電力と商用交流の電圧が加算され
た電圧がブリッジ整流回路に入力され、この整流出力が
ダンパ・ダイオードD5を順バイアスして平滑コンデンサ
Cdに充電される。
は、トランジスタＱがハイレベルの制御パルスφにより
オンする間、リアクタＬ−ダイオードD1−トランジスタ
Ｑ−ダイオードD4により閉回路を形成してリアクタＬに
電流が流れ、また商用交流のリアクタＬ側が負となる半
周期においては、トランジスタＱがオンする間、ダイオ
ードD2−トランジスタＱ−ダイオードD3−リアクタＬに
より閉回路を形成し同様にリアクタＬに電流が流れる。
そして、制御パルスφがローレベルになりトランジスタ
Ｑがオフすると、先の２つの閉回路が開路されてリアク
タＬに逆起電力が発生する。この逆起電力は商用交流と
同位相であるため、トランジスタＱがオフする間におい
て、リアクタＬの逆起電力と商用交流の電圧が加算され
た電圧がブリッジ整流回路に入力され、この整流出力が
ダンパ・ダイオードD5を順バイアスして平滑コンデンサ
Cdに充電される。
従来では、このアクティブ・フィルタをディスクリー
ト部品により構成していたが、各ディスクリート部品間
の配線が長くなり、その配線のインダクタンス成分によ
り新たなスイッチングノイズを誘導していた。このた
め、大きなシールド構造内にアクティブ・フィルタを収
容する必要が生じ、電源装置の軽量・縮小の要求に充分
に応えることができない構造であった。
ト部品により構成していたが、各ディスクリート部品間
の配線が長くなり、その配線のインダクタンス成分によ
り新たなスイッチングノイズを誘導していた。このた
め、大きなシールド構造内にアクティブ・フィルタを収
容する必要が生じ、電源装置の軽量・縮小の要求に充分
に応えることができない構造であった。
そこで、本件発明者はこのアクティブ・フィルタを絶
縁金属基板上に実装した混成集積回路装置を特願昭63−
2580号で提案した。次に第７図を参照してこの混成集積
回路装置を説明する。
縁金属基板上に実装した混成集積回路装置を特願昭63−
2580号で提案した。次に第７図を参照してこの混成集積
回路装置を説明する。
即ち、アルミニウム等の金属基板（40）の両表面を陽
極酸化して形成した絶縁酸化膜（42）で被覆し、この一
方の絶縁酸化膜（42）上にエポキシ等の絶縁樹脂層（4
6）を介して銅箔の回路パターン（48）が形成される。
そして、この回路パターン（48）上にダイオードD1〜D4
およびD5、トランジスタＱ、さらには制御回路を構成す
る回路部品をチップ形状で表面実装して、極めて小型の
アクティブ・フィルタが実現されている。なお、第７図
から明らかなように、回路パターン（48）のうち、グラ
ンド・パターンは絶縁酸化膜（42）および絶縁樹脂層
（46）による浮遊容量を除去する目的で、絶縁酸化膜
（42）下の金属基板とボンディングワイア（54）で接続
されている。
極酸化して形成した絶縁酸化膜（42）で被覆し、この一
方の絶縁酸化膜（42）上にエポキシ等の絶縁樹脂層（4
6）を介して銅箔の回路パターン（48）が形成される。
そして、この回路パターン（48）上にダイオードD1〜D4
およびD5、トランジスタＱ、さらには制御回路を構成す
る回路部品をチップ形状で表面実装して、極めて小型の
アクティブ・フィルタが実現されている。なお、第７図
から明らかなように、回路パターン（48）のうち、グラ
ンド・パターンは絶縁酸化膜（42）および絶縁樹脂層
（46）による浮遊容量を除去する目的で、絶縁酸化膜
（42）下の金属基板とボンディングワイア（54）で接続
されている。
斯る混成集積回路装置を電子機器へ組み込む場合、金
属基板（40）の裏面の絶縁酸化膜（42）をシャーシに当
接させて放熱性のよい構造で実装されるのが普通であ
る。従って、この構造では金属基板（40）と電子機器の
シャーシ間で少なくとも絶縁酸化膜（42）を誘電体とす
る浮遊容量Cp（第８図参照）が金属基板（40）の全面に
わたり生ずる。
属基板（40）の裏面の絶縁酸化膜（42）をシャーシに当
接させて放熱性のよい構造で実装されるのが普通であ
る。従って、この構造では金属基板（40）と電子機器の
シャーシ間で少なくとも絶縁酸化膜（42）を誘電体とす
る浮遊容量Cp（第８図参照）が金属基板（40）の全面に
わたり生ずる。
（ハ）発明が解決しようとする課題 しかしながら、上記した混成集積回路装置は、アクテ
ィブ・フィルタのトランジスタＱのエミッタ電位が高周
波で大きく変動し、これが絶縁金属基板を介して電子機
器のシャーシにノイズとして流出するという絶縁金属基
板を用いたことによる特有の問題を有する。
ィブ・フィルタのトランジスタＱのエミッタ電位が高周
波で大きく変動し、これが絶縁金属基板を介して電子機
器のシャーシにノイズとして流出するという絶縁金属基
板を用いたことによる特有の問題を有する。
この問題点の原因を第８図（Ａ）（Ｂ）を参照して説
明する。
明する。
第８図（Ａ）は商用交流のリアクタＬ側が正となる半
周期での混成集積回路装置の等価回路を示している。正
の半周期においては、リアクタＬ−ダイオードD1−トラ
ンジスタＱ−ダイオードD4により閉回路が形成され、リ
アクタＬがトランジスタＱのコレクタ負荷となる位置に
ある。
周期での混成集積回路装置の等価回路を示している。正
の半周期においては、リアクタＬ−ダイオードD1−トラ
ンジスタＱ−ダイオードD4により閉回路が形成され、リ
アクタＬがトランジスタＱのコレクタ負荷となる位置に
ある。
これに対し、第８図（Ｂ）は商用交流のリアクタＬ側
が負となる半周期での混成集積回路装置の等価回路を示
している。負の半周期においては、ダイオードD2−トラ
ンジスタＱ−ダイオードD3−リアクタＬにより閉回路が
形成され、リアクタＬがトランジスタＱのエミッタ負荷
となる。
が負となる半周期での混成集積回路装置の等価回路を示
している。負の半周期においては、ダイオードD2−トラ
ンジスタＱ−ダイオードD3−リアクタＬにより閉回路が
形成され、リアクタＬがトランジスタＱのエミッタ負荷
となる。
これから明らかなように、正の半周期（第８図
（Ａ））では、トランジスタＱのコレクタ電位が平滑コ
ンデンサCdの充電電圧とグランド電位間を制御パルスφ
の周波数でスイッチングするように変化する。なお、エ
ミッタ電位はグランド電位を維持する。しかし、負の半
周期（第８図（Ｂ））では、リアクタＬがトランジスタ
Ｑのエミッタ負荷となるため、エミッタ電位は平滑コン
デンサCdの充電電圧とグランド電位間を制御パルスφの
周波数でスイッチングするように変化する。
（Ａ））では、トランジスタＱのコレクタ電位が平滑コ
ンデンサCdの充電電圧とグランド電位間を制御パルスφ
の周波数でスイッチングするように変化する。なお、エ
ミッタ電位はグランド電位を維持する。しかし、負の半
周期（第８図（Ｂ））では、リアクタＬがトランジスタ
Ｑのエミッタ負荷となるため、エミッタ電位は平滑コン
デンサCdの充電電圧とグランド電位間を制御パルスφの
周波数でスイッチングするように変化する。
混成集積回路装置のグランド・パターンとアルミニウ
ム基板（40）とはボンディングワイア（54）で接続され
ているので、前記負の半周期においては、アルミニウム
基板（40）の電位が平滑コンデンサCdの充電電圧とグラ
ンド電位間を制御パルスφの周波数でスイッチングする
ように変化する。これがアルミニウム基板（40）と電子
機器のシャーシ間に形成される浮遊容量Cpを介して電子
機器のシャーシにスイッチング・ノイズとして流出す
る。従来例で説明した混成集積回路装置は金属基板の絶
縁樹脂層を介して回路パターンを形成した構造である
が、上述した問題は、この構造に限らず、例えば、金属
基板上の絶縁樹脂層上の全面に金属層を設け絶縁樹脂を
介して回路パターンを形成する構造の混成集積回路装置
でも生じる。
ム基板（40）とはボンディングワイア（54）で接続され
ているので、前記負の半周期においては、アルミニウム
基板（40）の電位が平滑コンデンサCdの充電電圧とグラ
ンド電位間を制御パルスφの周波数でスイッチングする
ように変化する。これがアルミニウム基板（40）と電子
機器のシャーシ間に形成される浮遊容量Cpを介して電子
機器のシャーシにスイッチング・ノイズとして流出す
る。従来例で説明した混成集積回路装置は金属基板の絶
縁樹脂層を介して回路パターンを形成した構造である
が、上述した問題は、この構造に限らず、例えば、金属
基板上の絶縁樹脂層上の全面に金属層を設け絶縁樹脂を
介して回路パターンを形成する構造の混成集積回路装置
でも生じる。
また、上記の混成集積回路装置を所定の電子機器の取
付け体に取付ける場合、平滑コンデンサの容量が比較的
大きいため、平滑コンデンサ自体が大型化し、混成集積
回路装置の外付け部品として回路パターンを介して外部
接続を行う必要があった。
付け体に取付ける場合、平滑コンデンサの容量が比較的
大きいため、平滑コンデンサ自体が大型化し、混成集積
回路装置の外付け部品として回路パターンを介して外部
接続を行う必要があった。
従って、上記混成集積回路装置を電子機器に取り付け
ると、上述した大電流スイッチング動作に原因するノイ
ズが、外部リード端子を介して制御回路等の自己の小信
号回路に混入し、小信号回路が誤動作するおそれがあっ
た。
ると、上述した大電流スイッチング動作に原因するノイ
ズが、外部リード端子を介して制御回路等の自己の小信
号回路に混入し、小信号回路が誤動作するおそれがあっ
た。
さらに、平滑コンデンサとその平滑コンデンサと接続
される外部リード端子間距離が長くなると、その回路パ
ターンからノイズが漏れ、周辺の電子機器あるいは回路
素子等の周辺回路が誤動作する問題があった。
される外部リード端子間距離が長くなると、その回路パ
ターンからノイズが漏れ、周辺の電子機器あるいは回路
素子等の周辺回路が誤動作する問題があった。
（ニ）問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、整流回路の出力
端とスイッチング素子間にリアクタを接続する回路構成
のアクティブ・フィルタを、絶縁金属基板上に実装する
ことにより、平滑コンデンサと接続する外部リード端子
を隣接配置すると共にその外部リード端子の近傍に平滑
コンデンサを配置し、従来の問題点を大幅に改善した混
成集積回路装置を実現するものである。
端とスイッチング素子間にリアクタを接続する回路構成
のアクティブ・フィルタを、絶縁金属基板上に実装する
ことにより、平滑コンデンサと接続する外部リード端子
を隣接配置すると共にその外部リード端子の近傍に平滑
コンデンサを配置し、従来の問題点を大幅に改善した混
成集積回路装置を実現するものである。
（ホ）作 用 整流回路の直流出力端にリアクタを接続し、リアクタ
の他端をスイッチング素子によって断続的に接地する回
路構成のアクティブ・フィルタを混成集積回路装置化し
たため、商用交流の如何なる位相においても、リアクタ
がトランジスタのコレクタ負荷として働き、グランド・
パターンへの高周波スイッチング電圧の印加がなくな
る。従って、グランド・パターンと接続された例えば、
金属基板にも高周波スイッチング電圧の印加がなくなっ
て、この混成集積回路装置の実装構造に原因する浮遊容
量を介してのスイッチングノイズの外部流出を防止でき
る。
の他端をスイッチング素子によって断続的に接地する回
路構成のアクティブ・フィルタを混成集積回路装置化し
たため、商用交流の如何なる位相においても、リアクタ
がトランジスタのコレクタ負荷として働き、グランド・
パターンへの高周波スイッチング電圧の印加がなくな
る。従って、グランド・パターンと接続された例えば、
金属基板にも高周波スイッチング電圧の印加がなくなっ
て、この混成集積回路装置の実装構造に原因する浮遊容
量を介してのスイッチングノイズの外部流出を防止でき
る。
また、充電用のコンデンサが接続される一対の外部リ
ード端子を隣接配置し、その外部リード端子の近傍で平
滑コンデンサを接続するために、平滑コンデンサを外部
リード端子と最短距離で接続することが可能になる。そ
の結果、平滑コンデンサの接続距離を問題とするスイッ
チングノイズを抑制できるアクティブ・フィルタ用の混
成集積回路装置が実現できる。
ード端子を隣接配置し、その外部リード端子の近傍で平
滑コンデンサを接続するために、平滑コンデンサを外部
リード端子と最短距離で接続することが可能になる。そ
の結果、平滑コンデンサの接続距離を問題とするスイッ
チングノイズを抑制できるアクティブ・フィルタ用の混
成集積回路装置が実現できる。
（ヘ）実 施 例 第１図に本発明に採用する特徴的なアクティブ・フィ
ルタの回路構成を示す。
ルタの回路構成を示す。
このアクティブ・フィルタは、同図に示されるよう
に、ダイオードD1〜D4からなるブリッジ整流回路、本発
明の特徴であるブリッジ整流回路の正の直流出力端に一
端が接続されるリアクタＬ、このリアクタＬの他端とグ
ランド間にコレクタ、エミッタがそれぞれ接続されるト
ランジスタQ0、このトランジスタQ0のコレクタにアノー
ドが接続されるダンパ・ダイオードD5、このダンパ・ダ
イオードD5のカソードとグランド間に接続される平滑コ
ンデンサCdおよびトランジスタQ0のベースに制御パルス
φを供給する制御回路COMから構成される。
に、ダイオードD1〜D4からなるブリッジ整流回路、本発
明の特徴であるブリッジ整流回路の正の直流出力端に一
端が接続されるリアクタＬ、このリアクタＬの他端とグ
ランド間にコレクタ、エミッタがそれぞれ接続されるト
ランジスタQ0、このトランジスタQ0のコレクタにアノー
ドが接続されるダンパ・ダイオードD5、このダンパ・ダ
イオードD5のカソードとグランド間に接続される平滑コ
ンデンサCdおよびトランジスタQ0のベースに制御パルス
φを供給する制御回路COMから構成される。
制御回路COMの主回路はマイクロコンピュータにより
構成されて、15KHz以上の周波数の制御パルスφを出力
している。また、図示されていないが、この制御回路CO
Mは負荷電流の大きさを検知して制御パルスφの周波数
又はデューティ比の増減によりフィードバック制御を行
い、さらには基板温度およびトランジスタQ0のエミッタ
電流を計測してアクティブ・フィルタが熱的に暴走しな
いような制御も行う。なお、本実施例の制御回路COMに
はマイクロコンピュータが使用されたが、その他とし
て、コンパレータ、オペアンプ等の周知の回路構成によ
っても所定の制御を行うことができることは説明するま
でもない。
構成されて、15KHz以上の周波数の制御パルスφを出力
している。また、図示されていないが、この制御回路CO
Mは負荷電流の大きさを検知して制御パルスφの周波数
又はデューティ比の増減によりフィードバック制御を行
い、さらには基板温度およびトランジスタQ0のエミッタ
電流を計測してアクティブ・フィルタが熱的に暴走しな
いような制御も行う。なお、本実施例の制御回路COMに
はマイクロコンピュータが使用されたが、その他とし
て、コンパレータ、オペアンプ等の周知の回路構成によ
っても所定の制御を行うことができることは説明するま
でもない。
トランジスタQ0は図示のバイポーラ構造のトランジス
タに限定されるものではなく、パワーMOSトランジス
タ、SIT、IGBT等、高速動作が可能な他の素子に変更す
ることができる。また、整流回路も図示のブリッジ整流
回路に限定されるものではなく、周知のあらゆる方式の
整流回路を使用することができる。
タに限定されるものではなく、パワーMOSトランジス
タ、SIT、IGBT等、高速動作が可能な他の素子に変更す
ることができる。また、整流回路も図示のブリッジ整流
回路に限定されるものではなく、周知のあらゆる方式の
整流回路を使用することができる。
次に、第２図を参照して上記構成されるアクティブ・
フィルタの動作を説明する。
フィルタの動作を説明する。
商用交流のダイオードD1とD3の接続点電位が正となる
半周期では、制御回路COMから出力される15KHz以上の周
波数の制御パルスφがハイレベルのときトランジスタQ0
がオンし、ダイオードD1−リアクタＬ−トランジスタQ0
−ダイオードD4の閉回路が形成されてリアクタＬに電流
iLが流れる。そして、制御パルスφがローレベルのとき
トランジスタQ0がオフして先の閉回路が開路されると、
リアクタＬはそれ以前の電気的状態を持続させようとし
て逆起電力を発生する。このリアクタＬの逆起電力とブ
リッジ整流回路出力とが加算された電圧はコンデンサ入
力型の整流回路に比較して長い期間において平滑コンデ
ンサCdの充電電圧を上回り、ダンパ・ダイオードD5を介
して平滑コンデンサCdを充電する。
半周期では、制御回路COMから出力される15KHz以上の周
波数の制御パルスφがハイレベルのときトランジスタQ0
がオンし、ダイオードD1−リアクタＬ−トランジスタQ0
−ダイオードD4の閉回路が形成されてリアクタＬに電流
iLが流れる。そして、制御パルスφがローレベルのとき
トランジスタQ0がオフして先の閉回路が開路されると、
リアクタＬはそれ以前の電気的状態を持続させようとし
て逆起電力を発生する。このリアクタＬの逆起電力とブ
リッジ整流回路出力とが加算された電圧はコンデンサ入
力型の整流回路に比較して長い期間において平滑コンデ
ンサCdの充電電圧を上回り、ダンパ・ダイオードD5を介
して平滑コンデンサCdを充電する。
また、商用交流のダイオードD1とD3の接続点電位が負
となる半周期では、制御パルスφがハイレベルのときト
ランジスタQ0がオンし、ダイオードD2−リアクタＬ−ト
ランジスタQ0−ダイオードD3の閉回路が形成されてリア
クタＬに電流iLが流れる。そして、制御パルスφがロー
レベルとなってトランジスタQ0がオフし、先の閉回路が
開路されると、先と同様にリアクタＬに逆起電力を生
じ、逆起電力とブリッジ整流回路出力とが加算された電
圧により平滑コンデンサCdが充電される。
となる半周期では、制御パルスφがハイレベルのときト
ランジスタQ0がオンし、ダイオードD2−リアクタＬ−ト
ランジスタQ0−ダイオードD3の閉回路が形成されてリア
クタＬに電流iLが流れる。そして、制御パルスφがロー
レベルとなってトランジスタQ0がオフし、先の閉回路が
開路されると、先と同様にリアクタＬに逆起電力を生
じ、逆起電力とブリッジ整流回路出力とが加算された電
圧により平滑コンデンサCdが充電される。
第３図（Ａ）（Ｂ）を参照してさらに詳細に説明す
る。
る。
第３図（Ａ）は商用交流のダイオードD1とD3の接続点
電位が正となる半周期での混成集積回路装置の等価回路
を示している。この正の半周期においては、ダイオード
D1−リアクタＬ−トランジスタQ0−ダイオードD4により
閉回路が形成され、リアクタＬがトランジスタQ0のコレ
クタ負荷となる位置にある。
電位が正となる半周期での混成集積回路装置の等価回路
を示している。この正の半周期においては、ダイオード
D1−リアクタＬ−トランジスタQ0−ダイオードD4により
閉回路が形成され、リアクタＬがトランジスタQ0のコレ
クタ負荷となる位置にある。
これに対して、第３図（Ｂ）は商用交流のダイオード
D1とD3の接続点電位が負となる半周期での混成集積回路
装置の等価回路を示している。負の半周期においては、
ダイオードD2−リアクタＬ−トランジスタQ0−ダイオー
ドD3により閉回路が形成され、リアクタＬは正の半周期
と同様にトランジスタQ0のコレクタ負荷となっている。
D1とD3の接続点電位が負となる半周期での混成集積回路
装置の等価回路を示している。負の半周期においては、
ダイオードD2−リアクタＬ−トランジスタQ0−ダイオー
ドD3により閉回路が形成され、リアクタＬは正の半周期
と同様にトランジスタQ0のコレクタ負荷となっている。
従って、このアクティブ・フィルタの回路構成によれ
ば、商用交流の正の半周期でも、負の半周期でも常にリ
アクタＬはトランジスタQ0のコレクタ側に挿入されるの
で、トランジスタQ0のエミッタ電位は常にグランド電位
に安定する。
ば、商用交流の正の半周期でも、負の半周期でも常にリ
アクタＬはトランジスタQ0のコレクタ側に挿入されるの
で、トランジスタQ0のエミッタ電位は常にグランド電位
に安定する。
第４図を参照し、上記したアクティブ・フィルタを、
リアクタＬおよび平滑コンデンサCdを除いて、絶縁金属
基板に実装した実施例の具体構造を説明する。
リアクタＬおよび平滑コンデンサCdを除いて、絶縁金属
基板に実装した実施例の具体構造を説明する。
斜線が施された回路パターンはグランド・パターンで
あり、回路基板はそのグランド・パターンの一部によ
り、図面の略上半分の空白部分に対応する小信号回路ブ
ロックと図面の下半分に対応する大電流回路ブロックに
２分割される。本実施例では小信号回路ブロックから大
電流回路ブロックに供給される制御パルスφの配線、あ
るいは大電流回路ブロックから小信号回路ブロックへ供
給されるトランジスタQ0のエミッタ電位の配線は前記グ
ランド・パターンの一部を迂回するように形成されてい
るが、これに限定されるものではなく、例えば、トラン
ジスタQ0のエミッタ電位の配線は小信号ブロックの所定
の位置へボンディングワイアによって接続（ジャンピン
グワイア接続）してもよい。
あり、回路基板はそのグランド・パターンの一部によ
り、図面の略上半分の空白部分に対応する小信号回路ブ
ロックと図面の下半分に対応する大電流回路ブロックに
２分割される。本実施例では小信号回路ブロックから大
電流回路ブロックに供給される制御パルスφの配線、あ
るいは大電流回路ブロックから小信号回路ブロックへ供
給されるトランジスタQ0のエミッタ電位の配線は前記グ
ランド・パターンの一部を迂回するように形成されてい
るが、これに限定されるものではなく、例えば、トラン
ジスタQ0のエミッタ電位の配線は小信号ブロックの所定
の位置へボンディングワイアによって接続（ジャンピン
グワイア接続）してもよい。
さらに、このグランド・パターンは高周波、大電流が
流れるトランジスタQ0のエミッタに最も近い位置でアル
ミニウム基板にボンディングワイアＷで接続されて、ア
ルミニウム基板電位をグランド・パターン電位と等電位
にしている。
流れるトランジスタQ0のエミッタに最も近い位置でアル
ミニウム基板にボンディングワイアＷで接続されて、ア
ルミニウム基板電位をグランド・パターン電位と等電位
にしている。
大電流回路ブロックには、ブリッジ整流回路を構成す
るダイオードD1〜D4、ダンパ・ダイオードD5、トランジ
スタQ0がヒートシンクを介して表面実装され、さらにト
ランジスタQ0のエミッタ電流を制限し、またその値を計
測するためのエミッタ抵抗Ｒが形成される。これら素子
は先の小信号回路ブロックと大電流回路ブロックを分割
するグランド・パターン部に大電流が流れないようにそ
れぞれ配置される。これにより、このグランド・パター
ン部の遮蔽効果が一層向上される。さらに、大電流回路
ブロックと外部回路を接続するための外部リード端子と
小信号回路ブロックのための外部リード端子は相対する
周端辺に配置され、それら外部リード端子間の結合を疎
にしている。
るダイオードD1〜D4、ダンパ・ダイオードD5、トランジ
スタQ0がヒートシンクを介して表面実装され、さらにト
ランジスタQ0のエミッタ電流を制限し、またその値を計
測するためのエミッタ抵抗Ｒが形成される。これら素子
は先の小信号回路ブロックと大電流回路ブロックを分割
するグランド・パターン部に大電流が流れないようにそ
れぞれ配置される。これにより、このグランド・パター
ン部の遮蔽効果が一層向上される。さらに、大電流回路
ブロックと外部回路を接続するための外部リード端子と
小信号回路ブロックのための外部リード端子は相対する
周端辺に配置され、それら外部リード端子間の結合を疎
にしている。
ところで平滑コンデンサCdと接続される外部リード端
子（V+、グランド端子GND）は隣接して基板上に配置さ
れている。即ち、平滑コンデンサCdと接続される上記し
た外部リード端子は常に基板上では隣接配置されること
になる。従って、平滑コンデンサCdと接続される一対の
外部リード端子の近傍に平滑コンデンサCdが最短距離で
外付けされる構造となる。
子（V+、グランド端子GND）は隣接して基板上に配置さ
れている。即ち、平滑コンデンサCdと接続される上記し
た外部リード端子は常に基板上では隣接配置されること
になる。従って、平滑コンデンサCdと接続される一対の
外部リード端子の近傍に平滑コンデンサCdが最短距離で
外付けされる構造となる。
なお、第４図に示される混成集積回路装置の断面構造
は第７図と共通であるので説明は省略する。
は第７図と共通であるので説明は省略する。
斯上した本発明の混成集積回路装置は、放熱性を考慮
して電子機器のシャーシに絶縁金属基板の裏面を当接さ
せて取り付けられる。このために絶縁金属基板の金属基
板とシャーシ間には浮遊容量Cpが第３図に示す如く介在
する構造となる。しかし、金属基板はグランド・パター
ン（第４図斜線部）とボンディング・ワイアＷで接続さ
れているのでグランド・パターンの電位と同じになる。
本発明によれば、グランド・パターン、即ちトランジス
タQ0のエミッタ電位は前述した如くグランド電位に安定
しているので、この浮遊容量Cpを介して商用交流の負の
半周期でスイッチング・ノイズがシャーシに流出するお
それがなくなる。
して電子機器のシャーシに絶縁金属基板の裏面を当接さ
せて取り付けられる。このために絶縁金属基板の金属基
板とシャーシ間には浮遊容量Cpが第３図に示す如く介在
する構造となる。しかし、金属基板はグランド・パター
ン（第４図斜線部）とボンディング・ワイアＷで接続さ
れているのでグランド・パターンの電位と同じになる。
本発明によれば、グランド・パターン、即ちトランジス
タQ0のエミッタ電位は前述した如くグランド電位に安定
しているので、この浮遊容量Cpを介して商用交流の負の
半周期でスイッチング・ノイズがシャーシに流出するお
それがなくなる。
また、上述したように平滑コンデンサCdと接続される
一対の外部リード端子は常に隣接配置され、且つその外
部リード端子の近傍に平滑コンデンサCdが最短距離で接
続できるので、外部リード端子と平滑コンデンサCd間で
のスイッチングノイズの発生を抑制することができる。
一対の外部リード端子は常に隣接配置され、且つその外
部リード端子の近傍に平滑コンデンサCdが最短距離で接
続できるので、外部リード端子と平滑コンデンサCd間で
のスイッチングノイズの発生を抑制することができる。
第５図に実施例の変形例の回路図を示す。
先の実施例の制御回路COMはインバータ回路を制御す
るための多相のパルスを出力する機能を備え、その多相
のパルスを混成集積回路装置から外部出力するものであ
る。斯る混成集積回路装置は比較的小規模に構成できる
利点を有する反面で、多相のパルスを外部出力するため
の多数の端子を必要とする欠点を有する。
るための多相のパルスを出力する機能を備え、その多相
のパルスを混成集積回路装置から外部出力するものであ
る。斯る混成集積回路装置は比較的小規模に構成できる
利点を有する反面で、多相のパルスを外部出力するため
の多数の端子を必要とする欠点を有する。
これに対し、変形例はトランジスタQ1〜Q6から構成さ
れる３相のインバータ回路をも単一の回路基板に実装
し、回路基板に形成された回路パターンを介して制御回
路COMからトランジスタQ1〜Q6のベースに多相のパルス
が入力される。これにより、端子数が削減されると共に
アクティブ・フィルタとインバータ回路間の配線へのノ
イズの混入の防止が図られる。
れる３相のインバータ回路をも単一の回路基板に実装
し、回路基板に形成された回路パターンを介して制御回
路COMからトランジスタQ1〜Q6のベースに多相のパルス
が入力される。これにより、端子数が削減されると共に
アクティブ・フィルタとインバータ回路間の配線へのノ
イズの混入の防止が図られる。
（ト）発明の効果 以上述べたように本発明の混成集積回路装置によれ
ば、 （１）アクティブ・フィルタのトランジスタのエミッタ
の電位が高周波においてグランド電位にあるため、混成
集積回路装置の金属基板から電子機器のシャーシへのス
イッチングノイズの流出のおそれがなく、電子機器等の
セットの性能を向上させる極めて高性能な混成集積回路
装置を提供することができる。
ば、 （１）アクティブ・フィルタのトランジスタのエミッタ
の電位が高周波においてグランド電位にあるため、混成
集積回路装置の金属基板から電子機器のシャーシへのス
イッチングノイズの流出のおそれがなく、電子機器等の
セットの性能を向上させる極めて高性能な混成集積回路
装置を提供することができる。
（２）平滑コンデンサと接続される外部リード端子を隣
接配置することにより、平滑コンデンサを外部リード端
子と最短距離で接続することが可能になる。その結果、
平滑コンデンサと外部リード端子間の配線から発生する
スイッチングノイズを著しく低減することができる。
接配置することにより、平滑コンデンサを外部リード端
子と最短距離で接続することが可能になる。その結果、
平滑コンデンサと外部リード端子間の配線から発生する
スイッチングノイズを著しく低減することができる。
（３）混成集積回路装置化によりアクティブ・フィルタ
を構成する素子間配線が短くなるため、配線インダクタ
ンスに起因するノイズが抑制される。
を構成する素子間配線が短くなるため、配線インダクタ
ンスに起因するノイズが抑制される。
（４）回路基板として絶縁金属基板を使用するため、配
線パターンと金属製の基板間に比較的大きな浮遊容量が
形成されて高調波ノイズをその発生個所の直近で速やか
に減衰させることができる。
線パターンと金属製の基板間に比較的大きな浮遊容量が
形成されて高調波ノイズをその発生個所の直近で速やか
に減衰させることができる。
（５）回路基板として絶縁金属基板を使用するため放熱
特性が良好であり、もってアクティブ・フィルタを小型
に構成することができる。
特性が良好であり、もってアクティブ・フィルタを小型
に構成することができる。
（６）回路基板として絶縁金属基板を使用するため、混
成集積回路装置から外部への不要輻射を抑制することが
できる。
成集積回路装置から外部への不要輻射を抑制することが
できる。
第１図は本発明に採用するアクティブ・フィルタを説明
する回路図、第２図はアクティブ・フィルタの動作波形
図、第３図（Ａ）（Ｂ）は本発明のトランジスタのエミ
ッタ電位変化を説明する図であって、それぞれ商用交流
の各半周期の等価回路図、第４図は実施例の平面図、第
５図は変形例の回路図、第６図は従来例のアクティブ・
フィルタの回路図、第７図は回路基板の断面図、第８図
（Ａ）（Ｂ）は従来例のトランジスタのエミッタ電位変
化を説明する図であって、それぞれ商用交流の各半周期
の等価回路図である。 Ｌ……リアクタ、D1〜D5……ダイオード、Cd……平滑コ
ンデンサ、Q0……トランジスタ、COM……制御回路。
する回路図、第２図はアクティブ・フィルタの動作波形
図、第３図（Ａ）（Ｂ）は本発明のトランジスタのエミ
ッタ電位変化を説明する図であって、それぞれ商用交流
の各半周期の等価回路図、第４図は実施例の平面図、第
５図は変形例の回路図、第６図は従来例のアクティブ・
フィルタの回路図、第７図は回路基板の断面図、第８図
（Ａ）（Ｂ）は従来例のトランジスタのエミッタ電位変
化を説明する図であって、それぞれ商用交流の各半周期
の等価回路図である。 Ｌ……リアクタ、D1〜D5……ダイオード、Cd……平滑コ
ンデンサ、Q0……トランジスタ、COM……制御回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−33361（ＪＰ，Ａ) 特開 平４−33362（ＪＰ，Ａ) 特開 昭61−166147（ＪＰ，Ａ) 特開 昭60−219794（ＪＰ，Ａ) 特開 昭56−114392（ＪＰ，Ａ) 特開 昭62−202548（ＪＰ，Ａ) 電子技術，Ｖｏｌ．32，1990 Ｎｏ. ３，85〜89頁
Claims (3)
- 【請求項１】交流電圧を整流し直流電圧を出力する整流
回路と、前記整流回路の直流電圧から充電電圧を取り出
すダイオードを介して直流電圧を得る平滑コンデンサ
と、前記ダイオードのアノード側と電気的にコンタクト
し前記ダイオードのアノード側の電圧を電流流出側で前
記整流回路と電気的にコンタクトするグランドラインに
短絡するようにスイッチングするスイッチング素子と、
前記スイッチング素子がオフした際、前記ダイオードの
アノード側の電圧に逆起電力を与えるリアクタとを有し
たアクティブフィルタ回路が実装される混成集積回路装
置であり、 前記グランドラインに相当するグランドパターンが絶縁
金属基板上に実装され、前記リアクタは、整流回路の出
力と前記スイッチング素子の電流流入側で接続され、前
記平滑コンデンサが接続される一対の外部リード端子は
前記絶縁金属基板上で隣接配置される事を特徴とした混
成集積回路装置。 - 【請求項２】絶縁金属基板の回路パターン上に、アクテ
ィブフィルタを構成する整流回路、スイッチング素子、
前記スイッチング素子より充電電圧を取り出すダイオー
ド及びスイッチング素子を制御する制御回路とを少なく
とも実装し、 前記整流回路の直流出力端子と前記スイッチング素子間
にリアクタを接続し、前記ダイオードの出力側に充電用
のコンデンサを接続し、前記充電用のコンデンサが接続
される一対の外部リード端子を前記絶縁金属基板に隣接
配置する事を特徴とする混成集積回路装置。 - 【請求項３】絶縁金属基板の回路パターン上に、アクテ
ィブフィルタを構成する整流回路、スイッチング素子、
前記スイッチング素子より充電電圧を取り出すダイオー
ド及びスイッチング素子を制御する制御回路とを少なく
とも実装し、 前記整流回路の直流出力端子と前記スイッチング素子間
にリアクタを接続し、前記ダイオードの出力側に充電用
のコンデンサを接続し、前記回路パターンのグランドパ
ターンを前記混成集積回路装置内の金属層に接地すると
共に、前記充電用のコンデンサが接続される一対の外部
リード端子を前記基板に隣接配置することを特徴とする
混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13841990A JP2693018B2 (ja) | 1990-05-30 | 1990-05-30 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13841990A JP2693018B2 (ja) | 1990-05-30 | 1990-05-30 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0433363A JPH0433363A (ja) | 1992-02-04 |
| JP2693018B2 true JP2693018B2 (ja) | 1997-12-17 |
Family
ID=15221527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13841990A Expired - Fee Related JP2693018B2 (ja) | 1990-05-30 | 1990-05-30 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2693018B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2810488B2 (ja) | 1990-05-30 | 1998-10-15 | 三洋電機株式会社 | 混成集積回路装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202548A (ja) * | 1986-02-28 | 1987-09-07 | Mitsubishi Electric Corp | 半導体装置 |
-
1990
- 1990-05-30 JP JP13841990A patent/JP2693018B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子技術，Ｖｏｌ．３２，１９９０ Ｎｏ．３，８５〜８９頁 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2810488B2 (ja) | 1990-05-30 | 1998-10-15 | 三洋電機株式会社 | 混成集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0433363A (ja) | 1992-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321299A (en) | Hybrid integrated circuit device | |
| US7035106B2 (en) | Heat dissipation system for semiconductor device | |
| JP2008042124A (ja) | 半導体パワーモジュール | |
| CA1166308A (en) | Single-ended switching converter | |
| JP5826024B2 (ja) | ノイズ低減回路 | |
| JPH10210649A (ja) | 電圧形インバータ装置 | |
| JP2005251839A (ja) | 電力用半導体モジュールの絶縁基板 | |
| JP2693016B2 (ja) | 混成集積回路装置 | |
| JP3239082B2 (ja) | 混成集積回路装置 | |
| JP2693018B2 (ja) | 混成集積回路装置 | |
| JPH0719166Y2 (ja) | 電力変換装置の素子取付構造 | |
| JP2804753B2 (ja) | 混成集積回路装置 | |
| JP2693017B2 (ja) | 混成集積回路装置 | |
| JP2664523B2 (ja) | 混成集積回路装置 | |
| JPH04211200A (ja) | 半導体装置 | |
| JP3752929B2 (ja) | 半導体モジュール | |
| JP5516623B2 (ja) | 電力変換装置 | |
| JP3386145B2 (ja) | Ｄｃｂ基板上の電力半導体構成体 | |
| JP2810488B2 (ja) | 混成集積回路装置 | |
| JP3190941B2 (ja) | 絶縁型スイッチング電源装置用半導体集積回路装置 | |
| JP4164923B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH11346477A (ja) | インバータ装置 | |
| JPH06237574A (ja) | 半導体変換装置 | |
| JP2008236855A (ja) | 電力変換装置 | |
| JP2024074107A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |