JPH0433363A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0433363A
JPH0433363A JP2138419A JP13841990A JPH0433363A JP H0433363 A JPH0433363 A JP H0433363A JP 2138419 A JP2138419 A JP 2138419A JP 13841990 A JP13841990 A JP 13841990A JP H0433363 A JPH0433363 A JP H0433363A
Authority
JP
Japan
Prior art keywords
circuit
hybrid integrated
integrated circuit
smoothing capacitor
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2138419A
Other languages
English (en)
Other versions
JP2693018B2 (ja
Inventor
Katsumi Okawa
大川 克美
Hisashi Shimizu
清水 永
Hirobumi Kikuchi
博文 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13841990A priority Critical patent/JP2693018B2/ja
Publication of JPH0433363A publication Critical patent/JPH0433363A/ja
Application granted granted Critical
Publication of JP2693018B2 publication Critical patent/JP2693018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Networks Using Active Elements (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は電力アクティブ・フィルタを絶縁金属基板上に
実装する混成集積回路装置に関し、詳細には、外部リー
ド端子を介するノイズによる自回路の誤動作を防止し、
スイッチング動作に基づく絶縁金属基板から外部への漏
れ電流を抑制した混成集積回路装置に関する。
(υ)従来の技術 近年、整流電源のノイズ対策の点からアクティブ・フィ
ルタが注目されている。−膜面なアクティブ・フィルタ
を第6図を参照して説明する。
アクティブ−フィルタはダイオードD1〜D4からなる
ブリッジ整流回路、このブリッジ整流回路の交流入力端
子と電圧■、。で示される商用交流電源間に接続される
リアクタL、ブリッジ整流回路の対の直流出力端子間に
並列接続されるトランジスタQ、ブリッジ整流回路の直
流出力を平滑するコンデンサC6、ブリッジ整流回路の
直流出力端子と平滑コンデンサC4間に接続されるダン
パ・ダイオードD5から回路構成される。なお、トラン
ジスタQの動作を制御するための通常、15KH2以上
の周波数の制御パルスφを出力する制御回路は省略され
ている。
次に、このアクティブ・フィルタの動作を説明する。
商用交流のりアクタL側が正となる半周期においては、
トランジスタQがハイレベルの制御パルスφによりオン
する間、リアクタし一ダイオードD1−トランジスタQ
−ダイオードD4により閉回路を形成してリアクタしに
電流が流れ、また商用交流のリアクタし側が負となる半
周期においては、トランジスタQがオンする間、ダイオ
〜ドD2−1−ランジスタQ−ダイオードD3−リアク
タLにより閉回路を形成し同様にリアクタしに電流が流
れる。そして、制御パルスφがローレベルになりトラン
ジスタQがオフすると、先の2つの閉回路が開路されて
リアクタしに逆起電力が発生する。この逆起電力は商用
交流と同位相であるため、トランジスタQがオフする間
において、リアクタLの逆起電力と商用交流の電圧が加
算された電圧がブリッジ整流回路に人力され、この整流
高力がダンパ・ダイオニドD、を順バイアスして平滑コ
ンデンサC4に充電される。
従来では、このアクティブ・フィルタをディスクリート
部品により構成していたが、各ディスクリート部品間の
配線が長くなり、その配線のインダクタンス成分により
新tこなスイッチングノイズを誘導していた。このため
、大きなシールド構造内にアクティブ−フィルタを収容
するe要が生じ、電源装置の軽量、縮小の要求に充分に
応えることができない構造であった。
そこで、本件発明者はこのアクティブ フィルタを絶縁
金属基板上に実装した混成集積回路装置を特願昭63−
2580号で提案した。次に第7図を参照してこの混成
集積回路装置を説明する。
即も、アルミニウム等の金属基板(40)の両表面を陽
極酸化して形成した絶縁酸化膜(42)で被覆し、この
一方の絶縁酸化膜(42)上にエボ牛シ等の絶縁樹脂層
(46)を介して銅箔の回路パターン(48)が形成さ
れる。そして、この回路パターン(48)上にダイオー
ドD、〜D、およびD5、トランジスタQ、さらには制
御回路を構成する回路部品をチップ形状で表面実装して
、極めて小型のアクティブ、フィルタが実現されている
。なお、第7図から明らかなように、回路パターン(4
8)のうち、グランド パターンは絶縁酸化膜(42)
および絶縁樹脂層(46)による浮遊容量を除去する目
的で、絶縁酸化膜(42)下の金属基板とホンディング
ワイア(54)で接続さねている。
斯る混成集積回路装置を電子機器へ組み込む場合、金属
基板(40)の裏面の絶縁酸化膜(42)をシャーシに
当接させて放熱性のよい構造で実装されるのが普通であ
る。従って、この構造では金属基板(40)と電子機器
のシャーシ間で少なくとも絶縁酸化膜(42)を誘電体
とする浮遊容量C,(第8図参照)が金属基板(40)
の全面にわたり生ずる。
(ハ)発明が解決しようとする課題 しかしながら、上記した混成集積回路装置は、アクティ
ブ フィルタのトランジスタQのエミッタ電位が高周波
で大きく変動し、これが絶縁金属基板を介して電子機器
のシャーシにノイズとして流出するという絶縁金属基板
を用いたことによる特有の問題を有する。
この問題点の原因を第8図(A)(B)を参照して説明
する。
第8図(A)は商用交流のリアクタし側が正となる半周
期での混成集積回路装置の等価回路を示している。正の
半周期においては、リアクタLダイオードD1−トラン
ジスタQ−ダイオードD4により閉回路が形成され、リ
アクタLがトランジスタQのコレクタ負荷となる位置に
ある。
これに対し、第8図(B)は商用交流のリアクタし側が
負となる半周期での混成集積回路装置の等価回路を示し
ている。負の半周期においては、ダイオードD2−トラ
ンジスタQ−ダイオードD。
−リアクタしにより閉回路が形成され、リアクタLがト
ランジスタQのエミッタ負荷となる。
これから明らかなように、正の半周期(第8図(A))
では、トランジスタQのコレクタ電位が平滑コンデンサ
C4の充電電圧とグランド電位間を制?lIIパルスφ
の周波数でスイッチングするように変化する。なお、エ
ミッタ電位はグランド電位を維持する。しかし、負の半
周期(第8図(B))では、リアクタLがトランジスタ
Qのエミッタ負荷となるため、エミッタ電位は平滑コン
デンサC6の充電電圧とグランド電位間を制御パルスφ
ノ周波数でスイッチングするように変化する。
混成集積回路装置のグランド・パターンとアルミニウム
基板(40)とはボンディングワイア(54)で接続さ
れているので、前記負の半周期においては、アルミニウ
ム基板(40)の電位が平滑コンデンサcdの充電電圧
とグランド電位間を制御パルスφの周波数でスイッチン
グするように変化する。
これがアルミニウム基板(40)と電子機器のシャシ間
に形成される浮遊容量C2を介して電子機器のシャーシ
にスイッチング・ノイズとして流出する。
また、上記の混成集積回路装置を所定の電子機器の取付
は体に取付ける場合、平滑コンデンサの容量が比較的大
きいため、平滑コンデンサ自体が大型化し、混成集積回
路装置の外付は部品として回路パターンを介して外部接
続を行う必要があった。
従って、上記混成集積回路装置を電子機器に取り付ける
と、上述した大電流スイッチング動作に原因するノイズ
が、外部リード端子を介して制御回路等の自己の小信号
回路に混入し、小信号回路が誤動作するおそれがあった
さらに、平滑コンデンサとその平滑コンデンサと接続さ
れる外部リード端子間距離が長くなると、その回路パタ
ーンからノイズが漏れ、周辺の電子機器あるいは回路素
子等の周辺回路が誤動作する問題があった。
(:)問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、整流回路の出力端
とスイッチング素子間にリアクタを接続する回路構成の
アクティブ フィルタを、絶縁金属基板上に実装するこ
とにより、平滑コンデンサと接続する外部リード端子を
隣接配置すると共にその外部リード端子の近傍に平滑コ
ンデンサを配置し、従来の問題点を大幅に改善した混成
集積回路装置を実現するものである。
(ホ)作用 整流回路の直流圧力端にリアクタを接続し、リアクタの
他端をスイッチング素子によって断続的に接地する回路
構成のアクティブ フィルタを混成集積回路装置化した
ため、商用交流の如何なる位相においても、リアクタが
トランジスタのコし・フタ負荷として働き、グランド 
パターンへの高周波スイッチング電圧の印加がなくなる
。従って、グランド パターンと接続された金属基板に
も高周波スイッチング電圧の印加がなくなって、この混
成集積回路装置の実装構造に原因する浮遊容量を介して
のスイッチングノイズの外部流出を防止できる。
また、充電用のコンデンサが接続される一対の外部リー
ド端子を隣接配置し、その外部リード端子の近傍で平滑
コンデンサを接続するために、平滑コンデンサを外部リ
ード端子と最短距離で接続することが可能になる。その
結果、平滑コンデンサの接続距離を問題とするスイッチ
ングノイズを抑制できるアクティブ・フィルタ用の混成
集積回路装置が実現できる。
(へ)実施例 第1図に本発明に採用する特徴的なアクティブフィルタ
の回路構成を示す。
このアクティブ・フィルタは、同図に示されるように、
ダイオードD、〜D4からなるブリッジ整流回路、本発
明の特徴であるブリッジ整流回路の正の直流出力端に一
端が接続されるリアクタし、このリアクタLの他端とグ
ランド間にコレクタ、エミッタがそれぞれ接続されるト
ランジスタQ、、このトランジスタQ。のコレクタにア
ノードが接続されるダンパ・ダイオードD5、このダン
パ・ダイオードD50カソードとグランド間に接続され
る平滑コンデンサcdおよびトランジスタQ、のベース
に制御パルスφを供給する制御回路COMから構成され
る。
制御回路COMの主回路はマイクロコンピュータにより
構成されて、15に87以上の周波数の制御パルスφを
出力している。また、図示されていないが、この制御回
路COMは負荷電流の大きさを検知して制御パルスφの
周波数により、あるいはデユーティによりフィードバッ
ク制御を行い、さらには基板温度およびトランジスタQ
。のエミッタ電流を計測してアクティブ・フィルタが熱
的に暴走しないような制御も行う。なお、本実施例の制
御回路COMにはマイクロコンピュータが使用されたが
、その他として、コンパレータ、オペアンプ等の周知の
回路構成によっても所定の制御を行うことができること
は説明するまでもない。
トランジスタQ。は図示のバイポーラ構造のトランジス
タに限定されるものではなく、パワーMOSトランジス
タ、SIT、rGBT等、高速動作が可能な他の素子に
変更することができる。また、整流回路も図示のブリッ
ジ整流回路に限定されるものではなく、周知のあらゆる
方式の整流回路を使用することができる。
次に、第2図を参照して上記構成されるアクティブ・フ
ィルタの動作を説明する。
商用交流のダイオ−F D +とD2の接続点電位が正
となる半周期では、制御回路COMから圧力される15
KHz以上の周波数の制御パルスφがハイレベルのとき
トランジスタQ。がオンし、ダイオ−1’D、−リアク
タL−トランジスタQ。−ダイオードD、の閉回路が形
成されてリアクタLに電流i Lが流れる。そして、制
御パルスφがローレベルのときトランジスタQ 11が
オフして先の閉回路が開路さねると、リアクタしはそれ
以前の電気的状態を持続させようとして逆起電力を発生
する。このリアクタLの逆起電力とブリッジ整流回路出
力とが加算された電圧はコンデンサ人力型の整流回路に
比較して長い期間において平滑コンデンサC4の充電電
圧を上回り、ダンパ ダイオードD、を介して平滑コン
デンサC4を充電する。
また、商用交流のダイオードD、とD2の接続点電位が
負となる半周期では、制御ノヘルスφがハイレベルのと
きトランジスタQ。がオンし、ダイt−1″D3〜リア
クタL−トランジスタQ。−ダイオ−rD2の閉回路が
形成されてリアクタLに電流ILが流れる。そして、制
御パルスφがローレベルドナってトランジスタQ。がオ
フし、先の閉回路が開路さねると、先と同様にリアクタ
しに逆起電力を生じ、逆起電力とブリッジ整流回路出力
とが加算された電圧により平滑コンデンサC4が充電さ
れる。
第3図(A)(B)を参照してさらに詳細に説明する8 第3図(A)は商用交流のダイオードつ、とD2の接続
点電位が正となる半周期での混成集積回路装置の等価回
路を示している。この正の半周期においては、ダイオー
ドD、−リアクタし一トランジスタQ。−ダイオードD
4により閉回路が形成さね、リアクタLがトランジスタ
Q。のコレクタ負荷となる位置にある。
これに対して、第3図(B)は商用交流のダイオードD
、とD2の接続点電位が負となる半周期での混成集積回
路装置の等価回路を示している。負の半周期においては
、ダイオードD2−リアクタL−トランジスタQ。−ダ
イオードD3により閉回路が形成され、リアクタしは正
の半周期と同様にトランジスタQ。のコレクタ負荷とな
っている。
従って、このアクティブ・フィルタの回路構成によれば
、商用交流の正の半周期でも、負の半周期でも常にリア
クタLはトランジスタQ。のコレクタ側に挿入されるの
で、トランジスタQ。のエミッタ電位は常にグランド電
位に安定する。
第4図を参照し、上記したアクティブ・フィルタを、リ
アクタしおよび平滑コンデンサC1を除いて、絶縁金属
基板に実装した実施例の具体構造を説明する。
斜線が施された回路パターンはグランド・パターンであ
り、回路基板はそのグランド・パターンの一部により、
図面の格上半分の空白部分に対応する小信号回路ブロッ
クと図面の下半分に対応する大電流回路ブロックに2分
割される0本実施例では小信号回路ブロックから大電流
回路ブロックに供給される制御パルスφの配線、あるい
は大電流回路ブロックから小信号回路ブロックへ供給さ
れるトランジスタQ。のエミッタ電位の配線は前記グラ
ンド・パターンの一部を迂回するように形成されている
が、これに限定されるものではなく、例えば、トランジ
スタQ。のエミッタ電位の配線は小信号ブロックの所定
の位置ヘボンディングワイアによって接続(ジャンピン
グワイア接続)してもよい。
さらに、このグランド・パターンは高周波、大電流が流
れるトランジスタQ。のエミッタに最も近い位置でアル
ミニウム基板にボンディングワイアWで接続されて、ア
ルミニウム基板電位をグランド・パターン電位と等電位
にしている。
大電流回路ブロックには、ブリッジ整流回路を構成する
ダイオードD1〜D4、ダンパ・ダイオードD5、トラ
ンジスタQ0がヒートシンクを介して表面実装され、さ
らにトランジスタQ。のエミッタ電流を制限し、またそ
の値を計測するためのエミッタ抵抗Rが形成される。こ
れら素子は先の小信号回路ブロックと大電流回路ブロッ
クを分割するグランド パターン部に大電流が流れない
ようにそれぞれ配置される。これにより、このグランド
 パターン部の遮蔽効果が一層向上される。さらに、大
電流回路ブロックと外部回路を接続するための外部リー
ド端子と小信号回路ブロックのための外部リード端子は
相対する周端辺に配置され、それら外部リード端子間の
結合を疎にしている。
ところで平滑コンデンサC4と接続される外部リード端
子(■“ グランド端子GND)は隣接して基板上に配
置されている。即ち、平滑コンデンサC4と接続される
上記した外部リード端子は常に基板上では隣接配置され
ることになる。従って、平滑コンデンサC1と接続され
る一対の外部リード端子の近傍に平滑コンデンサC1が
最短距離で外付けされる構造となる。
なお、第4図に示される混成集積回路装置の断面構造は
第7図と共通であるので説明は省略する。
衛士した本発明の混成集積回路装置は、放熱性を考慮し
て電子機器のシャーシに絶縁金属基板の裏面を当接させ
て取り付けられる。このために絶縁金属基板の金属基板
とシャーシ間には浮遊容量C3が第3図に示す如く介在
する構造となる。しかし、金属基板はグランド・パター
ン(第4図斜線部)とボンディング ワイアWで接続さ
れているのでグランド パターンの電位と同じになる。
本発明によれば、グランド・パターン、即ちトランジス
タQ。のエミッタ電位は前述した如くグランド電位に安
定しているので、この浮遊容量C1を介して商用交流の
負の半周期でスイッチングノイズがシャーシに流出する
おそれがなくなる。
また、上述したように平滑コンデンサcdと接続される
一対の外部リード端子は常に隣接配置され、且つその外
部リード端子の近傍に平滑コンデンサC3が最短距離で
接続できるので、外部リド端子と平滑コンデンサC4間
でのスイッチングノイズの発生を抑制するCとができる
第5図に実施例の変形例の回路図を示す。
先の実施例の制御回路COMはインバータ回路を制御す
るための多相のパルスを圧力する機能を備え、その多相
のパルスを混成集積回路装置から外部出力するものであ
る。斯る混成集積回路装置は比較的小規模に構成できる
利点を有する反面で、多相のパルスを外部出力するため
の多数の端子を必要とする欠点を有する。
これに対し、変形例はトランジスタQ、〜Q6から構成
される3相のインバータ回路をも単一の回路基板に実装
し、回路基板に形成された回路パターンを介して制御回
路COMからトランジスタQ、〜Q6のベースに多相の
パルスが入力される。
これにより、端子数が削減されると共にアクティブ、フ
ィルタとインバータ回路間の配線へのノイズの混入の防
止が図られる。
(ト)発明の効果 以上述べたように本発明の混成集積回路装置によれば、 (1)アクティブ フィルタのトランジスタのエミッタ
の電位が高周波においてグランド電位にあるため、混成
集積回路装置の金属基板から電子機器のシャーシへのス
イッチングノイズの流出のおそれがな(、極めて小型の
アクティブ フィルタを実装した混成集積回路装置が実
現できる。
(2)平滑コンデンサと接続される外部リード端子を隣
接配置することにより、平滑コンデンサを外部リード端
子と最短距離で接続することが可能になる。その結果、
平滑コンデンサと外部リード端子間の配線から発生する
スイッチングノイズを著しく低減することができる。
(3)混成集積回路装置化によりアクティブ・フィルタ
を構成する素子間配線が短くなるため、配線インダクタ
ンスに起因するノイズが抑制される。
(4)回路基板として絶縁金属基板を使用するため、配
線パターンと金属製の基板間に比較的大きな浮遊容量が
形成されて高調波ノイズをその発生個所の直近で速やか
に減衰させることができる。
(5)回路基板として絶縁金属基板を使用するため放熱
特性が良好であり、もってアクティブ・フィルタを小型
に構成することができる。
(6)回路基板として絶縁金属基板を使用するため、混
成集積回路装置から外部への不要輻射を抑制することが
できる。
【図面の簡単な説明】
if図は本発明に採用するアクティブ・フィルタを説明
する回路図、第2図はアクティブ・フィルタの動作波形
図、第3図(A)(B)は本発明のトランジスタのエミ
ッタ電位変化を説明する図であって、それぞれ商用交流
の各半周期の等価回路図、第4図は実施例の平面図、第
5図は変形例の回路図、第6図は従来例のアクティブ・
フィルタの回路図、第7図は回路基板の断面図、第8図
(A)(B)は従来例のトランジスタのエミッタ電位変
化を説明する図であって、それぞれ商用交流の各半周期
の等価回路図である。 第1図 L・−リアクタ、  D、〜D5・・・ダイオード、C
4−平滑コンデンサ、 Q、・・・トランジスタ、CO
M  制御回路。

Claims (6)

    【特許請求の範囲】
  1. (1)絶縁金属基板の回路パターン上に、アクティブ・
    フィルタを構成する整流回路、スイッチング素子、スイ
    ッチング素子より充電電圧を取り出すダイオードおよび
    スイッチング素子を制御する制御回路とを少なくとも実
    装し、整流回路の直流出力端子とスイッチング素子間に
    リアクタを接続し、前記ダイオードの出力側に充電用の
    コンデンサを接続し、さらに回路パターンのグランド・
    パターンと金属基板とを接続する接続部を設けた混成集
    積回路装置であって、 前記充電用のコンデンサが接続される一対の外部リード
    端子が前記基板の周端辺に隣接配置されることを特徴と
    する混成集積回路装置。
  2. (2)前記絶縁金属基板はアルミニウム基板の表面を陽
    極酸化して形成した酸化膜で被覆されていることを特徴
    とする請求項1記載の混成集積回路装置。
  3. (3)前記一対のダイオードを、充電用のコンデンサが
    接続される外部リード端子の直近に配置したことを特徴
    とする請求項1記載の混成集積回路装置。
  4. (4)前記整流回路をブリッジ整流回路で構成したこと
    を特徴とする請求項1記載の混成集積回路装置。
  5. (5)前記スイッチング素子をバイポーラトランジスタ
    、MOSトランジスタ、SIT、あるいはIGBTで構
    成したことを特徴とする請求項1記載の混成集積回路装
    置。
  6. (6)前記接続部がボンディングワイアで形成される請
    求項1記載の混成集積回路装置。
JP13841990A 1990-05-30 1990-05-30 混成集積回路装置 Expired - Fee Related JP2693018B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13841990A JP2693018B2 (ja) 1990-05-30 1990-05-30 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13841990A JP2693018B2 (ja) 1990-05-30 1990-05-30 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH0433363A true JPH0433363A (ja) 1992-02-04
JP2693018B2 JP2693018B2 (ja) 1997-12-17

Family

ID=15221527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13841990A Expired - Fee Related JP2693018B2 (ja) 1990-05-30 1990-05-30 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP2693018B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2810488B2 (ja) 1990-05-30 1998-10-15 三洋電機株式会社 混成集積回路装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202548A (ja) * 1986-02-28 1987-09-07 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202548A (ja) * 1986-02-28 1987-09-07 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2693018B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
US5321299A (en) Hybrid integrated circuit device
EP1097505B1 (en) Modular apparatus for regulating the harmonics of current drawn from power lines
US8228152B2 (en) Transforming device of power source and transformer thereof
CA1166308A (en) Single-ended switching converter
JPH10210649A (ja) 電圧形インバータ装置
JP3274123B2 (ja) 単相コンバータ回路
JP3239082B2 (ja) 混成集積回路装置
JP2693016B2 (ja) 混成集積回路装置
JPH0433363A (ja) 混成集積回路装置
JP2804753B2 (ja) 混成集積回路装置
JP3087752B1 (ja) マグネトロンの駆動電源
JP2664523B2 (ja) 混成集積回路装置
US11387761B2 (en) System and method for sinusoidal output and integrated EMC filtering in a motor drive
JP3324151B2 (ja) 直流電圧安定化電源装置
JP3752929B2 (ja) 半導体モジュール
JP2693017B2 (ja) 混成集積回路装置
JP5516623B2 (ja) 電力変換装置
JP2810488B2 (ja) 混成集積回路装置
JP3765378B2 (ja) 電力変換装置のノイズ防止装置
JP2001144250A (ja) パワーモジュール
CN212935790U (zh) 一种开关电源集成芯片及开关电源电路
JP2018182880A (ja) 電力変換装置
JP2560355Y2 (ja) 放電灯点灯装置
JP2008236855A (ja) 電力変換装置
JP2000184704A (ja) Dc−dcコンバータ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees