JP2810488B2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2810488B2 JP2810488B2 JP2138420A JP13842090A JP2810488B2 JP 2810488 B2 JP2810488 B2 JP 2810488B2 JP 2138420 A JP2138420 A JP 2138420A JP 13842090 A JP13842090 A JP 13842090A JP 2810488 B2 JP2810488 B2 JP 2810488B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hybrid integrated
- integrated circuit
- diode
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Coils Or Transformers For Communication (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は電力アクティブ・フィルタを絶縁金属基板上
に実装する混成集積回路装置に関する。
に実装する混成集積回路装置に関する。
(ロ)従来の技術 近年、整流電源のノイズ対策の点からアクティブ・フ
ィルタが注目されている。一般的なアクティブ・フィル
タを第6図を参照して説明する。
ィルタが注目されている。一般的なアクティブ・フィル
タを第6図を参照して説明する。
アクティブ・フィルタはダイオードD1〜D4からなるブ
リッジ整流回路、このブリッジ整流回路の交流入力端子
と電圧Vacで示される商用交流電源間に接続されるリア
クタL、ブリッジ整流回路の対の直流出力端子間に並列
接続されるトランジスタQ、ブリッジ整流回路の直流出
力を平滑するコンデンサCd、ブリッジ整流回路の直流出
力端子と平滑コンデンサCd間に接続されるダンパ・ダイ
オードD5から回路構成される。なお、トランジスタQの
動作を制御するための通常、15KHz以上の周波数の制御
パルスφを出力する制御回路は省略されている。
リッジ整流回路、このブリッジ整流回路の交流入力端子
と電圧Vacで示される商用交流電源間に接続されるリア
クタL、ブリッジ整流回路の対の直流出力端子間に並列
接続されるトランジスタQ、ブリッジ整流回路の直流出
力を平滑するコンデンサCd、ブリッジ整流回路の直流出
力端子と平滑コンデンサCd間に接続されるダンパ・ダイ
オードD5から回路構成される。なお、トランジスタQの
動作を制御するための通常、15KHz以上の周波数の制御
パルスφを出力する制御回路は省略されている。
次に、このアクティブ・フィルタの動作を説明する。
商用交流のリアクタL側が正となる半周期において
は、トランジスタQがハイレベルの制御パルスφにより
オンする間、リアクタL〜ダイオードD1−トランジスタ
Q−ダイオードD4により閉回路を形成してリアクタLに
電流が流れ、また商用交流のリアクタL側が負となる半
周期においては、トランジスタQがオンする間、ダイオ
ードD2−トランジスタQ−ダイオードD3−リアクタLに
より閉回路を形成し同様にリアクタLに電流が流れる。
そして、制御パルスφがローレベルになりトランジスタ
Qがオンすると、先に2つの閉回路が開路されてリアク
タLに逆起電力が発生する。この逆起電力は商用交流と
同位相であるため、トランジスタQがオフする間におい
て、リアクタLの逆起電力と商用交流の電圧が加算され
た電圧がブリッジ整流回路に入力され、この整流出力が
ダンパ・ダイオードD5を順バイアスして平滑コンデンサ
Cdに充電される。
は、トランジスタQがハイレベルの制御パルスφにより
オンする間、リアクタL〜ダイオードD1−トランジスタ
Q−ダイオードD4により閉回路を形成してリアクタLに
電流が流れ、また商用交流のリアクタL側が負となる半
周期においては、トランジスタQがオンする間、ダイオ
ードD2−トランジスタQ−ダイオードD3−リアクタLに
より閉回路を形成し同様にリアクタLに電流が流れる。
そして、制御パルスφがローレベルになりトランジスタ
Qがオンすると、先に2つの閉回路が開路されてリアク
タLに逆起電力が発生する。この逆起電力は商用交流と
同位相であるため、トランジスタQがオフする間におい
て、リアクタLの逆起電力と商用交流の電圧が加算され
た電圧がブリッジ整流回路に入力され、この整流出力が
ダンパ・ダイオードD5を順バイアスして平滑コンデンサ
Cdに充電される。
従来は、このアクティブ・フィルタをディスクリート
部品により構成していたが、各ディスクリート部品間の
配線が長くなり、その配線のインダクタンス成分により
新たなスイッチングノイズを誘導していた。このため、
大きなシールド構造内にアクティブ・フィルタを収容す
る必要が生じ、電源装置の縮小の要求に充分に応えるこ
とができなかった。
部品により構成していたが、各ディスクリート部品間の
配線が長くなり、その配線のインダクタンス成分により
新たなスイッチングノイズを誘導していた。このため、
大きなシールド構造内にアクティブ・フィルタを収容す
る必要が生じ、電源装置の縮小の要求に充分に応えるこ
とができなかった。
そこで、本件発明者はこのアクティブ・フィルタを絶
縁金属基板上に実装した混成集積回路装置を特開昭63−
2580号で提案した。次に第7図を参照してこの混成集積
回路装置を説明する。
縁金属基板上に実装した混成集積回路装置を特開昭63−
2580号で提案した。次に第7図を参照してこの混成集積
回路装置を説明する。
即ち、アルミニウム等の金属基板(40)の両表面を陽
極酸化して形成した絶縁酸化膜(42)で被覆し、この一
方の絶縁酸化膜(42)上にエポキシ等の絶縁樹脂層(4
6)を介して銅箔の回路パターン(48)を形成する。そ
して、この回路パターン(48)上にダイオードD1〜D4お
よびD5、トランジスタQ、さらには制御回路を構成する
回路部品をチップ形状で表面実装して、小型化したアク
ティブ・フィルタを実現している。なお、ダイオードD1
〜D4およびD5、トランジスタQは発熱するため、回路パ
ターン(48)上に銅片等の所謂ヒートシンクを介して実
装される。
極酸化して形成した絶縁酸化膜(42)で被覆し、この一
方の絶縁酸化膜(42)上にエポキシ等の絶縁樹脂層(4
6)を介して銅箔の回路パターン(48)を形成する。そ
して、この回路パターン(48)上にダイオードD1〜D4お
よびD5、トランジスタQ、さらには制御回路を構成する
回路部品をチップ形状で表面実装して、小型化したアク
ティブ・フィルタを実現している。なお、ダイオードD1
〜D4およびD5、トランジスタQは発熱するため、回路パ
ターン(48)上に銅片等の所謂ヒートシンクを介して実
装される。
この混成集積回路装置によればディスクリート部品に
より構成される従来型のアクティブ・フィルタに存する
配線インダクタンスに起因する問題は解消される。
より構成される従来型のアクティブ・フィルタに存する
配線インダクタンスに起因する問題は解消される。
(ハ)発明が解決しようとする課題 上記混成集積回路装置では、アクティブ・フィルタの
主回路を構成するダイオードD1〜D4およびD5、トランジ
スタQがヒートシンクを介して回路パターン上に実装さ
れることになるが、このうち共通の回路パターン、共通
のヒートシンクに実装できる素子はダイオードD1とD3で
しかなく、他はそれぞれ独立の回路パターンに所定の大
きさのヒートシンクを介して所定の間隔で実装される。
このため、回路基板の実装面積が回路パターンのための
マージン、ヒートシンクのためのマージンに多く消費さ
れ、回路基板の有効実装面積が減少し、混成集積回路装
置を小型化する上での障害になっている。
主回路を構成するダイオードD1〜D4およびD5、トランジ
スタQがヒートシンクを介して回路パターン上に実装さ
れることになるが、このうち共通の回路パターン、共通
のヒートシンクに実装できる素子はダイオードD1とD3で
しかなく、他はそれぞれ独立の回路パターンに所定の大
きさのヒートシンクを介して所定の間隔で実装される。
このため、回路基板の実装面積が回路パターンのための
マージン、ヒートシンクのためのマージンに多く消費さ
れ、回路基板の有効実装面積が減少し、混成集積回路装
置を小型化する上での障害になっている。
(ニ)課題を解決するための手段 本発明は上記問題点に鑑みてなされ、主回路あるいは
主回路の一部が、直列接続される第1および第2のダイ
オードにそれぞれ並列に第1および第2のスイッチング
素子が接続される回路構成であるアクティブ・フィルタ
を絶縁金属基板上に実装して、混成集積回路装置の小型
化を達成したものである。
主回路の一部が、直列接続される第1および第2のダイ
オードにそれぞれ並列に第1および第2のスイッチング
素子が接続される回路構成であるアクティブ・フィルタ
を絶縁金属基板上に実装して、混成集積回路装置の小型
化を達成したものである。
(ホ)作用 並列接続される第1のダイオードと第1のスイッチン
グ素子はチップ基板の導電型が同一であるため共通の回
路パターンに実装し、共通のヒートシンクに実装し、さ
らには複合素子化することが可能であり、また同様に第
2のダイオードと第2のスイッチング素子も共通の回路
パターンに実装し、共通のヒートシンクに実装し、さら
には複合素子化することが可能であるため、回路パター
ンのためマージン、ヒートシンクのためのマージンを殆
ど必要とせず、実装面積の低下がない。
グ素子はチップ基板の導電型が同一であるため共通の回
路パターンに実装し、共通のヒートシンクに実装し、さ
らには複合素子化することが可能であり、また同様に第
2のダイオードと第2のスイッチング素子も共通の回路
パターンに実装し、共通のヒートシンクに実装し、さら
には複合素子化することが可能であるため、回路パター
ンのためマージン、ヒートシンクのためのマージンを殆
ど必要とせず、実装面積の低下がない。
(へ)実施例 第1図は本発明の第1の実施例に採用されるアクティ
ブ・フィルタを示す。
ブ・フィルタを示す。
このアクティブ・フィルタは、同図に示されるよう
に、ダイオードD1〜D4からなるブリッジ整流回路、その
第1および第2のダイオードD1、D2にそれぞれ並列接続
される第1および第2のトランジスタQ1、Q2、第1およ
び第2のダイオードD1、D2の直列接続点に一端が接続さ
れるリアクタL、第3および第4のダイオードD3、D4の
直列回路に並列接続される平滑コンデンサCdおよび第1
および第2のトランジスタQ1、Q2、のベースに制御パル
スφ1、φ2を供給する制御回路COMから構成される。
に、ダイオードD1〜D4からなるブリッジ整流回路、その
第1および第2のダイオードD1、D2にそれぞれ並列接続
される第1および第2のトランジスタQ1、Q2、第1およ
び第2のダイオードD1、D2の直列接続点に一端が接続さ
れるリアクタL、第3および第4のダイオードD3、D4の
直列回路に並列接続される平滑コンデンサCdおよび第1
および第2のトランジスタQ1、Q2、のベースに制御パル
スφ1、φ2を供給する制御回路COMから構成される。
制御回路COMの主回路はマイクロコンピュータにより
構成され、商用交流の位相を検出して、リアクタL側が
正となる半周期では15KHz以上の周波数の制御パルスφ
2を出力し、リアクタL側が負となる半周期では同じく
15KHz以上の周波数の制御パルスφ1を出力する。ま
た、負荷電流の大きさを検知して制御パルスφ1、φ2
の周波数により、あるいはデューティーによりフィード
バック制御を行い、さらには基板温度を計測してアクテ
ィブ・フィルタが熱的に暴走しないような制御も行う。
なお、本実施例の制御回路COMにはマイクロコンピュー
タが使用されたが、その他として、コンパレータ、オペ
アンプ等の周知の回路構成によっても所定の制御を行う
ことができる。
構成され、商用交流の位相を検出して、リアクタL側が
正となる半周期では15KHz以上の周波数の制御パルスφ
2を出力し、リアクタL側が負となる半周期では同じく
15KHz以上の周波数の制御パルスφ1を出力する。ま
た、負荷電流の大きさを検知して制御パルスφ1、φ2
の周波数により、あるいはデューティーによりフィード
バック制御を行い、さらには基板温度を計測してアクテ
ィブ・フィルタが熱的に暴走しないような制御も行う。
なお、本実施例の制御回路COMにはマイクロコンピュー
タが使用されたが、その他として、コンパレータ、オペ
アンプ等の周知の回路構成によっても所定の制御を行う
ことができる。
第1および第2のトランジスタQ1、Q2は図示のバイポ
ーラ構造のトランジスタに限定されるものではなく、パ
ワーMOSトランジスタ、SIT、IGBT等、高速動作が可能な
他のスイッチング素子に変更することができる。また、
第1のダイオードD1と第1のスイッチング素子Q1、第2
のダイオードD2と第2のスイッチング素子Q2は複合素子
により構成されるのが好ましい。
ーラ構造のトランジスタに限定されるものではなく、パ
ワーMOSトランジスタ、SIT、IGBT等、高速動作が可能な
他のスイッチング素子に変更することができる。また、
第1のダイオードD1と第1のスイッチング素子Q1、第2
のダイオードD2と第2のスイッチング素子Q2は複合素子
により構成されるのが好ましい。
次に、第2図を参照して上記構成されるアクティブ・
フィルタ動作を説明する。
フィルタ動作を説明する。
商用交流のリアクタL側が正となる半周期では制御パ
ルスφ2が出力され、それがハイレベルのときトランジ
スタQ2がオンして、リアクタL−トランジスタQ2−ダイ
オードD4の閉回路が形成されてリアクタLに電流iLが流
える。そして、制御パルスφ2がローレベルのときトラ
ンジスタQ2がオフして先の閉回路が開路されると、リア
クタLはそれ以前の電気的状態を持続させようとして逆
起電力を発生する。このリアクタLの逆起電力と商用交
流電圧とが加算された電圧はコンデンサ入力型の整流回
路に比較して長い期間において平滑コンデンサCdの充電
電圧を上回り、ダイオードD1、D4を介して平滑コンデン
サCdを充電する。
ルスφ2が出力され、それがハイレベルのときトランジ
スタQ2がオンして、リアクタL−トランジスタQ2−ダイ
オードD4の閉回路が形成されてリアクタLに電流iLが流
える。そして、制御パルスφ2がローレベルのときトラ
ンジスタQ2がオフして先の閉回路が開路されると、リア
クタLはそれ以前の電気的状態を持続させようとして逆
起電力を発生する。このリアクタLの逆起電力と商用交
流電圧とが加算された電圧はコンデンサ入力型の整流回
路に比較して長い期間において平滑コンデンサCdの充電
電圧を上回り、ダイオードD1、D4を介して平滑コンデン
サCdを充電する。
また、商用交流のリアクタL側が負となる半周期では
制御パルスφ1が出力され、それがハイレベルのときト
ランジスタQ1がオンし、リアクタL−トランジスタQ1−
ダイオードD3の閉回路が形成されてリアクタLに電流iL
が流れる。そして、制御パルスφ1がローレベルのとき
トランジスタQ1がオフして先の閉回路が開路されると、
先と同様にリアクタLに逆起電力を生じ、逆起電力と商
用交流電圧とが加算された電圧により平滑コンデンサCd
が充電される。
制御パルスφ1が出力され、それがハイレベルのときト
ランジスタQ1がオンし、リアクタL−トランジスタQ1−
ダイオードD3の閉回路が形成されてリアクタLに電流iL
が流れる。そして、制御パルスφ1がローレベルのとき
トランジスタQ1がオフして先の閉回路が開路されると、
先と同様にリアクタLに逆起電力を生じ、逆起電力と商
用交流電圧とが加算された電圧により平滑コンデンサCd
が充電される。
第3図を参照し、上記したアクティブ・フィルタを、
リアクタLおよび平滑コンデンサCdを除いて、絶縁金属
基板上に実装した実施例の具体構造を説明する。
リアクタLおよび平滑コンデンサCdを除いて、絶縁金属
基板上に実装した実施例の具体構造を説明する。
斜線が施された回路パターンはグランド・パターンで
あり、回路基板はそのグランド・パターンの一部によ
り、図面の略上半分の空白部分に対応する小信号回路ブ
ロックと図面の下半分に対応する大電流回路ブロックに
2分割される。本実施例では小信号回路ブロックから大
電流回路ブロックに供給される制御パルスφ1、φ2の
配線にはジャンピングワイア接続が使用されているが、
前記グランド・パターンの一部を迂回するように引き回
して配線しても差し支えない。
あり、回路基板はそのグランド・パターンの一部によ
り、図面の略上半分の空白部分に対応する小信号回路ブ
ロックと図面の下半分に対応する大電流回路ブロックに
2分割される。本実施例では小信号回路ブロックから大
電流回路ブロックに供給される制御パルスφ1、φ2の
配線にはジャンピングワイア接続が使用されているが、
前記グランド・パターンの一部を迂回するように引き回
して配線しても差し支えない。
さらに、このグランド・パターンは高周波、大電流が
流れるトランジスタQ2のエミッタに最も近い位置でアル
ミニウム基板にボンディングワイアWで接続されて、ア
ルミニウム基板電位をグランド・パターン電位と等電位
しているので、接地点と絶縁金属基板の回路パターンと
の間に比較的大きな浮遊容量が形成され、この浮遊容量
がフィルタとして作用するため、回路内で発生する高周
波ノイズをその発生個所の直近で速やかに減衰させるこ
とができる。
流れるトランジスタQ2のエミッタに最も近い位置でアル
ミニウム基板にボンディングワイアWで接続されて、ア
ルミニウム基板電位をグランド・パターン電位と等電位
しているので、接地点と絶縁金属基板の回路パターンと
の間に比較的大きな浮遊容量が形成され、この浮遊容量
がフィルタとして作用するため、回路内で発生する高周
波ノイズをその発生個所の直近で速やかに減衰させるこ
とができる。
大電流回路ブロックには、ブリッジ整流回路を構成す
るダイオードD1〜D4、トランジスタQ1、Q2がヒートシン
クを介して表面実装される。図示されるように、第1の
ダイオードD1、第3のダイオードD3、第1のトランジス
タQ1は共通の回路パターン上にヒートシンクを介して表
面実装され、さらに第2のダイオードD2と第2のトラン
ジスタQ2も他の共通の回路パターンに実装される。この
ように、アクティブ・フィルタの主回路を構成する素子
がグランド・パターンを含めて4の回路パターンに実装
されるため、回路パターンのためのマージンが低減され
る。なお、第6図に示した従来のアクティブ・フィルタ
を混成集積回路装置化する場合には少なくとも6の回路
パターンを必要とする。また、複合素子を使用する場合
にはヒートシンクのためのマージンが特に低減され、回
路基板の小型化が容易に達成される。
るダイオードD1〜D4、トランジスタQ1、Q2がヒートシン
クを介して表面実装される。図示されるように、第1の
ダイオードD1、第3のダイオードD3、第1のトランジス
タQ1は共通の回路パターン上にヒートシンクを介して表
面実装され、さらに第2のダイオードD2と第2のトラン
ジスタQ2も他の共通の回路パターンに実装される。この
ように、アクティブ・フィルタの主回路を構成する素子
がグランド・パターンを含めて4の回路パターンに実装
されるため、回路パターンのためのマージンが低減され
る。なお、第6図に示した従来のアクティブ・フィルタ
を混成集積回路装置化する場合には少なくとも6の回路
パターンを必要とする。また、複合素子を使用する場合
にはヒートシンクのためのマージンが特に低減され、回
路基板の小型化が容易に達成される。
なお、第3図に示される混成集積回路装置の断面構造
は第7図と共通であるので説明は省略する。
は第7図と共通であるので説明は省略する。
第4図に第1の実施例の変形例を示す。本変例は、ト
ランジスタQ3〜トランジスタQ8から構成される3相のイ
ンバータ回路をも単一の絶縁金属基板上に実装したもの
であって、制御回路COMはアクティブ・フィルタの主回
路を構成するトランジスタQ1、Q2のベースを制御する制
御パルスφ1、φ2の他、3相のインバータ回路のトラ
ンジスタQ3〜トランジスタQ8を格別に駆動するパルスφ
3〜φ8を出力する。
ランジスタQ3〜トランジスタQ8から構成される3相のイ
ンバータ回路をも単一の絶縁金属基板上に実装したもの
であって、制御回路COMはアクティブ・フィルタの主回
路を構成するトランジスタQ1、Q2のベースを制御する制
御パルスφ1、φ2の他、3相のインバータ回路のトラ
ンジスタQ3〜トランジスタQ8を格別に駆動するパルスφ
3〜φ8を出力する。
斯る混成集積回路装置は3相のインバータ回路を制御
するパルスφ3〜φ8が混成集積回路装置の内部で入出
力するため、本混成集積回路装置を使用する電気機器の
ノイズ設計が容易になる利点を有する。
するパルスφ3〜φ8が混成集積回路装置の内部で入出
力するため、本混成集積回路装置を使用する電気機器の
ノイズ設計が容易になる利点を有する。
第5図に本発明の第2の実施例の回路図を示す。
本実施例はアクティブ・フィルタと従来の倍電圧電流
回路を組み合わせたものであって、2つの、但し先の実
施例のそれと比較して耐圧が1/2の平滑コンデンサCd1を
Cd2を必要とするが、原理上、入力交流電圧の4倍の振
幅の直流を出力する。
回路を組み合わせたものであって、2つの、但し先の実
施例のそれと比較して耐圧が1/2の平滑コンデンサCd1を
Cd2を必要とするが、原理上、入力交流電圧の4倍の振
幅の直流を出力する。
本実施例を最小構成した混成集積回路装置は直列接続
される第1および第2のダイオードD1、D2、この第1お
よび第2のダイオードD1、D2にそれぞれ並列接続される
第1および第2のトランジスタQ1、Q2のみにより構成さ
れ、極めて小型化される。さらに、それらの素子のそれ
ぞれに複合素子を使用する場合には、2チップでアクテ
ィブ・フィルタの主回路が構成され、回路パターンの数
が減少することと合わせて極めて小型の混成集積回路装
置を実現できる。
される第1および第2のダイオードD1、D2、この第1お
よび第2のダイオードD1、D2にそれぞれ並列接続される
第1および第2のトランジスタQ1、Q2のみにより構成さ
れ、極めて小型化される。さらに、それらの素子のそれ
ぞれに複合素子を使用する場合には、2チップでアクテ
ィブ・フィルタの主回路が構成され、回路パターンの数
が減少することと合わせて極めて小型の混成集積回路装
置を実現できる。
(ト)発明の効果 以上述べたように本発明の混成集積回路装置によれ
ば、 (1)アクティブ・フィルタとして、複合素子が使用で
きる回路構成のアクティブ・フィルタを絶縁金属基板上
に実装するため、ヒートシンクを使用して実装しても回
路基板の有効実装面積の低下が少ない。
ば、 (1)アクティブ・フィルタとして、複合素子が使用で
きる回路構成のアクティブ・フィルタを絶縁金属基板上
に実装するため、ヒートシンクを使用して実装しても回
路基板の有効実装面積の低下が少ない。
(2)大電流回路と制御回路がグランド・パターンで分
割されるため、大電流回路で発生するノイズから制御回
路が遮蔽される。
割されるため、大電流回路で発生するノイズから制御回
路が遮蔽される。
(3)混成集積回路装置化によりアクティブ・フィルタ
を構成する素子間配線が短くなるため、配線インダクタ
ンスに起因するノイズが抑制される。
を構成する素子間配線が短くなるため、配線インダクタ
ンスに起因するノイズが抑制される。
(4)回路基板として絶縁金属基板を使用し、回路パタ
ーンのグランド・パターンと前記絶縁金属基板とを接続
する接続部を設けることにより、接地点と絶縁金属基板
の回路パターンとの間に比較的大きな浮遊容量が形成さ
れ、この浮遊容量がフィルタとして作用するため、回路
内で発生する高周波ノイズをその発生個所の直近で速や
かに減衰させることができる。
ーンのグランド・パターンと前記絶縁金属基板とを接続
する接続部を設けることにより、接地点と絶縁金属基板
の回路パターンとの間に比較的大きな浮遊容量が形成さ
れ、この浮遊容量がフィルタとして作用するため、回路
内で発生する高周波ノイズをその発生個所の直近で速や
かに減衰させることができる。
(5)回路基板として絶縁金属基板を使用するため放熱
特性が良好であり、もってアクティブ・フィルタを小型
に構成することができる。
特性が良好であり、もってアクティブ・フィルタを小型
に構成することができる。
(6)回路基板として絶縁金属基板を使用するため、混
成集積回路装置から外部への不要輻射を抑制することが
できる。
成集積回路装置から外部への不要輻射を抑制することが
できる。
第1図は本発明に採用するアクティブ・フィルタを説明
する回路図、第2図はアクティブ・フィルタの動作波形
図、第3図は本発明の第1の実施例の平面図、第4図は
第1の実施例の変形例の回路図、第5図は本発明の第2
の実施例の回路図、第6図は従来のアクティブ・フィル
タの回路図、第7図は回路基板の断面図。 L……リアクタ、D1〜D4……ダイオード、Cd……平滑コ
ンデンサ、Q1、Q2……トランジスタ、COM……制御回
路。
する回路図、第2図はアクティブ・フィルタの動作波形
図、第3図は本発明の第1の実施例の平面図、第4図は
第1の実施例の変形例の回路図、第5図は本発明の第2
の実施例の回路図、第6図は従来のアクティブ・フィル
タの回路図、第7図は回路基板の断面図。 L……リアクタ、D1〜D4……ダイオード、Cd……平滑コ
ンデンサ、Q1、Q2……トランジスタ、COM……制御回
路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−203521(JP,A) 特開 平3−136412(JP,A) 特開 平3−145756(JP,A) 実開 平2−60449(JP,U) 実開 昭62−19044(JP,U) 特許2693017(JP,B1) 特許2693016(JP,B1) 特許2693018(JP,B1) 特許2664523(JP,B1) 実公 平7−3801(JP,Y2) (58)調査した分野(Int.Cl.6,DB名) H01L 25/04 H05K 1/18,9/00 H01F 15/00 H03H 11/04 H02J 3/01
Claims (4)
- 【請求項1】絶縁金属基板の回路パターン上に、直列接
続される第1および第2のダイオードと、この第1およ
び第2のダイオードにそれぞれ並列接続される第1およ
び第2のスイッチング素子とを少なくとも実装する混成
集積回路装置において、 第1および第2のダイオードの直列接続点にリアクタを
接続し、第1および第2のダイオードからなる直列回路
に充電用のコンデンサを並列接続し、さらに回路パター
ンのグランド・パターンと金属基板とを接続する接続部
を設けたことを特徴とする混成集積回路装置。 - 【請求項2】前記第1および第2のダイオードからなる
直列回路に並列接続される第3および第4のダイオード
からなる直列回路を実装することを特徴とする請求項1
記載の混成集積回路装置。 - 【請求項3】前記充電用のコンデンサは、第1および第
2のコンデンサの直列回路よりなることを特徴とする請
求項1記載の混成集積回路装置。 - 【請求項4】第1のダイオードの第1のスイッチング素
子、第2のダイオードと第2のスイッチング素子に複合
素子を使用することを特徴とする請求項1記載の混成集
積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2138420A JP2810488B2 (ja) | 1990-05-30 | 1990-05-30 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2138420A JP2810488B2 (ja) | 1990-05-30 | 1990-05-30 | 混成集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0433391A JPH0433391A (ja) | 1992-02-04 |
JP2810488B2 true JP2810488B2 (ja) | 1998-10-15 |
Family
ID=15221549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2138420A Expired - Fee Related JP2810488B2 (ja) | 1990-05-30 | 1990-05-30 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2810488B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2664523B2 (ja) | 1990-05-30 | 1997-10-15 | 三洋電機株式会社 | 混成集積回路装置 |
JP2693018B2 (ja) | 1990-05-30 | 1997-12-17 | 三洋電機株式会社 | 混成集積回路装置 |
JP2693016B2 (ja) | 1990-05-30 | 1997-12-17 | 三洋電機株式会社 | 混成集積回路装置 |
JP2693017B2 (ja) | 1990-05-30 | 1997-12-17 | 三洋電機株式会社 | 混成集積回路装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6219044U (ja) * | 1985-07-18 | 1987-02-04 | ||
JPH073801Y2 (ja) * | 1988-10-25 | 1995-01-30 | 東洋電機製造株式会社 | アクテイブフイルタの保護回路 |
-
1990
- 1990-05-30 JP JP2138420A patent/JP2810488B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2664523B2 (ja) | 1990-05-30 | 1997-10-15 | 三洋電機株式会社 | 混成集積回路装置 |
JP2693018B2 (ja) | 1990-05-30 | 1997-12-17 | 三洋電機株式会社 | 混成集積回路装置 |
JP2693016B2 (ja) | 1990-05-30 | 1997-12-17 | 三洋電機株式会社 | 混成集積回路装置 |
JP2693017B2 (ja) | 1990-05-30 | 1997-12-17 | 三洋電機株式会社 | 混成集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0433391A (ja) | 1992-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5321299A (en) | Hybrid integrated circuit device | |
JP3697184B2 (ja) | 電圧調整モジュール(vrm) | |
US6445600B2 (en) | Modular structure of an apparatus for regulating the harmonics of current drawn from power lines by an electronic load | |
US20170229965A1 (en) | Chip embedded dc-dc converter | |
WO2015019519A1 (ja) | Dc-dcコンバータモジュール | |
US5296735A (en) | Power semiconductor module with multiple shielding layers | |
JP4558407B2 (ja) | スイッチング電源装置 | |
US6212086B1 (en) | Packaging of a DC-to-DC converter | |
JP2810488B2 (ja) | 混成集積回路装置 | |
JP3274123B2 (ja) | 単相コンバータ回路 | |
JP2693016B2 (ja) | 混成集積回路装置 | |
JP3239082B2 (ja) | 混成集積回路装置 | |
JP2664523B2 (ja) | 混成集積回路装置 | |
JP2804753B2 (ja) | 混成集積回路装置 | |
JPH04211200A (ja) | 半導体装置 | |
JP2693018B2 (ja) | 混成集積回路装置 | |
JP2693017B2 (ja) | 混成集積回路装置 | |
JP3752929B2 (ja) | 半導体モジュール | |
JP4009901B2 (ja) | 電力変換回路 | |
JP3087752B1 (ja) | マグネトロンの駆動電源 | |
KR101278937B1 (ko) | 역률 보상 회로 및 이를 이용한 역률 보상 모듈 | |
JP2006345618A (ja) | モータ駆動装置 | |
CN214480328U (zh) | 智能功率模块及采用其的智能功率模块结构 | |
JP2001144250A (ja) | パワーモジュール | |
JPH06237574A (ja) | 半導体変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |