JP2001144248A - 半導体モジュール - Google Patents
半導体モジュールInfo
- Publication number
- JP2001144248A JP2001144248A JP32215599A JP32215599A JP2001144248A JP 2001144248 A JP2001144248 A JP 2001144248A JP 32215599 A JP32215599 A JP 32215599A JP 32215599 A JP32215599 A JP 32215599A JP 2001144248 A JP2001144248 A JP 2001144248A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transistor
- device chip
- power semiconductor
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 電力用半導体デバイスのスイッチング時に発
生する充電電流の経路のなすループ面積を小さくするこ
とにより、放射性ノイズの低減を図る。 【解決手段】 上アーム側のトランジスタのコレクタを
外部機器に接続させるための電極と、下アーム側のトラ
ンジスタのエミッタを外部機器に接続させるための電極
とを、電流経路を短くするような位置で近接させ、かつ
近接部に誘電体を挿入する構成とした電力用半導体モジ
ュールとする。
生する充電電流の経路のなすループ面積を小さくするこ
とにより、放射性ノイズの低減を図る。 【解決手段】 上アーム側のトランジスタのコレクタを
外部機器に接続させるための電極と、下アーム側のトラ
ンジスタのエミッタを外部機器に接続させるための電極
とを、電流経路を短くするような位置で近接させ、かつ
近接部に誘電体を挿入する構成とした電力用半導体モジ
ュールとする。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体デバイス
チップが組み込まれたモジュールの内部電極構造に関す
る。
チップが組み込まれたモジュールの内部電極構造に関す
る。
【０００２】
【従来の技術】図５に三相インバータの一般的な回路図
を示す。図示の三相インバータは、６つのトランジスタ
Ｔ１〜Ｔ６と６つのダイオードＤ１〜Ｄ６とから構成さ
れ、直流電源である電解コンデンサＣｄと並列に接続さ
れる。また、図５のように、トランジスタのスイッチン
グ時に発生するサージエネルギーを吸収させるためのス
ナバコンデンサＣｓが三相インバータと並列に接続され
ることが多い。
を示す。図示の三相インバータは、６つのトランジスタ
Ｔ１〜Ｔ６と６つのダイオードＤ１〜Ｄ６とから構成さ
れ、直流電源である電解コンデンサＣｄと並列に接続さ
れる。また、図５のように、トランジスタのスイッチン
グ時に発生するサージエネルギーを吸収させるためのス
ナバコンデンサＣｓが三相インバータと並列に接続され
ることが多い。
【０００３】ここで、図５の三相インバータにおける電
力用半導体モジュールの断面図（従来例）を図３、４に
示す。ただし図３、４は三相インバータの一相分（Ｕ相
分）についてのみ示したものであり、本来は図３、４に
図示していないＶ相分、Ｗ相分がＵ相分に並列に備えら
れる。ここで図３は側面図、図４は正面図である。基板
６および基板７上にそれぞれ図５のトランジスタＴ１お
よびＴ２に対応するデバイスチップ１およびデバイスチ
ップ２が形成されるが、ここで２つのデバイスチップの
上面をエミッタ、下面をコレクタとする。
力用半導体モジュールの断面図（従来例）を図３、４に
示す。ただし図３、４は三相インバータの一相分（Ｕ相
分）についてのみ示したものであり、本来は図３、４に
図示していないＶ相分、Ｗ相分がＵ相分に並列に備えら
れる。ここで図３は側面図、図４は正面図である。基板
６および基板７上にそれぞれ図５のトランジスタＴ１お
よびＴ２に対応するデバイスチップ１およびデバイスチ
ップ２が形成されるが、ここで２つのデバイスチップの
上面をエミッタ、下面をコレクタとする。
【０００４】電極３は図５の電極Ａに対応し、デバイス
チップ１のコレクタに接続される。電極４は図５の電極
Ｂに対応し、デバイスチップ２のエミッタとワイヤボン
ディング９で接続される。なお、電極３、４には他の相
のデバイスチップのコレクタ、エミッタも接続される。
電極５は図５の電極Ｕに対応し、デバイスチップ２のコ
レクタに接続される。また、デバイスチップ２のコレク
タとデバイスチップ１のエミッタとはワイヤボンディン
グ８で接続される。スナバコンデンサ３０は電極３およ
び電極４に接続される。なお、図３、４において図５の
ダイオードＤ１〜Ｄ６に対応するデバイスチップは省略
してある。
チップ１のコレクタに接続される。電極４は図５の電極
Ｂに対応し、デバイスチップ２のエミッタとワイヤボン
ディング９で接続される。なお、電極３、４には他の相
のデバイスチップのコレクタ、エミッタも接続される。
電極５は図５の電極Ｕに対応し、デバイスチップ２のコ
レクタに接続される。また、デバイスチップ２のコレク
タとデバイスチップ１のエミッタとはワイヤボンディン
グ８で接続される。スナバコンデンサ３０は電極３およ
び電極４に接続される。なお、図３、４において図５の
ダイオードＤ１〜Ｄ６に対応するデバイスチップは省略
してある。
【０００５】
【発明が解決しようとする課題】図６に、図５に示した
三相インバータの一相分（Ｕ相分）の回路図を示す。図
６において、トランジスタＴ１がオン、トランジスタＴ
２がオフした状態から、トランジスタＴ１がオフ、トラ
ンジスタＴ２がオンした状態に移行する場合、図６に示
すように、スナバコンデンサＣｓ→電極Ａ→トランジス
タＴ１の出力容量Ｃ１→トランジスタＴ２→電極Ｂの経
路でトランジスタＴ１の出力容量の充電電流が流れ、こ
のデバイスチップのスイッチング時に発生する充電電流
がノイズの原因となることが知られている。この充電電
流により発生するノイズは一般的に放射性ノイズと呼ば
れるものであり、 放射性ノイズ「電界強度Ｅ（Ｖ／ｍ）」＝Ｋ（ｆ2ＳＩ
／ｒ） と表せられ、ここで、 Ｋ：定数 ｆ：ループ電流の周波数 Ｓ：電流経路がなすループ面積 Ｉ：ループ電流 ｒ：測定地点からの距離 である。
三相インバータの一相分（Ｕ相分）の回路図を示す。図
６において、トランジスタＴ１がオン、トランジスタＴ
２がオフした状態から、トランジスタＴ１がオフ、トラ
ンジスタＴ２がオンした状態に移行する場合、図６に示
すように、スナバコンデンサＣｓ→電極Ａ→トランジス
タＴ１の出力容量Ｃ１→トランジスタＴ２→電極Ｂの経
路でトランジスタＴ１の出力容量の充電電流が流れ、こ
のデバイスチップのスイッチング時に発生する充電電流
がノイズの原因となることが知られている。この充電電
流により発生するノイズは一般的に放射性ノイズと呼ば
れるものであり、 放射性ノイズ「電界強度Ｅ（Ｖ／ｍ）」＝Ｋ（ｆ2ＳＩ
／ｒ） と表せられ、ここで、 Ｋ：定数 ｆ：ループ電流の周波数 Ｓ：電流経路がなすループ面積 Ｉ：ループ電流 ｒ：測定地点からの距離 である。
【０００６】放射性ノイズについては、「電磁妨害波の
基本と対策：コロナ社」などに詳しく書かれているので
参照されたい。この電流経路を図３の電力用半導体モジ
ュール断面図に示すと、スナバコンデンサ３０→電極３
→デバイスチップ１の出力容量→デバイスチップ２→電
極４→スナバコンデンサ３０の経路となる。
基本と対策：コロナ社」などに詳しく書かれているので
参照されたい。この電流経路を図３の電力用半導体モジ
ュール断面図に示すと、スナバコンデンサ３０→電極３
→デバイスチップ１の出力容量→デバイスチップ２→電
極４→スナバコンデンサ３０の経路となる。
【０００７】なお、トランジスタＴ２がオン、トランジ
スタＴ１がオフした状態から、トランジスタＴ２がオ
フ、トランジスタＴ１がオンした状態に移行する場合に
おいても同様にトランジスタＴ２の出力容量の充電電流
が流れることになる。このように従来の電力用半導体モ
ジュールでは、デバイスチップの出力容量の充電電流に
よる放射性ノイズが発生する。この放射性ノイズが大き
くなると、周辺機器への電気的トラブルを招く等という
問題があった。
スタＴ１がオフした状態から、トランジスタＴ２がオ
フ、トランジスタＴ１がオンした状態に移行する場合に
おいても同様にトランジスタＴ２の出力容量の充電電流
が流れることになる。このように従来の電力用半導体モ
ジュールでは、デバイスチップの出力容量の充電電流に
よる放射性ノイズが発生する。この放射性ノイズが大き
くなると、周辺機器への電気的トラブルを招く等という
問題があった。
【０００８】このため、本発明はトランジスタのオン、
オフに伴って発生する放射性ノイズを低減することを目
的とし、特にこの放射性ノイズはトランジスタの充電電
流の経路がなすループ面積の大きさに比例することに着
目したものである。
オフに伴って発生する放射性ノイズを低減することを目
的とし、特にこの放射性ノイズはトランジスタの充電電
流の経路がなすループ面積の大きさに比例することに着
目したものである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の第１の発明は、入力電源に対し、第１、第２の電力用
半導体デバイスの直列接続回路がｎ相分並列接続され、
該第１、第２の電力用半導体デバイスの各接続点間から
負荷に電力を供給する電力変換装置の半導体モジュール
において、前記接続点より上側のアームに備えられた第
１の半導体デバイスチップのコレクタを外部機器に接続
するための第１の電極と、前記接続点より下側のアーム
に備えられた第２の半導体デバイスチップのエミッタを
外部機器に接続するための第２の電極とを互いにパッケ
ージ内部において近接させ、かつ第１の電極と第２の電
極との近接部間に誘電体を挿入したことを特徴とする電
力用半導体モジュールとする。
の第１の発明は、入力電源に対し、第１、第２の電力用
半導体デバイスの直列接続回路がｎ相分並列接続され、
該第１、第２の電力用半導体デバイスの各接続点間から
負荷に電力を供給する電力変換装置の半導体モジュール
において、前記接続点より上側のアームに備えられた第
１の半導体デバイスチップのコレクタを外部機器に接続
するための第１の電極と、前記接続点より下側のアーム
に備えられた第２の半導体デバイスチップのエミッタを
外部機器に接続するための第２の電極とを互いにパッケ
ージ内部において近接させ、かつ第１の電極と第２の電
極との近接部間に誘電体を挿入したことを特徴とする電
力用半導体モジュールとする。
【００１０】また、第２の発明は、第１の発明におい
て、前記第１の電極と第２の電極とを互いにパッケージ
内部においてデバイスチップに対してより近い位置で近
接させ、かつ第１の電極と第２の電極との近接部間に誘
電体を挿入したことを特徴とする電力用半導体モジュー
ルとする。
て、前記第１の電極と第２の電極とを互いにパッケージ
内部においてデバイスチップに対してより近い位置で近
接させ、かつ第１の電極と第２の電極との近接部間に誘
電体を挿入したことを特徴とする電力用半導体モジュー
ルとする。
【００１１】
【発明の実施の形態】図１、２は第１の発明の実施例を
示す電力用半導体モジュールの断面図であり、ここでは
三相インバータの一相分（Ｕ相分）について示してお
り、図１は側面図、図２は正面図である。図１、２にお
いて、基板６および基板７の上にそれぞれ図５のトラン
ジスタＴ１およびＴ２に対応するデバイスチップ１およ
びデバイスチップ２が形成されている。電極３は図５の
電極Ａに対応し、デバイスチップ１のコレクタに接続さ
れる。電極４は図５の電極Ｂに対応し、デバイスチップ
２のエミッタとワイヤボンディング９で接続される。電
極５は図５の電極Ｕに対応し、デバイスチップ２のコレ
クタに接続される。また、デバイスチップ２のコレクタ
とデバイスチップ１のエミッタとはワイヤボンディング
８で接続される。さらにここで電極３と電極４を近接さ
せ、前記電極３と電極４との間に誘電体１０を挿入す
る。スナバコンデンサ３０は電極３および電極４に接続
される。
示す電力用半導体モジュールの断面図であり、ここでは
三相インバータの一相分（Ｕ相分）について示してお
り、図１は側面図、図２は正面図である。図１、２にお
いて、基板６および基板７の上にそれぞれ図５のトラン
ジスタＴ１およびＴ２に対応するデバイスチップ１およ
びデバイスチップ２が形成されている。電極３は図５の
電極Ａに対応し、デバイスチップ１のコレクタに接続さ
れる。電極４は図５の電極Ｂに対応し、デバイスチップ
２のエミッタとワイヤボンディング９で接続される。電
極５は図５の電極Ｕに対応し、デバイスチップ２のコレ
クタに接続される。また、デバイスチップ２のコレクタ
とデバイスチップ１のエミッタとはワイヤボンディング
８で接続される。さらにここで電極３と電極４を近接さ
せ、前記電極３と電極４との間に誘電体１０を挿入す
る。スナバコンデンサ３０は電極３および電極４に接続
される。
【００１２】ここで図１において、トランジスタＴ１が
オン、トランジスタＴ２がオフした状態から、トランジ
スタＴ１がオフ、トランジスタＴ２がオンした状態に移
行する場合、トランジスタＴ１の出力容量の充電電流の
経路は、電極３（誘電体が挟まれた、電極４との近接
部）→デバイスチップ１の出力容量→デバイスチップ２
→電極４（誘電体が挟まれた、電極３との近接部）→誘
電体１０となる。このように従来の図３に比べて、充電
電流の経路は電極３→スナバコンデンサ３０→電極４ま
での経路分が従来例に比べて短くでき、前述のようにト
ランジスタの充電電流による放射性ノイズは電流経路の
なすループ面積の大きさに比例することから、本実施例
においては、ループ面積を小さくすることにより、放射
性ノイズを低減することができる。
オン、トランジスタＴ２がオフした状態から、トランジ
スタＴ１がオフ、トランジスタＴ２がオンした状態に移
行する場合、トランジスタＴ１の出力容量の充電電流の
経路は、電極３（誘電体が挟まれた、電極４との近接
部）→デバイスチップ１の出力容量→デバイスチップ２
→電極４（誘電体が挟まれた、電極３との近接部）→誘
電体１０となる。このように従来の図３に比べて、充電
電流の経路は電極３→スナバコンデンサ３０→電極４ま
での経路分が従来例に比べて短くでき、前述のようにト
ランジスタの充電電流による放射性ノイズは電流経路の
なすループ面積の大きさに比例することから、本実施例
においては、ループ面積を小さくすることにより、放射
性ノイズを低減することができる。
【００１３】また、誘電体１０の容量がスイッチング時
のサージエネルギーを吸収できる程度に充分なものを用
いる場合は図１、２のスナバコンデンサ３０を省略する
ことも可能である。本発明は電力用半導体デバイスチッ
プを直列接続したモジュールであれば同様の効果を得ら
れるものであり、図５の三相インバータのみに限られる
ものではなく、さらに電力用半導体デバイスは自己消弧
能力があるものであればよい。
のサージエネルギーを吸収できる程度に充分なものを用
いる場合は図１、２のスナバコンデンサ３０を省略する
ことも可能である。本発明は電力用半導体デバイスチッ
プを直列接続したモジュールであれば同様の効果を得ら
れるものであり、図５の三相インバータのみに限られる
ものではなく、さらに電力用半導体デバイスは自己消弧
能力があるものであればよい。
【００１４】
【発明の効果】以上のように、本発明では半導体デバイ
スの出力容量の充電電流の電流経路のなすループ面積を
小さくしたことにより、半導体デバイスのオン、オフ駆
動で半導体デバイス容量の充電電流が流れることにより
生じる放射性ノイズを低減することができる。
スの出力容量の充電電流の電流経路のなすループ面積を
小さくしたことにより、半導体デバイスのオン、オフ駆
動で半導体デバイス容量の充電電流が流れることにより
生じる放射性ノイズを低減することができる。
【図１】本発明の実施例を示すモジュール内部構成図
（側面図）である。
（側面図）である。
【図２】本発明の実施例を示すモジュール内部構成図
（正面図）である。
（正面図）である。
【図３】従来例を示すモジュール内部構成図（側面図）
である。
である。
【図４】従来例を示すモジュール内部構成図（正面図）
である。
である。
【図５】三相インバータの一般的な回路構成図である。
【図６】三相インバータ（一相分）における充電電流経
路を示した図である。
路を示した図である。
１、２…デバイスチップ、３、４、５…電極、６、７…
基板、８、９…ワイヤボンディング、１０…誘電体、１
１…パッケージ、３０…スナバコンデンサ、Ｃｄ…電解
コンデンサ、Ｃｓ…スナバコンデンサ、Ｔ１〜Ｔ６…ト
ランジスタ、Ｄ１〜Ｄ６…ダイオード、Ａ、Ｂ…電源接
続用電極、Ｕ、Ｖ、Ｗ…負荷接続用電極、Ｃ１、Ｃ２…
トランジスタ出力容量
基板、８、９…ワイヤボンディング、１０…誘電体、１
１…パッケージ、３０…スナバコンデンサ、Ｃｄ…電解
コンデンサ、Ｃｓ…スナバコンデンサ、Ｔ１〜Ｔ６…ト
ランジスタ、Ｄ１〜Ｄ６…ダイオード、Ａ、Ｂ…電源接
続用電極、Ｕ、Ｖ、Ｗ…負荷接続用電極、Ｃ１、Ｃ２…
トランジスタ出力容量
Claims (2)
- 【請求項１】入力電源に対し、第１、第２の電力用半導
体デバイスの直列接続回路がｎ相分並列に接続され、該
第１、第２の電力用半導体デバイスの各接続点間から負
荷に電力を供給する電力変換装置の半導体モジュールに
おいて、 前記接続点より上側のアームに備えられた第１の半導体
デバイスチップのコレクタを外部機器に接続するための
第１の電極と、 前記接続点より下側のアームに備えられた第２の半導体
デバイスチップのエミッタを外部機器に接続するための
第２の電極とを互いにパッケージ内部において近接さ
せ、かつ第１の電極と第２の電極との近接部間に誘電体
を挿入したことを特徴とする電力用半導体モジュール。 - 【請求項２】前記第１の電極と第２の電極とを互いにパ
ッケージ内部においてデバイスチップに対してより近い
位置で近接させ、かつ第１の電極と第２の電極との近接
部間に誘電体を挿入したことを特徴とする請求項１記載
の電力用半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32215599A JP3752929B2 (ja) | 1999-11-12 | 1999-11-12 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32215599A JP3752929B2 (ja) | 1999-11-12 | 1999-11-12 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144248A true JP2001144248A (ja) | 2001-05-25 |
| JP3752929B2 JP3752929B2 (ja) | 2006-03-08 |
Family
ID=18140561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32215599A Expired - Fee Related JP3752929B2 (ja) | 1999-11-12 | 1999-11-12 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3752929B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251839A (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co Ltd | 電力用半導体モジュールの絶縁基板 |
| WO2011086685A1 (ja) * | 2010-01-15 | 2011-07-21 | トヨタ自動車株式会社 | 電圧検知装置 |
| JP2017143679A (ja) * | 2016-02-12 | 2017-08-17 | 三菱電機株式会社 | パワーモジュール |
| WO2020218298A1 (ja) * | 2019-04-24 | 2020-10-29 | ローム株式会社 | 半導体装置 |
| JP2020184561A (ja) * | 2019-05-07 | 2020-11-12 | 住友電気工業株式会社 | 半導体装置 |
| JP7365405B2 (ja) | 2019-04-24 | 2023-10-19 | ローム株式会社 | 半導体装置 |
| US12002794B2 (en) | 2019-04-24 | 2024-06-04 | Rohm Co., Ltd. | Semiconductor device |
-
1999
- 1999-11-12 JP JP32215599A patent/JP3752929B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251839A (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co Ltd | 電力用半導体モジュールの絶縁基板 |
| WO2011086685A1 (ja) * | 2010-01-15 | 2011-07-21 | トヨタ自動車株式会社 | 電圧検知装置 |
| CN102725643A (zh) * | 2010-01-15 | 2012-10-10 | 丰田自动车株式会社 | 电压检测装置 |
| JPWO2011086685A1 (ja) * | 2010-01-15 | 2013-05-16 | トヨタ自動車株式会社 | 電圧検知装置 |
| JP2017143679A (ja) * | 2016-02-12 | 2017-08-17 | 三菱電機株式会社 | パワーモジュール |
| US10389229B2 (en) | 2016-02-12 | 2019-08-20 | Mitsubishi Electric Corporation | Power module |
| WO2020218298A1 (ja) * | 2019-04-24 | 2020-10-29 | ローム株式会社 | 半導体装置 |
| JP7365405B2 (ja) | 2019-04-24 | 2023-10-19 | ローム株式会社 | 半導体装置 |
| US12002794B2 (en) | 2019-04-24 | 2024-06-04 | Rohm Co., Ltd. | Semiconductor device |
| JP2020184561A (ja) * | 2019-05-07 | 2020-11-12 | 住友電気工業株式会社 | 半導体装置 |
| JP7215316B2 (ja) | 2019-05-07 | 2023-01-31 | 住友電気工業株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3752929B2 (ja) | 2006-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5798412B2 (ja) | 半導体モジュール | |
| KR100461131B1 (ko) | 인버터 모듈 | |
| US6249024B1 (en) | Power module with repositioned positive and reduced inductance and capacitance | |
| JP2010016947A (ja) | 電力変換装置のパワーモジュール | |
| EP3340446B1 (en) | Semiconductor apparatus and inverter system | |
| KR102039013B1 (ko) | 전력 변환기 | |
| JP2015100223A (ja) | 電力変換装置 | |
| JP2001274322A (ja) | パワー半導体モジュール | |
| JP4872345B2 (ja) | 電力変換装置のインバータモジュール | |
| JP3752929B2 (ja) | 半導体モジュール | |
| JPH11136960A (ja) | 三相インバータ回路モジュール | |
| JP3577893B2 (ja) | 電力変換回路 | |
| US6388344B1 (en) | Power semiconductor array on a DCB substrate | |
| JP4009901B2 (ja) | 電力変換回路 | |
| JP6721066B2 (ja) | 電力変換装置 | |
| JP3239082B2 (ja) | 混成集積回路装置 | |
| JP5516623B2 (ja) | 電力変換装置 | |
| JP2804753B2 (ja) | 混成集積回路装置 | |
| JP2664523B2 (ja) | 混成集積回路装置 | |
| JP5119741B2 (ja) | スイッチングモジュール | |
| JP4156258B2 (ja) | 共振型インバータ | |
| CN213713453U (zh) | 高集成智能功率模块、电控组件及空调器 | |
| JP2693016B2 (ja) | 混成集積回路装置 | |
| CN214205353U (zh) | 高集成智能功率模块及空调器 | |
| JP2693018B2 (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050510 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20051122 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20051205 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20081222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |