JP6818836B1

JP6818836B1 - 電力変換装置

Info

Publication number: JP6818836B1
Application number: JP2019181837A
Authority: JP
Inventors: 哲郎藤原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-10-02
Filing date: 2019-10-02
Publication date: 2021-01-20
Anticipated expiration: 2039-10-02
Also published as: JP2021058060A

Abstract

【課題】絶縁トランスを有する電力変換装置において、絶縁トランスの一次側回路と二次側回路及びノイズフィルタの大型化またはコストの増加をさせずに、効果的にコモンモードノイズを抑制する。【解決手段】絶縁トランス１０５の一次側端子にスイッチング回路１０４が、二次側端子に整流回路１１０が接続されるとともに、絶縁トランス１０５の一次側端子とグランドとの間に第１、第２の容量１０６、１０７が個別に接続され、絶縁トランス１０５の二次側端子とグランドとの間に第３、第４の容量１０８、１０９が個別に接続されており、第１、第３の容量１０６、１０８に流れる充放電電流に対して、第２、第４の容量１０７、１０９に流れる充放電電流が逆位相になっている。【選択図】図１

Description

本願は、電力変換装置に関するものである。

絶縁トランスの一次側にスイッチング回路が、二次側に整流回路が設けられている電力変換装置では、一般的には２０ｋＨｚ以上とされている高周波のスイッチング周波数にてスイッチング制御を行うため、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）、あるいはＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）などのスイッチング素子のオン操作またはオフ操作に起因した高いスイッチングノイズを発生することから、ノイズ発生源として他の電子機器の誤動作または機能停止などといった弊害を招くおそれがある。

実際、こういったノイズに関して、特に各国の規格に一定の整合性を持たせる必要があることから、国際規格ＩＥＣ（ＩｎｔｅｒｎａｔｉｏｎａｌＥｌｅｃｔｒｏｔｅｃｈｎｉｃａｌＣｏｍｍｉｓｓｉｏｎ）が各分野の電子機器または自動車機器のＥＭＣ（ＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＣｏｍｐａｔｉｂｉｌｉｔｙ）規格を制定・発行している。このようなスイッチングノイズを抑制するため、一般的にはノイズ対策部品を備えることが考えられるが、コストアップおよび装置の大型化は避けられないものとなる。

そこで、従来技術では、スイッチング素子のスイッチングに起因して、グランドを基準とした電位が相補的に変動する複数のノードと、グランドとの間に容量を備えることで、一方の容量が放電した電荷を他方の容量が充電し、一方から他方へグランドを介して電流が流れるようにして、外部に漏れ出すコモンモード電流を有効的に低減させる手法が提案されている（例えば、下記特許文献１参照）。

特許第６３１６４８４号公報

このように、従来技術では、コモンモード電流を抑制するために、グランドを基準とした電位が相補的に変動する複数のノードと、グランドとの間に容量を設けてその値を調整している。特に、上記の特許文献１では、スイッチング素子および整流素子の冷却面の端子、およびグランドと同一電位の放熱板を一対の電極として、容量を形成し、例えば、冷却面積の大きい素子を使うなどして、容量を調整している。

一方、絶縁トランスを備えた電力変換装置は、トランスの一次側にスイッチング回路を、二次側に整流回路を備えることが一般的である。このため、トランスの一次側、二次側にそれぞれ接続される素子数が多い。一方、そのような素子の設置には、スペースに限りがあるので、一次側、二次側のそれぞれで容量を調整する場合、冷却面積の大きい冷却面を有する素子を使うと、一次側、二次側のそれぞれの回路が大きくなり、結果的に装置として小型化できないといった課題があった。

本願は、上記のような課題を解決するための技術を開示するものであり、装置が大型化することなく、効果的にコモンモード電流を抑制することができる電力変換装置を提供することを目的とする。

本願に開示される電力変換装置は、絶縁トランスを備え、前記絶縁トランスの一次側端子にスイッチング回路が、二次側端子に整流回路がそれぞれ接続され、前記絶縁トランスの２つの一次側端子の内、一方の一次側端子とグランドとの間に第１の容量が、他方の一次側端子とグランドとの間に第２の容量がそれぞれ接続され、かつ、前記絶縁トランスの２つの二次側端子の内、一方の二次側端子とグランドとの間に第３の容量が、他方の二次側端子とグランドとの間に第４の容量がそれぞれ接続されており、前記第１の容量および前記第３の容量に流れる第１の充放電電流に対して、前記第２の容量および前記第４の容量に流れる第２の充放電電流は逆位相になっていることを特徴としている。

本願に開示される電力変換装置によれば、絶縁トランスの一次側、二次側の各端子とグランドとの間にそれぞれ容量を備え、一次側、二次側の各々の容量に流れる充放電電流の合計を調整することで、外部に漏れ出すコモンモード電流を低減することができる。これにより、一次側、二次側のそれぞれで個別に容量を調整する必要がないため、一次側と二次側のそれぞれの回路が大型化することなく、またコモンモードチョークを設けるなどの対策部品を削減することができる。その結果、装置全体を小型化でき、かつ低コスト化を実現できる。

本願の実施の形態１による電力変換装置の全体構成を示す回路図である。本願の実施の形態１による電力変換装置を構成する各スイッチング素子のスイッチングによる各ノードの電位の推移の概略を示すタイミングチャートである。本願の実施の形態１による素子の部品配置を示す図である。図３のＡ−Ａ線に沿う断面図である。

実施の形態１．
図１は、本願の実施の形態１による電力変換装置の全体構成を示す回路図である。

図１に示すように、本願の実施の形態１の電力変換装置は、直流電源１０１から負荷１１４まで間の要素で構成されている。直流電源１０１はＣＩＳＰＲ（ＣｏｍｉｔｅＩｎｔｅｒｎａｔｉｏｎａｌＳｐｅｃｉａｌｄｅｓＰｅｒｔｕｒｂａｔｉｏｎｓＲａｄｉｏｅｌｅｃｔｒｉｑｕｅｓ）等に規定されるＬＩＳＮ（ＬｉｎｅＩｍｐｅｄａｎｃｅＳｔａｂｉｌｉｚｉｎｇＮｅｔｗｏｒｋ）１０２を介して、入力コンデンサ１０３に接続されている。入力コンデンサ１０３の後段には、スイッチング回路としての単相インバータ１０４を介して絶縁トランス１０５の一次側が接続されている。この場合、単相インバータ１０４は、４つのスイッチング素子１０４ａ〜１０４ｄをフルブリッジ構成して、直流電源１０１と入力コンデンサ１０３の直流電圧Ｖｄｃを交流電圧に変換する。

絶縁トランス１０５の二次側には、４つの整流素子（ここではダイオード）１１０ａ〜１１０ｄをフルブリッジ構成した整流回路１１０が接続されている。整流回路１１０の出力側の一対のラインには、インダクタンス値が同一である平滑用のリアクトル１１１ａ、１１１ｂがそれぞれ個別に接続され、また、各ラインに並列に出力コンデンサ１１２が接続されるとともに、ＬＩＳＮ１１３を介して負荷１１４が接続されている。

上記の単相インバータ１０４を構成する各々のスイッチング素子１０４ａ〜１０４ｄは、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）で構成される。なお、各々のスイッチング素子１０４ａ〜１０４ｄは、ダイオードが逆並列接続されたＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）などの自己消弧型半導体スイッチング素子、ＳｉＣ（ＳｉｌｉｃｏｎＣａｒｂｉｄｅ）あるいはＧａＮ（ＧａｌｌｉｕｍＮｉｔｒｉｄｅ）などのワイドバンドギャップ半導体を適用することが可能である。

また、整流回路１１０を構成する各々の整流素子１１０ａ〜１１０ｄは、ここではダイオードとしているが、これに限るものではなく、ＩＧＢＴ、ＭＯＳＦＥＴなどのスイッチング素子、あるいはＳｉＣ、ＧａＮなどのワイドバンドギャップ半導体を用いて構成されるものであってもよい。このように整流素子１１０ａ〜１１０ｄとして、スイッチング素子（ワイドバンドギャップ半導体含む）を用いると、導通損失を低減できて、効率上昇の効果がある。

なお、この実施の形態１では、スイッチング素子１０４ａ〜１０４ｄとしてＭＯＳＦＥＴを、整流素子としてダイオード１１０ａ〜１１０ｄをそれぞれ用いた場合について説明を進めるものとする。

さらに、この実施の形態１の特徴として、コモンモード電流を効果的に抑制するために、上下一対のスイッチング素子１０４ａ、１０４ｂの互いの接続点と絶縁トランス１０５の一方の一次側端子とを結ぶ接続ライン１２１と、グランドとの間に第１の容量１０６が接続され、また、上下一対の他のスイッチング素子１０４ｃ、１０４ｄの互いの接続点と絶縁トランス１０５の他方の一次側端子とを結ぶ接続ライン１２２と、グランドとの間に第２の容量１０７が接続されている。

さらに、上下一対のダイオード１１０ａ、１１０ｂの互いの接続点と絶縁トランス１０５の一方の二次側端子とを結ぶ接続ライン１３１と、グランドとの間に第３の容量１０８が接続され、また、上下一対の他のダイオード１１０ｃ、１１０ｄの互いの接続点と絶縁トランス１０５の他方の二次側端子とを結ぶ接続ライン１３２と、グランドとの間に第４の容量１０９が接続されている。

次に、この実施の形態１の構成における電力変換装置の動作、特に、コモンモード電流を効果的に抑制できることについて、図１〜図３を参照しながら説明する。

単相インバータ１０４を構成する４つのスイッチング素子１０４ａ〜１０４ｄの内、対角状に配置された一対のスイッチング素子１０４ａおよび１０４ｄ、並びにスイッチング素子１０４ｂおよび１０４ｃを交互にオンオフさせるハードスイッチング方式により、直流電源１０１からＬＩＳＮ１０２および入力コンデンサ１０３を介して入力される直流電力を高周波の交流電力に変換する。これに応じて、絶縁トランス１０５の二次側の端子間に電圧が発生するので、整流回路１１０を構成するダイオード１１０ａ〜１１０ｄで整流する。

この場合、絶縁トランス１０５の二次側へ電圧が生じたとき、各々のリアクトル１１１ａ、１１１ｂにエネルギーが蓄積され、それ以外の期間において、各々のリアクトル１１１ａ、１１１ｂに発生する逆起電力によって蓄積されたエネルギーが負荷１１４に伝達される。その際、単相インバータ１０４を構成する各スイッチング素子１０４ａ〜１０４ｄのオンオフのパルス幅を制御することにより、出力電流を制御することができる。

次に、図２に示すタイミングチャートを用いて、直流電源１０１の電圧をＶｄｃ、絶縁トランスの一次巻き数をＮ１、二次巻き数をＮ２、巻き数比をＮ＝Ｎ２／Ｎ１としたとき、各々のスイッチング素子１０４ａ〜１０４ｄのスイッチングに伴う各ノードの電位の推移を説明する。

ここに、図２（ａ）は、スイッチング素子１０４ａ、１０４ｄのスイッチングの推移を示す。図２（ｂ）は、スイッチング素子１０４ｂ、１０４ｃのスイッチングの推移を示す。図２（ｃ）は、スイッチング素子１０４ａ、１０４ｄの両端電圧Ｖ１０４ａ、Ｖ１０４ｄの推移を示す。図２（ｄ）は、スイッチング素子１０４ｂ、１０４ｃの両端電圧Ｖ１０４ｂ、Ｖ１０４ｃの推移を示す。図２（ｅ）は、絶縁トランス１０５の一次側両端電圧Ｖｔｒ１の推移を、また図２（ｆ）は絶縁トランス１０５の二次側両端電圧Ｖｔｒ２の推移を示す。図２（ｇ）は、グランドを基準とした一対のスイッチング素子１０４ａ、１０４ｂの接続点と絶縁トランス１０５の一方の一次側端子とを結ぶ接続ライン１２１の電位（第１の容量１０６の両端の電位）Ｖａｏ１の推移を示す。図２（ｈ）は、グランドを基準とした一対のスイッチング素子１０４ｃ、１０４ｄの接続点と絶縁トランス１０５の他方の一次側端子とを結ぶ接続ライン１２２の電位（第２の容量１０７の両端の電位）Ｖｂｏ１の推移を示す。図２（ｉ）は、グランドを基準とした一対のダイオード１１０ａ、１１０ｂの接続点と絶縁トランス１０５の一方の二次側端子とを結ぶ接続ライン１３１の電位（第３の容量１０８の両端の電位）Ｖａｏ２の推移を示す。また、図２（ｊ）は、グランドを基準とした一対のダイオード１１０ｃ、１１０ｄの接続点と絶縁トランス１０５の他方の二次側端子とを結ぶ接続ライン１３２の電位（第４の容量１０９の両端の電位）Ｖｂｏ２の推移を示す。
なお、図２では簡略化のため、ダイオードの順方向電圧の影響は考慮していない。

図２（ｇ）、図２（ｈ）に示すように、絶縁トランス１０５の一次側に接続される第１の容量１０６の両端の電位Ｖａｏ１と、第２の容量１０７の両端の電位Ｖｂｏ１とは、グランドを基準として互いに相補的に変化する。

このように、両電位Ｖａｏ１、電位Ｖｂｏ１が相補的に変化するのは、ハードスイッチング方式により、フルブリッジを構成するスイッチング素子１０４ａ〜１０４ｄの内、対角状に配置された一対のスイッチング素子１０４ａおよび１０４ｄ、並びにスイッチング素子１０４ｂおよび１０４ｃが互いに同期してスイッチングする場合であり、対角状に配置された一対の素子が非同期でスイッチングする場合は、この効果が得られない。

また、図２（ｉ）、図２（ｊ）に示すように、絶縁トランス１０５の二次側に接続される第３の容量１０８の両端の電位Ｖａｏ２と、第４の容量１０９の両端の電位Ｖｂｏ２とは、同様にグランドを基準として互いに相補的に変化する。

このように、両電位Ｖａｏ２、電位Ｖｂｏ２が相補的に変化するのは、インダクタンス値が同一であるリアクトル１１１ａ、１１１ｂが一対のラインに個別に配置されることで、インピーダンスが平衡化している場合であり、リアクトルが片側のみに配置されている場合は、インピーダンスが不平衡となり、この効果が得られない。

なお、平滑用の各々のリアクトル１１１ａ、１１１ｂのインダクタンス値を同一にするには、それぞれの巻き数および巻線の材質を同一にする等、同一仕様の部品を選定することで実現できる。さらに、各々のリアクトル１１１ａ、１１１ｂを構成するための双方のコアを共有化し、同一のコアに対称に巻くことでも実現できる。コアを共有化することで、コイルの巻き方向より、各々のリアクトル１１１ａ、１１１ｂに発生する磁束が加わり合い、トータルでインダクタンス値を増やすことができるため、リアクトル全体を小型化できる。

いま、第１の容量１０６の電位変動によるコモンモード電流をＩｃｏｍ１０６、第２の容量１０７の電位変動によるコモンモード電流をＩｃｏｍ１０７、第３の容量１０８の電位変動によるコモンモード電流をＩｃｏｍ１０８、第４の容量１０９の電位変動によるコモンモード電流をＩｃｏｍ１０９（いずれも電流の方向は図１参照）とし、また、第１の容量１０６の値をＣ１０６、第２の容量１０７の値をＣ１０７、第３の容量１０８の値をＣ１０８、第４の容量１０９の値をＣ１０９と定義する。

ここで、第１の容量１０６の値Ｃ１０６と第２の容量１０７の値Ｃ１０７を同一の値に設定すれば、前述のようにそれらの両端の各電位Ｖａｏ１、電位Ｖｂｏ１がグランドを基準として互いにレベル反転した状態で相補的に変化することから、第１、第２の容量１０６、１０７の内の一方から他方へとグランドを介して電流が流れ、このため、外部に流れるコモンモード電流を低減することができる。

すなわち、例えば、図２（ａ）に示すように、一対のスイッチング素子１０４ａ、１０４ｄがオフからオンになる時（遷移時間をｄｔ）、図２（ｇ）に示すように、第１の容量１０６両端の電位Ｖａｏ１はＶｄｃ／２変動し、また、図２（ｈ）に示すように、第２の容量１０７両端の電位Ｖｂｏ１は−Ｖｄｃ／２変動する。よって、第１の容量１０６および第２の容量１０７の電位変動により、外部に流れるコモンモード電流（＝Ｉｃｏｍ１０６＋Ｉｃｏｍ１０７）は、次の（１）式となる。

上記（１）式において、第１の容量１０６の値Ｃ１０６と第２の容量１０７の値Ｃ１０７を同一の値、すなわちＣ１０６＝Ｃ１０７に設定すれば、コモンモード電流Ｉｃｏｍ１０６、Ｉｃｏｍ１０７は打消し合い、第１、第２の容量１０６、１０７の内の一方から他方へとグランドを介して電流が流れるため、外部にコモンモード電流は流れない。

同様に、第３の容量１０８の値Ｃ１０８と第４の容量１０９の値Ｃ１０９を同一の値に設定すれば、前述のようにそれらの両端の各電位Ｖａｏ２、電位Ｖｂｏ２はグランドを基準として互いにレベル反転した状態で相補的に変化することから、第３、第４の容量１０８、１０９のうち一方から他方へとグランドを介して電流が流れ、このため、外部に流れるコモンモード電流を低減することができる。

すなわち、第３の容量１０８の値Ｃ１０８と第４の容量１０９の値Ｃ１０９を同一の値、すなわちＣ１０８＝Ｃ１０９に設定すれば、コモンモード電流Ｉｃｏｍ１０８、Ｉｃｏｍ１０９は互いに打消し合い、第３、第４の容量１０８、１０９の内の一方から他方へとグランドを介して電流が流れるため、外部にコモンモード電流は流れない。

一方、図２（ｇ）〜（ｊ）に示すように、第１の容量１０６および第３の容量１０８の電位Ｖａｏ１、Ｖａｏ２に対して、第２の容量１０７および第４の容量１０９の電位Ｖｂｏ１、Ｖｂｏ２は逆位相で変動する。すなわち、例えば、図２（ａ）に示すように、一対のスイッチング素子１０４ａ、１０４ｄがオフからオンになる時（遷移時間をｄｔ）、図２（ｇ）に示すように、第１の容量１０６両端の電位Ｖａｏ１はＶｄｃ／２変動し、かつ図２（ｉ）に示すように、第３の容量１０８両端の電位Ｖａｏ２はＮ・Ｖｄｃ／２変動するのに対して、図２（ｈ）に示すように、第２の容量１０７両端の電位Ｖｂｏ１は−Ｖｄｃ／２変動し、また図２（ｊ）に示すように、第４の容量１０９両端の電位Ｖｂｏ１は−Ｎ・Ｖｄｃ／２変動する。

よって、絶縁トランス１０５の一次側、二次側の第１〜第４の容量１０６〜１０９の電位変動により、外部に流れる合計のコモンモード電流（＝Ｉｃｏｍ１０６＋Ｉｃｏｍ１０７＋Ｉｃｏｍ１０８＋Ｉｃｏｍ１０９）は、次の（２）式となる。

（２）式において、外部に流れる合計のコモンモード電流（＝Ｉｃｏｍ１０６＋Ｉｃｏｍ１０７＋Ｉｃｏｍ１０８＋Ｉｃｏｍ１０９）を“０”にするためには、次の（３）式のようにして、第１〜第４の容量１０６〜１０９の各値Ｃ１０６〜Ｃ１０９を設定すればよい。

この（３）式の関係が成立するように、絶縁トランス１０５の一次側、二次側の第１〜第４の容量１０６〜１０９の内、第１〜第４のいずれかの容量の値Ｃ１０６〜Ｃ１０９を調整することで、合計のコモンモード電流（＝Ｉｃｏｍ１０６＋Ｉｃｏｍ１０７＋Ｉｃｏｍ１０８＋Ｉｃｏｍ１０９）を抑制できる。

このようにすれば、絶縁トランス１０５の一次側、二次側の回路の内、一方の配置スペースが小さく、かつ容量調整が難しい場合でも、他方で容量調整が可能なので、装置を大型化することなく、コモンモード電流を抑制することができる。

上記では、第１〜第４の容量１０６〜１０９の各々の値Ｃ１０６〜Ｃ１０９が（３）式の条件を満たす場合について説明したが、第１、第３の容量１０６、１０８の各々の値Ｃ１０６、Ｃ１０８に対して第２、第４の容量１０７、１０９の各々の値Ｃ１０７、Ｃ１０９が、次の（４）式の条件を満たすように設定してもよい。

この（４）式の条件を満たすように、第１、第３の容量１０６、１０８の各々の値Ｃ１０６、Ｃ１０８に対して第２、第４の容量１０７、１０９の各々の値Ｃ１０７、Ｃ１０９を規制することにより、それらの値Ｃ１０７、Ｃ１０９を何ら規制しない場合に比べて、外部に流れるコモンモード電流を低減することができる。

その理由は、次の通りである。
例えば、図２（ａ）に示すように、一対のスイッチング素子１０４ａ、１０４ｄがオフからオンになる時（遷移時間をｄｔ）に、図２（ｇ）に示すように、第１の容量１０６の両端の電位Ｖａｏ１はＶｄｃ／２変動し、また、図２（ｉ）に示すように、第３の容量１０８の両端の電位Ｖａｏ２はＮ・Ｖｄｃ／２変動する。このとき、第１、第３の容量１０６、１０８の電位変動によって外部に流れるコモンモード電流Ｉｃｏｍ１０６＋Ｉｃｏｍ１０８は、次の（５）式となる。

ここで、第２、第４の容量１０７、１０９の各々の値Ｃ１０７、Ｃ１０９を何ら規制していない場合において、前述の（４）式の両辺が等号となる場合を考えると、外部に流れる合計のコモンモード電流の絶対値（＝｜Ｉｃｏｍ１０６＋Ｉｃｏｍ１０７＋Ｉｃｏｍ１０８＋Ｉｃｏｍ１０９｜）は、次の（６）式となる。

つまり、（４）式の両辺が等号となる場合には、（６）式の値は（５）式の値と同じとなり、第２、第４の容量１０７、１０９の各々の値Ｃ１０７、Ｃ１０９を何ら規制していない場合と同等のコモンモード電流が外部に流れ、コモンモード電流が増加する。

これに対して、（４）式の条件を満たすように第２、第４の容量１０７、１０９の各々の値Ｃ１０７、Ｃ１０９を設定すれば、第２、第４の容量１０７、１０９の各々の値Ｃ１０７、Ｃ１０９が何ら規制されていない場合に比べて、外部に流れるコモンモード電流を低減することができる。

上記と同様の理由により、第２、第４の容量１０７、１０９の各々の値Ｃ１０７、Ｃ１０９に対して第１、第３の容量１０６、１０８の各々の値Ｃ１０６、Ｃ１０８が、次の（７）式の条件を満たすように設定することで、第１、第３の容量１０６、１０８の各々の値Ｃ１０６、Ｃ１０８が何ら規制されていない場合に比べて、外部に流れるコモンモード電流を低減することができる。

前述の（３）式、（４）式、あるいは（７）式を満たすように、第１〜第４の容量１０６〜１０９の各々の値Ｃ１０６〜Ｃ１０９を調整する方法の一例を、図３、図４を参照しながら説明する。

図３は単相インバータ１０４を構成するスイッチング素子１０４ａ〜１０４ｄは、表面実装型のものであり、一般的に使用されているＤ２ＰＡＫまたはＤ３ＰＡＫの実装例を示す平面図、図４は図３のＡ−Ａ線に沿う断面図である。

単相インバータ１０４を構成するスイッチング素子１０４ａ〜１０４ｄは、金属基板２０３上に表面実装されており、グランドと同一の電位である筐体（放熱板）２０４を介して冷却されている。この場合の金属基板２０３は、筐体（放熱板）２０４に搭載された金属の基材２０３ｂ上に絶縁層２０３ａが配置されて構成されている。

一対のスイッチング素子１０４ａ、１０４ｂは、回路パターン２０１により配線され、図１中の絶縁トランス１０５の一方の一次側端子に接続されている。また、一対のスイッチング素子１０４ｃ、１０４ｄは、回路パターン２０２により配線され、図１中の絶縁トランス１０５の他方の一次側端子に接続されている。
なお、図３では、スイッチング素子１０４ａ、１０４ｃのドレイン、スイッチング素子１０４ｂ、１０４ｄのソース等のその他回路パターンは説明に用いないため、省略している。

第１の容量１０６は、回路パターン２０１と筐体（放熱板）２０４を一対の電極とする容量として形成され、第２の容量１０７は回路パターン２０２と筐体（放熱板）２０４を一対の電極とする容量として形成されている。

ここで、一例として、第１の容量１０６に着目すると、真空の誘電率をε０として、絶縁層２０３ａの比誘電率をεｒ、絶縁層２０３ａの厚みをｄ、回路パターン２０１の面積をＳとすると、第１の容量１０６の値Ｃ１０６は、次の（８）式となる。

そして、（８）式のように、回路パターン２０１の面積を調整することで、第１の容量１０６の値Ｃ１０６を調整することができる。他の第２〜第４の容量１０７〜１０９の各々の値Ｃ１０７〜Ｃ１０９についても同様にして調整可能である。すなわち、第１〜第４の容量１０６〜１０９を、回路パターンと筐体（放熱板）２０４を一対の電極として形成すれば、配置スペースに余裕がある回路パターンの面積で容量の値Ｃ１０６〜Ｃ１０９を調整できるため、（３）式、（４）式、（７）式の関係を実現し易い。

上記では、回路パターンは金属基板２０３上に形成されているとしたが、ガラスエポキシ基板など、他の基板であってもよい。また、ここでは第１〜第４の容量１０６〜１０９を金属基板２０３上に形成された回路パターンと筐体（放熱板）２０４を一対の電極として形成する場合を例にとって説明したが、積層型セラミックコンデンサなどで形成してもよい。

また、この実施の形態１では、スイッチング素子１０４ａ〜１０４ｄをＭＯＳＦＥＴ、整流素子をダイオード１１０ａ〜１１０ｄとして説明したが、高周波駆動が可能で、スイッチング速度（ｄｖ／ｄｔ、ｄｉ／ｄｔ）が速く、損失を小さくできるＳｉＣ、あるいはＧａＮなどのワイドバンドギャップ半導体を用いて構成してもよい。スイッチング速度（ｄｖ／ｄｔ）が速いと、第１〜第４の容量１０６〜１０９に流れる充放電電流量も多くなる。すなわち、ワイドギャップ半導体を用いて、本願を構成すれば、コモンモード電流となり得る容量の充放電電流を抑制でき、より電力変換装置の小型化、高効率化を実現できる。

本願は、例示的な実施の形態が記載されているが、実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。

１０１直流電源、１０４単相インバータ（スイッチング回路）、
１０４ａスイッチング素子、１０４ｂスイッチング素子、
１０４ｃスイッチング素子、１０４ｄスイッチング素子、
１０５絶縁トランス（巻き数比Ｎ）、１０６第１の容量、１０７第２の容量、
１０８第３の容量、１０９第４の容量、１１０整流回路、１１０ａダイオード、１１０ｂダイオード、１１０ｃダイオード、１１０ｄダイオード、
１１１ａリアクトル、１１１ｂリアクトル、１１４負荷。

Claims

絶縁トランスを備え、前記絶縁トランスの一次側端子にスイッチング回路が、二次側端子に整流回路がそれぞれ接続され、
前記絶縁トランスの２つの一次側端子の内、一方の一次側端子とグランドとの間に第１の容量が、他方の一次側端子とグランドとの間に第２の容量がそれぞれ接続され、かつ、前記絶縁トランスの２つの二次側端子の内、一方の二次側端子とグランドとの間に第３の容量が、他方の二次側端子とグランドとの間に第４の容量がそれぞれ接続されており、
前記第１の容量および前記第３の容量に流れる第１の充放電電流に対して、前記第２の容量および前記第４の容量に流れる第２の充放電電流は逆位相になっている電力変換装置。
前記絶縁トランスの一次側の巻き数に対する二次側の巻き数の比をＮ、前記第１の容量の値をＣ１［Ｆ］、前記第２の容量の値をＣ２［Ｆ］、前記第３の容量の値をＣ３［Ｆ］、前記第４の容量の値をＣ４［Ｆ］としたとき、
Ｃ１＋Ｎ×Ｃ３＜２×（Ｃ２＋Ｎ×Ｃ４）、および、Ｃ２＋Ｎ×Ｃ４＜２×（Ｃ１＋Ｎ×Ｃ３）
のうちいずれか一方の関係を満たすように、前記Ｃ１、Ｃ２、Ｃ３、Ｃ４が設定されている請求項１に記載の電力変換装置。
前記スイッチング回路は、４つのスイッチング素子がフルブリッジ型に接続されている請求項１または請求項２に記載の電力変換装置。
前記スイッチング回路は、対角状に配置された一対のスイッチング素子同士を交互にオンオフさせるハードスイッチング方式でスイッチングする請求項３に記載の電力変換装置。
前記整流回路は、４つの整流素子がフルブリッジ型に接続されている請求項１から請求項４のいずれか１項に記載の電力変換装置。
前記整流回路の出力に接続された一対のラインにそれぞれリアクトルが個別に設けられている請求項１から請求項５のいずれか１項に記載の電力変換装置。
一対の前記リアクトルは、互いにコアを共有する結合型リアクトルである請求項６に記載の電力変換装置。
前記スイッチング回路、および前記整流回路を構成する素子が表面実装されるとともに、回路パターンが印刷された回路基板、および前記回路基板が載置される前記グランドと同一の電位の筐体を備え、前記第１から第４の各容量は、前記回路基板の上記回路パターンと前記筐体とを一対の電極とする容量によって形成されている請求項１から請求項７のいずれか１項に記載の電力変換装置。
前記スイッチング回路を構成する各々のスイッチング素子は、ワイドバンドギャップ半導体によって構成されている請求項１から請求項８いずれか１項に記載の電力変換装置。