JP5423589B2 - 半導体装置 - Google Patents

Description

本発明は、基板上に半導体素子が設けられる半導体装置に関する。

従来、図９（ａ）に示すように、リアクトルＬ１、コンデンサＣ１、およびスイッチ素子Ｓ１，Ｓ２を備えた昇圧チョッパ装置１０１が知られている。リアクトルＬ１は、一端が直流電源Ｖ１に接続され、他端がスイッチ素子Ｓ１を介して出力端子Ｔｏに接続されるとともにスイッチ素子Ｓ２を介して接地されている。またコンデンサＣ１は、一端が出力端子Ｔｏに接続され、他端が接地されている。またスイッチ素子Ｓ１，Ｓ２はＭＯＳＦＥＴで構成されている。

このように構成された昇圧チョッパ装置１０１においては、スイッチ素子Ｓ１とスイッチ素子Ｓ２とを交互にオン／オフさせて、電源電圧より高い電圧を出力端子Ｔｏに発生させることができる。すなわち、まずスイッチ素子Ｓ２をオンすると、リアクトルＬ１に磁気エネルギーが蓄積される。その後にスイッチ素子Ｓ２をオフすると、リアクトルＬ１に蓄積された磁気エネルギーにより、リアクトルＬ１とスイッチ素子Ｓ２との接続点での電圧が上昇し、コンデンサＣ１に電荷が蓄積される。この動作を繰り返すことにより、出力端子Ｔｏの電圧（以下、出力電圧ともいう）が上昇する。

なおコンデンサＣ１は、出力電圧のリップルを十分抑えるために、静電容量が大きいものが用いられる。これにより、コンデンサＣ１の体格が大きくなるために、コンデンサＣ１は、スイッチ素子Ｓ１，Ｓ２から離して配置される。このため、スイッチ素子Ｓ１とコンデンサＣ１との間の配線に寄生するインダクタンス成分Ｌａが大きくなる。

ところで、大きな静電容量を有するコンデンサとして、一般にフィルムコンデンサまたは電解コンデンサが用いられる。これらのコンデンサは、静電容量が大きいほどコンデンサの端子およびコンデンサの内部電極に寄生するインダクタンス成分Ｌｃが大きくなることが知られている。すなわち、出力電圧の平滑能力を重視し、大きな静電容量のものを平滑コンデンサとして用いると、寄生インダクタンス成分Ｌａ，Ｌｃが増大する。

そして、寄生インダクタンス成分Ｌａ，Ｌｃの増大により、以下の二つの問題が発生する。
第１の問題は、スイッチ素子Ｓ２のターンオフ時とターンオン時に、スイッチ素子Ｓ１，Ｓ２の電圧定格を超えるサージ電圧が発生し、スイッチ素子Ｓ１，Ｓ２が破壊されてしまうことである。

すなわち、スイッチ素子Ｓ２のターンオフ時には、スイッチ素子Ｓ２のオン時にスイッチ素子Ｓ２に流れていたリアクトル電流Ｉ_Lが瞬時にスイッチ素子Ｓ１へ転流される。このため、図９（ｂ）に示すように、スイッチ素子Ｓ２のターンオフの瞬間に、スイッチ素子Ｓ１の並列ダイオードＤ１に流れる電流Ｉの時間勾配（ｄＩ／ｄｔ）₁（以下、電流勾配（ｄＩ／ｄｔ）₁という）が大きくなる。図９（ｂ）は、スイッチ素子Ｓ２のターンオフ・ターンオン時に、図９（ａ）のスイッチ素子Ｓ２と寄生インダクタンス成分Ｌａとの接続点Ｔ１を流れる電流を示す図である。

そして、並列ダイオードＤａに流れる電流Ｉの変動成分ＩｒｉｐはコンデンサＣ１に流れるため、電流Ｉの変動成分Ｉｒｉｐは寄生インダクタンス成分Ｌａ，Ｌｃを通過することになる。したがって、スイッチ素子Ｓ２のターンオフ時に発生する大きな電流勾配（ｄＩ／ｄｔ）₁が寄生インダクタンス成分Ｌａ，Ｌｃにかかる。これにより、スイッチ素子Ｓ２の寄生容量と寄生インダクタンス成分Ｌａ，Ｌｃとの間で共振する。このため、図１０（ａ）に示すように、接続点Ｔ１において電圧変動が発生し、この電圧変動の極大値として、下式（１）で表されるサージ電圧Ｖ_S1が発生する。図１０（ａ）はスイッチ素子Ｓ２のターンオフによる接続点Ｔ１における電圧と電流の変動を示す図である。

また、スイッチ素子Ｓ２のターンオンにおいても同様の問題が発生する。ターンオン時にスイッチ素子Ｓ１の並列ダイオードＤ１に流れる電流Ｉの時間勾配（ｄＩ／ｄｔ）₂（以下、電流勾配（ｄＩ／ｄｔ）₂という）は負の値となるため（図９（ｂ）を参照）、図１０（ｂ）に示すように、ターンオンの瞬間に、接続点Ｔ１における電圧は、下式（２）で表される振幅Ｖ’ _S2で負側に振れ、その後、スイッチ素子Ｓ２の寄生容量と寄生インダクタンス成分Ｌａとの間で共振する。このため、接続点Ｔ１において電圧変動が発生し、この電圧変動の極大値として、下式（２）で表されるサージ電圧Ｖ_S2が発生する。図１０（ｂ）はスイッチ素子Ｓ２のターンオンによる接続点Ｔ１における電圧と電流の変化を示す図である。

第２の問題は、電流勾配（ｄＩ／ｄｔ）₁および電流勾配（ｄＩ／ｄｔ）₂により接続点Ｔ１で発生した電圧変動が出力端子Ｔｏに現れることで、出力電圧にノイズが発生し、出力電圧の品質が低下することである。

接続点Ｔ１におけるサージを十分平滑できる静電容量を有するコンデンサをコンデンサＣ１として用いたとしても、寄生インダクタンス成分Ｌａ，Ｌｃにより接続点Ｔ１における電圧変動が分圧されるため、ターンオン・ターンオフ時に出力端子Ｔｏに現れるノイズ電圧の極大値Ｖ_n1，Ｖ_n2は下式（３），（４）で表される。

すなわち、寄生インダクタンス成分Ｌｃの増大により出力端子Ｔｏに現れるノイズ電圧の極大値Ｖ_n1，Ｖ_n2が大きくなり、出力電圧の品質が低下する。

以上のように、出力電圧の平滑能力を確保するためにコンデンサＣ１の静電容量を大きくすると、接続点Ｔ１に現れるサージ電圧、および出力端子Ｔｏに現れるノイズ電圧が増大するという問題が発生する。

このような問題を解決するために、図１１（ａ）に示すように、コンデンサＣ１よりスイッチ素子Ｓ１に近くなるように、コンデンサＣ１より静電容量の小さい表面実装のコンデンサＣａを並列に配置し、スイッチ素子Ｓ１，Ｓ２とコンデンサＣａとから形成されるループ線路ＲＬ１１を絶縁層を介して対向させるように配線する技術が知られている（例えば、特許文献１を参照）。

スイッチ素子Ｓ２のターンオフ・ターンオン時の電流勾配（ｄＩ／ｄｔ）₁，（ｄＩ／ｄｔ）₂は瞬間的に発生するため、この瞬間の電流が流す電荷は少ない。このため、コンデンサＣａの静電容量が小さくても、サージ電流を吸収することができる。また、この瞬間以外の出力電流リップルはコンデンサＣ１で吸収されるため、コンデンサＣ１として、電流リップルを十分に吸収できる静電容量のコンデンサを用いることにより出力電圧の電圧平滑能力を確保することができる。

さらに、コンデンサＣａとして、寄生インダクタンスの小さい表面実装のコンデンサ（例えば、積層セラミックコンデンサ）を用いることで寄生インダクタンス成分Ｌｃを低減させる。また、絶縁層を介して対向させた線路により寄生インダクタンス成分Ｌａを低減させる。そして、スイッチ素子Ｓ２のターンオフ・ターンオン時に接続点Ｔ１において発生するサージ電圧Ｖ_S1，Ｖ_S2は、上式（１），（２）で表されるため、寄生インダクタンス成分Ｌａ，Ｌｃの低減により、サージ電圧を小さくすることができる。

また、接続点Ｔ１において発生する電圧については、寄生インダクタンス成分Ｌａ，Ｌｃに加え、コンデンサＣａとコンデンサＣ１との間の配線に寄生するインダクタンス成分ＬｂとコンデンサＣ１の寄生インダクタンス成分Ｌｄによって電圧変動が分圧されるため、ターンオン・ターンオフ時に出力端子Ｔｏに現れるノイズ電圧の極大値Ｖ_n1，Ｖ_n2は下式（５），（６）で表される。

なお、式（５），（６）中の記号「／／」はインピーダンスの並列接続を表す記号であり、下式（７）で定義される。

ここで、式（５），（６）において共通にかかる因子ｇを下式（８）で定義すると、式（５），（６）は下式（９），（１０）で表される。

そして、式（８）で表される因子ｇを展開すると、下式（１１）が得られる。

ここで、コンデンサＣ１の静電容量が大きいため、上述の理由から寄生インダクタンス成分Ｌｂ，Ｌｄが寄生インダクタンス成分Ｌａ，Ｌｃに比べて十分大きくなり、下式（１２）で表される関係が成り立つ。

そして、上式（１１）に上式（１２）を適用すると、下式（１３）が得られる。

したがって、ターンオン・ターンオフ時に出力端子Ｔｏに現れるノイズ電圧の極大値Ｖ_n1，Ｖ_n2は下式（１４），（１５）で表される。

上式（１４），（１５）に示すように、寄生インダクタンス成分Ｌｃの低減によりノイズ電圧を小さくすることができるとともに、寄生インダクタンス成分Ｌｂを寄生インダクタンス成分Ｌｄより十分大きくすることにより、ノイズ電圧をさらに小さくすることができる。

そして、上記特許文献１に記載の技術では、図１１（ａ）に記載の回路を絶縁層を介して金属ベース板の上に配置するとともに、図１１（ａ）に記載のループ線路ＲＬ１１が金属ベース板を通って上記回路と対向するようにループ線路ＲＬ１１を形成することにより、寄生インダクタンス成分Ｌａを低減させる。また、コンデンサＣａに表面実装部品を用いることで寄生インダクタンス成分Ｌｃを低減させる。また、コンデンサＣ１を金属ベース板の外に配置することで寄生インダクタンス成分Ｌｂを増大させる。これらにより、サージ電圧とノイズ電圧の両方について大きな低減効果を得ることができる。

特開２００７−３１８９１１号公報

ところで、上記特許文献１に記載の技術では、ループ線路ＲＬ１１を、絶縁層を挟んで上記回路と対向するように形成する必要がある。このため、スイッチ素子Ｓ１，Ｓ２として用いられる半導体素子は基板面に実装されなければならない。

しかし、比較的大きな電力を変換するチョッパ回路用の半導体素子では、素子内部の発熱をヒートシンクを用いて放熱させる必要がある。このため、ヒートシンクの取り付けが困難な表面実装のパッケージを用いることが難しい。

すなわち、図１１（ｂ）に示すように、ヒートシンクＨＳに接着するための半導体素子ＳＤとしては、基板Ｂを貫通する足により基板面に垂直に立てた形で固定するパッケージが用いられる。このように基板を貫通する足を持つ半導体素子ＳＤでは、基板面に接続した足の周囲の絶縁性を確保する必要があるため、半導体素子ＳＤの直下で対向する線路を形成することができず、サージおよびノイズを低減することができないという問題があった。

本発明は、こうした問題に鑑みてなされたものであり、基板を貫通して基板に固定する半導体素子を備えた半導体装置において、サージおよびノイズを低減させる技術を提供することを目的とする。

上記目的を達成するためになされた請求項１に記載の半導体装置は、基板上に半導体素子が設けられる半導体装置であって、基板を貫通して設置される第１端子と、第１端子とは異なる第２端子とを有し、第１端子と第２端子との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換える第１半導体スイッチ素子と、第２端子と電気的に接続される第３端子と、グランドに接続されるとともに基板を貫通して設置される第４端子とを有し、第３端子と第４端子との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換える第２半導体スイッチ素子と、一端が第１端子に接続されるとともに他端が第４端子に接続される第１コンデンサを備える。

そして、第１コンデンサよりも静電容量が小さい表面実装型の第２コンデンサについて、その一端が第１端子に接続されるとともに他端が第４端子に接続される。さらに、第１端子から第２コンデンサを通って第４端子に至る第１電流経路は、第１端子から第１コンデンサを通って第４端子に至る第２電流経路よりも、第１半導体スイッチ素子および第２半導体スイッチ素子から近くなるように形成される。

なお、第１半導体スイッチ素子および第２半導体スイッチ素子のスイッチング動作により、電流勾配が瞬間的に発生する。しかし、この瞬間の電流が流す電荷は少ないため、静電容量が小さい表面実装型の第２コンデンサによりサージ電流を吸収することができる。さらに、この瞬間以外の出力電流リップルは第１コンデンサにより吸収されるため、第１コンデンサとして、電流リップルを十分に吸収できる静電容量のコンデンサを用いることにより電圧平滑能力を確保することができる。

さらに、第２コンデンサとして、寄生インダクタンスの小さい表面実装型のコンデンサを用いているために、第２コンデンサの寄生インダクタンス成分を低減させることができ、サージ電流およびノイズを小さくすることができる。

そして、第１電流経路上において、基板を貫通して基板の表面側と裏面側とを電気的に接続するヴィアが設けられ、基板において、第１電流経路が形成されている面とは反対側の面上に、第１半導体スイッチ素子および第２半導体スイッチ素子の周辺の絶縁領域を囲むようにして、ヴィアから第１端子または第４端子に至る第３電流経路が形成される。

これにより、第１端子から第４端子に至る電流経路において、第１電流経路と第３電流経路とで構成される並列配線が得られる。このため、例えば、第１電流経路による配線インダクタンスと、第３電流経路による配線インダクタンスとを等しくすれば、第３電流経路がなく第１電流経路のみの場合と比較して、第２コンデンサを通る電流経路の配線インダクタンスを半減することができる。

したがって、第１半導体スイッチ素子および第２半導体スイッチ素子を基板面に実装することなく、第２コンデンサを通る電流経路の配線インダクタンスを低減することが可能となり、サージ電流をさらに小さくすることができる。

また、請求項１に記載の半導体装置において、請求項２に記載のように、第３電流経路は、少なくとも一部が、第１電流経路と基板を挟んで対向するとともに、対向している部分において、電流が流れる方向が第１電流経路と第３電流経路とで逆方向になるように形成されるようにするとよい。

このように構成された半導体装置によれば、第１電流経路と第３電流経路とが対向する領域では、磁場を打ち消しあうように電流が流れるため、この対向領域での第２コンデンサを通る電流経路の配線インダクタンスを低減することができる。

また、請求項１または請求項２に記載の半導体装置において、請求項３に記載のように、基板の面上において第１コンデンサと第２コンデンサとを通って形成される第１ループ配線により囲まれる領域の面積は、基板の面上において第１電流経路および第３電流経路を通って形成される第２ループ配線により囲まれる領域の面積よりも大きく、第１ループ配線が形成されている面の上下に配置されている配線層において、第１ループ配線と対向する領域に、グランド配線が存在しないようにするとよい。

このように構成された半導体装置によれば、第１コンデンサと第２コンデンサとの間の配線インダクタンスが、第２コンデンサを通る電流経路の配線インダクタンスよりも十分小さくなるため、ノイズ電圧を小さくすることができる。

また、請求項１〜請求項３の何れか１項に記載の半導体装置において、請求項４に記載のように、第１電流経路と第３電流経路は、第１電流経路と第３電流経路とが第１端子と第４端子とを結ぶ直線に対して線対称となる部分が存在するように形成されるようにするとよい。

このように構成された半導体装置によれば、第１電流経路と第３電流経路とが第１端子と第４端子とを結ぶ直線に対して線対称となる部分が多くなるほど、第１電流経路と第３電流経路との配線形状の類似度が高くなり、第１電流経路による配線インダクタンスと第３電流経路による配線インダクタンスとの差を小さくすることができる。そして、第１電流経路による配線インダクタンスと第３電流経路による配線インダクタンスとを等しくすることができれば、第３電流経路がなく第１電流経路のみの場合と比較して、第２コンデンサを通る電流経路の配線インダクタンスを半減することができる。

また、請求項１〜請求項４の何れか１項に記載の半導体装置において、請求項５に記載のように、第２半導体スイッチ素子のターンオフおよびターンオンに伴う第３端子の電圧が最大電圧の１０％から９０％まで変化する時間のうち長い方の時間をΔｔ、第２半導体スイッチ素子の動作時に第１半導体スイッチ素子および第２半導体スイッチ素子に流れる最大電流をＩｐ、第１半導体スイッチ素子および第２半導体スイッチ素子の最大定格のうち、低い方の電圧をＶａｂｓ、第２半導体スイッチ素子の動作時に第１半導体スイッチ素子にかかる最大電圧をＶｍ、第２コンデンサの静電容量をＣａとして、第２コンデンサの静電容量は、下式（３６）を満たすようにするとよい。

このように構成された半導体装置によれば、第１半導体スイッチ素子および第２半導体スイッチ素子のスイッチング動作による瞬時電流が流す電荷を第２コンデンサが充電することができ、瞬時電流による電圧を十分に平滑することができる。

昇圧チョッパ装置１の配線インダクタンスとコンデンサの寄生インダクタンスを含む回路図、および表面配線と裏面配線を示す図である。 昇圧チョッパ装置１の表面配線および裏面配線を示す図である。 端子Ｔｄ１から端子Ｔｓ２に至る電流経路を模式的に示す図、および電流経路の等価構造を示す図である。 スイッチ素子Ｓ２のターンオフ・ターンオン時に接続点Ｔ１を流れる電流を示す図である。 降圧チョッパ装置１１の回路図、および表面配線と裏面配線を示す図である。 昇降圧コンバータ装置２１の回路図、および表面配線と裏面配線を示す図である。 モータインバータ装置３１の回路図、および表面配線と裏面配線を示す図である。 別の実施形態の裏面配線を示す図である。 昇圧チョッパ装置１０１の配線インダクタンスとコンデンサの寄生インダクタンスを含む回路図、およびスイッチ素子Ｓ２のターンオフ・ターンオン時に接続点Ｔ１を流れる電流を示す図である。 スイッチ素子Ｓ２のターンオフ・ターンオンによる接続点Ｔ１における電圧と電流の変動を示す図である。 特許文献１に記載の技術を示す回路図、およびヒートシンクＨＳに接着する半導体素子ＳＤを示す図である。

（第１実施形態）
以下に本発明の第１実施形態を図面とともに説明する。
図１（ａ）は、本実施形態の昇圧チョッパ装置１の構成を示す回路図である。図１（ｂ）は、昇圧チョッパ装置１の表面配線を示す図である。図１（ｃ）は、昇圧チョッパ装置１の裏面配線を示す図である。

昇圧チョッパ装置１は、図１（ａ）に示すように、リアクトルＬ１、コンデンサＣ１，Ｃ２，Ｃａ、およびスイッチ素子Ｓ１，Ｓ２を備えている。
なおコンデンサＣ１は、電源を十分に平滑することができるように、静電容量が大きいものが用いられている。またコンデンサＣａは、コンデンサＣ１より静電容量の小さい表面実装コンデンサである。またスイッチ素子Ｓ１，Ｓ２は、Ｎチャネル型の電界効果トランジスタである。

これらのうちスイッチ素子Ｓ１は、ドレインが出力端子Ｔｏに接続されるとともに、ソースがスイッチ素子Ｓ２のドレインに接続されている。またスイッチ素子Ｓ２は、ドレインがスイッチ素子Ｓ１のソースに接続されるとともに、ソースが接地されている。

またコンデンサＣａは、一端がコンデンサＣ１とスイッチ素子Ｓ１との接続点に接続されるとともに、他端が接地されている。またコンデンサＣ１は、一端が出力端子ＴｏとコンデンサＣａとの接続点に接続されるとともに、他端が接地されている。

またリアクトルＬ１は、一端が直流電源Ｖ１に接続されるとともに、他端がスイッチ素子Ｓ１とスイッチ素子Ｓ２との接続点に接続されている。
またコンデンサＣ２は、一端が直流電源Ｖ１とリアクトルＬ１との接続点に接続されるとともに、他端が接地されている。

このように構成された昇圧チョッパ装置１においては、スイッチ素子Ｓ１とスイッチ素子Ｓ２とを交互にオン／オフさせて、出力端子Ｔｏに電源電圧より高い電圧を発生させることができる。すなわち、まずスイッチ素子Ｓ２をオンすると、リアクトルＬ１に磁気エネルギーが蓄積される。その後にスイッチ素子Ｓ２をオフすると、リアクトルＬ１に蓄積された磁気エネルギーにより、リアクトルＬ１とスイッチ素子Ｓ２との接続点での電圧が上昇し、コンデンサＣ１に電荷が蓄積される。この動作を繰り返すことにより、出力端子Ｔｏの電圧（以下、出力電圧ともいう）が上昇する。

図１（ｂ）に示すように、昇圧チョッパ装置１の部品を実装する基板Ｂの表面上には、コンデンサＣ１，Ｃ２，Ｃａとスイッチ素子Ｓ１，Ｓ２が実装されるとともに、入力端子Ｔｉと出力端子Ｔｏとグランド端子ＧＮＤが設けられる。

さらに、基板Ｂの表面上には、スイッチ素子Ｓ１のドレイン端子Ｔｄ１とコンデンサＣ１，Ｃａの一端を出力端子Ｔｏに接続するための配線Ｗ１と、スイッチ素子Ｓ２のソース端子Ｔｓ２とコンデンサＣ１，Ｃ２，Ｃａの他端をグランド端子ＧＮＤに接続するための配線Ｗ２と、スイッチ素子Ｓ１のソース端子Ｔｓ１をスイッチ素子Ｓ２のドレイン端子Ｔｄ２に接続するための配線Ｗ３と、入力端子ＴｉとコンデンサＣ２の一端とを接続するための配線Ｗ４とが形成される。なお、スイッチ素子Ｓ１，Ｓ２はそれぞれゲート端子Ｔｇ１，Ｔｇ２に電圧を印加することによりオン／オフする。

さらに、配線Ｗ２において、コンデンサＣａの他端の近傍に、基板Ｂの表面から裏面に貫通して、基板Ｂの表面と裏面とを電気的に接続するヴィアＶＡ１が形成される。また、配線Ｗ３，Ｗ４において、リアクトルＬ１の端部と接続するための接続端子ＴＬが設けられている。すなわち、リアクトルＬ１の一端を配線Ｗ３の接続端子ＴＬに接続するとともにリアクトルＬ１の他端を配線Ｗ４の接続端子ＴＬに接続することにより、配線Ｗ３と配線Ｗ４とがリアクトルＬ１を介して電気的に接続される。

そして、図１（ｃ）に示すように、基板Ｂの裏面上には、ヴィアＶＡ１の形成箇所を一端としスイッチ素子Ｓ２のソース端子Ｔｓ２を他端として、スイッチ素子Ｓ１，Ｓ２の端子周りに形成される絶縁領域を迂回するようにして設けられた配線Ｗ５が形成される。また、スイッチ素子Ｓ１，Ｓ２に対向するようにしてヒートシンクＨＳが配置される。

上記の配線Ｗ１，Ｗ２，Ｗ３，Ｗ５により、以下の線路Ｆ１，Ｆ２，Ｆ３が形成される。
図２（ａ）は、リアクトルＬ１、コンデンサＣ２、および直流電源Ｖ１を除いた昇圧チョッパ装置１の表面配線を示す図である。図２（ｂ）は、図２（ａ）に示す昇圧チョッパ装置１の裏面配線を示す図である。

まず線路Ｆ１は、図２（ａ）に示すように、スイッチ素子Ｓ１のドレイン端子Ｔｄ１からコンデンサＣａの一端に至る配線Ｗ１上の経路である。なお、線路Ｆ１をできる限り短くするために、コンデンサＣａの一端は、スイッチ素子Ｓ１のドレイン端子Ｔｄ１の近傍に配置されている。

また線路Ｆ２は、コンデンサＣａの他端からスイッチ素子Ｓ２のソース端子Ｔｓ２に至る配線Ｗ２上の経路である。なお、配線Ｗ２とスイッチ素子Ｓ１，Ｓ２との絶縁の確保が可能な範囲で線路Ｆ２が最短となるように、配線Ｗ２の形状が決定されている。

また線路Ｆ３は、ヴィアＶＡ１からスイッチ素子Ｓ２のソース端子Ｔｓ２に至る配線Ｗ５上の経路である。なお、スイッチ素子Ｓ１，Ｓ２の端子周りに形成された絶縁領域を挟んで線路Ｆ１と線路Ｆ３とが互いに略対称となるように、配線Ｗ１，Ｗ２，Ｗ５の形状が決定されている。

上記のように線路Ｆ１，Ｆ２，Ｆ３が形成されることにより、ドレイン端子Ｔｄ１に発生した電流勾配が形成する瞬時電流は、ドレイン端子Ｔｄ１→線路Ｆ１→コンデンサＣａ→ヴィアＶＡ１の経路で流れた後に、ヴィアＶＡ１から線路Ｆ２と線路Ｆ３とに分割して流れる。

図３（ａ）は、ドレイン端子Ｔｄ１からソース端子Ｔｓ２に至る電流経路を模式的に示す図である。図３（ｂ）は、図３（ａ）の電流経路の等価構造を示す図である。
図３（ａ）に示すように、ドレイン端子Ｔｄ１からヴィアＶＡ１に至る経路を経路Ｒ１、ヴィアＶＡ１から線路Ｆ３を通りソース端子Ｔｓ２に至る経路のうち経路Ｒ１と対向する部分を経路Ｒ２、ヴィアＶＡ１から線路Ｆ２を通りソース端子Ｔｓ２に至る経路を経路Ｒ３、ヴィアＶＡ１から線路Ｆ３を通りソース端子Ｔｓ２に至る経路のうち経路Ｒ１と対向しない部分を経路Ｒ４とする。

また、時計回りに流れる電流を正とするとともに、経路Ｒ１を流れる電流値をＩ₁（＝Ｉ）、経路Ｒ２を流れる電流値をＩ₂、経路Ｒ３を流れる電流値をＩ₃、経路Ｒ４を流れる電流値をＩ₄とする。

ここで、スイッチ素子Ｓ２のターンオン・ターンオフ時において瞬間的な電流の時間勾配（以下、電流勾配という）が加わったときに配線に流れる電流を考慮すると、このような瞬時電流は、コンデンサＣ１を通る経路には殆ど流れない。コンデンサＣ１とコンデンサＣａとの間の配線インダクタンスＬｂ（図１を参照）が大きいためである。

したがって、経路Ｒ１、Ｒ２、Ｒ３、Ｒ４、およびコンデンサＣａを通る経路に全ての瞬時電流が流れると近似すると、下式（１６）で表される関係が成り立つ。

次に、線路Ｒｎ（ｎ＝１，２，３，４）に流れる電流が作り出すベクトルポテンシャルＡ_n（ｎ＝１，２，３，４）は、線路Ｒｎに流れる電流値Ｉ_n（ｎ＝１，２，３，４）に比例するため、下式（１７）で表される。

さらに、線路を線で近似し、ドレイン端子Ｔｄ１から線路沿いに時計回りにとった線路長パラメータをｘとする。そして、各線路Ｒｎ上の点ｘにおいて、線路Ｒｎに沿って時計回りに単位ベクトルｅ（ｘ）をとると、線路Ｒｎの電流ベクトルＩ_n（ｘ）は、下式（１８）で表される。

また、線路Ｒｎに寄生するインダクタンスにより線路Ｒｎ内に蓄えられるエネルギーＥ_nは、式（１７），（１８）を用いて下式（１９）で表される。

ここで、線路Ｒ１と線路Ｒ２とは、絶縁層を介して基板面に垂直な方向で対向している。このため、電流量が等しい電流が互いに逆方向に流れることでベクトルポテンシャルを打ち消しあう。I₁＝―I₂の時にＡ₁＋Ａ₂＝０となるため、線路Ｒ１と線路Ｒ２間のベクトルポテンシャルの係数α₁、α₂は、下式（２０）で表される。

そして、式（２０）を式（１９）に代入すると、下式（２１）が得られる。

ここで、線路Ｒ１と線路Ｒ２は基板面に垂直な方向で接近して対向しているため、線路Ｒ１と線路Ｒ２の線路長パラメータｘの範囲は互いに等しいことに注意する。

そして、式（２１）を用いて、線路Ｒ１〜Ｒ４の全線路におけるエネルギーＥは、下式（２２）で表される。

ここで、線路Ｒ１と線路Ｒ３とを結合した線路Ｒ１３には電流Ｉ₃が流れ、ベクトルポテンシャルの係数としてα₁₃が発生していると仮定すると、ベクトルポテンシャルは内部の各線路Ｒｎが生み出すポテンシャルの総和であるので、下式（２３）が成り立つ。

そして、式（２３）を式（２２）に代入すると、下式（２４）が得られる。

このとき、線路Ｒ１３の自己インダクタンスをＬ₁₃、線路Ｒ４の自己インダクタンスをＬ₄、線路Ｒ１３と線路Ｒ４の相互インダクタンスをＭとすると、下式（２５）で表される関係が成り立つ。

そして、式（２５）を式（２４）に代入すると、下式（２６）が得られる。

ここで、線路Ｒ１３と線路Ｒ４は、スイッチ素子Ｓ１，Ｓ２の端子周りに形成された絶縁領域を迂回するようにして互いに略対称となるように形成されている。このため、自己インダクタンスＬ１３と自己インダクタンスＬ４が略等しく、両者の値がＬであるとすると、下式（２７）が得られる。

ここで、電流Ｉ₃，Ｉ₄は、式（１６）を満たしながら、全線路のエネルギーＥが最小となるように流れる。このため、式（２７）で表されるエネルギーＥが最小となる電流Ｉ₃，Ｉ₄は、下式（２８）で表される。

したがって、図３（ａ）に示す電流経路は等価的に、図３（ｂ）に示すように、ドレイン端子Ｔｄ１からソース端子Ｔｓ２に至る線路Ｒ１３と、ドレイン端子Ｔｄ１からソース端子Ｔｓ２に至る線路Ｒ４とから構成される構造と一致する。すなわち、ドレイン端子Ｔｄ１からソース端子Ｔｓ２までコンデンサＣａを介して最短で結ぶ従来の線路Ｒ１３のみの電流経路と比較して、線路Ｒ１３と線路Ｒ４とで電流が等しく分割される分、ドレイン端子Ｔｄ１に誘導される電圧が小さくなる。

なお、配線インダクタンスＬａ１は自己インダクタンスＬ₁₃であり、配線インダクタンスＬａ２は自己インダクタンスＬ₄である。そして、線路Ｒ１３と線路Ｒ４は上記絶縁領域の分だけ離れているため、線路Ｒ１３と線路Ｒ４の相互インダクタンスＭは十分小さいと近似することができる。このため、上述のように、自己インダクタンスＬ１３と自己インダクタンスＬ４が略等しく、両者の値がＬである。したがって、配線インダクタンスＬａ１と配線インダクタンスＬａ２の合成インダクタンスＬａは（Ｌ／２）になる。

ここで、線路Ｒ２が線路Ｒ１と垂直方向に対向しない場合には、線路Ｒ４は線路Ｒ１３に比べて線路Ｒ１と線路Ｒ２の自己インダクタンスの分だけ大きくなる。但し、線路Ｒ１と線路Ｒ２を短くすることにより、自己インダクタンスＬ₁₃と自己インダクタンスＬ₄が近似的に略等しくなる。しかし、配線インダクタンスＬａ１と配線インダクタンスＬａ２の合成インダクタンスをより低減するためには、線路Ｒ１と線路Ｒ２とを垂直方向に対向させることが望ましい。

次に、図２（ａ）に示すように、コンデンサＣ１，Ｃａと、コンデンサＣ１，Ｃａ間の配線とで形成されるループ線路ＲＬ１に囲まれる領域の面積ＳＬ１が、線路Ｆ２，Ｆ３で形成されるループ線路ＲＬ２に囲まれる領域の面積ＳＬ２よりも大きい。また、ループ線路ＲＬ１の上下にはグランド配線層を配置していない。

ここで、ループ線路の自己インダクタンスはループ線路が囲む領域の面積に比例することが一般的に知られている。したがって、線路１３と線路Ｒ４を直列に接続した線路のインピーダンス（Ｌａ１＋Ｌａ２≒２Ｌ）は、ループ線路ＲＬ２の面積ＳＬ２に比例する。このため、比例定数κを用いて、下式（２９）が得られる。

ここで、上述のように、配線インダクタンスＬａ１と配線インダクタンスＬａ２の合成インダクタンスＬａは（Ｌ／２）に近似できるため、合成インダクタンスＬａは下式（３０）で表される。

さらに、上述のように、ループ線路ＲＬ１の下層にはグランド配線層を存在しないため、ループ線路ＲＬ１のインダクタンスＬｂは、ループ線路ＲＬ２と同じ比例定数κを用いて、下式（３１）で表される。

ここで、式（３０）と式（３１）とを比較すると、ループ線路ＲＬ１の面積ＳＬ１がループ線路ＲＬ２の面積ＳＬ２に等しい場合であっても、インダクタンスＬｂはインダクタンスＬａの４倍の値を得ることができる。そして、上述のように、面積ＳＬ１は面積ＳＬ２よりも大きいため、Ｌｂ＞＞Ｌａを実現できる、すなわちインダクタンスＬｂをインダクタンスＬａよりも十分大きくすることができる。

次に、コンデンサＣａの静電容量の設定方法を説明する。図４は、スイッチ素子Ｓ２のターンオフ・ターンオン時にスイッチ素子Ｓ１と寄生インダクタンスＬａ１，Ｌａ２との接続点Ｔ１（図１を参照）を流れる電流を示す図である。

図４に示すように、スイッチ素子Ｓ２のターンオフ・ターンオン時には接続点Ｔ１に高い電流勾配が瞬間的に発生する。このような瞬時電流は上述のようにコンデンサＣａに流れて、コンデンサＣａが充電される。したがって、コンデンサＣａは、スイッチ素子Ｓ２のターンオフ・ターンオン時に瞬時電流が流す電荷Ｑ１，Ｑ２を充電した場合に電圧を十分に平滑化する必要がある。すなわち、サージ電圧の許容値をＶｓとすると、コンデンサＣａの静電容量は、下式（３２）を満たす必要がある。

また、コンデンサＣａに電荷Ｑ１，Ｑ２が充電されて上昇する電圧がサージ電圧の許容値の１０％以下であるためには、コンデンサＣａの静電容量は、下式（３３）を満たす必要がある。

ここで、ターンオフもしくはターンオンのスイッチングにかかる時間のうち、長い方の時間をΔｔ、リアクトルＬ１に流れる最大電流をＩｐ、素子の耐圧をＶａｂｓ、スイッチ素子Ｓ１にかかる最大電圧をＶｍとすると、下式（３４），（３５）で表される関係が得られる。

そして、式（３４），（３５）を式（３３）に代入すると、コンデンサＣａについての望ましい静電容量の条件として、下式（３６）が得られる。

これにより、スイッチ素子Ｓ１，Ｓ２のスイッチング動作による瞬時電流が流す電荷をコンデンサＣａが充電することができ、瞬時電流による電圧を十分に平滑することができる。

表１に、本実施形態の昇圧チョッパ装置１の動作条件と、コンデンサＣａの容量値を示す。

このように構成された昇圧チョッパ装置１は、基板Ｂを貫通して設置されるドレイン端子Ｔｄ１とソース端子Ｔｓ１とを有し、ドレイン端子Ｔｄ１とソース端子Ｔｓ１との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換えるスイッチ素子Ｓ１と、ソース端子Ｔｓ１と電気的に接続されるドレイン端子Ｔｄ２と、グランドに接続されるとともに基板Ｂを貫通して設置されるソース端子Ｔｓ２とを有し、ドレイン端子Ｔｄ２とソース端子Ｔｓ２との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換えるスイッチ素子Ｓ２と、一端がドレイン端子Ｔｄ１に接続されるとともに他端がソース端子Ｔｓ２に接続されるコンデンサＣ１を備える。

そして、コンデンサＣ１よりも静電容量が小さい表面実装型のコンデンサＣａについて、その一端がドレイン端子Ｔｄ１に接続されるとともに他端がソース端子Ｔｓ２に接続される。さらに、ドレイン端子Ｔｄ１からコンデンサＣａを通ってソース端子Ｔｓ２に至る電流経路（以下、第１電流経路という。線路Ｆ１＋線路Ｆ２が第１電流経路に相当する。）は、ドレイン端子Ｔｄ１からコンデンサＣ１を通ってソース端子Ｔｓ２に至る電流経路（以下、第２電流経路という）よりも、スイッチ素子Ｓ１，Ｓ２から近くなるように形成される。

なお、スイッチ素子Ｓ１，Ｓ２のスイッチング動作により、電流勾配が瞬間的に発生する。しかし、この瞬間の電流が流す電荷は少ないため、静電容量が小さい表面実装型のコンデンサＣａによりサージ電流を吸収することができる。さらに、この瞬間以外の出力電流リップルはコンデンサＣ１により吸収される。

さらに、寄生インダクタンスの小さい表面実装型のコンデンサＣａを用いているために、コンデンサＣａの寄生インダクタンス成分を低減させることができ、サージ電流およびノイズを小さくすることができる。

そして、第１電流経路上において、基板Ｂを貫通して基板Ｂの表面側と裏面側とを電気的に接続するヴィアＶＡ１が設けられ、基板Ｂにおいて、第１電流経路が形成されている面とは反対側の面上に、スイッチ素子Ｓ１，Ｓ２の周辺の絶縁領域を囲むようにして、ヴィアＶＡ１からソース端子Ｔｓ２に至る電流経路（以下、第３電流経路という。線路Ｆ３が第３電流経路に相当する。）が形成される。

これにより、ドレイン端子Ｔｄ１からソース端子Ｔｓ２に至る電流経路において、第１電流経路と第３電流経路とで構成される並列配線が得られる。このため、例えば、第１電流経路による配線インダクタンスと、第３電流経路による配線インダクタンスとを等しくすれば、第３電流経路がなく第１電流経路のみの場合と比較して、コンデンサＣａを通る電流経路の配線インダクタンスを半減することができる。

したがって、スイッチ素子Ｓ１，Ｓ２を基板面に実装することなく、コンデンサＣａを通る電流経路の配線インダクタンスを低減することが可能となり、サージ電流をさらに小さくすることができる。

また、線路Ｒ１と線路Ｒ２とは基板Ｂを挟んで対向するとともに、対向している部分において、電流が流れる方向が逆方向になるように形成されている。これにより、線路Ｒ１と線路Ｒ２では磁場を打ち消しあうように電流が流れるため、コンデンサＣａを通る電流経路の配線インダクタンスを低減することができる。

また、基板Ｂの面上においてコンデンサＣ１とコンデンサＣａとを通って形成されるループ線路ＲＬ１により囲まれる領域の面積ＳＬ１は、基板Ｂの面上において第１電流経路および第３電流経路を通って形成されるループ線路ＲＬ２により囲まれる領域の面積ＳＬ２よりも大きく、ループ線路ＲＬ１が形成されている面とは反対側の基板面上において、ループ線路ＲＬ１と対向する領域に、グランド配線が存在しない。

これにより、コンデンサＣ１とコンデンサＣａとの間の配線インダクタンスＬｂが、コンデンサＣａを通る電流経路の配線インダクタンスＬａよりも十分小さくなるため、ノイズ電圧を小さくすることができる。

また、線路Ｒ１３と線路Ｒ４は、ドレイン端子Ｔｄ１とソース端子Ｔｓ２とを結ぶ直線に対して互いに略対称となるように形成されている。これにより、第１電流経路による配線インダクタンスと第３電流経路による配線インダクタンスとを略等しくすることができ、第３電流経路がなく第１電流経路のみの場合と比較して、コンデンサＣａを通る電流経路の配線インダクタンスを略半減することができる。

以上説明した実施形態において、昇圧チョッパ装置１は本発明における半導体装置、ドレイン端子Ｔｄ１は本発明における第１端子、ソース端子Ｔｓ１は本発明における第２端子、スイッチ素子Ｓ１は本発明における第１半導体スイッチ素子、ドレイン端子Ｔｄ２は本発明における第３端子、ソース端子Ｔｓ２は本発明における第４端子、スイッチ素子Ｓ２は本発明における第２半導体スイッチ素子、コンデンサＣ１は本発明における第１コンデンサ、コンデンサＣａは本発明における第２コンデンサ、ループ線路ＲＬ１は本発明における第１ループ配線、ループ線路ＲＬ２は本発明における第２ループ配線である。

（第２実施形態）
以下に本発明の第２実施形態を図面とともに説明する。
図５（ａ）は、本実施形態の降圧チョッパ装置１１の構成を示す回路図である。図５（ｂ）は、降圧チョッパ装置１１の表面配線を示す図である。図５（ｃ）は、降圧チョッパ装置１１の裏面配線を示す図である。

降圧チョッパ装置１１は、図５（ａ）に示すように、リアクトルＬ１１、コンデンサＣ１１，Ｃ１２，Ｃｂ、およびスイッチ素子Ｓ１１，Ｓ１２を備えている。
なおコンデンサＣ１１，Ｃ１２は平滑コンデンサであり、コンデンサＣｂは表面実装コンデンサである。またスイッチ素子Ｓ１１，Ｓ１２は、Ｎチャネル型の電界効果トランジスタである。

これらのうちリアクトルＬ１１は、一端が出力端子Ｔｏに接続されるとともに、他端がスイッチ素子Ｓ１１とスイッチ素子Ｓ１２との接続点に接続されている。
またコンデンサＣ１１は、一端がリアクトルＬ１１と出力端子Ｔｏとの接続点に接続されるとともに、他端が接地されている。

またスイッチ素子Ｓ１１は、ドレイン端子Ｔｄ１１が直流電源Ｖ１１に接続されるとともに、ソース端子Ｔｓ１１がスイッチ素子Ｓ２のドレイン端子Ｔｄ１２に接続されている。またスイッチ素子Ｓ１２は、ドレイン端子Ｔｄ１２がスイッチ素子Ｓ１１のソース端子Ｔｓ１１に接続されるとともに、ソース端子Ｔｓ１２が接地されている。

またコンデンサＣｂは、一端が直流電源Ｖ１１とスイッチ素子Ｓ１１との接続点に接続されるとともに、他端が接地されている。
またコンデンサＣ１２は、一端が直流電源Ｖ１１とコンデンサＣｂとの接続点に接続されるとともに、他端が接地されている。

このように構成された降圧チョッパ装置１１においては、スイッチ素子Ｓ１１とスイッチ素子Ｓ１２とを交互にオン／オフさせて、出力端子Ｔｏに電源電圧より低い電圧を発生させることができる。すなわち、スイッチ素子Ｓ１１がオフからオンに変化してから次にオフからオンに変化するまでの期間（以下、スイッチング周期という）に対する、スイッチ素子Ｓ１１がオン状態である期間（以下、スイッチオン時間という）の比率を変化させ、スイッチング周期に対してスイッチオン時間を短くするほど、出力端子Ｔｏの電圧（出力電圧）を低下させることができる。なお、リアクトルＬ１１およびコンデンサＣ１１は、出力電圧を平滑化するための平滑回路を構成する。

図５（ｂ）に示すように、降圧チョッパ装置１１の部品を実装する基板Ｂの表面上には、コンデンサＣ１１，Ｃ１２，Ｃｂとスイッチ素子Ｓ１１，Ｓ１２が実装されるとともに、入力端子Ｔｉと出力端子Ｔｏとグランド端子ＧＮＤが設けられる。

さらに、基板Ｂの表面上には、スイッチ素子Ｓ１１のドレイン端子Ｔｄ１１とコンデンサＣ１２，Ｃｂの一端を入力端子Ｔｉに接続するための配線Ｗ１１と、スイッチ素子Ｓ１２のソース端子Ｔｓ１２とコンデンサＣ１１，Ｃ１２，Ｃｂの他端をグランド端子ＧＮＤに接続するための配線Ｗ１２と、スイッチ素子Ｓ１１のソース端子Ｔｓ１１をスイッチ素子Ｓ１２のドレイン端子Ｔｄ１２に接続するための配線Ｗ１３と、出力端子ＴｏとコンデンサＣ１１の一端とを接続するための配線Ｗ１４とが形成される。

さらに、配線Ｗ１２において、コンデンサＣａの他端の近傍に、基板Ｂの表面から裏面に貫通して、基板Ｂの表面と裏面とを電気的に接続するヴィアＶＡ１１が形成される。また、配線Ｗ１３，Ｗ１４において、リアクトルＬ１１の端部と接続するための接続端子ＴＬが設けられている。すなわち、リアクトルＬ１１の一端を配線Ｗ１３の接続端子ＴＬに接続するとともにリアクトルＬ１１の他端を配線Ｗ１４の接続端子ＴＬに接続することにより、配線Ｗ１３と配線Ｗ１４とがリアクトルＬ１１を介して電気的に接続される。

そして、図５（ｃ）に示すように、基板Ｂの裏面上には、ヴィアＶＡ１１の形成箇所を一端としスイッチ素子Ｓ１２のソース端子Ｔｓ１２を他端として、スイッチ素子Ｓ１１，Ｓ１２の端子周りに形成される絶縁領域を迂回するようにして設けられた配線Ｗ１５が形成される。

このように構成された降圧チョッパ装置１１は、基板Ｂを貫通して設置されるドレイン端子Ｔｄ１１とソース端子Ｔｓ１１とを有し、ドレイン端子Ｔｄ１１とソース端子Ｔｓ１１との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換えるスイッチ素子Ｓ１１と、ソース端子Ｔｓ１１と電気的に接続されるドレイン端子Ｔｄ１２と、グランドに接続されるとともに基板Ｂを貫通して設置されるソース端子Ｔｓ１２とを有し、ドレイン端子Ｔｄ１２とソース端子Ｔｓ１２との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換えるスイッチ素子Ｓ１２と、一端がドレイン端子Ｔｄ１１に接続されるとともに他端がソース端子Ｔｓ１２に接続されるコンデンサＣ１２を備える。

そして、コンデンサＣ１２よりも静電容量が小さい表面実装型のコンデンサＣｂについて、その一端がドレイン端子Ｔｄ１１に接続されるとともに他端がソース端子Ｔｓ１２に接続される。さらに、ドレイン端子Ｔｄ１１からコンデンサＣｂを通ってソース端子Ｔｓ１２に至る電流経路（以下、第１電流経路という）は、ドレイン端子Ｔｄ１１からコンデンサＣ１２を通ってソース端子Ｔｓ１２に至る電流経路（以下、第２電流経路という）よりも、スイッチ素子Ｓ１１，Ｓ１２から近くなるように形成される。

なお、スイッチ素子Ｓ１１，Ｓ１２のスイッチング動作により、電流勾配が瞬間的に発生する。しかし、この瞬間の電流が流す電荷は少ないため、静電容量が小さい表面実装型のコンデンサＣｂによりサージ電流を吸収することができる。さらに、この瞬間以外の出力電流リップルはコンデンサＣ１２により吸収される。

さらに、寄生インダクタンスの小さい表面実装型のコンデンサＣｂを用いているために、コンデンサＣｂの寄生インダクタンス成分を低減させることができ、サージ電流およびノイズを小さくすることができる。

そして、第１電流経路上において、基板Ｂを貫通して基板Ｂの表面側と裏面側とを電気的に接続するヴィアＶＡ１１が設けられ、基板Ｂにおいて、第１電流経路が形成されている面とは反対側の面上に、スイッチ素子Ｓ１１，Ｓ１２の周辺の絶縁領域を囲むようにして、ヴィアＶＡ１１からソース端子Ｔｓ１２に至る電流経路（以下、第３電流経路という）が形成される。

これにより、ドレイン端子Ｔｄ１１からソース端子Ｔｓ１２に至る電流経路において、第１電流経路と第３電流経路とで構成される並列配線が得られる。このため、例えば、第１電流経路による配線インダクタンスと、第３電流経路による配線インダクタンスとを等しくすれば、第３電流経路がなく第１電流経路のみの場合と比較して、コンデンサＣｂを通る電流経路の配線インダクタンスを半減することができる。

したがって、スイッチ素子Ｓ１１，Ｓ１２を基板面に実装することなく、コンデンサＣｂを通る電流経路の配線インダクタンスを低減することが可能となり、サージ電流をさらに小さくすることができる。

以上説明した実施形態において、降圧チョッパ装置１１は本発明における半導体装置、ドレイン端子Ｔｄ１１は本発明における第１端子、ソース端子Ｔｓ１１は本発明における第２端子、スイッチ素子Ｓ１１は本発明における第１半導体スイッチ素子、ドレイン端子Ｔｄ１２は本発明における第３端子、ソース端子Ｔｓ１２は本発明における第４端子、スイッチ素子Ｓ１２は本発明における第２半導体スイッチ素子、コンデンサＣ１２は本発明における第１コンデンサ、コンデンサＣｂは本発明における第２コンデンサである。

（第３実施形態）
以下に本発明の第３実施形態を図面とともに説明する。
図６（ａ）は、本実施形態の昇降圧コンバータ装置２１の構成を示す回路図である。図６（ｂ）は、昇降圧コンバータ装置２１の表面配線を示す図である。図６（ｃ）は、昇降圧コンバータ装置２１の裏面配線を示す図である。

昇降圧コンバータ装置２１は、図６（ａ）に示すように、リアクトルＬ２１、コンデンサＣ２１，Ｃ２２，Ｃｃ，Ｃｄ、およびスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４を備えている。

なおコンデンサＣ２１，Ｃ２２は平滑コンデンサであり、コンデンサＣｃ，Ｃｄは表面実装コンデンサである。またスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４は、Ｎチャネル型の電界効果トランジスタである。

これらのうちスイッチ素子Ｓ２１は、ドレイン端子Ｔｄ２１が直流電源Ｖ２１に接続されるとともに、ソース端子Ｔｓ２１がスイッチ素子Ｓ２２のドレイン端子Ｔｄ２２に接続されている。またスイッチ素子Ｓ２２は、ドレイン端子Ｔｄ２２がスイッチ素子Ｓ２１のソース端子Ｔｓ２１に接続されるとともに、ソース端子Ｔｓ２２が接地されている。

またスイッチ素子Ｓ２３は、ドレイン端子Ｔｄ２３が出力端子Ｔｏに接続されるとともに、ソース端子Ｔｓ２３がスイッチ素子Ｓ２４のドレイン端子Ｔｄ２４に接続されている。またスイッチ素子Ｓ２４は、ドレイン端子Ｔｄ２４がスイッチ素子Ｓ２３のソース端子Ｔｓ２３に接続されるとともに、ソース端子Ｔｓ２４が接地されている。

またリアクトルＬ１１は、一端がスイッチ素子Ｓ２１とスイッチ素子Ｓ２２との接続点に接続されるとともに、他端がスイッチ素子Ｓ２３とスイッチ素子Ｓ２４との接続点に接続されている。

またコンデンサＣｃは、一端が直流電源Ｖ２１とスイッチ素子Ｓ２１との接続点に接続されるとともに、他端が接地されている。またコンデンサＣ２１は、一端が直流電源Ｖ２１とコンデンサＣｃとの接続点に接続されるとともに、他端が接地されている。

またコンデンサＣｄは、一端が出力端子Ｔｏとスイッチ素子Ｓ２３との接続点に接続されるとともに、他端が接地されている。またコンデンサＣ２２は、一端が出力端子ＴｏとコンデンサＣｄとの接続点に接続されるとともに、他端が接地されている。

このように構成された昇降圧コンバータ装置２１においては、昇圧時には、スイッチ素子Ｓ２１をオンするとともにスイッチ素子Ｓ２２をオフし、スイッチ素子Ｓ２３とスイッチ素子Ｓ２４とを交互にオン／オフさせて、出力端子Ｔｏに電源電圧より高い電圧を発生させることができる。また降圧時には、スイッチ素子Ｓ２３をオンするとともにスイッチ素子Ｓ２４をオフし、スイッチ素子Ｓ２１とスイッチ素子Ｓ２２とを交互にオン／オフさせて、出力端子Ｔｏに電源電圧より低い電圧を発生させることができる。

図６（ｂ）に示すように、昇降圧コンバータ装置２１の部品を実装する基板Ｂの表面上には、コンデンサＣ２１，Ｃ２２，Ｃｃ，Ｃｄとスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４が実装されるとともに、入力端子Ｔｉと出力端子Ｔｏとグランド端子ＧＮＤが設けられる。

さらに、基板Ｂの表面上には、スイッチ素子Ｓ２１のドレイン端子Ｔｄ２１とコンデンサＣ２１，Ｃｃの一端を入力端子Ｔｉに接続するための配線Ｗ２１と、スイッチ素子Ｓ２３のドレイン端子Ｔｄ２３とコンデンサＣ２２，Ｃｄの一端を出力端子Ｔｏに接続するための配線Ｗ２２と、スイッチ素子Ｓ２２，Ｓ２４のソース端子Ｔｓ２２，２４とコンデンサＣ２１，Ｃ２２，Ｃｃ，Ｃｄの他端をグランド端子ＧＮＤに接続するための配線Ｗ２３と、スイッチ素子Ｓ２１のソース端子Ｔｓ２１をスイッチ素子Ｓ２２のドレイン端子Ｔｄ２２に接続するための配線Ｗ２４と、スイッチ素子Ｓ２３のソース端子Ｔｓ２３をスイッチ素子Ｓ２４のドレイン端子Ｔｄ２４に接続するための配線Ｗ２５とが形成される。

さらに、配線Ｗ２１，Ｗ２２において、コンデンサＣｃ，Ｃｄの一端の近傍に、基板Ｂの表面から裏面に貫通して、基板Ｂの表面と裏面とを電気的に接続するヴィアＶＡ２１，ＶＡ２２が形成される。また、配線Ｗ２４，Ｗ２５において、リアクトルＬ２１の端部と接続するための接続端子ＴＬが設けられている。すなわち、リアクトルＬ２１の一端を配線Ｗ２４の接続端子ＴＬに接続するとともにリアクトルＬ２１の他端を配線Ｗ２５の接続端子ＴＬに接続することにより、配線Ｗ２４と配線Ｗ２５とがリアクトルＬ２１を介して電気的に接続される。

そして、図６（ｃ）に示すように、基板Ｂの裏面上には、ヴィアＶＡ２１の形成箇所を一端としスイッチ素子Ｓ２２のソース端子Ｔｓ２２を他端として、スイッチ素子Ｓ２１，Ｓ２２の端子周りに形成される絶縁領域を迂回するようにして設けられた配線Ｗ２６と、ヴィアＶＡ２２の形成箇所を一端としスイッチ素子Ｓ２４のソース端子Ｔｓ２４を他端として、スイッチ素子Ｓ２３，Ｓ２４の端子周りに形成される絶縁領域を迂回するようにして設けられた配線Ｗ２７とが形成される。

このように構成された昇降圧コンバータ装置２１は、基板を貫通して設置されるドレイン端子Ｔｄ２１（Ｔｄ２３）とソース端子Ｔｓ２１（Ｔｓ２３）とを有し、ドレイン端子Ｔｄ２１（Ｔｄ２３）とソース端子Ｔｓ２１（Ｔｓ２３）との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換えるスイッチ素子Ｓ２１（Ｓ２３）と、ソース端子Ｔｓ２１（Ｔｓ２３）と電気的に接続されるドレイン端子Ｔｄ２２（Ｔｄ２４）と、グランドに接続されるとともに基板を貫通して設置されるソース端子Ｔｓ２２（Ｔｓ２４）とを有し、ドレイン端子Ｔｄ２２（Ｔｄ２４）とソース端子Ｔｓ２２（Ｔｓ２４）との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換えるスイッチ素子Ｓ２２（Ｓ２４）と、一端がドレイン端子Ｔｄ２１（Ｔｄ２３）に接続されるとともに他端がソース端子Ｔｓ２２（Ｔｓ２４）に接続されるコンデンサＣ２１（Ｃ２２）を備える。

そして、コンデンサＣ２１（Ｃ２２）よりも静電容量が小さい表面実装型のコンデンサＣｃ（Ｃｄ）について、その一端がドレイン端子Ｔｄ２１（Ｔｄ２３）に接続されるとともに他端がソース端子Ｔｓ２２（Ｔｓ２４）に接続される。さらに、ドレイン端子Ｔｄ２１（Ｔｄ２３）からコンデンサＣｃ（Ｃｄ）を通ってソース端子Ｔｓ２２（Ｔｓ２４）に至る電流経路（以下、第１電流経路という）は、ドレイン端子Ｔｄ２１（Ｔｄ２３）からコンデンサＣ２１（Ｃ２２）を通ってソース端子Ｔｓ２２（Ｔｓ２４）に至る電流経路（以下、第２電流経路という）よりも、スイッチ素子Ｓ２１（Ｓ２３），Ｓ２２（Ｓ２４）から近くなるように形成される。

なお、スイッチ素子Ｓ２１（Ｓ２３），Ｓ２２（Ｓ２４）のスイッチング動作により、電流勾配が瞬間的に発生する。しかし、この瞬間の電流が流す電荷は少ないため、静電容量が小さい表面実装型のコンデンサＣｃ（Ｃｄ）によりサージ電流を吸収することができる。さらに、この瞬間以外の出力電流リップルはコンデンサＣ２１（Ｃ２２）により吸収される。

さらに、寄生インダクタンスの小さい表面実装型のコンデンサＣｃ（Ｃｄ）を用いているために、コンデンサＣｃ（Ｃｄ）の寄生インダクタンス成分を低減させることができ、サージ電流およびノイズを小さくすることができる。

そして、第１電流経路上において、基板Ｂを貫通して基板Ｂの表面側と裏面側とを電気的に接続するヴィアＶＡ２１（ＶＡ２２）が設けられ、基板Ｂにおいて、第１電流経路が形成されている面とは反対側の面上に、スイッチ素子Ｓ２１（Ｓ２３），Ｓ２２（Ｓ２４）の周辺の絶縁領域を囲むようにして、ＶＡ２１（ＶＡ２２）からソース端子Ｔｓ２２（Ｔｓ２４）に至る電流経路（以下、第３電流経路という）が形成される。

これにより、ドレイン端子Ｔｄ２１（Ｔｄ２３）からソース端子Ｔｓ２２（Ｔｓ２４）に至る電流経路において、第１電流経路と第３電流経路とで構成される並列配線が得られる。このため、例えば、第１電流経路による配線インダクタンスと、第３電流経路による配線インダクタンスとを等しくすれば、第３電流経路がなく第１電流経路のみの場合と比較して、コンデンサＣｃ（Ｃｄ）を通る電流経路の配線インダクタンスを半減することができる。

したがって、スイッチ素子Ｓ２１（Ｓ２３），Ｓ２２（Ｓ２４）を基板面に実装することなく、コンデンサＣｃ（Ｃｄ）を通る電流経路の配線インダクタンスを低減することが可能となり、サージ電流をさらに小さくすることができる。

以上説明した実施形態において、昇降圧コンバータ装置２１は本発明における半導体装置、ドレイン端子Ｔｄ２１，Ｔｄ２３は本発明における第１端子、ソース端子Ｔｓ２１，Ｔｓ２３は本発明における第２端子、スイッチ素子Ｓ２１，Ｓ２３は本発明における第１半導体スイッチ素子、ドレイン端子Ｔｄ２２，Ｔｄ２４は本発明における第３端子、ソース端子Ｔｓ２２，Ｔｓ２４は本発明における第４端子、スイッチ素子Ｓ２２，Ｓ２４は本発明における第２半導体スイッチ素子、コンデンサＣ２１，Ｃ２２は本発明における第１コンデンサ、コンデンサＣｃ，Ｃｄは本発明における第２コンデンサである。

（第４実施形態）
以下に本発明の第４実施形態を図面とともに説明する。
図７（ａ）は、本実施形態のモータインバータ装置３１の構成を示す回路図である。図７（ｂ）は、モータインバータ装置３１の表面配線を示す図である。図７（ｃ）は、モータインバータ装置３１の裏面配線を示す図である。

モータインバータ装置３１は、図７（ａ）に示すように、コンデンサＣ３１，Ｃｅ，Ｃｆ，Ｃｇ、およびスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６を備えている。

なおコンデンサＣ３１は平滑コンデンサであり、コンデンサＣｅ，Ｃｆ，Ｃｇは表面実装コンデンサである。またスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６は、Ｎチャネル型の電界効果トランジスタである。

これらのうちスイッチ素子Ｓ３１，Ｓ３３，Ｓ３５は、ドレイン端子Ｔｄ３１，Ｔｄ３３，Ｔｄ３５が直流電源Ｖ３１に接続されるとともに、ソース端子Ｔｓ３１，Ｔｓ３３，Ｔｓ３５がスイッチ素子Ｓ３２，Ｓ３４，Ｓ３６のドレインに接続されている。またスイッチ素子Ｓ３２，Ｓ３４，Ｓ３６は、ドレイン端子Ｔｄ３２，Ｔｄ３４，Ｔｄ３６がスイッチ素子Ｓ３１，Ｓ３３，Ｓ３５のソース端子Ｔｓ３１，Ｔｓ３３，Ｔｓ３５に接続されるとともに、ソース端子Ｔｓ３２，Ｔｓ３４，Ｔｓ３６が接地されている。

またコンデンサＣｅは、一端が直流電源Ｖ３１とスイッチ素子Ｓ３１との接続点に接続されるとともに、他端が接地されている。またコンデンサＣ３１は、一端が直流電源Ｖ３１とコンデンサＣｅとの接続点に接続されるとともに、他端が接地されている。

またコンデンサＣｆは、一端がスイッチ素子Ｓ３１とスイッチ素子Ｓ３３との接続点に接続されるとともに、他端が接地されている。またコンデンサＣｇは、一端がスイッチ素子Ｓ３３とスイッチ素子Ｓ３５との接続点に接続されるとともに、他端が接地されている。

そして、スイッチ素子Ｓ３１とスイッチ素子Ｓ３２との接続点、スイッチ素子Ｓ３３とスイッチ素子Ｓ３４との接続点、およびスイッチ素子Ｓ３５とスイッチ素子Ｓ３６との接続点が、モータＭＴに接続される。なお、モータＭＴは、三相交流モータである。

このように構成されたモータインバータ装置３１においては、スイッチ素子Ｓ３１とスイッチ素子Ｓ３２とを交互にオン／オフさせてＵ相電圧を制御し、スイッチ素子Ｓ３３とスイッチ素子Ｓ３４とを交互にオン／オフさせてＶ相電圧を制御し、スイッチ素子Ｓ３５とスイッチ素子Ｓ３６とを交互にオン／オフさせてＷ相電圧を制御することにより、モータＭＴを回転させる。

図７（ｂ）に示すように、モータインバータ装置３１の部品を実装する基板Ｂの表面上には、コンデンサＣ３１，Ｃｅ，Ｃｆ，Ｃｇとスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６が実装されるとともに、入力端子Ｔｉとモータ接続端子ＴＭとグランド端子ＧＮＤが設けられる。

さらに、基板Ｂの表面上には、スイッチ素子Ｓ３１，Ｓ３３，Ｓ３５のドレイン端子Ｔｄ３１，Ｔｄ３３，Ｔｄ３５とコンデンサＣ３１，Ｃｅ，Ｃｆ，Ｃｇの一端を入力端子Ｔｉに接続するための配線Ｗ３１と、スイッチ素子Ｓ３２，Ｓ３４，Ｓ３６のソース端子Ｔｓ３２，Ｔｓ３４，Ｔｓ３６とコンデンサＣ３１，Ｃｅ，Ｃｆ，Ｃｇの他端をグランド端子ＧＮＤに接続するための配線Ｗ３２と、スイッチ素子Ｓ３１のソース端子Ｔｓ３１をスイッチ素子Ｓ３２のドレイン端子Ｔｄ３２に接続するための配線Ｗ３３と、スイッチ素子Ｓ３３のソース端子Ｔｓ３３をスイッチ素子Ｓ３４のドレイン端子Ｔｄ３４に接続するための配線Ｗ３４と、スイッチ素子Ｓ３５のソース端子Ｔｓ３５をスイッチ素子Ｓ３６のドレイン端子Ｔｄ３６に接続するための配線Ｗ３５とが形成される。

さらに、配線Ｗ３２において、コンデンサＣｅ，Ｃｆ，Ｃｇの一端の近傍に、基板Ｂの表面から裏面に貫通して、基板Ｂの表面と裏面とを電気的に接続するヴィアＶＡ３１，ＶＡ３２，ＶＡ３３が形成される。また、配線Ｗ３３，Ｗ３４，Ｗ３５において、モータＭＴと接続するためのモータ接続端子ＴＭが設けられている。

そして、図７（ｃ）に示すように、基板Ｂの裏面上には、ヴィアＶＡ３１の形成箇所を一端としスイッチ素子Ｓ３２のソース端子Ｔｓ３２を他端として、スイッチ素子Ｓ３１，Ｓ３２の端子周りに形成される絶縁領域を迂回するようにして設けられた配線Ｗ３６と、ヴィアＶＡ３２の形成箇所を一端としスイッチ素子Ｓ３４のソース端子Ｔｓ３４を他端として、スイッチ素子Ｓ３３，Ｓ３４の端子周りに形成される絶縁領域を迂回するようにして設けられた配線Ｗ３７と、ヴィアＶＡ３３の形成箇所を一端としスイッチ素子Ｓ３６のソース端子Ｔｓ３６を他端として、スイッチ素子Ｓ３５，Ｓ３６の端子周りに形成される絶縁領域を迂回するようにして設けられた配線Ｗ３８とが形成される。

このように構成されたモータインバータ装置３１は、基板Ｂを貫通して設置されるドレイン端子Ｔｄ３１（Ｔｄ３３，Ｔｄ３５）とソース端子Ｔｓ３１（Ｔｓ３３，Ｔｓ３５）とを有し、ドレイン端子Ｔｄ３１（Ｔｄ３３，Ｔｄ３５）とソース端子Ｔｓ３１（Ｔｓ３３，Ｔｓ３５）との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換えるスイッチ素子Ｓ３１（Ｓ３３，Ｓ３５）と、ソース端子Ｔｓ３１（Ｔｓ３３，Ｔｓ３５）と電気的に接続されるドレイン端子Ｔｄ３２（Ｔｄ３４，Ｔｄ３６）と、グランドに接続されるとともに基板Ｂを貫通して設置されるソース端子Ｔｓ３２（Ｔｓ３４，Ｔｓ３６）とを有し、ドレイン端子Ｔｄ３２（Ｔｄ３４，Ｔｄ３６）とソース端子Ｔｓ３２（Ｔｓ３４，Ｔｓ３６）との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換えるスイッチ素子Ｓ３２（Ｓ３４，Ｓ３６）と、一端がドレイン端子Ｔｄ３１（Ｔｄ３３，Ｔｄ３５）に接続されるとともに他端がソース端子Ｔｓ３２（Ｔｓ３４，Ｔｓ３６）に接続されるコンデンサＣ３１を備える。

そして、コンデンサＣ３１よりも静電容量が小さい表面実装型のコンデンサＣｅ（Ｃｆ，Ｃｇ）について、その一端がドレイン端子Ｔｄ３１（Ｔｄ３３，Ｔｄ３５）に接続されるとともに他端がソース端子Ｔｓ３２（Ｔｓ３４，Ｔｓ３６）に接続される。さらに、ドレイン端子Ｔｄ３１（Ｔｄ３３，Ｔｄ３５）からコンデンサＣｅ（Ｃｆ，Ｃｇ）を通ってソース端子Ｔｓ３２（Ｔｓ３４，Ｔｓ３６）に至る電流経路（以下、第１電流経路という）は、ドレイン端子Ｔｄ３１（Ｔｄ３３，Ｔｄ３５）からコンデンサＣ３１を通ってソース端子Ｔｓ３２（Ｔｓ３４，Ｔｓ３６）に至る電流経路（以下、第２電流経路という）よりも、スイッチ素子Ｓ３１（Ｓ３３，Ｓ３５），Ｓ３２（Ｓ３４，Ｓ３６）から近くなるように形成される。

なお、スイッチ素子Ｓ３１（Ｓ３３，Ｓ３５），Ｓ３２（Ｓ３４，Ｓ３６）のスイッチング動作により、電流勾配が瞬間的に発生する。しかし、この瞬間の電流が流す電荷は少ないため、静電容量が小さい表面実装型のコンデンサＣｅ（Ｃｆ，Ｃｇ）によりサージ電流を吸収することができる。さらに、この瞬間以外の出力電流リップルはコンデンサＣ３１により吸収される。

さらに、寄生インダクタンスの小さい表面実装型のコンデンサＣｅ（Ｃｆ，Ｃｇ）を用いているために、コンデンサＣｅ（Ｃｆ，Ｃｇ）の寄生インダクタンス成分を低減させることができ、サージ電流およびノイズを小さくすることができる。

そして、第１電流経路上において、基板Ｂを貫通して基板Ｂの表面側と裏面側とを電気的に接続するヴィアＶＡ３１（ＶＡ３２，ＶＡ３３）が設けられ、基板Ｂにおいて、第１電流経路が形成されている面とは反対側の面上に、スイッチ素子Ｓ３１（Ｓ３３，Ｓ３５），Ｓ３２（Ｓ３４，Ｓ３６）の周辺の絶縁領域を囲むようにして、ヴィアＶＡ３１（ＶＡ３２，ＶＡ３３）からソース端子Ｔｓ３２（Ｔｓ３４，Ｔｓ３６）に至る電流経路（以下、第３電流経路という）が形成される。

これにより、ドレイン端子Ｔｄ３１（Ｔｄ３３，Ｔｄ３５）からソース端子Ｔｓ３２（Ｔｓ３４，Ｔｓ３６）に至る電流経路において、第１電流経路と第３電流経路とで構成される並列配線が得られる。このため、例えば、第１電流経路による配線インダクタンスと、第３電流経路による配線インダクタンスとを等しくすれば、第３電流経路がなく第１電流経路のみの場合と比較して、コンデンサＣｅ（Ｃｆ，Ｃｇ）を通る電流経路の配線インダクタンスを半減することができる。

したがって、スイッチ素子Ｓ３１（Ｓ３３，Ｓ３５），Ｓ３２（Ｓ３４，Ｓ３６）を基板面に実装することなく、コンデンサＣｅ（Ｃｆ，Ｃｇ）を通る電流経路の配線インダクタンスを低減することが可能となり、サージ電流をさらに小さくすることができる。

以上説明した実施形態において、モータインバータ装置３１は本発明における半導体装置、ドレイン端子Ｔｄ３１，Ｔｄ３３，Ｔｄ３５は本発明における第１端子、ソース端子Ｔｓ３１，Ｔｓ３３，Ｔｓ３５は本発明における第２端子、スイッチ素子Ｓ３１，Ｓ３３，Ｓ３５は本発明における第１半導体スイッチ素子、ドレイン端子Ｔｄ３２，Ｔｄ３４，Ｔｄ３６は本発明における第３端子、ソース端子Ｔｓ３２，Ｔｓ３４，Ｔｓ３６は本発明における第４端子、スイッチ素子Ｓ３２，Ｓ３４，Ｓ３６は本発明における第２半導体スイッチ素子、コンデンサＣ３１は本発明における第１コンデンサ、コンデンサＣｅ，Ｃｆ，Ｃｇは本発明における第２コンデンサである。

以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
例えば上記実施形態では、図１（ｃ）に示すように、配線Ｗ５が、ヴィアＶＡ１からゲート端子Ｔｇ１を迂回してソース端子Ｔｓ２に至るもの、すなわち、ヴィアＶＡ１からソース端子Ｔｓ２への最短経路が形成されていないものを示した。しかし、図８（ａ）に示すように、スイッチ素子Ｓ１，Ｓ２の端子周りに形成される絶縁領域の周辺を全て囲むように配線Ｗ５を形成してもよいし、図８（ｂ）に示すように、ソース端子Ｔｓ１とゲート端子Ｔｇ２との間に電流経路を形成するようにしてもよい。

１…昇圧チョッパ装置、１１…降圧チョッパ装置、２１…昇降圧コンバータ装置、３１…モータインバータ装置、Ｂ…基板、Ｃ１，Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２，Ｃ３１，Ｃａ，Ｃｂ，Ｃｃ，Ｃｄ，Ｃｅ，Ｃｆ，Ｃｇ…コンデンサ、Ｆ１，Ｆ２，Ｆ３…線路、Ｌ１，Ｌ１１，Ｌ２１…リアクトル、ＲＬ１，ＲＬ２…ループ線路、Ｓ１，Ｓ２，Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４，Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６…スイッチ素子、Ｔｄ１，Ｔｄ２，Ｔｄ１１，Ｔｄ１２，Ｔｄ２１，Ｔｄ２２，Ｔｄ２３，Ｔｄ２４，Ｔｄ３１，Ｔｄ３２，Ｔｄ３３，Ｔｄ３４，Ｔｄ３５，Ｔｄ３６…ドレイン端子、Ｔｓ１，Ｔｓ２，Ｔｓ１１，Ｔｓ１２，Ｔｓ２１，Ｔｓ２２，Ｔｓ２３，Ｔｓ２４，Ｔｓ３１，Ｔｓ３２，Ｔｓ３３，Ｔｓ３４，Ｔｓ３５，Ｔｓ３６…ソース端子、ＶＡ１，ＶＡ１１，ＶＡ２１，ＶＡ２２，ＶＡ３１，ＶＡ３２，ＶＡ３３…ヴィア

Claims (5)

1. 基板上に半導体素子が設けられる半導体装置であって、
   前記基板を貫通して設置される第１端子と、前記第１端子とは異なる第２端子とを有し、前記第１端子と前記第２端子との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換える第１半導体スイッチ素子と、
   前記第２端子と電気的に接続される第３端子と、グランドに接続されるとともに前記基板を貫通して設置される第４端子とを有し、前記第３端子と前記第４端子との間を、電気的に絶縁した状態、および電気的に導通した状態の何れか一方に切り換える第２半導体スイッチ素子と、
   一端が前記第１端子に接続されるとともに他端が前記第４端子に接続される第１コンデンサと、
   一端が前記第１端子に接続されるとともに他端が前記第４端子に接続され、前記第１コンデンサよりも静電容量が小さい表面実装型の第２コンデンサとを備え、
   前記第１端子から前記第２コンデンサを通って前記第４端子に至る第１電流経路は、前記第１端子から前記第１コンデンサを通って前記第４端子に至る第２電流経路よりも、前記第１半導体スイッチ素子および前記第２半導体スイッチ素子から近くなるように形成され、
   前記第１電流経路上において、前記基板を貫通して前記基板の表面側と裏面側とを電気的に接続するヴィアが設けられ、
   前記基板において、前記第１電流経路が形成されている面とは反対側の面上に、前記第１半導体スイッチ素子および前記第２半導体スイッチ素子の周辺の絶縁領域を囲むようにして、前記ヴィアから前記第１端子または前記第４端子に至る第３電流経路が形成される
   ことを特徴とする半導体装置。
2. 前記第３電流経路は、
   少なくとも一部が、前記第１電流経路と前記基板を挟んで対向するとともに、
   対向している部分において、電流が流れる方向が前記第１電流経路と前記第３電流経路とで逆方向になるように形成される
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記基板の面上において前記第１コンデンサと前記第２コンデンサとを通って形成される第１ループ配線により囲まれる領域の面積は、前記基板の面上において前記第１電流経路および前記第３電流経路を通って形成される第２ループ配線により囲まれる領域の面積よりも大きく、
   前記第１ループ配線が形成されている面の上下に配置されている配線層において、前記第１ループ配線と対向する領域に、グランド配線が存在しない
   ことを特徴とする請求項１または請求項２に記載の半導体装置。
4. 前記第１電流経路と前記第３電流経路は、
   前記第１電流経路と前記第３電流経路とが前記第１端子と前記第４端子とを結ぶ直線に対して線対称となる部分が存在するように形成される
   ことを特徴とする請求項１〜請求項３の何れか１項に記載の半導体装置。
5. 前記第２半導体スイッチ素子のターンオフおよびターンオンに伴う前記第３端子の電圧が最大電圧の１０％から９０％まで変化する時間のうち長い方の時間をΔｔ、
   前記第２半導体スイッチ素子の動作時に前記第１半導体スイッチ素子および前記第２半導体スイッチ素子に流れる最大電流をＩｐ、
   前記第１半導体スイッチ素子および前記第２半導体スイッチ素子の最大定格のうち、低い方の電圧をＶａｂｓ、
   前記第２半導体スイッチ素子の動作時に前記第１半導体スイッチ素子にかかる最大電圧をＶｍ、
   前記第２コンデンサの静電容量をＣａとして、
   前記第２コンデンサの静電容量は、下式（３６）を満たす
   ことを特徴とする請求項１〜請求項４の何れか１項に記載の半導体装置。