JP6103122B1 - パワー半導体モジュール用信号中継基板 - Google Patents

パワー半導体モジュール用信号中継基板 Download PDF

Info

Publication number
JP6103122B1
JP6103122B1 JP2016160062A JP2016160062A JP6103122B1 JP 6103122 B1 JP6103122 B1 JP 6103122B1 JP 2016160062 A JP2016160062 A JP 2016160062A JP 2016160062 A JP2016160062 A JP 2016160062A JP 6103122 B1 JP6103122 B1 JP 6103122B1
Authority
JP
Japan
Prior art keywords
wiring layer
power semiconductor
wiring
control
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016160062A
Other languages
English (en)
Other versions
JP2018029431A (ja
Inventor
亮平 牧野
亮平 牧野
源宜 窪内
源宜 窪内
高橋　潔
潔 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016160062A priority Critical patent/JP6103122B1/ja
Application granted granted Critical
Publication of JP6103122B1 publication Critical patent/JP6103122B1/ja
Priority to US15/638,009 priority patent/US10276386B2/en
Publication of JP2018029431A publication Critical patent/JP2018029431A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections

Abstract

【課題】複数のパワー半導体モジュールとこれらを駆動する駆動装置との間の電気的接続を容易に行なうことができるパワー半導体モジュール用信号中継基板を提供する。【解決手段】多層基板部の第１配線層２６ａ、第２配線層２６ｂ、第３配線層２６ｃ及び第４配線層２６ｄに対して、複数のパワー半導体モジュールの第１半導体デバイスの制御端子に対して制御信号を与える経路となる第１制御配線層Ｌｃ１と、複数のパワー半導体モジュールの第１半導体デバイスの低電位側端子に対してグランド電位を与える経路となる第１グランド配線層Ｌｇ１と、複数のパワー半導体モジュールの第２半導体デバイスの制御端子に対して制御信号を与える経路となる第２制御配線層Ｌｃ２と、複数のパワー半導体モジュールの第２半導体デバイスに対してグランド電位を与える経路となる第２グランド配線層Ｌｇ２とを個別に割り当てている。【選択図】図６

Description

この発明は、電力変換用半導体モジュール（以下パワー半導体モジュール、もしくは単にモジュールと称する）に接続して、モジュールに制御信号を伝送するために用いる信号中継基板に関する。
インバータ装置、無停電電源装置、パワーコンディショナー、鉄道車両用各種電力変換装置、工作機械および産業用ロボット等の電力変換機器を構成する電力変換回路には、パワー半導体素子を搭載したパワー半導体モジュールが用いられている。
スイッチングを行うパワー半導体素子としては、ＳｉからなるＭＯＳ−ＦＥＴやＩＧＢＴが広く利用されている。近年では、ＳｉＣやＧａＮといったワイドバンドギャップ半導体からなるパワー半導体素子の研究・開発および実用化検討が活発になされており、ＳｉＣ−ＭＯＳＦＥＴ、ＳｉＣ−ＪＦＥＴ、ＧａＮ−ＨＥＭＴといったスイッチング素子に関しても、一部は既に実用に供されつつある。
とりわけ、パワー半導体モジュールの分野では、１モジュールの内部に、１群のスイッチング素子からなる組（アーム）が２直列に内蔵された２ｉｎ１モジュールがよく知られている。２ｉｎ１モジュールは、電力変換回路の分野で知られるハーフブリッジ回路を１モジュールで構成でき、たとえば、三相インバータ回路の１相分を１モジュールで担うことができる。２ｉｎ１モジュールでは、正極側のアームを上アーム、負極側のアームを下アームと呼ぶ。
ところで、パワー半導体モジュールを用いて電力変換回路を構成し、電力変換機器を製作するパワーエレクトロニクスの分野では、機器の容量に応じて、回路中で取り扱う電力容量を高めるために、複数のパワー半導体モジュールを並列に接続して適用することが行われている（例えば、特許文献１参照）。
国際公開第２０１３／１４５６１９号
パワー半導体スイッチング素子を駆動するには、制御配線と、その制御配線と対を成してグランド電位を与えるグランド配線とを駆動装置から引き出し、それぞれをパワー半導体スイッチング素子の制御端子およびグランド端子に接続する必要がある。
従来、制御配線とグランド配線とを、それぞれケーブルで形成し、両者を平行配線としたり、撚り線としたりして、駆動装置とパワー半導体モジュールとを接続することが広く行われてきた。
一方、近年、パワー半導体スイッチング素子の動作周波数の高周波化や高速スイッチング化に伴い、ノイズの影響の防止や電圧サージによるオーバーシュート・アンダーシュートの抑制、リンギンクの防止などのため、制御配線‐グランド配線対の低インダクタンス化が必要になってきている。
とりわけ、高周波・高速スイッチングで用いることの多いＳｉＣ，ＧａＮといったワイドバンドギャップスイッチング素子を適用する場合にはその必要性が高い。そこで、制御配線とグランド配線とをプリント基板などの基板上の配線として形成することが検討されている。
ところで、２ｉｎ１モジュールの場合、アーム毎に、制御配線とグランド配線とを接続する必要がある。そして、複数の２ｉｎ１モジュールを並列接続して使用する場合、アーム毎に、駆動装置からの制御配線とグランド配線をそれぞれ分岐させ、並列接続させる各モジュールの該当アームの制御端子およびグランド端子にそれぞれ接続させる必要がある。
ここで、たとえば、同種類の２つの２ｉｎ１モジュールを並べて用いる場合、仮に、第１パワー半導体モジュールＰＭ１の上アーム、下アーム、第２パワー半導体モジュールＰＭ２の上アーム、下アームの順に各アームの制御端子およびグランド端子の組が並ぶような配置であったとして、これらに単一の駆動装置から信号を伝送するように配線する場合、必ず、少なくとも１組以上、ある制御配線・グランド配線対が、他の制御配線・グランド配線対と交差する箇所が生じる。
従来のケーブル配線では、ケーブル配線の対同士を交差させればよいが、前述のような基板上に形成する方法によって配線したい場合には容易に適応できず、その方法は自明ではない。
そこで、本発明は、上記従来例の課題に着目してなされたものであり、複数のパワー半導体モジュールを並列に接続する場合に、複数のパワー半導体モジュールとこれらを駆動する駆動装置との間の電気的接続を容易に行なうことができるパワー半導体モジュール用信号中継基板を提供することを目的としている。
上記目的を達成するために、本発明に係るパワー半導体モジュール用信号中継基板は、直列に接続した第１半導体デバイス及び第２半導体デバイスを内蔵した複数のパワー半導体モジュールと前記第１半導体デバイス及び前記第２半導体デバイスを駆動する駆動装置との間を接続するパワー半導体モジュール用中継基板であって、第１配線層、第２配線層、第３配線層及び第４配線層をその順に積層した多層基板部を備え、第１配線層、第２配線層、第３配線層及び第４配線層に対して、複数のパワー半導体モジュールの第１半導体デバイスの制御端子に対して制御信号を与える経路となる第１制御配線層と、複数のパワー半導体モジュールの第１半導体デバイスの低電位側端子に対してグランド電位を与える経路となる第１グランド配線層と、複数のパワー半導体モジュールの第２半導体デバイスの制御端子に対して制御信号を与える経路となる第２制御配線層と、複数のパワー半導体モジュールの第２半導体デバイスに対してグランド電位を与える経路となる第２グランド配線層とを個別に割り当てている。
本発明の一態様によれば、２ｉｎ１タイプのパワー半導体モジュールを、製作したい電力変換機器の容量に応じて、回路中で取り扱う電力容量を高めるために、複数並列に接続して適用する場合に、容易に接続することができるパワー半導体モジュール用信号中継基板を提供することができる。
本発明に係るパワー半導体モジュール用信号中継基板を適用した電力変換装置の一例を示す全体構成図である。 図１のパワー半導体モジュール用信号中継基板の拡大平面図である。 電力変換装置の回路図である。 パワー半導体モジュール用信号中継基板の断面図である。 パワー半導体モジュール用中継基板の内部配線層に対する電気的接続を行う場合のスルーホール位置の断面図である。 パワー半導体モジュール用信号中継基板の各配線層の配線パターンを示す図である。 パワー半導体モジュールに対して駆動装置を交差させて配置する場合の斜視図である。
次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることがある。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
まず、本発明の一の態様を表すパワー半導体モジュール用信号中継基板の一実施形態について説明する。
＜接続対象のパワー半導体モジュール＞
先ず、本発明を適用し得る複数例えば２つのパワー半導体モジュールＰＭ１，ＰＭ２について説明する。このパワー半導体モジュールＰＭ１，ＰＭ２のそれぞれは、２ｉｎ１モジュールで構成されている。２ｉｎ１モジュールは、１モジュールの内部に、１群の半導体デバイスからなる上アームＵＡ及び下アームＬＡが直列に内蔵されたモジュールである。
通常、２ｉｎ１モジュールと称する場合、図３に示すように、上アームＵＡと下アームＬＡの双方に半導体デバイスとしての半導体スイッチング素子Ｑを含み、かつ、上アームＵＡと下アームＬＡに含まれるデバイスの種類やチップの数が同等である、ハーフブリッジモジュールを指す。しかしながら、本実施形態では、上アームＵＡと下アームＬＡの少なくとも一方に半導体スイッチング素子Ｑを含み、上アームＵＡと下アームＬＡに含まれるデバイスの種類やチップの数が異なるモジュールであってもよい。
たとえば、一方のアームに半導体デバイスとしての半導体スイッチング素子Ｑを含み、他方のアームは半導体デバイスとしてのダイオードのみで構成する、チョッパモジュールであってもよい。また、接続対象のパワー半導体モジュールの数は、２以上の複数である。実施例の図面は，接続対象のパワー半導体モジュールを２個とした場合で例示するが、３個以上であっても、本発明で開示する技術に基づいて適宜設計することにより，適応が可能である。
ここで、半導体スイッチング素子Ｑは、広く利用されているＳｉからなるＭＯＳ−ＦＥＴやＩＧＢＴなどの半導体スイッチング素子でもよい。また、近年研究・開発および実用化検討が活発になされ、一部は既に実用に供されつつある、ＳｉＣやＧａＮといったワイドバンドギャップ半導体からなるパワー半導体素子である、ＳｉＣ−ＭＯＳＦＥＴ、ＳｉＣ−ＪＦＥＴ、ＳｉＣ−ＩＧＢＴ、ＧａＮ−ＨＥＭＴ、ＧａＮ−ＭＯＳＦＥＴといった半導体スイッチング素子であってもよい。
それら半導体スイッチング素子Ｑは、図３に示すように、高電位側端子ｔｈと、制御端子ｔｃと、グランド端子ｔｇを備えている。高電位側端子ｔｈは、ＭＯＳＦＥＴにあってはドレイン端子、ＩＧＢＴやバイポーラトランジスタにあってはコレクタ端子である。制御端子ｔｃは、ＭＯＳＦＥＴやＩＧＢＴなどのＦＥＴにあってはゲート端子、バイポーラトランジスタにあってはベース端子である。グランド端子ｔｇは、ＭＯＳＦＥＴにあってはソース端子、ＩＧＢＴやバイポーラトランジスタにあってはエミッタ端子である。
ＭＯＳＦＥＴやＩＧＢＴでは、ドレインまたはコレクタ端子とグランド端子との間に高電圧を印加しておき、制御端子とグランド端子との間に与える電圧によって、ドレインまたはコレクタ端子からグランド端子に向かって流れる主回路電流のオン、オフをコントロールする。
パワー半導体モジュールＰＭは、各アームＵＡ，ＬＡに高電位側端子ｔｈと、制御端子ｔｃと、グランド端子ｔｇとを備えるが、主回路の電圧、電流にアクセスする主端子としての、上アームＵＡの高電位側端子ｔｈに接続されたＰ端子ｔｐ、上アームＵＡのグランド端子ｔｇおよび下アームの高電位側端子ｔｈに接続されたＭ端子ｔｍ、下アームＬＡのグランド端子ｔｇに接続されたＮ端子ｔｎを備え、また、制御用の端子として、上アームＵＡと下アームＬＡのそれぞれについて制御端子ｔｃ１，ｔｃ２およびそれと対を成す形でグランド端子ｔｇ１，ｔｇ２が設けられていることが多い。
なお、前述のハーフブリッジモジュールの場合、一般的に、各半導体スイッチング素子Ｑと逆並列にフリーホイールダイオードＤが接続されている。各アームＵＡ，ＬＡを構成する半導体デバイスのチップ内部に半導体スイッチング素子と逆並列に寄生するボディーダイオードが含まれているか、半導体スイッチング素子のチップと逆並列にダイオードが搭載されているかのどちらかまたは両方である。半導体スイッチング素子のチップと逆並列にダイオードが搭載される場合、そのダイオードは、Ｓｉからなるダイオードであってもよいし、ＳｉＣやＧａＮといったワイドバンドギャップ半導体からなるＳＢＤ（ショットキーバリアダイオード）などのダイオードであってもよい。
また、前述のチョッパモジュールの場合、ダイオードのみで構成されるアームのダイオードは、前述の半導体スイッチング素子のチップと逆並列にダイオードが搭載される場合のダイオードと同様に、Ｓｉからなるダイオードであってもよいし、ＳｉＣやＧａＮといったワイドバンドギャップ半導体からなるＳＢＤ（ショットキーバリアダイオード）などのダイオードであってもよい。
ところで、ダイオードには、本来、制御端子がない。チョッパモジュールにあっては、ダイオードのみのアームにも、モジュールの外形としては制御用の端子としての制御端子およびそれと対を成す形でグランド端子が設けられている場合があるし、ない場合もある。本実施形態の信号中継基板２０は、接続対象のモジュールにそのようなアームが存在する場合であっても適用を妨げられない。
このパワー半導体モジュールＰＭ１，ＰＭ２は、図１に示すように、上面にピン状のＰ端子ｔｐ、Ｎ端子ｔｎ及びＭ端子ｔｍが長手方向にその順に配置されている。また、パワー半導体モジュールＰＭには、上面のＰ端子ｔｐのＮ端子ｔｎとは反対側に長手方向と直交する幅方向で対向するように、右側縁側に上アームＵＡの制御端子ｔｃ１（ゲート端子Ｇ）及びグランド端子ｔｇ１（ソース端子Ｓ）が配置され、左側縁側に下アームＬＡの制御端子ｔｃ２（ゲート端子Ｇ）及びグランド端子ｔｇ２（ソース端子Ｓ）が配置されている。制御端子ｔｃ１及びｔｃ２とグランド端子ｔｇ１及びｔｇ２とは、パワー半導体モジュールＰＭの上面から上方に突出するピン状に形成されている。
＜駆動装置＞
複数のパワー半導体モジュールＰＭは駆動装置ＤＵによって駆動制御される。本発明でいう駆動装置ＤＵには、パワー半導体モジュールＰＭ１，ＰＭ２に制御信号を与えるゲート駆動回路が含まれる。さらにその上流でより高次の制御を行う、狭義の制御回路の有無は問わない。また、狭義の制御回路と一体のボードとして構成されていてもよいし、別々であってもよい。
本実施形態でいう駆動装置ＤＵは、少なくとも駆動対象とする上アームＵＡ及び下アームＬＡに対して制御信号を出力し、そのための制御配線と、それに対するグランド電位を与えるグランド配線とが引き出されるようになっている。本実施形態では、駆動対象とするパワー半導体モジュールＰＡの上アームＵＡ、下アームＬＡそれぞれに対して一括して制御信号を与えることを想定している。
本実施形態では、図１に示すように、駆動装置ＤＵが１つの回路基板１０上に形成されている。この駆動装置ＤＵは、図３に示すように、例えばパワー半導体モジュールＰＡの上アームＵＡの制御端子ｔｃ１にゲート制御信号を供給する上アーム用のゲート駆動回路ＧＤＵ１と、パワー半導体モジュールＰＡの下アームＬＡの制御端子ｔｃ２にゲート制御信号を供給する下アーム用のゲート駆動回路ＧＤＵ２とを備えている。
ゲート駆動回路ＧＤＵ１は、正極側制御電源Ｖｇｐと負極側制御電源Ｖｇｎとの間に直列に接続されたＰチャネルＭＯＳＦＥＴＱ３１及びＮチャネルＭＯＳＦＥＴＱ３２の直列回路を有する。そして、ＰチャネルＭＯＳＦＥＴＱ３１及びＮチャネルＭＯＳＦＥＴＱ３２のゲートが抵抗Ｒ３１を介して上位制御部（図示せず）に接続されている。
また、ゲート駆動回路ＧＤＵ１は、ＰチャネルＭＯＳＦＥＴＱ３１のドレインとＮチャネルＭＯＳＦＥＴＱ３２のドレインが互いに接続されて制御信号を出力する制御信号出力端子ｔｃｄ１に接続されている。さらに、ゲート駆動回路ＧＤＵ１は、グランド電位に接続されたグランド端子ｔｇｄ１を備えている。そして、制御信号出力端子ｔｃｄ１及びグランド端子ｔｇｄ１が、図１に示すように、回路基板１０の一端側に形成されたケーブルコネクタ１１ａに接続されている。
ゲート駆動回路ＧＤＵ２は、正極側制御電源Ｖｇｐと負極側制御電源Ｖｇｎとの間に直列に接続されたＰチャネルＭＯＳＦＥＴＱ４１及びＮチャネルＭＯＳＦＥＴＱ４２の直列回路を有する。そして、ＰチャネルＭＯＳＦＥＴＱ４１及びＮチャネルＭＯＳＦＥＴＱ４２のゲートが抵抗Ｒ４１を介して上位制御部（図示せず）に接続されている。
また、ゲート駆動回路ＧＤＵ２は、ＰチャネルＭＯＳＦＥＴＱ４１のドレインとＮチャネルＭＯＳＦＥＴＱ４２のドレインが互いに接続されて制御信号を出力する制御信号出力端子ｔｃｄ２（ゲート端子Ｇ）に接続されている。さらに、ゲート駆動回路ＧＤＵ２は、グランド電位に接続されたグランド端子ｔｇｄ２（ソース端子Ｓ）を備えている。そして、制御信号出力端子ｔｃｄ２及びグランド端子ｔｇｄ２が、図１に示すように、回路基板１０の一端側に形成されたケーブルコネクタ１１ｂに接続されている。
＜パワー半導体モジュール用信号中継基板＞
また、２つのパワー半導体モジュールＰＭ１及びＰＭ２と駆動装置ＤＵとを接続するために、パワー半導体モジュール用信号中継基板（以下、単に信号中継基板と称す）２０が設けられている。この信号中継基板２０は、図１、図２及び図４に示すように、平板状の４層プリント基板で構成される多層基板部２０ａを有する。この多層基板部２０ａは、パワー半導体モジュールＰＭ１及びＰＭ２を所定の絶縁距離を保って並置して接続可能な幅を有する。
多層基板部２０ａは、例えば一端である前端側に、パワー半導体モジュールＰＭ１と接続する接続用板部２１ａ１及び２１ｂ１が突出形成されているとともに、パワー半導体モジュールＰＭ２と接続する接続用板部２１ａ２及び２１ｂ２が突出形成されている。そして、中央部の接続用板部２１ｂ１と２１ａ２との間には、前端側から後方側に向けて絶縁用スリット２２が形成されている。
また、多層基板部２０ａは、他端である後端側に駆動装置ＤＵのケーブルコネクタ１１ａ及び１１ｂにツイストケーブル２３ａ及び２３ｂを介して接続されるケーブルコネクタ２４ａ及び２４ｂが配置されている。このケーブルコネクタ２４ａ及び２４ｂ間には、絶縁距離を確保する絶縁用スリット２５が形成されている。
多層基板部２０ａは、図４に示すように、上下方向に上から第１配線層２６ａ、第２配線層２６ｂ、第３配線層２６ｃ及び第４配線層２６ｄがその順に配置された４層プリント基板で構成されている。
ここで、多層基板部２０ａは中央部の例えば１ｍｍ前後の厚みを有する平板状のコア材２７ａを中心基材とし、このコア材２７ａのおもて面に第２配線層２６ｂを形成し、裏面に第３配線層２６ｃを形成している。第２配線層２６ｂの上方には例えば数１００μｍの厚みのプリプレグで構成される絶縁層２７ｂを介して第１配線層２６ａが形成され、この第１配線層２６ａのおもて面には、電気的絶縁および外部環境からの保護を行うレジスト層２７ｃが形成されている。
第３配線層２６ｃの下方には、例えば数１００μｍの厚みのプリプレグで構成される絶縁層２７ｄを介して第４配線層２６ｄが形成され、この第４配線層２６ｄの裏面には、電気的絶縁および外部環境からの保護を行うレジスト層２７ｅが形成されている。
ここで、第１配線層２６ａには、図６（ａ）に示すように、第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２の上アームＵＡにおける制御端子ｔｃ１に接続される第１制御配線層Ｌｃ１が割り当てられている。第２配線層２６ｂには図６（ｂ）に示すように、同じく第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２の上アームＵＡにおけるグランド端子ｔｇ１に接続される第１グランド配線層Ｌｇ１が割り当てられている。
第３配線層２６ｃには、図６（ｃ）に示すように、第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２の下アームＬＡにおける制御端子ｔｃ２に接続される第２制御配線層Ｌｃ２が割り当てられている。第４配線層２６ｄには、図６（ｄ）に示すように、同じく第１パワー半導体モジュールＰＭ１及び第２パワー半導体モジュールＰＭ２の下アームＬＡにおけるグランド端子ｔｇ２に接続される第２グランド配線層Ｌｇ２が割り当てられている。
第１制御配線層Ｌｃ１は、図６（ａ）に示すように、パワー半導体モジュールＰＭ１及びＰＭ２の上アームＵＡを構成する半導体スイッチング素子Ｑ１のターンオン時の電流を制御するターンオン電流制御回路を実装する配線パターンが信号中継基板２０の接続用板部２１ａ２から右端部にかけて略三角形のトーナメント配線形状に形成されている。
この第１制御配線層Ｌｃ１は、図３及び図６（ａ）に示すように、ケーブルコネクタ２４ａの制御端子ｔｃ３に接続される帯状パターン部Ｐｃ１ａと、この帯状パターン部Ｐｃ１ａに所定間隔を保って形成された互いに分離された２つの帯状パターン部Ｐｃ１ｂ及びＰｃ１ｃとが平行に配置されている。また、帯状パターン部Ｐｃ１ａと帯状パターン部Ｐｃ１ｂとの間に平行に互いに分離された２つの帯状パターン部Ｐｃ１ｄ及びＰｃ１ｅが配置されている。同様に、帯状パターン部Ｐｃ１ａと帯状パターン部Ｐｃ１ｃとの間に平行に互いに分離された２つの帯状パターン部Ｐｃ１ｆ及びＰｃ１ｇが配置されている。
帯状パターン部Ｐｃ１ａと帯状パターン部Ｐｃ１ｄとの間には、アノードを帯状パターン部Ｐｃ１ａに接続し、カソードを帯状パターン部Ｐｃ１ｄに接続したダイオードＤ１１が接続されている。帯状パターン部Ｐｃ１ａと帯状パターン部Ｐｃ１ｅとの間には、カソードを帯状パターン部Ｐｃ１ａに接続し、アノードを帯状パターン部Ｐｃ１ｅに接続したダイオードＤ１２が接続されている。
帯状パターン部ＰＣ１ｂと帯状パターン部Ｐｃ１ｄとの間には、ターンオン用ゲート抵抗となる複数の抵抗素子Ｒ１１が並列に接続され、帯状パターン部ＰＣ１ｂと帯状パターン部Ｐｃ１ｅとの間には、ターンオフ用ゲート抵抗となる複数の抵抗素子Ｒ１２が並列に接続されている。
帯状パターン部Ｐｃ１ａと帯状パターン部Ｐｃ１ｆとの間には、アノードを帯状パターン部Ｐｃ１ａに接続し、カソードを帯状パターン部Ｐｃ１ｆに接続したダイオードＤ２１が接続されている。帯状パターン部Ｐｃ１ａと帯状パターン部Ｐｃ１ｇとの間には、カソードを帯状パターン部Ｐｃ１ａに接続し、アノードを帯状パターン部Ｐｃ１ｇに接続したダイオードＤ２２が接続されている。
帯状パターン部ＰＣ１ｃと帯状パターン部Ｐｃ１ｆとの間には、ターンオン用ゲート抵抗となる複数の抵抗素子Ｒ２１が並列に接続され、帯状パターン部ＰＣ１ｂと帯状パターン部Ｐｃ１ｅとの間には、ターンオフ用ゲート抵抗となる複数の抵抗素子Ｒ１２が接続されている。
そして、帯状パターン部Ｐｃ１ｂが接続用パターン部Ｐｃ１ｈによってパワー半導体モジュールＰＭ１の上アームＵＡの制御端子ｔｃ１に接続され、帯状パターン部Ｐｃ１ｃが接続用パターン部Ｐｃ１ｉによってパワー半導体モジュールＰＭ２の上アームＵＡの制御端子ｔｃ１に接続されている。
また、第２配線層２６ｂの第１グランド配線層Ｌｇ１は、図６（ｂ）に示すように、第１配線層２６ａの第１制御配線層Ｌｃ１の配線パターンの外周の輪郭を覆うように接続用板部２１ａ２から右側縁側に頂点をケーブルコネクタ２４ａに近い位置とする三角形のトーナメント配線形状に形成されている。
さらに、第３配線層２６ｃの第２グランド配線層Ｌｇ２は、平面から見て図６（ｃ）に示すように、平面から見て第２配線層２６ｃの第１グランド配線層Ｌｇ１を信号中継基板２０の幅方向の中心線に対して線対称にしたトーナメント配線形状に形成されている。
また、第４配線層２６ｄの第２制御配線層Ｌｃ２は、平面から見て図６（ｄ）に示すように、前述した第１配線層２６ａの第１制御配線層Ｌｃ１を信号中継基板２０の幅方向の中心線に対して線対称にしたトーナメント配線形状に形成されている。したがって、配線層Ｌｃ１ａ〜Ｌｃ１ｉに対応する配線層をＬｃ２ａ〜Ｌｃ２ｉとして表している。
そして、第１配線層２６ａの第１制御配線層Ｌｃ１と、第１パワー半導体モジュールＰＭ１の制御端子ｔｃ１との電気的接続は、信号中継基板２０に形成したスルーホールＴＨｃ１内に制御端子ｔｃ１を挿通し、上端を半田付けすることにより行われる。
第２配線層２６ｂの第１グランド配線層Ｌｇ１と第１パワー半導体モジュールＰＭ１のグランド端子ｔｇ１との電気的接続は、信号中継基板２０に形成したスルーホールＴＨｇ１内に第１パワー半導体モジュールＰＭ１のグランド端子ｔｇ１を挿通し、上端を半田付けすることにより行われる。
第３配線層２６ｃの第２グランド配線層Ｌｇ２と第２パワー半導体モジュールＰＭ２のグランド端子ｔｇ２との電気的接続は、信号中継基板２０に形成したスルーホールＴＨｇ２内に第２パワー半導体モジュールＰＭ２のグランド端子ｔｇ２を挿通し、上端を半田付けすることにより行われる。
第４配線層２６ｄの第２制御配線層Ｌｃ２と第２パワー半導体モジュールＰＭ２の制御端子ｔｃ２との電気的接続は、信号中継基板２０に形成したスルーホールＴＨｃ２内に制御端子ｔｃ２を挿通し、上端を半田付けすることにより行う。
ここで、スルーホールＴＨｃ１〜ＴＨｇ２の一例は、例えばスルーホールＴＨｇ２を代表として説明すると、図５に示すように、第３配線層２６ｃの第２グランド配線層Ｌｇ２に対向する絶縁層２７ｂの上面に銅箔でなるランドパターンＬ１を形成する。同様に、第３配線層２６ｃの第２グランド配線層Ｌｇ２に対向する絶縁層２７ｄの下面に銅箔でなるランドパターンＬ２を形成する。そして、第３配線層２６ｃの第２グランド配線層Ｌｇ２、ランドパターンＬ１及びＬ２を貫通するスルーホールＴＨｇ２を形成する。形成したスルーホールＴＨｇ２には、その内周面からランドパターンＬ１及びＬ２の外表面に至るように化学銅メッキ層３１及び電気銅メッキ層３２を順に形成する。
第２配線層２６ｂとケーブルコネクタ２４ａとの電気的接続と、第３配線層２６ｃ及び第４配線層２６ｄとケーブルコネクタ２４ｂとの電気的接続とについてもスルーホールＴＨｃ２〜ＴＨｇ２と同様のスルーホールを形成することにより、絶縁層２７ｂの上面に形成した個別のランドパターンに電気的に接続し、これらランドパターンを配線パターンでケーブルコネクタ２４ａ及び２４ｂに電気的に接続している。
そして、信号中継基板２０のケーブルコネクタ２４ａ及び２４ｂと駆動装置ＤＵのケーブルコネクタ１１ａ及び１１ｂとがツイストケーブル２３ａ及び２３ｂによって最短距離で接続されている。
次に、上記実施形態の動作を説明する。
先ず、２つのパワー半導体モジュールＰＭ１及びＰＭ２を使用して電力変換装置のハーフブリッジを構成するには、パワー半導体モジュールＰＭ１及びＰＭ２を所定の絶縁距離分離して並列に配置する。この状態で、パワー半導体モジュールＰＭ１及びＰＭ２のＰ端子ｔｐ、Ｎ端子ｔｎ及びＭ端子ｔｍをＰ端子板４１ｐ、Ｎ端子板４１ｎ及びＭ端子板４１ｍで電気的且つ機械的に連結する。
これと同時に又は前後してパワー半導体モジュールＰＭ１及びＰＭ２に信号中継基板２０を装着する。この信号中継基板２０の装着は、パワー半導体モジュールＰＭ１及びＰＭ２の制御端子ｔｃ１，ｔｃ２及びグランド端子ｔｇ１，ｔｇ２を信号中継基板２０のスルーホールＴＨｃ１，ＴＨｃ２及びＴＨｇ１，ＴＨｇ２内に挿通させて、これらの先端を信号中継基板２０の上面から突出させる。
この状態で、各制御端子ｔｃ１，ｔｃ２及びグランド端子ｔｇ１，ｔｇ２の先端と信号中継基板２０のスルーホールＴＨｃ１，ＴＨｃ２及びＴＨｇ１，ＴＨｇ２のランドパターンとの間を半田付けすることにより、パワー半導体モジュールＰＭ１及びＰＭ２と信号中継基板２０とを一体化させる。
次いで、信号中継基板２０のケーブルコネクタ２４ａ及び２４ｂと駆動装置ＤＵのケーブルコネクタ１１ａ及び１１ｂとの間をツイストケーブル２３ａ及び２３ｂによって最短距離で接続して、図３に示す、電力変換装置のハーフブリッジを構成することができる。
そして、図３に示すように、Ｐ端子板４１Ｐ及びＮ端子板４１Ｎを直流電源Ｖｄｃの正極及び負極に接続し、Ｍ端子板４１ｍに誘導性負荷Ｌの一端を接続し、この誘導性負荷Ｌの他端を直流電源Ｖｄｃの正極及び負極に直列に接続されたコンデンサＣａ及びＣｂの接続点に接続し、さらにこの接続点を接地することにより、例えば誘導加熱装置等の誘導性負荷駆動装置を構成することができる。
このように、本実施形態によると、複数のパワー半導体モジュールＰＭ１及びＰＭ２の上アームＵＡの制御端子ｔｃ１及びグランド端子ｔｇ１と下アームＬＡの制御端子ｔｃ２及びグランド端子ｔｇ２とを制御信号生成装置となる駆動装置ＤＵとを信号中継基板２０を介して容易に接続することができる。
すなわち、信号中継基板２０と制御信号生成装置となる駆動装置ＤＵとの間をツイストケーブル２３ａ及び２３ｂで接続することにより、パワー半導体モジュールＰＭ１及びＰＭ２の上アームＵＡの制御端子ｔｃ１及びグランド端子ｔｇ１と、下アームＬＡの制御端子ｔｃ２及びグランド端子ｔｇ２とを信号中継基板２０を介して制御信号生成装置となる駆動装置ＤＵに容易に接続することができる。
また、上記実施形態では、４種類の配線、すなわち、接続対象とする複数のパワー半導体モジュール全ての上アームの制御端子に制御信号を与える経路となる第１制御配線層Ｌｃ１、前記複数のパワー半導体モジュール全ての第１のアームのグランド端子にグランド電位を与える経路となる第１グランド配線層Ｌｇ１、複数のパワー半導体モジュール全ての下アームの制御端子に制御信号を与える経路となる第２制御配線層Ｌｃ２、複数のパワー半導体モジュール全ての下アームのグランド端子にグランド電位を与える経路となる第２グランド配線層Ｌｇ２を、４層基板の配線層１層につき１種類ずつ割り当てて階層分けしている。
このため、信号中継基板２０を使用して複数のパワー半導体モジュールＰＭ１，ＰＭ２の上アーム及び下アームの各制御端子及びグランド端子を共通の駆動装置に接続する配線を行う場合に、各配線層が階層分けされることにより、１つの基板で配線の交差を考慮することなく容易に信号中継を行うことができる。
とりわけ、第１制御配線層Ｌｃ１と第１グランド配線層Ｌｇ１とからなる第１配線対、第２制御配線層Ｌｃ２と第２グランド配線層Ｌｇ２とからなる第２配線対とに関し、それぞれの配線対を構成する制御配線とグランド配線が隣接する配線層に割り当てられるようにすることが好ましい。
更には、第１制御配線層Ｌｃ１、第１グランド配線層Ｌｇ１、第２グランド配線層Ｌｇ２、第２制御配線層Ｌｃ２を、この順に、もしくは逆の順に、第１〜第４配線層２６ａ〜２６ｄに割り当てることが好ましい。
このようにすることにより、各層間毎の必要に応じた層間絶縁の確保および信号品質の確保を図ることができる。
すなわち、本実施形態では、中心に例えば１ｍｍ程度の厚みを有するコア材２７ａを配置してそのおもて面側と裏面側とに上アーム用配線対と、下アーム用配線対と分離して配置し、しかも、コア材２７ａのおもて面又は裏面の一方に上アームの第１グランド配線層Ｌｇ１を、他方に下アームの第２グランド配線層Ｌｇ２を配置している。
このため、コア材２７ａは、貫層耐圧数十ｋＶ／ｍｍの絶縁性能を有する材質が採用されていることが多く、１ｍｍ程度の厚さであれば絶縁耐圧が数十ｋＶとなる。本実施形態の信号中継基板２０においては、第２配線層２６ｂ及び第３配線層２６ｃ間には、適用対象の電力変換装置においてモジュールに印加され得る、半導体スイッチング素子の上下アーム間の高電圧が印加される。このため、通常、少なくとも半導体スイッチング素子の定格耐圧以上、さらには適用対象の電力変換機器の分野や機種毎の規格や基準などにより要求される絶縁耐圧を有している必要がある。
しかしながら、本実施形態のように上アームの第１グランド配線層Ｌｇ１と下アームの第２グランド配線層Ｌｇ２との間にコア材２７ａが存在することにより、所要の絶縁耐圧を十分満たすことができる。
また、第１配線層２６ａ及び第２配線層２６ｂ間、第３配線層２６ｃ及び第４配線層２６ｄ間には、制御配線−グランド配線間の電圧が印加されるが、制御信号とそのグランド電位間の電圧は通常主回路電圧に比べてかなり低く、高くとも数十Ｖ以内である。
第１配線層２６ａ及び第２配線層２６ｂ間、第３配線層２６ｃ及び第４配線層２６ｄ間に挿入されている絶縁層２７ｂ及び２７ｄであるプリプレグはコア材に比べて薄く、絶縁性能は相対的に低いが、通常、制御配線−グランド配線間の電圧に対しては十分な絶縁耐圧を有する。また、層厚が薄いことで、同一アームに属する制御配線とグランド配線のパターンを、絶縁層を挟んで対向させた場合の電磁的結合はより強くなり、信号品質の面でも好ましい。
また、本実施形態では、同一アームに属する制御配線とグランド配線とを、隣接する配線層の一方と他方に割当て，並行平板状にパターンを対向させて配線するにしている。
同一アームに属する制御配線とグランド配線とは、電流の往路と復路の関係にある。このように、制御配線に対して直近にグランド配線を対向させることで、両者の電磁的な結合が強まって安定し（制御配線を流れる電流の発生する磁界と、グランド配線をリターン経路として戻る電流の磁界とが密に結合、すなわち、相互インダクタンスを増大させ）、ノイズの入放射を抑制することができる。
また、上述したように、配線対の相互インダクタンスを極力増大させて自己インダクタンスを相殺し、実効インダクタンスを低減することで、電圧サージによるオーバーシュート・アンダーシュートの抑制、リンギンクの防止にもつながる。これらは、パワー半導体スイッチング素子の動作周波数の高周波化や高速スイッチング化に伴い、必要性が高まっており、とりわけ、高周波・高速スイッチングで用いることの多いＳｉＣ，ＧａＮといったワイドバンドギャップスイッチング素子を適用する場合にはその必要性が高い。
なお、上アームと下アームの配線パターンは容量性結合、誘導性結合等による干渉を避けるため、重なり面積が小さい方が良いが、上アームの配線群と下アームの配線群との間に基板コア材を挟んでいるなど、離隔されている場合はそれら干渉の影響は相当に軽減されるため、重なり面積低減の必要性はシビアではない。
さらに、本実施形態では、第１制御配線層Ｌｃ１と第１グランド配線層Ｌｇ１とからなる第１の配線対と、第２制御配線層Ｌｃ２と第２グランド配線層Ｌｇ２とからなる第２配線対とに関し、それぞれ、駆動装置ＤＵと複数のパワー半導体モジュールＰＭ１，ＰＭ２それぞれとの間の配線長がほぼ等しくなるように配線パターンが設けられていることが好ましい。そのように配線パターンを設けることによって、各モジュールに分配される信号の経路にそれぞれ寄生する抵抗、インダクタンス、キャパシタンスが似通った値となり、各モジュールに信号が伝送されるタイミングや、各モジュールが受ける信号の電圧、電流の値やそれらの時間的変化を示す波形が均斉となりやすく、スイッチングのタイミングやスイッチング対象の電流のバランスが揃いやすくなる。
上述した配線パターンは、いわゆるトーナメント配線の形態を適用すると、シンプルかつ合理的に設けやすい。とりわけ、接続対象のモジュールが偶数である場合に、対称性が高く、配線長の等長性が高いトーナメント配線を設けやすい。
また、本実施形態では、信号中継基板２０に、抵抗、ダイオード、コンデンサ、インダクタなどの電子部品、もしくは、それら電子部品を搭載するためのパッドや配線を設けている。
ここで、抵抗は、駆動装置ＤＵ及びパワー半導体モジュールＰＭ１，ＰＭ２の制御端子間に直列に挿入されるゲート抵抗である。このゲート抵抗によって、半導体スイッチング素子のスイッチング速度を調整し、それによって、スイッチング損失やスイッチングに伴う電圧サージ、波形振動、ノイズなどがコントロールされる。本実施形態のように、ゲート抵抗とダイオードを組み合わせて搭載することにより、ターンオン時とターンオフ時とで異なるゲート抵抗値を選択することが可能となり、半導体スイッチング素子のスイッチング性能を向上させることができる。また、各モジュールに分岐された配線部分にゲート抵抗を挿入することで、各モジュール間での信号電流の横流や発振を抑止する効果が得られる場合がある。インダクタをいわゆるゲートコアとして用い、制御配線に挿入することで同様の効果を図ることもできる。
あるいは、制御配線とグランド配線間に数ｋΩ程度の高抵抗を挿入することで、半導体スイッチング素子の制御端子を保護することが可能となる。
制御配線とグランド配線間には、図３に示すように、コンデンサＣｇｓを挿入してもよく、それにより半導体スイッチング素子の各端子間の寄生容量のバランスに起因する問題が是正され、半導体スイッチング素子の誤動作を防止する効果が得られる。
前述した抵抗、コンデンサ、ダイオードなどの電子部品が基板に実装された状態で基板を供給してもよいし、それらを任意に搭載・追加・交換可能とするためのパッドや配線を設けてあって部品未実装の状態で供給してもよい。また、基板とモジュール、制御配線、グランド配線などとを接続するためのコネクタや、電圧検出用のテスト端子などの部品やそれらを搭載するためのパッドや配線が設けられていてもよい。
上述の部品等は、基板の表側と裏側の両面に適宜配置することができる。基板の表側の面には、表側に近い配線層に備えられた配線群に属する部品等を、基板の裏側の面には、裏側に近い配線層に備えられた配線群に属する部品等を設けることが好ましい。すなわち、基板の表と裏を上アームと下アームで使い分けることが好ましい。ゲート抵抗は制御配線に挿入することが多く、制御配線を第１および第４配線層に割り当て、第１および第４配線層の外側の基板外面にそれぞれ第１および第４配線層の制御配線に属するゲート抵抗を設けることで、制御配線とゲート抵抗の直列接続部では別の配線層をまたいだり交錯させたりする必要がなく、また部品に流れる制御信号電流と、グランド配線層のリターン電流との対向関係も維持される。
また、当然ながら、基板の両面を部品搭載面とすることで、面積効率を高められたり、各アームに専用の部品搭載面でレイアウトが可能であったり、ひいては全体として短い配線長で配線パターンを設けられたりするメリットが享受できる。
前述のごとく信号をモジュール間で分配するための配線パターンを等長配線、とりわけトーナメント配線とすることで、配線パターンおよび実装部品等は対称性の高い形状・配置となる。また、上アームの配線群および実装部品等と、下アームの配線群および実装部品等も、基板の表側および表側に近い配線層と、裏側および裏側に近い配線層とに振り分けて、基本的には同様の配置で設計することができる。このため、信号中継基板全体としても、たとえば基板の片側から透視的に配線パターンや実装部品等を展望した場合に対称性の高い外観となる。必ずしも完全・厳密な対称性を有する必要はないが、対称的な配置とすることで、配線の等長性や電気的特性の均斉の確保が行われやすい、搭載部品等の確認・管理がしやすい等の利点を享受することができる。
なお、上記実施形態では、信号中継基板２０として、基本的には、プリント基板分野において一般に４層基板として知られる基板を利用しているが、４層以上の層数の基板を用いて（必要以上の層数の層は不使用ないしグランドやシールド電位として、もしくは本発明で機能させている層と重複させるなどして）上記実施形態と実質的に同様の信号中継基板を実現する場合や、２層基板において基板表裏の部品実装面に配線を兼ねさせて本発明と実質的に同様の信号中継基板を実現する場合なども、本発明に含まれる。
また、上記実施形態では、信号中継基板２０が、リジッドなプリント基板とした場合について説明したが、これに限定されるものではなく、例えばポリイミドなどのフィルムやシート状の基材をベースとした、フレキシブルな基板とすることもできる。
また、上記実施形態では、多層基板部２０ａの第２配線層２６ｂを第１グランド配線層Ｌｇ１に割り当てる場合について説明したが、この第１グランド配線層Ｌｇ１をアースするようにしてもよい。この場合，第２配線層２６ｂでシールド効果を発揮することができる。
また、上記実施形態では、信号中継基板２０に駆動対象とする半導体スイッチング素子Ｑのスイッチング速度を調整するためのゲート抵抗Ｒ１，Ｒ２やその値をターンオン／ターンオフで切り替えるためのダイオードＤ１１〜Ｄ２２を実装した場合について説明した。本発明は、上記構成に限定されるものではなく、信号中継基板２０に各種保護や誤動作防止用に半導体スイッチング素子の制御端子−グランド端子間に挿入するコンデンサや抵抗などを実装するようにしてもよい。
また、信号中継基板２０に電流制御回路を構成するゲート抵抗、ダイオードや各種保護や誤動作防止用のコンデンサを実装する場合に代えて、駆動装置ＤＵにゲート抵抗、ダイオードやコンデンサを実装するようにしてもよい。さらには、ゲート抵抗を信号中継基板２０に実装し、ダイオードを駆動装置ＤＵに実装するようにしてもよい。
また、上記実施形態では、信号中継基板２０と駆動装置ＤＵとを同一平面に配置する場合について説明したが、これらを平行な平面に配置したり、図７に示すように、信号中継基板２０と直交する平面に駆動装置ＤＵを配置したりすることができる。
さらに、上記実施形態では、駆動装置ＤＵを信号中継基板２０とは異なる基板上に形成する場合について説明したが、これに限定されるものではなく、駆動装置ＤＵを信号中継基板２０上に形成するようにしてもよい。この場合には、ケーブルコネクタ１１ａ，１１ｂ，２４ａ，２４ｂ及びツイストケーブル２３ａ，２３ｂを省略することができる。
ＰＭ１，ＰＭ２……パワー半導体モジュール、ｔｐ…Ｐ端子、ｔｎ…Ｎ端子、ｔｍ…Ｍ端子、ｔｃ１，ｔｃ２…制御端子、ｔｇ１，ｔｇ２…グランド端子、ＤＵ…駆動装置、１０…回路基板、１１ａ，１１ｂ…ケーブルコネクタ、２０…パワー半導体モジュール用信号中継基板、２０ａ…多層基板部、２１ａ１，２１ａ２，２１ｂ１，２１ｂ２…接続用板部、２２，２５…絶縁用スリット、２３ａ，２３ｂ…ツイストケーブル、２４ａ，２４ｂ…ケーブルコネクタ、２６ａ…第１配線層、２６ｂ…第２配線層、２６ｃ…第３配線層、２６ｄ…第４配線層、２７ａ…コア材、２７ｂ…絶縁層、２７ｃ…レジスト層、２７ｄ…絶縁層、２７ｅ…レジスト層、Ｌｃ１…第１制御配線層、Ｌｇ１…第１グランド配線層、Ｌｃ２…第２制御配線層、Ｌｇ２…第２グランド配線層、ＴＨｃ１，ＴＨｃ２，ＴＨｇ１，ＴＨｇ２…スルーホール、Ｌ１，Ｌ２…ランドパターン

Claims (10)

  1. 直列に接続した第１半導体デバイス及び第２半導体デバイスを内蔵した複数のパワー半導体モジュールと前記第１半導体デバイス及び前記第２半導体デバイスを駆動する駆動装置との間を接続するパワー半導体モジュール用信号中継基板であって、
    第１配線層、第２配線層、第３配線層及び第４配線層をその順に積層した多層基板部を備え、前記第１配線層、第２配線層、第３配線層及び第４配線層に対して、前記複数のパワー半導体モジュールの第１半導体デバイスの制御端子に対して制御信号を与える経路となる第１制御配線層と、前記複数のパワー半導体モジュールの第１半導体デバイスの低電位側端子に対してグランド電位を与える経路となる第１グランド配線層と、前記複数のパワー半導体モジュールの第２半導体デバイスの制御端子に対して制御信号を与える経路となる第２制御配線層と、前記複数のパワー半導体モジュールの第２半導体デバイスに対してグランド電位を与える経路となる第２グランド配線層とを個別に割り当てたことを特徴とするパワー半導体モジュール用信号中継基板。
  2. 互いに隣接して配置される前記第１制御配線層及び前記第１グランド配線層で構成される第１配線対と、互いに隣接して配置される前記第２制御配線層及び前記第２グランド配線層で構成される第２配線対とを備えていること特徴とする請求項１に記載のパワー半導体モジュール用信号中継基板。
  3. 前記第１制御配線層、前記第１グランド配線層、前記第２制御配線層及び前記第２グランド配線層がその順に積層されていることを特徴とする請求項１に記載のパワー半導体モジュール用信号中継基板。
  4. 前記第１配線対及び前記第２配線対の夫々について、制御配線パターンとグランド配線パターンとが互いに対向するように形成されていることを特徴とする請求項２に記載のパワー半導体モジュール用信号中継基板。
  5. 前記第１配線層及び前記第２配線層間の絶縁特性と前記第３配線層及び前記第４配線層間の絶縁特性に対して、前記第２配線層及び前記第３配線層間の絶縁特性が大きくなるように設定されていることを特徴とする請求項１から４の何れか１項に記載のパワー半導体モジュール用信号中継基板。
  6. 前記第２配線層及び前記第３配線層間に基板コア材が配置されていることを特徴とする請求項１から５の何れか１項に記載のパワー半導体モジュール用信号中継基板。
  7. 前記第１配線対及び前記第２配線対の夫々について、前記駆動装置と前記複数のパワー半導体モジュールの夫々との配線長が等しくなるように配線パターンが形成されていることを特徴とする請求項２に記載のパワー半導体モジュール用信号中継基板。
  8. 前記多層基板部は、おもて面及び裏面の少なくとも一方に受動電子部品を搭載可能に構成されていることを特徴とする請求項１から７の何れか１項に記載のパワー半導体モジュール用信号中継基板。
  9. 前記多層基板部は、おもて面又はおもて面に近い配線層に形成した配線パターン、おもて面に搭載した受動電子部品及び当該受動電子部品の搭載用パターンと、裏面又は裏面に近い配線層に形成した配線パターン、裏面に搭載した受動電子部品及び当該受動電子部品の搭載用パターンとがおもて面から見て対称に配置されていることを特徴とする請求項１から８の何れか１項に記載のパワー半導体モジュール用信号中継基板。
  10. 半導体デバイスは、ワイドバンドギャップ半導体素子で構成されていることを特徴とする請求項１から９の何れか１項に記載のパワー半導体モジュール用信号中継基板。
JP2016160062A 2016-08-17 2016-08-17 パワー半導体モジュール用信号中継基板 Active JP6103122B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016160062A JP6103122B1 (ja) 2016-08-17 2016-08-17 パワー半導体モジュール用信号中継基板
US15/638,009 US10276386B2 (en) 2016-08-17 2017-06-29 Signal relay board for power semiconductor modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016160062A JP6103122B1 (ja) 2016-08-17 2016-08-17 パワー半導体モジュール用信号中継基板

Publications (2)

Publication Number Publication Date
JP6103122B1 true JP6103122B1 (ja) 2017-03-29
JP2018029431A JP2018029431A (ja) 2018-02-22

Family

ID=59366092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016160062A Active JP6103122B1 (ja) 2016-08-17 2016-08-17 パワー半導体モジュール用信号中継基板

Country Status (2)

Country Link
US (1) US10276386B2 (ja)
JP (1) JP6103122B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206905A (ja) * 2017-06-02 2018-12-27 Toto株式会社 多層回路基板および衛生洗浄装置
JP2019022426A (ja) * 2017-07-21 2019-02-07 富士電機株式会社 電力変換装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102469292B1 (ko) * 2015-11-25 2022-11-22 삼성전자주식회사 무선 전력 송신기 및 무선 전력 수신기
JP6970045B2 (ja) * 2018-03-23 2021-11-24 株式会社日立インダストリアルプロダクツ 電力変換装置
FR3094610B1 (fr) * 2019-04-01 2021-07-02 Valeo Systemes De Controle Moteur Carte de circuit imprimé définissant un condensateur haute fréquence
JP7287107B2 (ja) * 2019-05-17 2023-06-06 株式会社デンソー 電力変換装置
JP7259594B2 (ja) * 2019-06-27 2023-04-18 富士電機株式会社 電力変換装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145619A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2016119430A (ja) * 2014-12-24 2016-06-30 株式会社日立製作所 半導体パワーモジュールおよびそれを用いた電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296735A (en) * 1991-01-21 1994-03-22 Mitsubishi Denki Kabushiki Kaisha Power semiconductor module with multiple shielding layers
US5504378A (en) * 1994-06-10 1996-04-02 Westinghouse Electric Corp. Direct cooled switching module for electric vehicle propulsion system
JP5492447B2 (ja) * 2009-04-28 2014-05-14 日立オートモティブシステムズ株式会社 パワーモジュール
EP2804212A4 (en) 2012-03-28 2015-12-09 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE
JP5954410B2 (ja) 2012-03-28 2016-07-20 富士電機株式会社 半導体装置
JP6230946B2 (ja) 2014-04-03 2017-11-15 株式会社日立製作所 電力変換装置、およびそれを搭載した鉄道車両

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145619A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2016119430A (ja) * 2014-12-24 2016-06-30 株式会社日立製作所 半導体パワーモジュールおよびそれを用いた電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206905A (ja) * 2017-06-02 2018-12-27 Toto株式会社 多層回路基板および衛生洗浄装置
JP2019022426A (ja) * 2017-07-21 2019-02-07 富士電機株式会社 電力変換装置

Also Published As

Publication number Publication date
US20180053654A1 (en) 2018-02-22
US10276386B2 (en) 2019-04-30
JP2018029431A (ja) 2018-02-22

Similar Documents

Publication Publication Date Title
JP6103122B1 (ja) パワー半導体モジュール用信号中継基板
JP6371309B2 (ja) 多層化された半導体素子のための寄生インダクタンス削減回路基板レイアウト設計
EP2722987B1 (en) Magnetic field cancellation in switching regulators
US20190304946A1 (en) Power semiconductor module with low gate path inductance
JP6623283B2 (ja) パワー半導体モジュール
EP2264894A1 (en) Power module with additional transient current path and power module system
JP4668301B2 (ja) 電力変換装置
US10283488B2 (en) Semiconductor module
CN108400716B (zh) 低电感的半桥装置
US10002858B2 (en) Power transistor module
JP5125269B2 (ja) パワー半導体モジュール
US10608546B2 (en) Power converter
JP2009273272A (ja) インバータモジュール
JP4142539B2 (ja) 電力用半導体装置
JP2018093636A (ja) スイッチング装置
US20180062532A1 (en) Power converter
US11848622B2 (en) Electronic device and power converter
KR102265958B1 (ko) 기생 인덕턴스 감소를 위한 적층형 회로 구조체
Baker 3D Commutation-Loop Design Methodology for a SiC Based Matrix Converter run in Step-up mode with PCB Aluminum Nitride Cooling Inlay
JP6880596B2 (ja) スイッチング装置
KR20220057400A (ko) 기생 인덕턴스 감소를 위한 적층형 회로 구조체
Richardson PCB Layout Considerations for Switchers

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170213

R150 Certificate of patent or registration of utility model

Ref document number: 6103122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250