JP2018029431A - パワー半導体モジュール用信号中継基板 - Google Patents
パワー半導体モジュール用信号中継基板 Download PDFInfo
- Publication number
- JP2018029431A JP2018029431A JP2016160062A JP2016160062A JP2018029431A JP 2018029431 A JP2018029431 A JP 2018029431A JP 2016160062 A JP2016160062 A JP 2016160062A JP 2016160062 A JP2016160062 A JP 2016160062A JP 2018029431 A JP2018029431 A JP 2018029431A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wiring
- power semiconductor
- control
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 193
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000009413 insulation Methods 0.000 claims description 17
- 239000011162 core material Substances 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 194
- 238000006243 chemical reaction Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000004224 protection Effects 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 101100014507 Arabidopsis thaliana GDU1 gene Proteins 0.000 description 4
- 101100014508 Arabidopsis thaliana GDU2 gene Proteins 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000013642 negative control Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000013641 positive control Substances 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
スイッチングを行うパワー半導体素子としては、SiからなるMOS−FETやIGBTが広く利用されている。近年では、SiCやGaNといったワイドバンドギャップ半導体からなるパワー半導体素子の研究・開発および実用化検討が活発になされており、SiC−MOSFET、SiC−JFET、GaN−HEMTといったスイッチング素子に関しても、一部は既に実用に供されつつある。
ところで、パワー半導体モジュールを用いて電力変換回路を構成し、電力変換機器を製作するパワーエレクトロニクスの分野では、機器の容量に応じて、回路中で取り扱う電力容量を高めるために、複数のパワー半導体モジュールを並列に接続して適用することが行われている(例えば、特許文献1参照)。
従来、制御配線とグランド配線とを、それぞれケーブルで形成し、両者を平行配線としたり、撚り線としたりして、駆動装置とパワー半導体モジュールとを接続することが広く行われてきた。
一方、近年、パワー半導体スイッチング素子の動作周波数の高周波化や高速スイッチング化に伴い、ノイズの影響の防止や電圧サージによるオーバーシュート・アンダーシュートの抑制、リンギンクの防止などのため、制御配線‐グランド配線対の低インダクタンス化が必要になってきている。
ところで、2in1モジュールの場合、アーム毎に、制御配線とグランド配線とを接続する必要がある。そして、複数の2in1モジュールを並列接続して使用する場合、アーム毎に、駆動装置からの制御配線とグランド配線をそれぞれ分岐させ、並列接続させる各モジュールの該当アームの制御端子およびグランド端子にそれぞれ接続させる必要がある。
従来のケーブル配線では、ケーブル配線の対同士を交差させればよいが、前述のような基板上に形成する方法によって配線したい場合には容易に適応できず、その方法は自明ではない。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
<接続対象のパワー半導体モジュール>
先ず、本発明を適用し得る複数例えば2つのパワー半導体モジュールPM1,PM2について説明する。このパワー半導体モジュールPM1,PM2のそれぞれは、2in1モジュールで構成されている。2in1モジュールは、1モジュールの内部に、1群の半導体デバイスからなる上アームUA及び下アームLAが直列に内蔵されたモジュールである。
たとえば、一方のアームに半導体デバイスとしての半導体スイッチング素子Qを含み、他方のアームは半導体デバイスとしてのダイオードのみで構成する、チョッパモジュールであってもよい。また、接続対象のパワー半導体モジュールの数は、2以上の複数である。実施例の図面は,接続対象のパワー半導体モジュールを2個とした場合で例示するが、3個以上であっても、本発明で開示する技術に基づいて適宜設計することにより,適応が可能である。
それら半導体スイッチング素子Qは、図3に示すように、高電位側端子thと、制御端子tcと、グランド端子tgを備えている。高電位側端子thは、MOSFETにあってはドレイン端子、IGBTやバイポーラトランジスタにあってはコレクタ端子である。制御端子tcは、MOSFETやIGBTなどのFETにあってはゲート端子、バイポーラトランジスタにあってはベース端子である。グランド端子tgは、MOSFETにあってはソース端子、IGBTやバイポーラトランジスタにあってはエミッタ端子である。
パワー半導体モジュールPMは、各アームUA,LAに高電位側端子thと、制御端子tcと、グランド端子tgとを備えるが、主回路の電圧、電流にアクセスする主端子としての、上アームUAの高電位側端子thに接続されたP端子tp、上アームUAのグランド端子tgおよび下アームの高電位側端子thに接続されたM端子tm、下アームLAのグランド端子tgに接続されたN端子tnを備え、また、制御用の端子として、上アームUAと下アームLAのそれぞれについて制御端子tc1,tc2およびそれと対を成す形でグランド端子tg1,tg2が設けられていることが多い。
ところで、ダイオードには、本来、制御端子がない。チョッパモジュールにあっては、ダイオードのみのアームにも、モジュールの外形としては制御用の端子としての制御端子およびそれと対を成す形でグランド端子が設けられている場合があるし、ない場合もある。本実施形態の信号中継基板20は、接続対象のモジュールにそのようなアームが存在する場合であっても適用を妨げられない。
複数のパワー半導体モジュールPMは駆動装置DUによって駆動制御される。本発明でいう駆動装置DUには、パワー半導体モジュールPM1,PM2に制御信号を与えるゲート駆動回路が含まれる。さらにその上流でより高次の制御を行う、狭義の制御回路の有無は問わない。また、狭義の制御回路と一体のボードとして構成されていてもよいし、別々であってもよい。
本実施形態でいう駆動装置DUは、少なくとも駆動対象とする上アームUA及び下アームLAに対して制御信号を出力し、そのための制御配線と、それに対するグランド電位を与えるグランド配線とが引き出されるようになっている。本実施形態では、駆動対象とするパワー半導体モジュールPAの上アームUA、下アームLAそれぞれに対して一括して制御信号を与えることを想定している。
ゲート駆動回路GDU1は、正極側制御電源Vgpと負極側制御電源Vgnとの間に直列に接続されたPチャネルMOSFETQ31及びNチャネルMOSFETQ32の直列回路を有する。そして、PチャネルMOSFETQ31及びNチャネルMOSFETQ32のゲートが抵抗R31を介して上位制御部(図示せず)に接続されている。
ゲート駆動回路GDU2は、正極側制御電源Vgpと負極側制御電源Vgnとの間に直列に接続されたPチャネルMOSFETQ41及びNチャネルMOSFETQ42の直列回路を有する。そして、PチャネルMOSFETQ41及びNチャネルMOSFETQ42のゲートが抵抗R41を介して上位制御部(図示せず)に接続されている。
また、2つのパワー半導体モジュールPM1及びPM2と駆動装置DUとを接続するために、パワー半導体モジュール用信号中継基板(以下、単に信号中継基板と称す)20が設けられている。この信号中継基板20は、図1、図2及び図4に示すように、平板状の4層プリント基板で構成される多相基板部20aを有する。この多相基板部20aは、パワー半導体モジュールPM1及びPM2を所定の絶縁距離を保って並置して接続可能な幅を有する。
また、多相基板部20aは、他端である後端側に駆動装置DUのケーブルコネクタ11a及び11bにツイストケーブル23a及び23bを介して接続されるケーブルコネクタ24a及び24bが配置されている。このケーブルコネクタ24a及び24b間には、絶縁距離を確保する絶縁用スリット25が形成されている。
ここで、多相基板部20aは中央部の例えば1mm前後の厚みを有する平板状のコア材27aを中心基材とし、このコア材27aのおもて面に第2配線層26bを形成し、裏面に第3配線層26cを形成している。第2配線層26bの上方には例えば数100μmの厚みのプリプレグで構成される絶縁層27bを介して第1配線層26aが形成され、この第1配線層26aのおもて面には、電気的絶縁および外部環境からの保護を行うレジスト層27cが形成されている。
ここで、第1配線層26aには、図6(a)に示すように、第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2の上アームUAにおける制御端子tc1に接続される第1制御配線層Lc1が割り当てられている。第2配線層26bには図6(b)に示すように、同じく第1パワー半導体モジュールPM1及び第2パワー半導体モジュールPM2の上アームUAにおけるグランド端子tg1に接続される第1グランド配線層Lg1が割り当てられている。
第1制御配線層Lc1は、図6(a)に示すように、パワー半導体モジュールPM1及びPM2の上アームUAを構成する半導体スイッチング素子Q1のターンオン時の電流を制御するターンオン電流制御回路を実装する配線パターンが信号中継基板20の接続用板部21a2から右端部にかけて略三角形のトーナメント配線形状に形成されている。
帯状パターン部PC1bと帯状パターン部Pc1dとの間には、ターンオン用ゲート抵抗となる複数の抵抗素子R11が並列に接続され、帯状パターン部PC1bと帯状パターン部Pc1eとの間には、ターンオフ用ゲート抵抗となる複数の抵抗素子R12が並列に接続されている。
帯状パターン部PC1cと帯状パターン部Pc1fとの間には、ターンオン用ゲート抵抗となる複数の抵抗素子R21が並列に接続され、帯状パターン部PC1bと帯状パターン部Pc1eとの間には、ターンオフ用ゲート抵抗となる複数の抵抗素子R12が接続されている。
また、第2配線層26bの第1グランド配線層Lg1は、図6(b)に示すように、第1配線層26aの第1制御配線層Lc1の配線パターンの外周の輪郭を覆うように接続用板部21a2から右側縁側に頂点をケーブルコネクタ24aに近い位置とする三角形のトーナメント配線形状に形成されている。
また、第4配線層26dの第2制御配線層Lc2は、平面から見て図6(d)に示すように、前述した第1配線層26aの第1制御配線層Lc1を信号中継基板20の幅方向の中心線に対して線対称にしたトーナメント配線形状に形成されている。したがって、配線層Lc1a〜Lc1iに対応する配線層をLc2a〜Lc2iとして表している。
第2配線層26bの第1グランド配線層Lg1と第1パワー半導体モジュールPM1のグランド端子tg1との電気的接続は、信号中継基板20に形成したスルーホールTHg1内に第1パワー半導体モジュールPM1のグランド端子tg1を挿通し、上端を半田付けすることにより行われる。
第4配線層26dの第2制御配線層Lc2と第2パワー半導体モジュールPM2の制御端子tc2との電気的接続は、信号中継基板20に形成したスルーホールTHc2内に制御端子tc2を挿通し、上端を半田付けすることにより行う。
そして、信号中継基板20のケーブルコネクタ24a及び24bと駆動装置DUのケーブルコネクタ11a及び11bとがツイストケーブル23a及び23bによって最短距離で接続されている。
先ず、2つのパワー半導体モジュールPM1及びPM2を使用して電力変換装置のハーフブリッジを構成するには、パワー半導体モジュールPM1及びPM2を所定の絶縁距離分離して並列に配置する。この状態で、パワー半導体モジュールPM1及びPM2のP端子tp、N端子tn及びM端子tmをP端子板41p、N端子板41n及びM端子板41mで電気的且つ機械的に連結する。
これと同時に又は前後してパワー半導体モジュールPM1及びPM2に信号中継基板20を装着する。この信号中継基板20の装着は、パワー半導体モジュールPM1及びPM2の制御端子tc1,tc2及びグランド端子tg1,tg2を信号中継基板20のスルーホールTHc1,THc2及びTHg1,THg2内に挿通させて、これらの先端を信号中継基板20の上面から突出させる。
次いで、信号中継基板20のケーブルコネクタ24a及び24bと駆動装置DUのケーブルコネクタ11a及び11bとの間をツイストケーブル23a及び23bによって最短距離で接続して、図3に示す、電力変換装置のハーフブリッジを構成することができる。
このように、本実施形態によると、複数のパワー半導体モジュールPM1及びPM2の上アームUAの制御端子tc1及びグランド端子tg1と下アームLAの制御端子tc2及びグランド端子tg2とを制御信号生成装置となる駆動装置DUとを信号中継基板20を介して容易に接続することができる。
また、上記実施形態では、4種類の配線、すなわち、接続対象とする複数のパワー半導体モジュール全ての上アームの制御端子に制御信号を与える経路となる第1制御配線層Lc1、前記複数のパワー半導体モジュール全ての第1のアームのグランド端子にグランド電位を与える経路となる第1グランド配線層Lg1、複数のパワー半導体モジュール全ての下アームの制御端子に制御信号を与える経路となる第2制御配線層Lc2、複数のパワー半導体モジュール全ての下アームのグランド端子にグランド電位を与える経路となる第2グランド配線層Lg2を、4層基板の配線層1層につき1種類ずつ割り当てて階層分けしている。
とりわけ、第1制御配線層Lc1と第1グランド配線層Lg1とからなる第1配線対、第2制御配線層Lc2と第2グランド配線層Lg2とからなる第2配線対とに関し、それぞれの配線対を構成する制御配線とグランド配線が隣接する配線層に割り当てられるようにすることが好ましい。
このようにすることにより、各層間毎の必要に応じた層間絶縁の確保および信号品質の確保を図ることができる。
すなわち、本実施形態では、中心に例えば1mm程度の厚みを有するコア材27aを配置してそのおもて面側と裏面側とに上アーム用配線対と、下アーム用配線対と分離して配置し、しかも、コア材27aのおもて面又は裏面の一方に上アームの第1グランド配線層Lg1を、他方に下アームの第2グランド配線層Lg2を配置している。
また、第1配線層26a及び第2配線層26b間、第3配線層26c及び第4配線層26d間には、制御配線−グランド配線間の電圧が印加されるが、制御信号とそのグランド電位間の電圧は通常主回路電圧に比べてかなり低く、高くとも数十V以内である。
第1配線層26a及び第2配線層26b間、第3配線層26c及び第4配線層26d間に挿入されている絶縁層27b及び27dであるプリプレグはコア材に比べて薄く、絶縁性能は相対的に低いが、通常、制御配線−グランド配線間の電圧に対しては十分な絶縁耐圧を有する。また、層厚が薄いことで、同一アームに属する制御配線とグランド配線のパターンを、絶縁層を挟んで対向させた場合の電磁的結合はより強くなり、信号品質の面でも好ましい。
同一アームに属する制御配線とグランド配線とは、電流の往路と復路の関係にある。このように、制御配線に対して直近にグランド配線を対向させることで、両者の電磁的な結合が強まって安定し(制御配線を流れる電流の発生する磁界と、グランド配線をリターン経路として戻る電流の磁界とが密に結合、すなわち、相互インダクタンスを増大させ)、ノイズの入放射を抑制することができる。
なお、上アームと下アームの配線パターンは容量性結合、誘導性結合等による干渉を避けるため、重なり面積が小さい方が良いが、上アームの配線群と下アームの配線群との間に基板コア材を挟んでいるなど、離隔されている場合はそれら干渉の影響は相当に軽減されるため、重なり面積低減の必要性はシビアではない。
また、本実施形態では、信号中継基板20に、抵抗、ダイオード、コンデンサ、インダクタなどの電子部品、もしくは、それら電子部品を搭載するためのパッドや配線を設けている。
ここで、抵抗は、駆動装置DU及びパワー半導体モジュールPM1,PM2の制御端子間に直列に挿入されるゲート抵抗である。このゲート抵抗によって、半導体スイッチング素子のスイッチング速度を調整し、それによって、スイッチング損失やスイッチングに伴う電圧サージ、波形振動、ノイズなどがコントロールされる。本実施形態のように、ゲート抵抗とダイオードを組み合わせて搭載することにより、ターンオン時とターンオフ時とで異なるゲート抵抗値を選択することが可能となり、半導体スイッチング素子のスイッチング性能を向上させることができる。また、各モジュールに分岐された配線部分にゲート抵抗を挿入することで、各モジュール間での信号電流の横流や発振を抑止する効果が得られる場合がある。インダクタをいわゆるゲートコアとして用い、制御配線に挿入することで同様の効果を図ることもできる。
制御配線とグランド配線間には、図3に示すように、コンデンサCgsを挿入してもよく、それにより半導体スイッチング素子の各端子間の寄生容量のバランスに起因する問題が是正され、半導体スイッチング素子の誤動作を防止する効果が得られる。
前述した抵抗、コンデンサ、ダイオードなどの電子部品が基板に実装された状態で基板を供給してもよいし、それらを任意に搭載・追加・交換可能とするためのパッドや配線を設けてあって部品未実装の状態で供給してもよい。また、基板とモジュール、制御配線、グランド配線などとを接続するためのコネクタや、電圧検出用のテスト端子などの部品やそれらを搭載するためのパッドや配線が設けられていてもよい。
前述のごとく信号をモジュール間で分配するための配線パターンを等長配線、とりわけトーナメント配線とすることで、配線パターンおよび実装部品等は対称性の高い形状・配置となる。また、上アームの配線群および実装部品等と、下アームの配線群および実装部品等も、基板の表側および表側に近い配線層と、裏側および裏側に近い配線層とに振り分けて、基本的には同様の配置で設計することができる。このため、信号中継基板全体としても、たとえば基板の片側から透視的に配線パターンや実装部品等を展望した場合に対称性の高い外観となる。必ずしも完全・厳密な対称性を有する必要はないが、対称的な配置とすることで、配線の等長性や電気的特性の均斉の確保が行われやすい、搭載部品等の確認・管理がしやすい等の利点を享受することができる。
また、上記実施形態では、信号中継基板20が、リジッドなプリント基板とした場合について説明したが、これに限定されるものではなく、例えばポリイミドなどのフィルムやシート状の基材をベースとした、フレキシブルな基板とすることもできる。
また、上記実施形態では、信号中継基板20に駆動対象とする半導体スイッチング素子Qのスイッチング速度を調整するためのゲート抵抗R1,R2やその値をターンオン/ターンオフで切り替えるためのダイオードD11〜D22を実装した場合について説明した。本発明は、上記構成に限定されるものではなく、信号中継基板20に各種保護や誤動作防止用に半導体スイッチング素子の制御端子−グランド端子間に挿入するコンデンサや抵抗などを実装するようにしてもよい。
また、上記実施形態では、信号中継基板20と駆動装置DUとを同一平面に配置する場合について説明したが、これらを平行な平面に配置したり、図7に示すように、信号中継基板20と直交する平面に駆動装置DUを配置したりすることができる。
さらに、上記実施形態では、駆動装置DUを信号中継基板20とは異なる基板上に形成する場合について説明したが、これに限定されるものではなく、駆動装置DUを信号中継基板20上に形成するようにしてもよい。この場合には、ケーブルコネクタ11a,11b,24a,24b及びツイストケーブル23a,23bを省略することができる。
また、2つのパワー半導体モジュールPM1及びPM2と駆動装置DUとを接続するために、パワー半導体モジュール用信号中継基板(以下、単に信号中継基板と称す)20が設けられている。この信号中継基板20は、図1、図2及び図4に示すように、平板状の4層プリント基板で構成される多層基板部20aを有する。この多層基板部20aは、パワー半導体モジュールPM1及びPM2を所定の絶縁距離を保って並置して接続可能な幅を有する。
また、多層基板部20aは、他端である後端側に駆動装置DUのケーブルコネクタ11a及び11bにツイストケーブル23a及び23bを介して接続されるケーブルコネクタ24a及び24bが配置されている。このケーブルコネクタ24a及び24b間には、絶縁距離を確保する絶縁用スリット25が形成されている。
ここで、多層基板部20aは中央部の例えば1mm前後の厚みを有する平板状のコア材27aを中心基材とし、このコア材27aのおもて面に第2配線層26bを形成し、裏面に第3配線層26cを形成している。第2配線層26bの上方には例えば数100μmの厚みのプリプレグで構成される絶縁層27bを介して第1配線層26aが形成され、この第1配線層26aのおもて面には、電気的絶縁および外部環境からの保護を行うレジスト層27cが形成されている。
また、上記実施形態では、信号中継基板20に駆動対象とする半導体スイッチング素子Qのスイッチング速度を調整するためのゲート抵抗R1,R2やその値をターンオン/ターンオフで切り替えるためのダイオードD11〜D22を実装した場合について説明した。本発明は、上記構成に限定されるものではなく、信号中継基板20に各種保護や誤動作防止用に半導体スイッチング素子の制御端子−グランド端子間に挿入するコンデンサや抵抗などを実装するようにしてもよい。
Claims (10)
- 直列に接続した第1半導体デバイス及び第2半導体デバイスを内蔵した複数のパワー半導体モジュールと前記第1半導体デバイス及び前記第2半導体デバイスを駆動する駆動装置との間を接続するパワー半導体モジュール用信号中継基板であって、
第1配線層、第2配線層、第3配線層及び第4配線層をその順に積層した多相配線部を備え、前記第1配線層、第2配線層、第3配線層及び第4配線層に対して、前記複数のパワー半導体モジュールの第1半導体デバイスの制御端子に対して制御信号を与える経路となる第1制御配線層と、前記複数のパワー半導体モジュールの第1半導体デバイスの低電位側端子に対してグランド電位を与える経路となる第1グランド配線層と、前記複数のパワー半導体モジュールの第2半導体デバイスの制御端子に対して制御信号を与える経路となる第2制御配線層と、前記複数のパワー半導体モジュールの第2半導体デバイスに対してグランド電位を与える経路となる第2グランド配線層とを個別に割り当てたことを特徴とするパワー半導体モジュール用信号中継基板。 - 互いに隣接して配置される前記第1制御配線層及び前記第1グランド配線層で構成される第1配線対と、互いに隣接して配置される前記第2制御配線層及び前記第2グランド配線層で構成される第2配線対とを備えていること特徴とする請求項1に記載のパワー半導体モジュール用信号中継基板。
- 前記第1制御配線層、前記第1グランド配線層、前記第2制御配線層及び前記第2グランド配線層がその順に積層されていることを特徴とする請求項1に記載のパワー半導体モジュール用信号中継基板。
- 前記第1配線対及び前記第2配線対の夫々について、制御配線パターンとグランド配線パターンとが互いに対向するように形成されていることを特徴とする請求項2に記載のパワー半導体モジュール用信号中継基板。
- 前記第1配線層及び前記第2配線層間の絶縁特性と前記第3配線層及び前記第4配線層間の絶縁特性に対して、前記第2配線層及び前記第3配線層間の絶縁特性が大きくなるように設定されていることを特徴とする請求項1から4の何れか1項に記載のパワー半導体モジュール用信号中継基板。
- 前記第2配線層及び前記第3配線層間に基板コア材が配置されていることを特徴とする請求項1から5の何れか1項に記載のパワー半導体モジュール用信号中継基板。
- 前記第1配線対及び前記第2配線対の夫々について、前記駆動装置と前記複数のパワー半導体モジュールの夫々との配線長が等しくなるように配線パターンが形成されていることを特徴とする請求項2に記載のパワー半導体モジュール用信号中継基板。
- 前記多相配線部は、おもて面及び裏面の少なくとも一方に受動電子部品を搭載可能に構成されていることを特徴とする請求項1から7の何れか1項に記載のパワー半導体モジュール用信号中継基板。
- 前記多相配線部は、おもて面又はおもて面に近い配線層に形成した配線パターン、おもて面に搭載した受動電子部品及び当該受動電子部品の搭載用パターンと、裏面又は裏面に近い配線層に形成した配線パターン、裏面に搭載した受動電子部品及び当該受動電子部品の搭載用パターンとがおもて面から見て対称に配置されていることを特徴とする請求項1から8の何れか1項に記載のパワー半導体モジュール用信号中継基板。
- 半導体デバイスは、ワイドバンドギャップ半導体素子で構成されていることを特徴とする請求項1から9の何れか1項に記載のパワー半導体モジュール用信号中継基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160062A JP6103122B1 (ja) | 2016-08-17 | 2016-08-17 | パワー半導体モジュール用信号中継基板 |
US15/638,009 US10276386B2 (en) | 2016-08-17 | 2017-06-29 | Signal relay board for power semiconductor modules |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160062A JP6103122B1 (ja) | 2016-08-17 | 2016-08-17 | パワー半導体モジュール用信号中継基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6103122B1 JP6103122B1 (ja) | 2017-03-29 |
JP2018029431A true JP2018029431A (ja) | 2018-02-22 |
Family
ID=59366092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016160062A Active JP6103122B1 (ja) | 2016-08-17 | 2016-08-17 | パワー半導体モジュール用信号中継基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10276386B2 (ja) |
JP (1) | JP6103122B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019170083A (ja) * | 2018-03-23 | 2019-10-03 | 株式会社日立製作所 | 電力変換装置 |
JP2021005984A (ja) * | 2019-06-27 | 2021-01-14 | 富士電機株式会社 | 電力変換装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102469292B1 (ko) * | 2015-11-25 | 2022-11-22 | 삼성전자주식회사 | 무선 전력 송신기 및 무선 전력 수신기 |
JP2018206905A (ja) * | 2017-06-02 | 2018-12-27 | Toto株式会社 | 多層回路基板および衛生洗浄装置 |
JP6888454B2 (ja) * | 2017-07-21 | 2021-06-16 | 富士電機株式会社 | 電力変換装置 |
FR3094610B1 (fr) * | 2019-04-01 | 2021-07-02 | Valeo Systemes De Controle Moteur | Carte de circuit imprimé définissant un condensateur haute fréquence |
JP7287107B2 (ja) * | 2019-05-17 | 2023-06-06 | 株式会社デンソー | 電力変換装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013145619A1 (ja) * | 2012-03-28 | 2013-10-03 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016119430A (ja) * | 2014-12-24 | 2016-06-30 | 株式会社日立製作所 | 半導体パワーモジュールおよびそれを用いた電力変換装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5296735A (en) * | 1991-01-21 | 1994-03-22 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor module with multiple shielding layers |
US5504378A (en) * | 1994-06-10 | 1996-04-02 | Westinghouse Electric Corp. | Direct cooled switching module for electric vehicle propulsion system |
JP5492447B2 (ja) * | 2009-04-28 | 2014-05-14 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
EP2833405A4 (en) | 2012-03-28 | 2016-01-13 | Fuji Electric Co Ltd | SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF |
CN104170085B (zh) | 2012-03-28 | 2017-05-10 | 富士电机株式会社 | 半导体装置 |
JP6230946B2 (ja) | 2014-04-03 | 2017-11-15 | 株式会社日立製作所 | 電力変換装置、およびそれを搭載した鉄道車両 |
-
2016
- 2016-08-17 JP JP2016160062A patent/JP6103122B1/ja active Active
-
2017
- 2017-06-29 US US15/638,009 patent/US10276386B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013145619A1 (ja) * | 2012-03-28 | 2013-10-03 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016119430A (ja) * | 2014-12-24 | 2016-06-30 | 株式会社日立製作所 | 半導体パワーモジュールおよびそれを用いた電力変換装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019170083A (ja) * | 2018-03-23 | 2019-10-03 | 株式会社日立製作所 | 電力変換装置 |
JP2021005984A (ja) * | 2019-06-27 | 2021-01-14 | 富士電機株式会社 | 電力変換装置 |
JP7259594B2 (ja) | 2019-06-27 | 2023-04-18 | 富士電機株式会社 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6103122B1 (ja) | 2017-03-29 |
US20180053654A1 (en) | 2018-02-22 |
US10276386B2 (en) | 2019-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6103122B1 (ja) | パワー半導体モジュール用信号中継基板 | |
JP7153649B2 (ja) | ゲートパスインダクタンスが低いパワー半導体モジュール | |
JP6371309B2 (ja) | 多層化された半導体素子のための寄生インダクタンス削減回路基板レイアウト設計 | |
EP2722987B1 (en) | Magnetic field cancellation in switching regulators | |
JP6623283B2 (ja) | パワー半導体モジュール | |
US10283488B2 (en) | Semiconductor module | |
JP4668301B2 (ja) | 電力変換装置 | |
EP2264894A1 (en) | Power module with additional transient current path and power module system | |
CN108400716B (zh) | 低电感的半桥装置 | |
US10002858B2 (en) | Power transistor module | |
US10608546B2 (en) | Power converter | |
JP2009021345A (ja) | パワー半導体モジュール | |
JP2009273272A (ja) | インバータモジュール | |
JP4142539B2 (ja) | 電力用半導体装置 | |
JP2018093636A (ja) | スイッチング装置 | |
US10014795B2 (en) | Power converter | |
US11848622B2 (en) | Electronic device and power converter | |
Baker | 3D Commutation-Loop Design Methodology for a SiC Based Matrix Converter run in Step-up mode with PCB Aluminum Nitride Cooling Inlay | |
JP6880596B2 (ja) | スイッチング装置 | |
KR20220057400A (ko) | 기생 인덕턴스 감소를 위한 적층형 회로 구조체 | |
Richardson | PCB Layout Considerations for Switchers | |
KR20210026994A (ko) | 기생 인덕턴스 감소를 위한 적층형 회로 구조체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6103122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |