JP2008198929A - バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器 - Google Patents

Abstract

【課題】小型で広帯域のバラントランス及びこの実装構造、並びに、これを内蔵した電子機器を提供すること。
【解決手段】第１層〜第４層のコイル１１、１２、１３、１４が積層され互いに磁気的に結合し、第１層〜第４層の各コイルの一端が接地され、第２層、第３層のコイルが電気的に並列接続されその共通端子（第１端子１５）に不平衡信号が入力又は出力され、第１層のコイルの他端（第２端子１６）に第１の平衡信号が入力又は出力され、第４層のコイルの他端（第３端子１７）に第２の平衡信号が入力又は出力される。第１層〜第３層の各コイルは同一方向に巻回され、第４層のコイルは逆方向に巻回されている。第１層〜第４層の各コイルの外周は接地された第１〜第４の導体層によって取囲まれている。実装基板に設けられた接地用配線に第１層〜第４層の各コイルの一端が電気的に接続されバラントランスが実装基板に実装される。
【選択図】図１

Description

本発明は、平衡信号と不平衡信号を相互に変換する平衡−不平衡信号変換器や位相変換器等として使用されるバラントランスに関し、特に、小型で広帯域のバラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器に関する。

バルントランスは、例えば、平衡信号と不平衡信号とを相互に変換するための変換器として使用される。平衡線路は一対の信号線路を備えており、信号（平衡信号）が一対の信号線路間の電位差として伝搬される。不平衡線路は、信号（不平衡信号）が接地電位に対する一本の信号線路の電位として伝搬される。バラントランスの不平衡端子に不平衡信号を入力した場合、バラントランスの平衡端子には、互いに位相が１８０度異なり（逆相）、振幅が等しい２つの平衡信号が出力される。携帯電話機等の移動体通信機器では、バラントランスが平衡−不平衡信号変換器として用いられている。バラントランスは、バルン、バルン回路、バラン、バラン回路とも呼ばれている。

バラントランスに関しては多数の報告がある。

「積層型バルントランス」と題する後記の特許文献１には、以下の記載がある。

特許文献１の発明に係る積層型バルントランスは、誘電体層を介して電磁結合し且つ電磁結合している部分で対向している一組の第１及び第２のストリップラインと、誘電体層を介して電磁結合し且つ電磁結合している部分で対向している一組の第３及び第４のストリップラインとを少なくとも有し、この二組のストリップラインが誘電体層を介して積み重ねられると共に、前記二組のストリップラインの間、前記二組のストリップラインの上側及び前記二組のストリップラインの下側の少なくとも何れかの位置に、前記ストリップラインと対向するグランド電極が誘電体層を介して積み重ねられ、前記第１のストリップラインの一端と前記第４のストリップラインの一端が電気的に接続され、前記第１のストリップラインの他端が入出力外部電極に電気的に接続され、前記第４のストリップラインの他端が開放され、前記第２のストリップラインの一端が入出力外部電極に電気的に接続されると共に他端が前記グランド電極に電気的に接続され、前記第３のストリップラインの一端が入出力外部電極に電気的に接続されると共に、他端が前記グランド電極に電気的に接続されている。

以上の構成により、各ストリップラインが同一誘電体層上に並置されることなく、誘電体層を介して積み重ねられることになり、狭面積のバルントランスとなる。更に、電磁結合する一対のストリップライン間に挟まれた誘電体層の厚さも、他の一対のストリップライン間に挟まれた誘電体層とは独立して調整される。

「積層型バラントランス」と題する後記の特許文献２には、以下の記載がある。

図１５は、特許文献２に記載の図３であり、特許文献２に係る積層型バルントランスの第１の実施の形態の電気等価回路図である。

平衡信号端子２４２ａは第１線路部２２５の端部に電気的に接続し、平衡信号端子２４２ｂは第２線路部２２８の端部に電気的に接続し、中継端子２４３は第３線路部２２４及び第４線路部２２７の端部に電気的に接続している。

バラントランス２２１において、第３線路部２２４及び第１線路部２２５はグランド電極の間に配置され、ストリップライン構造をしている。第４線路部２２７及び第２線路部２２８も、グランド電極の間に配置され、ストリップライン構造をしている。そして、第３線路部２２４と第４線路部２２７は、中継端子を介して直列に接続され、不平衡伝送線路２３８を構成している。第１線路部２２５と第２線路部２２８は、それぞれ平衡伝送線路２３９、２３９を構成している。線路部２２４と２２５並びに線路部２２７と２２８は、それぞれ誘電体シートを挟んで対向するように形成されている。

なお、不平衡伝送線路２３８の一端（具体的には線路部２７の端部）は開放端となっているが、接地端としてもよい。また、バラントランス２２１は、上下にグランド電極が形成されているのでシールド効果を有する。

次に、このバラントランス２２１を平衡−不平衡信号変換器として用いた場合を、図１５を参照して説明する。不平衡信号端子２４１に不平衡信号Ｓ１が入力されると、不平衡信号Ｓ１は不平衡伝送線路２３８（線路部２２４−中継端子２４３−線路部２２７）を伝搬する。そして、線路部２２４においては線路部２２５とライン結合し、線路部２２７においては線路部２２８とライン結合することによって、不平衡信号Ｓ１は平衡信号Ｓ２に変換され、この平衡信号Ｓ２は平衡信号端子２４２ａ、２４２ｂから出力される。逆に、平衡信号端子２４２ａ、２４２ｂに平衡信号Ｓ２が入力されると、平衡信号Ｓ２は平衡伝送線路２３９、２３９を伝搬し、不平衡伝送線路２３８にて不平衡信号Ｓ１に変換された後、不平衡信号端子２４１から出力される。

「バラントランス」と題する後記の特許文献３には、以下の記載がある。

図１６（Ａ）、図１６（Ｂ）、図１６（Ｃ）はそれぞれ、特許文献３に記載の図１、図２、図３であり、図１６（Ａ）は、特許文献３の発明のバラントランスの実施の形態の一例を示す回路図であり、図１６（Ｂ）、図１６（Ｃ）は、従来のバラントランスの例を示す回路図である。

高周波信号を伝送する不平衡伝送線路と平衡伝送線路とを接続するバラントランスとしては、分布定数によるものとして伝送線路により構成されるものがある。このような従来のバラントランスの例を図１６（Ｂ）及び図１６（Ｃ）にそれぞれ回路図で示す。

図１６（Ｂ）及び図１６（Ｃ）において、３１０は高周波信号の略１／４波長以下の長さを有する第１の伝送線路部、３１１は第１の伝送線路部３１０と同一平面上で平行もしくは３次元的に平行に配置されて電磁界的に結合した略１／４波長以下の長さを有する第２の伝送線路部、ＩＮは第１の伝送線路部３１０に設けた不平衡端子の一方による入力端子、ＯＵＴ１及びＯＵＴ２は第２の伝送線路部３１１に設けた平衡端子の両方による出力端子である。そして、図１６（Ｂ）に示す例では第２の伝送線路部３１１の中点を接地しており、図１６（Ｃ）に示す例では第２の伝送線路部３１１を接地していない。

従来の伝送線路により構成されたバラントランスは、これら図１６（Ｂ）及び図１６（Ｃ）に示すように、一端を不平衡端子による入力端子ＩＮとし、他端を接地した第１の伝送線路部３１０と、両端を平衡端子による出力端子ＯＵＴ１・ＯＵＴ２とした第２の伝送線路部３１１とを用い、図１６（Ｂ）に示すように第２の伝送線路部３１１の中点を接地するか、或いは図１６（Ｃ）に示すように第２の伝送線路部３１１に接地を設けないという、何れかの構成となっていた。

しかしながら、このような従来のバラントランスにおいては、バラントランスの不平衡端子による入力端子ＩＮに不平衡信号を入力した場合、図１６（Ｂ）及び図１６（Ｃ）に示す例では、何れも入力端子ＩＮと出力端子ＯＵＴ１の相対的な位置関係が近接しているため、入力端子ＩＮと出力端子ＯＵＴ１との間に容量的な結合が生じ、このため、何れもバラントランスの平衡端子による出力端子ＯＵＴ１・ＯＵＴ２より取り出される２つの平衡信号間の逆相からの位相のずれ及び振幅レベルの差が高周波になるにつれて大きくなるという問題点があった。

図１６（Ａ）は特許文献３のバラントランスの実施の形態の一例を示す回路図である。図１６（Ａ）において、３０１は高周波信号の略１／４波長以下の長さを有する第１の伝送線路部、３０２及び３０３は第１の伝送線路部３０１と同一平面上で平行にもしくは３次元的に平行に且つ一直線状に配置されそれぞれ第１の伝送線路部３０１と電磁界的に結合した略１／８波長以下の略等しい長さを有する第２の伝送線路部及び第３の伝送線路部である。ＩＮは第１の伝送線路部３０１の一端に設けた不平衡端子であり、不平衡信号の入力端子となるものである。ＯＵＴ１及びＯＵＴ２は第２の伝送線路部３０２及び第３の伝送線路部３０３の対向する一端同士にそれぞれ設けた平衡端子であり、平衡信号の出力端子となるものである。そして、第１の伝送線路部３０１は一端を不平衡端子ＩＮとし他端を接地すると共に、第２の伝送線路部３０２及び第３の伝送線路部３０３は対向する一端同士をそれぞれ平衡端子ＯＵＴ１・ＯＵＴ２とし他端をそれぞれ接地した構成となっている。なお、これら第１〜第３の伝送線路部３０１〜３０３は誘電体基板の表面又は内部に形成されているが、図１６（Ａ）においては誘電体基板についての図示は省略している。

このような構成の特許文献３の発明のバラントランスは、誘電体基板として複数の誘電体層を積層して形成された誘電体多層基板を用い、第１〜第３の伝送線路部３０１〜３０３を複数の誘電体層を有する多層基板の表面又は内部に形成されたマイクロストリップ線路又はストリップ線路又はコプレーナ線路で形成し、第１〜第３の伝送線路部３０１〜３０３の各他端を誘電体基板の内部に形成したスルーホール導体やビア導体等の貫通導体及び／又は誘電体基板の側面に形成したメタライズ導体層やいわゆるキャスタレーション導体等による端子電極を介して外部の接地と接続して接地することにより、誘電体基板の表面又は内部に小型で高周波信号の伝送特性に優れたバラントランスとして実現することができ、高周波回路と一体的に形成することができる、高周波回路に好適なバラントランスを提供することができる。

特許文献３の発明のバラントランスを形成するに当たり、このような複数の誘電体層を積層して形成された誘電体多層基板をはじめとする誘電体基板やマイクロストリップ線路・ストリップ線路・コプレーナ線路等による第１〜第３の伝送線路部３０１〜３０３、不平衡端子ＩＮ、平衡端子ＯＵＴ１・ＯＵＴ２、貫通導体、端子電極は、周知の高周波用配線基板に使用される種々の材料・形態のものを使用することができる。

「積層バルントランス」と題する後記の特許文献４には、以下の記載がある。

特許文献４の発明は、広帯域、特に１ＧＨｚ以上の高周波においても良好な結合が得られる積層バルントランスを提供することを目的とする。

特許文献４の積層バルントランスは、電磁結合する対をなすλ／４ストリップラインを少なくとも２組以上持つ積層バルントランスであって、電磁結合する対をなすストリップライン間にポリビニルベンジルエーテル化合物を含む非磁性体層を介在させ、前記対をなすストリップラインと前記非磁性体層でなる複合層の上下に、ポリビニルベンジルエーテル化合物に磁性粉末を分散させた磁性体層を設けたことを特徴とする。

このように、ポリビニルベンジルエーテル化合物を有する非磁性体層をストリップライン間に介在させれば、該ポリビニルベンジルエーテル化合物は、比誘電率が２．５〜３．５程度と低く、ストリップライン間の容量成分を減らすことが可能となり、その上、非磁性体であるから、ストリップラインにより発生する磁束の相手側ストリップラインとの鎖交数が増え、これにより結合係数を増大する。また、ポリビニルベンジルエーテル化合物はエポキシ樹脂と同じ製造工程で容易に製造することができる。また、セラミックによる場合のような焼成によるクラックやそりの発生の問題がない。

「磁性フェライト及びそれを用いたコモンモードノイズフィルタ並びにチップトランス」と題する後記の特許文献５には、以下の記載がある。

特許文献５の発明は主成分としてＦｅとＣｏとＺｎの組成比がＦｅ₂Ｏ₃、ＣｏＯ、ＺｎＯ換算で３９．５：５３．０：７．５モル％、３９．５：４８．０：１２．５モル％、２０．０：６７．５：１２．５モル％、２０．０：５５．０：２５．０モル％で囲まれた組成に酸化銅を８〜１４ｗｔ％添加した組成からなる磁性フェライトとするものである。

特許文献５の発明の磁性フェライト及びそれを用いたコモンモードノイズフィルタ並びにチップトランスは、銀電極と同時焼結できる高周波帯域で低損失の磁性フェライトを実現すると共に、これを積層電子部品に用いることにより二つのコイル間で結合係数の大きい高周波用のコモンモードノイズフィルタ並びにチップトランスを実現することができる。

特開２０００−５８３２８号公報（段落００１０〜００１１） 特開２００３−７５３８号公報（段落００１９〜００２０、段落００２４〜００２５、図３） 特開２００３−８３１２号公報（段落０００３〜０００６、段落００１３〜００１５、図１、図２、図３） 特開２００２−３３２１６号公報(段落０００８〜００１０) 特許２００５−３０６６９６号公報（段落０００８〜０００９）

携帯電話等の小型の高周波機器には、より小型化されたバラントランスが要求されると共に、バラントランスの電気的特性として、振幅バランス特性、位相バランス特性等が要求され、所望の電気的特性を満足させるためには、積層された複数のコイルによって構成されるバラントランスでは、コイル間に作用する電磁気的な結合の大きさを適切なものとすることが要求され、コイルを構成する導体の幅、厚さ及び長さ、積層されたコイル間の誘電体層の厚さ、比誘電率及び誘電正接、グランド導体（接地用導体）の配置等によって、積層されたコイル間の電磁気的結合の大きさが影響される。

従来、バラントランスを構成する場合、図１６（Ａ）に示すような回路が一般に用いられ、不平衡信号入力端子Ｐｏｒｔ１をもつ不平衡線路をコイル状にし、平衡信号入力端子Ｐｏｒｔ２をもつ平衡線路、平衡信号入力端子Ｐｏｒｔ３をもつ平衡線路をそれぞれコイル状にして、不平衡線路のコイルと平衡線路のコイルの結合係数を大きくして平衡−不平衡変換を行う。不平衡線路は平衡線路よりも長さが長く、平衡入出力端子Ｐｏｒｔ３をもつ平衡線路側では平衡入出力端子Ｐｏｒｔ２をもつ平衡線路側に比べ結合係数が弱くなり、バラントランスのバランスレベルが低下するため振幅バランス特性、位相バランス特性が低下するという問題がある。

また、図１５に示すように、不平衡線路を２分割した従来のバラントランスの構成では、不平衡線路と平衡線路との間に２つの共振器またはトランスがあると見なせ、２分割された不平衡線路のそれぞれを平衡線路と磁気的に結合させて、バラントランスの特性を得るが、不平衡線路が、コイルが直列に接続された１本の線路で構成されるため、２つの共振器またはトランスは物理的に距離をおいて接続されるので、不平衡信号入力端子Ｐｏｒｔ１に不平衡信号を入力した場合、平衡入出力端子Ｐｏｒｔ２と平衡入出力端子Ｐｏｒｔ３の平衡信号出力には電気的に位相差が生じ、広帯域化することが困難であるという問題があった。

本発明は、上述したような課題を解決するためになされたものであって、その目的は、小型でしかも広帯域のバラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器を提供することにある。

即ち、本発明は、第１層のコイル、第２層のコイル、第３層のコイル及び第４層のコイルが積層されて互いに磁気的に結合し合い、前記第１層、第２層、第３層及び第４層の各コイルの一端がそれぞれ接地され、前記第２層及び前記第３層のコイルが並列に接続されると共にその共通端子に不平衡信号が入力又は出力され、前記第１層のコイルの他端に第１の平衡信号が入力又は出力され、前記第４層のコイルの他端に第２の平衡信号が入力又は出力されるように構成されたバラントランスに係るものである。

また、本発明は、上記のバラントランスが実装基板に実装され、この実装基板に設けられた接地用配線に前記バラントランスの前記各コイルの前記一端が接続されている、バラントランスの実装構造に係るものである。

また、本発明は、上記のバラントランスの実装構造を内蔵した電子機器に係るものである。

本発明のバラントランスによれば、前記第１層〜第４層のコイルが積層されて互いに磁気的に結合し合い、前記第１層〜第４層の各コイルの一端がそれぞれ接地され、前記第２層及び前記第３層のコイルが並列に接続されると共にその共通端子に不平衡信号が入力又は出力され、前記第１層のコイルの他端に第１の平衡信号が入力又は出力され、前記第４層のコイルの他端に第２の平衡信号が入力又は出力されるように構成されているので、前記第２層及び前記第３層のコイルの共通端子に不平衡信号が入力された場合、前記第１層のコイルの他端に出力される平衡信号の位相と、前記第４層のコイルの他端に出力される平衡信号の位相との間には、ずれを生じ難くなり、バラントランスの電気的特性、特に、位相バランス特性を良好なものとすることができる。

また、本発明のバラントランスの実装構造によれば、バラントランスはその前記各コイルの前記一端が、前記実装基板に設けられた前記接地用配線に接続されるような実装構造によって、前記実装基板に実装されるので、バラントランスをより短い長さの導体によって実装基板に電気的に接続し実装することができ、浮遊容量を低減することができる。

また、本発明のバラントランスの実装構造を内蔵した電子機器によれば、バラントランスがより短い長さの導体によって実装基板に電気的に接続し実装されているので、小型化され、浮遊容量が低減され、バランス（振幅、位相）特性の良好なバラントランスを備えた電子機器を提供することができる。

本発明のバラントランスでは、前記第１層、第２層及び第３層のコイルは同一方向に巻回され、前記第４層のコイルは前記同一方向と逆方向に巻回されている構成とするのがよい。前記第１層〜第３層のコイルは同一方向に巻回され、前記第２及び第３のコイルは並列に接続されその前記共通端子に不平衡信号が入力又は出力され、前記第４層のコイルは前記同一方向と逆方向に巻回されているので、前記第２のコイル及び前記第３のコイルによって発生される磁界は強め合うため、前記第１層のコイルと前記第４層のコイルとの電磁気的な結合が強くなり、前記共通端子に不平衡信号が入力された場合、前記第１層のコイルの前記他端から出力される前記第１の平衡信号及び前記第４層のコイルの前記他端から出力される前記第２の平衡信号の出力レベルが高くなる。

前記第１層のコイルの巻回方向は前記第４層のコイルの巻回方向と逆方向であり、前記第１層のコイルと前記第４層のコイルにはそれぞれ逆方向の電流が流れ、前記第１層のコイル及び前記第４層のコイルの各コイルで発生される磁界を打ち消し合う関係にあるが、前記第１層のコイルと前記第４層のコイルとの間に、前記第２のコイル及び前記第３のコイルが配置されているので、前記第１のコイルと前記第４のコイルは物理的な距離が離れているため、上記したような、前記第１層のコイル及び前記第４層のコイルの各コイルで発生される磁界が打ち消し合う関係にあることの磁気的な影響は小さい。従って、電気的特性として、良好な振幅バランス特性及び位相バランス特性をもったバラントランスを実現することができる。

また、前記各コイルの前記一端が内側の端であり、前記各コイルの前記他端が外側の端である構成とするのがよい。前記各コイルの内側の端を前記一端としこれらを接地し、前記各コイルの外側の端を前記他端とし、並列接続された前記第２のコイル及び前記第３のコイルの外側の端を共通端子としてこれに不平衡信号を入力又は出力し、前記第１層のコイルの外側の端に第１の平衡信号を入力又は出力し、前記第４層のコイルの外側の端に第１の平衡信号を入力又は出力するので、前記各コイルの内側の端及び前記各コイルの外側の端と実装基板との間を、より短い長さの導体によって電気的に接続し、即ち、前記各コイルをより短い長さの導体によって実装基板に電気的に接続し、バラントランスを実装することができ、浮遊容量を低減することができる。

また、前記各コイルが誘電体層又は磁性体層を介して積層されており、前記各コイルの前記一端が前記誘電体層又は前記磁性体層に設けられたビアホールを介して電気的に接続されている構成とするのがよい。前記各コイルが前記誘電体層を介して積層されている場合には、比誘電率が大きく誘電正接が小さな値をもつ誘電体によって前記誘電体層を形成することによって、バラントランスの小型化を可能とすることができる。

また、前記各コイルが磁性体層を介して積層されている場合には、バラントランスの内部から外部への磁界の漏洩を低減し、バラントランスの外部から内部への磁界の侵入を低減することができ、磁気雑音を低減させることができる。

更に、前記誘電体層又は前記磁性体層に設けられたビアホールを介して、前記各コイルの前記一端（前記各コイルの内側の端）が電気的に接続されているので、前記各コイルの内側の端と実装基板との間をより短い長さの導体によって電気的に接続し、浮遊容量を低減することができる。

また、前記各コイルのうち最外側のコイルに対向又は対接して第１の磁性体層が設けられている構成とするのがよい。第１の磁性体層が前記各コイルのうち最外側のコイルに対向又は対接して設けられているので、バラントランスの内部から外部への磁界の漏洩を低減し、バラントランスの外部から内部への磁界の侵入を低減することができ、磁気雑音を低減させることができる。

また、前記第１の磁性体層と前記最外側のコイルとの間に誘電体又は磁性体層が介在している構成とするのがよい。前記誘電体層が介在されている場合には、比誘電率が大きく誘電正接が小さな値をもつ誘電体によって前記誘電体層を形成することによって、バラントランスの小型化を可能とすることができる。

また、前記磁性体層が介在されている場合には、バラントランスの内部から外部への磁界の漏洩を低減し、バラントランスの外部から内部への磁界の侵入を低減することができ、磁気雑音を低減させることができる。

また、前記各コイルのうち最内側のコイルに対向又は対接して第２の磁性体層が設けられている構成とするのがよい。第２の磁性体層が前記各コイルのうち最内側のコイルに対向又は対接して設けられているので、バラントランスの内部から外部への磁界の漏洩を低減し、バラントランスの外部から内部への磁界の侵入を低減することができ、磁気雑音を低減させることができる。

従って、バラントランスが実装基板に実装されている場合、バラントランスから実装基板への磁界の侵入、実装基板からバラントランスへの磁界の侵入を防止することができ、磁気雑音の影響を低減することができる。

また、前記第２の磁性体層の少なくとも一部が分離して形成され、この分離箇所を通して前記最内側のコイルの配線が通されている構成とするのがよい。前記最内側のコイルの配線、即ち、バラントランスが実装されるべき実装基板に対向する側に形成されたコイルの内側の端に連接する導体配線が、前記分離箇所を通して実装基板に形成された接地用配線に接続され、より短い長さの導体によってバラントランスと実装基板とが電気的に接続され、浮遊容量を低減することができる。

また、前記第２の磁性体層と前記最内側のコイルとの間に誘電体又は磁性体層が介在している構成とするのがよい。前記誘電体層が介在されている場合には、比誘電率が大きく誘電正接が小さな値をもつ誘電体によって前記誘電体層を形成することによって、バラントランスの小型化を可能とすることができる。

また、前記磁性体層が介在されている場合には、バラントランスの内部から外部への磁界の漏洩を低減し、バラントランスの外部から内部への磁界の侵入を低減することができ、磁気雑音を低減させることができる。

また、前記第１層のコイルの外周を取り囲むように形成された第１の導体層、前記第２層のコイルの外周を取り囲むように形成された第２の導体層、前記第３層のコイルの外周を取り囲むように形成された第３の導体層及び前記第４層のコイルの外周を取り囲むように形成された第４の導体層を有し、前記第１、第２、第３及び第４の導体層が接地されている構成とするのがよい。

このような構成によって、前記第１層〜第４層の各コイルはシールドされ、外来雑音から遮蔽することができ、バラントランスを安定して動作させることができる。また、前記誘電体層又は前記磁性体層に設けられたビアホールを介して、前記第１、第２、第３及び第４の導体層が電気的に接続されているので、このビアホールに連接する導体配線によって、前記第１〜第４の導体層が、バラントランスが実装されるべき実装基板に形成された前記接地用配線に接続され、より短い長さの導体によってバラントランスと実装基板とが電気的に接続され、浮遊容量を低減することができる。

また、前記第１層、第２層、第３層及び第４層のコイルを第１及び第２の組のコイルとして有し、第１組のコイルが前記第１層、第２層、第３層、第４層のコイルの順に第１の方向に積層され、第２組のコイルが前記第１層、第２層、第３層、第４層のコイルの順に前記第１の方向と反対の第２の方向に積層され、前記第１の組の前記第１層のコイルと前記第２の組の前記第１層のコイルとが対向して積層された構成とするのがよい。

前記第１及び第２の組を構成する前記第１層〜第４層の各コイルは、小さな占有面積で積層されて互いに磁気的に結合し合うので、小さな面積領域に、２つの不平衡入出力端子及び４つの平衡入出力端子をもち、２種類の信号の平衡−不平衡変化を並行して同時に行うことができる、小型の広帯域のバラントランスを構成することができる。

本発明のバラントランスの実装構造では、前記バラントランスの各コイルと前記接地用配線との間に絶縁性樹脂が充填されている構成とするのがよい。前記バラントランスの各コイルと、前記実装基板に設けられた前記接地用配線との間に、前記絶縁性樹脂を充填された構成とするので、寄生容量を低減することができ、バラントランスによる平衡出力の位相特性及び通過特性を向上させることができる。

以下、図面を参照しながら本発明による実施の形態について詳細に説明する。

本発明によるバラントランスは、積層された複数のコイルによって構成された積層型バラントランス（以下では、単に「バラントランス」という。）であり、第１〜第４のコイルが積層され互いに磁気的に結合し、第１〜第４の各コイルの一端が接地され、第２、第３のコイルが並列接続されその共通端子（第１の端子）に不平衡信号が入力又は出力され、第１のコイルの他端（第２の端子）に第１の平衡信号が入力又は出力され、第４のコイルの他端（第３の端子）に第２の平衡信号が入力又は出力される。第１〜第３の各コイルは同一方向に巻回され、第４のコイルは逆方向に巻回されている。第１〜第４の各コイルの外周は接地された第１〜第４の導体層によって取り囲まれており、外部の電磁場からシールドされている。実装基板に設けられた接地用配線に第１〜第４の各コイルの一端が接続されバラントランスが実装基板に実装される。

本発明によるバラントランスは以下に説明する構造を有している。

半導体又はセラミックを用いた薄膜プロセスによって形成された４層以上の多層基板の構造をもち、この基板の４層にそれぞれコイルが形成されており、第１配線層には第１のコイル、第２配線層には第２のコイル、第３配線層には第３のコイル、第四配線層には第４のコイルが形成さている。第１のコイル、第２のコイル、第３のコイルは同一方向に巻回され、第４のコイルは、第１のコイル、第２のコイル、第３のコイルの巻回の方向と逆方向に巻回されている。第１のコイル、第２のコイル、第３のコイル、第４のコイルのそれぞれの中心の端（内側の端）で各コイルはビアボールによって互いに電気的に接続されており、各コイルはＧＮＤに電気的に接続された構造を有している。

第１のコイルと第４のコイルを平衡入出力用コイル、第２のコイルと第３のコイルを不平衡入出力用のコイルとして、第２のコイルと第３のコイルは電気的に並列接続されるように形成されるので、第２のコイルと第３のコイルから励起される磁界は強めあうため、平衡入出力用の第１のコイル、第４のコイルとの結合が強くなり、入出力レベルが高くなり、第１のコイルと第４のコイルは互いに電流が打ち消しあう方向に巻回されているが、第１のコイルと第４のコイルとの間に第２のコイルと第３のコイルが存在するため、第１のコイルと第４のコイルは相互に物理的な距離が離れるため、磁気的な影響を小さくしたバラントランス構造となっている。

上記した構造において、多層基板の形で形成されたバラントランスを、モジュールやマザー実装基板等に実装する場合に、モジュールやマザー実装基板等にＧＮＤ接続用の導体配線を設け、銅ポストやバンプ等によってバラントランスをＧＮＤに電気的に接続する構造を有するが、バラントランスとモジュールやマザー実装基板等の間がモールド樹脂（絶縁性樹脂）等で充填された構造を有し、銅ポストやバンプによってバラントランスがＧＮＤに電気的に接続されるため、モジュールやマザー実装基板等の導体配線と、バラントランスの第４のコイルとの間が８０μｍ〜１５０μｍ程度、物理的に離れる構造となっているため、寄生容量が低減され、バラントランス特性を向上させることができる構造となっている。

更に、第１のコイルの上に磁性体（フェライト）を配置するが、第１のコイルと磁性体との間が空間であるか又は絶縁性樹脂等で埋められているかは問わない。更に、第４のコイル側に磁性体を配置するが、（２）で説明した構造を実現するために、多層基板として形成されたバラントランスの導体線路がモジュールやマザー実装基板等の導体配線に干渉しないように、磁性体を２分割して、又は、「コ」の字型に形成して配置し、この磁性体の厚さを５０μｍ〜１００μ程度に抑えて実装されたバラントランス構造とする。

本発明によれば、小型でしかも広帯域のバラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器を提供することができ、バラントランスを、平衡信号と不平衡信号を相互に変換する平衡−不平衡信号変換器や位相変換器等として使用することができ、例えば、特に、携帯電話機等の移動体通信機器に平衡−不平衡信号変換器として実装して好適に使用することができ、これら電子機器の性能を向上させることができる。

実施の形態
図１は、本発明の実施の形態における、バラントランスの構成例を説明する図であり、図１（Ａ）は等価回路を示す図、図１（Ｂ）はバラントランスのコイルの構成例を模式的に示す斜視図である。

本実施の形態おけるバラントランス１０は、図１（Ａ）に示す等価回路によって示され、バラントランス１０は、互いに磁気的に結合するように積層された、第１のコイル（第１の平衡コイル）１１、第２のコイル（第１の不平衡コイル）１２、第３のコイル（第２の不平衡コイル）１３及び第４のコイル（第２の平衡コイル）１４から構成されている。

第１のコイル１１、第２のコイル１２、第３のコイル１３及び第４のコイル１４の各コイルの一端（コイルの内側の端）はグランド（ＧＮＤ）に接地されている。

第１のコイル１１、第２のコイル１２、第３のコイル１３の各コイルは同一方向に巻回され、第４のコイル１４は上記の同一方向と逆方向に巻回されている。なお、第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルを構成する導体の、幅、厚さ、間隔、巻回数は同じである。

第２のコイル１２と第３のコイル１３とは電気的に並列接続されており、第２のコイル１２と第３のコイル１３の他端（コイルの外側の端）は共通端子（第１の端子（不平衡信号入出力端子）１５）に電気的に接続されており、この第１の端子１５に不平衡信号が入力又は出力される。

第１のコイル１１の他端（コイルの外側の端）は第２の端子（第１の平衡信号入出力端子）１６に電気的に接続されており、この第２の端子１６に第１の平衡信号が入力又は出力される。第４のコイル１４の他端（コイルの外側の端）は第３の端子（第２の平衡信号入出力端子）１７に電気的に接続されており、この第３の端子に第２の平衡信号が入力又は出力される。

第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の外周はそれぞれ、図１には図示されていない接地された第１の導体層、第２の導体層、第３の導体層、第４の導体層によって取り囲まれている。

図１（Ｂ）に示すバラントランスのコイルの構成例では、第１のコイル１１、第２のコイル１２、第３のコイル１３の各コイルが右巻に巻回され、第４のコイル１４は左巻に巻回されており、第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルの内側の端はグランド（ＧＮＤ）に共通接地されている。

バラントランスの第１の端子１５に不平衡信号が入力されると、第２の端子１６に第１の平衡信号が出力され、第３の端子１７に第２の平衡信号が出力される。第２のコイル１２と第３のコイル１３とは電気的に並列接続されているので、第１の平衡信号と第２の平衡信号は１８０度の位相差をもった信号となる。

図１に示すように、本実施の形態よるバラントランスは、第１の不平衡コイル１２と第１の平衡コイル１１で構成される第１のトランスコイル、第２の不平衡コイル１３と第２の平衡コイル１４で構成される第２のトランスコイルの２つにより構成され、不平衡信号が第１及び第２のトランスコイルへ並列に入力される。この時、第１及び第２のトランスコイルの各コイルに伝達される信号レベルはそれぞれ１／２となるが、従来技術によるバラントランスでは、不平衡信号が２つのトランスコイルへ直列に入力されるので損失は２倍となるが、本実施の形態よるバラントランスでは従来技術の１／２となる。第１のトランスコイルと第２のトランスコイルには、それぞれ第１の平衡出力線路と第２の平衡出力線路が、電気的位相が１８０度反転した状態で、電気的に接続される。これにより、第１の平衡出力１と第２の平衡出力の出力位相差が１８０度になる。

また、第２の端子１６に第１の平衡信号が入力され、第３の端子１７に第２の平衡信号が入力されると、第１の端子１５に不平衡信号が出力される。

バラントランスは各種の電子機器に実装されて使用され、バラントランスは電子機器を構成する実装マザー基板（又は実装基板）に電気的に接続され実装される。実装マザー基板の信号配線に第１の信号端子、第２の信号端子、第３の信号端子が設けられており、第１の信号端子、第２の信号端子、第３の信号端子はそれぞれ、第１の端子１５、第２の端子１６、第３の端子１７に導体配線によって電気的に接続され、第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルの内側の端は、実装マザー基板に設けられた接地用配線に導体配線によって電気的に接続され、グランド（ＧＮＤ）に共通接地され、バラントランスが実装基板に実装され各種の電子機器に実装される。

図２は、本発明の実施の形態における、バラントランスの層構成を説明する図であり、各層の配置例を示す斜視図である。

図３は、本発明の実施の形態における、バラントランスの構成例を説明する平面図である。図３では、図２に図示された各層の配置を示す平面図であり、図を簡明なものとするために、図２に示すフェライト２１ａ、実装マザー基板２４を省略している。

図２に示すように、本実施の形態おけるバラントランスは、上層部から下層部に向けてｚ方向に、フェライト２１ａ、第１のコイル１１及びＧＮＤ３１、第２のコイル１２及びＧＮＤ３２（図２に図示せず。）、第３のコイル１３及びＧＮＤ３３（図２に図示せず。）、第４のコイル１４及びＧＮＤ３４、フェライト２１ｂ、２１ｃ及び基板配線２２の順に積層されている。ＧＮＤ３１、３２、３３、３４は接地電極層である。

図２に示すように、第１のコイル１１、第２のコイル１２、第３のコイル１３の各コイルは同一方向（右巻方向）に巻回され、第４のコイル１４は上記の同一方向と逆方向（左巻方向）に巻回されており、各コイルを構成する導体の、幅、厚さ、間隔、巻回数は同一である。

第２のコイル１２と第３のコイル１３の各コイルの外側の端は、共通通配線２６によって電気的に接続され共通端子である第１の端子１５に電気的に接続されている。第１のコイル１１の外側の端は第２の端子１６に電気的に接続され、第４のコイル１４の外側の端は第３の端子１７に電気的に接続されている。第１の端子１５、第２の端子１６、第３の端子１７はそれぞれ、図２に図示されていない銅ポスト、ビア等を用いてバラントランスの一部を貫通するように形成された貫通導体によって、実装マザー基板２４に形成された信号入出力用の基板配線端子に電気的に接続されている。第２の端子１６はｙ軸の負方向に配置され、第３の端子１７はｙ軸の正方向に配置されている。

第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルの内側の端は、銅ポスト２５、ビア等によって電気的に接続され、実装マザー基板２４に形成された基板配線２２に電気的に接続され接地されている。

図２、図３に示すように、第１のコイル１１の外周はＧＮＤ３１によって、第２のコイル１２の外周はＧＮＤ３２（図２に図示せず。）によって、第３のコイル１３の外周はＧＮＤ３３（図２に図示せず。）によって、第４のコイル１４の外周はＧＮＤ３４によって囲まれている。接地電極層であるＧＮＤ３１、３２、３３、３４は、図２に図示されていない銅ポスト、ビア等によって電気的に接続され、実装マザー基板２４に形成された基板配線２２に電気的に接続され接地されている。

フェライト２１ａは直接又は絶縁性樹脂２７ａ（図２に図示せず。）を介して第１のコイル１１に積層されている。第１のコイル１１と第２のコイル１２、第２のコイル１２と第３のコイル１３、第３のコイル１３と第４のコイル１４との間には、絶縁性樹脂２７ａ（図２に図示せず。）の層が形成されている。

図２、図３に示すように、実装マザー基板２４に形成された基板配線２２を通すように、少なくとも一部が分離された形でフェライトの層が形成されている。例えば、「コ」の字型、又は、図２に示すように、基板配線２２を挟むようにｘ軸を挟んで、フェライト２１ｂ、フェライト２１ｃの層が実装マザー基板２４の面に形成されている。

実装マザー基板２４と第４のコイル１４との間には、絶縁性樹脂２７ｂ（図２に図示せず。）の層が形成されている。フェライト２１ｂ、フェライト２１ｃの層、基板配線２２は、絶縁性樹脂２７ｂ（図２に図示せず。）の層内の一部に形成する構成としてもよい。

図４は、本発明の実施の形態における、バラントランスの構成例を説明する断面図であり、バラントランスの実装構造の例を説明する断面図であり、である。図４（Ａ）はｘｚ断面図、図４（Ｂ）はｙｚ断面図である。

図４に示すように、実装マザー基板２４の上に、上層部から下層部に向けて、フェライト２１ａ、第１のコイル１１、絶縁性樹脂２７ａ、第２のコイル１２、絶縁性樹脂２７ａ、第３のコイル１３、絶縁性樹脂２７ａ、第４のコイル１４、絶縁性樹脂２７ｂ、フェライト２１ｂ、２１ｃ及び基板配線２２の順に積層されている。

第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルの内側の端は、銅ポスト２５によって電気的に接続され、実装マザー基板２４に形成された基板配線２２に電気的に接続され接地されている。

第１のコイル１１の外周に形成されたＧＮＤ３１、第２のコイル１２の外周に形成されたＧＮＤ３２、第３のコイル１３の外周に形成されたＧＮＤ３３、第４のコイル１４の外周に形成されたＧＮＤ３４は、銅ポスト２９によって電気的に接続され、実装マザー基板２４に形成された基板配線２２に電気的に接続され接地されている。

なお、図２、図３に示した入出力端子（第２のコイル１２と第３のコイル１３の各コイルの外側の端が電気的に接続された第１の端子１５、第１のコイル１１の外側の端が電気的に接続された第２の端子１６、第４のコイル１４の外側の端が電気的に接続された第３の端子１７）のそれぞれは、図４には図示していないが、銅ポスト、ビア等を用いてバラントランスの一部を貫通するように形成された貫通導体によって、実装マザー基板２４に形成された信号入出力用の基板配線端子に電気的に接続されている。

図１〜図４によって説明したように、本実施の形態よるバラントランスを構成する複数の積層されたコイルは、上層部から下層部に向けて、第１の平衡コイル（第１のコイル）１１、第１の不平衡コイル（第２のコイル）１２、第２の不平衡コイル（第３のコイル）１３、第２の平衡コイル（第４のコイル）１４の順で積層されている。

第１の平衡コイル（第１のコイル）１１、第１の不平衡コイル（第２のコイル）１２、第２の不平衡コイル（第３のコイル）１３、第２の平衡コイル（第４のコイル）１４は、薄膜形成、リソグラフィ、ＣＭＰ（化学機械研磨：Chemical Mechanical Polishing）等の半導体プロセスの薄膜技術によって形成される。バラントランスを構成する各コイルの間は、ポリイミド樹脂等の有機材料の絶縁体（絶縁性樹脂２７ａ）によって充填さており、絶縁体の比誘電率は２〜４程度である（比誘電率は、１ＭＨｚ〜１０ＧＨｚにおける値である。）。

第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルの中心又は中心からオフセットした位置でビアホールを介して相互に電気的に接続されている。更に、最上層部の第１のコイル１１の上部には、直接又は数μｍ〜数１０μｍの絶縁層（絶縁性樹脂）を介して、第１のコイル１１以上の面積、厚さ５０μｍ〜１００μｍを有する磁性体（フェライト）２１ａが配置されている。

第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルの中心部（コイルの内側の端）に形成されたランドの間は、高さ０μｍ〜１８０μｍの銅ポスト２５又はバンプ等によって電気的に接続されており、最下層部の第４のコイル１４の内側の端に形成されたランドは、銅ポスト２５又はバンプ等によって、バラントランスが実装されるマザー実装基板２４に形成された線路パターン（基板配線２２）に電気的に接続されている。

このようにして、第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルの中心部（コイルの内側の端）は、マザー実装基板２４に形成された基板配線２２に電気的に接続されている。マザー実装基板２４の基板配線２２によって、各コイルの内側の端は基準ＧＮＤに電気的に接続されている。

同様にして、第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルの外側の端も、各コイルの内側の端と同様にして、マザー実装基板２４に形成された線路パターンに電気的に接続されている。

最下層部の第４のコイル１４とマザー実装基板２４との間には、モールド樹脂（絶縁性樹脂２７ｂ）が充填されており。更に、最下層部の第４のコイル１４とマザー基板２４の間には２つの磁性体（フェライト）２１ｂ、２１ｃが配置され、図２〜図４に示すように、マザー実装基板２４の基板配線２２に干渉しないように、基板配線２２を挟むように、２つのフェライト２１ｂ、２１ｃは分離して配置されている。フェライト２１ｂ、２１ｃの厚みは５０μｍ〜１００μとする。マザー実装基板２４の基板配線２２に干渉しないようにするために、一部が分離している「コ」の字の形状を有するフェライトを、その分離した空間に基板配線２２配置する構成とすることもできる。

以下、本実施の形態おけるバラントランスを構成する各層の材質、寸法を例示する。

第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルの導体線の層厚は１５μｍ、導体線の幅は２０μｍ、導体線間隔は２０μｍであり、Line／Spaceは２０μｍ／２０μｍである。絶縁性樹脂２７ａの比誘電率は３．０、誘電正接は０．０２である（比誘電率、誘電正接は、１ＭＨｚ〜１０ＧＨｚにおける値である。）。最下層部の第４のコイル１４の内側の端に形成されたランドと、マザー実装基板２４に形成された基板配線２２を電気的に接続する銅ポスト２５の高さは１２０μｍである。

最下層部の第４のコイル１４とマザー実装基板２４との間に充填されている絶縁性樹脂２７ｂ（モールド樹脂）の厚みは１２０μｍ、比誘電率は４．０、誘電正接は０．０５である（比誘電率、誘電正接は、１ＭＨｚ〜１０ＧＨｚにおける値である。）。また、マザー実装基板２４はガラスエポキシ基板ＦＲ４であり、基板配線２２の配線幅は１００μｍである。磁性体（フェライト２７ａ、２７ｂ）の厚みは５０μｍ〜１００μｍとする。

次に、本実施の形態によるバラントランスの効果について説明する。

図１〜図３に示す第１の端子（不平衡信号入出力端子）１５から不平衡信号が、第２のコイル（第１の不平衡コイル）１２、第３のコイル（第１の不平衡コイル）１３に並列に入力される。図１〜図３に示すように、最上層部の第１のコイル（第１の平衡コイル）１１と最下層部の第４のコイル（第２の平衡コイル）との間に、第１のコイル１１と同一方向に巻回された第２のコイル１２及び第３のコイル１３が配置され、これら２つのコイルの外側の端はビアホール等で電気的に接続され第１の端子１５に電気的に接続されている。第２のコイル１２と第３のコイル１３は同じ方向に巻回されているので、図４（ｂ）に示すように、磁束密度が増加する。最上層部に第１の平衡コイル（第１のコイル）１１、最下層部に第２の平衡コイル（第４のコイル）１４をそれぞれ配置する。

第１の平衡コイル１１は、第１の不平衡コイル１２及び第２の不平衡コイル１３と同一方向に巻回されており、第２の平衡コイル１４は前記同一方向と逆方向に巻回されている。第１のコイル１１、第２のコイル１２、第３のコイル１３、第４のコイル１４の各コイルの中心部の端（内側に端）はビアホールを介して相互に電気的に接続され、更に銅ポスト２５又はバンプ等でマザー実装基板２４の基板配線２２に電気的に接続され、基準ＧＮＤに電気的に接続されている。

以上説明したような構造をとることによって、以下の効果を奏することができる。

（１）第１及び第２の平衡コイルの間に配置された第１及び第２の不平衡コイルによって、磁束密度が増加するため、第１の平衡コイルと第２の不平衡コイルとの結合係数が増加して損失が低下する。同様に、第２の平衡コイルと第１の不平衡コイルとの結合係数も増加して損失が低下する。これらの効果によってバラントランススレベル、位相差が維持され、平衡出力レベルが向上する。即ち、不平衡信号入出力端子に不平衡信号を入力して場合、第１の平衡信号入出力端子から出力される第１の信号と第２の平衡信号入出力端子から出力される第２の信号との間における、振幅及び位相差を略同一とすることができる。

（２）第１の平衡コイルと第２の平衡コイルは逆方向に巻回されているので、磁束を打ち消してしまうが、第１の平衡コイルと第２の平衡コイルとを離すことによって２つの平衡コイル間の結合を抑えることができる。

（３）バラントランスを構成する各コイルの内側の端が基準ＧＮＤへ銅ポスト又はバンプ等により３０μｍ〜１８０μｍの距離でマザー実装基板に形成された基板配線によって基準ＧＮＤへ電気的に接続されるため、マザー実装基板に形成された基板配線とバラントランスを構成する各コイルとの間の寄生容量が抑制することができる。

（４）マザー実装基板とバラントランスを構成する各コイルとの間に磁性体を挟み込むことによって帯域を低域側にシフトできる。

以上説明した効果を奏することによって、広帯域なバラントランスを実現することができる。

以上説明したバラントランスの構成では、図４に示すように、上層部から下層部に向けて、フェライト２１ａ、第１のコイル１１、絶縁性樹脂２７ａ、第２のコイル１２、絶縁性樹脂２７ａ、第３のコイル１３、絶縁性樹脂２７ａ、第４のコイル１４、絶縁性樹脂２７ｂ、フェライト２１ｂ、２１ｃ及び基板配線２２の順に積層されている。このように、以上説明した構成では、第１のコイル１１に連接してフェライト２１ａが積層され、フェライト２１ｂ、２１ｃが絶縁性樹脂２７ｂを介して第４のコイル１４が積層されている。フェライト２１ｂ、２１ｃ、基板配線２２は、バラントランスの一部として構成されている。

なお、フェライト２１ｂ、２１ｃは、バラントランスの一部として構成されてもよいし、実装マザー基板２４に形成されたものであってもよい。また、基板配線２２は、バラントランスを構成する各コイルの端からの導電配線と実装マザー基板２４に形成されている導電線路とを電気的に接続するための配線であり、バラントランスの一部として構成されてもよいし、実装マザー基板２４に形成されたものであってもよい。

次に、絶縁性樹脂を介して第１のコイルにフェライトが積層され、第４のコイルに連接してフェライトが積層されている構成について説明する。

図５は、本発明の実施の形態における、バラントランスの構成例を説明する図であり、図５（Ａ）は各層の配置を示す斜視図、図５（Ｂ）はバラントランスのコイルの配置例を示す斜視図である。

本実施の形態おけるバラントランスは、図５（Ａ）に示すように、互いに磁気的に結合するようにｚ方向に積層された、第１のコイル（第１の平衡コイル）１１ａ、第２のコイル（第１の不平衡コイル）１２ａ、第３のコイル（第２の不平衡コイル）１３ａ及び第４のコイル（第２の平衡コイル）１４ａから構成されている。

第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａ及び第４のコイル１４ａの各コイルの一端（コイルの内側の端）はグランド（ＧＮＤ）に接地されている。第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａの各コイルは同一方向に巻回され、第４のコイル１４ａは上記の同一方向と逆方向に巻回されている。

第２のコイル１２ａと第３のコイル１３ａとは電気的に並列接続されており、第２のコイル１２ａと第３のコイル１３ａの他端（コイルの外側の端）は、共通配線２６ａによって第１の端子（不平衡信号入出力端子）１５ａに電気的に接続されており、共通端子である第１の端子１５ａに不平衡信号が入力又は出力される。

第１のコイル１１ａの他端（コイルの外側の端）は第２の端子（第１の平衡信号入出力端子）１６ａに電気的に接続されており、この第２の端子１６ａに第１の平衡信号が入力又は出力される。第４のコイル１４ａの他端（コイルの外側の端）は第３の端子（第２の平衡信号入出力端子）１７ａに電気的に接続されており、この第３の端子１７ａに第２の平衡信号が入力又は出力される。

第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａ、第４のコイル１４ａの各コイルの外周はそれぞれ、各コイルと同一の層に形成された接地されたＧＮＤ、即ち、第１の導体層３１ａ、第２の導体層３２ａ、第３の導体層３３ａ、第４の導体層３４ａによって取り囲まれている。

図５（Ｂ）に示すように、第２の端子（第１の平衡信号入出力端子）１６ａはｙ軸の負方向に形成され、第３の端子（第２の平衡信号入出力端子）１７ａはｙ軸の正方向に形成され、第２の端子１６ａと第３の端子１７ａとの間に浮遊容量を生じることはない。

図５に示すバラントランスのコイルの構成例では、第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａの各コイルが右巻に巻回され、第４のコイル１４ａは左巻に巻回されており、第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａ、第４のコイル１４ａの各コイルの内側の端はグランド（ＧＮＤ）に共通接地されている。

バラントランスの第１の端子１５ａに不平衡信号が入力されると、第２の端子１６ａに第１の平衡信号が出力され、第３の端子１７ａに第２の平衡信号が出力される。第２のコイル１２ａと第３のコイル１３ａとは電気的に並列接続されているので、第１の平衡信号と第２の平衡信号は１８０度の位相差をもった信号となる。

本実施の形態よるバラントランスは、第１の不平衡コイル１２ａと第１の平衡コイル１１ａで構成される第１のトランスコイル、第２の不平衡コイル１３ａと第２の平衡コイル１４ａで構成される第２のトランスコイルの２つにより構成され、不平衡信号が第１及び第２のトランスコイルへ並列に入力される。また、第２の端子１６ａに第１の平衡信号が入力され、第３の端子１７ａに第２の平衡信号が入力されると、第１の端子１５ａに不平衡信号が出力される。

バラントランスは各種の電子機器を構成する実装マザー基板（又は実装基板）２４ａに電気的に接続され実装される。実装マザー基板の信号配線に第１の信号端子、第２の信号端子、第３の信号端子が設けられており、第１の信号端子、第２の信号端子、第３の信号端子はそれぞれ、第１の端子１５ａ、第２の端子１６ａ、第３の端子１７ａに導体配線によって電気的に接続され、第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａ、第４のコイル１４ａの各コイルの内側の端は、実装マザー基板２４ａに設けられた接地用配線に導体配線（基板敗戦２２ａ）によって電気的に接続され、グランド（ＧＮＤ）に共通接地され、バラントランスが実装基板に実装され各種の電子機器に実装される。

図５（Ａ）、図５（Ｂ）に示すように、本実施の形態おけるバラントランスは、上層部から下層部に向けてｚ方向に、フェライト２１ｄ、第１のコイル１１ａ及びＧＮＤ３１ａ、第２のコイル１２ａ及びＧＮＤ３２ａ、第３のコイル１３ａ及びＧＮＤ３３ａ、第４のコイル１４ａ及びＧＮＤ３４ａ、フェライト２１ｅ、２１ｆ及び基板配線２２２の順に積層されている。ＧＮＤ３１ａ、３２ａ、３３ａ、３４ａは接地電極層である。

第２のコイル１２ａと第３のコイル１３ａの各コイルの外側の端は、共通通配線２６ａによって電気的に接続され共通端子である第１の端子１５ａに電気的に接続されている。第１のコイル１１ａの外側の端は第２の端子１６ａに電気的に接続され、第４のコイル１４ａの外側の端は第３の端子１７ａに電気的に接続されている。第１の端子１５ａ、第２の端子１６ａ、第３の端子１７ａはそれぞれ、図５に図示されていない銅ポスト、ビア等を用いてバラントランスの一部を貫通するように形成された貫通導体によって、実装マザー基板２４ａに形成された信号入出力用の基板配線端子に電気的に接続されている。第２の端子１６ａ、第３の端子１７ａはそれぞれ、ｙ軸の正、負方向に配置されている。

第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａ、第４のコイル１４ａの各コイルの内側の端は、銅ポスト２５ａ、ビア等によって電気的に接続され、実装マザー基板２４ａに形成された基板配線２２ａに電気的に接続され接地されている。接地電極層であるＧＮＤ３１、３２、３３、３４は、図５に図示されていない銅ポスト、ビア等によって電気的に接続され、実装マザー基板２４ａに形成された基板配線２２ａに電気的に接続され接地されている。

フェライト２１ａは絶縁性樹脂２７ｄ（図５に図示せず。）を介して第１のコイル１１ａに積層されている。第１のコイル１１ａと第２のコイル１２ａ、第２のコイル１２ａと第３のコイル１３ａ、第３のコイル１３ａと第４のコイル１４ａとの間には、絶縁性樹脂２７ａ（図５に図示せず。）の層が形成されている。

図５（Ａ）に示すように、実装マザー基板２４ａに形成された基板配線２２ａを通すように、少なくとも一部が分離された形でフェライトの層が形成されている。例えば、「コ」の字型、又は、図５（Ａ）に示すように、銅ポスト２５ａを挟むようにｘ軸を挟んで、フェライト２１ｅ、フェライト２１ｆの層が第４のコイル１４ａに連接して形成されている。

実装マザー基板２４ａと第４のコイル１４ａとの間には、絶縁性樹脂２７ｂ（図５に図示せず。）の層が形成されている。フェライト２１ｅ、フェライト２１ｆの層、基板配線２２ａは、絶縁性樹脂２７ｂ（図５に図示せず。）の層内の一部に形成する構成としてもよい。

図６は、本発明の実施の形態における、バラントランスの構成例を説明する各層の平面図であり、図６（Ａ）はバラントランスの最上層を構成するフェライト２７ｄの平面図、図６（Ｂ）は最上層のフェライト２７ｄを除外した平面図、図６（Ｃ）は第４のコイル１４ａの下部に形成されるフェライト２７ｅ、２７ｆの平面図である。
る。

図６（Ａ）に示すフェライト２７ｄは、１．７５ｍｍ×１．７５ｍｍの面積を有し、第１のコイル１１ａの面積以上を有している。

図６（Ｂ）、図６（Ｃ）に示すように、第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａ、第４のコイル１４ａの各コイルの内側の端を電気的に接続する銅ポスト２５ａを挟むように、第４のコイル１４ａの下部に、０．７７ｍｍ×１．７５ｍｍの面積を有するフェライト２７ｅ、２７ｆが形成されている。

図７は、本発明の実施の形態における、バラントランスの各層のコイルを含む面の構成例を示す平面図である。

図５、図７に示すように、第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａの各コイルは同一方向（右巻方向）に巻回され、第４のコイル１４ａは上記の同一方向と逆方向（左巻方向）に巻回されており、各コイルを構成する導体の、幅、厚さ、間隔、巻回数は同一である。

図７（Ａ）に示すように、１ｍｍ×１ｍｍの面積部の中心部に形成された８０μｍのランドを一端として、第１のコイル１１ａはＧＮＤ３１ａの内側に形成され、第１のコイル１１ａの外周辺は、ｘ軸の正方向で１１０μｍ、ｘ軸の負方向で１３０μｍ、ｙ軸の正方向で１１０μｍ、ｙ軸の負方向で７０μｍだけ、ＧＮＤ３１ａの内周辺から離れて形成されている。

図７（Ｂ）に示すように、１ｍｍ×１ｍｍの面積部の中心部に形成された８０μｍのランドを一端として、第２のコイル１２ａはＧＮＤ３２ａの内側に形成され、第２のコイル１２ａの外周辺は、ｘ軸の正方向で１１０μｍ、ｘ軸の負方向で１３０μｍ、ｙ軸の正方向で１１０μｍ、ｙ軸の負方向で７０μｍだけ、ＧＮＤ３２ａの内周辺から離れて形成されている。

図７（Ｃ）に示すように、１ｍｍ×１ｍｍの面積部の中心部に形成された８０μｍのランドを一端として、第３のコイル１３ａはＧＮＤ３３ａの内側に形成され、第３のコイル１３ａの外周辺は、ｘ軸の正方向で１１０μｍ、ｘ軸の負方向で１３０μｍ、ｙ軸の正方向で１１０μｍ、ｙ軸の負方向で７０μｍだけ、ＧＮＤ３ａの内周辺から離れて形成されている。

図７（Ｄ）に示すように、１ｍｍ×１ｍｍの面積部の中心部に形成された１４０μｍのランドを一端として、第４のコイル１４ａはＧＮＤ３４ａの内側に形成され、第２のコイル１４ａの外周辺は、ｘ軸の正方向で１１０μｍ、ｘ軸の負方向で１３０μｍ、ｙ軸の正方向で７０μｍ、ｙ軸の負方向で１１０μｍだけ、ＧＮＤ３４ａの内周辺から離れて形成されている。

図７（Ｅ）は、第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａ、第４のコイル１４ａの各コイルの導体（導体線）幅と導体（導体線）の間隔を模式的に示す図であり、導体線の層厚は２０μｍ、導体線の幅は２０μｍ、導体線間隔は２０μｍであり、Line／Spaceは２０μｍ／２０μｍである。

なお、ＧＮＤ３１ａ、ＧＮＤ３２ａ、ＧＮＤ３３ａ、ＧＮＤ３４ａはそれぞれ、ｘ軸に沿った長さ１．６８ｍｍ、ｙ軸に沿った長さ１．６６ｍｍの内周、導体層の厚さ２０μｍ、導体層の幅５０μｍ以上を有している。

図８は、本発明の実施の形態における、バラントランスの構成例を説明する断面図であり、バラントランスの実装構造の例を説明する断面図である。図８（Ａ）はｘｚ断面図、図８（Ｂ）はｙｚ断面図である。

図８に示すように、実装マザー基板２４ａの上に、上層部から下層部に向けて、フェライト２１ｄ、絶縁性樹脂２７ａ、第１のコイル１１ａ、絶縁性樹脂２７ａ、第２のコイル１２ａ、絶縁性樹脂２７ａ、第３のコイル１３ａ、絶縁性樹脂２７ａ、第４のコイル１４ａ、フェライト２１ｂ、２１ｃ、絶縁性樹脂２７ｂ、基板配線２２ａの順に積層されている。

なお、フェライト２１ｄの厚さは５０μｍ、フェライト２１ｄに連接する絶縁性樹脂２７ａの厚さは４０μｍであり、第１のコイル１１ａ、絶縁性樹脂２７ａ、第２のコイル１２ａ、絶縁性樹脂２７ａ、第３のコイル１３ａ、絶縁性樹脂２７ａ、第４のコイル１４ａの各層が２０μｍの厚さで形成され、フェライト２１ｂ、２１ｃが５０μｍの厚さで形成され、基板配線２２ａが３０μｍの厚さで形成され、絶縁性樹脂２７ｂが２１０μｍの厚さで形成されている。

第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａ、第４のコイル１４ａの各コイルの内側の端は、銅ポスト２５ａによって電気的に接続され、実装マザー基板２４ａに形成された基板配線２２ａに電気的に接続され接地されている。

第１のコイル１１ａの外周に形成されたＧＮＤ３１ａ、第２のコイル１２ａの外周に形成されたＧＮＤ３２ａ、第３のコイル１３ａの外周に形成されたＧＮＤ３３ａ、第４のコイル１４ａの外周に形成されたＧＮＤ３４ａは、銅ポスト２５ｂによって電気的に接続され、実装マザー基板２４ａに形成された基板配線２２ａに電気的に接続され接地されている。

図５〜図８において、第１のコイル１１ａ、第２のコイル１２ａ、第３のコイル１３ａ、第４のコイル１４ａの各コイルの導体線の層厚は２０μｍ、導体線の幅は２０μｍ、導体線間隔は２０μｍであり、Line／Spaceは２０μｍ／２０μｍである。絶縁性樹脂２７ａの比誘電率は３．０、誘電正接（ｔａｎδ）は０．００８である（比誘電率、誘電正接は、１ＭＨｚ〜１０ＧＨｚにおける値である。）。最下層部の第４のコイル１４ａの内側の端に形成されたランドと、基板配線２２ａを電気的に接続する銅ポスト２５ａの高さは２１０μｍである。

最下層部の第４のコイル１４ａとマザー実装基板２４ａ（図８に図示せず。）との間に充填されている絶縁性樹脂２７ｂ（モールド樹脂）の厚みは２１０μｍ、比誘電率は３。３、誘電正接（ｔａｎδ）は０．０８である（比誘電率、誘電正接は、１ＭＨｚ〜１０ＧＨｚにおける値である。）。

なお、図５〜図７に示した入出力端子（第２のコイル１２ａと第３のコイル１３ａの各コイルの外側の端が電気的に接続された第１の端子１５ａ、第１のコイル１１ａの外側の端が電気的に接続された第２の端子１６ａ、第４のコイル１４ａの外側の端が電気的に接続された第３の端子１７ａ）のそれぞれは、図８には図示していないが、銅ポスト、ビア等を用いてバラントランスの一部を貫通するように形成された貫通導体によって、実装マザー基板２４ａに形成された信号入出力用の基板配線端子に電気的に接続されている。

以上説明したバラントランスの構成では、図５〜図８に示すように、上層部から下層部に向けて、フェライト２１ｄ、第１のコイル１１ａ、絶縁性樹脂２７ａ、第２のコイル１２ａ、絶縁性樹脂２７ａ、第３のコイル１３ａ、絶縁性樹脂２７ａ、第４のコイル１４ａ、フェライト２１ｅ、２１ｆ、絶縁性樹脂２７ｂ、基板配線２２ａの順に積層されている。

このように、以上説明した構成では、絶縁性樹脂２７ａを介して第１のコイル１１ａにフェライト２１ｄが積層され、第４のコイル１４ａに連接してフェライト２１ｅ、２１ｆが積層されている。フェライト２１ｅ、２１ｆ、基板配線２２ａは、バラントランスの一部として構成されている。

なお、基板配線２２ａは、バラントランスを構成する各コイルの内側の端からの導電配線と実装マザー基板２４ａに形成されている導電線路とを電気的に接続するための配線であり、バラントランスの一部として構成されてもよいし、実装マザー基板２４ａに形成されたものであってもよい。

図５〜図８に示す例では、一部の寸法を図示しているが、２辺をそれぞれ２ｍｍ以下とし、高さを０．４ｍｍ以下であるバラントランスを作製することができる。

図９は、本発明の実施の形態における、フェライトの周波数特性を示す図であり、図示されたフェライトの複素透磁率（μ’、μ”）の周波数特性は、カタログ（戸田工業社の製品ＴＦＧ９５２）値である。

図９に示す周波数特性は、磁性体の効果によってバラントランスの動作周波数を低くすることができ、適用周波数帯を低くすることができることを示している。

次に、図１０、図１１によって、本発明の実施の形態における、バラントランスの特性例について説明する。

図１０は、本発明の実施の形態における、バラントランスの特性例を説明する図である。

図１１は、本発明の実施の形態における、バラントランスの特性の計算条件を説明する図である。

図１０に示す結果は、図１１に示す構成（（Ａ１）〜（Ａ４）については、図５〜図９に示す構成を参照。）に基づいて、本実施の形態、従来技術の構成例について、有限要素法による３次元電磁界シミュレータ（アンソフト社のＨＦＳＳ Ｖｅｒ１０．１を使用しと。）によって得られた計算結果である。

図１１、（Ａ１）〜図１１（Ａ４）は、図７に示す平衡コイル及び不平衡コイルの平面図であり、図１１（Ａ１）は第１層コイルであり、第１の平衡コイル１１ａ及びＧＮＤ３１ａを示し、図１１（Ａ２）は第２層コイルであり、第１の不平衡コイル１２ａ及びＧＮＤ３２ａを示し、図１１（Ａ３）は第３層コイルであり、第２の不平衡コイル１３ａ及びＧＮＤ３３ａを示し、図１１（Ａ４）は第４層コイルであり、第２の平衡コイル１１４及びＧＮＤ３４ａを示している。

本実施の形態では先に説明したように、バラントランスは、積層された第１層コイル〜第４層コイル（図１１（Ａ１）〜図１１（Ａ４））から構成されており、第１の平衡コイル１１ａ、第１の不平衡コイル１２ａ、第２の不平衡コイル１３ａ、第２の平衡コイル１１４のそれぞれの内側端は、共通接続され基準ＧＮＤに接続されており、第１の不平衡コイル１２ａ及び第２の不平衡コイル１３ａの外側端が共通接続された第１の端子１５ａを不平衡入出力端子とし、第２の端子１６ａ（第１の平衡コイル１１ａの外側端）を第１の平衡入出力端子とし、第３の端子１７ａ（第２の平衡コイル１４ａの外側端）を第２の平衡入出力端子としている。

第１の平衡コイル１１ａ、第１の不平衡コイル１２ａ、第２の不平衡コイル１３ａ、第２の平衡コイル１４ａの内径は１ｍｍ□である。第１の平衡コイル１１ａ、第１の不平衡コイル１２ａ、第２の不平衡コイル１３ａの各コイルは同一方向に巻回されたコイルであり、第２の平衡コイル１４ａは上記同一方向と反対方向に巻回されたコイルである。第１の平衡コイル１１ａ、第１の不平衡コイル１２ａ、第２の不平衡コイル１３ａ、第２の平衡コイル１４ａの各コイルを構成する導体線の幅は２０μｍ、導体線幅は２０μｍであり、Line/Spaceは２０μｍ／２０μｍである。

図１１（Ｂ１）〜図１１（Ｂ３）は、従来技術の構成例における平衡コイル及び不平衡コイルを示す平面図、図１１（Ｂ４）は従来技術の構成例におけるバラントランスの等価回路を示している。

図１１（Ｂ３）に示すように、第１の不平衡コイル１２ｃ、第２の不平衡コイル１３ｃ、第１の平衡コイル１１ｃ、第２の平衡コイル１４の各コイルの内径は１ｍｍ□である。第１の不平衡コイル１２ｃ、第２の不平衡コイル１３ｃ、第１の平衡コイル１１ｃ、第２の平衡コイル１４の各コイルは、同一方向に巻回（巻回数＝１５）されたコイルであり、各コイルを構成する導体線の幅は２０μｍ、導体線幅は２０μｍであり、Line/Spaceは２０μｍ／２０μｍである。

図１１（Ｂ１）〜図１１（Ｂ４）に示すコイル１１ｃ、１２ｃ、１３ｃ、１４ｃの各コイルの巻回数は、図１１（Ａ１）〜図１１（Ａ４）に示すコイル１１ａ、１２ａ、１３ａ、１４ａの各コイルの巻回数の２倍以上である。

従来技術の構成例では、バラントランスは、積層された第１層コイルと第２層コイルから構成されている。第１層コイルは、同一層に０．１ｍｍ離れて形成された第１の不平衡コイル１２ｃと第２の不平衡コイル１３ｃから構成され、第２層コイルは、同一層に０．１ｍｍ離れて形成された第１の平衡コイル１１ｃと第２の平衡コイル１４から構成されている。

図１１（Ｂ１）に示すように、第１の不平衡コイル１２ｃと第２の不平衡コイル１３ｃは、ＧＮＤ３２ｂによって囲まれた部位（面積：２．４８ｍｍ×４．７６ｍｍ）に設けられている。第１の不平衡コイル１２ｃの内側端１２ｃ−２と第２の不平衡コイル１３ｃの内側端１３ｃ−２は接続されており（図中の点線で示す。）、第２の不平衡コイル１３ｃの外側端１３ｃ−１は基準ＧＮＤに接続されている。

図１１（Ｂ２）に示すように、第１の平衡コイル１１ｃと第２の平衡コイル１４ｃは、ＧＮＤ３１ｂによって囲まれた部位（面積：２．４８ｍｍ×４．７６ｍｍ）に設けられている。第１の平衡コイル１１ｃの外側端１１ｃ−１、第２の平衡コイル１４ｃの外側端１４ｃ−１は基準ＧＮＤに接続されている。

図１１（Ｂ４）の等価回路に示すように、従来技術の構成例におけるバラントランスは、積層された第１層コイルと第２層コイルから構成されており、第１の不平衡コイル１２ｃの外側端１２ｃ−１を不平衡信号Ｓ１ａの不平衡入出力端子とし、第１の平衡コイル１１ｃの内側端１１ｃ−２を平衡信号Ｓ２ａの第１の平衡入出力端子とし、第２の平衡コイル１４ｃの内側端１４ｃ−２を平衡信号Ｓ２ｂの第２の平衡入出力端子としている。

図１０において、図１０（Ａ）は平衡出力の位相を示す図であり、第１の端子１５ａに不平衡信号を入力した場合の、第２の端子１６ａにおける第１の平衡出力の位相、第３の端子１７ａにおける第２の平衡出力の位相を示し、図１０（Ｂ）は通過特性を示す図であり、実線は本実施の形態における通過特性、点線は従来技術の構成例における通過特性を示している。

図１０（Ａ）から明らかなように、第１の端子（不平衡信号入出力端子）１５ａに不平衡信号を入力させた場合、第２の端子（第１の平衡信号入出力端子）１６ａからの出力信号と第３の端子（第２の平衡信号入出力端子）１７ａからの出力信号との位相差が１８０度となっていることがわかり、また、図１０（Ｂ）に示す実線から明らかなように、挿入損失は、５０ＭＨｚ〜５００ＭＨｚにわたって−２ｄＢ以下であり、バラントランスとして良好な特性が得られている。

図１０（Ｂ）に示す実線と点線との比較から、コイルサイズ（巻回数）を大きくしている従来技術の構成例における通過特性（点線で示す。）では、本実施の形態に比べて低周波数帯での通過特性の低下が大きいことが明らかであり、従来技術の構成例では低周波数域側をカバーすることができない。本実施の形態における通過特性（実線で示す。）は良好であり、低周波数域側をカバーすることができる。

図１２は、本発明の実施の形態における、バラントランスの構成の変形例を説明する図であり、図１２（Ａ）は等価回路を示す図、図１２（Ｂ）はバラントランスのコイルの構成例を示す斜視図である。

図１２に示すように、本実施の形態におけるバラントランスは、図１に示すバラントランスを構成するコイルと同様の構成を有する第１組のコイルと第２組のコイルとを有している。

第１組のコイルは、上層部から下層部に向けて配置された、第１のコイル（第１の平衡コイル）１１ａ、第２のコイル（第１の不平衡コイル）１２ａ、第３のコイル（第２の不平衡コイル）１３ａ、第４のコイル（第２の平衡コイル）１４ａを有し、第１の端子（不平衡信号入出力端子）１５ａ、第２の端子（第１の平衡信号入出力端子）１６ａ、第３の端子（第２の平衡信号入出力端子）１７ａを有している。

第２組のコイルは、下層部から上層部に向けて配置された、第１のコイル（第１の平衡コイル）１１ｂ、第２のコイル（第１の不平衡コイル）１２ｂ、第３のコイル（第２の不平衡コイル）１３ｂ、第４のコイル（第２の平衡コイル）１４ｂを有し、第１の端子（不平衡信号入出力端子）１５ｂ、第２の端子（第１の平衡信号入出力端子）１６ｂ、第３の端子（第２の平衡信号入出力端子）１７ｂを有している。

第１の組の第１のコイル１１ａと第２の組の第１のコイル１１ｂとが対向して積層されている。

図１３は、本発明の実施の形態における、バラントランスの変形例におけるコイルの配置例を示す斜視図である。

図１３に示す簡略化図示及び斜視図のように、第１のコイル１１ａ、１１ｂ、第２のコイル１２ａ、１２ｂ、第３のコイル１３ａ、１３ｂ、第４のコイル１４ａ、１４ｂの各コイルの内側の端は、電気的に共通接続されており、実装マザー基板に形成された基板配線に電気的に接続され基準ＧＮＤに電気的に接続されること、図１３に図示されないが、各コイルがＧＮＤ（接地電極層）に取り囲まれて配置されていること等は、先述した実施の形態と同じである。また、第２の端子１６ａ、１６ｂはｙ軸の負方向、第３の端子１７ａ、１７ｂはｙ軸の正方向に配置されている。第２の端子１６ａと第３の端子１７ａとの間、及び、第２の端子１６ｂと第３の端子１７ｂとの間に浮遊容量を生じることはない。

図１２、図１３に示すバラントランスの構成の変形例によれば、バラントランスのコイルを形成する２つの不平衡信号入出力端子と、４つの平衡信号入出力端子とを有しており、２つの不平衡信号を入力して、４つの平衡信号を出力する信号処理、又は、逆の信号処理を実行することができ、平衡―不平衡信号変換処理を同時に並行して実行することができる。

例えば、上記の第１組及び第２のコイルによって、平衡信号を不平衡信号に変換すること、上記の第１組のコイルによって、平衡信号を不平衡信号に変換し、上記の第２組のコイルによって、不平衡信号を平衡信号に変換すること等のように、並行した信号処理を実行することができる。

上記の変形例では、バラントランスのコイルを形成する領域の厚さが増大するものの、バラントランスのコイルを形成する領域の面積を増大させることなく、バラントランスを形成することができ、平衡―不平衡信号変換を並行して実行することができる。

図１４は、本発明の実施の形態における、バラントランスの実装構造が内蔵された電子機器の例を示し、バラントランスが実装された電子機器の例を説明する図である。

先述した実施の形態によるバラントランスは、各種の電子機器に実装することができ、図１４に示すように、不平衡信号を出力する回路３６の出力信号を、バラントランスの第１の端子（不平衡信号入出力端子）１５に入力して、バラントランスによって変換され生成された平衡信号を、第２の端子（第１の平衡信号入出力端子）１６、第３の端子（第２の平衡信号入出力端子）１７から、平衡信号が入力される回路３８に出力して、この回路３８において所望の信号処理を実行することができる。

また、逆に、回路３８から出力される平衡信号をバラントランスの第２の端子１６、第３の端子１７に出力し、バラントランスによって変換され生成された不平衡信号を第１の端子１５から、回路３６に出力して、この回路３６において所望の信号処理を実行することもできる。

以上説明したように、本発明によるバラントランスは、薄膜プロセスを用いて形成された４層以上の薄膜層を有する半導体若しくはセラミック基板等として製作することができ、各薄膜層にはコイルが形成されており、上層部側から第１層から第３層目までに形成されたコイルは同一方向に巻回されており、第４層目のコイルは前記同一方向と逆方向に巻回されている。第１層目から第４層目の各コイルの中心の端（内側の端）はビアホール又はスルーホールで接続され、最下層部の第４層目の内側に形成された実装用のランドは、バラントランスが実装されるプリント基板（実装基板）等に形成された導体配線に電気的に接続され、基準となるＧＮＤに電気的に接地配線される。

第１層目のコイルの上部に第１層目のコイルのサイズよりも大きい（例えば、第１層目のコイルよりも１００μｍ程度大きい）サイズのフェライトを実装して、更に最下層部の第４層目のコイルにもフェライトを実装するが、ＧＮＤ用の配線を干渉しないように、このフェライトは少なくとも一部が分離された形状で、例えば、２つに分かれて形成されている。

バラントランスのコイルを積層する積層方法は、差動入出力側のコイル（即ち、第１の平衡コイル、第２の平衡コイル）の一方を最上層部に、他方を最下層部に形成し、シングル入出力側のコイル（即ち、第１の不平衡コイル、第２の不平衡コイル）を、差動入出力側のコイルの間に形成する。

即ち、最上層部から最下層部に向けて、第１の平衡コイル、第１の不平衡コイル、第２の不平衡コイル、第２の平衡コイルの順に、又は、第２の平衡コイル、第２の不平衡コイル、第１の不平衡コイル、第１の平衡コイルの順に積層され、第１の不平衡コイルと第２の不平衡コイルとが電気的に並列接続されるように形成される。

このような構成によってシングル入出力側のインダクタンスは強め合うので差動入出力側のコイルの結合度が高くなる。

以上説明したように本発明により、小型で広帯域のバラントランスを構成することができ、これにより、従来、帯域所望毎にバラントランスを必要としていたが、広帯域化が可能であるため、部品点数を削減できるため、コスト削減に貢献することが可能となり、各種の電子機器を低コストで製作することができる。また、バラントランスを構成する各層を、電子機器を構成する基板（高周波回路等が形成されている。）の内部又は表面に順次形成して、バラントランスを電子機器に内蔵して実装する構成とすることもできる。

なお、バラントランスを構成する各層は、多層配線構造を有する半導体デバイスや部品の製造に従来使用されている各種の技術によって形成することができ、使用される周波数又は周波数帯域に応じて、適切な導電体材料や誘電体材料を使用して、好適な特性を有するバラントランスを製造することができる。

以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形や改良等が可能である。例えば、バラントランスの誘電体層を構成する絶縁性樹脂はその比誘電率、誘電正接に基づいて、誘電体材料が選択され、使用される周波数又は周波数帯域、目的とする用途に合致するように、その目的を達成できるように必要に応じて任意に適切に設定することができる。バラントランスの各コイルを構成する導体の長さ、幅、厚さについても、同様に、使用される周波数又は周波数帯域、目的とする用途に合致するように、その目的を達成できるように必要に応じて任意に適切に設定することができる。

以上説明したように、本発明によれば、平衡信号と不平衡信号を相互に変換する平衡−不平衡信号変換器や位相変換器として、特に、好適に携帯電話機等の移動体通信機器に使用することができる、小型で広帯域のバラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器を提供することができる。

本発明の実施の形態における、バラントランスの構成例を説明する図であり、（Ａ）は等価回路を示す図、（Ｂ）はバラントランスのコイルの構成例を示す斜視図である。 同上、バラントランスの層構成を説明する図であり、各層の配置例を示す斜視図である。 同上、バラントランスの構成例を説明する平面図である。 同上、バラントランスの構成例、バラントランスの実装構造の例を説明する断面図であり、（Ａ）はｘｚ断面図、（Ｂ）はｙｚ断面図である。 同上、バラントランスの構成例を説明する図であり、（Ａ）は各層の配置を示す斜視図、（Ｂ）はバラントランスのコイルの配置例を示す斜視図である。 同上、バラントランスの構成例を説明する各層の平面図である。 同上、バラントランスの各層のコイルを含む面の構成例を示す平面図である。 同上、バラントランスの構成例、バラントランスの実装構造の例を説明する断面図であり、（Ａ）はｘｚ断面図、（Ｂ）はｙｚ断面図である。 同上、フェライトの周波数特性を示す図である。 同上、バラントランスの特性を説明する平面図であり、（Ａ）は平衡出力の位相を示す図、（Ｂ）は通過特性を示す図である。 同上、バラントランスの特性の計算条件を説明する図である。 同上、バラントランスの構成の変形例を説明する図であり、（Ａ）は等価回路を示す図、（Ｂ）はバラントランスのコイルの構成例を示す斜視図である。 同上、バラントランスの変形例におけるコイルの配置例を示す斜視図である。 同上、バラントランスの実装構造が内蔵された電子機器の例を示し、バラントランスが実装された電子機器の例を説明する図である。 従来技術における、バラントランスの電気価回路を示す図である。 同上、バラントランスの例を示す回路図である。

符号の説明

１０…バラントランス、１１、１１ａ、１１ｂ、１１ｃ…第１のコイル、
１２、１２ａ、１２ｂ、１２ｃ…第２のコイル、２２、２２ａ…基板配線、
１３、１３ａ、１３ｂ、１３ｃ…第３のコイル、１５、１５ａ、１５ｂ…第１の端子、
１４、１４ａ、１４ｂ、１４ｃ…第４のコイル、１６、１６ａ、１６ｂ…第２の端子、
１１ｃ−１、１２ｃ−１、１３ｃ−１、１４ｃ−１…外側端、２６、２６ａ…共通配線、
１１ｃ−２、１２ｃ−２、１３ｃ−２、１４ｃ−２…内側端、
１７、１７ａ、１７ｂ…第３の端子、２４、２４ａ…実装マザー基板、
２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ、２１ｆ…フェライト、
２７ａ、２７ｂ…絶縁性樹脂、２５、２５ａ、２５ｂ、２９…銅ポスト、
３１、３１ａ、３１ｂ、３２、３２ａ、３２ｂ、３３、３３ａ、３４、３４ａ…ＧＮＤ、
３６…不平衡信号を出力する回路、３８…平衡信号が入力される回路

Claims (14)

1. 第１層のコイル、第２層のコイル、第３層のコイル及び第４層のコイルが積層されて互いに磁気的に結合し合い、
   前記第１層、第２層、第３層及び第４層の各コイルの一端がそれぞれ接地され、
   前記第２層及び前記第３層のコイルが並列に接続されると共にその共通端子に不平衡信号が入力又は出力され、
   前記第１層のコイルの他端に第１の平衡信号が入力又は出力され、
   前記第４層のコイルの他端に第２の平衡信号が入力又は出力される
   ように構成されたバラントランス。
2. 前記第１層、第２層及び第３層のコイルは同一方向に巻回され、前記第４層のコイルは前記同一方向と逆方向に巻回されている、請求項１に記載のバラントランス。
3. 前記各コイルの前記一端が内側の端であり、前記各コイルの前記他端が外側の端である、請求項１に記載のバラントランス。
4. 前記各コイルが誘電体層又は磁性体層を介して積層されており、前記各コイルの前記一端が前記誘電体層又は前記磁性体層に設けられたビアホールを介して電気的に接続されている、請求項３に記載のバラントランス。
5. 前記各コイルのうち最外側のコイルに対向又は対接して第１の磁性体層が設けられている、請求項１に記載のバラントランス。
6. 前記第１の磁性体層と前記最外側のコイルとの間に誘電体又は磁性体層が介在している、請求項５に記載のバラントランス。
7. 前記各コイルのうち最内側のコイルに対向又は対接して第２の磁性体層が設けられている、請求項１に記載のバラントランス。
8. 前記第２の磁性体層の少なくとも一部が分離して形成され、この分離箇所を通して前記最内側のコイルの配線が通されている、請求項７に記載のバラントランス。
9. 前記第２の磁性体層と前記最内側のコイルとの間に誘電体又は磁性体層が介在している、請求項７に記載のバラントランス。
10. 前記第１層のコイルの外周を取囲むように形成された第１の導体層、前記第２層のコイルの外周を取囲むように形成された第２の導体層、前記第３層のコイルの外周を取囲むように形成された第３の導体層及び前記第４層のコイルの外周を取囲むように形成された第４の導体層を有し、前記第１、第２、第３及び第４の導体層が接地されている、請求項１に記載のバラントランス。
11. 前記第１層、第２層、第３層及び第４層のコイルを第１及び第２の組のコイルとして有し、第１組のコイルが前記第１層、第２層、第３層、第４層のコイルの順に第１の方向に積層され、第２組のコイルが前記第１層、第２層、第３層、第４層のコイルの順に前記第１の方向と反対の第２の方向に積層され、前記第１の組の前記第１層のコイルと前記第２の組の前記第１層のコイルとが対向して積層された、請求項１に記載のバラントランス。
12. 請求項１から請求項１１に記載の何れか１項に記載のバラントランスが実装基板に実装され、この実装基板に設けられた接地用配線に前記バラントランスの前記各コイルの前記一端が接続されている、バラントランスの実装構造。
13. 前記バラントランスの各コイルと前記接地用配線との間に絶縁性樹脂が充填されている、請求項１２に記載のバラントランスの実装構造。
14. 請求項１２又は１３の何れか１項に記載のバラントランスの実装構造を内蔵した電子機器。

Images