CN110770895B - 用于降低损耗的具有图案化射频屏蔽结构的片上耦合电容器 - Google Patents

用于降低损耗的具有图案化射频屏蔽结构的片上耦合电容器 Download PDF

Info

Publication number
CN110770895B
CN110770895B CN201880040604.5A CN201880040604A CN110770895B CN 110770895 B CN110770895 B CN 110770895B CN 201880040604 A CN201880040604 A CN 201880040604A CN 110770895 B CN110770895 B CN 110770895B
Authority
CN
China
Prior art keywords
ground plane
plane portion
patterned
capacitor
signal path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880040604.5A
Other languages
English (en)
Other versions
CN110770895A (zh
Inventor
成海涛
金章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN110770895A publication Critical patent/CN110770895A/zh
Application granted granted Critical
Publication of CN110770895B publication Critical patent/CN110770895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/0057—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using diplexing or multiplexing filters for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电容器射频(RF)屏蔽结构可以包括部分地围绕RF信号路径中的耦合电容器的接地平面。接地平面可以包括在RF信号路径的正端子与RF信号路径的负端子之间延伸的第一接地平面部分。接地平面可以包括在RF信号路径的正端子与负端子之间延伸的第二接地平面部分。第二接地平面部分可以与第一接地平面部分相对。电容器RF屏蔽结构还可以包括电接触第一接地平面部分和/或第二接地平面部分的图案化屏蔽层。图案化屏蔽层可以电断开在图案化屏蔽层之上的返回电流路径，以将返回电流限制为在第一接地平面部分或第二接地平面部分之上流动。

Description

用于降低损耗的具有图案化射频屏蔽结构的片上耦合电容器
相关申请的交叉引用
本申请要求于2017年6月20日提交的题为“ON-CHIP CAPACITOR WITH PATTERNEDRADIO FREQUENCY SHIELDING STRUCTURE FOR LOWER LOSS”的美国临时专利申请No.62/522,440的权益，其全部公开内容通过引用明确地并入本文。
技术领域
本公开的各方面涉及半导体器件，并且更具体地涉及具有图案化射频(RF)屏蔽结构的片上耦合电容器。
背景技术
由于成本和功耗的考虑，移动射频(RF)芯片设计(例如，移动RF收发器)已经迁移到深亚微米工艺节点。通过增加电路功能来支持通信增强(诸如载波聚合)，移动RF收发器的设计复杂性进一步复杂化。用于移动RF收发器的其他设计挑战包括无源器件的使用，这直接影响模拟/RF性能考虑因素，包括失配、噪声和其他性能考虑因素。
无源器件可能涉及高性能电容器组件。例如，模拟集成电路使用各种类型的无源器件，诸如集成电容器。这些集成电容器可以包括金属氧化物半导体(MOS)电容器、pn结电容器、金属绝缘体金属(MIM)、多对多电容器、金属氧化物金属(MOM)电容器以及其他类似的电容器结构。MOM电容器也被称为竖直平行板(VPP)电容器、自然竖直电容器(NVCAP)、横向磁通电容器、梳状电容器以及叉指电容器。相对于其他电容器结构，MOM电容器展现出有益的特性，包括高电容密度、低寄生电容、出色的RF特性和良好的匹配特性，而没有额外的掩模或工艺步骤。
MOM电容器由于其有益特性而成为使用最广泛的电容器之一。特别地，MOM电容器可以用作半导体工艺中的高质量电容器，而不会产生相对于其他电容器结构的额外处理步骤的成本。MOM电容器结构通过使用由叉指的集合产生的边缘电容来实现电容。也就是说，MOM电容器可以利用由金属化层和布线迹线形成的极板之间的横向电容耦合。
移动RF收发器的设计可以包括在RF信号路径中使用MOM电容器。在RF信号路径中使用的MOM电容器可能会遭受较差的信号隔离和/或衬底信号损失。实际上，屏蔽结构可以保护RF信号路径中的MOM电容器。不幸的是，在屏蔽结构上流动的电流会进一步增加RF信号损耗。
发明内容
一种电容器射频(RF)屏蔽结构可以包括部分地围绕RF信号路径中的耦合电容器的接地平面。接地平面可以包括在RF信号路径的正端子与RF信号路径的负端子之间延伸的第一接地平面部分。接地平面可以包括在RF信号路径的正端子与负端子之间延伸的第二接地平面部分。第二接地平面部分可以与第一接地平面部分相对。电容器RF屏蔽结构还可以包括电接触第一接地平面部分和/或第二接地平面部分的图案化屏蔽层。图案化屏蔽层可以电断开在图案化屏蔽层之上的返回电流路径，以将返回电流限制为在第一接地平面部分或第二接地平面部分之上流动。
一种用于制造电容器射频(RF)屏蔽结构的方法，可以包括：在RF信号路径中在RF信号路径的正端子与负端子之间制造部分地围绕耦合电容器的接地平面的第一接地平面部分和第二接地平面部分。第二接地平面部分可以与第一接地平面部分相对。该方法还可以包括沉积和图案化屏蔽材料，以形成与第一接地平面部分和/或第二接地平面部分电接触的图案化屏蔽层。图案化屏蔽层可以电断开在图案化屏蔽层之上的返回电流路径，以将返回电流限制为在第一接地平面部分或第二接地平面部分之上流动。
一种电容器射频(RF)屏蔽结构可以包括部分地围绕RF信号路径中的耦合电容器的接地平面。接地平面可以包括在RF信号路径的正端子与RF信号路径的负端子之间延伸的第一接地平面部分。接地平面可以包括在RF信号路径的正端子与负端子之间延伸的第二接地平面部分。第二接地平面部分可以与第一接地平面部分相对。电容器RF屏蔽结构还可以包括用于电断开返回电流路径、并且将返回电流重定向为在第一接地平面部分和/或第二接地平面部分之上流动的装置。
这已经相当广泛地概述了本公开的特征和技术优点，以便可以更好地理解以下的详细描述。下面将描述本公开的附加特征和优点。本领域技术人员应当理解，本公开可以容易地用作修改或设计用于实现本公开的相同目的的其他结构的基础。本领域技术人员还应当认识到，这种等效构造没有脱离所附权利要求中阐述的本公开的教导。当结合附图考虑时，从以下描述将更好地理解关于其组织和操作方法以及其他目的和优点而被认为是本公开的特征的新颖特征。然而，应当清楚地理解，每个附图被提供仅用于说明和描述的目的，并不旨在作为本公开的范围的定义。
附图说明
为了更完整地理解本公开，现在参考结合附图给出的以下描述。
图1是采用无源器件的射频(RF)前端(RFFE)模块的示意图。
图2是用于芯片组的采用无源器件的射频(RF)前端(RFFE)模块的示意图。
图3是示出包括互连堆叠的集成电路(IC)器件的横截面，该互连堆叠包含传统的金属氧化物金属(MOM)电容器结构。
图4A示出了包括耦合电容器和射频(RF)屏蔽层的RF信号路径。
图4B示出了图4A的包括耦合电容器和射频(RF)屏蔽层的射频(RF)信号路径的3D视图。
图5A示出了根据本公开的各方面的包括耦合电容器和图案化射频(RF)屏蔽结构的RF信号路径。
图5B示出了根据本公开的各方面的图5A的包括耦合电容器和图案化射频(RF)屏蔽结构的RF信号路径的3D视图。
图6A-图6I示出了根据本公开的各方面的各种图案化RF屏蔽结构。
图7是示出根据本公开的一方面的用于制造耦合电容器射频(RF)屏蔽结构的方法的工艺流程图。
图8是示出其中可以有利地采用本公开的配置的示例性无线通信系统的框图。
图9是示出根据一种配置的用于半导体组件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
以下结合附图阐述的详细描述旨在作为各种配置的描述，而非旨在表示可以实践本文中描述的概念的仅有配置。详细描述包括具体细节，以便提供对各种概念的透彻理解。然而，对于本领域技术人员很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，以框图形式示出了公知的结构和组件，以避免模糊这些概念。
如本文所述，术语“和/或”的使用旨在表示“包括性的或”，并且术语“或”的使用旨在表示“排他性的或”。如本文所述，在整个说明书中使用的术语“示例性”是指“用作示例、实例或说明”，并且不必一定被解释为比其他示例性配置优选或有利。如本文所述，在整个说明书中使用的术语“耦合”是指“连接，无论直接地还是通过中间连接(例如，开关)间接地，无论是电气、机械还是以其他方式”，并且不必限于物理连接。另外，连接可以使得对象被永久地连接或者可释放地连接。连接可以通过开关进行。如本文所述，在整个说明书中使用的术语“附近”是指“相邻、非常靠近、紧邻或接近”。如本文所述，在整个说明书中使用的术语“在……上”在某些配置中是指“直接在……上”，并且在其他配置中是指“间接在……上”。
由于成本和功耗的考虑，移动射频(RF)芯片设计(例如，移动RF收发器)已经迁移到深亚微米工艺节点。通过增加电路功能来支持通信增强(诸如载波聚合)，移动RF收发器的设计复杂性进一步复杂化。移动RF收发器的其他设计挑战包括无源器件的使用，这直接影响模拟/RF性能考虑因素，包括失配、噪声和其他性能考虑因素。
移动RF收发器中的无源器件可以包括高性能电容器组件。例如，模拟集成电路使用各种类型的无源器件，诸如集成电容器。这些集成电容器可以包括金属氧化物半导体(MOS)电容器、pn结电容器、金属绝缘体金属(MIM)、多对多电容器、金属氧化物金属(MOM)电容器以及其他类似的电容器结构。电容器通常是在集成电路中用于存储电荷的无源元件。例如，平行板电容器通常使用极板或与极板之间的绝缘材料导电的结构制成。给定电容器的存储量或电容取决于用于制造极板和绝缘体的材料、极板的面积以及极板之间的间距。绝缘材料通常是介电材料。
然而，由于很多设计将电容器放置在芯片的衬底上，因此这些平行板电容器可能会在半导体芯片上消耗很大面积。不幸的是，这种方法占用了大量的衬底面积，这减小了有源器件的可用面积。
另一方法是产生竖直结构，其可以被称为竖直平行板(VPP)电容器。可以通过将互连层堆叠在芯片上来产生VPP电容器结构。然而，VPP电容器结构具有较低的电容存储或较低的“密度”，因为这些结构不会存储大量电荷。具体地，用于制造VPP电容器的互连和通孔层互连迹线的尺寸可能非常小。VPP结构中互连和过孔层导电迹线之间的间距受设计规则的限制。因此，VPP结构的制造可能导致消耗大面积以实现用于这种结构的某些期望电容。尽管被描述为“竖直的”，但是这些结构可以在基本上垂直于衬底的表面的任何方向上，或者以基本不平行于衬底的其他角度。
MOM电容器是VPP电容器的一个示例。移动RF收发器的设计可以在RF信号路径中包括MOM电容器作为耦合电容器。RF信号路径中的耦合电容器可能遭受信号隔离差和/或衬底信号损耗增加的困扰。实际上，屏蔽结构可以保护RF信号路径中的耦合电容器。不幸的是，在屏蔽结构上流动的电流可能进一步增加信号损耗。
例如，可以将金属或多晶硅屏蔽结构放置在RF信号路径中的耦合电容器下方，以进行信号隔离和/或降低衬底损耗。不幸的是，来自RF信号路径的返回电流趋于接近RF信号路径的信号电流流动。由于金属/多晶硅的屏蔽材料表现出较差的导电性，因此返回电流会带来更多的损耗。因此，用于耦合电容器的传统屏蔽结构可能不足以防止用于未来工艺技术的集成电路(IC)模拟器件中的RF信号路径损耗。
本公开的各个方面提供了一种用于在RF信号路径中耦合电容器的图案化屏蔽结构。用于制造耦合电容器的工艺流程可以包括线前端(FEOL)工艺、线中间(MOL)工艺和线后端(BEOL)工艺。应当理解，术语“层”包括膜，并且除非另有说明，否则不应当被解释为指示竖直或水平厚度。如上所述，术语“衬底”可以是指切块晶片的衬底，或者可以是指未切块晶片的衬底。类似地，术语芯片和管芯可以互换使用。
如上所述，线后端互连层可以是指用于电耦合到集成电路的线前端有源器件的导电互连层(例如，第一互连层(M1)或金属一M1、金属二(M2)、金属三(M3)、金属四(M4)等)。线后端互连层可以电耦合到线中间互连层，例如，将M1连接到集成电路的氧化物扩散(OD)层。线中间互连层可以包括用于将M1连接到集成电路的有源器件层的零互连层(M0)。线后端第一通孔(V2)可以将M2连接到M3或其他线后端互连层。
本公开的各方面描述了一种用于在RF信号路径中耦合电容器的电容器RF屏蔽结构。电容器RF屏蔽结构可以包括至少部分围绕耦合电容器的接地平面。接地平面可以包括在RF信号路径的正端子与RF信号路径的负端子之间延伸的第一接地平面部分。接地平面还包括在RF信号路径的正端子与负端子之间延伸的第二接地平面部分。第二接地平面部分可以与第一接地平面部分相对。电容器RF屏蔽结构可以包括与第一接地平面部分和/或第二接地平面部分电接触的图案化屏蔽结构。在这种配置中，图案化屏蔽结构电断开图案化屏蔽结构之上的返回电流路径，以将返回电流限制为在第一接地平面部分和第二接地平面部分之上流动。
根据本公开的各方面，图案化屏蔽结构将返回电流限制为在第一接地平面部分和第二接地平面部分之上流动。也就是说，电断开防止了返回电流在图案化屏蔽结构之上传播。由于接地平面相对于图案化屏蔽层材料具有更好的导电性，因此防止(或减少)了返回电流在图案化屏蔽结构之上传播改善了信号隔离并且降低了衬底损耗。图案化屏蔽层可以限制和/或防止返回电流在图案化屏蔽结构的屏蔽材料(例如，金属或多晶硅)上流动，以减少RF信号路径中的耦合电容器损耗。
图1是采用包括电容器116的无源器件的射频(RF)前端(RFFE)模块100的示意图。RF前端模块100包括功率放大器102、双工器/滤波器104和射频(RF)开关模块106。功率放大器102将(多个)信号放大到某个功率电平以进行传输。双工器/滤波器104根据各种不同的参数(包括频率、插入损耗、拒绝或其他类似参数)对输入/输出信号进行滤波。另外，RF开关模块106可以选择输入信号的某些部分以传递到RF前端模块100的其余部分。
射频(RF)前端模块100还包括调谐器电路系统112(例如，第一调谐器电路系统112A和第二调谐器电路系统112B)、双工器200、电容器116、电感器118、接地端子115和天线114。调谐器电路系统112(例如，第一调谐器电路系统112A和第二调谐器电路系统112B)包括诸如调谐器、便携式数据输入端子(PDET)和管家模数转换器(HKADC)等组件。调谐器电路系统112可以对天线114执行阻抗调谐(例如，电压驻波比(VSWR)优化)。RF前端模块100还包括耦合到无线收发器(WTR)120的无源组合器108。无源组合器108组合来自第一调谐器电路系统112A和第二调谐器电路系统112B的检测功率。无线收发器120处理来自无源组合器108的信息，并且将该信息提供给调制解调器130(例如，移动台调制解调器(MSM))。调制解调器130向应用处理器(AP)140提供数字信号。
如图1所示，双工器200位于调谐器电路系统112的调谐器组件与电容器116、电感器118和天线114之间。双工器200可以放置在天线114与调谐器电路系统112之间，以从RF前端模块100到包括无线收发器120、调制解调器130和应用处理器140的芯片组提供高系统性能。双工器200还在高频带频率和低频带频率上执行频域复用。在双工器200对输入信号执行其频率复用功能之后，双工器200的输出被馈送到包括电容器116和电感器118的可选的LC(电感器/电容器)网络。当需要时，LC网络可以为天线114提供额外的阻抗匹配组件。然后，由天线114发射或接收具有特定频率的信号。尽管示出了单个电容器和电感器，但是也可以考虑多个组件。
图2是用于芯片组160提供载波聚合的包括第一双工器200-1的无线局域网(WLAN)(例如，WiFi)模块170和包括第二双工器200-2的RF前端(RFFE)模块150的示意图。WiFi模块170包括将天线192可通信地耦合到无线局域网模块(例如，WLAN模块172)的第一双工器200-1。RF前端模块150包括通过双工器180将天线194可通信地耦合到无线收发器(WTR)120的第二双工器200-2。无线收发器120和WiFi模块170的WLAN模块172耦合到由电源152通过电源管理集成电路(PMIC)156供电的调制解调器(MSM，例如，基带调制解调器)130。芯片组160还包括电容器162和164以及电感器166以提供信号完整性。
PMIC 156、调制解调器130、无线收发器120和WLAN模块172均包括电容器(例如，158、132、122和174)并且根据时钟154进行操作。芯片组160中的各种电容器组件的几何形状和布置可以包括：在电容器下方放置金属或多晶硅屏蔽材料，以实现更好的信号隔离或更低的衬底损耗。不幸的是，由于屏蔽材料的导电性差，这种布置导致沿着屏蔽材料的返回电流降级了信号隔离度并且增加了衬底损耗。
电容器广泛用于模拟集成电路。图3是示出包括具有互连堆叠310的模拟集成电路(IC)器件300的截面的框图。IC器件300的互连堆叠310包括位于半导体衬底(例如，切块硅晶片)302上的多个导电互连层(M1、……、M9、M10)。半导体衬底302支撑金属氧化物金属(MOM)电容器330。在该示例中，MOM电容器330形成在M3和M4互连层中并且在M5和M6互连层下方。MOM电容器330使用互连堆叠310的导电互连层(M3和M4)由不同极性的横向导电指形成。在导电指之间提供有电介质(未示出)。
在该示例中，MOM电容器330形成在互连堆叠310的下部导电互连层(例如，M1-M4)内。互连堆叠310的下部导电互连层具有较小的互连宽度和空间。例如，导电互连层M3和M4的尺寸是导电互连层M5和M6的尺寸的一半。同样，导电互连层M1和M2的尺寸是导电互连层M3和M4的尺寸的一半。下部导电互连层的较小的互连宽度和空间使得能够形成具有增加的电容密度的MOM电容器。
如图3所示，MOM电容器330利用由导电互连(例如，布线和过孔)的标准金属化形成的指状物(例如，350、370)之间的横向(层内)电容性耦合340。与平行的竖直平板电容器的竖直耦合相比，MOM电容器330内的横向耦合340提供了改进的匹配特性。MOM电容器330的改进的匹配特性是互连堆叠310内的横向尺寸的工艺控制得到改善的结果。相比之下，对导电互连的竖直尺寸和互连堆叠310内的电介质层厚度的工艺控制对于制造平行平板电容器的精度较低。
图4A示出了包括耦合电容器440和射频(RF)屏蔽层450的RF信号路径400。RF信号路径400可以使用金属氧化物金属(MOM)电容器作为耦合电容器440。耦合电容器440将RF输入端子410耦合到RF信号路径400的RF输出端子412，以使用上部互连层(例如，金属7(M7)/金属8(M8))来传送RF信号。图4B示出了图4A的包括耦合电容器440和射频(RF)屏蔽层450的RF信号路径400的3D视图。
再次参考图4A，利用输入信号电流402在RF输入端子410与RF输出端子412之间、并且通过RF输出端子412流动来形成电流环路作为输出信号电流404中。此外，由于电流环路，返回电流406在部分地围绕耦合电容器440的第一接地平面420和第二接地平面430之上流动。不幸的是，由于返回电流406趋于接近信号电流(402/404)流动，所以返回电流406在第一接地平面420和第二接地平面430上流动，而降低的返回电流408在RF屏蔽层450上流动，这导致RF信号损失。
由于RF屏蔽层450的导电材料的导电性差，降级的返回电流408在RF屏蔽层450之上的流动导致电流损耗。具体地，因为RF屏蔽层450是在下部互连层(例如，金属1(M1)或线中间(MOL)零层(M0))处制造的，所以屏蔽材料可能会表现出较差的导电性。这种较差的导电性是由于使用薄金属层(用于M1)或多晶硅(用于M0)来制造RF屏蔽层450。因此，提出了屏蔽结构以限制/防止返回电流在屏蔽层上流动，例如，如图5A和5B所示。
图5A示出了根据本公开的各方面的包括耦合电容器540和图案化射频(RF)屏蔽结构550的RF信号路径500。RF信号路径500可以使用金属氧化物金属(MOM)电容器作为耦合电容器540。耦合电容器540将RF输入端子510耦合到RF信号路径500的RF输出端子512，以使用上部互连层(例如，金属7(M7)/金属8(M8))传送RF信号。图5B示出了图5A的包括耦合电容器540和图案化RF屏蔽结构550的RF信号路径500的3D视图。
再次参考图5A，形成电流环路，其中输入信号电流502在RF输入端子510与RF输出端子512之间、并且通过RF输出端子512流动作为输出信号电流504。此外，由于电流环路，返回电流506在部分地围绕耦合电容器540的第一接地平面520和第二接地平面530之上流动。在这种配置中，图案化RF屏蔽层限制了返回电流506在第一接地平面520和第二接地平面530侧壁材料之上流动。由于使用上部互连层(例如，金属7(M7)/金属8(M8))进行制造，因此第一接地平面520和第二接地平面530的侧壁材料通常表现出更高的导电性，从而减小了RF信号损耗。
在本公开的这个方面，图案化RF屏蔽结构550防止或基本上减少了降级的返回电流在图案化RF屏蔽结构550之上流动。根据本公开的各方面，图案化RF屏蔽结构550被制造以电断开图案化屏蔽结构之上的返回电流路径。该电断开将返回电流506限制为在第一接地平面520和/或第二接地平面530之上流动。也就是说，该电断开防止了返回电流在图案化RF屏蔽结构550之上传播。
因为第一接地平面520和第二接地平面530相对于图案化RF屏蔽结构550的导电材料具有更好的导电性，所以防止(或减少)返回电流在图案化RF屏蔽结构550之上传播改善了信号隔离并且降低了衬底损耗。图案化RF屏蔽结构550可以限制和/或防止返回电流在屏蔽材料(例如，金属或多晶硅)上的流动，以减少RF信号路径500中的耦合电容器损耗。结果，RF信号损耗减小电流，使得输入信号电流502等于输出信号电流504。
图6A-6I示出了根据本公开的各方面的各种图案化RF屏蔽结构。
图6A示出了根据本公开的一方面的图案化RF屏蔽结构650的配置600。图案化RF屏蔽结构650的配置600类似于图5A和图5B所示的图案化RF屏蔽结构550的配置。图6A所示的配置600省略了RF输入端子510、RF输出端子512和耦合电容器540，以避免使图案化RF屏蔽结构650的细节不清楚。在图6B-图6I所示的配置中也省略了这些元件。
再次参考图6A，第一接地平面520进一步被示出为包括侧壁部分522、正端子部分524和负端子部分526。类似地，第二接地平面530还包括侧壁部分532、正端子部分534和负端子部分536。根据本公开的各方面，第一接地平面520或第二接地平面530的正端子部分(例如，524/534)和负端子部分(例如，526/536)的电断开将返回电流506限制为在第一接地平面520和/或第二接地平面530之上流动。
在该示例中，图案化RF屏蔽结构650包括将第一接地平面520的侧壁部分522电耦合到第二接地平面530的侧壁部分532的迹线(例如，650-1、……、650-5)。然而，第一接地平面520的正端子部分524和负端子部分526没有通过图案化RF屏蔽结构650的迹线650直接连接。类似地，第二接地平面530的正端子部分534和负端子部分536没有通过图案化RF屏蔽结构650的迹线650直接连接。图案化RF屏蔽结构650的这种布置将返回电流限制为在第一接地平面520和第二接地平面530之上传播。
图6B示出了根据本公开的另一方面的图案化RF屏蔽结构650的配置610。图案化RF屏蔽结构650的配置610包括与图6A中所示的第一接地平面520和第二接地平面530相同的配置。在该示例中，图案化RF屏蔽结构650还包括电耦合到第二接地平面530的侧壁部分532但没有耦合到第一接地平面520的侧壁部分522的迹线(例如，650-1、……、650-5)。第一接地平面520的正端子部分524和负端子部分526没有通过图案化RF屏蔽结构650连接。类似地，第二接地平面530的正端子部分534和负端子部分536没有通过图案化RF屏蔽结构650连接，这防止了返回电流在图案化RF屏蔽结构650之上传播。
图6C示出了根据本公开的另一方面的图案化RF屏蔽结构650的配置620。图案化RF屏蔽结构650的这种配置620接触第一接地平面520和第二接地平面530两者。在该示例中，图案化RF屏蔽结构650包括电耦合到第二接地平面530的侧壁部分532、但没有电耦合到第一接地平面520的侧壁部分522的第一迹线(例如，650-1、650-2、650-3)。另外，第二迹线(例如，650-4、650-5、650-6)电耦合到第一接地平面520的侧壁部分522，但没有电耦合到第二接地平面530的侧壁部分532。第一接地平面520的正端子部分524和负端子部分526没有通过图案化RF屏蔽结构650连接。类似地，第二接地平面530的正端子部分534和负端子部分536也没有通过图案化RF屏蔽结构连接。结果，返回电流被限制为在第一接地平面520和第二接地平面530之上传播。
图6D示出了根据本公开的另一方面的图案化RF屏蔽结构650的配置630。图案化RF屏蔽结构650的这种配置630还接触第一接地平面520和第二接地平面530两者。在该示例中，图案化RF屏蔽结构650包括电耦合到第一接地平面520的侧壁部分522、但没有耦合到第二接地平面530的侧壁部分532的第一迹线(例如，650-1、650-2)。此外，第二迹线(例如，650-3、650-4、650-5)电耦合到第二接地平面530的侧壁部分532而不是第一接地平面520的侧壁部分522。第一接地平面520的正端子部分524和负端子部分526没有通过图案化RF屏蔽结构650连接。类似地，第二接地平面530的正端子部分534和负端子部分536也没有通过图案化RF屏蔽结构650连接。因此，防止返回电流在图案化RF屏蔽结构650之上传播。
图6E示出了根据本公开的另一方面的图案化RF屏蔽结构650的配置640。在该示例中，图案化RF屏蔽结构650包括电耦合到第一接地平面520的正端子部分524和第二接地平面530的正端子部分534的迹线(例如，650-1、……、650-6)。但是，第一接地平面520的正端子部分524和负端子部分526没有通过迹线连接。类似地，第二接地平面530的正端子部分534和负端子部分536也没有连接，这防止了返回电流在图案化RF屏蔽结构650之上传播。
图6F示出了根据本公开的另一方面的图案化RF屏蔽结构650的配置660。在该示例中，图案化RF屏蔽结构650包括电耦合到第一接地平面520的负端子部分526和第二接地平面530的负端子部分536的迹线(例如，650-1、……、650-6)。然而，第一接地平面520的正端子部分524和负端子部分526也通过迹线连接。类似地，第二接地平面530的正端子部分534和负端子部分536也没有通过迹线连接，这防止了返回电流在图案化RF屏蔽结构650之上传播。
图6G示出了根据本公开的另一方面的图案化RF屏蔽结构650的配置670。图案化RF屏蔽结构650的这种配置670也接触第一接地平面520和第二接地平面530两者。在该示例中，图案化RF屏蔽结构650包括电耦合到第一接地平面520的正端子部分524和第二接地平面530的正端子部分534的第一迹线(例如，650-1、650-2、650-3)。此外，第二迹线(例如，650-4、650-5、650-6)电耦合到第一接地平面520的负端子部分526和第二接地平面530的负端子部分536。第一接地平面520的正端子部分524和负端子部分526没有通过迹线连接，并且第二接地平面530的正端子部分534和负端子部分536也没有通过迹线连接。这些缺少的连接防止了返回电流在图案化RF屏蔽结构650之上传播。
图6H示出了根据本公开的另一方面的图案化RF屏蔽结构650的鱼骨配置680。在该示例中，图案化RF屏蔽结构650包括在第一接地平面520的正端子部分524与负端子部分526之间、但与第一接地平面520的正端子部分524和负端子部分526电断开的第一迹线(例如，650-1、……、650-6)。第一迹线(例如，650-1、……、650-5)也与第二接地平面530的正端子部分534和负端子部分536电断开。第二迹线652使第一接地平面520的侧壁部分522电接触第二接地平面530的侧壁部分532，以形成图案化RF屏蔽结构650的鱼骨配置680。
在鱼骨配置680中，第一接地平面520的正端子部分524和负端子部分526没有通过图案化RF屏蔽结构650的迹线连接。类似地，第二接地平面530的正端子部分534和负端子部分536也没有连接到图案化RF屏蔽结构650的迹线。根据鱼骨配置680，这些丢失的连接防止了返回电流在图案化RF屏蔽结构650之上传播。
图6I示出了根据本公开的另一方面的图案化RF屏蔽结构650的鱼骨配置690。在该示例中，图案化RF屏蔽结构650还包括将第一接地平面520的侧壁部分522电耦合到第二接地平面530的侧壁部分532的第一迹线(例如，650-1、……、650-6)。第二迹线652位于第一接地平面520的正端子部分524与负端子部分526之间、但与第一接地平面520的正端子部分524和负端子部分526电断开，并且位于第二接地平面530的正端子部分534与负端子部分536之间、但与第二接地平面530的正端子部分534和负端子部分536电断开。
第二迹线652完成了图案化RF屏蔽结构650的鱼骨配置690的形成。在鱼骨配置690中，第一接地平面520的正端子部分524和负端子部分526也没有通过图案化RF屏蔽结构650的迹线连接。类似地，第二接地平面530的正端子部分534和负端子部分536也没有通过图案化RF屏蔽结构650的迹线连接。因此，根据鱼骨配置690，返回电流在图案化RF屏蔽结构650之上传播。
关于图7进一步描述用于限制和/或防止返回电流在屏蔽材料上流动的图案化RF屏蔽结构。
图7是示出根据本公开的一方面的用于制造电容器RF屏蔽结构的方法700的工艺流程图。在框702中，在RF信号路径中、在RF信号路径的正端子与负端子之间制造部分地围绕耦合电容器的接地平面的第一接地平面部分和第二接地平面部分。例如，如图5B所示，第二接地平面530与第一接地平面520相对。
在框704中，沉积并且图案化屏蔽材料，以形成与第一接地平面部分和/或第二接地平面部分电接触的图案化屏蔽层。如图6A-图6I所示，图案化RF屏蔽结构650电断开在图案化RF屏蔽结构650之上的返回电流路径。沉积和图案化屏蔽材料可以包括在衬底上沉积和图案化多晶硅材料。图案化RF屏蔽结构650中的返回电流路径的断开可以将返回电流限制为在第一接地平面520和/或第二接地平面530之上流动。应当认识到，返回电流可以不是完全被限制到第一接地平面520和/或第二接地平面530。
根据本公开的另一方面，描述了一种RF电容器结构。在一种配置中，RF电容器屏蔽结构包括用于电断开返回电流路径、并且将返回电流重定向为在接地平面的第一接地平面部分或第二接地平面部分之上流动的装置。在一种配置中，断开装置可以是图案化RF屏蔽结构650，如图6A-图6I所示。在另一方面，前述装置可以是被配置为执行前述装置所述的功能的任何结构或任何材料。
图8是示出可以在其中有利地采用本公开的一方面的示例性无线通信系统800的框图。出于说明的目的，图8示出了三个远程单元820、830和850以及两个基站840。将认识到，无线通信系统可以具有更多远程单元和基站。远程单元820、830和850包括IC器件825A、825B和825C，这些IC器件包括所公开的图案化RF屏蔽结构。将认识到，其他设备也可以包括所公开的图案化RF屏蔽结构，诸如基站、交换设备和网络设备。图8示出了从基站840到远程单元820、830和850的前向链路信号880以及从远程单元820、830和850到基站840的反向链路信号890。
在图8中，远程单元820被示出为移动电话，远程单元830被示出为便携式计算机，并且远程单元850被示出为无线本地回路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持个人通信系统(PCS)单元、诸如个人数据助理等便携式数据单元、GPS使能设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表设备等固定位置数据单元、或者存储或检索数据或计算机指令的其他设备、或其组合。尽管图8示出了根据本公开的各方面的远程单元，但是本公开不限于这些示例性示出的单元。本公开的各方面可以适用于包括所公开的图案化RF屏蔽结构的很多设备。
图9是示出用于半导体组件(诸如上面公开的图案化RF屏蔽结构)的电路、布局和逻辑设计的设计工作站的框图。设计工作站900包括硬盘901，硬盘901包含操作系统软件、支持文件以及诸如Cadence或OrCAD等设计软件。设计工作站900还包括显示器902以促进电路910或图案化RF屏蔽结构912的设计。提供存储介质904用于有形地存储电路910或图案化RF屏蔽结构912的设计。电路910或图案化RF屏蔽结构912的设计可以以诸如GDSII或GERBER等文件格式存储在存储介质904上。存储介质904可以是CD-ROM、DVD、硬盘、闪存或其他适当的器件。此外，设计工作站900包括用于接受来自存储介质904的输入或向存储介质904写入输出的驱动装置903。
记录在存储介质904上的数据可以指定逻辑电路配置、用于光刻掩模的图案数据、或用于诸如电子束光刻等串行写入工具的掩模图案数据。数据还可以包括逻辑验证数据，诸如与逻辑仿真相关联的时序图或网络电路。通过减少用于设计半导体晶片的工艺数目，在存储介质904上提供数据促进了电路设计910或图案化RF屏蔽结构912的设计。
对于固件和/或软件实现，可以使用执行本文中描述的功能的模块(例如，过程、函数等)来实现方法。有形地实施指令的机器可读介质可以用于实现本文中描述的方法。例如，软件代码可以存储在存储器中并且由处理器单元执行。存储器可以在处理器单元内实现或者在处理器单元外部实现。如本文中使用的，术语“存储器”指的是长期、短期、易失性、非易失性或其他存储器类型，并且不限于特定类型的存储器或数目的存储器或者存储器存储在其上的介质类型。
如果以固件和/或软件实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上。示例包括用数据结构编码的计算机可读介质和用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是可以由计算机访问的可用介质。作为示例而非限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储器、磁盘存储器或其他磁存储设备、或者可以用于以指令或数据结构的形式存储期望的程序代码并且可以由计算机访问的其他介质；如本文中使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字通用盘(DVD)、软盘和蓝光盘，其中磁盘通常磁性地再现数据，而光盘用激光光学地再现数据。上述的组合也应当被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上之外，还可以将指令和/或数据作为信号在通信装置中包括的传输介质上提供。例如，通信装置可以包括具有指示指令和数据的信号的收发器。指令和数据被配置为引起一个或多个处理器实现权利要求中概述的功能。
尽管已经详细描述了本公开及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的技术的情况下，可以对本文进行各种改变、替换和更改。例如，关于衬底或电子器件使用诸如“上方”和“下方”等关系术语。当然，如果衬底或电子器件被倒置，则上面变为下面，反之亦然。另外，如果侧向定向，则上面和下面可以是指衬底或电子器件的侧面。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。本领域普通技术人员根据本公开内容将容易理解，可以根据本公开内容来利用与本文中描述的相应配置执行基本上相同的功能或实现基本上相同的结果的当前现有或稍后开发的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在在其范围内包括这样的过程、机器、制造、物质组成、装置、方法或步骤。
本领域普通技术人员将进一步理解，结合本文中的公开内容所描述的各种说明性逻辑块、模块、电路和算法步骤可以实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，上面已经在功能方面对各种说明性的组件、块、模块、电路和步骤进行了总体描述。将这样的功能实现为硬件还是软件取决于特定应用和强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这种实现决策不应当被解释为导致脱离本公开的范围。
结合本文中的公开内容描述的各种说明性逻辑块、模块和电路可以使用被设计为执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、离散门或晶体管逻辑、分立硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但是在备选方案中，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核、或任何其他这样的配置。
结合本公开所描述的方法或算法的步骤可以直接用硬件、由处理器执行的软件模块或两者的组合来实施。软件模块可以驻留在RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、可移动磁盘、CD-ROM或本领域已知的任何其他形式的存储介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和向存储介质写入信息。在备选方案中，存储介质可以是处理器的组成部分。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在备选方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以用硬件、软件、固件或其任何组合来实现。如果用软件实现，则这些功能可以存储在计算机可读介质上的一个或多个指令或代码上或者通过其来传输。计算机可读介质包括计算机存储介质和通信介质，包括促进将计算机程序从一个地方传送到另一地方的任何介质。存储介质可以是可以由通用或专用计算机访问的任何可用介质。作为示例而非限制，这种计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储器、磁盘存储器或其他磁存储设备、或者可以用于以指令或数据结构的形式携带或存储指定程序代码装置并且可以由通用或专用计算机、或者通用或专用处理器访问的任何其他介质。而且，任何连接都适当地称为计算机可读介质。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或者诸如红外线、无线电和微波等无线技术从网站、服务器或其他远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或者诸如红外、无线电和微波等无线技术被包括在介质的定义中。本文中使用的磁盘和光盘包括光盘(CD)、激光光盘、光盘、数字通用光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光光学地再现数据。上述的组合也应当被包括在计算机可读介质的范围内。
提供先前对本发明的描述是为了使得所属领域的技术人员能够制作或使用本发明。对于本领域技术人员来说，对本公开的各种修改是很清楚的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变型。因此，本公开不旨在限于本文中描述的示例和设计，而是与符合本文中公开的原理和新颖特征的最宽范围相一致。

Claims (14)

1.一种电容器射频(RF)屏蔽结构，包括：
接地平面，部分地围绕RF信号路径中的耦合电容器，所述接地平面包括：
第一接地平面部分，在所述RF信号路径的正端子与所述RF信号路径的负端子之间延伸，以及
第二接地平面部分，在所述RF信号路径的所述正端子与所述负端子之间延伸，所述第二接地平面部分与所述第一接地平面部分相对；以及
图案化屏蔽层，电接触所述第一接地平面部分和/或所述第二接地平面部分，所述图案化屏蔽层电断开在所述图案化屏蔽层之上的返回电流路径，以将返回电流限制为在所述第一接地平面部分或所述第二接地平面部分之上流动。
2.根据权利要求1所述的电容器RF屏蔽结构，其中所述图案化屏蔽层包括将所述第一接地平面部分的中间侧连接到所述第二接地平面部分的中间侧的迹线，所述迹线与所述RF信号路径正交。
3.根据权利要求1所述的电容器RF屏蔽结构，其中所述图案化屏蔽层包括连接到所述第一接地平面部分的中间侧、并且与所述第二接地平面部分的中间侧断开的迹线。
4.根据权利要求1所述的电容器RF屏蔽结构，其中所述图案化屏蔽层包括在所述RF信号路径的所述正端子附近连接到所述第一接地平面部分和所述第二接地平面部分、并且在所述RF信号路径的所述负端子附近与所述第一接地平面部分和所述第二接地平面部分断开的迹线。
5.根据权利要求1所述的电容器RF屏蔽结构，其中所述图案化屏蔽层包括金属或多晶硅迹线。
6.根据权利要求1所述的电容器RF屏蔽结构，其中所述图案化屏蔽层被形成在第一互连层(M1)中。
7.根据权利要求1所述的电容器RF屏蔽结构，其中所述图案化屏蔽层被形成在零互连层(M0)中。
8.根据权利要求1所述的电容器RF屏蔽结构，其中所述耦合电容器包括金属氧化物金属(MOM)电容器。
9.根据权利要求1所述的电容器RF屏蔽结构，被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元和/或固定位置数据单元中。
10.一种用于制造电容器射频(RF)屏蔽结构的方法，包括：
在RF信号路径中在所述RF信号路径的正端子与负端子之间制造部分地围绕耦合电容器的接地平面的第一接地平面部分和第二接地平面部分，所述第二接地平面部分与所述第一接地平面部分相对；以及
沉积并且图案化屏蔽材料，以形成与所述第一接地平面部分和/或所述第二接地平面部分电接触的图案化屏蔽层，所述图案化屏蔽层电断开在所述图案化屏蔽层之上的返回电流路径，以将返回电流限制为在所述第一接地平面部分或所述第二接地平面部分之上流动。
11.根据权利要求10所述的方法，其中沉积并且图案化所述屏蔽材料包括：沉积将所述第一接地平面部分的中间侧电连接到所述第二接地平面部分的中间侧的迹线，所述迹线与所述RF信号路径正交。
12.根据权利要求10所述的方法，其中沉积并且图案化所述屏蔽材料包括：沉积连接到所述第一接地平面部分的中间侧、并且与所述第二接地平面部分的中间侧断开的迹线。
13.根据权利要求10所述的方法，其中沉积并且图案化所述屏蔽材料包括：在衬底上沉积并且图案化多晶硅材料。
14.根据权利要求10所述的方法，其中所述电容器RF屏蔽结构被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元和/或固定位置数据单元中。
CN201880040604.5A 2017-06-20 2018-06-13 用于降低损耗的具有图案化射频屏蔽结构的片上耦合电容器 Active CN110770895B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762522440P 2017-06-20 2017-06-20
US62/522,440 2017-06-20
US15/687,065 US10236573B2 (en) 2017-06-20 2017-08-25 On-chip coupling capacitor with patterned radio frequency shielding structure for lower loss
US15/687,065 2017-08-25
PCT/US2018/037402 WO2018236652A1 (en) 2017-06-20 2018-06-13 CHIP COUPLING CAPACITOR WITH PATTERNED RADIO FREQUENCY ARMOR STRUCTURE TO REDUCE LOSSES

Publications (2)

Publication Number Publication Date
CN110770895A CN110770895A (zh) 2020-02-07
CN110770895B true CN110770895B (zh) 2021-05-25

Family

ID=64657677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880040604.5A Active CN110770895B (zh) 2017-06-20 2018-06-13 用于降低损耗的具有图案化射频屏蔽结构的片上耦合电容器

Country Status (6)

Country Link
US (1) US10236573B2 (zh)
EP (1) EP3642871B1 (zh)
KR (1) KR102164669B1 (zh)
CN (1) CN110770895B (zh)
SG (1) SG11201910393QA (zh)
WO (1) WO2018236652A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190378657A1 (en) * 2018-06-11 2019-12-12 Qualcomm Incorporated Multiple layer cylindrical capacitor
US10867904B1 (en) * 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device
US11011459B1 (en) * 2020-02-06 2021-05-18 Qualcomm Incorporated Back-end-of-line (BEOL) on-chip sensor
US11201602B1 (en) * 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering
US11201600B1 (en) 2020-10-05 2021-12-14 Analog Devices, Inc. Apparatus and methods for control and calibration of tunable filters
CN114373741B (zh) * 2022-03-08 2023-07-18 荣耀终端有限公司 模组、晶粒、晶圆和晶粒的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757288A (en) * 1987-02-25 1988-07-12 Rockwell International Corporation Ceramic TEM bandstop filters
JP2003297964A (ja) * 2002-03-28 2003-10-17 Toshiba Corp 高周波半導体装置
CN101983427A (zh) * 2008-04-03 2011-03-02 高通股份有限公司 具有经图案化接地平面的电感器
CN102844864A (zh) * 2010-02-19 2012-12-26 阿尔特拉公司 用于传输线的屏蔽结构
CN103518260A (zh) * 2011-03-21 2014-01-15 吉林克斯公司 对称中央分接头的电感器结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744117B2 (en) * 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture
DE60330068D1 (de) 2003-06-13 2009-12-24 Ericsson Telefon Ab L M Übertragungsleitung
JP4805600B2 (ja) 2005-04-21 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2007306290A (ja) 2006-05-11 2007-11-22 Univ Of Tokyo 伝送線路
EP2030235A1 (en) 2006-06-02 2009-03-04 Kenet, Inc. Improved metal-insulator-metal capacitors
US7532483B2 (en) * 2006-06-09 2009-05-12 Peregrine Semiconductor Corporation Mounting integrated circuit dies for high frequency signal isolation
US8279025B2 (en) 2008-12-09 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Slow-wave coaxial transmission line having metal shield strips and dielectric strips with minimum dimensions
US7939864B1 (en) * 2010-06-01 2011-05-10 Nxp B.V. Inductive bond-wire circuit
US8759893B2 (en) 2011-09-07 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal interdigitated capacitor structure with vias
US8809956B2 (en) 2011-10-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8659126B2 (en) 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US9224685B1 (en) 2012-03-09 2015-12-29 Altera Corporation Shielded metal-oxide-metal (MOM) capacitor structure
US8913401B2 (en) * 2012-11-14 2014-12-16 Fuji Xerox Co., Ltd. Multilayer wiring board
JP6301056B2 (ja) * 2012-12-21 2018-03-28 三菱電機株式会社 電子機器
CN205863358U (zh) 2013-07-09 2017-01-04 株式会社村田制作所 高频传输线路
US9775243B2 (en) * 2015-04-19 2017-09-26 Mellanox Technologies, Ltd. Module compliance boards for quad small form-factor pluggable (QSFP) devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757288A (en) * 1987-02-25 1988-07-12 Rockwell International Corporation Ceramic TEM bandstop filters
JP2003297964A (ja) * 2002-03-28 2003-10-17 Toshiba Corp 高周波半導体装置
CN101983427A (zh) * 2008-04-03 2011-03-02 高通股份有限公司 具有经图案化接地平面的电感器
CN102844864A (zh) * 2010-02-19 2012-12-26 阿尔特拉公司 用于传输线的屏蔽结构
CN103518260A (zh) * 2011-03-21 2014-01-15 吉林克斯公司 对称中央分接头的电感器结构

Also Published As

Publication number Publication date
KR102164669B1 (ko) 2020-10-12
WO2018236652A1 (en) 2018-12-27
SG11201910393QA (en) 2020-01-30
KR20200003214A (ko) 2020-01-08
EP3642871A1 (en) 2020-04-29
EP3642871B1 (en) 2022-03-30
US20180366822A1 (en) 2018-12-20
BR112019026551A2 (pt) 2020-06-23
US10236573B2 (en) 2019-03-19
CN110770895A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
CN110770895B (zh) 用于降低损耗的具有图案化射频屏蔽结构的片上耦合电容器
US10643985B2 (en) Capacitor array overlapped by on-chip inductor/transformer
US10256863B2 (en) Monolithic integration of antenna switch and diplexer
US9876513B2 (en) LC filter layer stacking by layer transfer to make 3D multiplexer structures
US10600731B2 (en) Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer
US10446898B2 (en) On-chip coplanar waveguide having a shielding layer comprising a capacitor formed by sets of interdigitated fingers
US10269490B2 (en) Metal-oxide-metal capacitor using vias within sets of interdigitated fingers
US10141908B2 (en) Multi-density MIM capacitor for improved passive on glass (POG) multiplexer performance
WO2022265729A1 (en) 3d inductor design using bundle substrate vias
US10651268B2 (en) Metal-oxide-metal capacitor with improved alignment and reduced capacitance variance
US20150137201A1 (en) High density linear capacitor
US20180083588A1 (en) Electrode wrap-around capacitors for radio frequency (rf) applications
US10431540B1 (en) Metal-oxide-metal capacitor with reduced parasitic capacitance
US20230275004A1 (en) Capacitor embedded 3d resonator for broadband filter
US10615113B2 (en) Rotated metal-oxide-metal (RTMOM) capacitor
US10290579B2 (en) Utilization of backside silicidation to form dual side contacted capacitor
BR112019026551B1 (pt) Estrutura de blindagem de radiofrequência (rf) de capacitor e método para fabricar uma estrutura de blindagem de radiofrequência de capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40017186

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant