KR20200003214A

KR20200003214A - 더 낮은 손실을 위한 패터닝된 라디오 주파수 차폐 구조물을 갖는 온-칩 커플링 커패시터

Info

Publication number: KR20200003214A
Application number: KR1020197037239A
Authority: KR
Inventors: 하이타오 쳉; 장 진
Original assignee: 퀄컴 인코포레이티드
Priority date: 2017-06-20
Filing date: 2018-06-13
Publication date: 2020-01-08
Also published as: KR102164669B1; WO2018236652A1; SG11201910393QA; EP3642871A1; EP3642871B1; US20180366822A1; BR112019026551A2; CN110770895B; US10236573B2; CN110770895A

Abstract

커패시터 RF(radio frequency) 차폐 구조물은 RF 신호 경로의 커플링 커패시터를 부분적으로 둘러싸는 접지 평면을 포함할 수 있다. 접지 평면은 RF 신호 경로의 포지티브 단자와 RF 신호 경로의 네거티브 단자 사이에서 연장되는 제1 접지 평면 부분을 포함할 수 있다. 접지 평면은 RF 신호 경로의 포지티브 단자와 네거티브 단자 사이에서 연장되는 제2 접지 평면 부분을 포함할 수 있다. 제2 접지 평면 부분은 제1 접지 평면 부분에 대향할 수 있다. 커패시터 RF 차폐 구조물은 또한 제1 접지 평면 부분 및/또는 제2 접지 평면 부분에 전기적으로 접촉하는 패터닝된 차폐 층을 포함할 수 있다. 패터닝된 차폐 층은, 리턴 전류가 제1 접지 평면 부분 또는 제2 접지 평면 부분을 통해 흐르도록 한정하기 위해, 패터닝된 차폐 층을 통한 리턴 전류 경로를 전기적으로 차단할 수 있다.

Description

더 낮은 손실을 위한 패터닝된 라디오 주파수 차폐 구조물을 갖는 온-칩 커플링 커패시터

[0001] 본 출원은 2017년 6월 20일에 출원되고, 명칭이 "ON-CHIP CAPACITOR WITH PATTERNED RADIO FREQUENCY SHIELDING STRUCTURE FOR LOWER LOSS"인 미국 가특허 출원 제62/522,440호의 이점을 주장하며, 상기 출원의 개시내용은 전체적으로 인용에 의해 본원에 명백히 포함된다.

[0002] 본 개시내용의 양상들은 반도체 디바이스들에 관한 것이며, 더 상세하게는 패터닝된 라디오 주파수(RF) 차폐 구조물을 갖는 온-칩 커플링 커패시터에 관한 것이다.

[0003] 모바일 라디오 주파수(RF) 칩 설계들(예컨대, 모바일 RF 트랜시버들)은, 비용 및 전력 소비 고려사항들로 인해 딥 서브-미크론 프로세스 노드로 이주하였다. 모바일 RF 트랜시버들의 설계 복잡성은, 캐리어 어그리게이션(carrier aggregation)과 같은 통신 향상들을 지원하기 위한 추가된 회로 기능들에 의해 더 복잡해진다. 모바일 RF 트랜시버들에 대한 추가의 설계 난제들은, 미스매치, 잡음 및 다른 성능 고려사항들을 포함하여, 아날로그/RF 성능 고려사항들에 직접 영향을 주는 수동 디바이스들의 사용을 포함한다.

[0004] 수동 디바이스들은 고성능 커패시터 컴포넌트들을 수반할 수 있다. 예컨대, 아날로그 집적 회로들은 통합 커패시터들과 같은 다양한 타입들의 수동 디바이스들을 사용한다. 이러한 통합 커패시터들은 MOS(metal-oxide-semiconductor) 커패시터들, p-n 접합 커패시터들, MIM(metal-insulator-metal), 폴리-폴리 커패시터들, MOM(metal-oxide-metal) 커패시터들 및 다른 유사한 커패시터 구조물들을 포함할 수 있다. MOM 커패시터들은 또한 VPP(vertical parallel plate) 커패시터들, NVCAP(natural vertical capacitors), 측면 플럭스 커패시터들, 콤(comb) 커패시터들뿐만 아니라 맞물림형 핑거 커패시터들(nterdigitated finger capacitors)로 알려져 있다. MOM 커패시터들은, 다른 커패시터 구조물들에 비해 추가 마스크들 또는 프로세스 단계들 없이, 높은 커패시턴스 밀도, 낮은 기생 커패시턴스, 뛰어난 RF 특징들 및 우수한 매칭 특징들을 포함하여 유리한 특징들 나타낸다.

[0005] MOM 커패시터들은 자신들의 유리한 특징들로 인해 가장 널리 사용되는 커패시터들 중 하나이다. 특히, MOM 커패시터들은, 다른 커패시터 구조물들에 비해 추가의 프로세싱 단계의 비용을 발생시키지 않고서, 반도체 프로세스들에서 고품질 커패시터들로서 사용될 수 있다. MOM 커패시터 구조물들은 맞물림형 핑거들의 세트에 의해 생성된 프린지 커패시턴스를 사용함으로써 커패시턴스를 실현한다. 즉, MOM 커패시터들은 금속화 층들에 의해 형성된 플레이트들과 배선 트레이스들 사이의 측면 용량성 커플링을 이용할 수 있다.

[0006] 모바일 RF 트랜시버들의 설계는 RF 신호 경로에서 MOM 커패시터들의 사용을 포함할 수 있다. RF 신호 경로에 사용된 MOM 커패시터들은 열악한 신호 분리 및/또는 기판 신호 손실로 인해 어려움을 겪을 수 있다. 실제로, 차폐 구조물은 RF 신호 경로에서 MOM 커패시터들을 보호할 수 있다. 불행하게도, 차폐 구조물 상의 전류 흐름은 RF 신호 손실을 추가로 증가시킬 수 있다.

[0007] 커패시터 RF(radio frequency) 차폐 구조물은 RF 신호 경로의 커플링 커패시터를 부분적으로 둘러싸는 접지 평면을 포함할 수 있다. 접지 평면은 RF 신호 경로의 포지티브 단자와 RF 신호 경로의 네거티브 단자 사이에서 연장되는 제1 접지 평면 부분을 포함할 수 있다. 접지 평면은 RF 신호 경로의 포지티브 단자와 네거티브 단자 사이에서 연장되는 제2 접지 평면 부분을 포함할 수 있다. 제2 접지 평면 부분은 제1 접지 평면 부분에 대향할 수 있다. 커패시터 RF 차폐 구조물은 또한 제1 접지 평면 부분 및/또는 제2 접지 평면 부분에 전기적으로 접촉하는 패터닝된 차폐 층을 포함할 수 있다. 패터닝된 차폐 층은, 리턴 전류가 제1 접지 평면 부분 또는 제2 접지 평면 부분을 통해 흐르도록 한정하기 위해, 패터닝된 차폐 층을 통한 리턴 전류 경로를 전기적으로 차단할 수 있다.

[0008] 커패시터 RF(radio frequency) 차폐 구조물을 제조하기 위한 방법은, RF 신호 경로의 포지티브 단자와 네거티브 단자 사이의 RF 신호 경로의 커플링 커패시터를 부분적으로 둘러싸는 접지 평면의 제1 접지 평면 부분 및 제2 접지 평면 부분을 제조하는 단계를 포함할 수 있다. 제2 접지 평면 부분은 제1 접지 평면 부분에 대향할 수 있다. 방법은 또한 제1 접지 평면 부분 및/또는 제2 접지 평면 부분에 전기적으로 접촉하는 패터닝된 차폐 층을 형성하기 위해 차폐 재료를 증착 및 패터닝하는 단계를 포함할 수 있다. 패터닝된 차폐 층은, 리턴 전류를 제1 접지 평면 부분 또는 제2 접지 평면 부분을 통해 흐르도록 한정하기 위해, 패터닝된 차폐 층을 통한 리턴 전류 경로를 전기적으로 차단할 수 있다.

[0009] 커패시터 RF(radio frequency) 차폐 구조물은 RF 신호 경로의 커플링 커패시터를 부분적으로 둘러싸는 접지 평면을 포함할 수 있다. 접지 평면은 RF 신호 경로의 포지티브 단자와 RF 신호 경로의 네거티브 단자 사이에서 연장되는 제1 접지 평면 부분을 포함할 수 있다. 접지 평면은 RF 신호 경로의 포지티브 단자와 네거티브 단자 사이에서 연장되는 제2 접지 평면 부분을 포함할 수 있다. 제2 접지 평면 부분은 제1 접지 평면 부분에 대향할 수 있다. 커패시터 RF 차폐 구조물은 또한 리턴 전류 경로를 전기적으로 차단하고, 리턴 전류가 제1 접지 평면 부분 및/또는 제2 접지 평면 부분을 통해 흐르도록 방향전환시키기 위한 수단을 포함할 수 있다.

[0010] 이것은, 후속하는 상세한 설명이 더 양호하게 이해될 수 있도록 하기 위해, 본 개시내용의 특성들 및 기술적 이점들을 다소 광범위하게 서술하였다. 본 개시내용의 부가적인 특성들 및 이점들은 아래에서 설명될 것이다. 본 개시내용이 본 개시내용의 동일한 목적들을 수행하기 위해 다른 구조들을 변경 또는 설계하기 위한 기반으로서 용이하게 이용될 수 있다는 것이 당업자들에 의해 인식되어야 한다. 또한, 그러한 등가 구성들이 첨부된 청구항들에 기재된 바와 같은 본 개시내용의 교시를 벗어나지 않는다는 것이 당업자들에 의해 인식되어야 한다. 추가적인 목적들 및 이점들과 함께, 본 개시내용의 구성 및 동작 방법 둘 모두에 대해 본 개시내용의 특징인 것으로 믿어지는 신규한 특성들은, 첨부한 도면들과 관련하여 고려될 경우 다음의 설명으로부터 더 양호하게 이해될 것이다. 그러나, 도면들의 각각이 단지 예시 및 설명의 목적을 위해 제공되며, 본 개시내용의 제한들의 정의로서 의도되지 않는다는 것이 명백히 이해될 것이다.

[0011] 본 개시내용의 더 완전한 이해를 위해, 첨부된 도면들과 관련하여 취해진 다음의 설명에 대해 이제 참조된다.
[0012] 도 1은 수동 디바이스들을 이용하는 라디오 주파수(RF) 전단(RFFE) 모듈의 개략도이다.
[0013] 도 2는 칩셋을 위한 수동 디바이스들을 이용하는 라디오 주파수(RF) 전단(RFFE) 모듈의 개략도이다.
[0014] 도 3은 종래의 MOM(metal-oxide-metal) 커패시터 구조물들을 포함하는 상호연결 스택을 포함하는 IC(integrated circuit) 디바이스를 도시하는 단면도이다.
[0015] 도 4a는 커플링 커패시터 및 RF(radio frequency) 차폐 층을 포함하는 RF 신호 경로를 도시한다.
[0016] 도 4b는 도 4a의 커플링 커패시터 및 RF(radio frequency) 차폐 층을 포함하는 RF 신호 경로의 3D 뷰를 도시한다.
[0017] 도 5a는 본 개시내용의 양상들에 따른, 커플링 커패시터 및 패터닝된 RF(radio frequency) 차폐 구조물을 포함하는 RF 신호 경로를 도시한다.
[0018] 도 5b는 본 개시내용의 양상들에 따른, 도 5a의 커플링 커패시터 및 패터닝된 RF(radio frequency) 차폐 구조물을 포함하는 RF 신호 경로의 3D 뷰를 도시한다.
[0019] 도 6a-6i는 본 개시내용의 양상들에 따른 다양한 패터닝된 RF 차폐 구조물들을 도시한다.
[0020] 도 7은 본 개시내용의 양상에 따른, 커플링 커패시터 RF(radio frequency) 차폐 구조물을 제조하기 위한 방법을 도시하는 프로세스 흐름도이다.
[0021] 도 8은, 본 개시내용의 구성이 유리하게 이용될 수 있는 예시적인 무선 통신 시스템을 도시한 블록도이다.
[0022] 도 9는 일 구성에 따른 반도체 컴포넌트의 회로, 레이아웃, 및 로직 설계에 대해 사용되는 설계 워크스테이션을 도시한 블록도이다.

[0023] 첨부된 도면들과 관련하여 아래에 기재된 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본 명세서에 설명된 개념들이 실시될 수 있는 유일한 구성들을 표현하도록 의도되지 않는다. 상세한 설명은 다양한 개념들의 완전한 이해를 제공하려는 목적을 위한 특정한 세부사항들을 포함한다. 그러나, 이들 개념들이 이들 특정한 세부사항들 없이도 실시될 수 있다는 것이 당업자들에게는 명백할 것이다. 몇몇 예시들에서, 잘 알려진 구조들 및 컴포넌트들은 그러한 개념들을 불명료하게 하는 것을 방지하기 위해 블록도 형태로 도시된다.

[0024] 본 명세서에 설명된 바와 같이, "및/또"이라는 용어의 사용은 "포함적 논리합(inclusive OR)"을 표현하도록 의도되고, "또는"이라는 용어의 사용은 "배타적 논리합(exclusive OR)"을 표현하도록 의도된다. 본원에 설명된 바와 같이, 본 명세서 전반에 걸쳐 사용된 "예시적인"이라는 용어는 "예, 사례 또는 예시로서 기능하는 것"을 의미하며, 다른 예시적인 구성들보다 선호되거나 유리한 것으로 반드시 해석되지는 않아야 한다. 본원에 설명된 바와 같이, 본 명세서 전반에 걸쳐 사용 "커플링된"이라는 용어는 개재 연결들(예컨대, 스위치), 전기, 기계 연결들 또는 다른 방식을 통해 직접적이든지 또는 간접적이든지 간에 연결되는 것을 의미하며, 반드시 물리적 연결들에 제한되지는 않는다. 추가적으로, 연결들은, 오브젝트들이 영구적으로 연결되거나 해제 가능하게 연결되는 것일 수 있다. 연결들은 스위치를 통해 이루어질 수 있다. 본원에서 설명된 바와 같이, 본 명세서 전반에 걸쳐 사용된 "근접한"이라는 용어는 "인접한, 매우 가까이, 옆에 또는 가까운"을 의미한다. 본원에 설명된 바와 같이, 본 명세서 전반에 걸쳐 사용된 "위에"라는 용어는 일부 구성들에서 "직접적으로 위에" 그리고 다른 구성들에서 "간접적으로 위에"를 의미한다.

[0025] 모바일 라디오 주파수(RF) 칩 설계들(예컨대, 모바일 RF 트랜시버들)은, 비용 및 전력 소비 고려사항들로 인해 딥 서브-미크론 프로세스 노드로 이주하였다. 모바일 RF 트랜시버들의 설계 복잡성은, 캐리어 어그리게이션과 같은 통신 향상들을 지원하기 위한 추가된 회로 기능들에 의해 더 복잡해진다. 모바일 RF 트랜시버들에 대한 추가의 설계 난제들은, 미스매치, 잡음 및 다른 성능 고려사항들을 포함하여, 아날로그/RF 성능 고려사항들에 직접 영향을 주는 수동 디바이스들의 사용을 포함한다.

[0026] 모바일 RF 트랜시버들의 수동 디바이스들은 고성능 커패시터 컴포넌트들을 포함할 수 있다. 예컨대, 아날로그 집적 회로들은 통합 커패시터들과 같은 다양한 타입들의 수동 디바이스들을 사용한다. 이러한 통합 커패시터들은 MOS(metal-oxide-semiconductor) 커패시터들, p-n 접합 커패시터들, MIM(metal-insulator-metal), 폴리-폴리 커패시터들, MOM(metal-oxide-metal) 커패시터들 및 다른 유사한 커패시터 구조물들을 포함할 수 있다. 커패시터들은 일반적으로 전기 전하를 저장하기 위해 집적 회로들에서 사용되는 수동 엘리먼트들이다. 예컨대, 평행 플레이트 커패시터들은 종종, 전도성인 플레이트들 또는 구조물들 ― 이러한 플레이트들 사이에 절연 재료를 가짐 ― 을 사용하여 제조된다. 주어진 커패시터에 대한 저장의 양 또는 커패시턴스는, 플레이트들 및 절연체를 제조하는 데 사용되는 재료들, 플레이트들의 면적, 및 플레이트들 사이의 간격에 따른다. 절연 재료는 종종 유전체 재료이다.

[0027] 그러나, 이러한 평행 플레이트 커패시터들은, 많은 설계들이 커패시터들을 칩의 기판 위에 배치하기 때문에, 반도체 칩에서 넓은 면적을 소비할 수 있다. 불행하게도, 이 접근법은 넓은 기판 영역을 차지하고, 이는 능동 디바이스들의 가용 영역을 감소시킨다.

[0028] 다른 접근법은 VPP(vertical parallel plate) 커패시터로 알려질 수 있는 수직 구조물을 생성하는 것이다. 칩 상에 상호연결 층들의 적층을 통해 VPP 커패시터 구조물이 생성될 수 있다. 그러나, VPP 커패시터 구조물들은, 이들 구조물들이 더 많은 전하를 저장하지 않는다는 점에서, 더 낮은 용량성 저장, 또는 더 낮은 "밀도"를 갖는다. 특히, VPP 커패시터들을 제조하는 데 사용되는 상호연결부 및 비아 층 상호연결 트레이스들은 크기가 매우 작을 수 있다. VPP 구조물들에서 상호연결부들과 비아 층 전도성 트레이스들 사이의 간격은 설계 규칙에 의해 제한된다. 결과적으로, VPP 구조물들의 제조는 그러한 구조물들에 대해 특정 원하는 커패시턴스를 달성하기 위해 큰 영역 소비를 초래할 수 있다. "수직"으로 설명되었지만, 이들 구조물들은 기판의 표면에 실질적으로 수직인 임의의 방향이거나, 기판에 실질적으로 평행하지 않는 다른 각도들일 수 있다.

[0029] MOM 커패시터는 VPP 커패시터의 일 예이다. 모바일 RF 트랜시버들의 설계는 커플링 커패시터로서 RF 신호 경로에 MOM 커패시터들을 포함할 수 있다. RF 신호 경로의 커플링 커패시터들은 열악한 신호 분리 및/또는 증가된 기판 신호 손실로 어려움을 겪을 수 있다. 실제로, 차폐 구조물은 RF 신호 경로의 커플링 커패시터들을 보호할 수 있다. 불행하게도, 차폐 구조물 상의 전류 흐름은 신호 손실을 추가로 증가시킬 수 있다.

[0030] 예컨대, 금속 또는 폴리실리콘 차폐 구조물은 신호 분리 및/또는 기판 손실 감소를 위해 RF 신호 경로의 커플링 커패시터들 아래에 배치될 수 있다. 불행하게도, RF 신호 경로로부터의 리턴 전류는 RF 신호 경로의 신호 전류에 가깝게 흐르는 경향이 있다. 금속/폴리실리콘의 차폐 재료들이 열악한 전도성을 나타내기 때문에, 리턴 전류는 더 많은 손실을 도입한다. 결과적으로, 커플링 커패시터들을 위한 종래의 차폐 구조물들은 미래의 프로세스 기술들을 위한 집적 회로(IC) 아날로그 디바이스들에서 RF 신호 경로 손실을 방지하기에 충분하지 않을 수 있다.

[0031] 본 개시내용의 다양한 양상들은 RF 신호 경로의 커플링 커패시터들을 위한 패터닝된 차폐 구조물을 제공한다. 커플링 커패시터들의 제조를 위한 프로세스 흐름은 FEOL(front-end-of-line) 프로세스들, MOL(middle-of-line) 프로세스들, 및 BEOL(back-end-of-line) 프로세스들을 포함할 수 있다. "층"이라는 용어가 막을 포함하고, 달리 언급되지 않는 한, 수직 또는 수평 두께를 나타내는 것으로 해석되지 않아야 한다는 것이 이해될 것이다. 설명된 바와 같이, "기판"이라는 용어는 다이싱된 웨이퍼의 기판을 지칭할 수 있거나, 다이싱되지 않은 웨이퍼의 기판을 지칭할 수 있다. 유사하게, 칩 및 다이라는 용어들은 상호교환 가능하게 사용될 수 있다.

[0032] 설명된 바와 같이, BEOL(back-end-of-line) 상호연결 층들은 집적 회로의 FEOL(front-end-of-line) 능동 디바이스들에 전기적으로 커플링하기 위한 전도성 상호연결 층들(예컨대, 제1 상호연결 층(M1) 또는 금속 1(M1), 금속 2(M2), 금속 3(M3), 금속 4(M4) 등)을 지칭할 수 있다. BEOL(back-end-of-line) 상호연결 층들은, 예컨대, M1을 집적 회로의 OD(oxide diffusion) 층들에 연결하는 MOL(middle-of-line) 상호연결 층들에 전기적으로 커플링될 수 있다. MOL(middle-of-line) 상호연결 층은, M1을 집적 회로의 능동 디바이스 층에 연결하기 위한 제로 상호연결 층(M0)을 포함할 수 있다. BEOL(back-end-of-line) 제1 비아(V2)는 M2를 M3 또는 BEOL(back-end-of-line) 상호연결 층들의 다른 층들에 연결할 수 있다.

[0033] 본 개시내용의 양상들은 RF 신호 경로의 커플링 커패시터들을 위한 커패시터 RF 차폐 구조물을 설명한다. 커패시터 RF 차폐 구조물은 커플링 커패시터를 적어도 부분적으로 둘러싸는 접지 평면을 포함할 수 있다. 접지 평면은 RF 신호 경로의 포지티브 단자와 RF 신호 경로의 네거티브 단자 사이에서 연장되는 제1 접지 평면 부분을 포함할 수 있다. 접지 평면은 또한 RF 신호 경로의 포지티브 단자와 네거티브 단자 사이에서 연장되는 제2 접지 평면 부분을 포함한다. 제2 접지 평면 부분은 제1 접지 평면 부분에 대향할 수 있다. 커패시터 RF 차폐 구조물은 제1 접지 평면 부분 및/또는 제2 접지 평면 부분에 전기적으로 접촉하는 패터닝된 차폐 구조물을 포함할 수 있다. 이 구성에서, 패터닝된 차폐 구조물은, 리턴 전류가 제1 접지 평면 부분 및 제2 접지 평면 부분을 통해 흐르도록 한정하기 위해, 패터닝된 차폐 구조물 위의 리턴 전류 경로를 전기적으로 차단한다.

[0034] 본 개시내용의 양상들에 따라, 패터닝된 차폐 구조물은 리턴 전류가 제1 접지 평면 부분 및 제2 접지 평면 부분을 통해 흐르도록 한정한다. 즉, 전기적 차단은 리턴 전류가 패터닝된 차폐 구조물을 통해 전파되는 것을 방지한다. 접지 평면이 패터닝된 차폐 층 재료들에 비해 더 우수한 전도성을 갖기 때문에, 리턴 전류가 패터닝된 차폐 구조물을 통해 전파되는 것을 방지(또는 감소)시키는 것은 신호 분리를 개선하고 기판 손실을 감소시킨다. 패터닝된 차폐 층은, RF 신호 경로에서 커플링 커패시터 손실을 감소시키기 위해, 리턴 전류가 패터닝된 차폐 구조물의 차폐 재료들(예컨대, 금속 또는 폴리실리콘) 상에서 흐르는 것을 제한 및/또는 방지할 수 있다.

[0035] 도 1은 커패시터(116)를 포함하는 수동 디바이스들을 이용하는 라디오 주파수(RF) 전단(RFFE) 모듈(100)의 개략도이다. RF 전단 모듈(100)은 전력 증폭기들(102), 듀플렉서/필터들(104), 및 라디오 주파수(RF) 스위치 모듈(106)을 포함한다. 전력 증폭기들(102)은 송신을 위한 특정한 전력 레벨로 신호(들)를 증폭시킨다. 듀플렉서/필터들(104)은, 주파수, 삽입 손실, 거부 또는 다른 유사한 파라미터들을 포함하는 다양한 상이한 파라미터들에 따라 입력/출력 신호들을 필터링한다. 부가적으로, RF 스위치 모듈(106)은 RF 전단 모듈(100)의 나머지로 전달할 입력 신호들의 특정한 부분들을 선택할 수 있다.

[0036] 라디오 주파수(RF) 전단 모듈(100)은 또한, 튜너 회로(112)(예컨대, 제1 튜너 회로(112A) 및 제2 튜너 회로(112B)), 다이플렉서(200), 커패시터(116), 인덕터(118), 접지 단자(115) 및 안테나(114)를 포함한다. 튜너 회로(112)(예컨대, 제1 튜너 회로(112A) 및 제2 튜너 회로(112B))는 컴포넌트들, 이를테면 튜너, PDET(portable data entry terminal), 및 HKADC(house keeping analog to digital converter)를 포함한다. 튜너 회로(112)는 안테나(114)에 대한 임피던스 튜닝(예컨대, VSWR(voltage standing wave ratio) 최적화)을 수행할 수 있다. RF 전단 모듈(100)은 또한, 무선 트랜시버(WTR)(120)에 커플링된 수동 결합기(108)를 포함한다. 수동 결합기(108)는 제1 튜너 회로(112A) 및 제2 튜너 회로(112B)로부터의 검출된 전력을 결합시킨다. 무선 트랜시버(120)는 수동 결합기(108)로부터의 정보를 프로세싱하고, 이러한 정보를 모뎀(130)(예컨대, 모바일 스테이션 모뎀(MSM))에 제공한다. 모뎀(130)은 디지털 신호를 애플리케이션 프로세서(AP)(140)에 제공한다.

[0037] 도 1에 도시된 바와 같이, 다이플렉서(200)는 튜너 회로(112)의 튜너 컴포넌트와 커패시터(116), 인덕터(118), 및 안테나(114) 사이에 존재한다. 다이플렉서(200)는, RF 전단 모듈(100)로부터, 무선 트랜시버(120), 모뎀(130) 및 애플리케이션 프로세서(140)를 포함하는 칩셋까지의 높은 시스템 성능을 제공하기 위해 안테나(114)와 튜너 회로(112) 사이에 배치될 수 있다. 다이플렉서(200)는 또한, 고대역 주파수들 및 저대역 주파수들 둘 모두 상에서의 주파수 도메인 멀티플렉싱을 수행한다. 다이플렉서(200)가 입력 신호들에 대해 자신의 주파수 멀티플렉싱 기능들을 수행한 이후, 다이플렉서(200)의 출력은, 커패시터(116) 및 인덕터(118)를 포함하는 선택적인 LC(인덕터/커패시터) 네트워크에 공급된다. LC 네트워크는 원할 경우, 안테나(114)에 대한 여분의 임피던스 매칭 컴포넌트들을 제공할 수 있다. 이어서, 특정 주파수를 갖는 신호가 안테나(114)에 의해 송신 또는 수신된다. 단일 커패시터 및 인덕터가 도시되지만, 다수의 컴포넌트들이 또한 고려된다.

[0038] 도 2는, 캐리어 어그리게이션을 제공하기 위해 칩셋(160)에 대해 제1 다이플렉서(200-1)를 포함하는 무선 로컬 영역 네트워크(WLAN)(예컨대, WiFi) 모듈(170) 및 제2 다이플렉서(200-2)를 포함하는 RF 전단(RFFE) 모듈(150)의 개략도이다. WiFi 모듈(170)은 안테나(192)를 무선 로컬 영역 네트워크 모듈(예컨대, WLAN 모듈(172))에 통신 가능하게 커플링시키는 제1 다이플렉서(200-1)를 포함한다. RF 전단 모듈(150)은 듀플렉서(180)를 통해 안테나(194)를 무선 트랜시버(WTR)(120)에 통신 가능하게 커플링시키는 제2 다이플렉서(200-2)를 포함한다. 무선 트랜시버(120) 및 WiFi 모듈(170)의 WLAN 모듈(172)은, 전력 관리 집적 회로(PMIC)(156)를 통하여 전력 공급부(152)에 의해 전력공급되는 모뎀(MSM, 예컨대, 베이스밴드 모뎀)(130)에 커플링된다. 칩셋(160)은 또한, 신호 무결성을 제공하기 위해 커패시터들(162 및 164) 뿐만 아니라 인덕터(들)(166)를 포함한다.

[0039] PMIC(156), 모뎀(130), 무선 트랜시버(120), 및 WLAN 모듈(172) 각각은 커패시터들(예컨대, 158, 132, 122, 및 174)을 포함하고, 클록(154)에 따라 동작한다. 칩셋(160)의 다양한 커패시터 컴포넌트들의 기하학적 구조 및 어레인지먼트는 더 양호한 신호 분리 또는 더 낮은 기판 손실을 위해 커패시터들 아래에 금속 또는 폴리 차폐 재료의 배치를 포함할 수 있다. 불행하게도, 이러한 어레인지먼트는 차폐 재료를 따른 리턴 전류를 발생시키고, 이는 신호 분리를 저하시키고 차폐 재료들의 열악한 전도성으로 인해 기판 손실을 증가시킨다.

[0040] 커패시터들은 아날로그 집적 회로들에 널리 사용된다. 도 3은 상호연결 스택(310)을 포함하는 아날로그 집적 회로(IC) 디바이스(300)의 단면을 도시한 블록도이다. IC 디바이스(300)의 상호연결 스택(310)은 반도체 기판(예컨대, 다이싱된 실리콘 웨이퍼)(302) 상에 다수의 전도성 상호연결 층들(M1,…, M9, M10)을 포함한다. 반도체 기판(302)은 MOM(metal-oxide-metal) 커패시터(330)를 지지한다. 이 예에서, MOM 커패시터(330)는 M5 및 M6 상호연결 층들 아래의 M3 및 M4 상호연결 층들에 형성된다. MOM 커패시터(330)는 상호연결 스택(310)의 전도성 상호연결 층들(M3 및 M4)을 사용하여 상이한 극성들의 측면 전도성 핑거들로부터 형성된다. 유전체(도시되지 않음)가 전도성 핑거들 사이에 제공된다.

[0041] 이 예에서, MOM 커패시터(330)는 상호연결 스택(310)의 하부 전도성 상호연결 층들(예컨대, M1-M4) 내에 형성된다. 상호연결 스택(310)의 하부 전도성 상호연결 층들은 더 작은 상호연결 폭들 및 공간들을 갖는다. 예컨대, 전도성 상호연결 층들(M3 및 M4)의 치수들은 전도성 상호연결 층들(M5 및 M6)의 치수들의 절반 크기이다. 마찬가지로, 전도성 상호연결 층들(M1 및 M2)의 치수들은 전도성 상호연결 층들(M3 및 M4)의 치수들의 절반 크기이다. 하부 전도성 상호연결 층들의 작은 상호연결 폭들 및 공간들은 커패시턴스 밀도가 증가된 MOM 커패시터들의 형성을 가능하게 한다.

[0042] 도 3에 도시된 바와 같이, MOM 커패시터(330)는 전도성 상호연결부(예컨대, 배선들 및 비아들)의 표준 금속화에 의해 형성된 핑거들(예컨대, 350, 370) 사이의 측면(층내) 용량성 커플링(340)을 이용한다. MOM 커패시터(330) 내의 측면 커플링(340)은, 평행 수직 플레이트 커패시터들의 수직 커플링과 비교할 때, 개선된 매칭 특징들을 제공한다. MOM 커패시터(330)의 개선된 매칭 특징들은 상호연결 스택(310) 내의 측면 치수들의 개선된 프로세스 제어의 결과이다. 대조적으로, 상호연결 스택(310) 내의 전도성 상호연결부의 수직 치수들 및 유전층 두께의 프로세스 제어들은 평행 플레이트 커패시터들을 제조하기에 덜 정밀하다.

[0043] 도 4a는 커플링 커패시터(440) 및 RF 차폐 층(450)을 포함하는 라디오 주파수(RF) 신호 경로(400)를 도시한다. RF 신호 경로(400)는 커플링 커패시터(440)로서 MOM(metal-oxide-metal) 커패시터를 사용할 수 있다. 커플링 커패시터(440)는 상부 상호연결 층(예컨대, 금속 7(M7)/금속 8(M8))을 사용하여 RF 신호를 통신하기 위해 RF 입력 단자(410)를 RF 신호 경로(400)의 RF 출력 단자(412)에 커플링한다. 도 4b는 도 4a의 커플링 커패시터(440) 및 라디오 주파수(RF) 차폐 층(450)을 포함하는 RF 신호 경로(400)의 3D 도면을 도시한다.

[0044] 도 4a를 다시 참조하면, 전류 루프는 RF 입력 단자(410)와 RF 출력 단자(412) 사이에서 출력 신호 전류(404)로서 흐르는 입력 신호 전류(402)로 형성된다. 또한, 전류 루프로 인해, 리턴 전류(406)는 커플링 커패시터(440)를 부분적으로 둘러싸는 제1 접지 평면(420) 및 제2 접지 평면(430)을 통해 흐른다. 불행하게도, 리턴 전류(406)가 신호 전류(402/404)에 가깝게 흐르는 경향이 있기 때문에, 리턴 전류(406)는 제1 접지 평면(420) 및 제2 접지 평면(430) 상에서 흐르는 반면에, 저하된 리턴 전류(408)는 RF 차폐 층(450) 상에서 흐르고, 이는 RF 신호 손실로 이어진다.

[0045] RF 차폐 층(450)을 통한 저하된 리턴 전류(408)의 흐름은 RF 차폐 층(450)의 전도성 재료의 열악한 전도성으로 인해 전류 손실을 야기한다. 특히, RF 차폐 층(450)이 하부 상호연결 층(예컨대, 금속 1(M1) 또는 MOL(middle-of-line) 제로 층(M0))에서 제조되기 때문에, 차폐 재료는 열악한 전도성을 나타낼 수 있다. 이러한 열악한 전도성은 RF 차폐 층(450)을 제조하기 위한 얇은 (M1에 대한) 금속 층 또는 (M0에 대한) 폴리실리콘의 사용으로 인한 것이다. 따라서, 차폐 구조물들은, 예컨대, 도 5a 및 5b에 도시된 바와 같이, 리턴 전류가 차폐 층 상에 흐르는 것을 제한/방지하도록 제안된다.

[0046] 도 5a는 본 개시내용의 양상들에 따른, 커플링 커패시터(540) 및 패터닝된 라디오 주파수(RF) 차폐 구조물(550)을 포함하는 RF 신호 경로(500)를 도시한다. RF 신호 경로(500)는 커플링 커패시터(540)로서 MOM(metal-oxide-metal) 커패시터를 사용할 수 있다. 커플링 커패시터(540)는 상부 상호연결 층(예컨대, 금속 7(M7)/금속 8(M8))을 사용하여 RF 신호를 통신하기 위해 RF 입력 단자(510)를 RF 신호 경로(500)의 RF 출력 단자(512)에 커플링한다. 도 5b는 도 5a의 커플링 커패시터(540) 및 패터닝된 RF 차폐 구조물(550)을 포함하는 RF 신호 경로(500)의 3D 도면을 도시한다.

[0047] 도 5a를 다시 참조하면, 전류 루프는 RF 입력 단자(510)와 RF 출력 단자(512) 사이에서 출력 신호 전류(504)로서 흐르는 입력 신호 전류(502)로 형성된다. 또한, 전류 루프로 인해, 리턴 전류(506)는 커플링 커패시터(540)를 부분적으로 둘러싸는 제1 접지 평면(520) 및 제2 접지 평면(530)을 통해 흐른다. 이 구성에서, 패터닝된 RF 차폐 층은 리턴 전류(506)가 제1 접지 평면(520) 및 제2 접지 평면(530) 측벽 재료들을 통해 흐르도록 제한한다. 제1 접지 평면(520) 및 제2 접지 평면(530)의 측벽 재료들이 일반적으로 상부 상호연결 층(예컨대, 금속 7(M7)/금속 8(M8))을 사용한 제조로 인해 더 높은 전도성을 나타내기 때문에, RF 신호 손실이 감소된다.

[0048] 본 개시내용의 이러한 양상에서, 패터닝된 RF 차폐 구조물(550)은 저하된 리턴 전류가 패터닝된 RF 차폐 구조물(550)을 통해 흐르는 것을 방지하거나 실질적으로 감소시킨다. 본 개시내용의 양상들에 따라, 패터닝된 RF 차폐 구조물(550)은 패터닝된 차폐 구조물을 통한 리턴 전류 경로를 전기적으로 차단하도록 제조된다. 이러한 전기적 차단은 리턴 전류(506)가 제1 접지 평면(520) 및/또는 제2 접지 평면(530)을 통해 흐르도록 한정한다. 즉, 전기적 차단은 리턴 전류가 패터닝된 RF 차폐 구조물(550)를 통해 전파되는 것을 방지한다.

[0049] 제1 접지 평면(520) 및 제2 접지 평면(530)이 패터닝된 RF 차폐 구조물(550)의 전도성 재료에 비해 더 우수한 전도성을 갖기 때문에, 리턴 전류가 패터닝된 RF 차폐 구조물(550)을 통해 전파되는 것을 방지(또는 감소)하는 것은 신호 분리를 개선하고 기판 손실을 감소시킨다. 패터닝된 RF 차폐 구조물(550)은 RF 신호 경로(500)에서 커플링 커패시터 손실을 감소시키기 위해 차폐 재료들(예컨대, 금속 또는 폴리실리콘) 상의 리턴 전류 흐름을 제한 및/또는 방지할 수 있다. 결과적으로, RF 신호 손실이 감소되어, 입력 신호 전류(502)가 출력 신호 전류(504)와 동일하게 된다.

[0050] 도 6a-6i는 본 개시내용의 양상들에 따른 다양한 패터닝된 RF 차폐 구조물들을 예시한다.

[0051] 도 6a는 본 개시내용의 양상에 따른, 패터닝된 RF 차폐 구조물(650)의 구성(600)을 도시한다. 패터닝된 RF 차폐 구조물(650)의 구성(600)은 도 5a 및 5b에 도시된 패터닝된 RF 차폐 구조물(550)의 구성과 유사하다. 도 6a에 도시된 구성(600)은 패터닝된 RF 차폐 구조물(650)의 세부사항들을 모호하게 하는 것을 피하기 위해 RF 입력 단자(510), RF 출력 단자(512) 및 커플링 커패시터(540)를 생략한다. 이들 엘리먼트들은 또한 도 6b-6i에 도시된 구성에서 생략된다.

[0052] 도 6a를 다시 참조하면, 제1 접지 평면(520)은 측벽 부분(522), 포지티브 단자 부분(524) 및 네거티브 단자 부분(526)을 포함하는 것으로 추가로 도시된다. 유사하게, 제2 접지 평면(530)은 또한 측벽 부분(532), 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)을 포함한다. 본 개시내용의 양상들에 따라, 제1 접지 평면(520) 또는 제2 접지 평면(530)의 포지티브 단자 부분들(예컨대, 524/534) 및 네거티브 단자 부분들(예컨대, 526/536)의 전기적 차단은 리턴 전류(506)가 제1 접지 평면(520) 및/또는 제2 접지 평면(530)을 통해 흐르도록 한정한다.

[0053] 이 예에서, 패터닝된 RF 차폐 구조물(650)은 제1 접지 평면(520)의 측벽 부분(522)을 제2 접지 평면(530)의 측벽 부분(532)에 전기적으로 커플링하는 트레이스들(예컨대, 650-1,…, 650-5)을 포함한다. 그러나, 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 네거티브 단자 부분(526)은 패터닝된 RF 차폐 구조물(650)의 트레이스들(650)에 의해 직접적으로 연결되지는 않는다. 유사하게, 제2 접지 평면(530)의 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)은 패터닝된 RF 차폐 구조물(650)의 트레이스들(650)에 의해 직접적으로 연결되지는 않는다. 패터닝된 RF 차폐 구조물(650)의 이러한 어레인지먼트는 리턴 전류를 제1 접지 평면(520) 및 제2 접지 평면(530)을 통해 전파되는 것으로 한정한다.

[0054] 도 6b는 본 개시내용의 다른 양상에 따른, 패터닝된 RF 차폐 구조물(650)의 구성(610)을 도시한다. 패터닝된 RF 차폐 구조물(650)의 구성(610)은 도 6a에 도시된 제1 접지 평면(520) 및 제2 접지 평면(530)의 동일한 구성을 포함한다. 이 예에서, 패터닝된 RF 차폐 구조물(650)은 또한 제1 접지 평면(520)의 측벽 부분(522)이 아니라 제2 접지 평면(530)의 측벽 부분(532)에 전기적으로 커플링된 트레이스들(예컨대, 650-1,…, 650-5)을 포함한다. 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 네거티브 단자 부분(526)은 패터닝된 RF 차폐 구조물(650)에 의해 연결되지 않는다. 유사하게, 제2 접지 평면(530)의 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)은 패터닝된 RF 차폐 구조물(650)에 의해 연결되지 않으며, 이는 리턴 전류가 패터닝된 RF 차폐 구조물(650)을 통해 전파되는 것을 방지한다.

[0055] 도 6c는 본 개시내용의 다른 양상에 따른, 패터닝된 RF 차폐 구조물(650)의 구성(620)을 도시한다. 패터닝된 RF 차폐 구조물(650)의 이러한 구성(620)은 제1 접지 평면(520) 및 제2 접지 평면(530) 둘 모두에 접촉한다. 이 예에서, 패터닝된 RF 차폐 구조물(650)은 제1 접지 평면(520)의 측벽 부분(522)이 아니라 제2 접지 평면(530)의 측벽 부분(532)에 전기적으로 커플링되는 제1 트레이스들(예컨대, 650-1, 650-2, 650-3)을 포함한다. 또한, 제2 트레이스들(예컨대, 650-4, 650-5, 650-6)은 제2 접지 평면(530)의 측벽 부분(532)이 아니라 제1 접지 평면(520)의 측벽 부분(522)에 전기적으로 커플링된다. 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 네거티브 단자 부분(526)은 패터닝된 RF 차폐 구조물(650)에 의해 연결되지 않는다. 유사하게, 제2 접지 평면(530)의 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)은 또한 패터닝된 RF 차폐 구조물에 의해 연결되지 않는다. 결과적으로, 리턴 전류는 제1 접지 평면(520) 및 제2 접지 평면(530)을 통해 전파되는 것으로 제한된다.

[0056] 도 6d는 본 개시내용의 다른 양상에 따른, 패터닝된 RF 차폐 구조물(650)의 구성(630)을 도시한다. 패터닝된 RF 차폐 구조물(650)의 이러한 구성(630)은 또한 제1 접지 평면(520) 및 제2 접지 평면(530) 둘 모두에 접촉한다. 이 예에서, 패터닝된 RF 차폐 구조물(650)은 제2 접지 평면(530)의 측벽 부분(532)이 아니라 제1 접지 평면(520)의 측벽 부분(522)에 전기적으로 커플링된 제1 트레이스들(예컨대, 650-1, 650-2)을 포함한다. 또한, 제2 트레이스들(예컨대, 650-3, 650-4, 650-5)은 제1 접지 평면(520)의 측벽 부분(522)이 아니라 제2 접지 평면(530)의 측벽 부분(532)에 전기적으로 커플링된다. 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 네거티브 단자 부분(526)은 패터닝된 RF 차폐 구조물(650)에 의해 연결되지 않는다. 유사하게, 제2 접지 평면(530)의 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)은 또한 패터닝된 RF 차폐 구조물(650)에 의해 연결되지 않는다. 따라서, 리턴 전류는 패터닝된 RF 차폐 구조물(650)을 통해 전파되는 것이 금지된다.

[0057] 도 6e는 본 개시내용의 다른 양상에 따른, 패터닝된 RF 차폐 구조물(650)의 구성(640)을 도시한다. 이 예에서, 패터닝된 RF 차폐 구조물(650)은 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 제2 접지 평면(530)의 포지티브 단자 부분(534)에 전기적으로 커플링된 트레이스들(예컨대, 650-1,…, 650-6)을 포함한다. 그러나, 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 네거티브 단자 부분(526)은 트레이스들에 의해 연결되지 않는다. 마찬가지로, 제2 접지 평면(530)의 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)은 또한 연결되지 않고, 이는 리턴 전류가 패터닝된 RF 차폐 구조물(650)를 통해 전파되는 것을 금지한다.

[0058] 도 6f는 본 개시내용의 다른 양상에 따른, 패터닝된 RF 차폐 구조물(650)의 구성(660)을 도시한다. 이 예에서, 패터닝된 RF 차폐 구조물(650)은 제1 접지 평면(520)의 네거티브 단자 부분(526) 및 제2 접지 평면(530)의 네거티브 단자 부분(536)에 전기적으로 커플링된 트레이스들(예컨대, 650-1,…, 650-6)을 포함한다. 그러나, 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 네거티브 단자 부분(526)은 또한 트레이스들에 의해 연결된다. 유사하게, 제2 접지 평면(530)의 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)은 또한 트레이스들에 의해 연결되지 않으며, 이는 리턴 전류가 패터닝된 RF 차폐 구조물(650)을 통해 전파되는 것을 방지한다.

[0059] 도 6g는 본 개시내용의 다른 양상에 따른, 패터닝된 RF 차폐 구조물(650)의 구성(670)을 도시한다. 패터닝된 RF 차폐 구조물(650)의 이러한 구성(670)은 또한 제1 접지 평면(520) 및 제2 접지 평면(530) 둘 모두에 접촉한다. 이 예에서, 패터닝된 RF 차폐 구조물(650)은 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 제2 접지 평면(530)의 포지티브 단자 부분(534)에 전기적으로 커플링된 제1 트레이스들(예컨대, 650-1, 650-2, 650-3)을 포함한다. 또한, 제2 트레이스들(예컨대, 650-4, 650-5, 650-6)은 제1 접지 평면(520)의 네거티브 단자 부분(526) 및 제2 접지 평면(530)의 네거티브 단자 부분(536)에 전기적으로 커플링된다. 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 네거티브 단자 부분(526)은 트레이스들에 의해 연결되지 않으며, 제2 접지 평면(530)의 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)은 또한 트레이스에 의해 연결되지 않는다. 이러한 누락된 연결들은 리턴 전류가 패터닝된 RF 차폐 구조물(650)을 통해 전파되는 것을 방지한다.

[0060] 도 6h는 본 개시내용의 다른 양상에 따른, 패터닝된 RF 차폐 구조물(650)의 피시본 구성(fishbone configuration)(680)을 도시한다. 이 예에서, 패터닝된 RF 차폐 구조물(650)은 제1 접지 평면(520)의 포지티브 단자 부분(524)과 네거티브 단자 부분(526) 사이에 있지만 이들로부터 전기적으로 분리된 제1 트레이스들(예컨대, 650-1,…, 650-6)을 포함한다. 제1 트레이스들(예컨대, 650-1,…, 650-5)은 또한 제2 접지 평면(530)의 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)으로부터 전기적으로 분리된다. 제2 트레이스(652)는, 패터닝된 RF 차폐 구조물(650)의 피시본 구성(680)을 형성하기 위해 제1 접지 평면(520)의 측벽 부분(522)을 제2 접지 평면(530)의 측벽 부분(532)에 전기적으로 접촉시킨다.

[0061] 피시본 구성(680)에서, 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 네거티브 단자 부분(526)은 패터닝된 RF 차폐 구조물(650)의 트레이스들에 의해 연결되지 않는다. 유사하게, 제2 접지 평면(530)의 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)은 또한 패터닝된 RF 차폐 구조물(650)의 트레이스들에 의해 연결되지 않는다. 이러한 누락된 연결들은 피시본 구성(680)에 따라 리턴 전류가 패터닝된 RF 차폐 구조물(650)을 통해 전파되는 것을 방지한다.

[0062] 도 6i는 본 개시내용의 다른 양상에 따른, 패터닝된 RF 차폐 구조물(650)의 피시본 구성(690)을 도시한다. 이 예에서, 패터닝된 RF 차폐 구조물(650)은 또한 제1 접지 평면(520)의 측벽 부분(522)을 제2 접지 평면(530)의 측벽 부분(532)에 전기적으로 커플링하는 제1 트레이스들(예컨대, 650-1,…, 650-6)을 포함한다. 제2 트레이스(652)는 제1 접지 평면(520)의 포지티브 단자 부분(524)과 네거티브 단자 부분(526)뿐만 아니라, 제2 접지 평면(530)의 포지티브 단자 부분(534)과 네거티브 단자 부분(536) 사이에 있지만 이들로부터 전기적으로 분리된다.

[0063] 제2 트레이스(652)는 패터닝된 RF 차폐 구조물(650)의 피시본 구성(690)의 형성을 완료한다. 피시본 구성(690)에서, 제1 접지 평면(520)의 포지티브 단자 부분(524) 및 네거티브 단자 부분(526)은 또한 패터닝된 RF 차폐 구조물(650)의 트레이스들에 의해 연결되지 않는다. 유사하게, 제2 접지 평면(530)의 포지티브 단자 부분(534) 및 네거티브 단자 부분(536)은 또한 패터닝된 RF 차폐 구조물(650)의 트레이스들에 의해 연결되지 않는다. 따라서, 리턴 전류는 피시본 구성(690)에 따라 패터닝된 RF 차폐 구조물(650)를 통해 전파된다.

[0064] 차폐 재료들 상의 리턴 전류 흐름을 제한 및/또는 방지하기 위한 패터닝된 RF 차폐 구조물은 도 7과 관련하여 추가로 설명된다.

[0065] 도 7은 본 개시내용의 양상에 따른, 커패시터 RF 차폐 구조물을 제조하기 위한 방법(700)을 도시하는 프로세스 흐름도이다. 블록(702)에서, 접지 평면의 제1 접지 평면 부분 및 제2 접지 평면 부분은 RF 신호 경로의 포지티브 단자와 네거티브 단자 사이의 RF 신호 경로에서 커플링 커패시터를 부분적으로 둘러싸도록 제조된다. 예컨대, 도 5b에 도시된 바와 같이, 제2 접지 평면(530)은 제1 접지 평면(520)에 대향한다.

[0066] 블록(704)에서, 제1 접지 평면 부분 및/또는 제2 접지 평면 부분에 전기적으로 접촉하는 패터닝된 차폐 층을 형성하기 위해, 차폐 재료가 증착되고 패터닝된다. 도 6a-6i에 도시된 바와 같이, 패터닝된 RF 차폐 구조물(650)은 패터닝된 RF 차폐 구조물(650)을 통한 리턴 전류 경로를 전기적으로 차단한다. 차폐 재료를 증착 및 패터닝하는 것은 기판 상에 폴리실리콘 재료를 증착 및 패터닝하는 것을 포함할 수 있다. 패터닝된 RF 차폐 구조물(650)에서 리턴 전류 경로의 차단은 리턴 전류가 제1 접지 평면(520) 및/또는 제2 접지 평면(530)을 통해 흐르도록 한정할 수 있다. 리턴 전류가 제1 접지 평면(520) 또는 제2 접지 평면(530)에 완전히 한정되지 않을 수 있음이 인식되어야 한다.

[0067] 본 개시내용의 추가의 양상에 따라, RF 커패시터 구조물이 설명된다. 일 구성에서, RF 커패시터 차폐 구조물은 리턴 전류 경로를 전기적으로 분리하고, 리턴 전류가 접지 평면의 제1 접지 평면 부분 또는 제2 접지 평면 부분을 통해 흐르도록 방향전환시키기 위한 수단을 포함한다. 일 구성에서, 차단 수단은, 도 6a-6i에 도시된 바와 같이, 패터닝된 RF 차폐 구조물(650)일 수 있다. 다른 양상에서, 앞서 설명된 수단은 앞서 설명된 수단에 의해 언급된 기능들을 수행하도록 구성된 임의의 구조 또는 임의의 재료일 수 있다.

[0068] 도 8은 본 개시내용의 일 양상이 유리하게 이용될 수 있는 예시적인 무선 통신 시스템(800)을 도시한 블록도이다. 예시의 목적들을 위해, 도 8은 3개의 원격 유닛들(820, 830, 및 850) 및 2개의 기지국들(840)을 도시한다. 무선 통신 시스템들이 훨씬 더 많은 원격 유닛들 및 기지국들을 가질 수 있음을 인식할 것이다. 원격 유닛들(820, 830, 및 850)은, 개시된 패터닝된 RF 차폐 구조물을 포함하는 IC 디바이스들(825A, 825C, 및 825B)을 포함한다. 기지국들, 스위칭 디바이스들, 및 네트워크 장비와 같은 다른 디바이스들이 또한, 개시된 패터닝된 RF 차폐 구조물을 포함할 수 있음을 인식할 것이다. 도 8은, 기지국(840)으로부터 원격 유닛들(820, 830, 및 850)로의 순방향 링크 신호들(880) 및 원격 유닛들(820, 830, 및 850)로부터 기지국들(840)로의 역방향 링크 신호들(890)을 도시한다.

[0069] 도 8에서, 원격 유닛(820)은 모바일 텔레폰으로 도시되고, 원격 유닛(830)은 휴대용 컴퓨터로 도시되며, 원격 유닛(850)은 무선 로컬 루프 시스템의 고정 위치 원격 유닛으로 도시된다. 예컨대, 원격 유닛들은, 모바일 폰, 핸드-헬드 개인용 통신 시스템(PCS) 유닛, 개인 휴대 정보 단말(PDA)과 같은 휴대용 데이터 유닛, GPS 인에이블링된 디바이스, 내비게이션 디바이스, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 계측 장비와 같은 고정 위치 데이터 유닛, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 다른 디바이스들, 또는 이들의 임의의 조합들일 수 있다. 도 8이 본 개시내용의 양상들에 따른 원격 유닛들을 예시하지만, 개시내용은 이들 예시적인 예시된 유닛들로 제한되지 않는다. 본 개시내용의 양상들은 개시된 패터닝된 RF 차폐 구조물을 포함하는 많은 디바이스들에서 적합하게 이용될 수 있다.

[0070] 도 9는 위에서 개시된 패터닝된 RF 차폐 구조물과 같은 반도체 컴포넌트의 회로, 레이아웃, 및 로직 설계에 대해 사용되는 설계 워크스테이션을 예시한 블록도이다. 설계 워크스테이션(900)은 운영 시스템 소프트웨어, 지원 파일들, 및 설계 소프트웨어, 이를테면 케이던스(Cadence) 또는 OrCAD를 포함하는 하드 디스크(901)를 포함한다. 설계 워크스테이션(900)은 또한, 회로(910) 또는 패터닝된 RF 차폐 구조물(912)의 설계를 가능하게 하기 위한 디스플레이(902)를 포함한다. 회로(910) 또는 패터닝된 RF 차폐 구조물(912)의 설계를 유형으로 저장하기 위한 저장 매체(904)가 제공된다. 회로(910) 또는 패터닝된 RF 차폐 구조물(912)의 설계는 GDSII 또는 GERBER와 같은 파일 포맷으로 저장 매체(904) 상에 저장될 수 있다. 저장 매체(904)는 CD-ROM, DVD, 하드 디스크, 플래시 메모리, 또는 다른 적절한 디바이스일 수 있다. 더욱이, 설계 워크스테이션(900)은 저장 매체(904)로부터의 입력을 수용하거나 저장 매체(904)에 출력을 기입하기 위한 드라이브 장치(903)를 포함한다.

[0071] 저장 매체(904) 상에 기록된 데이터는 로직 회로 구성들, 포토리소그래피 마스크들에 대한 패턴 데이터, 또는 직렬 기입 툴들, 이를테면 전자 빔 리소그래피에 대한 마스크 패턴 데이터를 특정할 수 있다. 데이터는 로직 검증 데이터, 이를테면 로직 시뮬레이션들과 연관된 네트(net) 회로들 또는 타이밍도들을 더 포함할 수 있다. 저장 매체(904) 상에 데이터를 제공하는 것은, 반도체 웨이퍼들을 설계하기 위한 프로세스들의 수를 감소시킴으로써 회로(910) 또는 패터닝된 RF 차폐 구조물(912)의 설계를 용이하게 한다.

[0072] 펌웨어 및/또는 소프트웨어 구현에 대해, 방법들은, 본 명세서에 설명된 기능들을 수행하는 모듈들(예컨대, 절차들, 함수들 등)을 이용하여 구현될 수 있다. 명령들을 유형으로 수록한 머신-판독가능 매체는 본 명세서에 설명된 방법들을 구현하는 데 사용될 수 있다. 예컨대, 소프트웨어 코드들은 메모리에 저장될 수 있고, 프로세서 유닛에 의해 실행될 수 있다. 메모리는, 프로세서 유닛 내부 또는 프로세서 유닛 외부에서 구현될 수 있다. 본 명세서에 사용된 바와 같이, "메모리"라는 용어는 장기, 단기, 휘발성, 비휘발성, 또는 다른 메모리의 타입들을 지칭하며, 특정 타입의 메모리 또는 메모리들의 수, 또는 메모리가 저장되는 매체들의 타입에 제한되지 않는다.

[0073] 펌웨어 및/또는 소프트웨어로 구현되면, 기능들은 컴퓨터-판독가능 매체 상의 하나 이상의 명령들 또는 코드로서 저장될 수 있다. 예들은, 데이터 구조로 인코딩된 컴퓨터-판독가능 매체들, 및 컴퓨터 프로그램으로 인코딩된 컴퓨터-판독가능 매체들을 포함한다. 컴퓨터-판독가능 매체들은 물리적 컴퓨터 저장 매체들을 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 이용가능한 매체일 수 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 다른 매체를 포함할 수 있으며; 본 명세서에 사용된 바와 같이, 디스크(disk) 및 디스크(disc)는, 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), DVD(digital versatile disc), 플로피 디스크(disk) 및 블루-레이 디스크(disc)를 포함하며, 여기서, 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 상기한 것들의 조합들이 또한 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.

[0074] 컴퓨터 판독가능 매체 상의 저장에 부가하여, 명령들 및/또는 데이터는 통신 장치에 포함된 송신 매체들 상에서 신호들로서 제공될 수 있다. 예컨대, 통신 장치는, 명령들 및 데이터를 표시하는 신호들을 갖는 트랜시버를 포함할 수 있다. 명령들 및 데이터는 하나 이상의 프로세서들로 하여금, 청구항들에서 서술된 기능들을 구현하게 하도록 구성된다.

[0075] 본 개시내용 및 그의 이점들이 상세히 설명되었지만, 첨부된 청구항들에 의해 정의된 바와 같은 본 개시내용의 기술을 벗어나지 않으면서, 다양한 변화들, 치환들 및 변경들이 본 명세서에서 행해질 수 있음을 이해해야 한다. 예컨대, "위" 및 "아래"와 같은 관계 용어들이 기판 또는 전자 디바이스에 대해 사용된다. 물론, 기판 또는 전자 디바이스가 반전되면, 위가 아래가 되고, 그 역도 마찬가지이다. 부가적으로, 옆쪽들로 배향되면, 위 및 아래는 기판 또는 전자 디바이스의 측면들을 지칭할 수 있다. 또한, 본 출원의 범위는, 명세서에서 설명된 프로세스, 머신, 제조, 재료의 조성들, 수단, 방법들 및 단계들의 특정한 구성들로 제한되도록 의도되지는 않는다. 당업자가 개시내용으로부터 용이하게 인식할 바와 같이, 본 명세서에 설명된 대응하는 구성들과 실질적으로 동일한 기능을 수행하거나 또는 실질적으로 동일한 결과를 달성하는, 현재 존재하거나 추후에 개발될 프로세스들, 머신들, 제조, 재료의 조성들, 수단, 방법들, 또는 단계들은 본 개시내용에 따라 이용될 수 있다. 따라서, 첨부된 청구항들은 그러한 프로세스들, 머신들, 제조, 재료의 조성, 수단, 방법들, 또는 단계들을 그들의 범위 내에 포함하도록 의도된다.

[0076] 당업자들은, 본 명세서의 개시내용과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 조합들로서 구현될 수 있음을 추가로 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능 관점들에서 일반적으로 위에서 설명되었다. 그러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지 여부는 특정 애플리케이션, 및 전체 시스템에 부과된 설계 제약들에 의존한다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 그러한 구현 결정들이 본 개시내용의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.

[0077] 본 명세서의 개시내용과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합(예컨대, DSP와 마이크로프로세서의 결합, 다수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수 있다.

[0078] 본 개시내용과 관련하여 설명된 방법 또는 알고리즘의 단계들은 직접적으로 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 조합으로 구현될 수 있다. 소프트웨어 모듈은, RAM, 플래시 메모리, ROM, EPROM, EEPROM, 레지스터들, 하드디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다. ASIC는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말에서 개별 컴포넌트들로서 상주할 수 있다.

[0079] 하나 이상의 예시적인 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 이를 통해 송신될 수 있다. 컴퓨터 판독가능 매체들은, 일 장소에서 다른 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함한 통신 매체들 및 컴퓨터 저장 매체들 둘 모두를 포함한다. 저장 매체들은 범용 컴퓨터 또는 특수 목적 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 특정된 프로그램 코드 수단을 저장 또는 반송하는데 사용될 수 있고, 범용 컴퓨터 또는 특수 목적 컴퓨터, 또는 범용 프로세서 또는 특수 목적 프로세서에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결수단(connection)이 컴퓨터-판독가능 매체로 적절히 지칭된다. 예컨대, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선(twisted pair), 디지털 가입자 라인(DSL), 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들이 매체의 정의에 포함된다. 본 명세서에서 사용된 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), 디지털 다기능 디스크(digital versatile disc)(DVD), 플로피 디스크(disk) 및 블루-레이 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저를 이용하여 광학적으로 데이터를 재생한다. 상기한 것들의 조합들이 또한 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.

[0080] 개시내용의 이전 설명은 임의의 당업자가 개시내용을 사용하거나 또는 실시할 수 있도록 제공된다. 개시내용에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에서 정의된 일반적인 원리들은 개시내용의 사상 또는 범위를 벗어나지 않으면서 다른 변형들에 적용될 수 있다. 따라서, 개시내용은 본 명세서에 설명된 예들 및 설계들로 제한되도록 의도되는 것이 아니라, 본 명세서에 개시된 원리들 및 신규한 특성들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims

RF(radio frequency) 신호 경로의 커플링 커패시터를 부분적으로 둘러싸는 접지 평면 ― 상기 접지 평면은 상기 RF 신호 경로의 포지티브 단자와 상기 RF 신호 경로의 네거티브 단자 사이에서 연장되는 제1 접지 평면 부분, 및 상기 RF 신호 경로의 상기 포지티브 단자와 상기 네거티브 단자 사이에서 연장되는 제2 접지 평면 부분을 포함하고, 상기 제2 접지 평면 부분은 상기 제1 접지 평면 부분에 대향함 ― ; 및
상기 제1 접지 평면 부분 및/또는 상기 제2 접지 평면 부분에 전기적으로 접촉하는 패터닝된 차폐 층을 포함하고,
상기 패터닝된 차폐 층은, 리턴 전류가 상기 제1 접지 평면 부분 또는 상기 제2 접지 평면 부분을 통해 흐르도록 한정하기 위해, 상기 패터닝된 차폐 층을 통한 리턴 전류 경로를 전기적으로 차단하는(disconnect),
커패시터 RF 차폐 구조물.
제1 항에 있어서,
상기 패터닝된 차폐 층은 상기 제1 접지 평면 부분의 중간 측을 상기 제2 접지 평면 부분의 중간 측에 연결하는 트레이스들을 포함하고, 상기 트레이스들은 상기 RF 신호 경로에 직교하는,
커패시터 RF 차폐 구조물.
제1 항에 있어서,
상기 패터닝된 차폐 층은, 상기 제1 접지 평면 부분의 중간 측에 연결되고 상기 제2 접지 평면 부분의 중간 측으로부터 분리된 트레이스들을 포함하는,
커패시터 RF 차폐 구조물.
제1 항에 있어서,
상기 패터닝된 차폐 층은, 상기 RF 신호 경로의 상기 포지티브 단자에 근접한 상기 제1 접지 평면 부분 및 상기 제2 접지 평면 부분에 연결되고 상기 RF 신호 경로의 상기 네거티브 단자에 근접한 상기 제1 접지 평면 부분 및 상기 제2 접지 평면 부분으로부터 분리된 트레이스들을 포함하는,
커패시터 RF 차폐 구조물.
제1 항에 있어서,
상기 패터닝된 차폐 층은 금속 또는 폴리실리콘의 트레이스들을 포함하는,
커패시터 RF 차폐 구조물.
제1 항에 있어서,
상기 패터닝된 차폐 층은 제1 상호연결 층(M1)에 형성되는,
커패시터 RF 차폐 구조물.
제1 항에 있어서,
상기 패터닝된 차폐 층은 제로 상호연결 층(M0)에 형성되는,
커패시터 RF 차폐 구조물.
제1 항에 있어서,
상기 커플링 커패시터는 MOM(metal-oxide-metal) 커패시터를 포함하는,
커패시터 RF 차폐 구조물.
제1 항에 있어서,
상기 커패시터 RF 차폐 구조물은 모바일 폰, 셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 컴퓨터, 핸드-헬드 PCS(personal communication systems) 유닛, 휴대용 데이터 유닛 및/또는 고정 위치 데이터 유닛에 통합되는,
커패시터 RF 차폐 구조물.
RF(radio frequency) 신호 경로의 포지티브 단자와 네거티브 단자 사이에서 상기 RF 신호 경로의 커플링 커패시터를 부분적으로 둘러싸는 접지 평면의 제1 접지 평면 부분 및 제2 접지 평면 부분을 제조하는 단계 ― 상기 제2 접지 평면 부분은 상기 제1 접지 평면 부분에 대향함 ― ; 및
상기 제1 접지 평면 부분 및/또는 상기 제2 접지 평면 부분에 전기적으로 접촉하는 패터닝된 차폐 층을 형성하기 위해, 차폐 재료를 증착 및 패터닝하는 단계를 포함하고,
상기 패터닝된 차폐 층은, 리턴 전류가 상기 제1 접지 평면 부분 또는 상기 제2 접지 평면 부분을 통해 흐르도록 한정하기 위해, 상기 패터닝된 차폐 층을 통한 리턴 전류 경로를 전기적으로 차단하는,
커패시터 RF 차폐 구조물을 제조하기 위한 방법.
제10 항에 있어서,
상기 증착 및 패터닝하는 단계는, 상기 제1 접지 평면 부분의 중간 측을 상기 제2 접지 평면 부분의 중간 측에 전기적으로 연결하는 트레이스들을 증착하는 단계를 더 포함하고, 상기 트레이스들은 상기 RF 신호 경로에 직교하는,
커패시터 RF 차폐 구조물을 제조하기 위한 방법.
제10 항에 있어서,
상기 증착 및 패터닝하는 단계는, 상기 제1 접지 평면 부분의 중간 측에 연결되고 상기 제2 접지 평면 부분의 중간 측으로부터 분리된 트레이스들을 증착하는 단계를 더 포함하는,
커패시터 RF 차폐 구조물을 제조하기 위한 방법.
제10 항에 있어서,
상기 차폐 재료를 증착 및 패터닝하는 단계는 기판 상에 폴리실리콘 재료를 증착 및 패터닝하는 단계를 포함하는,
커패시터 RF 차폐 구조물을 제조하기 위한 방법.
제10 항에 있어서,
상기 커패시터 RF 차폐 구조물은 모바일 폰, 셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 컴퓨터, 핸드-헬드 PCS(personal communication systems) 유닛, 휴대용 데이터 유닛 및/또는 고정 위치 데이터 유닛에 통합되는,
커패시터 RF 차폐 구조물을 제조하기 위한 방법.
RF(radio frequency) 신호 경로의 커플링 커패시터를 부분적으로 둘러싸는 접지 평면 ― 상기 접지 평면은 상기 RF 신호 경로의 포지티브 단자와 상기 RF 신호 경로의 네거티브 단자 사이에서 연장되는 제1 접지 평면 부분, 및 상기 RF 신호 경로의 상기 포지티브 단자와 상기 네거티브 단자 사이에서 연장되는 제2 접지 평면 부분을 포함하고, 상기 제2 접지 평면 부분은 상기 제1 접지 평면 부분에 대향함 ― ; 및
리턴 전류 경로를 전기적으로 차단하고, 리턴 전류가 상기 제1 접지 평면 부분 및/또는 상기 제2 접지 평면 부분을 통해 흐르도록 방향전환시키기 위한 수단을 포함하는,
커패시터 RF 차폐 구조물.
제15 항에 있어서,
상기 커플링 커패시터는 MOM(metal-oxide-metal) 커패시터를 포함하는,
커패시터 RF 차폐 구조물.
제15 항에 있어서,
상기 접지 평면은 상기 제2 접지 평면 부분의 중간 측으로부터 분리된 상기 제1 접지 평면 부분의 중간 측을 포함하는,
커패시터 RF 차폐 구조물.
제15 항에 있어서,
상기 커플링 커패시터는 제1 상호연결 층(M1)에 형성되는,
커패시터 RF 차폐 구조물.
제15 항에 있어서,
상기 접지 평면은 상부 상호연결 층에 형성되는,
커패시터 RF 차폐 구조물.
제15 항에 있어서,
상기 커패시터 RF 차폐 구조물은 모바일 폰, 셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 컴퓨터, 핸드-헬드 PCS(personal communication systems) 유닛, 휴대용 데이터 유닛 및/또는 고정 위치 데이터 유닛에 통합되는,
커패시터 RF 차폐 구조물.