JP2023052180A - 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 - Google Patents
貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 Download PDFInfo
- Publication number
- JP2023052180A JP2023052180A JP2022212543A JP2022212543A JP2023052180A JP 2023052180 A JP2023052180 A JP 2023052180A JP 2022212543 A JP2022212543 A JP 2022212543A JP 2022212543 A JP2022212543 A JP 2022212543A JP 2023052180 A JP2023052180 A JP 2023052180A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- layer
- hole
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 253
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 114
- 230000000149 penetrating effect Effects 0.000 claims abstract description 16
- 238000007747 plating Methods 0.000 claims description 21
- 239000010410 layer Substances 0.000 description 386
- 238000000034 method Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 20
- 239000011521 glass Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 15
- 239000011368 organic material Substances 0.000 description 14
- 239000012044 organic layer Substances 0.000 description 11
- 239000004593 Epoxy Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910000287 alkaline earth metal oxide Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】高密度にキャパシタを実装可能な貫通電極基板、貫通電極基板を備える実装基板及び貫通電極基板の製造方法を提供する。【解決手段】貫通電極基板は、第１面１３及び第１面の反対側に位置する第２面１４を含み、第１面と第２面との間を貫通する電極用貫通孔２０及び第１面と第２面との間を貫通するキャパシタ用貫通孔Ｚが設けられた基板１２と、基板の電極用貫通孔に位置する貫通電極２２と、基板のキャパシタ用貫通孔の第１面の第１面開口部Ｚａの近傍、キャパシタ用貫通孔の側壁及びキャパシタ用貫通孔の第２面の第２面開口部Ｚｃ近傍に渡って連続して設けられ、第１面第２電極層、誘電体層、第１面第１電極層の順に積層された積層構造を有するキャパシタ１５と、を備える。【選択図】図１
Description
本開示の実施形態は、貫通電極を備える貫通電極基板に関する。また、本開示の実施形態は、貫通電極基板を備える実装基板、及び貫通電極基板の製造方法に関する。
第１面及び第２面を含む基板と、基板に設けられた複数の貫通孔と、貫通孔の内部に位置する貫通電極と、を備える部材、いわゆる貫通電極基板が、様々な用途で利用されている。
例えば、この貫通電極基板は、ＬＳＩの実装密度を高めるために複数のＬＳＩチップを積層させる際に２つのＬＳＩチップの間に介在させるインターポーザとして利用される。また、貫通電極基板は、ＬＳＩチップなどの素子とマザーボードなどの実装基板との間に介在されることもある。
ここで、例えば、特許文献１では、ガラス基板にレーザ光を用いて貫通孔を形成し、この貫通孔にめっきを施して成る、インターポーザに関する技術を開示している。そして、この特許文献１に記載のガラス基板の製造方法によれば、ガラス基板にテーパ状を成す貫通孔を形成することができるものである。
また、特許文献２では、ガラス基板上に多層配線層を形成して成るインターポーザに関する技術を開示している。このインターポーザは、貫通孔の内部のみに無機密着層を形成し、この無機密着層の上に導電層を形成し、当該導電層は、導電ビアを介して配線群と電気的に接続され、無機密着層の熱膨張率は、基材の熱膨張率よりも大きく且つ導電層の熱膨張率よりも小さくなっている。そして、この特許文献２に記載のインターポーザによれば、熱膨張、熱収縮による導電層パターンの剥離を防止することができるものである。
ここで、既述の特許文献１、２に記載の発明では、高密度にキャパシタを形成する点については十分検討されておらず、実装密度を高めることが困難になることが懸念される。
本開示の実施形態は、このような課題を効果的に解決し得る貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法を提供することを目的とする。
本開示の一実施形態に係る貫通電極基板は、
第１面及び前記第１面の反対側に位置する第２面を含み、前記第１面と前記第２面との間を貫通する電極用貫通孔、及び、前記第１面と前記第２面との間を貫通するキャパシタ用貫通孔が設けられた基板と、
前記基板の前記電極用貫通孔に位置する貫通電極と、
前記基板の前記キャパシタ用貫通孔の前記第１面の第１面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第２面の第２面開口部近傍に渡って連続して設けられ、第１面第２電極層、誘電体層、第１面第１電極層の順に積層された積層構造を有するキャパシタと、を備える。
第１面及び前記第１面の反対側に位置する第２面を含み、前記第１面と前記第２面との間を貫通する電極用貫通孔、及び、前記第１面と前記第２面との間を貫通するキャパシタ用貫通孔が設けられた基板と、
前記基板の前記電極用貫通孔に位置する貫通電極と、
前記基板の前記キャパシタ用貫通孔の前記第１面の第１面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第２面の第２面開口部近傍に渡って連続して設けられ、第１面第２電極層、誘電体層、第１面第１電極層の順に積層された積層構造を有するキャパシタと、を備える。
前記貫通電極基板において、
前記貫通電極と前記第１面第２電極層又は前記第１面第１電極層の何れか一方のみとを電気的に接続する配線層をさらに備えるようにしてもよい。
前記貫通電極と前記第１面第２電極層又は前記第１面第１電極層の何れか一方のみとを電気的に接続する配線層をさらに備えるようにしてもよい。
前記貫通電極基板において、
前記基板の前記第１面上における前記第１面第２電極層の側端部は、前記第１面上で、前記誘電体層により被覆されているようにしてもよい。
前記基板の前記第１面上における前記第１面第２電極層の側端部は、前記第１面上で、前記誘電体層により被覆されているようにしてもよい。
前記貫通電極基板において、
前記基板の前記第１面における前記誘電体層の側端部は、前記基板の前記第１面上で前記第１面第２電極層の端部を被覆するように、前記基板の前記第１面上に位置しているようにしてもよい。
前記基板の前記第１面における前記誘電体層の側端部は、前記基板の前記第１面上で前記第１面第２電極層の端部を被覆するように、前記基板の前記第１面上に位置しているようにしてもよい。
前記貫通電極基板において、
前記基板の前記第１面における前記第１面第１電極層の側端部は、前記基板の前記第１面上の前記誘電体層の側端部上に位置しているようにしてもよい。
前記基板の前記第１面における前記第１面第１電極層の側端部は、前記基板の前記第１面上の前記誘電体層の側端部上に位置しているようにしてもよい。
前記貫通電極基板において、
前記第１面第２電極層は、前記第１面第２電極層の側端部と前記基板の前記第１面との境界に凹部を有するようにしてもよい。
前記第１面第２電極層は、前記第１面第２電極層の側端部と前記基板の前記第１面との境界に凹部を有するようにしてもよい。
前記貫通電極基板において、
前記第１面第２電極層の膜厚は、前記第１面第１電極層の膜厚よりも厚くなるようにしてもよい。
前記第１面第２電極層の膜厚は、前記第１面第１電極層の膜厚よりも厚くなるようにしてもよい。
前記貫通電極基板において、
前記電極用貫通孔の幅は、前記キャパシタ用貫通孔の幅と同じ大きさであるようにしてもよい。
前記電極用貫通孔の幅は、前記キャパシタ用貫通孔の幅と同じ大きさであるようにしてもよい。
前記貫通電極基板において、
前記電極用貫通孔の幅は、前記キャパシタ用貫通孔の幅よりも大きくなるようにしてもよい。
前記電極用貫通孔の幅は、前記キャパシタ用貫通孔の幅よりも大きくなるようにしてもよい。
前記貫通電極基板において、
前記基板の前記第１面側で、前記第１面第１電極層及び前記誘電体層を貫通するとともに、前記第１面第１電極層とは絶縁され且つ前記第１面第２電極層に電気的に接続されたスルーホール配線をさらに備えるようにしてもよい。
前記基板の前記第１面側で、前記第１面第１電極層及び前記誘電体層を貫通するとともに、前記第１面第１電極層とは絶縁され且つ前記第１面第２電極層に電気的に接続されたスルーホール配線をさらに備えるようにしてもよい。
前記貫通電極基板において、
前記基板は、複数の前記キャパシタ用貫通孔が設けられ、各キャパシタ用貫通孔に一対一に対応して前記キャパシタが設けられているようにしてもよい。
前記基板は、複数の前記キャパシタ用貫通孔が設けられ、各キャパシタ用貫通孔に一対一に対応して前記キャパシタが設けられているようにしてもよい。
前記貫通電極基板において、
前記基板の前記第１面上において隣接する前記キャパシタの前記第１面第２電極層、前記誘電体層、及び前記第１面第１電極層は、前記基板の前記第１面上において、連続的に接続されているようにしてもよい。
前記基板の前記第１面上において隣接する前記キャパシタの前記第１面第２電極層、前記誘電体層、及び前記第１面第１電極層は、前記基板の前記第１面上において、連続的に接続されているようにしてもよい。
前記貫通電極基板において、
前記基板の前記第１面上において隣接する前記キャパシタの前記第１面第２電極層、前記誘電体層、及び前記第１面第１電極層は、前記基板の前記第１面上において、連続的に接続されていないようにしてもよい。
前記基板の前記第１面上において隣接する前記キャパシタの前記第１面第２電極層、前記誘電体層、及び前記第１面第１電極層は、前記基板の前記第１面上において、連続的に接続されていないようにしてもよい。
前記貫通電極基板において、
前記キャパシタ用貫通孔の前記第１面に平行な断面は円形であるようにしてもよい。
前記キャパシタ用貫通孔の前記第１面に平行な断面は円形であるようにしてもよい。
前記貫通電極基板において、
前記貫通電極は、前記電極用貫通孔の側壁に沿って成膜されたシード層と、前記シード層の表面に成膜されためっき層と、を有するようにしてもよい。
前記貫通電極は、前記電極用貫通孔の側壁に沿って成膜されたシード層と、前記シード層の表面に成膜されためっき層と、を有するようにしてもよい。
前記貫通電極基板において、
前記貫通電極と、前記貫通電極に電気的に接続されるとともに前記第１面側に位置する第１面導電層と、前記貫通電極に電気的に接続されるとともに前記第２面側に位置する第２面導電層と、を有するインダクタを更に備えるようにしてもよい。
前記貫通電極と、前記貫通電極に電気的に接続されるとともに前記第１面側に位置する第１面導電層と、前記貫通電極に電気的に接続されるとともに前記第２面側に位置する第２面導電層と、を有するインダクタを更に備えるようにしてもよい。
本開示の一実施形態に係る実装基板は、
貫通電極基板と、
前記貫通電極基板に搭載された素子と、を備え、
前記貫通電極基板は、
第１面及び前記第１面の反対側に位置する第２面を含み、前記第１面と前記第２面との間を貫通する貫通孔、及び、前記第１面と前記第２面との間を貫通するキャパシタ用貫通孔が設けられた基板と、
前記基板の前記電極用貫通孔に位置する貫通電極と、
前記基板の前記キャパシタ用貫通孔の前記第１面の第１面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第２面の第２面開口部近傍に渡って連続して設けられ、第１面第２電極層、誘電体層、第１面第１電極層の順に積層された積層構造を有するキャパシタと、を備える。
貫通電極基板と、
前記貫通電極基板に搭載された素子と、を備え、
前記貫通電極基板は、
第１面及び前記第１面の反対側に位置する第２面を含み、前記第１面と前記第２面との間を貫通する貫通孔、及び、前記第１面と前記第２面との間を貫通するキャパシタ用貫通孔が設けられた基板と、
前記基板の前記電極用貫通孔に位置する貫通電極と、
前記基板の前記キャパシタ用貫通孔の前記第１面の第１面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第２面の第２面開口部近傍に渡って連続して設けられ、第１面第２電極層、誘電体層、第１面第１電極層の順に積層された積層構造を有するキャパシタと、を備える。
本開示の一実施形態に係る貫通電極基板の製造方法は、
第１面及び前記第１面の反対側に位置する第２面を含み、前記第１面と前記第２面との間を貫通する電極用貫通孔、及び、前記第１面と前記第２面との間を貫通するキャパシタ用貫通孔が設けられた基板を準備する工程と、
前記基板の前記電極用貫通孔に位置する貫通電極を形成する工程と、
前記基板の前記キャパシタ用貫通孔の前記第１面の第１面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第２面の第２面開口部近傍に渡って連続して設けられ、第１面第２電極層、誘電体層、第１面第１電極層の順に積層された積層構造を有するキャパシタを形成する工程と、を備える。
第１面及び前記第１面の反対側に位置する第２面を含み、前記第１面と前記第２面との間を貫通する電極用貫通孔、及び、前記第１面と前記第２面との間を貫通するキャパシタ用貫通孔が設けられた基板を準備する工程と、
前記基板の前記電極用貫通孔に位置する貫通電極を形成する工程と、
前記基板の前記キャパシタ用貫通孔の前記第１面の第１面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第２面の第２面開口部近傍に渡って連続して設けられ、第１面第２電極層、誘電体層、第１面第１電極層の順に積層された積層構造を有するキャパシタを形成する工程と、を備える。
前記貫通電極基板の製造方法において、
前記貫通電極を形成するのと同時に、前記キャパシタの前記第１面第２電極層を形成するようにしてもよい。
前記貫通電極を形成するのと同時に、前記キャパシタの前記第１面第２電極層を形成するようにしてもよい。
本開示の実施形態によれば、貫通電極を備え、高密度にキャパシタを実装可能な貫通電極基板を提供することができる。
る。
図９は、図８に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図１０は、図１１に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図１１は、図１０に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図１２は、図１１に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図１３は、図１２に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図１４は、図１３に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図１５は、図１４に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図１６は、図１５に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図１７は、図１６に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図１８は、図１７に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図１９は、図１８に続く、図１に示す貫通電極基板の製造工程の一例を示す図である。
図２０は、図１に示す貫通電極基板及び素子を備える実装基板の一例を示す断面図である。
図２１は、図１に示す貫通電極基板が搭載される製品の例を示す図である。
以下、本開示の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
貫通電極基板
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る貫通電極基板１０の構成について説明する。図１は、実施形態に係る貫通電極基板１０を示す断面図である。また、図２は、図１に示す貫通電極基板の貫通孔近傍を部分的に拡大して示す断面図である。また、図３は、図１に示す貫通電極基板のキャパシタ用貫通孔を部分的に拡大して示す断面図である。また、図４は、図１に示す貫通電極基板を示す平面図である。なお、図４では、簡単のため、第１面第１導電層３１１の表面に沿った断面を模式的に表している。
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る貫通電極基板１０の構成について説明する。図１は、実施形態に係る貫通電極基板１０を示す断面図である。また、図２は、図１に示す貫通電極基板の貫通孔近傍を部分的に拡大して示す断面図である。また、図３は、図１に示す貫通電極基板のキャパシタ用貫通孔を部分的に拡大して示す断面図である。また、図４は、図１に示す貫通電極基板を示す平面図である。なお、図４では、簡単のため、第１面第１導電層３１１の表面に沿った断面を模式的に表している。
貫通電極基板１０は、基板１２、貫通電極２２、第１配線構造部３０及び第２配線構造部４０を備える。以下、貫通電極基板１０の各構成要素について説明する。
（基板）
基板１２は、第１面１３、及び、第１面１３の反対側に位置する第２面１４を含む。
基板１２は、第１面１３、及び、第１面１３の反対側に位置する第２面１４を含む。
また、基板１２には、第１面１３から第２面１４に至る、すなわち、第１面１３と第２面１４との間を貫通する複数の電極用貫通孔２０が設けられている。
さらに、基板１２は、第１面１３と第２面１４との間を貫通し且つ第１面１３に開口部Ｚａ及び第２面１４の第２面開口部Ｚｃを有する複数のキャパシタ用貫通孔Ｚが設けられている。なお、図１の例では、２つのキャパシタ用貫通孔Ｚが基板１２に形成されているが、１つの又は３つ以上のキャパシタ用貫通孔Ｚが基板１２に形成されているようにしてもよい。
このように、図１の例では、基板１２は、第１面１３に複数のキャパシタ用貫通孔Ｚが設けられ、各キャパシタ用貫通孔Ｚに一対一に対応してキャパシタ１５が設けられている。
なお、キャパシタ用貫通孔Ｚの第１面１３に平行な断面は、例えば、円形である。しかしながら、キャパシタ用貫通孔Ｚの第１面１３に平行な断面は、円形以外の四角形等の形状を有していてもよい。
また、基板１２は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板１２は、ガラス基板、石英基板、サファイア基板、樹脂基板、ガラスエポキシ基板、シリコン基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＯＳ（Ｓｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ）、炭化シリコン（ＳｉＣ）基板、アルミナ(Al2O3)基板、窒化アルミニウム(AlN)基板、酸化ジリコニウム(ZrO2)基板など、又は、これらが積層された基板を用いることができる。基板１２は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
この基板１２で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。
この無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のＥＮ－Ａ１や、コーニング製のイーグルＸＧなどを挙げることができる。基板１２がガラスを含む場合、基板１２の厚みは、例えば０．１０ｍｍ以上且つ０．４０ｍｍ以下である。基板１２がガラスを含むことにより、基板１２の絶縁性を高めることができる。これにより、後述するように第１配線構造部３０の一部によってキャパシタ１５が形成されている場合に、キャパシタ１５の耐電圧特性を高めることができる。
また、電極用貫通孔２０の側壁２１は、図示はしないが、基板１２の第１面１３の法線方向に沿って広がっていてもよい。若しくは、側壁２１が、基板１２の第１面１３の法線方向からずれた方向で広がっていてもよく、また、側壁２１の一部が湾曲していてもよい。
また、電極用貫通孔２０の長さ、すなわち第１面１３の法線方向における電極用貫通孔２０の寸法は、基板１２の厚みに等しい。電極用貫通孔２０の幅Ｓ、すなわち第１面１３の面方向における電極用貫通孔２０の寸法（図８参照）は、例えば４０μｍ以上且つ１５０μｍ以下である。また、電極用貫通孔２０の幅Ｓに対する長さの比は、例えば４以上且つ１０以下である。
なお、電極用貫通孔２０の幅Ｓは、例えば、図３に示すキャパシタ用貫通孔Ｚの幅ａ１と同じ大きさである。しかし、電極用貫通孔２０の幅Ｓは、例えば、図３に示すキャパシタ用貫通孔Ｚの幅ａ１よりも大きくなるように設定されていてもよい。
（貫通電極）
貫通電極２２は、電極用貫通孔２０の内部に少なくとも部分的に位置し、且つ導電性を有する部材である。
貫通電極２２は、電極用貫通孔２０の内部に少なくとも部分的に位置し、且つ導電性を有する部材である。
なお、本実施の形態においては、貫通電極２２の厚みは、電極用貫通孔２０の幅よりも小さく、このため、貫通電極２２の内部には、貫通電極２２が存在しない空間がある。すなわち、貫通電極２２は、いわゆるコンフォーマルビアである。
また、貫通電極２２は、蒸着法やスパッタリング法などの物理成膜法で形成されていてもよく、化学成膜法やめっき法で形成されていてもよい。また、貫通電極２２は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。
ここでは、図２に示すように、貫通電極２２が、電極用貫通孔２０の側壁２１側から電極用貫通孔２０の中心側へ順に並ぶ密着層３６１、シード層３６２及びめっき層３６３を含む例について説明する。
密着層３６１は、シード層３６２やめっき層３６３などのその他の貫通電極２２の構成要素と基板１２の電極用貫通孔２０の側壁２１との間に、必要に応じて形成される層である。密着層３６１は、シード層３６２やめっき層３６３などのその他の貫通電極２２の構成要素に比べて、基板１２に対する高い密着性を有する。また、密着層３６１は、シード層３６２やめっき層３６３などのその他の貫通電極２２の構成要素中の金属元素が電極用貫通孔２０の側壁２１を介して基板１２の内部に拡散することを抑制するという役割を果たしてもよい。シード層３６２又はめっき層３６３が銅を含む場合、密着層３６１の材料として、例えば、チタン、チタン窒化物、モリブデン、モリブデン窒化物、タンタル、タンタル窒化物等、又はこれらを積層したものを用いることができる。また、密着層３６１の材料として、基板１２に対する高い密着性を有する導電性材料を用いてもよい。
例えば、密着層３６１の材料として、チタン、モリブデン、タングステン、タンタル、ニッケル、クロム、アルミニウム、これらの化合物、これらの合金など、又はこれらを積層したものを使用することができる。密着層３６１の厚みは、例えば１０ｎｍ以上且つ１μｍ以下である。密着層３６１は、例えば、蒸着法やスパッタリング法などの物理成膜法で形成される。
また、シード層３６２は、電解めっき処理によってめっき層３６３を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層３６３を成長させるための土台となる、導電性を有する層である。シード層３６２の材料としては、例えば、銅などの、めっき層３６３と同一の金属材料を用いることができる。シード層３６２の厚みは、例えば１００ｎｍ以上且つ３μｍ以下である。シード層３６２は、例えば、無電解めっき処理によって形成される。
なお、図示はしないが、電極用貫通孔２０の側壁２１とめっき層３６３との間に、密着層としての役割及びシード層としての役割の両方を果たすことができる１つの層を設けてもよい。
また、めっき層３６３は、めっき処理によって形成される、導電性を有する層である。めっき層３６３を構成する材料としては、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。
また、図２に示すように、貫通電極２２は、電極用貫通孔２０の側壁に沿って成膜された密着層３６１及びシード層３６２と、シード層３６２の表面に成膜されためっき層３６３と、を有する。
ここで、図１に示すように、貫通電極基板１０は、貫通電極２２よりも電極用貫通孔２０の中心側に位置する有機層２６を備えていてもよい。なお、「中心側」とは、電極用貫通孔２０の内部において、有機層２６と側壁２１との間の距離が貫通電極２２と側壁２１との間の距離よりも大きいことを意味する。有機層２６は、誘電正接を有する有機材料を含む。有機層２６の有機材料としては、ポリイミド、エポキシなどを用いることができる。誘電正接の小さい有機材料を用いて有機層２６を構成することにより、キャパシタ１５やインダクタ１６を通るべき電気信号の一部が有機層２６を通ってしまうことを抑制することができる。これにより、キャパシタ１５やインダクタ１６を備える貫通電極基板１０の帯域を高周波側に広げることができる。
（第１配線構造部）
図１に示すように、第１配線構造部３０は、基板１２の第１面１３上に位置する第１面第１配線層３１、第１面第１配線層３１上に位置する第１面第２配線層３２、及び第１面第２配線層３２上に位置する第１面第３配線層３３を含む。以下、第１面第１配線層３１、第１面第２配線層３２及び第１面第３配線層３３の構成について説明する。
図１に示すように、第１配線構造部３０は、基板１２の第１面１３上に位置する第１面第１配線層３１、第１面第１配線層３１上に位置する第１面第２配線層３２、及び第１面第２配線層３２上に位置する第１面第３配線層３３を含む。以下、第１面第１配線層３１、第１面第２配線層３２及び第１面第３配線層３３の構成について説明する。
〔第１面第１配線層〕
図１に示すように、第１面第１配線層３１は、キャパシタ１５の第１面第２電極層１５ａを含む第１面第１導電層３１１、及びキャパシタ１５の誘電体層１５ｂを含む第１面第１絶縁層３１２を有する。
図１に示すように、第１面第１配線層３１は、キャパシタ１５の第１面第２電極層１５ａを含む第１面第１導電層３１１、及びキャパシタ１５の誘電体層１５ｂを含む第１面第１絶縁層３１２を有する。
第１面第１導電層３１１は、第１の配線Ｌ１及び貫通電極２２の第１の電極部分２２ａ含み、基板１２の第１面１３上に位置する、導電性を有する層である。
この第１面第１導電層３１１は、貫通電極２２に接続されていてもよい。また、第１面第１導電層３１１は、貫通電極２２と同様に、順に積層された密着層３６１、シード層３６２及びめっき層３６３を含んでいてもよい。なお、第１面第１導電層３１１を構成する材料は、貫通電極２２を構成する材料と同様である。第１面第１導電層３１１の厚みは、例えば５μｍ以上且つ２０μｍ以下である。この場合、図３に示すように、キャパシタ１５は、キャパシタ用貫通孔Ｚの内面に成膜された密着層３６１及びシード層３６２と、シード層３６２の表面に成膜されためっき層３６３と、を有する。
また、第１面第１絶縁層３１２は、少なくとも部分的に第１面第１導電層３１１上に位置する、絶縁性を有する層である。第１面第１絶縁層３１２は、第１面第１導電層３１１を部分的に覆っていてもよい。この場合、第１面第１絶縁層３１２は、第１面第１導電層３１１だけでなく基板１２の第１面１３にも接していてもよい。なお「覆う」とは、図３に示すように、基板１２の第１面１３の法線方向に沿って貫通電極基板１０を見た場合に、第１面第１導電層３１１の端部３１１ｅと第１面第１絶縁層３１２とが少なくとも部分的に重なっていることを意味する。
また、第１面第１絶縁層３１２は、絶縁破壊電界を有する無機材料を含む。第１面第１絶縁層３１２の無機材料としては、ＳｉＮなどの珪素窒化物を用いることができる。その他にも、第１面第１絶縁層３１２の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタルなどを挙げることができる。これにより、誘電体層１５ｂとして機能する第１面第１絶縁層３１２を含むキャパシタ１５の耐電圧特性を更に改善することができる。なお、絶縁破壊電界の測定方法については、実施例において後述する。第１面第１絶縁層３１２の無機材料の比誘電率は、例えば３以上且つ５０以下である。また、第１面第１絶縁層３１２の厚みは、例えば５０ｎｍ以上且つ４００ｎｍ以下である。
〔第１面第２配線層〕
図１に示すように、第１面第２配線層３２は、第１面第２導電層３２１及び第１面第２絶縁層３２２を有する。第１面第１電極層１５ｃを構成する第１面第２導電層３２１は、第１面第１絶縁層３１２上に位置する、導電性を有する層である。そして、図１、図３に示すように、貫通電極２２に電気的に接続された第１面第１導電層３１１、すなわち第１面第２電極層１５ａと、第１面第１導電層３１１上に位置する第１面第１絶縁層３１２、すなわち誘電体層１５ｂと、第１面第１絶縁層３１２上に位置する第１面第２導電層３２１、すなわち第１面第１電極層１５ｃとによって、キャパシタ１５が構成されている。
図１に示すように、第１面第２配線層３２は、第１面第２導電層３２１及び第１面第２絶縁層３２２を有する。第１面第１電極層１５ｃを構成する第１面第２導電層３２１は、第１面第１絶縁層３１２上に位置する、導電性を有する層である。そして、図１、図３に示すように、貫通電極２２に電気的に接続された第１面第１導電層３１１、すなわち第１面第２電極層１５ａと、第１面第１導電層３１１上に位置する第１面第１絶縁層３１２、すなわち誘電体層１５ｂと、第１面第１絶縁層３１２上に位置する第１面第２導電層３２１、すなわち第１面第１電極層１５ｃとによって、キャパシタ１５が構成されている。
このように、キャパシタ１５は、基板１２のキャパシタ用貫通孔Ｚの第１面１３の第１面開口部Ｚａ近傍、キャパシタ用貫通孔Ｚの側壁Ｚａ２及びキャパシタ用貫通孔Ｚの第２面１４の第２面開口部Ｚｃ近傍に渡って連続して設けられ、第１面第２電極層１５ａ、誘電体層１５ｂ、第１面第１電極層１５ｃの順に積層された積層構造を有する。
なお、貫通電極２２とキャパシタ１５の第１面第２電極層１５ａ又は第１面第１電極層１５ｃの何れか一方のみとを電気的に接続する、図示しない配線層をさらに備えるようにしてもよい。
また、第１面第２導電層３２１は、貫通電極２２や第１面第１導電層３１１と同様に、第１面第１絶縁層３１２上に順に積層された密着層、シード層及びめっき層を含んでいてもよい。第１面第２導電層３２１を構成する材料は、貫通電極２２や第１面第１導電層３１１を構成する材料と同様である。第１面第２導電層３２１の厚みは、例えば５μｍ以上且つ２０μｍ以下である。
なお、基板１２の第１面１３側で、第１面第１電極層１５ｃ及び誘電体層１５ｂを貫通するとともに、第１面第１電極層１５ｃとは絶縁され且つ第１面第２電極層１５ａに電気的に接続された、図示しないスルーホール配線をさらに備えるようにしてもよい。
また、図１に示すように、第１面第２絶縁層３２２は、第１面第１絶縁層３１２上及び第１面第２導電層３２１に位置する、絶縁性を有する層である。第１面第２絶縁層３２２は、誘電正接を有する有機材料を含む。第１面第２絶縁層３２２の有機材料としては、ポリイミド、エポキシなどを用いることができる。誘電正接の小さい有機材料を用いて第１面第２絶縁層３２２を構成することにより、キャパシタ１５やインダクタ１６を通るべき電気信号が第１面第２絶縁層３２２を通ってしまうことを抑制することができる。これにより、キャパシタ１５やインダクタ１６を備える貫通電極基板１０の帯域を高周波側に広げることができる。
ここで、図５は、図１に示すキャパシタの他の例を示す図である。
例えば、図５に示すように、基板１２の第１面１３上において隣接するキャパシタ１５の第１面第２電極層１５ａ、誘電体層１５ｂ、及び第１面第１電極層１５ｃは、基板１２の第１面１３上において、連続的に接続されているようにしてもよい。
この図５の例では、キャパシタ用貫通孔Ｚの内部の第１面第１電極層１５ｃで囲まれる領域の一部に第１面第２絶縁層３２２が形成されている。一方、キャパシタ用貫通孔Ｚに隣接する第１面１３の上方の第１面第１電極層１５ｃと第１面第３導電層３３１とが電気的に接続されている。
また、図６は、図１に示すキャパシタのさらに他の例を示す図である。
また、図６は、図１に示すキャパシタのさらに他の例を示す図である。
例えば、図６に示すように、基板１２の第１面１３上において隣接するキャパシタ１５の第１面第２電極層１５ａ、誘電体層１５ｂ、及び第１面第１電極層１５ｃは、基板１２の第１面１３上において、連続的に接続されていないようにしてもよい。
例えば、１つのキャパシタ１５の第１面第１電極層１５ｃと第１面第３導電層３３１とが電気的に接続されている。他の２つのキャパシタ１５の第１面第１電極層１５ｃは、図示しない導電層と接続されている。一方、３つのキャパシタ１５の第１面第２電極層１５ａは、図示しない導電層と接続されている。
この図６の例では、キャパシタ用貫通孔Ｚの内部は、第１面第２電極層１５ａ、誘電体層１５ｂ、及び第１面第１電極層１５ｃで埋め込まれている。
ここで、図７は、図１に示す貫通電極基板の第１面上におけるキャパシタの側端部の構成の一例を示す図である。
例えば、図７に示すように、基板１２の第１面１３上における第１面第２電極層１５ａの側端部１５ａＹは、第１面１３上で、誘電体層１５ｂにより被覆されている。なお、図７の例では、第１面第２電極層１５ａの膜厚は、例えば、１０μｍ以上の膜厚を有し、第１面第１電極層１５ｃの膜厚よりも厚くなっている。
さらに、図７に示すように、基板１２の第１面１３における誘電体層１５ｂの側端部１５ｂＹは、基板１２の第１面１３上で第１面第２電極層１５ａの端部を被覆するように、基板１２の第１面１３上に位置している。
さらに、図７に示すように、基板１２の第１面１３における第１面第１電極層１５ｃの側端部１５ｃＹは、基板１２の第１面１３上の誘電体層１５ｂの側端部１５ｂＹ近傍上に位置している。
また、図７に示すように、第１面第２電極層１５ａは、第１面第２電極層１５ａの側端部１５ａＹと基板１２の第１面１３との境界に凹部１５ａＸを有する。そして、この第１面第２電極層１５ａの側端部１５ａＹの凹部１５ａＸを埋めるように、誘電体層１５ｂの側端部１５ｂＹ及び第１面第１電極層１５ｃの側端部１５ｃＹが形成されている。
これにより、キャパシタ１５の誘電体層１５ｂと第１面第２電極層１５ａ及び第１面第１電極層１５ｃとが接する面積の割合を増加させて、キャパシタ１５の容量の増加を図ることができる。
〔第１面第３配線層〕
図１に示すように、第１面第３配線層３３は、第１面第３導電層３３１及び第１面第３絶縁層３３２を有する。第１面第３導電層３３１は、第１面第１導電層３１１上又は第１面第２導電層３２１上に位置する、導電性を有する層である。図１に示す例において、第１面第３導電層３３１は、キャパシタ１５の一方の第１面第２電極層１５ａである第１面第１導電層３１１に接続された部分、及び、キャパシタ１５の他方の第１面第１電極層１５ｃである第１面第２導電層３２１に接続された部分を含む。
図１に示すように、第１面第３配線層３３は、第１面第３導電層３３１及び第１面第３絶縁層３３２を有する。第１面第３導電層３３１は、第１面第１導電層３１１上又は第１面第２導電層３２１上に位置する、導電性を有する層である。図１に示す例において、第１面第３導電層３３１は、キャパシタ１５の一方の第１面第２電極層１５ａである第１面第１導電層３１１に接続された部分、及び、キャパシタ１５の他方の第１面第１電極層１５ｃである第１面第２導電層３２１に接続された部分を含む。
また、第１面第３導電層３３１は、貫通電極２２や第１面第１導電層３１１と同様に、順に積層された密着層、シード層及びめっき層を含んでいてもよい。第１面第３導電層３３１を構成する材料は、貫通電極２２や第１面第１導電層３１１を構成する材料と同様である。
また、第１面第３絶縁層３３２は、第１面第２絶縁層３２２上及び第１面第３導電層３３１上に位置する、絶縁性を有する層である。第１面第３絶縁層３３２は、第１面第２絶縁層３２２と同様に、誘電正接を有する有機材料を含む。第１面第３絶縁層３３２の有機材料としては、第１面第２絶縁層３２２と同様に、ポリイミド、エポキシなどを用いることができる。
（第２配線構造部）
図１に示すように、第２配線構造部４０は、基板１２の第２面１４上に位置する第２面第１配線層４１を含む。第２面第１配線層４１は、第２面第１導電層４１１及び第２面第１絶縁層４１２を有する。
図１に示すように、第２配線構造部４０は、基板１２の第２面１４上に位置する第２面第１配線層４１を含む。第２面第１配線層４１は、第２面第１導電層４１１及び第２面第１絶縁層４１２を有する。
第２面第１導電層４１１は、第２の配線Ｌ２及び貫通電極２２の第２の電極部分２２ｂを含み、基板１２の第２面１４上に位置する、導電性を有する層である。
この第２面第１導電層４１１は、貫通電極２２に接続されていてもよい。また、第２面第１導電層４１１は、貫通電極２２や第１面第１導電層３１１と同様に、順に積層された密着層３６１、シード層３６２及びめっき層３６３を含んでいてもよい。なお、第２面第１導電層４１１を構成する材料は、貫通電極２２や第１面第１導電層３１１を構成する材料と同様である。第２面第１導電層４１１の厚みは、例えば５μｍ以上且つ２０μｍ以下である。
また、図１及び図３に示すように、第２面１４側に位置する第２面第１導電層４１１と、第２面第１導電層４１１に接続された貫通電極２２と、貫通電極２２に電気的に接続されるとともに第１面１３側に位置する第１面第１導電層３１１とによって、インダクタ１６が構成される。
第２面第１絶縁層４１２は、第２面第１導電層４１１上及び基板１２の第２面１４上に位置する、絶縁性を有する層である。第２面第１絶縁層４１２は、第１面第２絶縁層３２２や第１面第３絶縁層３３２と同様に、誘電正接を有する有機材料を含む。第２面第１絶縁層４１２の有機材料としては、第１面第２絶縁層３２２や第１面第３絶縁層３３２と同様に、ポリイミド、エポキシなどを用いることができる。
貫通電極基板の製造方法
以下、貫通電極基板１０の製造方法の一例について、図８乃至図２０を参照して説明する。
以下、貫通電極基板１０の製造方法の一例について、図８乃至図２０を参照して説明する。
（貫通孔形成工程）
まず、基板１２を準備する。次に、第１面１３にレジスト層を設ける。その後、レジスト層のうち電極用貫通孔２０及びキャパシタ用貫通孔Ｚに対応する位置に開口を設ける。次に、レジスト層の開口において基板１２を加工することにより、図８に示すように、基板１２に電極用貫通孔２０及びキャパシタ用貫通孔Ｚを形成することができる。なお、既述のように、電極用貫通孔２０は基板１２を貫通するとともに、キャパシタ用貫通孔Ｚは基板１２を貫通するように、エッチングの条件、電極用貫通孔２０及びキャパシタ用貫通孔Ｚの各アスペクト比、幅等が設定される。
まず、基板１２を準備する。次に、第１面１３にレジスト層を設ける。その後、レジスト層のうち電極用貫通孔２０及びキャパシタ用貫通孔Ｚに対応する位置に開口を設ける。次に、レジスト層の開口において基板１２を加工することにより、図８に示すように、基板１２に電極用貫通孔２０及びキャパシタ用貫通孔Ｚを形成することができる。なお、既述のように、電極用貫通孔２０は基板１２を貫通するとともに、キャパシタ用貫通孔Ｚは基板１２を貫通するように、エッチングの条件、電極用貫通孔２０及びキャパシタ用貫通孔Ｚの各アスペクト比、幅等が設定される。
この基板１２を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
なお、基板１２にレーザを照射することによって基板１２に電極用貫通孔２０及びキャパシタ用貫通孔Ｚを形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザ等を用いることができる。Ｎｄ：ＹＡＧレーザを採用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波等を用いることができる。
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板１２のうち電極用貫通孔２０及びキャパシタ用貫通孔Ｚが形成されるべき領域に変質層を形成する。続いて、基板１２をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板１２に電極用貫通孔２０及びキャパシタ用貫通孔Ｚを形成することができる。
その他にも、基板１２に研磨材を吹き付けるブラスト処理によって基板１２に電極用貫通孔２０及びキャパシタ用貫通孔Ｚを形成してもよい。
このようにして、第１面１３及びこの第１面１３の反対側に位置する第２面１４を含むとともに第１面１３と第２面１４との間を貫通する電極用貫通孔２０と、第１面１３と第２面１４との間を貫通し且つ第１面１３に開口部Ｚａ及び第２面１４の第２面開口部Ｚｃを有する複数のキャパシタ用貫通孔Ｚと、が設けられた基板１２を準備する。
（貫通電極形成工程）
次に、電極用貫通孔２０に貫通電極２２を形成するとともに、キャパシタ用貫通孔Ｚにキャパシタ１５の第１面第２電極層１５ａを形成する。本実施の形態においては、貫通電極２２と同時に上述の第１面第１導電層３１１及び第２面第１導電層４１１を形成する例について説明する。
次に、電極用貫通孔２０に貫通電極２２を形成するとともに、キャパシタ用貫通孔Ｚにキャパシタ１５の第１面第２電極層１５ａを形成する。本実施の形態においては、貫通電極２２と同時に上述の第１面第１導電層３１１及び第２面第１導電層４１１を形成する例について説明する。
図９に示すように、基板１２の第１面１３上、第２面１４、電極用貫通孔２０の側壁２１上、及びキャパシタ用貫通孔Ｚの側壁Ｚａ２上に、蒸着法やスパッタリング法などの物理成膜法によって密着層３６１を形成する。続いて、無電解めっきによって密着層３６１上にシード層３６２を形成する。その後、密着層３６１及びシード層３６２をアニールする工程を実施してもよい。
なお、密着層３６１及びシード層３６２を形成する方法が、上述の方法に限られることはない。例えば、ゾルゲル法によって酸化亜鉛などを含む密着層３６１を形成し、続いて、密着層３６１上に無電解めっき法によってシード層３６２を形成してもよい。また、密着層３６１及びシード層３６２の両方を、蒸着法やスパッタリング法などの物理成膜法によって形成してもよい。
なお、密着層３６１及びシード層３６２を形成する方法が、上述の方法に限られることはない。例えば、ゾルゲル法によって酸化亜鉛などを含む密着層３６１を形成し、続いて、密着層３６１上に無電解めっき法によってシード層３６２を形成してもよい。また、密着層３６１及びシード層３６２の両方を、蒸着法やスパッタリング法などの物理成膜法によって形成してもよい。
次に、図１０に示すように、シード層３６２上に部分的にレジスト層３７を形成する。続いて、図１１に示すように、電解めっきによって、レジスト層３７によって覆われていないシード層３６２上にめっき層３６３を形成する。その後、図１２に示すように、レジスト層３７を除去する。また、密着層３６１及びシード層３６２のうちレジスト層３７によって覆われていた部分を、例えばウェットエッチングにより除去する。
このようにして、貫通電極２２、第１面第２電極層１５ａを含む第１面第１導電層３１１及び第２面第１導電層４１１を形成することができる。これにより、第２面第１導電層４１１と、第２面第１導電層４１１に接続された貫通電極２２と、貫通電極２２に接続された第１面第１導電層３１１とを備えるインダクタ１６を構成することができる。なお、めっき層３６３をアニールする工程を実施してもよい。
特に、電極用貫通孔２０に貫通電極２２を形成するのと同時にキャパシタ用貫通孔Ｚにキャパシタ１５の第１面第２電極層１５ａが形成される。より詳しくは、図１２の例では、キャパシタ１５の第１面第２電極層１５ａが、基板１２のキャパシタ用貫通孔Ｚの開口部Ｚａ近傍、キャパシタ用貫通孔Ｚの側壁Ｚａ２及びキャパシタ用貫通孔Ｚの第２面１４の第２面開口部Ｚｃ近傍に渡って連続するように形成される。
（表面処理工程）
次に、第１面第１導電層３１１の表面をＮＨ３プラズマなどのプラズマに晒す表面処理工程を実施してもよい。これにより、第１面第１導電層３１１の表面の酸化物を除去することができる。例えば、第１面第１導電層３１１が銅を含む場合、第１面第１導電層３１１の表面の酸化銅を除去することができる。このことにより、第１面第１導電層３１１と、第１面第１導電層３１１上に形成される第１面第１絶縁層３１２との間の密着性を高めることができる。
次に、第１面第１導電層３１１の表面をＮＨ３プラズマなどのプラズマに晒す表面処理工程を実施してもよい。これにより、第１面第１導電層３１１の表面の酸化物を除去することができる。例えば、第１面第１導電層３１１が銅を含む場合、第１面第１導電層３１１の表面の酸化銅を除去することができる。このことにより、第１面第１導電層３１１と、第１面第１導電層３１１上に形成される第１面第１絶縁層３１２との間の密着性を高めることができる。
（第１面第１絶縁層の形成工程）
次に、第１面第１導電層３１１上にキャパシタ１５の誘電体層１５ｂを含む第１面第１絶縁層３１２を形成する。
次に、第１面第１導電層３１１上にキャパシタ１５の誘電体層１５ｂを含む第１面第１絶縁層３１２を形成する。
まず、図１３に示すように、第１面第１導電層３１１上に部分的にレジスト層３８を形成する。続いて、図１４に示すように、第１面第１導電層３１１及び基板１２の第１面１３のうちレジスト層３８によって覆われていない部分に、誘電体層１５ｂを含む第１面第１絶縁層３１２を形成する。第１面第１絶縁層３１２を形成する方法としては、例えば、プラズマＣＶＤ、スパッタリングなどを採用することができる。その後、図１５に示すように、レジスト層３８を除去する。このようにして、第１面第２電極層１５ａを含む第１面第１導電層３１１上に部分的に第１面第１絶縁層３１２を形成することができる。
（第１面第２導電層の形成工程）
次に、図１６に示すように、誘電体層１５ｂを含む第１面第１絶縁層３１２上に第１面第１電極層１５ｃを含む第１面第２導電層３２１を形成する。これにより、第１面第１導電層３１１と、第１面第１導電層３１１上の第１面第１絶縁層３１２と、第１面第１絶縁層３１２上の第１面第２導電層３２１と、を備える、すなわち、第１面第２電極層１５ａ、誘電体層１５ｂ、第１面第１電極層１５ｃの順に積層された積層構造を有するキャパシタ１５を構成することができる。
次に、図１６に示すように、誘電体層１５ｂを含む第１面第１絶縁層３１２上に第１面第１電極層１５ｃを含む第１面第２導電層３２１を形成する。これにより、第１面第１導電層３１１と、第１面第１導電層３１１上の第１面第１絶縁層３１２と、第１面第１絶縁層３１２上の第１面第２導電層３２１と、を備える、すなわち、第１面第２電極層１５ａ、誘電体層１５ｂ、第１面第１電極層１５ｃの順に積層された積層構造を有するキャパシタ１５を構成することができる。
第１面第２導電層３２１を形成する工程は、第１面第１導電層３１１を形成する工程と同様であるので、説明を省略する。
このように、貫通電極２２の形成とともに、基板１２の第１面１３側に位置するキャパシタ１５を形成する。
（第１面第２絶縁層の形成工程）
次に、図１７に示すように、第１面第１絶縁層３１２上及び第１面第２導電層３２１上に第１面第２絶縁層３２２を形成する。また、基板１２の第２面１４上及び第２面第１導電層４１１上に第２面第１絶縁層４１２を形成する。
次に、図１７に示すように、第１面第１絶縁層３１２上及び第１面第２導電層３２１上に第１面第２絶縁層３２２を形成する。また、基板１２の第２面１４上及び第２面第１導電層４１１上に第２面第１絶縁層４１２を形成する。
例えば、まず、有機材料を含む感光層と、基材とを有する第２面側フィルムを、基板１２の第２面１４側に貼り付ける。続いて、第２面側フィルムに露光処理及び現像処理を施す。これによって、第２面側フィルムの感光層からなる第２面第１絶縁層４１２を、基板１２の第２面１４側に形成することができる。
その後、有機材料を含む感光層と、基材とを有する第１面側フィルムを、基板１２の第１面１３側に貼り付ける。続いて、図１８に示す開口３２３が形成されるように第１面側フィルムに露光処理及び現像処理を施す。これによって、第１面第２導電層３２１上の一部及び第１面第１導電層３１１上の一部に開口３２３が形成された、第１面側フィルムの感光層からなる第１面第２絶縁層３２２を得ることができる。
なお、第１面第２絶縁層３２２の一部や第２面第１絶縁層４１２の一部を電極用貫通孔２０の内部に設けることにより、電極用貫通孔２０を埋める有機層２６を形成してもよい。例えば、上述の第２面側フィルムや第１面側フィルムを電極用貫通孔２０の内部に押し込むことによって、第１面第２絶縁層３２２や第２面第１絶縁層４１２と同時に電極用貫通孔２０の内部に有機層２６を形成することができる。なお、第２面第１絶縁層４１２や第１面第２絶縁層３２２とは別の工程で有機層２６を形成してもよい。
なお、第２面第１絶縁層４１２や第１面第２絶縁層３２２の形成方法が、フィルムを用いる方法に限られることはない。例えば、まず、ポリイミドなどの有機材料を含む液を、スピンコート法などによって塗布し、乾燥させることによって有機層を形成する。続いて、有機層に露光処理及び現像処理を施すことにより、第２面第１絶縁層４１２や第１面第２絶縁層３２２を形成することもできる。
（第１面第３導電層の形成工程）
次に、図１９に示すように、第１面第１絶縁層３１２のうち第１面第２絶縁層３２２の開口３２３と重なる部分をエッチングして、第１面第１絶縁層３１２に開口を形成する。
次に、図１９に示すように、第１面第１絶縁層３１２のうち第１面第２絶縁層３２２の開口３２３と重なる部分をエッチングして、第１面第１絶縁層３１２に開口を形成する。
続いて、第１面第２絶縁層３２２の開口３２３及び第１面第１絶縁層３１２の開口を介して第１面第１導電層３１１又は第１面第２導電層３２１に接続される第１面第３導電層３３１を形成する。第１面第３導電層３３１を形成する工程は、第１面第１導電層３１１を形成する工程と同様であるので、説明を省略する。
（第１面第３絶縁層の形成工程）
その後、第１面第２絶縁層３２２上及び第１面第３導電層３３１上に部分的に第１面第３絶縁層３３２を形成する。これによって、既述の図１に示す貫通電極基板１０を得ることができる。第１面第３絶縁層３３２を形成する方法は特には限定されない。第１面第２絶縁層３２２の場合と同様に、有機材料を含むフィルムや液を用いることによって、第１面第３絶縁層３３２を形成することができる。
その後、第１面第２絶縁層３２２上及び第１面第３導電層３３１上に部分的に第１面第３絶縁層３３２を形成する。これによって、既述の図１に示す貫通電極基板１０を得ることができる。第１面第３絶縁層３３２を形成する方法は特には限定されない。第１面第２絶縁層３２２の場合と同様に、有機材料を含むフィルムや液を用いることによって、第１面第３絶縁層３３２を形成することができる。
（貫通電極基板１０の作用）
以下、本実施の形態による貫通電極基板１０の作用について説明する。
以下、本実施の形態による貫通電極基板１０の作用について説明する。
既述のように、基板１２には、第１面１３から第２面１４に至る、すなわち、第１面１３と第２面１４との間を貫通する電極用貫通孔２０が設けられ、第１面１３と第２面１４との間を貫通し且つ第１面１３に開口部Ｚａ及び第２面１４の第２面開口部Ｚｃを有する複数のキャパシタ用貫通孔Ｚが設けられている。
そして、複数のキャパシタ１５が、基板１２の第１面１３に各キャパシタ用貫通孔Ｚに一対一に対応して設けられている。特に、キャパシタ１５は、基板１２のキャパシタ用貫通孔Ｚの第１面１３の第１面開口部Ｚａ近傍、キャパシタ用貫通孔Ｚの側壁Ｚａ２及びキャパシタ用貫通孔Ｚの第２面１４の第２面開口部Ｚｃ近傍に渡って連続して設けられ、第１面第２電極層１５ａ、誘電体層１５ｂ、第１面第１電極層１５ｃの順に積層された積層構造を有する。
これにより、貫通電極基板１０に高密度にキャパシタ１５を実装することができる。
なお、本実施の形態においては、貫通電極基板１０の基板１２がガラスを含む。ガラスは、従来の貫通電極基板の基板として用いられているシリコンに比べて、高い絶縁性を有する。このため、キャパシタ１５やインダクタ１６を通る高周波信号の一部が基板１２を通ってしまうことを抑制することができる。これにより、キャパシタ１５やインダクタ１６の帯域を高周波側に広げることができる。また、キャパシタ１５やインダクタ１６の耐電圧特性を改善することができる。
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
（第１変形例）
図２０は、図１に示す貫通電極基板１０と、貫通電極基板１０に搭載された素子５０と、を備える実装基板６０の一例を示す断面図である。素子５０は、ロジックＩＣやメモリＩＣなどのＬＳＩチップである。また、素子５０は、ＭＥＭＳ(Micro Electro Mechanical Systems)チップであってもよい。ＭＥＭＳチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが１つの基板上に集積化された電子デバイスである。図２０に示すように、素子５０は、貫通電極基板１０の第１面第３導電層３３１などの導電層に電気的に接続された端子５１を有する。
図２０は、図１に示す貫通電極基板１０と、貫通電極基板１０に搭載された素子５０と、を備える実装基板６０の一例を示す断面図である。素子５０は、ロジックＩＣやメモリＩＣなどのＬＳＩチップである。また、素子５０は、ＭＥＭＳ(Micro Electro Mechanical Systems)チップであってもよい。ＭＥＭＳチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが１つの基板上に集積化された電子デバイスである。図２０に示すように、素子５０は、貫通電極基板１０の第１面第３導電層３３１などの導電層に電気的に接続された端子５１を有する。
なお、上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて適用することも可能である。
貫通電極基板が搭載される製品の例
図２１は、本開示の実施形態に係る貫通電極基板１０が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板１０は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。
図２１は、本開示の実施形態に係る貫通電極基板１０が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板１０は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。
１０ 貫通電極基板
１２ 基板
１３ 第１面
１４ 第２面
１５ キャパシタ
１６ インダクタ
２０ 電極用貫通孔
Ｚ キャパシタ用貫通孔
５０ 素子
６０ 実装基板
１１０ ノート型パーソナルコンピュータ
１２０ タブレット端末
１３０ 携帯電話
１４０ スマートフォン
１５０ デジタルビデオカメラ
１６０ デジタルカメラ
１７０ デジタル時計
１８０ サーバ
１２ 基板
１３ 第１面
１４ 第２面
１５ キャパシタ
１６ インダクタ
２０ 電極用貫通孔
Ｚ キャパシタ用貫通孔
５０ 素子
６０ 実装基板
１１０ ノート型パーソナルコンピュータ
１２０ タブレット端末
１３０ 携帯電話
１４０ スマートフォン
１５０ デジタルビデオカメラ
１６０ デジタルカメラ
１７０ デジタル時計
１８０ サーバ
Claims (9)
- 第１面及び前記第１面の反対側に位置する第２面を含み、前記第１面と前記第２面との間を貫通する電極用貫通孔が設けられた基板と、
前記基板の前記電極用貫通孔に位置する貫通電極と、
前記基板に設けられ、第１面第２電極層、誘電体層、第１面第１電極層の順に積層された積層構造を有するキャパシタと、を備え、
前記基板の前記第１面上における前記第１面第２電極層の側端部は、前記第１面上で、前記誘電体層により被覆されており、
前記基板の前記第１面における前記誘電体層の側端部は、前記基板の前記第１面上で前記第１面第２電極層の端部を被覆するように、前記基板の前記第１面上に位置しており、
前記基板の前記第１面における前記第１面第１電極層の側端部は、前記基板の前記第１面上の前記誘電体層の側端部上に位置しており、
前記第１面第２電極層は、前記第１面第２電極層の側端部と前記基板の前記第１面との境界に凹部を有する、貫通電極基板。 - 前記貫通電極と前記第１面第２電極層又は前記第１面第１電極層の何れか一方のみとを電気的に接続する配線層をさらに備える、請求項１に記載の貫通電極基板。
- 前記第１面第２電極層の膜厚は、前記第１面第１電極層の膜厚よりも厚い、請求項１に記載の貫通電極基板。
- 前記基板の前記第１面側で、前記第１面第１電極層及び前記誘電体層を貫通するとともに、前記第１面第１電極層とは絶縁され且つ前記第１面第２電極層に電気的に接続されたスルーホール配線をさらに備える、請求項１に記載の貫通電極基板。
- 前記貫通電極は、前記電極用貫通孔の側壁に沿って成膜されたシード層と、前記シード層の表面に成膜されためっき層と、を有する、請求項１に記載の貫通電極基板。
- 前記貫通電極と、前記貫通電極に電気的に接続されるとともに前記第１面側に位置する第１面導電層と、前記貫通電極に電気的に接続されるとともに前記第２面側に位置する第２面導電層と、を有するインダクタを更に備える、請求項１に記載の貫通電極基板。
- 貫通電極基板と、
前記貫通電極基板に搭載された素子と、を備え、
前記貫通電極基板は、
第１面及び前記第１面の反対側に位置する第２面を含み、前記第１面と前記第２面との間を貫通する電極用貫通孔が設けられた基板と、
前記基板に設けられ、第１面第２電極層、誘電体層、第１面第１電極層の順に積層された積層構造を有するキャパシタと、を備え、
前記基板の前記第１面上における前記第１面第２電極層の側端部は、前記第１面上で、前記誘電体層により被覆されており、
前記基板の前記第１面における前記誘電体層の側端部は、前記基板の前記第１面上で前記第１面第２電極層の端部を被覆するように、前記基板の前記第１面上に位置しており、
前記基板の前記第１面における前記第１面第１電極層の側端部は、前記基板の前記第１面上の前記誘電体層の側端部上に位置しており、
前記第１面第２電極層は、前記第１面第２電極層の側端部と前記基板の前記第１面との境界に凹部を有する、実装基板。 - 第１面及び前記第１面の反対側に位置する第２面を含み、前記第１面と前記第２面との間を貫通する電極用貫通孔が設けられた基板を準備する工程と、
前記基板の前記電極用貫通孔に位置する貫通電極を形成する工程と、
前記基板に設けられ、第１面第２電極層、誘電体層、第１面第１電極層の順に積層された積層構造を有するキャパシタを形成する工程と、を備え、
前記基板の前記第１面上における前記第１面第２電極層の側端部は、前記第１面上で、前記誘電体層により被覆されており、
前記基板の前記第１面における前記誘電体層の側端部は、前記基板の前記第１面上で前記第１面第２電極層の端部を被覆するように、前記基板の前記第１面上に位置しており、
前記基板の前記第１面における前記第１面第１電極層の側端部は、前記基板の前記第１面上の前記誘電体層の側端部上に位置しており、
前記第１面第２電極層は、前記第１面第２電極層の側端部と前記基板の前記第１面との境界に凹部を有する、貫通電極基板の製造方法。 - 前記貫通電極を形成するのと同時に、前記キャパシタの前記第１面第２電極層を形成する、請求項８に記載の貫通電極基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022212543A JP7447982B2 (ja) | 2017-05-12 | 2022-12-28 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
| JP2024030773A JP2024061693A (ja) | 2017-05-12 | 2024-02-29 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017095708A JP6909430B2 (ja) | 2017-05-12 | 2017-05-12 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
| JP2021111675A JP7207461B2 (ja) | 2017-05-12 | 2021-07-05 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
| JP2022212543A JP7447982B2 (ja) | 2017-05-12 | 2022-12-28 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021111675A Division JP7207461B2 (ja) | 2017-05-12 | 2021-07-05 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024030773A Division JP2024061693A (ja) | 2017-05-12 | 2024-02-29 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023052180A true JP2023052180A (ja) | 2023-04-11 |
| JP7447982B2 JP7447982B2 (ja) | 2024-03-12 |
Family
ID=64570697
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017095708A Active JP6909430B2 (ja) | 2017-05-12 | 2017-05-12 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
| JP2021111675A Active JP7207461B2 (ja) | 2017-05-12 | 2021-07-05 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
| JP2022212543A Active JP7447982B2 (ja) | 2017-05-12 | 2022-12-28 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
| JP2024030773A Pending JP2024061693A (ja) | 2017-05-12 | 2024-02-29 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017095708A Active JP6909430B2 (ja) | 2017-05-12 | 2017-05-12 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
| JP2021111675A Active JP7207461B2 (ja) | 2017-05-12 | 2021-07-05 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024030773A Pending JP2024061693A (ja) | 2017-05-12 | 2024-02-29 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (4) | JP6909430B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7188101B2 (ja) * | 2019-01-15 | 2022-12-13 | 凸版印刷株式会社 | 高周波モジュール用電子基板 |
| IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
| IT201900006740A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
| US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
| JP2022092294A (ja) * | 2020-12-10 | 2022-06-22 | スタンレー電気株式会社 | 半導体発光装置及び半導体発光素子の支持基板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216591A (ja) * | 1988-02-25 | 1989-08-30 | Canon Inc | プリント基板 |
| JPH0451166A (ja) * | 1990-06-19 | 1992-02-19 | Canon Inc | 電子写真装置 |
| JPH0451166U (ja) * | 1990-08-31 | 1992-04-30 | ||
| JP4386525B2 (ja) * | 2000-02-23 | 2009-12-16 | イビデン株式会社 | プリント配線板 |
| JP2005012114A (ja) * | 2003-06-20 | 2005-01-13 | Sony Corp | 受動素子内蔵基板の製造方法および受動素子内蔵基板 |
| JP2011066331A (ja) * | 2009-09-18 | 2011-03-31 | Sony Corp | 実装基板及びその製造方法並びに電子機器 |
| JP5401617B1 (ja) * | 2013-01-24 | 2014-01-29 | 有限会社 ナプラ | 受動素子内蔵基板 |
| JP2016195160A (ja) | 2015-03-31 | 2016-11-17 | Tdk株式会社 | 薄膜キャパシタ |
| JP6634696B2 (ja) * | 2015-04-20 | 2020-01-22 | 富士通株式会社 | コンデンサを有するプリント基板の製造方法 |
-
2017
- 2017-05-12 JP JP2017095708A patent/JP6909430B2/ja active Active
-
2021
- 2021-07-05 JP JP2021111675A patent/JP7207461B2/ja active Active
-
2022
- 2022-12-28 JP JP2022212543A patent/JP7447982B2/ja active Active
-
2024
- 2024-02-29 JP JP2024030773A patent/JP2024061693A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP7207461B2 (ja) | 2023-01-18 |
| JP2021180316A (ja) | 2021-11-18 |
| JP2018195620A (ja) | 2018-12-06 |
| JP7447982B2 (ja) | 2024-03-12 |
| JP2024061693A (ja) | 2024-05-07 |
| JP6909430B2 (ja) | 2021-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7207461B2 (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP7279769B2 (ja) | 有孔基板及び実装基板 | |
| JP2022133310A (ja) | 貫通電極基板及びその製造方法、並びに実装基板 | |
| JP7211445B2 (ja) | 高周波部品及びその製造方法 | |
| JP7068638B2 (ja) | 配線基板及び実装基板 | |
| JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP7096992B2 (ja) | 貫通電極基板及び実装基板 | |
| JP2023120327A (ja) | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 | |
| JP6852415B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP7003412B2 (ja) | 導電基板およびその製造方法 | |
| JP2018170440A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP7236059B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP7182084B2 (ja) | 貫通電極基板およびその製造方法 | |
| JP7405183B2 (ja) | 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法 | |
| JP7223352B2 (ja) | 導電基板およびその製造方法 | |
| JP2018148086A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
| JP2023052901A (ja) | 導電基板およびその製造方法 | |
| JP6965589B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2021145125A (ja) | 電子部品およびその製造方法 | |
| JP2018110157A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2019016653A (ja) | 導電基板、電子部品搭載基板および導電基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7447982 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |