CN115866936B - 一种采用厚薄膜工艺实现多层电路板的方法 - Google Patents
一种采用厚薄膜工艺实现多层电路板的方法 Download PDFInfo
- Publication number
- CN115866936B CN115866936B CN202310185332.0A CN202310185332A CN115866936B CN 115866936 B CN115866936 B CN 115866936B CN 202310185332 A CN202310185332 A CN 202310185332A CN 115866936 B CN115866936 B CN 115866936B
- Authority
- CN
- China
- Prior art keywords
- thick film
- metal
- thin film
- ceramic
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种采用厚薄膜工艺实现多层电路板的方法,属于电路板生产方法领域,包括步骤:S1:提供多块陶瓷基板,在预定的位置设置金属导通孔;S2:制作厚膜电路;S3:固化,将顶面具有线路图的陶瓷基板按照预定顺序进行叠合,在顶层陶瓷基板的上方设置两层空白瓷片,将陶瓷基板及空白瓷片压合,并进行烧结,以形成一体结构的厚膜电路模块;S4:打磨,将厚膜电路模块顶面的一层空白瓷片打磨光滑;S5:制作薄膜金属层;S6:制作薄膜电路,利用薄膜金属层形成薄膜电路。本方案不仅能通过厚膜电路实现多层电路板小型化的需求,而且可通过薄膜电路满足多层电路板大功率、精细化的需求,同时还使多层电路板具有良好的散热。
Description
技术领域
本发明属于多层电路板生产方法领域,尤其涉及一种采用厚薄膜工艺实现多层电路板的方法。
背景技术
随着电子器件向小型化、高密度、高功率的方向发展,对于基板的散热与布线密度要求越来越高,为了适应这一趋势,对电路基板的生产工艺进行改进已势在必行。目前电路基板加工主要有厚膜工艺和薄膜工艺,是两种不同体系的工艺。
厚膜工艺是指用丝网印刷方法将金属浆料、介质浆料等材料转移到陶瓷基板上,经过高温烧成后,在陶瓷基板形成粘附牢固的金属膜。其特点是可以实现多层陶瓷基板内部线路互联、可以实现在不同层开盲槽,构成多层电路,来将二维电路结构转换成三维电路结构以减小电路体积;但厚膜电路烧成后,基板表面粗糙,烧制过程会形成基板弯曲等,因此电磁波在其表面传播会发生不可预见的反射、折射等,形成驻波,在高频段下增加损耗,另外,粗糙表面也不满足高频段电路精密线条加工的要求,弯曲表面还会改变系统阻抗等。厚膜工艺表面镀层金箔厚度小于0.5微米,不利于后续微组装工艺实现,另外也不利于大功率使用需求。
薄膜工艺是在陶瓷基板表面溅射/蒸发一层金属膜,再通过电镀对金属膜进行加厚,通过蚀刻方式腐蚀出需要的电路图形。薄膜电路的特点是其表面平整,光洁度高,金属线条加工精度高,因此在高频段损耗较小,能满足高频段电路精细化加工要求,另外,薄膜表面金箔采用电镀工艺时,其厚度最高可达5微米,有利于后续电路微组装,也更能满足大功率电路需要;其缺点是不能实现多层电路,不利于产品的小型化实现。
现有的电路板通常单一的采用厚膜工艺或薄膜工艺实现,无法同时兼顾小型化、精细化及散热的需求。
发明内容
为解决现有技术不足,本发明提供一种采用厚薄膜工艺实现多层电路板的方法,不仅能通过厚膜电路实现多层电路板小型化的需求,而且可通过薄膜电路满足多层电路板大功率、精细化的需求,同时还使多层电路板具有良好的散热特性。
为了实现本发明的目的,拟采用以下方案:
一种采用厚薄膜工艺实现多层电路板的方法,包括步骤:
S1:提供多块陶瓷基板,在预定的位置钻出通孔,并将通孔内壁金属化,以形成金属导通孔;
S2:利用丝印网板在各层陶瓷基板的顶面按电路设计图纸要求的图形印刷金属浆料,对陶瓷基板进行烘干;
S3:固化,将顶面具有线路图的陶瓷基板按照预定顺序进行叠合,在顶层陶瓷基板的上方设置两层空白瓷片,在空白瓷片上钻出与陶瓷基板上金属导通孔相对应的通孔,并将通孔内壁金属化,以形成金属导通孔,将陶瓷基板及空白瓷片压合,并进行烧结,以形成一体结构的厚膜电路模块;
S4:打磨,将厚膜电路模块顶面的一层空白瓷片打磨光滑;
S5:制作薄膜金属层,在厚膜电路模块打磨后的空白瓷片的顶面通过磁控溅射或蒸发方式设置基础金属层,再通过电镀的方式在基础金属层的表面形成薄膜金属层;
S6:制作薄膜电路,利用薄膜金属层形成薄膜电路。
进一步的,陶瓷基板及空白瓷片均设有定位标记点。
进一步的,在S4打磨之后对顶层空白瓷片的表面进行抛光。
进一步的,S5中,形成薄膜金属层后,在薄膜金属层表面与金属导通孔的连接处设置阻抗调节枝节。
进一步的,S4打磨之前,在空白瓷片上的各个孔内填充金属浆料并进行烘干、烧结处理。
进一步的,陶瓷基板及空白瓷片上的金属导通孔内均灌注有金属浆料,并进行烘干处理。
进一步的,向陶瓷基板上的金属导通孔内灌注金属浆料的工作与S2制作厚膜电路时同时进行。
进一步的,陶瓷基板与空白瓷片均开设有散热孔,且陶瓷基板与空白瓷片的散热孔一一对应,以贯穿多层电路板,散热孔内均灌注有金属浆料,在厚膜电路模块的底面设有底层金属板,散热孔与底层金属板接触。
进一步的,当制作限幅器时,薄膜电路设有两个PIN二极管,两个PIN二极管之间具有四分之一波长的微带线,当厚膜电路模块具有N层陶瓷基板时,微带线可以被分为N段,且分别设于不同层的厚膜电路,即每一层厚膜电路均具有N分之一段微带线,且每一层的N分之一段微带线之间通过金属导通孔相连。
进一步的,当利用多个滤波器电路串联实现多频段滤波电路时,厚膜电路模块具有与滤波器电路相同数量的陶瓷基板,且滤波器电路分别设于不同层陶瓷基板的厚膜电路上。
本发明的有益效果在于:通过采用厚薄膜一体化加工工艺,在厚膜多层电路表面采用薄膜工艺,最终得到表面光洁度高、能满足高精度电路单元加工要求、并且满足了大功率电路需要、可装配性好以及工艺可靠性高的多层电路板;薄膜电路的金箔厚度较厚,具有键合拉力好,好装配,不易脱落,可靠性高等特点;同时又能实现三维多层陶瓷基板电路,可使电路进一步小型化,综合了厚膜、薄膜电路工艺的优点,实现两种工艺的互补,为后续此类陶瓷基板加工应用奠定基础。
附图说明
本文描述的附图只是为了说明所选实施例,而不是所有可能的实施方案,更不是意图限制本发明的范围。
图1示出了本申请多层电路板的一种优选结构示意图。
图中标记:陶瓷基板-1、金属导通孔-11、厚膜电路-12、散热孔-13、空白瓷片-2、薄膜金属层-3、阻抗调节枝节-31、底层金属板-4、PIN二极管-5、N分之一段微带线-51。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面结合附图对本发明的实施方式进行详细说明,但本发明所描述的实施例是本发明一部分实施例,而不是全部的实施例。
实施例1
一种采用厚薄膜工艺实现多层电路板的方法,包括以下步骤:
S1:提供多块陶瓷基板1,多块陶瓷基板1的尺寸及形状相同,且均为导热性能良好的生瓷片制成,在陶瓷基板1预定的位置钻出通孔,并将通孔内壁金属化,以形成金属导通孔11,对通孔内壁金属化可采用电镀或沉铜工艺实现。
S2:利用丝印网板在各层陶瓷基板1的顶面按电路设计图纸要求的图形印刷金属浆料,对陶瓷基板1进行烘干,烘干后检查各层图形,保证图形的正确。
S3:固化,将顶面具有线路图的陶瓷基板1按照预定顺序进行叠合,在顶层陶瓷基板1的上方设置两层空白瓷片2,在空白瓷片2且和多块陶瓷基板1相同的位置钻出通孔,并将通孔内壁金属化,以形成金属导通孔11,空白瓷片2上的金属导通孔11与陶瓷基板1上的金属导通孔11对应设置,以连接烧结时形成的厚膜电路12及后工序制作的薄膜电路,两层空白瓷片2为牺牲层,为制作薄膜电路提供基础,同时也用于保护顶层陶瓷基板1上的线路图,将陶瓷基板1及空白瓷片2叠合,将叠合后的陶瓷基板1及空白瓷片2放入静压设备中进行压合,以排出各层之间的空气,使各层间紧密贴合,并进行烧结,以形成一体结构的厚膜电路模块,同时印刷的金属浆料固化为厚膜电路12,烧结完成冷却后,使用专用的飞针对基板各层间带线的联通或者断开状态进行检测。
S4:打磨,将厚膜电路模块顶面的一层空白瓷片2打磨光滑,保留下一层空白瓷片2,以形成厚膜电路12与薄膜电路之间的绝缘隔层,并作为薄膜电路12的介质衬板,打磨过程监控该牺牲层的减薄厚度数据,将其减薄到需要尺寸。减薄时需控制多层陶瓷基板安装的平整度,避免安装倾斜使得打磨后出现整个基板厚度不均匀。厚膜工艺烧制过程中由于存在局部收缩不均的问题,导致烧成后的陶瓷基板1会发生弯曲,在其表面设置空白瓷片2,并将空白瓷片2打磨到需要的厚度作为表面薄膜电路的基板,将其磨平、抛光进行平滑处理,可以保持电路的平整,且在平滑处理后的基板表面使用薄膜工艺,有助于制作高精度的薄膜电路。
S5:制作薄膜金属层,在打磨后的空白瓷片2的表面通过磁控溅射或蒸发方式设置基础金属层,基础金属层的材料为钛、铜或锂,再通过电镀的方式在基础金属层的表面形成薄膜金属层3,薄膜金属层材料为金。
S6:制作薄膜电路,利用薄膜金属层3形成薄膜电路,薄膜电路用于设置高精度电路,例如Lange电桥,微带线之间间距有限,必须精密加工,只有薄膜电路才满足精细化需求,薄膜金属层使用光刻技术,可以实现良好的精细化加工,加工精度可以小于等于0.5微米。目前在厚膜工艺的电路上使用Lange电桥,需要将单独设计的电桥使用焊料焊接在厚膜电路表面,使用金带和厚膜电路其他部分连接,这样增加了系统损耗,另外由于焊接和金丝连接的不连续性,不利于散热,大功率情况下,Lange电桥容易发生局部打火击穿而烧毁。采用厚薄膜工艺制作的多层电路板上,可以将需要精细化加工的电路单元,例如Lange电桥通过薄膜电路与整个系统一体化加工为一个整体,增加了系统可靠性,减少了加工程序,同时一体化更利于散热。并且,薄膜电路可以采用电镀,使薄膜电路的金箔厚度最大可达5微米,金箔厚度越大,其横截面积越大,根据电阻计算公式R=ρL/S (R为欧姆阻抗,ρ为电阻率,L为长度,S为横截面积)其欧姆损耗越小,大功率使用条件下发热就更低,薄膜电路金箔厚度越厚,也有利于后续装配,装配键合拉力也好,其工艺可靠性也越高,即不易脱落。
具体的工艺包括,利用涂光刻胶在薄膜金属层3的表面涂覆一层厚度均匀的胶膜,再进行烘干;烘干后再利用掩膜覆盖在薄膜金属层3上;再进行曝光,使掩膜覆盖以外的胶膜部分感光产生光化学反应,改变胶膜在显影液中的溶解度,即用显影液去除掉这些不需要金属部分的胶膜;再根据设计的表层薄膜电路图形,用腐蚀液腐蚀掉这些不需要的金属层,清洗后则形成薄膜电路,最终形成具有厚膜电路12及薄膜电路的多层电路板结构。
本方案采用先进行厚膜工艺再进行薄膜工艺的工艺路线,从厚膜工艺的高温加工到薄膜工艺的低温加工,避免薄膜电路在高温条件下表层金属氧化从而影响产品可靠性。
优选的,陶瓷基板1及空白瓷片2均设有定位标记点,以便于在叠合时进行对位,从而保证各层间对位精准。
优选的,在S4打磨之后对顶层空白瓷片2的表面进行抛光,以使厚膜电路模块的整个表面抛光达到能够满足薄膜工艺加工要求。
优选的,S5中,形成薄膜金属层(3)后,在薄膜金属层3表面与金属导通孔11的连接处设置阻抗调节枝节31,通过调整阻抗调节枝节31的长度来进行阻抗补偿,抵消由于厚膜基板弯曲、牺牲层打磨带来的阻抗变化,保持系统阻抗匹配。制作厚膜电路的陶瓷基板1的最终烧成厚度和设计厚度会有误差,厚度误差会带来阻抗的变化;同时,将空白瓷片2磨平也会改变空白瓷片2的局部厚度,继而改变阻抗。另外,金属导通孔11由于烧制过程中,加工金属导通孔11的通孔也会出现孔径不一致的情况,同样会导致阻抗变化;因而在表层薄膜电路设计中,通过阻抗补偿设计,来实现阻抗的重新匹配。
作为本申请的实施例,S4打磨之前,在空白瓷片2上的各个孔内填充金属浆料并进行烘干,以使金属浆料固化,金属浆料可以是钨,各个孔包括用于制作金属导通孔11的通孔,也可以是散热用的孔。因为金属导通孔11内壁附着有一层较薄的金属层,金属导通孔11处于顶部边沿的金属层在打磨过程中容易发生剥落或与孔壁分离的现象,继而导致薄膜电路、厚膜电路12之间接触不良;而在空白瓷片2的孔中灌注金属浆料,可利用金属浆料对金属导通孔11内壁形成支撑,以使金属导通孔11内壁的金属层紧密贴附在金属导通孔11的孔壁上,这样在打磨时金属导通孔11内壁上的金属层以及金属导通孔11中的金属浆料将与空白瓷片2同时被打磨,避免金属导通孔11内壁上的金属层脱落、缺失,并确保金属导通孔11内壁的金属层、金属浆料以及空白瓷片2的表面在同一个平面,从而保证薄膜电路与厚膜电路12之间的良好连接。
优选的,陶瓷基板1及空白瓷片2上的金属导通孔11内均灌注有金属浆料,并进行烘干处理,之后再烧结,此工艺不仅能保证薄膜电路与厚膜电路12之间的良好连接,而且还能利用灌注金属形成的柱体进行热传导,使电路板内部的热量通过灌注金属快速传向电路板的表面,以提高散热效率,将热量在多层电路板中均匀分布,避免局部过热;因为金属导通孔11内部传输弱电,因此无需考虑金属浆料对导电率的影响。
优选的,向陶瓷基板1上的金属导通孔11内灌注金属浆料的工作与S2中制作厚膜电路12时同时进行,因为制作厚膜电路12时是利用丝印网板在各层陶瓷基板1的顶面印刷金属钨浆料,金属导通孔11内灌注的金属浆料同样可采用金属钨,在各层陶瓷基板1的顶面印刷金属钨浆料的同时利用金属钨浆料对金属导通孔11内进行填充,不仅能节省填充工序,而且保证金属导通孔11内金属浆料的顶面与厚膜电路12的顶面以及金属导通孔11的顶面均处于同一平面,以保证相邻陶瓷基板1的金属导通孔11相互接触,从而实现电路之间的连接,以及保证相邻陶瓷基板1的金属导通孔11内灌注浆料相互接触,从而实现连续的热传导。
优选的,如图1所示,陶瓷基板1与空白瓷片2均开设有散热孔13,且陶瓷基板1与空白瓷片2的散热孔13一一对应,以贯穿多层电路板,散热孔13内均灌注有金属浆料,以进一步增加散热效率;具体的,在厚膜电路模块的底面设有底层金属板4,散热孔与底层金属板4接触,通过散热孔13及内部金属浆料形成的柱体结构将热量快速传导到底层金属板4;使用时,该底层金属板4焊接到金属外壳,实现系统良好接地的同时,将热量快速传导到金属外壳。
实施例2
当利用实施例1的厚薄膜工艺实现多层电路板的方法制作限幅器时,如图1所示,在薄膜电路设置两个PIN二极管5,两个PIN二极管5之间设有四分之一波长的微带线,当厚膜电路模块具有N层陶瓷基板1时,微带线可以被分为N段,且分别设于不同层的厚膜电路12,即每一层厚膜电路12均具有N分之一段微带线51,且每一层的N分之一段微带线51之间通过金属导通孔11相连。将四分之一波长微带线分为N段,并分别布置在不同层的陶瓷基板1上进行三维多层电路设计后,相当于把这N段微带线沿垂直方向堆叠,由于陶瓷基板1都很薄,所以在垂直方向增加的厚度并不特别明显,但是在二维方向占用面积方面,通过堆叠可实现占用面积减小为原来的1/N。
实施例3
当利用实施例1的厚薄膜工艺实现多层电路板的方法制作多频段滤波电路时,如图1所示,厚膜电路模块设有与滤波器电路相同数量的陶瓷基板1,且滤波器电路分别设于不同层陶瓷基板1的厚膜电路12上。将多个需要串联连接的滤波器分别布置在不同层的陶瓷基板1上进行三维多层电路设计后,相当于把多个滤波器沿垂直方向堆叠,由于每层陶瓷基板都很薄,所以在垂直方向增加的厚度并不特别明显,但是在二维方向占用面积方面,通过堆叠可实现占用面积成倍的小于原来的面积。
以上所述仅为本发明的优选实施例,并不表示是唯一的或是限制本发明。本领域技术人员应理解,在不脱离本发明的范围情况下,对本发明进行的各种改变或同等替换,均属于本发明保护的范围。
Claims (6)
1.一种采用厚薄膜工艺实现多层电路板的方法,其特征在于,包括步骤:
S1:提供多块陶瓷基板(1),在预定的位置钻出通孔,并将通孔内壁金属化,以形成金属导通孔(11);
S2:利用丝印网板在各层陶瓷基板(1)的顶面按电路设计图纸要求的图形印刷金属浆料,并同时对金属导通孔(11)内灌注金属浆料,对陶瓷基板(1)进行烘干;
S3:固化,将顶面具有线路图的陶瓷基板(1)按照预定顺序进行叠合,在顶层陶瓷基板(1)的上方设置两层空白瓷片(2),在空白瓷片(2)上钻出与陶瓷基板(1)上金属导通孔(11)相对应的通孔,并将通孔内壁金属化,以形成金属导通孔(11),将陶瓷基板(1)及空白瓷片(2)压合,并进行烧结,以形成一体结构的厚膜电路模块,同时印刷的金属浆料固化为厚膜电路(12);
S4:打磨,将厚膜电路模块顶面的一层空白瓷片(2)打磨光滑;
S5:制作薄膜金属层,在厚膜电路模块的顶面通过磁控溅射或蒸发方式设置基础金属层,再通过电镀的方式在基础金属层的表面形成薄膜金属层(3);
S6:制作薄膜电路,利用薄膜金属层(3)形成薄膜电路。
2.根据权利要求1所述的一种采用厚薄膜工艺实现多层电路板的方法,其特征在于,陶瓷基板(1)及空白瓷片(2)均设有定位标记点。
3.根据权利要求1所述的一种采用厚薄膜工艺实现多层电路板的方法,其特征在于,在S4打磨之后对顶层空白瓷片(2)的表面进行抛光。
4.根据权利要求1所述的一种采用厚薄膜工艺实现多层电路板的方法,其特征在于,S5中,形成薄膜金属层(3)后,在薄膜金属层(3)表面与金属导通孔(11)的连接处设置阻抗调节枝节(31)。
5.根据权利要求1所述的一种采用厚薄膜工艺实现多层电路板的方法,其特征在于,S4打磨之前,在空白瓷片(2)上的各个孔内填充金属浆料并进行烘干、烧结。
6.根据权利要求1所述的一种采用厚薄膜工艺实现多层电路板的方法,其特征在于,陶瓷基板(1)与空白瓷片(2)均开设有散热孔(13),且陶瓷基板(1)与空白瓷片(2)的散热孔(13)一一对应,以贯穿多层电路板,散热孔(13)内均灌注有金属浆料,在厚膜电路模块的底面设有底层金属板(4),散热孔(13)与底层金属板(4)接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310185332.0A CN115866936B (zh) | 2023-03-01 | 2023-03-01 | 一种采用厚薄膜工艺实现多层电路板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310185332.0A CN115866936B (zh) | 2023-03-01 | 2023-03-01 | 一种采用厚薄膜工艺实现多层电路板的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115866936A CN115866936A (zh) | 2023-03-28 |
CN115866936B true CN115866936B (zh) | 2023-05-30 |
Family
ID=85659543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310185332.0A Active CN115866936B (zh) | 2023-03-01 | 2023-03-01 | 一种采用厚薄膜工艺实现多层电路板的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115866936B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117497431A (zh) * | 2023-10-26 | 2024-02-02 | 威科电子模块(深圳)有限公司 | 一种厚膜电路板的微组装工艺 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335652A (ja) * | 1995-06-09 | 1996-12-17 | Mitsubishi Materials Corp | パワーモジュール用基板及びその製造方法 |
EP1083600A2 (en) * | 1994-08-19 | 2001-03-14 | Hitachi, Ltd. | Multilayered circuit substrate |
JP2005072187A (ja) * | 2003-08-22 | 2005-03-17 | Denso Corp | 多層回路基板およびその製造方法 |
EP3240372A1 (en) * | 2016-04-27 | 2017-11-01 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Heat capacitive component carrier and method to produce said component carrier |
JP6446155B1 (ja) * | 2018-07-17 | 2018-12-26 | 株式会社日立パワーソリューションズ | 両面回路非酸化物系セラミックス基板およびその製造方法 |
CN115065330A (zh) * | 2022-06-08 | 2022-09-16 | 中国舰船研究设计中心 | 基于无源检波偏置电路和微组装的微型高功率微波限幅器 |
CN115500004A (zh) * | 2022-11-14 | 2022-12-20 | 四川斯艾普电子科技有限公司 | 基于厚膜多层集成电路的电磁兼容射频系统及实现方法 |
CN115603691A (zh) * | 2022-12-15 | 2023-01-13 | 四川斯艾普电子科技有限公司(Cn) | 一种多层厚薄膜集成的数控衰减器及其实现方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6117572A (en) * | 1997-11-25 | 2000-09-12 | The United States Of America As Represented By The Secretary Of The Army | YBCO epitaxial films deposited on substrate and buffer layer compounds in the system Ca2 MeSbO6 where Me=Al, Ga, Sc and In |
US6867368B2 (en) * | 2002-02-14 | 2005-03-15 | Finisar Corporation | Multi-layer ceramic feedthrough structure in a transmitter optical subassembly |
US6787884B2 (en) * | 2002-05-30 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production |
JP2006080880A (ja) * | 2004-09-09 | 2006-03-23 | Matsushita Electric Works Ltd | 誘電体積層フィルタおよびその製造方法 |
RU2359371C1 (ru) * | 2007-10-26 | 2009-06-20 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Фильтр свч |
JP2010062900A (ja) * | 2008-09-04 | 2010-03-18 | Japan Radio Co Ltd | リミッタ回路 |
CN102187454B (zh) * | 2008-10-16 | 2014-11-12 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
CN102820864A (zh) * | 2012-08-08 | 2012-12-12 | 综艺超导科技有限公司 | 一种具有极低插损的宽频带低温射频微波功率限幅器 |
CN103414447B (zh) * | 2013-08-15 | 2017-07-28 | 电子科技大学 | 一种低温共烧陶瓷ltcc限幅滤波器 |
CN109301407A (zh) * | 2018-10-22 | 2019-02-01 | 深圳振华富电子有限公司 | 叠层片式带通滤波器 |
EP3925002A1 (en) * | 2019-02-12 | 2021-12-22 | MACOM Technology Solutions Holdings, Inc. | Monolithic multi-i region diode limiters |
CN110167261A (zh) * | 2019-06-26 | 2019-08-23 | 京信通信技术(广州)有限公司 | 毫米波有源天线单元及pcb板间互连结构 |
CN211580305U (zh) * | 2020-02-17 | 2020-09-25 | 普联技术有限公司 | 线路板 |
CN114188300A (zh) * | 2021-12-03 | 2022-03-15 | 武汉利之达科技股份有限公司 | 一种薄膜厚膜混合集成陶瓷基板及其制备方法 |
CN115664364B (zh) * | 2022-12-22 | 2023-02-28 | 四川斯艾普电子科技有限公司 | 基于厚薄膜电路的大功率限幅器及实现方法 |
-
2023
- 2023-03-01 CN CN202310185332.0A patent/CN115866936B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1083600A2 (en) * | 1994-08-19 | 2001-03-14 | Hitachi, Ltd. | Multilayered circuit substrate |
JPH08335652A (ja) * | 1995-06-09 | 1996-12-17 | Mitsubishi Materials Corp | パワーモジュール用基板及びその製造方法 |
JP2005072187A (ja) * | 2003-08-22 | 2005-03-17 | Denso Corp | 多層回路基板およびその製造方法 |
EP3240372A1 (en) * | 2016-04-27 | 2017-11-01 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Heat capacitive component carrier and method to produce said component carrier |
JP6446155B1 (ja) * | 2018-07-17 | 2018-12-26 | 株式会社日立パワーソリューションズ | 両面回路非酸化物系セラミックス基板およびその製造方法 |
CN115065330A (zh) * | 2022-06-08 | 2022-09-16 | 中国舰船研究设计中心 | 基于无源检波偏置电路和微组装的微型高功率微波限幅器 |
CN115500004A (zh) * | 2022-11-14 | 2022-12-20 | 四川斯艾普电子科技有限公司 | 基于厚膜多层集成电路的电磁兼容射频系统及实现方法 |
CN115603691A (zh) * | 2022-12-15 | 2023-01-13 | 四川斯艾普电子科技有限公司(Cn) | 一种多层厚薄膜集成的数控衰减器及其实现方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115866936A (zh) | 2023-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100891269B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI295089B (en) | Wiring substrate and the manufacturing method of the same | |
US8069560B2 (en) | Method of manufacturing multilayer wiring board | |
JP4701506B2 (ja) | 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法 | |
KR101010126B1 (ko) | 고주파 모듈 장치의 제조 방법 | |
CN102771200A (zh) | 多层印刷电路板及其制造方法 | |
US20080055873A1 (en) | Electronic part module and method of making the same | |
KR20040052473A (ko) | 고주파 회로 블록체 및 그 제조 방법과 고주파 모듈 장치및 그 제조 방법 | |
WO2004006331A1 (ja) | 多層配線回路モジュール及びその製造方法 | |
KR20070105283A (ko) | 배선기판의 제조방법 | |
JP2011029522A (ja) | 多層配線基板 | |
CN115866936B (zh) | 一种采用厚薄膜工艺实现多层电路板的方法 | |
JP5456989B2 (ja) | 電子部品の製造方法 | |
CN110621123A (zh) | 一种导热pcb的制作方法及pcb | |
WO2008133369A9 (en) | The manufacturing method of the thin film ceramic multi layer substrate | |
JP2006041122A (ja) | 電子部品内蔵要素、電子装置及びそれらの製造方法 | |
JP2009200294A (ja) | 積層基板およびその製造方法 | |
JP4825012B2 (ja) | 配線基板の製造方法 | |
CN117939804A (zh) | 一种hdi盲埋通孔线路板的制作方法 | |
JP2023134328A (ja) | パッケージ基板構造 | |
JP3930443B2 (ja) | 電子部品製造時に用いられる、内部回路および層間接続材を包含するシートの形成方法 | |
JP2000031317A (ja) | 半導体装置及び半導体素子搭載用基板の製造方法 | |
CN115472508A (zh) | 无芯封装基板及其制备方法 | |
CN111029320A (zh) | 一种射频微波电路板及制备方法 | |
CN116916526A (zh) | 一种多层陶瓷电路板结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |