JP2010062900A - リミッタ回路 - Google Patents
リミッタ回路 Download PDFInfo
- Publication number
- JP2010062900A JP2010062900A JP2008226874A JP2008226874A JP2010062900A JP 2010062900 A JP2010062900 A JP 2010062900A JP 2008226874 A JP2008226874 A JP 2008226874A JP 2008226874 A JP2008226874 A JP 2008226874A JP 2010062900 A JP2010062900 A JP 2010062900A
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- limiter circuit
- input
- limiter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
【課題】マイクロ波帯で使用するPINダイオードを用いたリミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きく、且つ過大レベルの信号の入力時にもPINダイオードが破壊し難くしたリミッタ回路を提供すること。
【解決手段】PINダイオードを含むリミット部10の前後に、入力側及び出力側インピーダンス変換部20,30を設け、特性インピーダンスが高くされた制限ポイントにおいてリミット部10の制限作用を行わせる。
【選択図】 図1
【解決手段】PINダイオードを含むリミット部10の前後に、入力側及び出力側インピーダンス変換部20,30を設け、特性インピーダンスが高くされた制限ポイントにおいてリミット部10の制限作用を行わせる。
【選択図】 図1
Description
本発明は、マイクロ波帯で使用する表面実装型のピン(PIN)ダイオードを用いたリミッタ回路に関する。
マイクロ波帯等の高周波帯で用いられるリミッタ回路は、例えばレーダ装置においてレーダアンテナとレーダ受信機との間に配置され、レーダパルス送信時に漏洩する送信信号や近距離の目標から反射されるレーダパルス信号等、過大なレベルの信号が直接にレーダ受信機に印加されないように、レーダ受信機を保護する回路である。この種のリミッタ回路のリミッタ素子として、PINダイオードやショットキーバリアダイオードなどが用いられる。
従来のリミッタ回路の一例の回路図を図26に示し、その実装例を図27に示す(非特許文献1参照)。この従来例のリミッタ回路において、4はマイクロストリップ線路中心導体(以下、本明細書において、マイクロストリップ線路、という)であり、誘電体基板5の表面に配置されている。誘電体基板5の裏面には、接地導体(図示されていない)が全面に設けられている。
マイクロストリップ線路4の信号線入力端7と反対側の信号線出力端8との間に、使用周波数帯域の中心周波数(例、3GHz)の電気長でλ/4(λは波長を表す)の間隔を隔てて、2つのPINダイオード1−1,1−2が設けられる。λ/4の間隔は、従来のリミッタ回路において反射特性を改善するのに好適な距離である。これらPINダイオード1−1,1−2は、それぞれPINダイオードチップを内蔵してパッケージングされている構造のPINダイオードパッケージである。
これらPINダイオード1−1,1−2のアノード電極はマイクロストリップ線路4に接続され、そのカソードはビア(VIA)ホール9−1,9−2を介して接地導体に接続されている。また、直流(DC)リターン線路3が、マイクロストリップ線路4と接地導体との間に、VIAホール9−3を介して接続されている。なお、VIAホール9−1〜9−3は、接続部分とホール部分を含む。
このようにして、この種のリミッタ回路は、回路パターンとVIAホールを形成した誘電体基板にPINダイオードを自動実装可能な表面実装型リミッタ回路である。
この従来のリミッタ回路において、リミットがかからない低レベル(即ち、小信号)の高周波信号が入力端7に入力されると、2つのPINダイオード1−1,1−2はいずれも非導通(即ち、オフ)状態にあり、また、DCリターン線路3は高周波信号に対しては高インピーダンスを有する。したがって、入力された高周波信号はほとんど減衰されることなくマイクロストリップ線路4を伝搬して、出力端8に現れる。
一方、リミットがかかる高レベル(即ち、大信号)の高周波信号が入力端7に入力された場合には、PINダイオード1−1,1−2にはDCリターン線路3を介して整流電流が流れ、これらPINダイオード1−1,1−2はどちらも導通状態になる。このため、入力された高周波信号はほとんど反射されて、出力端8には僅かなレベルの高周波信号しか出力されないことが期待される。
このようにして、従来のリミッタ回路は、出力端8の後段に接続されたレーダ受信機等へ過大なレベルの高周波信号が入力されることを阻止するようにしている。
Ohio Microwave Ltd、"Pin Diode Limiters 0.5 TO 18 GHz"、[online]、[平成18年4月20日検索]、インターネット〈URL:http://www.ohiomicrowave.com/herotek/herotek7.html〉
Ohio Microwave Ltd、"Pin Diode Limiters 0.5 TO 18 GHz"、[online]、[平成18年4月20日検索]、インターネット〈URL:http://www.ohiomicrowave.com/herotek/herotek7.html〉
図26,図27に示すPINダイオードを用いる従来のリミッタ回路では、PINダイオード自体のインダクタンス成分の他に、PINダイオード1−1,1−2をマイクロストリップ線路4と接地導体との間に接続するためのVIAホール9−1,9−2を含む接続部のインダクタンス成分を、PINダイオードに直列に含んでしまう。
したがって、接続部を含むPINダイオード回路の等価回路は、小信号入力時のオフ状態時には、図28に示されるように、インダクタンスLとキャパシタンスCとの直列回路になり、また、大信号入力時のオン状態時には、図29に示されるように、インダクタンスLと抵抗Rとの直列回路になる。なお、キャパシタンスCは、PINダイオードオフ時のキャパシタンスであり、抵抗Rは、PINダイオードオン時の抵抗である。
このような等価回路で表される従来のリミッタ回路におけるリミッタ特性(反射特性S11及び伝送特性S21)を図30及び図31に示している。図30は、低レベル(小信号)入力時の反射特性S11と伝送特性S21を示し、図31は、高レベル(大信号)入力時の反射特性S11と伝送特性S21を示している。低レベル入力時には、図30のように、中心周波数の3GHz帯で反射特性S11は良好であり、また伝送特性S21は大きく伝送損失は小さい。しかし、図31のように、高レベル入力時の伝送特性S21は中心周波数の3GHzで約−16dBに留まり、リミッタ回路としての信号の抑圧比を十分に得ることはできていない。
このように、従来のリミッタ回路では、PINダイオード回路が図28、図29のような等価回路で表されるため、高レベルの高周波信号が入力された場合に、インダクタンスLによりPINダイオード回路のインピーダンスが十分小さな値とならず、PINダイオードが接続されている主線路のインピーダンスとPINダイオードのオン時のインピーダンス比が大きくとれないから、信号の抑圧比が低下する問題があった。
また、至近距離にあるパルスレーダからの電波飛び込みや送信信号の全反射などによる過大レベルの信号が直接リミッタ回路に印加された時に、PINダイオードで消費される電力が大きくなり、PINダイオードが破壊し易くなるという問題があった。
本発明は、上記の事情を考慮してなされたものであって、マイクロ波帯で使用するPINダイオードを用いたリミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きく、且つ過大レベルの信号の入力時にもPINダイオードが破壊し難くしたリミッタ回路を提供することを目的とする。
本願発明のリミッタ回路は、マイクロ波帯で使用されるPINダイオードを用いたリミッタ回路において、
入力側特性インピーダンスZ0を、該入力側特性インピーダンスZ0より高い制限用特性インピーダンスZ1に変換する入力側インピーダンス変換部20と、
PINダイオードを含み、一端が前記制限用特性インピーダンスである場所(以下、制限場所)に接続されて、前記制限場所の信号レベルを制限するためのリミット部10と、
前記制限場所の制限用特性インピーダンスZ1を、該制限用特性インピーダンスよりも低い出力側特性インピーダンスZ2に変換する出力側インピーダンス変換部30と、を有することを特徴とする。
入力側特性インピーダンスZ0を、該入力側特性インピーダンスZ0より高い制限用特性インピーダンスZ1に変換する入力側インピーダンス変換部20と、
PINダイオードを含み、一端が前記制限用特性インピーダンスである場所(以下、制限場所)に接続されて、前記制限場所の信号レベルを制限するためのリミット部10と、
前記制限場所の制限用特性インピーダンスZ1を、該制限用特性インピーダンスよりも低い出力側特性インピーダンスZ2に変換する出力側インピーダンス変換部30と、を有することを特徴とする。
また、前記リミット部10は、前記制限場所の第1接続点に一端が接続された第1PINダイオードと、該第1PINダイオードの他端に一端が接続され、前記第1PINダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第1整合用マイクロストリップ線路スタブと、必要な場合に前記第1PINダイオードに整流電流を流すための第1直流リターン線路と、を備えることを特徴とする。
また、前記第1整合用マイクロストリップ線路スタブは、マイクロストリップ線路オープンスタブであることを特徴とする。
また、前記第1整合用マイクロストリップ線路スタブは、マイクロストリップ線路ラジアルオープンスタブであることを特徴とする。
また、前記第1整合用ラジアルオープンスタブは、扇型の形状とすることがよい。このラジアルオープンスタブの長さと角度は、第1PINダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つように設定され、ラジアルオープンスタブの基部の幅は、第1PINダイオードの幅と実質的に等しくすることがよい。
また、前記第1接続点から使用周波数の電気長で実質的に1/4波長だけ離れた前記制限場所の第2接続点に一端が接続された第2PINダイオードと、該第2PINダイオードの他端に一端が接続され、前記第2PINダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第2整合用マイクロストリップ線路スタブと、必要な場合に前記第2PINダイオードに整流電流を流すための第2直流リターン線路と、を備えることがよい。
また、前記第1接続点に一端が接続された第3PINダイオードと、該第3PINダイオードの他端に一端が接続され、前記第3PINダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第3整合用マイクロストリップ線路スタブと、前記第3PINダイオードに整流電流を流すための第3直流リターン線路とを設け、更に、前記第2接続点に一端が接続された第4PINダイオードと、該第4PINダイオードの他端に一端が接続され、前記第4PINダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第4整合用マイクロストリップ線路スタブと、必要な場合に前記第4PINダイオードに整流電流を流すための第4直流リターン線路と、を備えることがよい。
これらの整合用マイクロストリップ線路スタブは、他端が短絡されたショートスタブでよく、あるいは、他端が開放されたオープンスタブでもよく、更に他端が開放されたラジアル型オープンスタブでもよい。
また、本発明のリミッタ回路において、前記制限場所に共振型帯域通過フィルタを設ける。その帯域通過フィルタは、前記制限場所とグランド間に設けられたインダクタンス・キャパシタンス並列の共振型でよい。その帯域通過フィルタのインダクタンスと入力側・出力側インピーダンス変換部20・30のインダクタンスとを1つのインダクタンスに統合し、帯域通過フィルタのキャパシタンスとの並列回路とし、その並列回路をマイクロストリップ線路スタブで実装しても良い。
本発明のリミッタ回路によれば、PINダイオードのオン時に、従来技術に比してインピーダンス比が大きくとれるので入力信号をより抑圧することができる。
また、インピーダンス変換部の変換比を選択することによって、入力信号の抑圧比を自由に設計できる。
また、制限場所では、電流振幅が入力端より減少するため、PINダイオードで消費される電力が少なくなり、PINダイオードの耐電力が実質的に向上する。
また、PINダイオードがオフ状態となる小信号入力時に、低レベルの高周波信号の入力時の反射特性の劣化を少なくすることができる。
また、整合用スタブを用いれば、チップコンデンサの温度特性によるばらつきを考慮する必要がない。また、整合用オープンスタブを用いるものでは、接続部(ビア;VIA)のインダクタンスをも考慮する必要がない。
また、整合用オープンスタブを扇状のラジアルオープンスタブとするものでは、ラジアルオープンスタブの長さを小さくでき、更に、PINダイオードの幅にラジアルオープンスタブの基部の幅を合わせて良好な特性を得ることが出来る。
また、第1接続点に第1,第3PINダイオードが並列に設けられ、第2接続点に第2,第4PINダイオードが並列に設けられるものでは、耐電力が強化されるとともに、リーク電力(大信号入力時の漏れ電力)が更に減少する。
本発明のリミッタ回路について、まず、図1〜図7を参照して説明する。図1は、本発明のマイクロ波帯で使用されるPINダイオードを用いたリミッタ回路の構成を示す図である。
図1において、リミッタ回路は、入力側特性インピーダンスZ0をそれより高い制限用特性インピーダンスZ1(Z0<Z1)に変換する入力側インピーダンス変換部20と、PINダイオードを含み一端が制限用特性インピーダンスZ1である場所(以下、制限場所)に接続されて、その制限場所の信号レベルを制限するためのリミット部10と、その制限場所の制限用特性インピーダンスZ1をそれよりも低い出力側特性インピーダンスZ2(Z1>Z2)に変換する出力側インピーダンス変換部30と、を有している。なお、一般的にはZ0=Z2とされるが、Z0<Z1,Z1>Z2、の条件が満たされればZ0≠Z2でも構わない。
このリミッタ回路では、制限場所の制限用特性インピーダンスZ1が、入力側特性インピーダンスZ0よりも高くされているから(Z0→Z1)、PINダイオードオン時のインピーダンス比が大きくとれるので、従来技術に比して入力信号の抑圧比を大きくすることができる。この入力信号抑圧比は、制限用特性インピーダンスZ1を高くすることによる、抑圧比の向上と挿入損失の増加とのバランスを考慮しつつ、自由に設計することができる。
また、制限場所では、電流振幅が入力端より減少するため、PINダイオードで消費される電力が少なくなり、PINダイオードの耐電力が実質的に向上する。
そして、出力側インピーダンス変換部30でインピーダンス変換(Z1→Z2)が行われるから、出力側から見た特性インピーダンスは本来の出力側特性インピーダンスZ2であり、本発明のリミッタ回路を設けない時と同様に他の構成機器・部品を接続できる。
図2は、図1のリミッタ回路の各構成部を具体的に示した例示回路である。入力側インピーダンス変換部20は、その入力側と出力側の間にキャパシタンスCiのキャパシタを設け、その出力側とグランド間にインダクタンスLiのインダクタを設けている。出力側インピーダンス変換部30は、その入力側とグランド間にインダクタンスLiのインダクタを設け、その入力側と出力側の間にキャパシタンスCiのキャパシタを設けている。また、制限用特性インピーダンスZ1である制限場所とグランド間にPINダイオード1を設けている。この例では、逆並列接続されたPINダイオードを用いているが、1つのPINダイオードでも良い。
更に、制限用特性インピーダンスZ1である制限場所とグランド間に、帯域通過フィルタ(以下、BPF)40を設けている。このBPF40は、例えばキャパシタンスCfのキャパシタとインダクタンスLfのインダクタとの並列接続により構成されている。このBPF40は、PINダイオード1がオフ時のフィルタとして機能して入力信号の周波数選択性を向上し、PINダイオード1がオン時にはリミッタ作用に影響を与えない。
なお、これらのキャパシタやインダクタは、チップ型素子や、マイクロストリップライン素子などが使用周波数に応じて採用される。
図3は、図2のリミッタ回路を簡素化したものであり、入力側インピーダンス変換部20のキャパシタンスCi及び出力側インピーダンス変換部30のキャパシタンスCiと、BPF40のキャパシタンスCfとを合成して、合成インダクタンスL0のインダクタに纏めたものである。また、図4は、図3の合成インダクタンスL0のインダクタとBPF40のインダクタンスLfのインダクタとの並列接続を、それと透過になる所定のマイクロストリップライン・ショートスタブ(以下、ショートスタブ)2Aにより構成したものである。図3,図4によれば、インピーダンス変換部とBPFの構成要素を共用できるから、リミッタ回路の構成が簡素化される。
図5は、図4のリミッタ回路の実装例を示している。この図5では表面実装型リミッタ回路として構成され、各構成要素は誘電体基板(図示されていない)の表面に配置されており、その裏面には接地導体が全面に設けられている。
図5において、入力側マイクロストリップ線路4I(インピーダンス:Z0)と主マイクロストリップ線路(制限用マイクロストリップ線路、インピーダンス:Z1)4との間に入力側インピーダンス変換部20のチップ型キャパシタ6Iが設けられ、主マイクロストリップ線路4と出力側マイクロストリップ線路4O(インピーダンス:Z2)との間に出力側インピーダンス変換部30のチップ型キャパシタ6Oが設けられる。そして、主マイクロストリップ線路4とグランド間に、PINダイオードがビアホール9−1を介して設けられ、また、インダクタンスL0とインダクタンスLfとの並列接続と等価な所定長のショートスタブ2Aがビアホール9−2を介して設けられる。
図6は、図2〜図4のリミッタ回路とは、リミット部10の構成が異なるリミッタ回路の実装図を示している。その異なる点は、PINダイオードの主マイクロストリップ線路4に接続される一端とは逆の他端側に、所定のマイクロストリップライン・オープンスタブ(以下、オープンスタブ)2を設けていることである。このオープンスタブ2は、PINダイオード1のインダクタンスを使用周波数において打ち消すキャパシタンスを持つように構成されている。なお、図示していないが、PINダイオード1に整流電流を流すための直流リターン線路を設けることがよい。
図7は、本発明のリミッタ回路を、図2〜6とは異なる構成によって実現した構成例を示す図である。
図7において、特性インピーダンスZ0の入力側マイクロストリップ線路4Iを、入力側マイクロストリップ線路4Iより幅を狭くすることによって特性インピーダンスを高い値Z1にした制限用マイクロストリップ線路4の一端へ接続し、更に、制限用マイクロストリップ線路4の他端を、制限用マイクロストリップ線路4より幅を広くすることによって特性インピーダンスを低い値Z2にした出力側マイクロストリップ線路4Oへ接続する。
入力側マイクロストリップ線路4Iと制限用マイクロストリップ線路4との接続点が入力側インピーダンス変換部となり、制限用マイクロストリップ線路4と出力側マイクロストリップ線路4Oとの接続点が出力側インピーダンス変換部となる。そして、制限用マイクロストリップ線路4が制限場所となり、その制限場所とグランド間にPINダイオード1がビアホール9−2を介して接続される。
この幅の異なるマイクロストリップ線路を用いることによる入出力側インピーダンス変換部を有するリミッタ回路においても図2〜図6のものと同様な制限作用を得ることができる。
図8に、入・出力側インピーダンス変換部20・30に用いられる変換器の構成例を示している。
図8(a)は抵抗器R1,R2,R3をπ型に接続した抵抗型インピーダンス変換器であり、同図(b)は抵抗器R1,R2,R3をT型に接続した抵抗型インピーダンス変換器である。また、同図(c)は伝送路に直列に設けられるキャパシタンスと伝送路とグランド間に設けられるインダクタンスとから構成されるLCインピーダンス変換回路であり、同図(d)は伝送路に直列に設けられるインダクタンスと伝送路とグランド間に設けられるキャパシタンスとから構成されるLCインピーダンス変換回路である。
以下に、本発明のリミッタ回路に好適に用いることができるリミット部の構成例について説明する。これらのリミット部は、それぞれ単独で用いられてリミッタ回路としても機能するので、以下の説明では「リミッタ回路」としている。
第1例の表面実装型リミッタ回路について、図9〜図14を参照して説明する。図9は、第1例に係る表面実装型リミッタ回路の一例の回路図を示しており、図10は、その実装例を示している。
図9,図10において、主マイクロストリップ線路4は、信号入力端(または、信号線入力端、と言っても良い)7と信号出力端(または、信号線出力端、と言っても良い)8との間にあり、誘電体基板5の表面に配置されている。誘電体基板5の裏面には、接地導体(図示されていない)が全面に設けられている。
主マイクロストリップ線路4の一方側の信号線入力端7と反対側の信号線出力端8との間に第1接続点と、この第1接続点と使用周波数の電気長で実質的にλ/4だけ離れた第2接続点とを設定する。
マイクロストリップ線路4の第1接続点に一端が接続された第1PINダイオード1−1と、この第1PINダイオード1−1の他端に一端が接続され、第1PINダイオード1−1のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第1整合用マイクロストリップラインオープンスタブ(以下、第1整合用オープンスタブ)2−1と、第1PINダイオード1−1と並列に接続された第1直流リターン線路3−1と、からなる第1組のリミッタユニットを設ける。なお、第1整合用オープンスタブ2−1の他端は、当然に開放端である。他の整合用オープンスタブも同様である。
マイクロストリップ線路4の第2接続点に一端が接続された第2PINダイオード1−2と、この第2PINダイオード1−2の他端に一端が接続され、前記第2PINダイオード1−2のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第2整合用オープンスタブ2−2と、第2PINダイオード1−2と並列に接続された第2直流リターン線路3−2と、からなる第2組のリミッタユニットを設ける。
また、第1接続点に一端が接続された第3PINダイオード1−3と、この第3PINダイオード1−3の他端に一端が接続され、第3PINダイオード1−3のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第3整合用オープンスタブ2−3と、第3PINダイオード1−3と並列に接続された第3直流リターン線路3−3と、からなる第3組のリミッタユニットを設ける。
更に、第2接続点に一端が接続された第4PINダイオード1−4と、この第4PINダイオード1−4の他端に一端が接続され、第4PINダイオード1−4のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第4整合用オープンスタブ2−4と、第4PINダイオード1−4と並列に接続された第4直流リターン線路3−4と、からなる第4組のリミッタユニットを設ける。
第1組〜第4組のリミッタユニットにおいて、整合用オープンスタブ2−1〜2−4と直流リターン線路3−1〜3−4は、主マイクロストリップ線路4とともに誘電体基板5の表面に一体的に形成されることがよく、その上に表面実装型のPINダイオード1−1〜1−4を自動実装することがよい。
これにより、PINダイオード1−1〜1−4に寄生インダクタンスが存在しても、高レベルの高周波信号の入力時における信号の抑圧比を十分に大きくすることができる。また、PINダイオード1−1〜1−4がオフ状態となる小信号入力時に、低レベルの高周波信号の入力時の反射特性の劣化を少なくすることができる。
また、整合用オープンスタブ2−1〜2−4を用いるから、先願発明におけるチップコンデンサの温度特性によるばらつきや、接続部(ビア;VIA)のインダクタンスを考慮する必要がない。
また、第1組のリミッタユニットと第3組のリミッタユニットとが第1接続点で並列に設けられ、また、第2組のリミッタユニットと第4組のリミッタユニットとが第2接続点で並列に設けられるから、耐電力が強化されるとともに、リーク電力(大信号入力時の漏れ電力)が更に減少する。
図9,図10のリミッタ回路において、第1乃至第4整合用オープンスタブ2−1〜2−4は、いずれも扇状のラジアル型オープンスタブとして構成されている。各ラジアル型オープンスタブ2−1〜2−4は、その長さrと角度θが、PINダイオード1−1〜1−4のインダクタンスを使用周波数において打ち消すキャパシタンスを持つように設定されている。また、各ラジアル型オープンスタブ2−1〜2−4の基部の幅wは、そこへ接続されるPINダイオード1−1〜1−4の幅と実質的に同じ幅になるように設定される。
これにより、ラジアルオープンスタブの長さを小さくでき、更に、PINダイオードの幅にラジアルオープンスタブの基部の幅wを合わせて良好な特性を得ることが出来る。
本発明では、第1〜第4PINダイオード1−1〜1−4の他端にそれぞれ直列に第1〜第4整合用オープンスタブ2−1〜2−4が接続されるから、直流電流がカット(遮断)される。これに対応するために、第1〜第4DCリターン線路3−1〜3−4を用いて、第1〜第4PINダイオード1−1〜1−4に並列に第1〜第4DCリターン線路3−1〜3−4を接続して、DCリターン電流の経路を確保している。即ち、DCリターン線路は、PINダイオードに整流電流を流すために設けられている。
これにより、第1〜第4PINダイオード1−1〜1−4でそれぞれ検波整流されたDC電流を、各々のPINダイオード1−1〜1−4に帰還(自己バイアス)させている。なお、各DCリターン線路3−1〜3−4は、マイクロストリップ線路4から見た使用周波数でのインピーダンスが出来るだけ高いことがよく、線路幅をマイクロストリップ線路4の線路幅よりも狭くする。また、各DCリターン線路3−1〜3−4の長さは、4分の1波長程度でよい。各DCリターン線路3−1〜3−4は、マイクロストリップ線路の代わりに、インダクタンスを持つコイルを用いても良い。
さて、本発明のリミッタ回路において、リミットがかからない低レベル(即ち、小信号)の高周波信号が信号入力端7に入力されると、第1〜第4のPINダイオード1−1〜1−4はいずれも非導通(即ち、オフ)状態にある。このオフ状態における第1〜第4のPINダイオード回路(即ち、第1〜第4PINダイオード1−1〜1−4と第1〜第4オープンスタブ2−1〜2−4)の等価回路はまとめて表現すると、図11のように、PINダイオードの寄生インダクタンスLpとPINダイオードのキャパシタンスCpとオープンスタブのキャパシタンスCsの直列回路で表現される。
第1組のリミッタユニットと第3組のリミッタユニットとが接続される第1接続点と、第2組のリミッタユニットと第4組のリミッタユニットとが接続される第2接続点とは、使用周波数の電気長で実質的にλ/4だけ離れている。このオフ状態において、第1接続点での反射信号と第2接続点での反射信号とが相殺されるから、信号線入力端7における合成した反射信号は低いレベルとなる。
したがって、低レベル(小信号)入力時の反射特性S11は良好(この場合は、反射係数がきわめて小さい)で、伝送特性S21も良好(この場合は、伝送損失がほとんど無い)になる。図13は、本発明の例における、小信号入力時の反射特性S11及び伝送特性S21を示す図である。図13を参照すると、中心周波数の3GHzにおいて、反射特性S11は50dB程度に小さくなっており、また、伝送特性S21も劣化がほとんど見られない。
次に、リミットがかかる高レベル(即ち、大信号)の高周波信号が信号入力端7に入力された場合には、第1〜第4PINダイオード1−1〜1−4には第1〜第4DCリターン線路3−1〜3−4を介して整流電流が流れるから、これら第1〜第4PINダイオード1−1〜1−4はどちらも導通(即ち、オン)状態になる。このオン状態における第1〜第4のPINダイオード回路(即ち、第1〜第4PINダイオード1−1〜1−4と第1〜第4オープンスタブ2−1〜2−4)の等価回路はまとめて表現すると、図12のように、PINダイオードの寄生インダクタンスLpとPINダイオードの導通抵抗RpとオープンスタブのキャパシタンスCsの直列回路で表現される。
従来の図26,図27の第1,第2のPINダイオード1−1,1−2は、PINダイオードチップを内蔵してパッケージングされている構造のパッケージ型のものでは例えば、オン時の抵抗値は3Ω程度の低抵抗であるが、PINダイオード回路はPINダイオードパッケージ内のボンディングワイヤーやVIAホールや接続部などの経路接続部の寄生インダクタンスを含んで0.8nH程度のインダクタンスを持つ。以下、具体的数値は例示である。
このため、マイクロ波帯におけるPINダイオード1−1,1−2を含むPINダイオード回路のオン状態のインピーダンスZonは、R+j2πfL(Ω)となる。例えば、使用周波数fが3GHzでは3+j15.1(Ω)となり、その絶対値は15.4Ωとなる。このインピーダンスZonは、特性インピーダンスの50Ωに対して十分に小さいインピーダンスとはみなせないために、信号出力端8へのリークが大きく、従来のリミッタ回路ではオン状態で大きな信号抑圧度を得ることができなかった。
第1例では、第1〜第4のPINダイオード1−1〜1−4にそれぞれ直列に、PINダイオードのインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第1〜第4の整合用オープンスタブ2−1〜2−4を接続する。これら第1〜第4の整合用オープンスタブ2−1〜2−4のキャパシタンスCsは、PINダイオードの寄生インダクタンスLpを打ち消す。
このキャパシタンスを持つ第1〜第4の整合用オープンスタブ2−1〜2−4を第1〜第4のPINダイオード1−1〜1−4にそれぞれ直列に挿入することにより、直列共振が生じる。この結果、第1〜第4PINダイオード1−1〜1−4と第1〜第4整合用オープンスタブ2−1〜2−4との直列回路のインピーダンスは、それぞれ3Ωの実抵抗となり、更に2つが並列接続されているから半分の抵抗値(1.5Ω)となるから、特性インピーダンスの50Ωに対して十分に低いインピーダンスであり、信号出力側へのリークを減らすことができる。図4に、大信号入力時のリミッタ特性を示す。
本発明では、第1例における扇状のラジアル型オープンスタブ、第1〜第4のリミッタユニットに代えて、以下のように種々の形態のスタブ及びリミッタユニットを用いることが出来る。
図15〜図17は、スタブとして扇状のラジアル型オープンスタブを用い、リミッタユニットの配置を、第1例と異ならせた、他の第2〜第4例のリミッタ回路である。これらの図において、第1例と対応する箇所には、同じ記号を付しており、説明を省略する場合もある。
図15のリミッタ回路は、マイクロストリップ線路4の第1接続点に一端が接続された第1PINダイオード1−1を設け、この第1PINダイオード1−1の他端に一端が接続され、第1PINダイオード1−1のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第1整合用マイクロストリップ線路ラジアルオープンスタブ2−1を設け、第1PINダイオード1−1に整流電流を流すための第1直流リターン線路3−1を第1PINダイオード1−1に並列に設けている。そして、第1接続点から使用周波数の電気長で実質的に1/4波長だけ離れたマイクロストリップ線路4の第2接続点に一端が接続された第2PINダイオード1−2を設け、この第2PINダイオード1−2の他端に一端が接続され、第2PINダイオード1−2のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第2整合用マイクロストリップ線路ラジアルオープンスタブ2−2を設け、第2PINダイオード1−2に整流電流を流すための第2直流リターン線路3−2を第2PINダイオード1−2に並列に設けている。即ち、第1、第2リミッタユニットを、1/4波長だけ離してマイクロストリップ線路4に設けている。
図16のリミッタ回路は、マイクロストリップ線路4の第1接続点に一端が接続された第1PINダイオード1−1を設け、この第1PINダイオード1−1の他端に一端が接続され、第1PINダイオード1−1のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第1整合用マイクロストリップ線路ラジアルオープンスタブ2−1を設け、第1PINダイオード1−1に整流電流を流すための第1直流リターン線路3−1を第1PINダイオード1−1に並列に設けている。そして、実質的に同じ第1接続点に、一端が接続された第3PINダイオード1−3を設け、この第3PINダイオード1−3の他端に一端が接続され、第3PINダイオード1−3のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第3整合用マイクロストリップ線路ラジアルオープンスタブ2−3を設け、第3PINダイオード1−3に整流電流を流すための第3直流リターン線路3−3を第3PINダイオード1−3に並列に設けている。即ち、第1、第3リミッタユニットを、マイクロストリップ線路4の第1接続点に設けている。
図17のリミッタ回路は、マイクロストリップ線路4の第1接続点に一端が接続された第1PINダイオード1−1を設け、この第1PINダイオード1−1の他端に一端が接続され、第1PINダイオード1−1のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ第1整合用マイクロストリップ線路ラジアルオープンスタブ2−1を設け、第1PINダイオード1−1に整流電流を流すための第1直流リターン線路3−1を第1PINダイオード1−1に並列に設けている。即ち、第1リミッタユニットを、マイクロストリップ線路4の第1接続点に設けている。
図18〜図21は、スタブとして直線状のオープンスタブを用い、リミッタユニットの配置は、図10の第1例乃至図15−図17のリミッタ回路と同様に配置した、他の第5〜第8例のリミッタ回路である。これらの図18〜図21において、図10,図15−図17と対応する箇所には、同じ記号を付しており、説明を省略する。
この直線状のオープンスタブ2−1〜2−4は、PINダイオード1−1〜1−4の他端に一端が接続され、その他端が開放されている。この直線状のオープンスタブ2−1〜2−4の幅は例えばPINダイオード1−1〜1−4の幅と同等でよく、その長さはPINダイオード1−1〜1−4のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ長さとされ、例示的には使用周波数の1/4波長以下の適切な長さに設定される。
図18のリミッタ回路は図10のリミッタ回路に対応し、図19のリミッタ回路は図15のリミッタ回路に対応し、図20のリミッタ回路は図16のリミッタ回路に対応し、そして、図21のリミッタ回路は図17のリミッタ回路に対応する。
図22〜図25は、スタブとして直線状のショートスタブを用い、リミッタユニットの配置は、図10の第1例乃至図15−図17のリミッタ回路、あるいは図18〜図21と同様に配置した、他の第9〜第12例のリミッタ回路である。これらの図22〜図25において、図10,図15−図17と対応する箇所には、同じ記号を付しており、説明を省略する。
この直線状のショートスタブ2A−1〜2A−4は、PINダイオード1−1〜1−4の他端に一端が接続され、その他端が図示を省略している誘電体基板の裏面に設けられている接地導体にグランディング(接地)されている。この直線状のショートスタブ2A−1〜2A−4の幅は例えばPINダイオード1−1〜1−4の幅と同等でよく、その長さはPINダイオード1−1〜1−4のインダクタンスを使用周波数において打ち消すキャパシタンスを持つ長さとされる。例示的には、図18〜図21の直線状のオープンスタブの長さに使用周波数の1/4波長を加えた長さに設定される。
図22のリミッタ回路は図10、図18のリミッタ回路に対応し、図23のリミッタ回路は図15、図19のリミッタ回路に対応し、図24のリミッタ回路は図16、図20のリミッタ回路に対応し、そして、図25のリミッタ回路は図17、図21のリミッタ回路に対応する。
これら図16〜図22のリミッタ回路においても、第1例と同様に、マイクロ波帯回路で使用するPINダイオードを用いた表面実装型のリミッタ回路において、PINダイオードに寄生インダクタンスが存在しても、高レベルの高周波信号の入力時における信号の抑圧比を十分に大きくすることができる。また、PINダイオードがオフ状態となる小信号入力時に、低レベルの高周波信号の入力時の反射特性の劣化を少なくすることができる。また、整合用スタブを用いるから、チップコンデンサの温度特性によるばらつきを考慮する必要がない、等の効果を得ることが出来る。
10:リミット部、20:入力側インピーダンス変換部、
30:出力側インピーダンス変換部、40:共振型帯域通過フィルタ、
IN:信号入力端、OUT:信号出力端、1,1−1〜1−4:PINダイオード、
2−1〜2−4:オープンスタブ、2A−1〜2A−4:ショートスタブ、
3−1〜3−4:DCリターン線路、4:制限用マイクロストリップ線路、
4I:入力側マイクロストリップ線路、4O:出力側マイクロストリップ線路、
5:誘電体基板、6I,6O:チップ型キャパシタ、7:信号入力端、8:信号出力端、
9:ビアホール
30:出力側インピーダンス変換部、40:共振型帯域通過フィルタ、
IN:信号入力端、OUT:信号出力端、1,1−1〜1−4:PINダイオード、
2−1〜2−4:オープンスタブ、2A−1〜2A−4:ショートスタブ、
3−1〜3−4:DCリターン線路、4:制限用マイクロストリップ線路、
4I:入力側マイクロストリップ線路、4O:出力側マイクロストリップ線路、
5:誘電体基板、6I,6O:チップ型キャパシタ、7:信号入力端、8:信号出力端、
9:ビアホール
Claims (1)
- マイクロ波帯で使用されるPINダイオードを用いたリミッタ回路において、
入力側特性インピーダンスを、該入力側特性インピーダンスより高い制限用特性インピーダンスに変換する入力側インピーダンス変換部と、
PINダイオードを含み、一端が前記制限用特性インピーダンスである場所(以下、制限場所)に接続されて、前記制限場所の信号レベルを制限するためのリミット部と、
前記制限場所の制限用特性インピーダンスを、該制限用特性インピーダンスよりも低い出力側特性インピーダンスに変換する出力側インピーダンス変換部と、を有することを特徴とする、リミッタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226874A JP2010062900A (ja) | 2008-09-04 | 2008-09-04 | リミッタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226874A JP2010062900A (ja) | 2008-09-04 | 2008-09-04 | リミッタ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010062900A true JP2010062900A (ja) | 2010-03-18 |
Family
ID=42189203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008226874A Pending JP2010062900A (ja) | 2008-09-04 | 2008-09-04 | リミッタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010062900A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011205336A (ja) * | 2010-03-25 | 2011-10-13 | Mitsubishi Electric Corp | リミッタ回路 |
JP2014110651A (ja) * | 2012-11-30 | 2014-06-12 | Mitsubishi Electric Corp | 整流回路 |
CN114759326A (zh) * | 2022-03-30 | 2022-07-15 | 中国人民解放军国防科技大学 | 一种微带梳状线型限幅滤波器 |
CN115866936A (zh) * | 2023-03-01 | 2023-03-28 | 四川斯艾普电子科技有限公司 | 一种采用厚薄膜工艺实现多层电路板的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5297653A (en) * | 1976-02-13 | 1977-08-16 | Tokyo Broadcasting Syst | Amplitude limiter |
-
2008
- 2008-09-04 JP JP2008226874A patent/JP2010062900A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5297653A (en) * | 1976-02-13 | 1977-08-16 | Tokyo Broadcasting Syst | Amplitude limiter |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011205336A (ja) * | 2010-03-25 | 2011-10-13 | Mitsubishi Electric Corp | リミッタ回路 |
JP2014110651A (ja) * | 2012-11-30 | 2014-06-12 | Mitsubishi Electric Corp | 整流回路 |
CN114759326A (zh) * | 2022-03-30 | 2022-07-15 | 中国人民解放军国防科技大学 | 一种微带梳状线型限幅滤波器 |
CN114759326B (zh) * | 2022-03-30 | 2022-12-23 | 中国人民解放军国防科技大学 | 一种微带梳状线型限幅滤波器 |
CN115866936A (zh) * | 2023-03-01 | 2023-03-28 | 四川斯艾普电子科技有限公司 | 一种采用厚薄膜工艺实现多层电路板的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150318890A1 (en) | High-frequency switch module | |
US8704723B2 (en) | Differential dipole antenna system with a coplanar radiating structure and transceiver device | |
WO2014034373A1 (ja) | フィルタ装置 | |
JP2009044303A (ja) | アッテネータ複合カプラ | |
JP6052616B2 (ja) | レクテナ装置及び受電整流方法 | |
JP4636950B2 (ja) | 伝送回路、アンテナ共用器、高周波スイッチ回路 | |
JP2008022232A (ja) | リミッタ回路 | |
JP2006067281A (ja) | アンテナスイッチモジュール | |
JP2010062900A (ja) | リミッタ回路 | |
US20020196096A1 (en) | Balun and semiconductor device including the balun | |
US20040027204A1 (en) | High-frequency amplifier | |
JP4656514B2 (ja) | 平衡−不平衡変換回路及びこれを用いた高周波部品 | |
JP2004505532A (ja) | 高周波発振回路 | |
JP3514175B2 (ja) | 誘電体デュプレクサおよび通信装置 | |
JP2007318264A (ja) | リミッタ回路 | |
KR100653186B1 (ko) | 고주파 가변 감쇠기 | |
JP2008022255A (ja) | リミッタ回路 | |
JP5255587B2 (ja) | リミッタ回路 | |
US20200382077A1 (en) | Amplifier | |
JPH11340872A (ja) | デュアルバンド対応アンテナ切り替え回路 | |
JP2003018040A (ja) | 高周波回路及びその高周波回路部品 | |
KR101051584B1 (ko) | 유도결합을 이용한 마이크로스트립 대역통과필터 및 그를 포함하는 장치 | |
JP4464291B2 (ja) | 高周波回路 | |
WO2021205775A1 (ja) | 信号伝送装置および信号伝送回路 | |
US7812780B2 (en) | Antenna architecture and LC coupler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121127 |