KR100653186B1 - 고주파 가변 감쇠기 - Google Patents

고주파 가변 감쇠기 Download PDF

Info

Publication number
KR100653186B1
KR100653186B1 KR1020040091880A KR20040091880A KR100653186B1 KR 100653186 B1 KR100653186 B1 KR 100653186B1 KR 1020040091880 A KR1020040091880 A KR 1020040091880A KR 20040091880 A KR20040091880 A KR 20040091880A KR 100653186 B1 KR100653186 B1 KR 100653186B1
Authority
KR
South Korea
Prior art keywords
connection node
high frequency
control voltage
inductor
attenuation
Prior art date
Application number
KR1020040091880A
Other languages
English (en)
Other versions
KR20060044082A (ko
Inventor
주인권
염인복
박종흥
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040091880A priority Critical patent/KR100653186B1/ko
Priority to US11/154,040 priority patent/US7274272B2/en
Publication of KR20060044082A publication Critical patent/KR20060044082A/ko
Application granted granted Critical
Publication of KR100653186B1 publication Critical patent/KR100653186B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/22—Attenuating devices
    • H01P1/227—Strip line attenuators

Landscapes

  • Attenuators (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Abstract

본 발명은 감쇠량에 관계 없이 항상 정합을 이루며, 넓은 감쇠 범위를 갖는 고주파 가변 감쇠기 회로를 제공하기 위한 것으로, 이를 위한 본 발명으로 고주파 신호를 입력하기 위한 입력단자; 고주파 신호를 출력하기 위한 출력단자; 제어전압을 인가하기 위한 제어전압 공급수단; 상기 제어전압에 응답하여 입력단의 임피던스를 정합시키기 위한 입력단 정합수단; 상기 제어전압에 응답하여 출력단의 임피던스를 정합시키기 위한 출력단 정합수단; 및 상기 입력단자로 인가된 고주파 신호를 상기 제어전압에 따라 조절된 감쇠량으로 감쇠시켜 상기 출력단자로 출력시키되, 병렬 커패시턴스의 효과를 공진시키기 위하여 상호 병렬 연결된 핀 다이오드와 공진 인덕터를 구비하는 감쇠수단을 구비하는 고주파 가변 감쇠기를 제공한다.
고주파, 감쇠, 공진, 인덕턴스, 반사손실

Description

고주파 가변 감쇠기{MICROWAVE VARIABLE ATTENUATOR}
도 1은 종래기술에 따른 고주파 가변 감쇠기의 회로도.
도 2는 도 1의 고주파 가변 감쇠기의 감쇠 특성 및 반사손실 특성을 나타내는 시뮬레이션 결과도.
도 3은 본 발명의 일 실시예에 따른 고주파 가변 감쇠기의 회로도.
도 4는 도 3의 본 발명에 따른 고주파 가변 감쇠기의 감쇠 특성 및 반사손실 특성을 나타낸 시뮬레이션 결과도.
도 5는 도 3의 본 발명에 따른 고주파 가변 감쇠기를 실제 구현한 칩의 평면도.
* 도면의 주요 부분에 대한 부호의 설명
200 : 감쇠부
300 : 입력단 정합부
400 : 출력단 정합부
본 발명은 고주파 및 마이크로 웨이브 회로에 적용도는 감쇠기의 설계기술에 관한 것으로, 특히 매칭상태를 크게 변화시키지 않으면서도 감쇠정도를 가변시킬 수 있는 고주파 가변 감쇠기에 관한 것이다.
일반적으로, 고주파 가변 감쇠기는 개인 휴대 통신, 위성 통신 등 다양한 무선 시스템의 송신부/수신부에서 RF(Radio Frequency)/ 마이크로파 신호의 크기 조절에 사용된다.
전술한 고주파 가변 감쇠기는 별도의 정합 회로의 구비 없이 감쇠기 자체의 입력 및 출력 정합이 감쇠량에 관계없이 항상 유지되어야 하며, 작은 삽입 손실을 가져야 한다.
또한, 감쇠기의 감쇠 동작 범위를 의미하는 최대 감쇠량 및 최소 감쇠량의 차이가 커야 하며, 제어회로의 간력화 및 경량화를 위해 단일의 제어전압을 통해 감쇠량을 제어할 수 있어야 한다.
고주파 가변 감쇠기가 전술한 바와 같은 요구에 부합하도록 설계하는 노력이 진행 중이다.
도 1은 종래 기술의 고주파 가변 감쇠기를 나타내는 회로도이다.
도 1을 참조하면, 종래기술에 따른 고주파 가변 감쇠기는 고주파 신호를 입/출력하기 위한 입력단자(P1) 및 출력단자(P2)와, 제어전압(Vc)을 인가하기 위한 제어전압 공급부(10)와, 제어전압(Vc)에 응답하여 입력단의 임피던스를 정합 (matching)시키기 위한 입력단 정합부(20)와, 입력단자(P1)로 인가된 고주파 신호를 감쇠시켜 출력단자(P2)로 출력시키되, 제어전압(Vc)에 따라 감쇠량을 조절하는 감쇠부(D1)를 구비한다.
그리고 고주파 가변 감쇠기는 제어전압(Vc)의 DC 전압이 입력단자(P1) 및 출력단자(P2)로 출력되는 것을 방지하기 위하여 커패시터 C1 및 C2를 더 구비한다. 커패시터 C1는 감쇠부(D1) 및 입력단 정합부(20) 사이의 연결노드 n1와 입력단자(P1) 사이에 위치하며, 커패시터 C2는 제어전압 공급부(10) 및 감쇠부(D1) 사이의 연결노드 n2와 출력단자(P2) 사이에 위치한다.
제어전압 공급부(10)는 제어전압 공급단자와 노드 n2 사이에 위치하여 입력된 고주파신호가 제어전압 공급단자로 흐르는 것을 방지하기 위한 인덕터(L1)와, 제어전압 공급단자에 접속되어 누설된 고주파신호를 바이패스 시키기 위한 커패시터(C3)를 구비한다.
입력단 정합부(20)는 일측단이 연결노드 n1에 접속되며, 시스템의 특성 임피던스(Z0)와 같은 임피던스를 갖고 선로의 길이가 λ/4인 전송선로(TL1)와, 전송선로(TL1)의 타측단과 접지전압 사이에 위치하여 제어전압(Vc)에 따라 임피던스가 변화하는 핀 다이오드(PIN Diode, D2)와, 상기 핀 다이오드(D2)와 병렬로서 전송선로(TL1)의 타측단과 접지전압 사이에 접속된 저항(R1)과 커패시터(C4)를 구비한다.
감쇠부(D1)는 제어전압(Vc)에 따라 임피던스가 변화하는 핀 다이오드를 통해 구현되는데, 핀 다이오드의 애노드단은 노드 n2에, 캐소드단은 노드 n1에 접속된 다.
참고적으로, 제어전압 공급부(10) 내 인덕터 L1은 고주파 초크 인덕터이다.
도 2는 도 1의 고주파 가변 감쇠기의 감쇠 특성 및 반사손실 특성을 나타내는 시뮬레이션 결과도이다.
도면에 도시된 바와같이, 종래기술에 따른 고주파 가변 감쇠기의 감쇠량은 제어전압이 감소함에 따라 약 25㏈까지 증가한다. 그리고 입력단 임피던스의 정합을 의미하는 S11은 감쇠의 가변량, 혹은 제어전압에 상관없이 -20㏈ 이하를 유지하므로, 정합이 잘 이루어짐을 알 수 있다.
그러나, 출력단 정합을 의미하는 S22는 감소량이 증가함에 따라, 혹은 제어전압이 감소함에 따라 0㏈에 수렴하므로, 정합이 나빠지는 것을 알 수 있다.
즉, 종래기술에 따른 고주파 가변 감쇠기는 감쇠량이 증가함에 따라 정합특성이 나빠지며, 감쇠범위도 약 25dB로 협소한 문제점이 있다.
한편, 전술한 바와 같은 고주파 감쇠기의 특성은 감쇠부 내 핀 다이오드의 특성에 따른 것으로, 핀 다이오드에 역방향 바이어스(Reverse bias)가 가해지거나 바이어스가 가해지지 않는 경우, 핀 다이오드의 감쇠량은 등가 저항과는 상관없이 병렬 커패시턴스(capacitance)에 의해 감쇠량이 결정된다.
참고적으로, 핀 다이오드에 역방향 바이어스(Reverse bias)가 가해지거나 바이어스가 가해지지 않는 경우, 일반적으로 핀 다이오드를 저항과 커패시터가 병렬 연결된 형태로 등가화하여 표현된다.
이와같은 주파수, 커패시턴스, 시스템 특성 임피턴스에 핀 다이오드의 감쇠 량을 정리한 것이, 하기 수학식 1이다.
감쇠량 (㏈) ＝ 10 × log10 [1 ＋ (4 × π × f × C × Z0) － 2]
여기서, f는 주파수(㎐)를, C는 커패시턴스(F)를, Z0는 시스템 특성 임피던스를 각각 의미한다.
상기 수학식 1을 참조하면, 핀 다이오드의 감쇠량은 주파수, 혹은 커패시턴스가 증가함에 따라 감소하는 것을 알 수 있다.
다시 언급하면, 핀 다이오드는 고주파로 갈 수록 큰 감쇠를 얻기가 어렵고, 핀 다이오드의 병렬 커패시턴스에 의해 감쇠량이 제한된다.
예를 들어, 핀 다이오드가 0.3㎊의 병렬 커패시턴스를 갖는 경우, 주파수 1 ㎓에서 얻을 수 있는 최대 감쇠량은 약 15 ㏈이며, 주파수 2 ㎓에서 얻을 수 있는 최대 감쇠량은 약 9 ㏈이므로, 감쇠 동작의 범위가 매우 작다.
따라서, 핀 다이오드를 통해 높은 감쇠량을 얻기 위해서는 병렬 커패시턴스가 매우 작도록 구현되어야 하나, 이는 물리적으로 한계가 있다.
그러므로, 전술한 종래기술에 따른 고주파 가변 감쇠기는 고주파신호를 감쇠하기 위한 핀 다이오드의 물리적 특성에 의해, 감쇠량이 증가함에 따라 정합특성이 나빠지며, 감쇠범위도 협소한 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 감쇠량에 관계 없이 항상 정합을 이루며, 넓은 감쇠 범위를 갖는 고주파 가변 감쇠기를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 고주파 가변 감쇠기는 고주파 신호를 입력하기 위한 입력단자; 고주파 신호를 출력하기 위한 출력단자; 제어전압을 인가하기 위한 제어전압 공급수단; 상기 제어전압에 응답하여 입력단의 임피던스를 정합시키기 위한 입력단 정합수단; 상기 제어전압에 응답하여 출력단의 임피던스를 정합시키기 위한 출력단 정합수단; 및 상기 입력단자로 인가된 고주파 신호를 상기 제어전압에 따라 조절된 감쇠량으로 감쇠시켜 상기 출력단자로 출력시키되, 병렬 커패시턴스의 효과를 공진시키기 위하여 상호 병렬 연결된 핀 다이오드와 공진 인덕터를 구비하는 감쇠수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 고주파 가변 감쇠기의 회로도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 고주파 가변 감쇠기는 고주파 신호를 입/출력하기 위한 입력단자(P1) 및 출력단자(P2)와, 제어전압(Vc)을 인가하기 위한 제어전압 공급부(100)와, 제어전압(Vc)에 응답하여 입력단의 임피던스를 정합시키기 위한 입력단 정합부(300)와, 제어전압(Vc)에 응답하여 출력단의 임피던스를 정합시키기 위한 출력단 정합부(400)와, 입력단자(P1)로 인가된 고주파 신호를 제어전압(Vc)에 따라 조절된 감쇠량으로 감쇠시켜 출력단자(P2)로 출력시키되, 병렬 커패시턴스(C9, C11)의 효과를 공진시키기 위하여 상호 병렬 연결된 핀 다이오드(D3, D5)와 공진 인덕터(L4, L7)를 구비하는 감쇠부(200)를 구비한다.
그리고 고주파 가변 감쇠기는 DC 전압인 제어전압(Vc)이 입력단자(P1) 및 출력단자(P2)로 출력되는 것을 방지하기 위하여 커패시터 C5 및 C6를 더 구비한다. 커패시터 C5는 감쇠부(200) 및 입력단 정합부(300) 사이의 연결노드 n3와 입력단자(P1) 사이에 위치하며, 커패시터 C6는 감쇠부(200) 및 출력단 정합부(400) 사이의 연결노드 n4와 출력단자(P2) 사이에 위치한다.
또한, 제어전압 공급부(100)는 제어전압 공급단자와 노드 n3 및 n4 사이에 각각 위치하여 입력된 고주파 신호가 제어전압 공급단자로 흐르는 것을 방지하기 위한 제1 및 제2 인덕터(L2, L8)와, 제어전압 공급단자에 접속되어 누설된 고주파 신호를 바이패스 시키기 위한 제1 및 제2 커패시터(C7, C14)를 구비한다.
감쇠부(200)는 노드 n3에 직렬 연결된 인덕터(L3) 및 핀 다이오드(D3)와, 노드 n3에 접속되어 인덕터(L3) 및 핀 다이오드(D3)와 병렬 연결된 커패시터(C9)와,노드 n3에 접속되어 커패시터(C9)와 병렬 연결된 인덕터(L4) 및 커패시터(C10)와, 노드 n4에 직렬 연결된 인덕터(L6) 및 핀 다이오드(D5)와, 노드 n4에 접속되어 인 덕터(L6) 및 핀 다이오드(D5)와 병렬 연결된 커패시터(C11)와 ,노드 n4에 접속되어 커패시터(C11)와 병렬 연결된 인덕터(L7) 및 커패시터(C12)와, 핀 다이오드 D3 및 D5 사이에 직렬로 배치되며, 시스템의 특성 임피던스(Z0)와 동일한 임피던스를 가지며, 선로의 길이가 λ/8인 제1 및 제2 전송선로(TL3, TL4)와, 제1 및 제2 전송선로의 연결노드에 접속되어 DC 복귀 선로 역할을 하는 인덕터(L5)를 구비한다.
입력단 정합부(300) 및 출력단 정합부(400)는 동일한 회로적 구현을 갖는데, 시스템의 특성 임피던스(Z0)와 같은 임피던스를 갖고 선로의 길이가 λ/4인 전송선로(TL2, TL5)와, 전송선로(TL2, TL5)의 타측단과 접지전압 사이에 위치하여 제어전압(Vc)에 따라 임피던스가 변화하는 핀 다이오드(D4, D6)와, 전송선로(TL2, TL5)의 타측단과 접지전압 사이에 직렬 배치된 저항(R2, R3)과 커패시터(C8, C13)를 구비한다. 그리고 입력단 정합부(300) 내 λ/4인 전송선로(TL2)는 노드 n3에 그 일측단이 접속되며, 출력단 정합부(400) 내 λ/4인 전송선로(TL5)는 노드 n4에 그 일측단이 접속된다.
참고적으로, 감쇠부 내 핀 다이오드와 병렬 연결되는 커패시터 C10과 C12는 DC 전압을 차단하기 위한 것이다.
한편, 감쇠부(200) 내 핀 다이오드 D3 및 D5를 직렬로 바로 연결하면 하나의 핀 다이오드를 통해 얻을 수 있는 감쇠량에 비해 6dB 증가된 감쇠량을 얻을 수 있지만, 예시한 바와 같이 전술한 고주파 가변 감쇠기는 핀 다이오드 D3 및 D5 사이에 1/8 파장 전송선로 TL3 및 TL4를 직렬로 더 구비하므로서 2배의 감쇠량을 얻는 다.
또한, 고주파 가변 감쇠기는 감쇠부(200) 내 핀 다이오드 D3 및 D5와 직렬로 연결된 인덕터 L3 및 L6와, 병렬로 연결된 커패시터 C9 및 C11는 병렬 공진 인덕터 L4 및 L7과 조합하여 각 핀 다이오드 D3 및 D5의 병렬 커패시턴스의 효과를 제거한다.
그러므로, 전술한 바와 같이 본 발명의 일 실시 예에 따른 고주파 가변 감쇠기는 감쇠부 내 핀 다이오드와 병렬 접속되는 공진 인덕터를 더 구비하므로서, 종래 역바이어스의 인가시 핀 다이오드가 갖는 병렬 커패시턴스의 효과에 의해 핀 다이오드의 임피던스가 감소하던 현상을 공진시켜 제거한다.
따라서, 고주파 가변 감쇠기의 감쇠량은 바이어스가 인가되거나, 역바이어스가 인가되는 모든 경우에 있어, 감쇠부 내 핀 다이오드가 갖는 저항값에 의해서만 감쇠량이 결정되며, 핀 다이오드 사이에 직렬로 연결된 전송선로로 인해 감쇠량이 증대된다.
다음에서는 고주파 가변 감쇠기의 동작을 구체적으로 살펴보도록 한다.
먼저, 제어전압 공급부(100)가 순방향 바이어스(forward bias)를 가하는 경우를 살펴보면, 입력된 제어전압(Vc)에 의한 제어전류는 감쇠부(200) 내 핀 다이오드 D3 및 D5에 공급되며, 이는 DC 복귀 선로 역할을 하는 인덕터(L5)를 거쳐 흐른다.
이때, 핀 다이오드 D3 및 D5의 임피던스가 수 Ω으로, 이상적으로는 0에 가까워진다. 즉, 감쇠부(200) 내 핀 다이오드 D3 및 D5의 인피던스가 0에 가까우므로 입력단자(P1)로 인가된 고주파 신호는 거의 감쇠되지 않고 출력단자(P2)로 출력된다.
또한, 입력단 정합부(300) 및 출력단 정합부(400) 내 핀 다이오드 D4 및 D6에도 제어전압 공급부(100)의 제어전류가 흘러 핀 다이오드 D4 및 D6의 임피던스가 수 Ω이 되므로, 이상적으로는 단락과 같다. 따라서, 핀 다이오드의 임피던스 및 병렬 연결된 저항은 R2(R4)>>D4(D6) 관계를 가지므로, 입력단 및 출력단 정합부(300, 400) 내 노드 n5 및 n6에서의 임피던스는 핀 다이오드의 임피던스에 의해 결정된다.
그리고 노드 n3 및 n4에서 입력단 및 출력단 정합부(300, 400)를 바라보면 임피던스는 λ/4 의 단락 스터브를 바라본 것과 같으므로 이상적으로 임피던스는 무한대가 된다.
그러므로, 순방향 바이어스가 가해진 경우, 본 발명의 일 실시예에 따른 고주파 가변 감쇠기는 양쪽에 1/4 파장의 단락 스터브가 분로(shunt)로 있고 중간에는 1/4 파장의 전송 선로가 있는 파이(π)형 구조가 된다.
따라서, 고주파 가변 감쇠기는 삽입 손실은 최소가 되며 입력단자 및 출력단자의 반사 손실은 1/4파장의 전송 선로의 길이에 따라 특정 주파수에 정합되는 특성을 가진다.
반면, 고주파 가변 감쇠기에 역방향 바이어스가 인가되거나, 바이어스가 가해지지 않은 경우 살펴보면, 감쇠부(100) 내 핀 다이오드 D3 및 D5의 임피던스는 수십 ㏀의 저항값을 가진다. 따라서, 입력단자(P1)로 인가된 고주파 신호는 많이 감쇠되어 출력단자(P2)로 출력된다.
입력단 및 출력단 정합부(300, 400) 내 저항 R2 및 R3은 각각 핀 다이오드 D4 및 D6와 병렬 연결되어 있는데, 이들 저항과 핀 다이오드의 임피던스는 R2(R3)<<D4(D6) 관계를 가지므로, 노드 n5 및 n6에서의 임피던스는 시스템의 특성 임피던스와 동일한 임피던스 값을 갖는 저항 R2 및 R3에 의해 결정된다.
따라서, 노드 n3 및 n4에서 입력단 및 출력단 정합부(300, 400)로 바라본 임피던스는 1/4 파장의 임피던스를 바라본 것과 같으므로, 이상적으로 Z0가 된다.
그러므로, 역방향 바이어스가 인가된 경우, 혹은 바이어스가 인가되지 않은 경우, 본 발명의 일 실시 예에 따른 고주파 가변 감쇠기는 양쪽에 임피던스 Z0를 갖는 저항이 분로로 있고, 이들 가운데에는 두개의 수십 ㏀의 저항이 1/4 파장의 전송선로로 연결되어 있는 파이형 구조가 된다.
따라서, 고주파 가변 감쇠기에 역방향 바이어스가 인가되거나, 바이어스가 인가되지 않는 경우에 삽입 손실은 최대가 되며, 입력단자 및 출력단자의 반사손실은 1/4 파장의 전송 선로의 길이에 따라 특정 주파수에 정합되는 특성을 갖는다.
한편, 다음에서는 전술한 바와 같은 고주파 가변 감쇠기의 특성을 시뮬레이션 파형도를 통해 살펴보도록 한다.
도 4는 도 3의 본 발명에 따른 고주파 가변 감쇠기의 감쇠 특성 및 반사손실 특성을 나타낸 시뮬레이션 결과도이다.
도면에 도시된 바와 같이, 입력단자(P1) 및 출력단자(P2)의 반사손실을 나타 내는 도면부호 a는 항상 20dB 이하를 유지하므로, 정합이 잘 이루어지는 것을 알 수 있다.
또한, 감쇠부(200) 내 병렬 공진 인덕터 L4 및 L7를 제거한 도면부호 b 경우에 따른 감쇠량은 최대 51dB이며, 병렬 공진 인덕터를 포함하는 도면부호 c 경우에 따른 감쇠량은 최대 71 dB이다. 따라서, 본 발명의 고주파 가변 감쇠기는 병렬 공진 인덕터의 구비를 통해 최대 20dB 감쇠량이 증대되는 것을 알 수 있다.
도 5는 도 3의 본 발명에 따른 고주파 가변 감쇠기를 실제 구현한 칩의 평면도이다.
도면에 도시된 바와 같이, 감쇠부 내 인덕터 L3 및 L6는 핀 다이오드 D3 및 D5를 연결하는 금 와이어 본딩(gold wire bonding)으로 구현된다.
한편, 감쇠부(200) 내 커패시터 C9는 핀 다이오드 D3가 놓인 전송선로 TL2과 전송선로 TL3 사이의 간격에서 발생하는 고주파 신호의 결합에 의한 커패시턴스를 의미하며, 커패시터 C11은 핀 다이오드 D5가 놓인 전송선로 TL5과 전송선로 TL4 사이의 간격에서 발생하는 고주파 신호의 결합에 의한 커패시턴스를 의미한다.
따라서, 커패시턴스는 전송선로 TL2및 TL1 사이의 간격, 전송선로 TL5 및 TL4 사이의 간격 조절을 통해 조절된다.
고주파 가변 감쇠기는 이와같이 조절된 커패시턴스 및 병렬 공진 인덕터의 조합을 통해 핀 다이오드의 병렬 커패시턴스의 효과를 제거하고 감쇠량을 증대 시킨다.
참고적으로, 병렬 공진 인덕터 L4 및 L7은 원형 맴돌이 인덕터 형태로 구현 하였으나, 이는 집중 소자 형태인 칩 인덕터도 사용할 수 있다.
또한, 핀 다이오드는 베어 칩을 사용하였으나, 이는 패키징된 칩을 사용할 수 있다. 커패시터는 사각형의 단일층(single layer) 커패시터을 사용하였으나, 다층(multi layer) 커패시터를 사용할 수도 있다.
한편, 본 발명의 일 실시예에 따른 고주파 가변 감쇠기는 입력단 및 출력단 정합부를 각각 구비하여 감쇠량에 관계 없이 항상 정합을 유지하며, 감쇠부 내 공진 인덕터의 삽입을 통해 감쇠 범위도 70dB 이상으로 증대시킨다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 입력단 및 출력단 정합부를 통해 감쇠량에 관계없이 항상 정합을 유지하며, 공진 인덕터의 삽입을 통해 70dB 이상으로 감쇠 범위를 증대시킨다.

Claims (10)

  1. 고주파 신호를 입력하기 위한 입력단자;
    고주파 신호를 출력하기 위한 출력단자;
    제어전압을 인가하기 위한 제어전압 공급수단;
    상기 제어전압에 응답하여 입력단의 임피던스를 정합시키기 위한 입력단 정합수단;
    상기 제어전압에 응답하여 출력단의 임피던스를 정합시키기 위한 출력단 정합수단; 및
    상기 입력단자로 인가된 고주파 신호를 상기 제어전압에 따라 조절된 감쇠량으로 감쇠시켜 상기 출력단자로 출력시키되, 병렬 커패시턴스의 효과를 공진시키기 위하여 상호 병렬 연결된 핀 다이오드와 공진 인덕터를 구비하는 감쇠수단
    을 구비하는 고주파 가변 감쇠기.
  2. 제1항에 있어서,
    DC 전압인 상기 제어전압이 상기 입력단자로 출력되는 것을 방지하기 위한 제1 커패시터를 상기 감쇠수단 및 상기 입력단 정합수단 사이의 제1 연결노드와 상기 입력단자 사이에 구비하며,
    상기 제어전압이 상기 입력단자로 출력되는 것을 방지하기 위한 제2 캐패시터를 상기 감쇠수단 및 상기 출력단 정합수단 사이의 제2 연결노드 와 상기 출력단자 사이에 구비하는
    것을 특징으로 하는 고주파 가변 감쇠기.
  3. 제2항에 있어서,
    상기 제어전압 공급수단은,
    제어전압 공급단자와 제1 및 제2 연결노드 사이에 각각 위치하여 입력된 고주파 신호가 상기 제어전압 공급단자로 흐르는 것을 방지하기 위한 제1 및 제2 인덕터와,
    상기 제어전압 공급단자에 접속되어 누설된 고주파 신호를 바이패스 시키기 위한 제3 및 제4 커패시터
    를 구비하는 것을 특징으로 하는 고주파 가변 감쇠기.
  4. 제3항에 있어서,
    상기 감쇠수단은,
    상기 제1 연결노드 및 제3 연결노드 사이에 직렬 연결된 제3 인덕터 및 제1 핀 다이오드와,
    상기 제1 연결노드 및 상기 제3 연결노드 사이에 연결된 제5 커패시터와,
    상기 제1 연결노드 및 상기 제3 연결노드 사이에 직렬로 연결된 제4 인덕터 및 제6 커패시터와,
    상기 제2 연결노드 및 제4 연결노드 사이에 직렬 연결된 제5 인덕터 및 제2 핀 다이오드와,
    상기 제2 연결노드 및 상기 제4 연결노드 사이에 연결된 제7 커패시터와,
    상기 제2 연결노드 및 상기 제4 연결노드 사이에 직렬로 연결된 제6 인덕터 및 제8 커패시터와,
    상기 제3 및 제4 연결노드는 하나의 노드로서, 이에 접속된 제 7 인덕터
    를 구비하는 것을 특징으로 하는 고주파 가변 감쇠기.
  5. 제3항에 있어서,
    상기 감쇠수단은,
    상기 제1 연결노드 및 제3 연결노드 사이에 직렬 연결된 제3 인덕터 및 제1 핀 다이오드와,
    상기 제1 연결노드 및 상기 제3 연결노드 사이에 연결된 제5 커패시터와,
    상기 제1 연결노드 및 상기 제3 연결노드 사이에 직렬로 연결된 제4 인덕터 및 제6 커패시터와,
    상기 제2 연결노드 및 제4 연결노드 사이에 직렬 연결된 제5 인덕터 및 제2 핀 다이오드와,
    상기 제2 연결노드 및 상기 제4 연결노드 사이에 연결된 제7 커패시터와,
    상기 제2 연결노드 및 상기 제4 연결노드 사이에 직렬로 연결된 제6 인덕터 및 제8 커패시터와,
    상기 제3 및 제4 연결노드 사이에 직렬로 배치되되, 시스템의 특성 임피던스와 동일한 임피던스를 가지며, 선로의 길이가 λ/8인 제1 및 제2 전송선로와,
    상기 제1 및 제2 전송선로의 연결노드에 접속된 제7 인덕터
    를 구비하는 특징으로 하는 고주파 가변 감쇠기.
  6. 제5항에 있어서,
    상기 입력단 정합수단은,
    상기 제1 및 제5 연결노드 사이에 배치되되, 상기 시스템의 특성 임피던스와 같은 임피던스를 갖고 선로의 길이가 λ/4인 제3 전송선로와,
    상기 제5 연결노드에 접속되며 상기 제어전압에 따라 임피던스가 변화하는 제3 핀 다이오드와,
    상기 제5 연결노드에 직렬 접속된 제1 저항 및 제9 커패시터
    를 구비하는 것을 특징으로 하는 고주파 가변 감쇠기.
  7. 제6항에 있어서,
    상기 출력단 정합수단은,
    상기 제2 및 제6 연결노드 사이에 배치되되, 상기 시스템의 특성 임피던스와 같은 임피던스를 갖고 선로의 길이가 λ/4인 제4 전송선로와,
    상기 제6 연결노드에 접속되며 상기 제어전압에 따라 임피던스가 변화하는 제4 핀 다이오드와,
    상기 제6 연결노드에 직렬 접속된 제2 저항 및 제10 커패시터
    를 구비하는 것을 특징으로 하는 고주파 가변 감쇠기.
  8. 제7항에 있어서,
    상기 감쇠수단 내 상기 제5 커패시터는 상기 제1 핀 다이오드가 놓인 상기 제1 및 제3 전송선로 사이의 간격에서 발생하는 고주파 신호의 결합에 의한 커패시턴스이며,
    상기 감쇠수단 내 상기 제7 커패시터는 상기 제2 핀 다이오드가 놓인 상기 제2 및 제4 전송선로 사이의 간격에서 발생하는 고주파 신호의 결합에 의한 커패시턴스인 것
    을 특징으로 하는 고주파 가변 감쇠기.
  9. 제8항에 있어서,
    상기 감쇠수단 내 상기 제3 및 제5 인덕터는 상기 제1 및 제2 핀 다이오드를 연결하는 금 와이어 본딩으로 구현되는 것을 특징으로 하는 고주파 가변 감쇠기.
  10. 제9항에 있어서,
    상기 상기 제4 및 제6 인덕터는 원형 맴돌이 인덕터, 또는 집중소자 형태의 칩 인덕터로 구현되는 것을 특징으로 하는 고주파 가변 감쇠기.
KR1020040091880A 2004-11-11 2004-11-11 고주파 가변 감쇠기 KR100653186B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040091880A KR100653186B1 (ko) 2004-11-11 2004-11-11 고주파 가변 감쇠기
US11/154,040 US7274272B2 (en) 2004-11-11 2005-06-15 Microwave variable attenuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040091880A KR100653186B1 (ko) 2004-11-11 2004-11-11 고주파 가변 감쇠기

Publications (2)

Publication Number Publication Date
KR20060044082A KR20060044082A (ko) 2006-05-16
KR100653186B1 true KR100653186B1 (ko) 2006-12-04

Family

ID=36315747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091880A KR100653186B1 (ko) 2004-11-11 2004-11-11 고주파 가변 감쇠기

Country Status (2)

Country Link
US (1) US7274272B2 (ko)
KR (1) KR100653186B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0001866D0 (sv) * 2000-05-18 2000-05-18 Astrazeneca Ab A new process
US7449976B1 (en) 2007-03-15 2008-11-11 Northrop Grumman Systems Corporation Power efficient PIN attenuator drive circuit
US7786822B2 (en) * 2008-05-27 2010-08-31 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Four-state digital attenuator having two-bit control interface
US7965152B2 (en) * 2008-12-02 2011-06-21 Microchip Technology Incorporated Attenuator with a control circuit
US8264272B2 (en) * 2009-04-22 2012-09-11 Microchip Technology Incorporated Digital control interface in heterogeneous multi-chip module
RU2556427C1 (ru) * 2014-03-24 2015-07-10 Открытое акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (ОАО "НПП "Исток им. Шокина") Аттенюатор свч
KR102035794B1 (ko) * 2018-11-28 2019-10-23 주식회사 케이엠더블유 바이패스 기능이 적용된 핀 다이오드 스위치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163786A (ja) 1996-11-29 1998-06-19 Toshiba Lighting & Technol Corp アッテネータ
KR20010026551A (ko) 1999-09-07 2001-04-06 박종섭 소형 가변감쇠기
JP2002171149A (ja) * 2000-11-30 2002-06-14 Harison Toshiba Lighting Corp 可変アッテネータ
KR20020082935A (ko) 2001-04-24 2002-11-01 엘지전자 주식회사 가변형 감쇠기 회로
KR20030004873A (ko) 2001-07-07 2003-01-15 주식회사 팬택앤큐리텔 소형 가변 감쇠기
JP2004166141A (ja) * 2002-11-15 2004-06-10 Nec Corp 可変減衰器

Also Published As

Publication number Publication date
KR20060044082A (ko) 2006-05-16
US7274272B2 (en) 2007-09-25
US20060097821A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
US6625470B1 (en) Transmitter
US5105172A (en) Monolithically realizable radio frequency bias choke
US9543630B2 (en) Electronic device
US8847705B2 (en) Common mode filter
EP1783853A1 (en) Antenna switch module
JPH0590868A (ja) 制御可能な減衰器
US7855614B2 (en) Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss
KR100653186B1 (ko) 고주파 가변 감쇠기
US6448866B1 (en) Microwave semiconductor variable attenuation circuit
US6768383B2 (en) High-frequency amplifier
US11456517B2 (en) Directional coupler
US10438732B2 (en) Monolithic wideband trifilar transformer
CN111355469A (zh) 一种产生额外传输零点的滤波电路及滤波器
JP3134031B2 (ja) アッテネータ
US6864758B2 (en) Apparatus and resonant circuit employing a varactor diode in parallel with a transmission line and method thereof
KR20150057673A (ko) 격리 특성이 높은 방향성 결합기
GB2237698A (en) Noncommensurate line length rf modulator
US8089006B2 (en) High performance resonant element
JP2007318264A (ja) リミッタ回路
CN110545080A (zh) 一种基于微带的微波宽带功率均衡器
US20220399870A1 (en) Systems and methods for frequency equalization and temperature compensation in radio frequency devices
KR100225472B1 (ko) Vhf 및 uhf 대역용 소형 가변 감쇄기
JP2003018040A (ja) 高周波回路及びその高周波回路部品
US8508317B2 (en) Broadband coupling filter
CN110581693A (zh) 一种超宽带功率放大器偏置电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140916

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee