KR101735957B1 - 차동 전송 라인에 기초한 공통-모드 억제기 - Google Patents

차동 전송 라인에 기초한 공통-모드 억제기 Download PDF

Info

Publication number
KR101735957B1
KR101735957B1 KR1020150153100A KR20150153100A KR101735957B1 KR 101735957 B1 KR101735957 B1 KR 101735957B1 KR 1020150153100 A KR1020150153100 A KR 1020150153100A KR 20150153100 A KR20150153100 A KR 20150153100A KR 101735957 B1 KR101735957 B1 KR 101735957B1
Authority
KR
South Korea
Prior art keywords
differential
conductive wire
common
transmission line
esd device
Prior art date
Application number
KR1020150153100A
Other languages
English (en)
Other versions
KR20160052417A (ko
Inventor
프란체스카 아르시오니
가브리엘 베티네슈이
알렉산더 글라스
요세프-폴 스카페르
후베르트 베르스만
마시에즈 보즈노브스키
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20160052417A publication Critical patent/KR20160052417A/ko
Application granted granted Critical
Publication of KR101735957B1 publication Critical patent/KR101735957B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Filters And Equalizers (AREA)

Abstract

고주파 차동 데이터 전송 시스템에서 공통-모드 노이즈를 제거하는 공통-모드 억제기와 연관된 방법은 소스와 로드 사이에 데이터를 전송하도록 구성된 긴 코일형 차동 전송 라인을 포함한다. 차동 전송라인은 서로 유도성 결합 및 용량성 결합되고 서로에 대해 횡적으로 또는 수직으로 정렬된 제 1 전도성 와이어와 제 2 전도성 와이어를 포함한다. 또한, 차동 전송 라인은 차동 회로에 매칭되고 공통-모드 노이즈에는 매칭되지 않는다.

Description

차동 전송 라인에 기초한 공통-모드 억제기{COMMON-MODE SUPPRESSOR BASED ON DIFFERENTIAL TRANSMISSION LINE}
본 출원은 차동 데이터 전송 시스템에 관한 것으로, 보다 상세히 그와 연관된 공통-모드 억제기와 공통-모드 노이즈 억제를 위한 방법에 관한 것이다.
최근 몇 년간 고주파 신호의 전송과 함께 전자 디바이스의 다양화에 대한 요구가 증가하고 있다. 차동 전송/시그널링은 많은 고주파 디바이스를 위해 선호되는 방법이다. 차동 시그널링은, 예를 들어, 차동 쌍(a differential pair)으로 칭해지는 짝지워진 두 개의 와이어 상으로 송신된 두 개의 상보 신호(complementary signals)로 정보를 전자적으로 전송하는 방법이다. 차동 시그널링은 또한 소정의 공급 전압에 대해 스윙하는 신호를 두 번 제공함으로써 노이즈에 대한 우수한 면역력을 제공하기 때문에 저전력 RF 접속부를 위해 우선적으로 선택된다. 차동 전송이 고주파 신호의 전송을 위해 사용되는 경우에, 외부 전자 디바이스에 영향을 미치는 전자기 간섭이 감소될 수 있다. 아울러, 차동 전송은 외부 전자 디바이스로부터의 전자기 간섭의 영향을 감소시킬 수 있다. 그러나, 차동 데이터 전송 라인/버스의 신호 무결성(signal integrity)은 공통-모드 노이즈에 의해 손상될 수 있다. 공통-모드 노이즈는 시스템 자체에 의해 생성되거나 연결된 방사선에 의해 생성될 수 있다.
하기의 개시는 첨부된 도면을 참조하여 특정 예시적인 실시예에 의하여 더욱 설명되고 기술될 것이다.
도 1은 공통-모드 억제기를 갖는 전형적인 차동 데이터 전송 시스템의 개략적인 도면을 도시한다.
도 2는 공통-모드 억제기와 ESD 보호 회로를 갖는 차동 데이터 전송 시스템의 개략적인 도면을 도시한다.
도 3은 본 개시의 일 실시예에 따른 긴 코일형 차동 전송 라인을 포함한 공통-모드 억제기의 개략적인 도면을 도시한다.
도 4(a)는 본 개시의 일 실시예에 따른 긴 코일형 차동 전송 라인을 포함한 공통-모드 억제기의 배치를 도시한다.
도 4(b)는 도 4(a)의 차동 전송 라인의 분해 조립도를 도시한다.
도 5(a) 및 5(b)는 반도체 기판 상의 공통-모드 억제기의 개략적인 도면을 도시한다.
도 6(a) 내지 6(d)는 본 개시의 일 실시예에 따른 공통-모드 억제기의 차동 모드와 공통-모드에 대한 시뮬레이션 결과를 도시한다.
도 7(a)는 본 개시의 일 실시예에 따른 ESD 보호 회로를 갖는 공통-모드 억제기의 개략적인 도면을 도시한다.
도 7(b)는 본 개시의 일 실시예에 따른 ESD 보호 회로를 갖는 공통-모드 억제기의 배치를 도시한다.
도 8(a) 내지 8(c)는 본 개시의 일 실시예에 따른 ESD 보호 회로를 갖는 공통-모드 억제기의 차동 모드에 대한 시뮬레이션 결과를 도시한다.
도 8(d) 내지 8(f)는 본 개시의 일 실시예에 따른 ESD 보호 회로를 갖는 공통-모드 억제기의 공통-모드에 대한 시뮬레이션 결과를 도시한다.
도 9(a) 및 도 9(b)는 본 개시의 일 실시예에 따른 5 GB/s 신호 및 10 GB/s 신호에 대한 시간 차원의 분석을 도시한다.
도 10은 본 개시의 일 실시예에 따른 차동 데이터 전송 시스템 내의 공통-모드 노이즈의 억제 방법을 도시하는 흐름도이다.
도 11은 본 개시의 일 실시예에 따른 공통-모드 노이즈 억제를 달성하기 위한 차동 전송 라인을 포함하는 공통-모드 억제기를 튜닝하는 방법을 도시하는 흐름도이다.
본 개시가 첨부된 도면을 참조하여 설명될 것이며, 도면에서 동일한 참조 번호는 동일한 구성요소를 나타내기 위하여 사용되며, 도시된 구조 및 디바이스는 실제 크기에 비례하여 도시될 필요는 없다.
본 개시는 차동 데이터 전송 시스템에서 공통 모드 노이즈의 억제를 위한 장치 및 방법에 관한 것이다. 차동 데이터 전송 시스템은 정보가 차동 쌍으로 칭해지는 짝지워진 두 개의 와이어 상으로 송신되는 두 개의 상보 신호로 전자적으로 전송되는 차동 시그널링을 채택한다. 유용한 정보를 전송하는 차동 신호 외에, 차동 쌍은 공통-모드 노이즈를 겪는다. 공통-모드 노이즈는 동일한 방향의 와이어 모두에 적용되며, 정보를 전송하지 않는 원치않는 신호이다. 공통-모드 노이즈는 차동 전송을 사용하는 통신 시스템에서 무선 주파수 간섭(radio frequency interference:RFI)을 생성하는데 중요한 역할을 하므로, 공통-모드 노이즈를 제거하는 것은 중요하다. 또한, 차동 데이터 전송 시스템은 또한 회피될 필요가 있는 ESD(electrostatic discharge) 스트라이크를 겪게 된다.
본 개시의 일 실시예에서, 차동 데이터 전송 시스템은 데이터를 포함하는 차동 신호를 전송하도록 구성된 소스와 차동 신호를 수신하도록 구성된 로드를 포함한다. 시스템은 또한 소스로부터 로드로 차동 신호를 전송하도록 구성된 긴 코일형(coiled) 차동 전송 라인을 포함하는 공통-모드 억제 신호를 포함한다.
본 개시의 다른 실시예에서, 고주파 차동 데이터 전송 시스템 내에서 공통-모드 노이즈를 제거하는 공통-모드 억제기는 소스와 로드 사이에 데이터를 전송하도록 구성된 긴 차동 전송 라인을 포함한다. 차동 전송 라인은 차동 신호에 매칭되며 공통-모드 노이즈에는 매칭되지 않는다. 아울러, 차동 전송 라인은 코일형이다. 차동 전송 라인은 낮은 신호 반사, 즉, 그 입력 및 출력에서 낮은 반환 손실(return loss)을 나타내는 경우에 매칭된다. 양호한 매칭은 일반적으로 최소 -20 dB 에서 -30 dB의 반환 손실을 의미한다.
본 개시의 다른 실시예에서, 차동 데이터 전송 시스템에서 공통-모드 노이즈를 억제하는 방법이 개시된다. 방법은 차동 데이터 전송 시스템 내의 공통 모드 억제기와 함께 동작하고, 공통 모드 억제기는 소스로부터 로드로 신호를 전송하도록 구성된 긴 코일형 차동 전송 라인을 포함한다. 차동 전송 라인은 서로 연결되고 횡적으로 정렬되거나 수직으로 정렬된 제 1 전도성 와이어와 제 2 전도성 와이어를 더 포함한다. 방법은 차동 신호를 위한 공통-모드 억제기의 차동 전송 라인을 매칭하는 단계를 포함하고, 차동 신호를 위한 차동 전송 라인을 매칭하는 단계는 로드 및 소스 임피던스를 매칭하기 위하여 차동 전송 라인의 차동 임피던스를 튜닝하는(tuning) 단계를 포함한다. 방법은 또한 공통-모드 노이즈를 위한 공통-모드 억제기의 차동 전송 라인을 미스매칭하는(mismatching) 단계를 포함하고, 공통-모드 노이즈를 위한 차동 전송 라인을 미스매칭하는 단계는 공통-모드 신호를 위한 차동 전송 라인의 인덕턴스를 증가시키는 단계를 포함한다.
차동 데이터 전송 시스템에서 공통-모드 노이즈의 제거는 공통-모드 억제기를 통해 달성되며, 공통-모드 억제기는 차동 모드 신호에 대해 낮은 임피던스를 제공하고 공통-모드 노이즈에 대해 높은 임피던스를 제공하도록 구성된 디바이스이다. 종래의 시스템에서, 공통-모드 억제기는 공통-모드 초크 컨셉(choke concept)에 기초하여 구성된다. 공통-모드 초크는 차동 모드 신호에 대해 낮은 인덕턴스를 제공하고 공통-모드 신호에 대해 높은 임피던스를 제공하는 한쌍의 연결된 인덕터로 구성된다. 공통-모드 초크의 핵심 요소는 두 개의 인덕터 사이의 자기 결합이다. 자기 결합이 높을 수록 공통-모드 제거와 차동 모드에 대한 임피던스 매칭이 좋아진다.
일 구현예에서, 공통-모드 초크는 자기 코어(a magnetic core)를 포함하며, 자기 코어는 동일한 회전수로 그에 감겨진 두 개의 전도 와이어를 갖는다. 차동 모드 신호의 경우에, 두 개의 전도 와이어를 통해 흐르는 전류는 서로 반대 위상으로 오프셋되고, 따라서 자기 플럭스(magnetic flux)를 생성하지 않으며, 두 개의 전도 와이어의 임피던스는 낮게 유지될 수 있다. 따라서, 차동 신호는 쉽게 통과될 수 있다. 공통 모드 신호의 경우에, 두 개의 전도 와이어를 통해 흐르는 전류는 동일한 위상을 갖고, 따라서 자기 바디(magnetic body)에 자기 플럭스를 생성하며, 두 개의 전도 와이어의 임피던스는 높아져 공통-모드 신호가 통과하는 것이 어려워진다. 따라서, 공통-모드 신호는 감쇄된다. 그러나, 공통-모드 초크는 부피가 너무 커서 고주파 애플리케이션에 부적합한 강자성 특성(ferromagnetic characteristics)을 갖는 재료(예를 들어, 자기 몰드, 페라이트 코어)의 사용을 필요로 한다. 아울러, 일부 공통-모드 초크 토폴로지는 시간 차원의 성능을 해치는 높은 분산(비일정한 그룹 딜레이)을 나타내어, USB, HDMI 등과 같은 고속 인터페이스 애플리케이션에 부적합하다. 더욱이, 종래의 시스템에서, ESD 보호는 민감한 시스템에 대해 너무 높은 클램핑 전압을 갖는 배리스터(varistors) 또는 스파크-갭(spark-gaps)과 같은 비 실리콘 방식에 기초한다.
고주파 애플리케이션에 적합한 공통-모드 억제기를 제공하기 위하여, 긴 코일형 전송 라인을 포함한 공통-모드 억제기가 본 개시에 소개된다. 일부 구현예에서, 이러한 긴 코일형 전송 라인은 종래의 차동 데이터 전송 시스템에서 사용된 공통-모드 초크를 대체한다. 본 개시에서, 연결된 인덕터를 갖는 공통-모드 초크를 포함하는 집중 시스템(lumped system)은 긴 코일형 전송 라인을 포함한 분산 시스템에 의해 대체된다. 집중 소자 모델은 Lc << λ인 경우에만 유효하며, 여기서 Lc는 회로의 물리적 길이를 나타내고, λ는 회로의 동작 파장을 나타낸다. 고주파수에서, 회로를 통과하는 신호의 파장은 회로 소자의 물리적 치수와 비슷하게(comparable) 되어 집중 모델을 부정확하게 만든다. 따라서, 전송 라인이 본 개시에서 연결된 인덕터를 대체하여, 고주파 애플리케이션에 적합한 공통-모드 억제기를 구성한다. 적용가능해진 분산 모델에 대해서, 전송 라인의 길이는 적어도 차동 신호의 사전 결정된 주파수 범위에 대해 회로를 통해 전송되는 신호의 파장(λ)의 십 분의 일보다 길어야만 한다. 사전 결정된 주파수 범위는 회로를 통과하는 신호의 파장이 회로 소자의 물리적인 치수와 비슷해지는 주파수를 포함한다. 일 예시에서, 차동 전송 라인의 길이는 대략 2.5 GHz에서 λ/10에 대응하는 7 mm이다. 이러한 주파수 이하에서, 집중 소자 설명이 충분하며, 차동 전송 라인은 한쌍의 단순한 연결된 인덕터로서 취급될 수 있다. 그러나, 억제기는 7 mm의 물리적 길이가 0.4λ(>λ/10)에 대응하는 10 GHz 보다 높은 주파수에서 동작하게 된다. 따라서, 2.5 GHz 이상의 주파수 범위에서 억제기를 정확히 모델링하기 위해서 분산 소자 설명과 전송 라인 이론을 사용한다. 따라서, 본 예시에서, 사전 결정된 주파수 범위 2.5 GHz 내지 10 GHz에 대해, 7 mm의 차동 전송 라인은 공통-모드 억제기를 정확하게 모델링할 수 있다. 아울러, 본 실시예에서, 공통-모드 초크를 긴 코일형 전송 라인으로 대체하는 것은 강자성 재료의 사용을 제거한다.
도 1은 소스 회로(101), 로드 회로(103) 및 소스 회로(101)와 로드 회로(103) 사이에 접속된 공통-모드 억제기(102)를 포함하는 차동 데이터 전송 시스템(100)을 도시한다. 소스 회로(101)는 두 개의 연결된 와이어를 사용하여 차동적으로 정보를 송신하도록 구성되고, 로드 회로(103)는 소스 회로(101)에 의해 송신된 차동 회로를 수신하도록 구성된다. 일 실시예에서, 공통-모드 억제기(102)는 긴 코일형 전송 라인을 포함한다. 공통-모드 억제기(102)는 차동 전송 라인 상의 공통-모드 노이즈를 억제하도록 구성된다. 차동 데이터 전송 시스템(100)은 HDMI, USB 등과 같은 임의의 고속 데이터 통신 시스템의 일부일 수 있다.
공통-모드 노이즈 이외에, 차동 데이터 전송 시스템은 ESD 스트라이크를 겪게된다. 도 2는 ESD 보호 회로를 포함하는 차동 데이터 전송 시스템(200)을 도시한다. 시스템(200)은 소스 회로(201), 로드 회로(204) 및 공통-모드 억제기(203)를 포함한다. 또한, 시스템(200)은 공통-모드 억제기(203)의 입력 핀에 접속된 ESD 보호 회로(202)를 포함하고, ESD 보호 회로(202)는 ESD 스트라이크로부터 차동 데이터 전송 시스템(200)을 보호하도록 구성된다.
도 3은 공통-모드 억제기(300)가 긴 코일형 차동 전송 라인을 포함하는 특정 실시예를 도시한다. 차동 전송 라인은 서로 유도성 결합 및 용량성 결합되고, 서로에 대해 수직으로 정렬되는 제 1 전도성 와이어(301) 및 제 2 전도성 와이어(302)를 포함한다. 라인은 원하는 차동 임피던스(Z0diff =
Figure 112015106326682-pat00001
)를 얻기 위해 의도적으로 유도성 결합 및 용량성 결합된다. 결합은 전송 라인의 배치를 그들 간의 캐패시턴스(C)와 인덕턴스(L)가 원하는 임피던스(Z0diff =
Figure 112015106326682-pat00002
)를 제공하도록 조정함으로써 달성된다. 다른 실시예에서, 제 1 전도성 와이어(301)와 제 2 전도성 와이어(302)는 서로에 대해 횡적으로 정렬될 수 있다. 또한, 차동 전송 라인은 제 1 전도성 와이어(301)와 제 2 전도성 와이어(302)의 입력 측에 각각 제 1 입력 핀(303)과 제 2 입력 핀(304)을 포함한다. 일부 실시예에서, 입력 핀(303 및 304)은 ESD 보호 회로에 접속되고, 다른 실시예에서 입력 핀(303 및 304)은 소스 회로에 직접 접속된다. 아울러, 차동 전송 라인은 제 1 전도성 와이어(301)와 제 2 전도성 와이어(302)의 출력 측에 각각 제 1 출력 핀(305)과 제 2 출력 핀(306)을 포함한다. 출력 핀(305 및 306)은 로드 회로에 접속된다.
일 실시예에서, 도 4(a)는 서로 유도성 결합되고 서로에 대해 횡적으로 정렬된 제 1 전도성 와이어(401)와 제 2 전도성 와이어(402)를 포함하는 공통-모드 억제기(400)의 배치를 도시한다. 또한, 제 1 전도성 와이어(401)는 제 1 입력 핀(403)과 제 1 출력 핀(405)를 포함하고, 제 2 전도성 와이어(402)는 제 2 입력 핀(404)과 제 2 출력 핀(406)를 포함한다. 공통-모드 억제기(400)는 차동 모드 신호에 대해 낮은 임피던스를 제공하고, 공통-모드 노이즈에 대해 높은 임피던스를 제공하도록 구성된다. 특히 본 실시예에서, 공통-모드 억제기(400)는 제 1 전도성 와이어(401)와 제 2 전도성 와이어(402)가 차동 신호에 대해 매칭되고 공통-모드 신호에 대해서는 미스매칭되는 방식으로 구성된다. 차동 모드에서 임피던스 매칭을 제공하기 위해서, 차동 전송 라인의 차동 임피던스는 로드 및 소스 임피던스가 매칭되도록 튜닝되어 차동 신호는 임피던스 불연속(impedance discontinuity)을 겪지 않는다. 디바이스의 입출력에서의 신호는 신호가 전송된 전송 라인의 임피던스와 동일한 임피던스, 즉, 임피던스 불연속을 겪지 않아야 한다. 로드 및 소스 임피던스는 일반적으로 동일하여, 시스템 임피던스로 칭해질 수 있다. 일 실시예에서, 차동 임피던스는 100 옴(ohms)과 동일하게 튜닝되고, 다른 실시예에서는 상이할 수 있으며 로드 및 소스 임피던스(즉, 시스템 임피던스)의 함수이다. 일 실시예에서, 차동 임피던스를 튜닝하는 것은 제 1 전도성 와이어(401)와 제 2 전도성 와이어(402)의 단면을 변화시키고/변화시키거나 제 1 전도성 와이어(401)와 제 2 전도성 와이어(402) 사이의 간격을 변화시킴으로써 달성된다.
일단 차동 매칭이 달성되면, 전송 라인은 공통-모드 노이드에 대해 미스매칭된다. 공통-모드에서 차동 전송 라인을 미스매칭하는 것은 공통-모드 신호를 위해 차동 전송 라인의 임피던스를 증가시킴으로써 달성된다. 특히 본 실시예에서, 차동 전송 라인의 인덕턴스는 공통-모드 신호에 대한 임피던스를 증가시키도록 증가된다. 공통-모드 신호에 대한 차동 전송 라인의 인덕턴스를 증가시키는 것은 제 1 전도성 와이어(401)와 제 2 전도성 와이어(402)를 포함하는 차동 전송 라인의 길이를 증가시키는 것을 포함한다. 그러나, 단순히 차동 전송 라인의 길이를 증가시키는 것은 또한 원치 않는 차동 신호의 저항을 증가시킨다. 저항을 심각하게 증가시키지 않으면서 차동 전송 라인의 인덕턴스를 증가시키기 위해서, 차동 전송라인은 감겨져서(coiled) 복수의 권선(windings)을 갖는 코일형 차동 전송라인을 형성한다. 전송 라인을 감는 것은 전체 인덕턴스를 증가시키고, 따라서 전송 라인은 공통-모드 신호에 대한 커다란 인덕터로서 동작한다. 인덕턴스는 코일 내의 권선의 수가 증가할수록 증가한다.
도 4(b)는 긴 코일형 차동 전송 라인을 포함하는 도 4(a)의 공통-모드 억제기의 분해 조립도를 도시한다. 차동 전송 라인을 감는 것은 차동 전송 라인의 다른 부분들 사이의 결합이 무시해도 될 정도인 한 차동 신호에 영향을 미치지 않는다. 반면에 공통-모드 노이즈에 대해 높은 임피던스를 제공하기 위해, 코일 내의 이웃하는 권선 간의 겹합은 매우 높아야 한다. 예를 들어, 도 4(a)의 전도성 와이어(401 및 402)는 하나의 권선을 형성한다. 도 4(b)는 도 4(a)의 공통-모드 억제기(400)의 두 개의 이웃하는 권선, 즉 권선 1 및 권선 2를 도시한다. 간격(409)은 권선 1과 권선 2 사이의 간격을 나타낸다. 권선 1은 공통-모드 억제기(400)의 제 1 전도성 와이어(401)의 제 1 부분(401a)와 제 2 전도성 와이어(402)의 제 1 부분(402a)을 포함한다. 유사하게, 권선 2는 공통-모드 억제기(400)의 제 1 전도성 와이어(401)의 제 2 부분(401b)와 제 2 전도성 와이어(402)의 제 2 부분(402b)을 포함한다. 차동 신호에 영향을 미치지 않으면서 공통-모드 신호에 대해 높은 임피던스를 제공하기 위해서, 일 실시예에서, 권선 1 및 2 사이의 간격(409)은 각각 권선 1 및 권선 2의 두 개의 전도성 와이어 사이의 간격(407 및 408)보다 상대적으로 더 크다. 권선(409) 사이의 간격을 줄임으로써, 공통-모드 임피던스가 증가되고 구조를 작게 형성할 수 있지만(긍정적 효과), 코일형 차동 라인 사이의 결합을 증가시킨다(부정적 효과). 차동 모드 내의 전자기장(electromagnetic (EM) field)은 권선의 두 개의 전도체 사이에 한정된다. 407이 409보다 작으면, 차동 모드에서 권선 사이의 원하는 EM 상호작용이 발생하지 않을 것이다. 반면에, 409가 너무 커지면, 원치 않게 공통-모드 임피던스가 줄어들고 구조체의 크기가 증가한다. 예를 들어, EM 시뮬레이터를 사용하여 배치를 최적화함으로써 찾을 수 있는 407 및 409 간의 트레이드 오프가 존재한다.
도 5(a) 및 5(b)는 반도체 기판 상의 긴 코일형 차동 전송라인을 포함하는 공통-모드 억제기(500)를 도시한다. 도 5(a)는 도 3과 유사하게 공통-모드 억제기(500)가 서로 유도성 결합 및 용량성 결합되고, 서로 수직으로 정렬된 제 1 전도성 와이어(502)와 제 2 전도성 와이어(504)를 포함하는 제 1 실시예를 도시한다. 502a와 502b는 제 1 전도성 와이어(502)의 두 개의 상이한 부분이고, 504a와 504b는 제 2 전도성 와이어(504)의 두 개의 상이한 부분이다. 또한, 도 5(a)는 두 개의 이웃하는 권선, 즉 권선 1 및 권선 2를 도시하며, 권선 1은 제 1 전도성 와이어(502)의 제 1 부분(502a)과 제 2 전도성 와이어(504)의 제 1 부분(504a)을 포함하고, 권선 2는 제 1 전도성 와이어(502)의 제 2 부분(502b)과 제 2 전도성 와이어(504)의 제 2 부분(504b)을 포함한다. 제 1 전도성 와이어(502)는 유전층 3에 형성되고, 제 2 전도성 와이어(504)는 유전층 2에 형성된다. 차동 신호에 영향을 미치지 않으면서 원하는 공통-모드 제거를 달성하기 위해서, 인접한 권선 사이의 간격(506)은 제 1 전도성 와이어(502)와 제 2 전도성 와이어(504) 사이의 간격(508)보다 상대적으로 크다.
도 5(b)는 공통-모드 억제기(500)가 도 4(a)과 유사하게 서로 유도성 결합 및 용량성 결합되고 서로 횡적으로 정렬된 제 1 전도성 와이어(522)와 제 2 전도성 와이어(524)를 포함하는 다른 실시예를 도시한다. 522a와 522b는 제 1 전도성 와이어(522)의 두 개의 상이한 부분이고, 524a와 524b는 제 2 전도성 와이어(524)의 두 개의 상이한 부분이다. 또한, 도 5(b)는 두 개의 이웃하는 권선, 즉 권선 1 및 권선 2를 도시하며, 권선 1은 제 1 전도성 와이어(522)의 제 1 부분(522a)과 제 2 전도성 와이어(524)의 제 1 부분(524a)을 포함하고, 권선 2는 제 1 전도성 와이어(522)의 제 2 부분(522b)과 제 2 전도성 와이어(524)의 제 2 부분(524b)을 포함한다. 제 1 전도성 와이어(522)와 제 2 전도성 와이어(524)는 동일한 유전층 2에 형성된다. 차동 신호에 영향을 미치지 않으면서 원하는 공통-모드 제거를 달성하기 위해서, 인접한 권선 사이의 간격(526)은 제 1 전도성 와이어(522)와 제 2 전도성 와이어(524) 사이의 간격(528)보다 상대적으로 크다.
도 6(a) 내지 6(d)는 100 옴의 시스템 임피던스를 매칭하도록 설계된 차동 전송 라인의 차동 임피던스를 갖는 공통-모드 억제기의 차동 모드 및 공통 모드에 대한 시뮬레이션 결과를 도시한다. 각각의 도표는 0-25 GHz의 주파수 범위 내의 S-파라미터 계수의 변화를 도시한다. 스캐터링 파라미터(scattering parameters)와 S-파라미터는 전자 신호에 의해 다양한 정상 상태 자극(steady state stimuli)을 겪는 선형적 전자 네트워크의 전자적 작용을 설명한다. 특히, S-파라미터는 입사 전력과 반사 전력 사이의 관계를 제공한다. 투-포트 디바이스에 대해서, 네 개의 S-파라미터(S11, S21, S12 및 S22)가 존재한다. S11 및 S22는 순방향 및 역방향 반사 계수를 나타내고, S12 및 S21은 순방향 전송 계수 및 역방향 전송 계수를 나타낸다. 도6a 및 6d로부터, 0 GHz 내지 15 GHz 사이의 주파수에 대해서 공통-모드 신호(601)의 순방향 반사 계수(S11)와 공통-모드 신호(607)의 역방향 반사 계수(S22)가 0 dB(즉, 전반사(full reflection))이어서, 공통-모드 신호에 대해서 매우 높은 반사가 존재함을 나타내고, 차동 모드 신호(602)의 순방향 반사 계수(S11)와 차동 모드 신호(608)의 역방향 반사 계수(S22)가 약 -20dB이어서, 차동 신호에 대해서 매우 낮은 반사가 존재함을 나타낸다. 또한, 도 6(b) 및 6(c)로부터, 차동 신호(603)의 순방향 전송 계수(S12)와 차동 신호(605)의 역방향 전송 계수(S21)가 0 GHz 내지 15 GHz 사이의 주파수에 대해서 거의 0 dB(즉, 완전 전송(full transmission))이어서, 차동 신호의 매우 양호한 전송이 이루어지고 있음을 나타내며, 공통-모드 신호(604)의 순방향 전송 계수(S12)와 공통-모드 신호(606)의 역방향 전송 계수(S21)가 0 GHz 내지 15 GHz 사이의 주파수에 대해서 특히 약 -35 dB 정도로 0 dB 보다 훨씬 작아서, 시스템을 통한 공통-모드 신호의 전송이 매우 좋지 않음을 나타낸다.
도 2의 공통-모드 억제기(203) 전단의 ESD 보호 회로(202)는 202 내부의 ESD 다이오드의 기생 캐패시턴스 때문에 공통-모드 억제기(203)의 특성을 열화시킨다. 따라서, 이러한 캐패시턴스는 보상되어야만 한다. 도 7(a)는 ESD 보호를 제공하고 ESD 다이오드의 원치 않는 캐패시턴스를 보상하는데 사용되는 가능한 PI-회로를 도시한다. 도 7(a)의 ESD 디바이스는 ESD 다이오드를 모델링하는데 사용된다. 일 실시예에서, 도 7(a)는 공통-모드 억제기(702)에 연관되고 입력 핀(703 및 704)을 통해 공통-모드 억제기(702)의 입력 측에 접속된 ESD 보호 회로(701)를 도시한다. ESD 보호 회로(701)는 ESD 스트라이크로부터 차동 데이터 전송 시스템을 보호하도록 구성된다. 특히, 공통-모드 억제기(702)의 제 1 입력 핀(703)과 접지 사이에 접속된 제 1 ESD 디바이스(707)와 공통-모드 억제기(702)의 제 2 입력 핀(704)과 접지 사이에 접속된 제 2 ESD 디바이스(708)는 ESD 보호를 제공하도록 구성된다. 일부 실시예에서, ESD 보호 회로(701)는 제 1 입력 핀(703)과 접지 사이에 접속된 제 3 ESD 디바이스(709)를 더 포함하고, 접지에 대향하는 제 1 ESD 디바이스와 제 3 ESD 디바이스(709) 단자는 그 사이에 접속된 인덕턴스(711)를 갖는다. 제 3 ESD 디바이스(709)와 인덕턴스(711)는 제 1 ESD 디바이스(707)의 기생 캐패시턴스에 대한 보상을 제공한다. ESD 보호 회로(701)는 또한 제 2 입력 핀(704)과 접지 사이에 접속된 제 2 ESD 디바이스(710)를 포함하고, 접지에 대향하는 제 2 ESD 디바이스(708)와 제 4 ESD 디바이스(710)의 단자는 그 사이에 접속된 인덕턴스(712)를 갖는다. 제 4 ESD 디바이스(710)와 인덕턴스(712)는 제 2 ESD 디바이스(708)의 기생 캐패시턴스에 대한 보상을 제공한다. 도 7(a)에서, ESD 디바이스(707 및 708)가 ESD 보호를 제공하지만, 다른 실시예에서, ESD 디바이스(709 및 710)가 ESD 보호를 제공하도록 구성될 수 있다. 두 개의 실시예에서, ESD 보호를 제공하는 ESD 디바이스는 ESD 다이오드여야만 한다. 일부 실시예에서, 제 1 ESD 디바이스(707)의 기생 캐패시턴스에 대한 보상을 위해 제공된 제 3 ESD 디바이스(709)가 제 1 ESD 디바이스(707)의 기생 캐패시턴스와 동일한 캐패시턴스를 갖는 캐패시터로서 모델링된다. 유사하게, 제 2 ESD 디바이스(708)의 기생 캐패시턴스에 대한 보상을 위해 제공된 제 4 ESD 디바이스(710)가 제 2 ESD 디바이스(708)의 기생 캐패시턴스와 동일한 캐패시턴스를 갖는 캐패시터로서 모델링된다. 도 7(b)는 도 7(a)의 ESD 보호 회로(700)을 갖는 공통-모드 억제기의 배치를 도시한다.
도 8(a), 8(b) 및 8(c)는 ESD 보호를 갖는 공통-모드 억제기의 차동 모드에 대한 시뮬레이션 결과를 도시하며, 차동 전송 라인의 차동 임피던스는 100 옴의 시스템 임피던스와 매칭하도록 설계된다. 각 그래프는 0-25 GHz의 주파수 범위 내에서 S-파라미터 계수의 변화를 도시한다. 그래프의 분석은 도 6(a) 내지 6(d)와 유사한 방식으로 수행될 수 있다. 도 8(a), 8(b) 및 8(c)로부터, 특히 주파수 범위에 걸친 차동 신호의 순방향 전송 게인(S12)의 변화를 도시한 도 8(b)로부터, 차동 신호가 1-15 GHz의 주파수 범위에 대해 매우 작은 반사를 갖고 시스템을 통해 전송되는 것이 명백하다. 그러나, 성능은 도 6(a) 내지 6(d)의 ESD 보호가 없는 공통-모드 억제기의 시뮬레이션 결과와 비교하면 열화되었는데, 이는 ESD 다이오드의 기생(parasitics)때문이다. 유사하게, 도 8(d), 8(e) 및 8(f)는 ESD 보호를 갖는 공통-모드 억제기의 공통-모드의 시뮬레이션 결과를 도시하며, 차동 전송 라인의 차동 임피던스는 100 옴의 시스템 임피던스를 매칭하도록 설계된다. 각각의 그래프는 0-25 GHz의 주파수 범위 내에서 S-파라미터 계수의 변화를 도시한다. 도 8(d), 8(e) 및 8(f)로부터, 특히 주파수 범위에 걸친 공통-모드 신호의 순방향 전송 계수(S12)의 변화를 도시하는 도 8(e)로부터, 1-15 GHz의 주파수 범위에 대해 양호한 공통-모드 제거가 이루어지며, 매우 작은 공통-모드 노이즈가 시스템에 존재하는 것이 명백하다.
도 9(a)는 본 개시의 일 실시예에 따른 5 GB/s 신호의 시간 차원의 분석을 도시한다. 그래프는 USB 내의 입력 신호(950)와 출력 신호(952)의 시간 차원의 표현을 도시한다. 명백히, 출력 신호는 입력 신호로부터 그다지 왜곡되지 않았으며, 이는 시스템이 매우 양호한 시간 차원의 성능을 가지는 것을 나타낸다. 유사하게, 도 9(b)는 본 개시의 일 실시예에 따른 10 GB/s 신호에 대한 시간 차원의 분석을 도시한다. 그래프는 USB 내의 입력 신호(960)와 출력 신호(962)의 시간 차원의 분석을 도시한다. 명백히, 출력 신호는 입력 신호로부터 그다지 왜곡되지 않았으며, 이는 시스템이 매우 양호한 시간 차원의 성능을 가지는 것을 나타낸다.
도 10은 차동 데이터 전송 시스템 내의 공통-모드 노이즈를 억제하는 방법(1000)을 도시한다. 블럭(1002)에서, 제 1 전송 라인이 소스로부터 로드로 차동 신호의 제 1 부분을 전송하도록 제공되며, 제 1 전도성 와이어의 길이는 제 1 전도성 와이어를 통해 전송되는 차동 신호의 파장의 10분의 1 보다 크다. 블럭(1004)에서, 제 2 전도성 와이어 소스로부터 로드까지 차동 신호의 제 2 부분을 전송하도록 제공되며, 제 2 전도성 와이어의 길이는 제 2 전송 라인을 통해 전송되는 차동 신호의 파장의 10분의 1 보다 크다. 블럭(1006)에서, 제 1 전도성 와이어와 제 2 전도성 와이어는 코일형 전송 라인의 이웃하는 권선 사이의 간격이 제 1 전도성 와이어와 제 2 전도성 와이어 사이의 간격보다 크도록, 복수의 권선을 갖는 코일형의 차동 전송 라인을 형성하기 위해 감겨진다.
도 11은 공통-모드 노이즈 억제를 달성하기 위해 차동 전송 라인을 튜닝하는 방법의 예시적인 구현예를 도시한다. 방법(1100)은 도 3의 공통-모드 억제기(300)를 참조하여 설명된다.
블럭(1101)에서, 차동 전송 라인의 차동 임피던스가 시스템 임피던스를 매칭하기 위해서 튜닝된다. 즉, 제 1 전도성 와이어(301)와 제 2 전도성 와이어(302)의 단면이 변화되고/변화되거나 제 1 전도성 와이어(301)와 제 2 전도성 와이어(302)의 간격이 변화된다. 블럭(1102)에서, 차동 전송 라인의 차동 임피던스가 시스템 임피던스와 비교된다. 차동 임피던스가 시스템 임피던스와 매칭하는 경우에(1102에서 예), 방법은 블럭(1103)으로 진행되고, 그렇지 않으면(1102에서 아니오), 방법은 블럭(1101)으로 되돌아가서 차동 전송 라인의 차동 임피던스가 다시 튜닝된다. 블럭(1103)에서, 공통-모드 신호에 대한 차동 전송 라인의 인덕턴스는 증가된다. 즉, 제 1 전도성 와이어(301)와 제 2 전도성 와이어(302)를 포함하는 차동 전송 라인의 길이가 증가되고, 차동 전송 라인은 감겨진다. 블럭(1104)에서, 공통-모드 신호에 대한 차동 전송 라인의 임피던가 확인된다. 임피던스가 높으면(1104에서 예), 방법은 방법이 종료되는 1105로 진행한다. 그렇지 않으면(1104에서 아니오), 방법은 블럭(1103)으로 되돌아가서, 공통-모드 신호에 대한 차동 전송 라인의 인덕턴스는 더 증가된다.
방법이 일련의 작용 또는 이벤트로서 하기에서 설명되고 기술되었으나, 그러한 작용 또는 이벤트의 설명된 순서는 제한적인 의미로 해석되어서는 안된다. 예를 들어, 일부 작용은 상이한 순서로 발생하고/발생하거나 본 개시에 설명되고/설명되거나 기술된 것 이외의 다른 작용 또는 이벤트와 동시에 발생할 수 있다. 아울러, 모든 설명된 작용이 본 명세서에 설명된 하나 이상의 양태 또는 실시예를 구현하는데 필요한 것은 아니다. 또한 본 명세서에 설명된 하나 이상의 작용이 하나 이상의 별개의 작용 및/또는 단계로 수행될 수 있다.
상기 강조된 바와 같이, 차동 전송 라인에 기초한 공통-모드 억제기는 종래 기술의 공통-모드 초크 컨셉에 기초한 공통-모드 억제기와 비교하여 상이한 것이 바람직하다. 차동 전송 라인에 기초한 공통-모드 억제기는 새로운 컨셉은 고자성의(high magnetic) 결합이 필요하지 않기 때문에 자성 재료를 사용하지 않는다. 또한, 새로운 컨셉에 기초한 억제기는 고속 인터페이스 애플리케이션(예컨대, USB, HDMI)에 적합한 매우 양호한 시간 차원의 성능을 제공하고, 6 GHz에 걸친 매우 넓은 대역의 공통-모드 감쇠(attenuation)를 또한 제공한다. 아울러, 차동 전송 라인에 기초한 공통-모드 억제기 이용가능한 기술을 사용하여 실현될 수 있다.
본 발명은 하나 이상의 구현과 관련되어 설명되고 기술되었으나, 변형 및/또는 수정이 첨부된 청구항의 사상과 범위를 벗어나지 않으면서 설명된 예시에 대해 이루어질 수 있다. 특히 상기 설명된 구성요소 또는 구조(어셈블리, 디바이스, 회로, 시스템 등)에 수행된 다양한 기능과 관련되어, 그러한 구성요소를 설명하기 위해 설명된 용어("수단"에 대한 언급을 포함하여)는, 별도로 지시되지 않는 한, 본 명세서에 본 발명의 설명된 예시적인 구현예의 기능을 수행하는 개시된 구조와 구조적으로 동등하지는 않더라도, 설명된 구성요소의 특정한 기능을 수행하는 임의의 구성요소 또는 구조에 대응하는(예컨대, 기능적으로 동등한) 것으로 의도된다.

Claims (20)

  1. 차동 데이터 전송 시스템으로서,
    데이터를 포함하는 차동 신호를 전송하도록 구성된 소스 회로와,
    상기 차동 신호를 수신하도록 구성된 로드 회로와,
    상기 소스 회로로부터 상기 로드 회로로 상기 차동 신호를 전송하도록 구성된 긴 코일형의 차동 전송 라인을 포함하여 강자성 재료의 사용을 제거하는 공통-모드 억제기를 포함하되,
    상기 차동 전송 라인의 제 1 전도성 와이어와 제 2 전도성 와이어의 단면, 및 상기 차동 전송 라인의 상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어 사이의 간격 중 하나 이상은 상기 차동 전송 라인의 차동 임피던스가 시스템 임피던스와 매칭되는 것을 초래하도록 구성되며,
    상기 차동 전송 라인의 길이와 코일형의 배치는 상기 차동 전송 라인이 공통-모드 노이즈와 매칭되지 않는 것을 초래하도록 구성되고,
    상기 차동 전송 라인의 길이는, 상기 공통-모드 억제기에 대한 분산 시스템 모델이 성립되도록, 적어도 상기 차동 신호의 사전 결정된 동작 주파수 범위에 대해 상기 차동 전송 라인을 통해 전송되는 상기 차동 신호의 파장의 십분의 일보다 큰
    차동 데이터 전송 시스템.
  2. 제 1 항에 있어서,
    상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어는 서로 유도성 결합(inductively connected) 및 용량성 결합(conpacitively coupled)되고 서로에 대해 수직으로 정렬되는
    차동 데이터 전송 시스템.

  3. 제 1 항에 있어서,
    상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어는 서로 유도성 결합 및 용량성 결합되고 서로에 대해 횡적으로 정렬되는
    차동 데이터 전송 시스템.
  4. 제 2 항에 있어서,
    상기 코일형의 차동 전송 라인 내의 이웃하는 권선(windings) 사이의 간격은 상기 차동 전송 라인의 상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어 사이의 간격보다 큰
    차동 데이터 전송 시스템.
  5. 제 1 항에 있어서,
    상기 공통-모드 억제기의 제 1 입력 핀과 제 2 입력 핀에 부착되고 ESD(Electro-static Discharge) 스트라이크로부터의 보호를 제공하기 위해 구성된 ESD 보호 회로를 더 포함하는
    차동 데이터 전송 시스템.
  6. 제 5 항에 있어서,
    상기 ESD 보호 회로는, 상기 공통-모드 억제기의 상기 제 1 입력 핀과 접지 사이에 접속된 제 1 ESD 디바이스와, 상기 공통-모드 억제기의 상기 제 2 입력 핀과 상기 접지 사이에 접속된 제 2 ESD 디바이스를 포함하되, 상기 제 1 ESD 디바이스와 상기 제 2 ESD 디바이스는 동일한 값을 갖는
    차동 데이터 전송 시스템.
  7. 제 6 항에 있어서,
    상기 제 1 입력 핀과 상기 접지 사이에 접속된 제 3 ESD 디바이스를 더 포함하고, 상기 접지에 대향하는 상기 제 1 ESD 디바이스와 상기 제 3 ESD 디바이스의 단자는 상기 제 1 ESD 디바이스의 기생 캐패시턴스를 보상하기 위해서 그 사이에 접속된 인덕턴스를 갖는
    차동 데이터 전송 시스템.
  8. 제 7 항에 있어서,
    상기 제 2 입력 핀과 상기 접지 사이에 접속된 제 4 ESD 디바이스를 더 포함하고, 상기 접지에 대향하는 상기 제 2 ESD 디바이스와 상기 제 4 ESD 디바이스의 단자는 상기 제 2 ESD 디바이스의 기생 캐패시턴스를 보상하기 위해서 그 사이에 접속된 인덕턴스를 갖고, 상기 제 3 ESD 디바이스와 상기 제 4 ESD 디바이스는 동일한 값을 갖는
    차동 데이터 전송 시스템.
  9. 고주파 차동 데이터 전송 시스템에서 공통-모드 노이즈를 억제하기 위한 공통-모드 억제기로서,
    소스 회로와 로드 회로 사이에 데이터를 전송하도록 구성된 긴 코일형 차동 전송 라인을 포함하고 이로써 강자성 재료의 사용을 제거하되,
    상기 차동 전송 라인의 제 1 전도성 와이어와 제 2 전도성 와이어의 단면, 및 상기 차동 전송 라인의 상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어 사이의 간격 중 하나 이상은 상기 차동 전송 라인의 차동 임피던스가 시스템 임피던스와 매칭되는 것을 초래하도록 구성되며,
    상기 차동 전송 라인의 길이와 코일형의 배치는 상기 차동 전송 라인이 공통-모드 노이즈와 매칭되지 않는 것을 초래하도록 구성되고,
    상기 차동 전송 라인의 길이는, 상기 공통-모드 억제기에 대한 분산 시스템 모델이 성립되도록, 적어도 상기 차동 전송 라인을 통해 전송되는 신호의 사전 결정된 동작 주파수 범위에 대해 상기 신호의 파장의 십분의 일보다 큰
    공통-모드 억제기.
  10. 제 9 항에 있어서,
    상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어는 서로 유도성 결합 및 용량성 결합되고, 서로에 대해 수직으로 정렬되는
    공통-모드 억제기.
  11. 제 9 항에 있어서,
    상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어는 서로 유도성 결합 및 용량성 결합되고, 서로에 대해 횡적으로 정렬되는
    공통-모드 억제기.
  12. 제 9 항에 있어서,
    상기 코일형 차동 전송 라인 내의 이웃하는 권선 사이의 간격은 상기 차동 전송 라인의 상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어 사이의 간격보다 큰
    공통-모드 억제기.

  13. 제 9 항에 있어서,
    상기 공통-모드 억제기의 제 1 입력 핀과 제 2 입력 핀에 부착되고 ESD 스트라이크로부터의 보호를 제공하도록 구성된 ESD 보호 회로를 더 포함하는
    공통-모드 억제기.
  14. 제 13 항에 있어서,
    상기 ESD 보호 회로는 상기 공통 모드 억제기의 상기 제 1 입력 핀과 접지 사이에 접속된 제 1 ESD 디바이스와 상기 공통-모드 억제기의 상기 제 2 입력 핀과 상기 접지 사이에 접속된 제 2 ESD 디바이스를 포함하되, 상기 제 1 ESD 디바이스와 상기 제 2 ESD 디바이스는 동일한 값을 갖는
    공통-모드 억제기.
  15. 제 14 항에 있어서,
    상기 제 1 입력 핀과 상기 접지 사이에 접속된 제 3 ESD 디바이스를 더 포함하고, 상기 접지에 대향하는 상기 제 1 ESD 디바이스와 상기 제 3 ESD 디바이스의 단자는 상기 제 1 ESD 디바이스의 기생 캐패시턴스를 보상하기 위해서 그 사이에 접속된 인덕턴스를 갖는
    공통-모드 억제기.
  16. 제 15 항에 있어서,
    상기 제 2 입력 핀과 상기 접지 사이에 접속된 제 4 ESD 디바이스를 더 포함하고, 상기 접지에 대향하는 상기 제 2 ESD 디바이스와 상기 제 4 ESD 디바이스의 단자는 상기 제 2 ESD 디바이스의 기생 캐패시턴스를 보상하기 위해서 그 사이에 접속된 인덕턴스를 갖고, 상기 제 3 ESD 디바이스와 상기 제 4 ESD 디바이스는 동일한 값을 갖는
    공통-모드 억제기.
  17. 차동 데이터 전송 시스템에서 공통-모드 노이즈를 억제하는 방법으로서,
    소스 회로로부터 로드 회로로 차동 신호의 제 1 부분을 전송하는 제 1 전도성 와이어를 제공하는 단계와,
    상기 소스 회로로부터 상기 로드 회로로 상기 차동 신호의 제 2 부분을 전송하는 제 2 전도성 와이어를 제공하는 단계와,
    상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어를 감는 단계를 포함하되,
    코일형의 상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어는 함께 복수의 권선을 갖는 긴 코일형의 차동 전송 라인을 형성하여 강자성 재료의 사용을 제거하고,
    상기 코일형 차동 전송 라인의 이웃하는 권선 사이의 간격은 상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어 사이의 간격보다 크고,
    상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어는 그에 연관된 단면적을 갖고, 상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어 사이의 간격과 상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어의 단면적은 상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어의 차동 임피던스가 시스템 임피던스에 매칭되도록 구성되고,
    상기 코일형 차동 전송 라인의 상기 복수의 권선과 상기 코일형 차동 전송 라인의 길이는 상기 코일형 차동 전송 라인이 공통-모드 노이즈에 매칭되지 않도록 구성되고,
    상기 코일형 차동 전송 라인의 길이는, 상기 코일형 차동 전송 라인에 대한 분산 시스템 모델이 성립되도록, 상기 차동 신호의 사전 결정된 동작 주파수 범위에 대해 상기 코일형 차동 전송 라인을 통해 전송되는 상기 차동 신호의 파장의 십분의 일보다 큰
    공통-모드 노이즈 억제 방법.
  18. 제 17 항에 있어서,
    상기 제 1 전도성 와이어와 상기 제 2 전도성 와이어는 서로 유도성 결합 및 용량성 결합된
    공통-모드 노이즈 억제 방법.
  19. 삭제
  20. 삭제
KR1020150153100A 2014-11-03 2015-11-02 차동 전송 라인에 기초한 공통-모드 억제기 KR101735957B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/531,343 US9577852B2 (en) 2014-11-03 2014-11-03 Common-mode suppressor based on differential transmission line
US14/531,343 2014-11-03

Publications (2)

Publication Number Publication Date
KR20160052417A KR20160052417A (ko) 2016-05-12
KR101735957B1 true KR101735957B1 (ko) 2017-05-29

Family

ID=55753387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150153100A KR101735957B1 (ko) 2014-11-03 2015-11-02 차동 전송 라인에 기초한 공통-모드 억제기

Country Status (4)

Country Link
US (1) US9577852B2 (ko)
KR (1) KR101735957B1 (ko)
CN (1) CN105577595B (ko)
DE (1) DE102015118829A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6118304B2 (ja) * 2014-11-14 2017-04-19 株式会社オートネットワーク技術研究所 通信システム及び通信装置
ES2719838T3 (es) * 2015-03-23 2019-07-16 Fraunhofer Ges Forschung Desfasador
JP6314927B2 (ja) * 2015-07-22 2018-04-25 株式会社村田製作所 ノイズフィルタ実装構造
US10379181B2 (en) * 2016-05-27 2019-08-13 General Electric Company Systems and methods for common mode traps in MRI systems
US10209328B2 (en) 2016-05-27 2019-02-19 General Electric Company Systems and methods for common mode traps in MRI systems
US20220087013A1 (en) * 2018-12-14 2022-03-17 Sony Semiconductor Solutions Corporation Transmission path
KR102242537B1 (ko) * 2019-03-21 2021-04-26 주식회사 홀로홀릭 데이터 전송 장치 및 그를 포함하는 디스플레이 장치
CN110492861B (zh) * 2019-08-15 2022-09-30 中国电子科技集团公司第五十五研究所 新型GHz超宽带共模噪声抑制电路拓扑结构
TWI727547B (zh) * 2019-12-12 2021-05-11 國立臺灣大學 雜訊抑制器
TWI770488B (zh) * 2020-03-26 2022-07-11 創意電子股份有限公司 訊號傳輸裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184045A (en) * 1990-04-20 1993-02-02 Goldstar Co., Ltd. Magnetron for a microwave oven having a pair of choke coils wound around a core in the same directions
US20040155720A1 (en) * 2002-12-27 2004-08-12 Nobuhiko Yasui Receiver
US20110007439A1 (en) * 2009-07-08 2011-01-13 Asakawa Masao Composite electronic device
US7956704B1 (en) * 2007-02-28 2011-06-07 Pmc-Sierra Us, Inc. Loaded parallel stub common mode filter for differential lines carrying high rate digital signals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4518103B2 (ja) * 2007-05-21 2010-08-04 Ｔｄｋ株式会社 コモンモードチョークコイル
JP5073373B2 (ja) * 2007-06-08 2012-11-14 Ｔｄｋ株式会社 コモンモードチョークコイル
CN103457252A (zh) * 2012-06-01 2013-12-18 富士康(昆山)电脑接插件有限公司 共模信号保护电路及具有该电路的电连接器
CN103684024B (zh) * 2013-11-21 2016-04-27 浙江大学 一种倍流式差分输出的逆变器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184045A (en) * 1990-04-20 1993-02-02 Goldstar Co., Ltd. Magnetron for a microwave oven having a pair of choke coils wound around a core in the same directions
US20040155720A1 (en) * 2002-12-27 2004-08-12 Nobuhiko Yasui Receiver
US7956704B1 (en) * 2007-02-28 2011-06-07 Pmc-Sierra Us, Inc. Loaded parallel stub common mode filter for differential lines carrying high rate digital signals
US20110007439A1 (en) * 2009-07-08 2011-01-13 Asakawa Masao Composite electronic device

Also Published As

Publication number Publication date
KR20160052417A (ko) 2016-05-12
CN105577595B (zh) 2019-10-18
CN105577595A (zh) 2016-05-11
US20160127157A1 (en) 2016-05-05
US9577852B2 (en) 2017-02-21
DE102015118829A1 (de) 2016-05-04

Similar Documents

Publication Publication Date Title
KR101735957B1 (ko) 차동 전송 라인에 기초한 공통-모드 억제기
US9755606B2 (en) Common mode filter and ESD-protection-circuit-equipped common mode filter
JP5670251B2 (ja) コモンモードノイズ抑制回路
US8847705B2 (en) Common mode filter
US7855614B2 (en) Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss
US9257955B2 (en) Common mode noise reduction circuit
US9281797B2 (en) High-frequency device and directional coupler
TWI485983B (zh) 信號傳輸電路與其信號傳輸單元
US20060291128A1 (en) Surge absorption circuit
TWI692145B (zh) 共模訊號吸收器及其等效電路
US10438732B2 (en) Monolithic wideband trifilar transformer
RU2753347C2 (ru) Разделительный трансформатор
JP5454222B2 (ja) 低域通過フィルタ
Keel et al. CDM-reliable T-coil techniques for a 25-Gb/s wireline receiver front-end
KR20150057673A (ko) 격리 특성이 높은 방향성 결합기
CN110197021B (zh) 一种用传输线实现微波集成电路片上电感与变压器的方法
Horn et al. Ultra broadband ferrite transmission line transformer
TWI487298B (zh) 射頻裝置
US9893700B2 (en) Local area network filtering circuit
US20180069434A1 (en) Filter circuit and wireless power transmission system
WO2018165337A1 (en) Passive non-ferromagnetic circulator
WO2016136412A1 (ja) サーキュレータ、フロントエンド回路、アンテナ回路および通信装置
EP3588784B1 (en) Interface circuits
Kostov et al. Combining diagonal connection and cancellation turn in electromagnetic interference filtering
CN117674756A (zh) 一种均衡电路和均衡系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant