JP4464291B2

JP4464291B2 - 高周波回路

Info

Publication number: JP4464291B2
Application number: JP2005044483A
Authority: JP
Inventors: 哲大和田; 英征大橋; 弘光清家; 敦士山本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-02-21
Filing date: 2005-02-21
Publication date: 2010-05-19
Anticipated expiration: 2025-02-21
Also published as: JP2006229872A

Description

この発明は、マイクロ波帯、及び、ミリ波帯で用いられる同軸コネクタ、すなわち、同軸線路と、誘電体基板上に構成されたマイクロストリップ線路をはじめとする高周波線路との接続構造に関する。なお、誘電体基板としては、厚みの大きくなりやすい多層基板、もしくは、キャリア上に実装された単層基板が主な対象となる。

従来の同軸コネクタ（同軸線路）と誘電体基板（多層基板）の接続構造は、多層基板の上表面にマイクロストリップ線路が設けられ、このマイクロストリップ線路と同軸線路を接続する構造である（例えば、特許文献１参照）。

図１０と図１１は、特許文献１等に示された従来の同軸コネクタと誘電体基板の接続構造をもつ高周波回路を示す図である。図１０は接続構造を上方から見た図、図１１は図１０に示したＡ−Ａ’位置での断面図である。誘電体基板としては多層基板を用いた場合を示している。多層基板の上表面にマイクロストリップ線路が設けられ、このマイクロストリップ線路と同軸コネクタ（同軸線路）を接続する構造である。

図１０及び図１１において、従来の高周波回路は、良導体から構成される筐体２に取り付けられた同軸コネクタ１と、筐体２に実装された多層基板３とが設けられている。

同軸コネクタ１には、入出力端子５と、ピン７（同軸コネクタ１の内部に構成された同軸線路の中心導体につながる導体）とが設けられている。なお、この同軸コネクタ１と筐体２と誘電体１２で同軸線路１３が構成されている。

多層基板３には、表面上に設けられたストリップ導体８と、基板の内層に設けられた地導体１０ａと、基板の底面に設けられた地導体１０ｂと、地導体１０ａと地導体１０ｂを電気的に接続するスルーホール（ビア）９と、入出力端子６とが設けられている。

同軸コネクタ１のピン７と、多層基板３上に設けられたストリップ導体８とは、金リボン４によって接続されている。なお、多層基板３と筐体２の間には隙間１１がある。

以上のように、同軸コネクタ１が、筐体２に取り付けられ、多層基板３が筐体２に配置され、同軸コネクタのピン７と、多層基板３の表層に設けられたマイクロストリップ線路のストリップ導体８とを、金リボン４でつないだものである。

上記のマイクロストリップ線路は、多層基板３の内層に設けられた地導体１０ａとストリップ導体８とが対となって構成されているが、地導体１０ａは同軸コネクタ１の構成する同軸線路１３の外導体と電気的に接続されている必要がある。このため、多層基板３の内層の地導体１０ａは、多層基板３の底面に設けられた地導体１０ｂとスルーホール９で接続されている。同軸コネクタ１のピン７とストリップ導体８との電気的接続は必ずしも金リボン４で接続する必要は無く、両者を圧着、もしくは、半田付けなどで確保してもよい。

つぎに、上記の従来の高周波回路の動作について図面を参照しながら説明する。

入出力端子５から入射した高周波は、同軸コネクタ１の内部の同軸線路、同軸コネクタ１と筐体２で構成された同軸線路１３を通過する。ここまでは、同軸線路の中心導体を流れる電流と外導体を流れる電流とが対となって流れるため、高周波はスムースに通過するが、この先の多層基板３側では、２つの電流の流れる経路が大きく異なる。同軸線路の中心導体を流れる電流は、筐体２の内側に突出したピン７と金リボン４を介して、多層基板３の表層に設けられたストリップ導体８へと伝わる。一方、同軸線路の外導体を流れる電流は、筐体２の内側面を底面へ向かって流れ、次いで筐体２の底面を流れて多層基板３の底面に設けられた地導体１０ｂへと達する。その後、多層基板３内部に設けられたスルーホール９の表面を流れて、多層基板３内層に設けられた地導体１０ａへと達し、ストリップ導体８上を流れる電流と再び対となって入出力端子６へと導かれる。高周波が入出力端子６から入射した場合も向きが逆になるだけで基本的に同様である。

同軸コネクタ１と多層基板３の間の接続箇所では、
（１）同軸コネクタ１のピン７、及びこのピン７と多層基板３の表層に設けられたマイクロストリップ線路のストリップ導体８とを接続する金リボン４が、比誘電率の低い空気中で、対となる地導体あるいは外導体から離れた位置で浮いた状態となるため、特性インピーダンスの高い線路と等価となること、
（２）同軸線路１３の外導体からマイクロストリップ線路の地導体１０ａへと流れる電流の経路長が、同軸コネクタ１のピン７及び金リボン４を流れる電流の経路長に比べて著しく長くなること、
（３）同軸線路１３の外導体からマイクロストリップ線路の地導体１０ａへと流れる電流は、途中、対となる地導体１０ａ、１０ｂを接続するスルーホール９の表面を流れることになるため、スルーホール９で電流の集中が起こること、
等により、誘導性を呈することになる。このため、回路的には、直列にインダクタンスが装荷された状態と等しくなり、図１０及び図１１に示す同軸コネクタ１と多層基板３の接続構造の等価回路は、図１２のようになる。即ち、同軸コネクタ１が構成する同軸線路に対応する特性インピーダンスZ0の伝送線路と、多層基板３の表層に設けられたマイクロストリップ線路に相当する特性インピーダンスZ0の伝送線路の間に、インダクタンス（Ｌ）が接続された回路となる。この直列のインダクタンスによりインピーダンスの不整合が生じるため、入出力端子５あるいは６から入射した高周波の多くが反射され、良好な特性が得られない。上記（１）から（３）までは、使用する多層基板３の厚みが厚いほど、また、多層基板３と筐体２の間の隙間１１が大きいほどインダクタンスLの値が大きくなり、特性の劣化は顕著になる。

特開平０７−０９４９１７号公報

以上のように、従来の高周波回路では、同軸コネクタのピンと、多層基板上に設けられた高周波線路の間の接続部位で直列インダクタンスが寄生し、良好な反射特性が得られないという課題があった。この課題は、周波数が高くなり、誘電体基板の厚さが波長に対して大きくなるほど顕著となる。

また、反射特性を良好にするため、多層基板に設けられた高周波線路に、上記のインダクタンスを打ち消すためのインピーダンス整合手段を設けても、インダクタンスの値が大きいために狭帯域な反射特性となりやすいという課題があった。

この発明は、上述のような課題を解決するためになされたもので、その目的は、筐体に取り付けられた同軸コネクタ（同軸線路）と、筐体に配置された多層基板や、キャリア上に実装された誘電体基板などに設けられたマイクロストリップ線路等の高周波線路との間の接続構造において、広い帯域に渡って良好な反射特性を得ることができる高周波回路を得るものである。

この発明に係る高周波回路は、側面、第１の底面、及び前記側面と前記第１の底面の間に前記第１の底面より所定の段差だけ高い第２の底面を有し、良導体から構成される筐体と、前記筐体の側面の外側に取り付けられた同軸コネクタと、前記筐体の第１の底面に実装された多層基板と、前記筐体の第２の底面に実装され、前記多層基板よりも薄い単層の誘電体基板から構成される中継基板とを設けた高周波回路であって、前記多層基板は、前記多層基板の表面に形成された第１の信号導体と、前記多層基板の裏面及び内層に形成され、前記第１の信号導体と対となって第１の不平衡高周波線路を構成する第１の地導体とを有し、前記中継基板は、前記中継基板の表面に形成された第２の信号導体と、前記中継基板の裏面に形成され、前記第２の信号導体と対となって第２の不平衡高周波線路を構成する第２の地導体とを有し、前記第１の信号導体と第２の信号導体とを電気的に接続する第１の接続手段と、前記筐体の側面を介して前記同軸コネクタと前記第２の信号導体とを電気的に接続する第２の接続手段とをさらに設け、前記多層基板は、前記第１の信号導体において、前記第１の接続手段の近傍に、前記第１の不平衡高周波線路の特性インピーダンスを低下させて第１の容量素子を構成する第１の幅広導体部をさらに有するとともに、前記中継基板は、前記第２の信号導体において、前記第１の接続手段と前記第２の接続手段の間に、前記第２の不平衡高周波線路の特性インピーダンスを低下させて第２の容量素子を構成するとともに、前記第２の容量素子の容量値が前記第１の容量素子の容量値よりも大きくなるように調整された第２の幅広導体部をさらに有するものである。

この発明に係る高周波回路は、広い帯域に渡って良好な反射特性を得ることができるという効果を奏する。

実施の形態１．
この発明の実施の形態１に係る高周波回路について図１から図４までを参照しながら説明する。図１は、この発明の実施の形態１に係る高周波回路の構成を示す平面図である。また、図２は、図１に示したＡ−Ａ’での断面図であり、同軸コネクタの部分は断面で表していない。なお、各図中、同一符号は同一又は相当部分を示す。

図１及び図２において、この実施の形態１に係る高周波回路は、良導体から構成される筐体２に取り付けられた同軸コネクタ１と、筐体２に実装された中継基板１４と、筐体２に実装された多層基板（誘電体基板）３とが設けられている。

中継基板１４には、誘電体を挟んで、表面上に設けられたストリップ導体（第２の信号導体）８ｂと、裏面に設けられた地導体（第２の地導体）１０ｃとが設けられている。この中継基板１４の表面上のストリップ導体８ｂは、一部分を幅広導体部１５ａとして、マイクロストリップ線路として特性インピーダンスの低い線路（低インピーダンス線路）としている。

多層基板３には、表面上に設けられたストリップ導体（第１の信号導体）８ａと、基板の内層に設けられた地導体（第１の地導体）１０ａと、基板の底面に設けられた地導体（第１の地導体）１０ｂと、地導体１０ａと地導体１０ｂを電気的に接続するスルーホール（ビア）（第１の地導体）９ａ、９ｂと、入出力端子６とが設けられている。この多層基板３の表面上のストリップ導体８ａにおいても、ストリップ導体を部分的に幅広導体部１５ｂとし、短い低インピーダンス線路を構成している。

同軸コネクタ１のピン７と、中継基板１４上に設けられたストリップ導体８ｂとは、金リボン（第２の接続手段）４ａによって接続され、また、ストリップ導体８ｂと多層基板３上に設けられたストリップ導体８ａとは、金リボン（第１の接続手段）４ｂによって接続されている。

中継基板１４には、単層基板が用いられ、多層基板３よりも厚みが十分に小さいものが用いられている。このため、筐体２は、中継基板１４の上表面と多層基板３の上表面をほぼ同一面とするため、図２の断面図に示したように段差を持たせた形状としている。なお、筐体２と多層基板３との間には、隙間１１が存在する。

以上のように、多層基板３のマイクロストリップ線路は、表面上に設けられたストリップ導体８ａと、内層に設けられた地導体１０ａとが対となって構成されているが、同軸線路１３の外導体との間で電気的に接続されている必要がある。このため、上述したように、地導体１０ａは、多層基板３の底面に設けられた地導体１０ｂとスルーホール９ａ、９ｂで接続されている。また、同軸コネクタ１のピン７とストリップ導体８ｂ、８ａとの電気的接続は必ずしも金リボン４ａ、４ｂで接続する必要は無く、両者を圧着、もしくは、半田付けなどで確保してもよい。

つぎに、この実施の形態１に係る高周波回路の動作について図面を参照しながら説明する。

図３は、この発明の実施の形態１に係る高周波回路の等価回路を示す図である。また、図４は、この発明の実施の形態１に係る高周波回路（低域通過形のインピーダンス整合回路）を構成する上でベースとなるチェビシェフ形の低域通過フィルタの素子値を示す図である。

入出力端子５から入射した高周波は、同軸コネクタ１の内部の同軸線路、同軸コネクタ１と筐体２で構成された同軸線路１３を通過する。ここまでは、同軸線路の中心導体を流れる電流と外導体を流れる電流とが対となって流れるため、高周波はスムースに通過するが、この先の中継基板１４、多層基板３側では、２つの電流の流れる経路が大きく異なる。

同軸線路の中心導体を流れる電流は、筐体２の内側に突出したピン７と金リボン４ａを介して、中継基板１４の表面上に設けられたストリップ導体８ｂへと伝わる。一方、同軸線路の外導体を流れる電流は、筐体２の内側面を筐体２の所定の段差だけ高い底面へ向かって流れ、次いで筐体２の所定の段差だけ高い底面を流れて中継基板１４の裏面に設けられた地導体１０ｃへと達し、ストリップ導体８ｂ上を流れる電流と再び対となる。

中継基板１４の表面上に設けられたストリップ導体８ｂと金リボン４ｂを介して、同軸線路の中心導体を流れる電流は、多層基板３の表面に設けられたストリップ導体８ａへと伝わる。一方、中継基板１４の裏面に設けられた地導体１０ｃを流れる電流は、筐体２の内側面を筐体２の所定の段差だけ低い底面へ向かって流れ、次いで筐体２の所定の段差だけ低い底面を流れて多層基板３の底面に設けられた地導体１０ｂへと達し、その後、多層基板３の内部に設けられたスルーホール９ａ、９ｂの表面を流れて、多層基板３の内層に設けられた地導体１０ａへと達し、ストリップ導体８ａ上を流れる電流と再び対となって入出力端子６へと導かれる。なお、高周波が入出力端子６から入射した場合も向きが逆になるだけで基本的に同様である。

この実施の形態１に係る高周波回路では、同軸コネクタ１と多層基板３の間に、多層基板３に比べて薄い中継基板１４を配置するとともに、中継基板１４と多層基板３の上に構成されたマイクロストリップ線路に低インピーダンス線路を設けた。

このため本接続構造の等価回路は、図３のようになる。同軸コネクタ１と中継基板１４の間の金リボン４ａでの接続部では、誘導性を呈してインダクタンスを生じるが、中継基板１４が多層基板３に比べて薄いため、値は比較的小さなものになる。図３の等価回路では、この部位で生じるインダクタンスの値をＬ１と示した。

一方、中継基板１４と多層基板３の間の金リボン４ｂによる接続部では、従来の接続構造における同軸コネクタと多層基板の間の金リボンによる接続部と構造的に大差が無いことから比較的大きなインダクタンスを生じる。図３の等価回路においては、この部位で生じるインダクタンスの値をＬ３とした。従って、Ｌ１＜Ｌ３の関係がある。

さらに本接続構造では、中継基板１４上と多層基板３上の双方に低インピーダンス線路区間（幅広導体部１５ａと１５ｂ）が設けられており、これらの線路区間でシャントの容量が寄生する。図３の等価回路では、中継基板１４上に設けられた低インピーダンス線路区間の為すシャント容量をＣ２、多層基板３上に設けられた低インピーダンス線路区間の為すシャント容量をＣ４とした。値の大小関係は、Ｃ２＞Ｃ４となるよう、低インピーダンス線路区間１５ａ、１５ｂの電気長や特性インピーダンスが調整されているものとする。

以上のような大小関係の直列インダクタンスとシャント容量を交互に接続して、低域通過形のインピーダンス整合回路を構成することで、回路的に無理の無い整合回路を構成することができ、より高い周波数まで広い帯域に渡って良好な反射特性が得られる。この理由を次に説明する。

まず、低域通過形のインピーダンス整合回路を構成する上でベースとなるチェビシェフ形の低域通過フィルタの素子値を図４に示す。素子数ｎが２〜５までの４つの回路について素子値を示しており、いずれも、同一の設計条件（遮断周波数、リップルレベル、電源および負荷インピーダンスが同一）で値を定めたものである。リップルレベルは、低域通過フィルタの通過帯域での反射損に対応するパラメータである。

図４に示された回路素子値から、次のことがわかる。
（ａ）素子数ｎが多くなるにしたがって、回路に含まれるインダクタンスの最大値は大きくなる、
（ｂ）回路に複数のインダクタンス、あるいは、複数の容量が含まれる場合、回路の端部に位置する素子よりも内部に位置する素子のほうが、値が大きい。

これらを勘案すると、大きなインダクタンスを有する回路のインピーダンス整合を図る場合には、整合回路の素子数を必要十分な素子数に選ぶとともに、回路の端部に値の大きなインダクタンスを配置しないことが、より高い周波数（すなわち遮断周波数が高いということ）まで平坦で良好な反射特性を得るために重要と判る。

この実施の形態１に係る高周波回路では、素子数ｎ＝４の場合を、同軸コネクタ１と多層基板３の間に中継基板１４を介在させることで実現したものである。中継基板１４の配置によって、同軸コネクタ１近傍で生じるインダクタンスを小さくすることができ、また、値の大きなインダクタンスを同軸コネクタ１の近傍から離して配置することができる。さらに、値の大きいシャント容量を中継基板１４上に構成可能であり、これらの結果、高い周波数まで平坦な反射特性を確保可能ということがわかる。

なお、図４では、素子数ｎが奇数個の場合について、回路の端部が直列インダクタンスとなる低域通過フィルタを示した。いうまでも無く、回路の端部がシャント容量となる低域通過フィルタも考えられ、シャント容量−直列インダクタンス−シャント容量という順番で接続された低域通過フィルタの場合、インダクタンスの値が大きくなり、且つ、素子数ｎも少ないことから、整合回路を構成する上で適した回路といえる。しかし、同軸コネクタ１と多層基板３の間の接続を考えた場合に、同軸コネクタ１側でまずシャント容量を構成するのが物理的に容易ではない。同軸線路の直径を変更するなどして特性インピーダンスの低い同軸線路を設けるなどの方法が考えられるが、この方法では、筐体２の肉厚が厚くなったり、形状が複雑になって加工が面倒になるなどの別の問題が発生する。その点、この実施の形態１に係る高周波回路は、極めて実現が容易で、特性も良好である。

以上のように、この実施の形態１に係る高周波回路によれば、多層基板３に比べて薄い誘電体基板を用いた中継基板１４にマイクロストリップ線路を構成して、この中継基板１４を同軸コネクタ１と多層基板３の間に配置するとともに、同軸コネクタ１（同軸線路）と中継基板１４（マイクロストリップ線路）の間、中継基板１４（マイクロストリップ線路）と多層基板３（マイクロストリップ線路）の間のそれぞれを金リボン４ａ、４ｂで接続し、且つ、中継基板１４上と多層基板３上の双方に低インピーダンス線路区間１５ａ、１５ｂを設けた。

このため、値の大きなインダクタンスＬ３が同軸コネクタ１から離れた位置に配置され、且つ、値の大きなインダクタンスＬ３の両側に低インピーダンス線路により生じるシャント容量Ｃ２、Ｃ４が装荷されて値の大きなインダクタンスＬ３が整合回路の端部に位置しない。従って、同軸コネクタ１と中継基板１４の間の接続で生じる比較的小さなインダクタンスＬ１とともに、遮断周波数の高い４段の低域通過形インピーダンス整合回路を物理的／電気的に無理なく構成でき、この結果、高い周波数まで広い周波数範囲にわたって良好な反射特性が得られやすいという効果がある。

すなわち、この実施の形態１に係る高周波回路は、多層基板３に第１の不平衡高周波線路を構成し、多層基板３に比べて薄い誘電体基板を用いた中継基板１４に第２の不平衡高周波線路を構成し、この中継基板１４を同軸コネクタ１と多層基板３の間に配置して、同軸コネクタ（同軸線路）１と第２の不平衡高周波線路の間を第２の接続手段で、第２の不平衡高周波線路と第１の不平衡高周波線路の間を第１の接続手段で、それぞれ接続し、且つ、多層基板３上に低インピーダンス線路区間１５ｂを設けて、第１の接続手段の近傍の１／４波長以下の一部分にて第１の不平衡高周波線路の特性インピーダンスを外部回路の特性インピーダンスよりも低下させて第１の容量素子を構成し、また、中継基板１４上に低インピーダンス線路区間１５ａを設けて、第２の不平衡高周波線路の特性インピーダンスを第１の接続手段と第２の接続手段の間の１／４波長以下の一部分で低下させて第２の容量素子を構成した。このため、値の大きなインダクタンスは中継基板１４と多層基板３の間の第１の接続手段において生じることになるため、同軸コネクタ１から離れるとともに、且つ、値の大きなインダクタンスの両側に低インピーダンス線路１５ａ、１５ｂにより生じるシャント容量が装荷されることになる。このため、値の大きなインダクタンスが整合回路の端部に位置せず、同軸コネクタ１と中継基板１４の間の接続で生じる比較的小さなインダクタンスとともに、遮断周波数の高い４段の低域通過形インピーダンス整合回路を物理的／電気的に無理なく構成でき、この結果、高い周波数まで広い周波数範囲にわたって容易に良好な反射特性が得られるという効果がある。

実施の形態２．
この発明の実施の形態２に係る高周波回路について図５と図６を参照しながら説明する。図５は、この発明の実施の形態２に係る高周波回路の構成を示す平面図である。また、図６は、図５のＡ−Ａ’における断面図であり、同軸コネクタの部分は断面で表していない。

図５及び図６において、基本的な構造は、上記実施の形態１の高周波回路と同様であるが、この実施の形態２の場合、中継基板１４と多層基板３の間を３本の金リボン４ｂ、４ｃ、４ｄで接続し、擬似的なコプレーナ線路を構成している。

このため、中継基板１４と多層基板３のそれぞれに、リボン接続のためのパッド（ストリップ導体）８ｃ、８ｄ、８ｅ、８ｆが設けられており、これらのパッドのうち中継基板１４に設けられたパッド（第３及び第４の接続導体）８ｅ、８ｆは、スルーホール（第３及び第４の接続導体）９ｃ、９ｄによって中継基板１４の裏面に設けられた地導体１０ｃに電気的に接続されている。一方、多層基板３に設けられたパッド（第１及び第２の接続導体）８ｃ、８ｄは、スルーホール（第１及び第２の接続導体）９ａ、９ｂにより、地導体１０ａおよび１０ｂと電気的に接続されている。

つぎに、この実施の形態２に係る高周波回路の動作について図面を参照しながら説明する。

この実施の形態２に係る高周波回路の動作は、上記実施の形態１の高周波回路と基本的に同様であるが、この実施の形態２の場合、中継基板１４と多層基板３の間が３本の金リボン４ｂ、４ｃ、４ｄで接続されている。このため、中継基板１４上に構成されたマイクロストリップ線路の地導体１０ｃを流れる電流の一部が、スルーホール９ｃ、９ｄと基板表面のパッド８ｅ、８ｆを経由して、金リボン（第３及び第４の接続手段）４ｃ、４ｄを通り、基板表面のパッド８ｃ、８ｄとスルーホール９ａ、９ｂを経由して、多層基板３の地導体１０ａへと流れる。

このため、多層基板３と中継基板１４の間の接続で生じる直列インダクタンスが、リボン１本のみで接続した上記実施の形態１の高周波回路に比べて小さくなる。低域通過形のインピーダンス整合回路のベースとなる低域通過フィルタの回路素子の値の大きさは、遮断周波数に反比例する性質があるため、この実施の形態２に係る高周波回路によれば、より高い周波数まで平坦且つ良好な反射特性を得られるという効果がある。

すなわち、この実施の形態２に係る高周波回路は、第１の接続手段の両側に、第１の接続手段とほぼ平行に、第１の地導体と第２の地導体とを電気的に接続する第３および第４の接続手段を設けた。このため、第１の不平衡高周波線路と第２の高周波線路の接続位置において生じるインダクタンスが小さくなることから、より高い周波数まで良好な反射特性が得られやすくなるという効果がある。

実施の形態３．
この発明の実施の形態３に係る高周波回路について図７を参照しながら説明する。図７は、この発明の実施の形態３に係る高周波回路の構成を示す平面図である。

図７において、この実施の形態３に係る高周波回路は、上記実施の形態１とほぼ同様な構造となっているが、多層基板３上に設けられたマイクロストリップ線路に特性インピーダンスの高い線路区間（幅狭導体部）１６を追加したものである。

つぎに、この実施の形態３に係る高周波回路の動作について図面を参照しながら説明する。

この実施の形態３に係る高周波回路は、高インピーダンス線路１６の追加により、図４に示した素子数ｎ＝５の回路を整合回路として構成したことになる。低域通過形インピーダンス整合回路の素子数が大きくなると、回路内の最大インダクタンス値が大きくなることは前述のとおりである。また、これも前述のとおりであるが、遮断周波数と素子値は反比例する関係にある。このため、素子数を大きくすることで遮断周波数を高くすることが可能になる。このため、この実施の形態３に係る高周波回路では、上記実施の形態１の高周波回路よりもより高い周波数まで平坦且つ良好な反射特性を得られる。

すなわち、この実施の形態３に係る高周波回路は、第１の不平衡高周波線路に、第１の容量素子だけでなく直列誘導素子を装荷した。つまり、第１の容量素子に隣接して、第１の接続手段とは反対の側に、第１の不平衡高周波線路の特性インピーダンスを１／４波長以下の長さで外部回路の特性インピーダンスよりも高くすることで構成した直列誘導素子を装荷した。このため、５段の低域通過形インピーダンス整合回路が構成され、さらに高い周波数まで容易に良好な反射特性が得られるという効果がある。

実施の形態４．
この発明の実施の形態４に係る高周波回路について図８及び図９を参照しながら説明する。図８は、この発明の実施の形態４に係る高周波回路の構成を示す平面図である。また、図９は、図８に示したＡ−Ａ’での断面図であり、同軸コネクタの部分は断面で表していない。

図８及び図９において、この実施の形態４では、これまでの実施の形態とは異なり、多層基板３は用いられていないが、その代わりに、良導体で構成される厚めのキャリア１７の上に実装された誘電体基板１８に設けられたマイクロストリップ線路と、同軸コネクタとの間の接続の例を示したものである。

つぎに、この実施の形態４に係る高周波回路の動作について図面を参照しながら説明する。

この実施の形態４に係る高周波回路にように、キャリア１７ならびにキャリア１７上に実装される誘電体基板１８が厚い場合では、同軸コネクタ１と直接接続をすると、接続部位でのインダクタンスが大きくなり、反射特性が劣化する。この実施の形態４は、このようなケースを具体的に示したものであり、動作や効果については、上記実施の形態１と同様である。

すなわち、この実施の形態４に係る高周波回路は、キャリア１７上に実装された誘電体基板１８に第１の不平衡高周波線路を構成し、誘電体基板１８に比べて薄い誘電体基板を用いた中継基板１４に第２の不平衡高周波線路を構成し、この中継基板１４を同軸コネクタ１と誘電体基板１８の間に配置して、同軸コネクタ（同軸線路）１と第２の不平衡高周波線路の間を第２の接続手段で、第２の不平衡高周波線路と第１の不平衡高周波線路の間を第１の接続手段で、それぞれ接続し、且つ、誘電体基板１８上に低インピーダンス線路区間１５ｂを設けて、第１の接続手段の近傍の１／４波長以下の一部分にて第１の不平衡高周波線路の特性インピーダンスを外部回路の特性インピーダンスよりも低下させて第１の容量素子を構成し、また、中継基板１４上に低インピーダンス線路区間１５ａを設けて、第２の不平衡高周波線路の特性インピーダンスを第１の接続手段と第２の接続手段の間の１／４波長以下の一部分で低下させて第２の容量素子を構成した。このため、値の大きなインダクタンスは中継基板１４と誘電１８体基板の間の第１の接続手段において生じることになるため、同軸コネクタ１から離れるとともに、且つ、値の大きなインダクタンスの両側に低インピーダンス線路により生じるシャント容量が装荷されることになる。このため、上記実施の形態１と同様に、値の大きなインダクタンスが整合回路の端部に位置せず、同軸コネクタ１と中継基板１４の間の接続で生じる比較的小さなインダクタンスとともに、遮断周波数の高い４段の低域通過形インピーダンス整合回路を物理的／電気的に無理なく構成でき、この結果、高い周波数まで広い周波数範囲にわたって容易に良好な反射特性が得られるという効果がある。

なお、これまでの実施の形態の説明では特に述べなかったが、中継基板１４や多層基板３に設けられる高周波線路は、マイクロストリップ線路である必要は無く、他の形態の線路であっても良いことはいうまでもない。

また、上記実施の形態２に示したような接続構造のように、同軸コネクタ１と多層基板３の間に中継基板１４を設け、中継基板１４と多層基板３の間の接続部で寄生する直列インダクタンスを低減するだけでも、反射特性が良好となる場合があるが、インダクタンスをゼロにすることは殆ど不可能で、特に周波数が高くなると良好な反射特性が得られないことが多い。

また、中継基板１４を用いて複数の箇所で接続をした場合には、中継基板１４の配置位置のばらつきなど、アセンブリ面でのマイナス要因もあることから、設計上の反射特性には十分なマージンが必要である。その点、本発明のように、中継基板１４を適用することに加えて、中継基板１４上、あるいは、多層基板３上に適切なシャント容量やインダクタンスを適切な位置に追加することによってインピーダンス整合を行えば、十分なマージンを有する極めて良好な反射特性を得ることができるようになる。

この発明の実施の形態１に係る高周波回路の構成を示す平面図である。図１に示したＡ−Ａ’での断面図である。この発明の実施の形態１に係る高周波回路の等価回路を示す図である。この発明の実施の形態１に係る高周波回路を構成する上でベースとなるチェビシェフ形の低域通過フィルタの素子値を示す図である。この発明の実施の形態２に係る高周波回路の構成を示す平面図である。図５のＡ−Ａ’における断面図である。この発明の実施の形態３に係る高周波回路の構成を示す平面図である。この発明の実施の形態４に係る高周波回路の構成を示す平面図である。図８に示したＡ−Ａ’での断面図である。従来の高周波回路の構成を示す平面図である。図１０に示したＡ−Ａ’での断面図である。従来の高周波回路の等価回路を示す図である。

符号の説明

１同軸コネクタ、２筐体、３多層基板、４ａ金リボン、４ｂ金リボン、４ｃ金リボン、５入出力端子、６入出力端子、７ピン、８ａストリップ導体、８ｂストリップ導体、８ｃ、８ｄ、８ｅ、８ｆパッド、９ａ、９ｂ、９ｃ、９ｄスルーホール、１０ａ、１０ｂ、１０ｃ地導体、１１隙間、１２誘電体、１３同軸線路、１４中継基板、１５ａ、１５ｂ幅広導体部、１６幅狭導体部、１７キャリア、１８誘電体基板。

Claims

側面、第１の底面、及び前記側面と前記第１の底面の間に前記第１の底面より所定の段差だけ高い第２の底面を有し、良導体から構成される筐体と、
前記筐体の側面の外側に取り付けられた同軸コネクタと、
前記筐体の第１の底面に実装された多層基板と、
前記筐体の第２の底面に実装され、前記多層基板よりも薄い単層の誘電体基板から構成される中継基板とを備えた高周波回路であって、
前記多層基板は、
前記多層基板の表面に形成された第１の信号導体と、
前記多層基板の裏面及び内層に形成され、前記第１の信号導体と対となって第１の不平衡高周波線路を構成する第１の地導体とを有し、
前記中継基板は、
前記中継基板の表面に形成された第２の信号導体と、
前記中継基板の裏面に形成され、前記第２の信号導体と対となって第２の不平衡高周波線路を構成する第２の地導体とを有し、
前記第１の信号導体と第２の信号導体とを電気的に接続する第１の接続手段と、
前記筐体の側面を介して前記同軸コネクタと前記第２の信号導体とを電気的に接続する第２の接続手段とをさらに備え、
前記多層基板は、
前記第１の信号導体において、前記第１の接続手段の近傍に、前記第１の不平衡高周波線路の特性インピーダンスを低下させて第１の容量素子を構成する第１の幅広導体部をさらに有するとともに、
前記中継基板は、
前記第２の信号導体において、前記第１の接続手段と前記第２の接続手段の間に、前記第２の不平衡高周波線路の特性インピーダンスを低下させて第２の容量素子を構成するとともに、前記第２の容量素子の容量値が前記第１の容量素子の容量値よりも大きくなるように調整された第２の幅広導体部をさらに有する
ことを特徴とする高周波回路。
側面、第１の底面、及び前記側面と前記第１の底面の間に前記第１の底面より所定の段差だけ高い第２の底面を有し、良導体から構成される筐体と、
前記筐体の側面の外側に取り付けられた同軸コネクタと、
前記筐体の第１の底面に実装され、良導体から構成されるキャリアと、
前記キャリア上に実装された単層の第１の誘電体基板と、
前記筐体の第２の底面に実装され、前記第１の誘電体基板よりも薄い単層の第２の誘電体基板から構成される中継基板とを備えた高周波回路であって、
前記第１の誘電体基板は、
前記第１の誘電体基板の表面に形成された第１の信号導体と、
前記第１の誘電体基板の裏面に形成され、前記第１の信号導体と対となって第１の不平衡高周波線路を構成する第１の地導体とを有し、
前記中継基板は、
前記中継基板の表面に形成された第２の信号導体と、
前記中継基板の裏面に形成され、前記第２の信号導体と対となって第２の不平衡高周波線路を構成する第２の地導体とを有し、
前記第１の信号導体と第２の信号導体とを電気的に接続する第１の接続手段と、
前記筐体の側面を介して前記同軸コネクタと前記第２の信号導体とを電気的に接続する第２の接続手段とをさらに備え、
前記第１の誘電体基板は、
前記第１の信号導体において、前記第１の接続手段の近傍に、前記第１の不平衡高周波線路の特性インピーダンスを低下させて第１の容量素子を構成する第１の幅広導体部をさらに有するとともに、
前記中継基板は、
前記第２の信号導体において、前記第１の接続手段と前記第２の接続手段の間に、前記第２の不平衡高周波線路の特性インピーダンスを低下させて第２の容量素子を構成するとともに、前記第２の容量素子の容量値が前記第１の容量素子の容量値よりも大きくなるように調整された第２の幅広導体部をさらに有する
ことを特徴とする高周波回路。
前記多層基板又は前記第１の誘電体基板は、
前記多層基板又は前記第１の誘電体基板の表面及び内部に形成され、前記第１の地導体に電気的に接続する第１及び第２の接続導体をさらに有し、
前記中継基板は、
前記中継基板の表面及び内部に形成され、前記第２の地導体に電気的に接続する第３及び第４の接続導体をさらに有し、
前記第１の接続手段の両側近傍に平行に形成され、前記第１及び第３の接続導体を電気的に接続する第３の接続手段と、前記第２及び第４の接続導体を電気的に接続する第４の接続手段とさらに備えた
ことを特徴とする請求項１又は２記載の高周波回路。
側面、第１の底面、及び前記側面と前記第１の底面の間に前記第１の底面より所定の段差だけ高い第２の底面を有し、良導体から構成される筐体と、
前記筐体の側面の外側に取り付けられた同軸コネクタと、
前記筐体の第１の底面に実装された多層基板と、
前記筐体の第２の底面に実装され、前記多層基板よりも薄い単層の誘電体基板から構成される中継基板とを備えた高周波回路であって、
前記多層基板は、
前記多層基板の表面に形成された第１の信号導体と、
前記多層基板の裏面及び内層に形成され、前記第１の信号導体と対となって第１の不平衡高周波線路を構成する第１の地導体とを有し、
前記中継基板は、
前記中継基板の表面に形成された第２の信号導体と、
前記中継基板の裏面に形成され、前記第２の信号導体と対となって第２の不平衡高周波線路を構成する第２の地導体とを有し、
前記第１の信号導体と第２の信号導体とを電気的に接続する第１の接続手段と、
前記筐体の側面を介して前記同軸コネクタと前記第２の信号導体とを電気的に接続する第２の接続手段とをさらに備え、
前記多層基板は、
前記第１の信号導体において、前記第１の接続手段の近傍に、前記第１の不平衡高周波線路の特性インピーダンスを低下させて第１の容量素子を構成する第１の幅広導体部をさらに有するとともに、
前記中継基板は、
前記第２の信号導体において、前記第１の接続手段と前記第２の接続手段の間に、前記第２の不平衡高周波線路の特性インピーダンスを低下させて第２の容量素子を構成するとともに、前記第２の容量素子の容量値が前記第１の容量素子の容量値と等しくなるように調整された第２の幅広導体部をさらに有し、
前記多層基板は、
前記第１の容量素子に隣接して、前記第１の接続手段とは反対側に挿入するように形成され、前記第１の不平衡高周波線路の特性インピーダンスを高くして誘導素子を構成する幅狭導体部をさらに有する
ことを特徴とする高周波回路。
側面、第１の底面、及び前記側面と前記第１の底面の間に前記第１の底面より所定の段差だけ高い第２の底面を有し、良導体から構成される筐体と、
前記筐体の側面の外側に取り付けられた同軸コネクタと、
前記筐体の第１の底面に実装され、良導体から構成されるキャリアと、
前記キャリア上に実装された単層の第１の誘電体基板と、
前記筐体の第２の底面に実装され、前記第１の誘電体基板よりも薄い単層の第２の誘電体基板から構成される中継基板とを備えた高周波回路であって、
前記第１の誘電体基板は、
前記第１の誘電体基板の表面に形成された第１の信号導体と、
前記第１の誘電体基板の裏面に形成され、前記第１の信号導体と対となって第１の不平衡高周波線路を構成する第１の地導体とを有し、
前記中継基板は、
前記中継基板の表面に形成された第２の信号導体と、
前記中継基板の裏面に形成され、前記第２の信号導体と対となって第２の不平衡高周波線路を構成する第２の地導体とを有し、
前記第１の信号導体と第２の信号導体とを電気的に接続する第１の接続手段と、
前記筐体の側面を介して前記同軸コネクタと前記第２の信号導体とを電気的に接続する第２の接続手段とをさらに備え、
前記第１の誘電体基板は、
前記第１の信号導体において、前記第１の接続手段の近傍に、前記第１の不平衡高周波線路の特性インピーダンスを低下させて第１の容量素子を構成する第１の幅広導体部をさらに有するとともに、
前記中継基板は、
前記第２の信号導体において、前記第１の接続手段と前記第２の接続手段の間に、前記第２の不平衡高周波線路の特性インピーダンスを低下させて第２の容量素子を構成するとともに、前記第２の容量素子の容量値が前記第１の容量素子の容量値と等しくなるように調整された第２の幅広導体部をさらに有し、
前記第１の誘電体基板は、
前記第１の容量素子に隣接して、前記第１の接続手段とは反対側に挿入するように形成され、前記第１の不平衡高周波線路の特性インピーダンスを高くして誘導素子を構成する幅狭導体部をさらに有する
ことを特徴とする高周波回路。