JP6853803B2 - 共振器及びフィルタ - Google Patents

Description

本発明は、共振器及びフィルタに関する。

誘電体基板の一方の主面側に形成された遮蔽導体に対向するストリップ線路と、一端が誘電体基板の他方の主面側に形成された遮蔽導体に接続され、他端がストリップ線路に接続されたビア電極とを有する共振器が提案されている。特許文献１に開示された共振器では、比誘電率が互いに異なる複数の領域によって誘電体基板が構成されている。特許文献１に開示された共振器では、伝送線路のインピーダンスにステップ状の変化を持たせることができるため、伝送線路の短縮を図ることができ、ひいては小型化に寄与することができる。

特表２０１１−５０７３１２号公報

しかしながら、特許文献１に記載された共振器では、電気的特性のばらつきが大きくなり、また、必ずしも十分に良好なＱ値が得られないことが考えられる。

本発明の目的は、電気的特性のばらつきが小さくＱ値の良好な共振器及びその共振器を用いたフィルタを提供することにある。

本発明の一態様による共振器は、第１誘電体層と、前記第１誘電体層に接するとともに前記第１誘電体層より比誘電率が高い第２誘電体層とを含む誘電体基板と、前記誘電体基板のうちの前記第１誘電体層が位置する側である一方の主面側に形成された第１遮蔽導体と、前記第１遮蔽導体に対向する第１ストリップ線路であって、前記第１遮蔽導体と前記第１ストリップ線路との間に前記第１誘電体層の一部が挟まれるように前記誘電体基板内に形成された第１ストリップ線路と、少なくとも前記第２誘電体層内に形成され、一端が前記第１ストリップ線路に接続されたビア電極部とを有し、前記第１ストリップ線路は、前記第１誘電体層内に埋め込まれている。
本発明の他の態様による共振器は、第１誘電体層と、前記第１誘電体層より比誘電率が高い第２誘電体層とを含む誘電体基板と、前記誘電体基板のうちの前記第１誘電体層が位置する側である一方の主面側に形成された第１遮蔽導体と、前記第１遮蔽導体に対向する第１ストリップ線路であって、前記第１遮蔽導体と前記第１ストリップ線路との間に前記第１誘電体層の一部が挟まれるように前記誘電体基板内に形成された第１ストリップ線路と、少なくとも前記第２誘電体層内に形成され、一端が前記第１ストリップ線路に接続されたビア電極部とを有し、前記誘電体基板の他方の主面側に形成された第２遮蔽導体を更に有し、前記ビア電極部の他端は、前記第２遮蔽導体に接続されており、前記誘電体基板は、第３誘電体層を更に含み、前記第３誘電体層は、前記第２誘電体層より比誘電率が低く、前記第２誘電体層と前記第２遮蔽導体との間に少なくとも位置し、前記ビア電極部は、前記第３誘電体層内に更に形成されている。
本発明の更に他の態様による共振器は、第１誘電体層と、前記第１誘電体層より比誘電率が高い第２誘電体層とを含む誘電体基板と、前記誘電体基板のうちの前記第１誘電体層が位置する側である一方の主面側に形成された第１遮蔽導体と、前記第１遮蔽導体に対向する第１ストリップ線路であって、前記第１遮蔽導体と前記第１ストリップ線路との間に前記第１誘電体層の一部が挟まれるように前記誘電体基板内に形成された第１ストリップ線路と、少なくとも前記第２誘電体層内に形成され、一端が前記第１ストリップ線路に接続されたビア電極部とを有し、前記誘電体基板の他方の主面側に形成された第２遮蔽導体を更に有し、前記誘電体基板は、第３誘電体層を更に含み、前記第３誘電体層は、前記第２誘電体層より比誘電率が低く、前記第２誘電体層と前記第２遮蔽導体との間に少なくとも位置し、前記誘電体基板内に形成され、前記第２遮蔽導体に対向する第２ストリップ線路を更に有し、前記第２遮蔽導体と前記第２ストリップ線路との間に前記第３誘電体層の一部が挟まれている。

本発明によれば、電気的特性のばらつきが小さくＱ値の良好な共振器及びその共振器を用いたフィルタを提供することができる。

第１実施形態による共振器を示す斜視図である。 図２Ａ及び図２Ｂは、第１実施形態による共振器を示す断面図である。 図３Ａ及び図３Ｂは、第１ビア電極及び第２ビア電極の配置の例を示す平面図である。 図４Ａ及び図４Ｂは、第１実施形態による共振器の等価回路を示す図である。 図５Ａ及び図５Ｂは、第１実施形態の変形例による共振器を示す断面図である。 第２実施形態による共振器を示す斜視図である。 図７Ａ及び図７Ｂは、第２実施形態による共振器を示す断面図である。 図８Ａ及び図８Ｂは、第２実施形態の変形例による共振器を示す断面図である。 第３実施形態による共振器を示す斜視図である。 図１０Ａ及び図１０Ｂは、第３実施形態による共振器を示す断面図である。 第３実施形態による共振器の等価回路を示す図である。 第４実施形態によるフィルタを示す斜視図である。 第４実施形態によるフィルタを示す断面図である。 第４実施形態によるフィルタの等価回路を示す図である。

本発明に係る共振器及びフィルタについて、好適な実施形態を挙げ、添付の図面を参照して以下に詳細に説明する。

［第１実施形態］
第１実施形態による共振器について図面を用いて説明する。図１は、本実施形態による共振器を示す斜視図である。図２Ａ及び図２Ｂは、本実施形態による共振器を示す断面図である。図２Ａは、図１のＩＩＡ−ＩＩＡ線に対応している。図２Ｂは、図１のＩＩＢ−ＩＩＢ線に対応している。

図１に示すように、本実施形態による共振器１０は、誘電体基板１４を有する。誘電体基板１４は、例えば直方体状に形成されている。誘電体基板１４は、誘電体層１５Ａと、誘電体層（第１誘電体層）１５Ａより比誘電率が高い誘電体層（第２誘電体層）１５Ｂとを含む。誘電体層１５Ａは、比誘電率が比較的低い複数の誘電体材料を積層することにより構成されている。より具体的には、誘電体層１５Ａは、比誘電率が比較的低い複数のセラミックスシート（誘電体セラミックスシート）を積層することにより構成されている。誘電体層１５Ｂは、比誘電率が比較的高い複数の誘電体材料を積層することにより構成されている。より具体的には、誘電体層１５Ｂは、比誘電率が比較的高い複数のセラミックスシートを積層することにより構成されている。各々のセラミックスシートの厚さは、例えば、３０μｍ〜６０μｍ程度とすることができるが、これに限定されるものではない。誘電体層１５Ａの厚さは、例えば２００μｍ〜２５０μｍ程度とすることができるが、これに限定されるものではない。誘電体基板１４の厚さは、例えば１．５ｍｍ〜２．０ｍｍ程度とすることができるが、これに限定されるものではない。

誘電体基板１４のうちの誘電体層１５Ａが位置する側である一方の主面側、即ち、図１における誘電体基板１４の上側には、上部遮蔽導体（遮蔽導体、第１遮蔽導体）１２Ａが形成されている。誘電体基板１４のうちの他方の主面側、即ち、図１における誘電体基板１４の下側には、下部遮蔽導体（遮蔽導体、第２遮蔽導体）１２Ｂが形成されている。

共振器１０は、上部遮蔽導体１２Ａに対向するストリップ線路（第１ストリップ線路）１８Ａを更に有する。ストリップ線路１８Ａは、上部遮蔽導体１２Ａとストリップ線路１８Ａとの間に誘電体層１５Ａの一部が挟まれるように、誘電体基板１４内に形成されている。ストリップ線路１８Ａは、誘電体層１５Ａ内に埋め込まれている。ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間隔は、例えば１００μｍ前後とすることができるが、これに限定されるものではない。

共振器１０は、誘電体基板１４内に形成されたビア電極部２０を更に有する。ビア電極部２０は、隣接して形成された第１ビア電極部２０Ａと第２ビア電極部２０Ｂとを有する。ビア電極部２０は、少なくとも誘電体層１５Ｂ内に形成されている。ビア電極部２０の一端は、ストリップ線路１８Ａに接続されている。より具体的には、ビア電極部２０の一端は、誘電体層１５Ａ内においてストリップ線路１８Ａに接続されている。ビア電極部２０の他端は、下部遮蔽導体１２Ｂに接続されている。このように、ビア電極部２０は、ストリップ線路１８Ａから下部遮蔽導体１２Ｂにかけて形成されている。ビア電極部２０とストリップ線路１８Ａとにより、構造体１６が構成されている。

誘電体基板１４の４つの側面のうちの第１側面１４ａには、第１入出力端子２２Ａが形成されている。第１側面１４ａに対向する第２側面１４ｂには、第２入出力端子２２Ｂが形成されている。誘電体基板１４の４つの側面のうちの第３側面１４ｃには、第１側面遮蔽導体（遮蔽導体）１２Ｃａが形成されている。第３側面１４ｃに対向する第４側面１４ｄには、第２側面遮蔽導体（遮蔽導体）１２Ｃｂが形成されている。誘電体基板１４内において、第１ビア電極部２０Ａは第１側面遮蔽導体１２Ｃａ側に位置し、第２ビア電極部２０Ｂは第２側面遮蔽導体１２Ｃｂ側に位置している。

第１ビア電極部２０Ａは、複数の第１ビア電極２４ａから構成されている。第２ビア電極部２０Ｂは、複数の第２ビア電極２４ｂから構成されている。第１ビア電極２４ａ及び第２ビア電極２４ｂは、誘電体基板１４に形成されたビアホールにそれぞれ埋め込まれている。第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間に他のビア電極部は存在しない。

図３Ａ及び図３Ｂは、第１ビア電極２４ａ及び第２ビア電極２４ｂの配置の例を示す平面図である。図３Ａは、仮想の楕円３７の輪郭線の一部に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂが配置されている例を示している。図３Ｂは、仮想のトラック形状３８の輪郭線の一部に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂが配置されている例を示している。

図３Ａに示す例においては、複数の第１ビア電極２４ａは、上面から見たとき、仮想の楕円３７の輪郭線の一部を構成する仮想の第１湾曲線２８ａに沿って配置されている。また、図３Ａに示す例においては、複数の第２ビア電極２４ｂは、上面から見たとき、仮想の楕円３７の輪郭線の一部を構成する仮想の第２湾曲線２８ｂに沿って配置されている。図３Ｂに示す例においては、複数の第１ビア電極２４ａは、上面から見たとき、仮想のトラック形状３８の輪郭線の一部を構成する仮想の第１湾曲線２８ａに沿って配置されている。また、図３Ｂに示す例においては、複数の第２ビア電極２４ｂは、上面から見たとき、仮想のトラック形状３８の輪郭線の一部を構成する仮想の第２湾曲線２８ｂに沿って配置されている。

仮想の楕円３７の輪郭線又は仮想のトラック形状３８の輪郭線に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂを配置しているのは、以下のような理由によるものである。即ち、共振器１０を多段化してフィルタを構成する場合において、ビア電極部２０の径を単に大きくすると、共振器１０間に発生する電気壁と共振器１０との間の距離が小さくなるため、Ｑ値の劣化を招く。これに対し、ビア電極部２０を楕円形にし、当該楕円形の短軸方向に共振器１０を多段化すれば、ビア電極部２０間の距離が互いに長くなるため、Ｑ値の劣化を抑制することができる。また、ビア電極部２０をトラック形状３８にし、当該トラック形状３８の直線部の長手方向に垂直な方向に共振器１０を多段化すれば、ビア電極部２０間の距離が互いに長くなるため、Ｑ値の劣化を抑制することができる。このような理由により、本実施形態では、仮想の楕円３７の輪郭線又は仮想のトラック形状３８の輪郭線に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂを配置している。

また、仮想の楕円３７の端部、即ち、仮想の楕円３７のうちの曲率の大きい両端部に第１ビア電極２４ａ及び第２ビア電極２４ｂをそれぞれ配置しているのは、以下のような理由によるものである。また、仮想のトラック形状３８の半円部に第１ビア電極２４ａ及び第２ビア電極２４ｂをそれぞれ配置しているのは、以下のような理由によるものである。即ち、高周波電流は、仮想の楕円３７の端部、即ち、仮想の楕円３７のうちの曲率の大きい両端部に集中する。また、高周波電流は、仮想のトラック形状３８の両端部、即ち、仮想のトラック形状３８の半円部に集中する。このため、仮想の楕円３７又は仮想のトラック形状３８の両端部以外の部分にビア電極２４ａ、２４ｂを配置しないようにしても、Ｑ値の大幅な低下を招くことはない。また、ビア電極２４ａ、２４ｂの数を減らせば、ビアを形成するために要する時間を短縮することができるため、スループットの向上を実現することができる。また、ビア電極２４ａ、２４ｂの数を減らせば、ビアに埋め込まれる銀等の材料を減らし得るため、コストダウンを実現することもできる。また、第１ビア電極部２０Ａと第２ビア電極部２０Ｂ間には、電磁界が比較的疎である領域が形成されるため、当該領域に結合調整等のためのストリップ線路を形成することも可能である。このような観点から、本実施形態では、仮想の楕円３７又は仮想のトラック形状３８の両端部に第１ビア電極２４ａ及び第２ビア電極２４ｂを配置している。

共振器１０は、誘電体基板１４内に形成された第１入出力線路２６Ａ及び第２入出力線路２６Ｂを更に有する。第１入出力線路２６Ａは、第１入出力端子２２Ａに接続されている。第２入出力線路２６Ｂは、第２入出力端子２２Ｂに接続されている。第１入出力線路２６Ａ及び第２入出力線路２６Ｂは、例えば誘電体層１５Ａ内に埋め込まれている。第１入出力線路２６Ａは、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間におけるストリップ線路１８Ａの下方の位置から第１入出力端子２２Ａに延在している。第２入出力線路２６Ｂは、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間におけるストリップ線路１８Ａの下方の位置から第２入出力端子２２Ｂに延在している。

ビア電極部２０と、第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂとは、半同軸共振器のように振る舞う。ビア電極部２０に流れる電流の向きと第１側面遮蔽導体１２Ｃａに流れる電流の向きとは逆となり、また、ビア電極部２０に流れる電流の向きと第２側面遮蔽導体１２Ｃｂに流れる電流の向きとは逆となる。このため、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂによって囲まれた部分に電磁界を閉じ込めることができ、放射による損失を小さくすることができ、且つ、外部への影響を小さくすることができる。共振時のあるタイミングにおいては、上部遮蔽導体１２Ａの中心から上部遮蔽導体１２Ａの面全体に拡散するように電流が流れる。この際、下部遮蔽導体１２Ｂには、下部遮蔽導体１２Ｂの面全体から下部遮蔽導体１２Ｂの中心に向かって集中するように電流が流れる。また、共振時の他のタイミングにおいては、下部遮蔽導体１２Ｂの中心から下部遮蔽導体１２Ｂの面全体に拡散するように電流が流れる。この際、上部遮蔽導体１２Ａには、上部遮蔽導体１２Ａの面全体から上部遮蔽導体１２Ａの中心に向かって集中するように電流が流れる。上部遮蔽導体１２Ａ又は下部遮蔽導体１２Ｂの面全体に拡散するように流れる電流は、そのまま第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂにも同様に流れる。即ち、線幅の広い導体に電流が流れる。線幅の広い導体は抵抗成分が少ないため、Ｑ値の劣化は小さい。第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂは、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂとともに、ＴＥＭ波の共振器を実現する。即ち、第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂは、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂを参照したＴＥＭ波の共振器を実現する。ストリップ線路１８Ａは、開放端容量を形成する役割を果たす。本実施形態による共振器１０は、λ／４共振器として動作し得る。

図４Ａ及び図４Ｂは、本実施形態による共振器１０の等価回路を示す図である。図４Ａに示すように、第１ビア電極部２０Ａからストリップ線路１８Ａの入出力部分（Ｉ／Ｏ）にかけて第１λ／４共振器３４Ａが構成されている。また、第２ビア電極部２０Ｂからストリップ線路１８Ａの入出力部分（Ｉ／Ｏ）にかけて第２λ／４共振器３４Ｂが構成されている。このため、図４Ｂに示すように、第１λ／４共振器３４Ａと第２λ／４共振器３４Ｂには常に同相の電流ｉが流れることとなる。第１λ／４共振器３４Ａと第２λ／４共振器３４Ｂとに流れる電流ｉが同相であるため、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間の領域は電磁界が疎の状態となる。このため、本実施形態では、不要な結合を抑制しつつ、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間にストリップ線路を配置することが可能となる。

ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の距離は、製造プロセスに起因して、ばらつき得る。また、ストリップ線路１８Ａの線幅も、製造プロセスに起因して、ばらつき得る。ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間に比誘電率が比較的高い誘電体層を存在させた場合、以下のようになる。即ち、このような場合、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の距離のばらつきに応じて、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量が大きく変化する。また、このような場合、ストリップ線路１８の線幅のばらつきに応じて、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量が大きく変化する。これに対し、本実施形態では、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間に比誘電率が比較的低い誘電体層１５Ａが存在している。ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間に比誘電率が比較的低い誘電体層１５Ａが存在しているため、本実施形態では、以下のようになる。即ち、本実施形態では、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の距離がある程度ばらついたとしても、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量の変化は小さくてすむ。また、本実施形態では、ストリップ線路１８の線幅がばらついたとしても、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量の変化は小さくてすむ。従って、本実施形態によれば、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間に比誘電率が比較的高い誘電体層を存在させた場合と比較して、電気的特性のばらつきを低減することが可能となる。

本実施形態のような構造の共振器１０においては、ビア電極部２０の長さと、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量とによって、共振周波数がほぼ決定される。ビア電極部２０の長さが長くなるほど、共振周波数は低下する傾向にある。また、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量が大きくなるほど、共振周波数は低下する傾向にある。共振周波数が同じ場合、ビア電極部２０の長さがより長い方が共振器１０のＱ値が高い。ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間に比誘電率が比較的高い誘電体層を存在させた場合には、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量が増加する。ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量が増加した場合において、所望の共振周波数を得るためには、例えばビア電極部２０の長さを短くすることが考えられる。しかし、ビア電極部２０の長さを短くした場合には、Ｑ値が低下してしまう。ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量の増加を防止すべく、ストリップ線路１８の面積を小さくすることも考えられる。しかし、ストリップ線路１８の面積を小さくした場合には、共振器１０間に備えられる結合容量電極等のパターンのレイアウトに制限が生じる場合がある。また、複数のビア電極２４ａ、２４ｂを用いて共振器１０を構成する場合には、十分に大きい面積のストリップ線路１８が必要であり、このような場合には、ストリップ線路１８の面積を小さくすることは困難である。これに対し、本実施形態によれば、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間に比誘電率が比較的低い誘電体層１５Ａが存在しているため、上記のような問題を回避し得る。

また、本実施形態では、ビア電極部２０が比誘電率の比較的高い誘電体層１５Ｂに埋め込まれているため、当該部分において波長短縮効果が得られる。このため、本実施形態によれば、伝送線路を短縮することができ、共振器１０の小型化に寄与することができる。また、波長短縮効果によってビア電極部２０の長さを短くすることが可能となるため、共振器１０のサイズを変更しない場合には、ストリップ線路１８と上部遮蔽導体１２Ａとの間隔を大きくすることができる。ストリップ線路１８と上部遮蔽導体１２Ａとの間隔を大きくすると、ストリップ線路１８と上部遮蔽導体１２Ａとの間における静電容量を小さくすることができるため、共振器１０のＱ値を向上することができる。

本実施形態による共振器１０の評価結果について以下に説明する。

参考例１による共振器では、誘電体基板１４を比誘電率が比較的低い誘電体材料のみによって構成した。参考例１による共振器の無負荷Ｑ値を測定したところ、約４１２であった。

参考例２による共振器では、誘電体基板１４を比誘電率が比較的高い誘電体材料のみによって構成した。参考例２による共振器の無負荷Ｑ値を測定したところ、約４０４であった。

参考例３による共振器では、比誘電率が比較的高い誘電体材料によって誘電体層１５Ａを構成し、比誘電率が比較的低い誘電体材料によって誘電体層１５Ｂを構成した。即ち、参考例３では、特許文献１に対応する構成とした。参考例３による共振器の無負荷Ｑ値を測定したところ、約４１５であった。

実施例、即ち、本実施形態による共振器１０の無負荷Ｑ値を測定したところ、約４４９であった。このことから、本実施形態によれば、参考例１〜３と比較して、無負荷Ｑ値を向上させ得ることが分かる。

このように、本実施形態によれば、比誘電率が比較的低い誘電体層１５Ａの一部が上部遮蔽導体１２Ａとストリップ線路１８Ａとの間に挟まれている。このため、本実施形態によれば、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の距離がある程度ばらついたとしても、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量の変化は小さくてすむ。また、本実施形態によれば、ストリップ線路１８Ａの線幅がある程度ばらついたとしても、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量の変化は小さくてすむ。このため、本実施形態によれば、電気的特性のばらつきを低減することができる。

また、本実施形態によれば、ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間に比誘電率が比較的低い誘電体層１５Ａが存在しているため、ストリップ線路１８の面積を大きく確保することができる。このため、本実施形態によれば、共振器１０間に備えられる結合容量電極等のパターンのレイアウトの自由度を高くすることができる。また、ストリップ線路１８の面積を大きく確保することにより、複数のビア電極２４ａ、２４ｂを用いた共振器１０を実現することができる。このため、本実施形態によれば、Ｑ値の高い良好な共振器１０を得ることができる。

しかも、本実施形態によれば、ビア電極部２０が比誘電率の比較的高い誘電体層１５Ｂに埋め込まれているため、当該部分において波長短縮効果が得られる。このため、本実施形態によれば、伝送線路を短縮することができ、共振器１０の小型化に寄与することができる。また、波長短縮効果によってビア電極部２０の長さを短くすることが可能となるため、共振器１０のサイズを変更しない場合には、ストリップ線路１８と上部遮蔽導体１２Ａとの間隔を大きくすることができる。ストリップ線路１８と上部遮蔽導体１２Ａとの間隔を大きくすると、ストリップ線路１８と上部遮蔽導体１２Ａとの間における静電容量を小さくすることができるため、共振器１０のＱ値の向上に寄与することができる。

（変形例）
本実施形態の変形例による共振器について図５Ａ及び図５Ｂを用いて説明する。図５Ａ及び図５Ｂは、本変形例による共振器を示す断面図である。

本変形例では、比誘電率が比較的高い誘電体層１５Ｂの上面側と下面側の両方に比誘電率が比較的低い誘電体層１５Ａｕ、１５Ａｄがそれぞれ備えられている。誘電体基板１４のうちの誘電体層１５Ａｕが位置する側である一方の主面側、即ち、図５Ａ及び図５Ｂにおける誘電体基板１４の上側には、上部遮蔽導体１２Ａが位置している。誘電体基板１４のうちの誘電体層１５Ａｄが位置する側である他方の主面側、即ち、図５Ａ及び図５Ｂにおける誘電体基板１４の下側には、下部遮蔽導体１２Ｂが位置している。誘電体層１５Ａｕの厚さは、図１〜図２Ｂを用いて上述した誘電体層１５Ａと同様に、例えば２００μｍ〜２５０μｍ程度とすることができるが、これに限定されるものではない。誘電体基板１４の厚さは、図１〜図２Ｂを用いて上述した誘電体基板１４と同様に、例えば１．５ｍｍ〜２．０ｍｍ程度とすることができるが、これに限定されるものではない。誘電体層１５Ａｄの厚さは、例えば２００μｍ〜３００μｍ程度とすることができるが、これに限定されるものではない。

本変形例では、比誘電率が比較的低い誘電体層１５Ａｄが、比誘電率が比較的高い誘電体層１５Ｂと下部遮蔽導体１２Ｂとの間に存在しているため、下部遮蔽導体１２Ｂの周囲の部材のインピーダンスを高くすることができる。本変形例では、短絡端側のインピーダンスが高くなり、開放端側のインピーダンスが低くなるような、ステップ状のインピーダンス変化が得られる。このため、本変形例によれば、共振器１０の小型化に寄与することができる。

［第２実施形態］
第２実施形態による共振器について図面を用いて説明する。図６は、本実施形態による共振器を示す斜視図である。図７Ａ及び図７Ｂは、本実施形態による共振器を示す断面図である。図７Ａは、図６のＶＩＩＡ−ＶＩＩＡ線に対応している。図７Ｂは、図６のＶＩＩＢ−ＶＩＩＢ線に対応している。第１実施形態による共振器と同様の構成要素には同一の符号を付し、説明を省略し又は簡略にする。

本実施形態による共振器１０Ａでは、上部遮蔽導体１２Ａに対向するストリップ線路１８Ａ（図１参照）は形成されていない一方、下部遮蔽導体１２Ｂに対向する下部ストリップ線路１８Ｂが形成されている。そして、本実施形態では、誘電体基板１４のうちの上部遮蔽導体１２Ａが形成されている一方の主面側、即ち、図６における上面側に比誘電率が比較的高い誘電体層１５Ｂが備えられている。また、本実施形態では、誘電体基板１４のうちの下部遮蔽導体１２Ｂが形成されている他方の主面側、即ち、図６における下面側に比誘電率が比較的低い誘電体層１５Ａが備えられている。下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間には、比誘電率が比較的低い誘電体層１５Ａの一部が存在している。下部ストリップ線路１８Ｂは、誘電体層１５Ａ内に埋め込まれている。誘電体層１５Ａの厚さは、第１実施形態と同様に、例えば２００μｍ〜２５０μｍ程度とすることができるが、これに限定されるものではない。誘電体基板１４の厚さは、第１実施形態と同様に、例えば１．５ｍｍ〜２．０ｍｍ程度とすることができるが、これに限定されるものではない。下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間隔は、例えば１００μｍ前後とすることができるが、これに限定されるものではない。

本実施形態では、ビア電極部２０の一端は、下部ストリップ線路１８Ｂに接続されている。より具体的には、ビア電極部２０の一端は、誘電体層１５Ａ内において下部ストリップ線路１８Ｂに接続されている。ビア電極部２０の他端は、上部遮蔽導体１２Ａに接続されている。このように、ビア電極部２０は、下部ストリップ線路１８Ｂから上部遮蔽導体１２Ａにかけて形成されている。ビア電極部２０と下部ストリップ線路１８Ｂとにより、構造体１６が構成されている。

本実施形態では、第１入出力端子２２Ａが、第１接続線路３２ａを介して上部遮蔽導体１２Ａに結合されている。また、本実施形態では、第２入出力端子２２Ｂが、第２接続線路３２ｂを介して上部遮蔽導体１２Ａに結合されている。

第１実施形態による共振器１０の場合と同様に、ビア電極部２０と、第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂとは、半同軸共振器のように振る舞う。ビア電極部２０に流れる電流の向きと第１側面遮蔽導体１２Ｃａに流れる電流の向きとは逆となり、また、ビア電極部２０に流れる電流の向きと第２側面遮蔽導体１２Ｃｂに流れる電流の向きとは逆となる。このため、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂによって囲まれた部分に電磁界を閉じ込めることができ、放射による損失を小さくすることができ、且つ、外部への影響を小さくすることができる。共振時のあるタイミングにおいては、上部遮蔽導体１２Ａの中心から上部遮蔽導体１２Ａの面全体に拡散するように電流が流れる。この際、下部遮蔽導体１２Ｂには、下部遮蔽導体１２Ｂの面全体から下部遮蔽導体１２Ｂの中心に向かって集中するように電流が流れる。また、共振時の他のタイミングにおいては、下部遮蔽導体１２Ｂの中心から下部遮蔽導体１２Ｂの面全体に拡散するように電流が流れる。この際、上部遮蔽導体１２Ａには、上部遮蔽導体１２Ａの面全体から上部遮蔽導体１２Ａの中心に向かって集中するように電流が流れる。上部遮蔽導体１２Ａ又は下部遮蔽導体１２Ｂの面全体に拡散するように流れる電流は、そのまま第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂにも同様に流れる。即ち、線幅の広い導体に電流が流れる。線幅の広い導体は抵抗成分が少ないため、Ｑ値の劣化は小さい。ストリップ線路１８Ｂは、開放端容量を形成する役割を果たす。ビア電極部２０は、下部ストリップ線路１８Ｂとともに、λ／４共振器を構成する。従って、本実施形態による共振器１０Ａは、λ／４共振器として動作し得る。

このように、本実施形態では、第１入出力端子２２Ａが第１接続線路３２ａを介して上部遮蔽導体１２Ａに接続され、第２入出力端子２２Ｂが第２接続線路３２ｂを介して上部遮蔽導体１２Ａに接続されている。そして、本実施形態では、ビア電極部２０の一端が下部ストリップ線路１８Ｂに接続され、ビア電極部２０の他端が上部遮蔽導体１２Ａに接続されている。そして、本実施形態では、下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間に比誘電率が比較的低い誘電体層１５Ａの一部が挟まれている。本実施形態では、比誘電率が比較的低い誘電体層１５Ａの一部が下部遮蔽導体１２Ｂと下部ストリップ線路１８Ｂとの間に挟まれているため、以下のようになる。即ち、本実施形態によれば、下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間の距離がある程度ばらついたとしても、下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間の静電容量の変化は小さくてすむ。このため、本実施形態においても、電気的特性のばらつきを低減することができる。

また、本実施形態によれば、ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間に比誘電率が比較的低い誘電体層１５Ａが存在しているため、ストリップ線路１８の面積を大きく確保することができる。このため、本実施形態によれば、共振器１０Ａ間に備えられる結合容量電極等のパターンのレイアウトの自由度を高くすることができる。また、ストリップ線路１８Ｂの面積を大きく確保することにより、複数のビア電極２４ａ、２４ｂを用いた共振器１０Ａを実現することができる。このため、本実施形態によれば、Ｑ値の高い良好な共振器１０Ａを得ることができる。

また、本実施形態においても、ビア電極部２０が比誘電率の比較的高い誘電体層１５Ｂに埋め込まれているため、当該部分において波長短縮効果が得られる。このため、本実施形態においても、伝送線路を短縮することができ、共振器１０Ａの小型化に寄与することができる。また、波長短縮効果によってビア電極部２０の長さを短くすることが可能となるため、共振器１０Ａのサイズを変更しない場合には、ストリップ線路１８と上部遮蔽導体１２Ａとの間隔を大きくすることができる。ストリップ線路１８と上部遮蔽導体１２Ａとの間隔を大きくすると、ストリップ線路１８と上部遮蔽導体１２Ａとの間における静電容量を小さくすることができるため、共振器１０ＡのＱ値の向上に寄与することができる。

（変形例）
本実施形態の変形例による共振器について図８Ａ及び図８Ｂを用いて説明する。図８Ａ及び図８Ｂは、本変形例による共振器を示す断面図である。

本変形例では、比誘電率が比較的高い誘電体層１５Ｂの上面側と下面側の両方に比誘電率が比較的低い誘電体層１５Ａｕ、１５Ａｄがそれぞれ備えられている。誘電体基板１４のうちの誘電体層１５Ａｕが位置する側である一方の主面側、即ち、図８Ａ及び図８Ｂにおける誘電体基板１４の上側には、上部遮蔽導体１２Ａが位置している。誘電体基板１４のうちの誘電体層１５Ａｄが位置する側である他方の主面側、即ち、図８Ａ及び図８Ｂにおける誘電体基板１４の下側には、下部遮蔽導体１２Ｂが位置している。誘電体層１５Ａｄの厚さは、図１及び図２Ｂを用いて上述した誘電体層１５Ａと同様に、例えば２００μｍ〜２５０μｍ程度とすることができるが、これに限定されるものではない。誘電体基板１４の厚さは、図６〜図７Ｂを用いて上述した誘電体基板１４と同様に、例えば１．５ｍｍ〜２．０ｍｍ程度とすることができるが、これに限定されるものではない。誘電体層１５Ａｕの厚さは、例えば２００μｍ〜３００μｍ程度とすることができるが、これに限定されるものではない。

本変形例では、比誘電率が比較的低い誘電体層１５Ａｕが、比誘電率が比較的高い誘電体層１５Ｂと上部遮蔽導体１２Ａとの間に存在しているため、上部遮蔽導体１２Ａの周囲の部材のインピーダンスを高くすることができる。本変形例では、短絡端側のインピーダンスが高くなり、開放端側のインピーダンスが低くなるような、ステップ状のインピーダンス変化が得られる。このため、本変形例によれば、共振器１０Ａの小型化に寄与することができる。

［第３実施形態］
第３実施形態による共振器について図面を用いて説明する。図９は、本実施形態による共振器を示す斜視図である。図１０Ａ及び図１０Ｂは、本実施形態による共振器を示す断面図である。図１０Ａは、図９のＸＡ−ＸＡ線に対応している。図１０Ｂは、図９のＸＢ−ＸＢ線に対応している。第１又は第２実施形態による共振器と同様の構成要素には同一の符号を付し、説明を省略し又は簡略にする。

本実施形態による共振器１０Ｂでは、比誘電率が比較的高い誘電体層１５Ｂの上面側と下面側の両方に比誘電率が比較的低い誘電体層１５Ａｕ、１５Ａｄがそれぞれ備えられている。誘電体基板１４のうちの誘電体層１５Ａｕが位置する側である一方の主面側、即ち、図９における誘電体基板１４の上側には、上部遮蔽導体１２Ａが位置している。誘電体基板１４のうちの誘電体層１５Ａｄが位置する側である他方の主面側、即ち、図９における誘電体基板１４の下側には、下部遮蔽導体１２Ｂが位置している。誘電体層１５Ａｕ、１５Ａｄの厚さは、第１及び第２実施形態において上述した誘電体層１５Ａと同様に、例えば２００μｍ〜２５０μｍ程度とすることができるが、これに限定されるものではない。誘電体基板１４の厚さは、第１及び第２実施形態において上述した誘電体基板１４と同様に、例えば１．５ｍｍ〜２．０ｍｍ程度とすることができるが、これに限定されるものではない。

本実施形態では、上部遮蔽導体１２Ａに対向する上部ストリップ線路（ストリップ線路）１８Ａと、下部遮蔽導体１２Ｂに対向する下部ストリップ線路（ストリップ線路）１８Ｂとが形成されている。上部ストリップ線路１８Ａは、上部遮蔽導体１２Ａと上部ストリップ線路１８Ａとの間に誘電体層１５Ａｕの一部が挟まれるように、誘電体基板１４内に形成されている。下部ストリップ線路１８Ｂは、下部遮蔽導体１２Ｂと下部ストリップ線路１８Ｂとの間に誘電体層１５Ａｄの一部が挟まれるように、誘電体基板１４内に形成されている。上部ストリップ線路１８Ａは、誘電体層１５Ａｕ内に埋め込まれている。下部ストリップ線路１８Ｂは、誘電体層１５Ａｄ内に埋め込まれている。上部ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間隔は、例えば１００μｍ前後とすることができるが、これに限定されるものではない。また、下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間隔は、例えば１００μｍ前後とすることができるが、これに限定されるものではない。

本実施形態では、ビア電極部２０の一端は、上部ストリップ線路１８Ａに接続されており、ビア電極部２０の他端は、下部ストリップ線路１８Ｂに接続されている。より具体的には、ビア電極部２０の一端は、誘電体層１５Ａｕ内において上部ストリップ線路１８Ａに接続されており、ビア電極部２０の他端は、誘電体層１５Ａｄ内において下部ストリップ線路１８Ｂに接続されている。このように、ビア電極部２０は、上部ストリップ線路１８Ａから下部ストリップ線路１８Ｂにかけて形成されている。ビア電極部２０とストリップ線路１８Ａ、１８Ｂとにより、構造体１６が構成されている。

本実施形態では、第１入出力端子２２Ａが第１接続線路３２ａを介して上部遮蔽導体１２Ａに結合されており、第２入出力端子２２Ｂが第２接続線路３２ｂを介して上部遮蔽導体１２Ａに結合されている。

第１及び第２実施形態による共振器１０、１０Ａの場合と同様に、ビア電極部２０と、第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂとは、半同軸共振器のように振る舞う。ビア電極部２０に流れる電流の向きと第１側面遮蔽導体１２Ｃａに流れる電流の向きとは逆となり、また、ビア電極部２０に流れる電流の向きと第２側面遮蔽導体１２Ｃｂに流れる電流の向きとは逆となる。このため、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂによって囲まれた部分に電磁界を閉じ込めることができ、放射による損失を小さくすることができ、且つ、外部への影響を小さくすることができる。共振時のあるタイミングにおいては、上部遮蔽導体１２Ａの中心から上部遮蔽導体１２Ａの面全体に拡散するように電流が流れる。この際、下部遮蔽導体１２Ｂには、下部遮蔽導体１２Ｂの面全体から下部遮蔽導体１２Ｂの中心に向かって集中するように電流が流れる。また、共振時の他のタイミングにおいては、下部遮蔽導体１２Ｂの中心から下部遮蔽導体１２Ｂの面全体に拡散するように電流が流れる。この際、上部遮蔽導体１２Ａには、上部遮蔽導体１２Ａの面全体から上部遮蔽導体１２Ａの中心に向かって集中するように電流が流れる。上部遮蔽導体１２Ａ又は下部遮蔽導体１２Ｂの面全体に拡散するように流れる電流は、そのまま第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂにも同様に流れる。即ち、線幅の広い導体に電流が流れる。線幅の広い導体は抵抗成分が少ないため、Ｑ値の劣化は小さい。

本実施形態では、ビア電極部２０が上部遮蔽導体１２Ａにも下部遮蔽導体１２Ｂにも導通していない。ビア電極部２０に接続された上部ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間には、静電容量（開放端容量）が存在する。また、ビア電極部２０に接続された下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間にも、静電容量が存在する。ビア電極部２０は、上部ストリップ線路１８Ａ及び下部ストリップ線路１８Ｂとともに、λ／２共振器を構成する。

第１及び第２実施形態のようなλ／４共振器においては、共振時に、ビア電極部２０と遮蔽導体１２Ａ、１２Ｂとが接している部分、即ち、短絡部に電流が集中する。ビア電極部２０と遮蔽導体１２Ａ、１２Ｂとが接している部分は、電流の経路が垂直に曲がる部分である。電流の経路が大きく曲がる箇所に電流が集中することは、Ｑ値の低下をもたらし得る。短絡部への電流の集中を解消することによりＱ値を向上すべく、電流経路の断面積を大きくすることも考えられる。例えば、ビア径を大きくすることや、ビアの本数を増やすことが考えられる。しかし、このようにした場合には、共振器の大きさが大きくなってしまい、共振器の小型化の要請を満たし得ない。これに対し、本実施形態では、ビア電極部２０が上部遮蔽導体１２Ａにも下部遮蔽導体１２Ｂにも接していない。即ち、本実施形態では、両端開放型のλ／２共振器が構成されている。このため、本実施形態では、局所的な電流の集中が上部遮蔽導体１２Ａ及び下部遮蔽導体１２Ｂに生じることが防止される一方、ビア電極部２０の中心付近に電流を集中させることができる。電流が集中する箇所がビア電極部２０のみであるため、即ち、連続性（直線性）のある箇所に電流が集中するため、本実施形態によれば、Ｑ値を向上させることができる。

図１１は、本実施形態による共振器１０Ｂの等価回路を示す図である。図１１に示すように、下部ストリップ線路１８Ｂの一部と第１ビア電極部２０Ａと上部ストリップ線路１８Ａの一部とを含む第１λ／２共振器３５Ａが構成される。また、図１１に示すように、下部ストリップ線路１８Ｂの他の一部と第２ビア電極部２０Ｂと上部ストリップ線路１８Ａの他の一部とを含む第２λ／２共振器３５Ｂが構成される。第１λ／２共振器３５Ａと第２λ／２共振器３５Ｂには同相の電流が流れる。第１λ／２共振器３５Ａと第２λ／２共振器３５Ｂとに流れる電流が同相であるため、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間の領域は電磁界が疎の状態となる。このため、本実施形態では、不要な結合を抑制しつつ、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間にパターンを配置することが可能となる。

このように、本実施形態では、ビア電極部２０の一端が上部遮蔽導体１２Ａに対向する上部ストリップ線路１８Ａに接続され、ビア電極部２０の他端が下部遮蔽導体１２Ｂに対向する下部ストリップ線路１８Ｂに接続されている。そして、本実施形態では、上部ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間に比誘電率が比較的低い誘電体層１５Ａｕの一部が挟まれ、下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間に比誘電率が比較的低い誘電体層１５Ａｄの一部が挟まれている。本実施形態では、比誘電率が比較的低い誘電体層１５Ａｕの一部が上部遮蔽導体１２Ａと上部ストリップ線路１８Ａとの間に挟まれており、比誘電率が比較的低い誘電体層１５Ａｄの一部が下部遮蔽導体１２Ｂと下部ストリップ線路１８Ｂの間に挟まれている。このため、本実施形態によれば、上部ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の距離がある程度ばらついたとしても、上部ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量の変化は小さくてすむ。また、本実施形態によれば、下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間の距離がある程度ばらついたとしても、下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間の静電容量の変化は小さくてすむ。また、本実施形態によれば、上部ストリップ線路１８Ａの線幅がある程度ばらついたとしても、上部ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間の静電容量の変化は小さくてすむ。また、本実施形態によれば、下部ストリップ線路１８Ｂの線幅がある程度ばらついたとしても、下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間の静電容量の変化は小さくてすむ。このため、本実施形態においても、電気的特性のばらつきを低減することができる。

また、本実施形態によれば、上部ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間に比誘電率が比較的低い誘電体層１５Ａｕが存在しているため、上部ストリップ線路１８Ａの面積を大きく確保することができる。また、本実施形態によれば、下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間に比誘電率が比較的低い誘電体層１５Ａｄが存在しているため、下部ストリップ線路１８Ｂの面積を大きく確保することができる。このため、本実施形態によれば、共振器１０Ｂ間に備えられる結合容量電極等のパターンのレイアウトの自由度を高くすることができる。また、ストリップ線路１８Ａ、１８Ｂの面積を大きく確保することにより、複数のビア電極２４ａ、２４ｂを用いた共振器１０Ｂを実現することができる。このため、本実施形態によれば、Ｑ値の高い良好な共振器１０Ｂを得ることができる。

また、本実施形態においても、ビア電極部２０が比誘電率の比較的高い誘電体層１５Ｂに埋め込まれているため、当該部分において波長短縮効果が得られる。このため、本実施形態においても、伝送線路を短縮することができ、共振器１０Ｂの小型化に寄与することができる。また、波長短縮効果によってビア電極部２０の長さを短くすることが可能となるため、共振器１０Ｂのサイズを変更しない場合には、ストリップ線路１８と上部遮蔽導体１２Ａとの間隔を大きくすることができる。ストリップ線路１８と上部遮蔽導体１２Ａとの間隔を大きくすると、ストリップ線路１８と上部遮蔽導体１２Ａとの間における静電容量を小さくすることができる。このため、本実施形態においても、共振器１０ＢのＱ値の向上に寄与することができる。しかも、本実施形態では、ビア電極部２０が上部遮蔽導体１２Ａにも下部遮蔽導体１２Ｂにも導通していない。このため、本実施形態では、局所的な電流の集中が上部遮蔽導体１２Ａ及び下部遮蔽導体１２Ｂに生じることが防止される一方、ビア電極部２０の中心付近に電流を集中させることができる。電流が集中する箇所がビア電極部２０のみであるため、即ち、連続性（直線性）のある箇所に電流が集中するため、本実施形態によれば、Ｑ値を向上させることができる。

［第４実施形態］
第４実施形態によるフィルタについて図１２〜図１４を用いて説明する。図１２は、本実施形態によるフィルタを示す斜視図である。図１３は、本実施形態によるフィルタを示す断面図である。図１３は、図１２のＸＩＩＩ−ＸＩＩＩ線に対応している。

本実施形態によるフィルタ（誘電体フィルタ）５０は、図１〜図４Ｂを用いて上述した第１実施形態による共振器１０を多段化したものである。ここでは、共振器１０を３段にする場合を例に説明するが、これに限定されるものではない。

フィルタ５０は、誘電体基板１４内に、３つの共振器、即ち、第１共振器５２Ａ（共振器１０）、第２共振器５２Ｂ（共振器１０）及び第３共振器５２Ｃ（共振器１０）を有する。

第１共振器５２Ａ、第２共振器５２Ｂ及び第３共振器５２Ｃは、それぞれ以下のような構成を有する。即ち、第１共振器５２Ａ〜第３共振器５２Ｃは、上部の上部遮蔽導体１２Ａに対向するストリップ線路１８Ａと、ストリップ線路１８Ａから下部遮蔽導体１２Ｂにかけて隣接して形成された第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂとを有する。第１ビア電極部２０Ａは、上述したように、複数の第１ビア電極２４ａから構成されている。また、第２ビア電極部２０Ｂは、上述したように、複数の第２ビア電極２４ｂから構成されている。

第１共振器５２Ａのストリップ線路１８Ａと第１入出力端子２２Ａとの間には、ストリップ線路１８Ａと第１入出力端子２２Ａとを接続する第３接続線路５４Ａが形成されている。また、第２共振器５２Ｂのストリップ線路１８Ａから第１共振器５２Ａに向かって延在するとともに第１共振器５２Ａのストリップ線路１８Ａに容量結合する第１結合調整線路５６Ａが形成されている。第１結合調整線路５６Ａの端部は、第１共振器５２Ａの第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間におけるストリップ線路１８Ａの下方に位置している。

第３共振器５２Ｃのストリップ線路１８Ａと第２入出力端子２２Ｂとの間には、ストリップ線路１８Ａと第２入出力端子２２Ｂとを接続する第４接続線路５４Ｂが形成されている。また、第２共振器５２Ｂのストリップ線路１８Ａから第３共振器５２Ｃに向かって延在するとともに第３共振器５２Ｃのストリップ線路１８Ａに容量結合する第２結合調整線路５６Ｂが形成されている。第２結合調整線路５６Ｂの端部は、第３共振器５２Ｃの第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間におけるストリップ線路１８Ａの下方に位置している。

図１４は、本実施形態によるフィルタの等価回路を示す図である。図１４に示すように、本実施形態によるフィルタ５０では、第１共振器５２Ａと第２共振器５２Ｂとが電磁界結合され、第２共振器５２Ｂと第３共振器５２Ｃとが電磁界結合される。

第１共振器５２Ａ〜第３共振器５２Ｃにおいて、第１ビア電極部２０Ａは、ストリップ線路１８Ａとともに、第１λ／４共振器３４Ａを構成する。また、第１共振器５２Ａ〜第３共振器５２Ｃにおいて、第２ビア電極部２０Ｂは、ストリップ線路１８Ａとともに、第２λ／４共振器３４Ｂを構成する。

本実施形態によれば、電気的特性のばらつきが小さくＱ値の良好な共振器１０がフィルタ５０に備えられている。このため、本実施形態によれば、電気的特性のばらつきが小さく電気的特性の良好なフィルタ５０を提供することができる。

なお、ここでは、第１実施形態による共振器１０を多段化する場合を例に説明したが、これに限定されるものではない。第２実施形態による共振器１０Ａを多段化するようにしてもよいし、第３実施形態による共振器１０Ｂを多段化するようにしてもよい。

上記実施形態をまとめると以下のようになる。

共振器（１０）は、第１誘電体層（１５Ａ）と、前記第１誘電体層より比誘電率が高い第２誘電体層（１５Ｂ）とを含む誘電体基板（１４）と、前記誘電体基板のうちの前記第１誘電体層が位置する側である一方の主面側に形成された第１遮蔽導体（１２Ａ）と、前記第１遮蔽導体に対向する第１ストリップ線路（１８Ａ）であって、前記第１遮蔽導体と前記第１ストリップ線路との間に前記第１誘電体層の一部が挟まれるように前記誘電体基板内に形成された第１ストリップ線路と、少なくとも前記第２誘電体層内に形成され、一端が前記第１ストリップ線路に接続されたビア電極部（２０）とを有する。このような構成によれば、比誘電率が比較的低い第１誘電体層の一部が第１遮蔽導体と第１ストリップ線路との間に挟まれている。このため、このような構成によれば、第１ストリップ線路と第１遮蔽導体との間の距離がある程度ばらついたとしても、第１ストリップ線路と第１遮蔽導体との間の静電容量の変化は小さくてすむ。また、このような構成によれば、ストリップ線路の線幅がある程度ばらついたとしても、ストリップ線路と第１遮蔽導体との間の静電容量の変化は小さくてすむ。このため、このような構成によれば、電気的特性のばらつきを低減することができる。また、このような構成によれば、ストリップ線路と第１遮蔽導体との間に比誘電率が比較的低い第１誘電体層が存在しているため、ストリップ線路の面積を大きく確保することができる。このため、このような構成によれば、共振器間に備えられる結合容量電極等のパターンのレイアウトの自由度を高くすることができる。また、ストリップ線路の面積を大きく確保することにより、複数のビア電極を用いた共振器を実現することができる。このため、このような構成によれば、Ｑ値の高い良好な共振器を得ることができる。しかも、このような構成によれば、ビア電極部が比誘電率の比較的高い第２誘電体層に埋め込まれているため、当該部分において波長短縮効果が得られる。このため、このような構成によれば、伝送線路を短縮することができ、共振器の小型化に寄与することができる。また、波長短縮効果によってビア電極部の長さを短くすることが可能となるため、共振器のサイズを変更しない場合には、第１ストリップ線路と第１遮蔽導体との間隔を大きくすることができる。第１ストリップ線路と第１遮蔽導体との間隔を大きくすると、第１ストリップ線路と第１遮蔽導体との間における静電容量を小さくすることができるため、共振器のＱ値の向上に寄与することができる。

前記第１ストリップ線路は、前記第１誘電体層内に埋め込まれているようにしてもよい。

前記誘電体基板の他方の主面側に形成された第２遮蔽導体（１２Ｂ）を更に有し、前記ビア電極部の他端は、前記第２遮蔽導体に接続されているようにしてもよい。

前記誘電体基板は、第３誘電体層（１５Ａｄ）を更に含み、前記第３誘電体層は、前記第２誘電体層より比誘電率が低く、前記第２誘電体層と前記第２遮蔽導体との間に少なくとも位置し、前記ビア電極部は、前記第３誘電体層内に更に形成されているようにしてもよい。このような構成によれば、比誘電率が比較的低い第３誘電体層が、比誘電率が比較的高い第２誘電体層と第２遮蔽導体との間に存在しているため、第２遮蔽導体の周囲の部材のインピーダンスを高くすることができる。このため、短絡端側のインピーダンスが高くなり、開放端側のインピーダンスが低くなるような、ステップ状のインピーダンス変化が得られる。このため、このような構成によれば、共振器の小型化に寄与することができる。

前記誘電体基板の他方の主面側に形成された第２遮蔽導体を更に有し、前記誘電体基板は、第３誘電体層を更に含み、前記第３誘電体層は、前記第２誘電体層より比誘電率が低く、前記第２誘電体層と前記第２遮蔽導体との間に少なくとも位置し、前記誘電体基板内に形成され、前記第２遮蔽導体に対向する第２ストリップ線路（１８Ｂ）を更に有し、前記第２遮蔽導体と前記第２ストリップ線路との間に前記第３誘電体層の一部が挟まれているようにしてもよい。このような構成によれば、ビア電極部が第１遮蔽導体にも第２遮蔽導体にも接していないため、局所的な電流の集中が第１遮蔽導体及び第２遮蔽導体に生じることが防止される一方、ビア電極部の中心付近に電流を集中させることができる。電流が集中する箇所がビア電極部のみであるため、即ち、連続性（直線性）のある箇所に電流が集中するため、このような構成によれば、Ｑ値を向上させることができる。

前記第２ストリップ線路は、前記第３誘電体層内に埋め込まれているようにしてもよい。

前記第２遮蔽導体に第１入出力端子（２２Ａ）及び第２入出力端子（２２Ｂ）が結合されているようにしてもよい。

前記ビア電極部は、複数のビア電極（２４ａ、２４ｂ）から構成されているようにしてもよい。

前記ビア電極部は、隣接して形成された第１ビア電極部（２０Ａ）と第２ビア電極部（２０Ｂ）とを有するようにしてもよい。

前記第１ビア電極部は、複数の第１ビア電極（２４ａ）から構成され、前記第２ビア電極部は、複数の第２ビア電極（２４ｂ）から構成され、前記第１ビア電極部と前記第２ビア電極部との間に他のビア電極部が存在しないようにしてもよい。このような構成によれば、第１ビア電極部と第２ビア電極部との間に他のビア電極部が存在しないため、ビアを形成するために要する時間を短縮することができ、ひいてはスループットの向上を実現することができる。また、このような構成によれば、第１ビア電極部と第２ビア電極部との間に他のビア電極部が存在しないため、ビアに埋め込まれる銀等の材料が少なくてすみ、ひいてはコストダウンを実現することもできる。また、第１ビア電極部と第２ビア電極部間に、電磁界が比較的疎である領域が形成されるため、当該領域に結合調整等のためのパターンを形成することもできる。

前記複数の第１ビア電極は、上面から見たとき、仮想の第１湾曲線（２８ａ）に沿って配置され、前記複数の第２ビア電極は、上面から見たとき、仮想の第２湾曲線（２８ｂ）に沿って配置されているようにしてもよい。

前記第１湾曲線及び前記第２湾曲線は、１つの仮想の楕円（３７）の輪郭線の一部又は１つの仮想のトラック形状（３８）の輪郭線の一部を構成しているようにしてもよい。

フィルタ（５０）は、上記のような共振器を備える。

１０…共振器 １２Ａ、１２Ｂ…遮蔽導体
１２Ｃａ…第１側面遮蔽導体 １２Ｃｂ…第２側面遮蔽導体
１４…誘電体基板 １６…構造体
１８Ａ、１８Ｂ…ストリップ線路 ２０…ビア電極部
２０Ａ…第１ビア電極部 ２０Ｂ…第２ビア電極部
２２Ａ…第１入出力端子 ２２Ｂ…第２入出力端子
２４ａ…第１ビア電極 ２４ｂ…第２ビア電極
２６Ａ…第１入出力線路 ２６Ｂ…第２入出力線路
２８ａ…仮想の第１湾曲線 ２８ｂ…仮想の第２湾曲線
３２ａ…第１接続線路 ３２ｂ…第２接続線路
３４Ａ…第１λ／４共振器 ３４Ｂ…第２λ／４共振器
３５Ａ…第１λ／２共振器 ３５Ｂ…第２λ／２共振器
３７…仮想の楕円 ３８…仮想のトラック形状
５０…フィルタ ５２Ａ…第１共振器
５２Ｂ…第２共振器 ５２Ｃ…第３共振器
５４Ａ…第３接続線路 ５４Ｂ…第４接続線路
５６Ａ…第１結合調整線路 ５６Ｂ…第２結合調整線路

Claims (12)

1. 第１誘電体層と、前記第１誘電体層に接するとともに前記第１誘電体層より比誘電率が高い第２誘電体層とを含む誘電体基板と、
   前記誘電体基板のうちの前記第１誘電体層が位置する側である一方の主面側に形成された第１遮蔽導体と、
   前記第１遮蔽導体に対向する第１ストリップ線路であって、前記第１遮蔽導体と前記第１ストリップ線路との間に前記第１誘電体層の一部が挟まれるように前記誘電体基板内に形成された第１ストリップ線路と、
   少なくとも前記第２誘電体層内に形成され、一端が前記第１ストリップ線路に接続されたビア電極部と
   を有し、
   前記第１ストリップ線路は、前記第１誘電体層内に埋め込まれている、共振器。
2. 請求項１に記載の共振器において、
   前記誘電体基板の他方の主面側に形成された第２遮蔽導体を更に有し、
   前記ビア電極部の他端は、前記第２遮蔽導体に接続されている、共振器。
3. 第１誘電体層と、前記第１誘電体層より比誘電率が高い第２誘電体層とを含む誘電体基板と、
   前記誘電体基板のうちの前記第１誘電体層が位置する側である一方の主面側に形成された第１遮蔽導体と、
   前記第１遮蔽導体に対向する第１ストリップ線路であって、前記第１遮蔽導体と前記第１ストリップ線路との間に前記第１誘電体層の一部が挟まれるように前記誘電体基板内に形成された第１ストリップ線路と、
   少なくとも前記第２誘電体層内に形成され、一端が前記第１ストリップ線路に接続されたビア電極部と
   を有し、
   前記誘電体基板の他方の主面側に形成された第２遮蔽導体を更に有し、
   前記ビア電極部の他端は、前記第２遮蔽導体に接続されており、
   前記誘電体基板は、第３誘電体層を更に含み、
   前記第３誘電体層は、前記第２誘電体層より比誘電率が低く、前記第２誘電体層と前記第２遮蔽導体との間に少なくとも位置し、
   前記ビア電極部は、前記第３誘電体層内に更に形成されている、共振器。
4. 第１誘電体層と、前記第１誘電体層より比誘電率が高い第２誘電体層とを含む誘電体基板と、
   前記誘電体基板のうちの前記第１誘電体層が位置する側である一方の主面側に形成された第１遮蔽導体と、
   前記第１遮蔽導体に対向する第１ストリップ線路であって、前記第１遮蔽導体と前記第１ストリップ線路との間に前記第１誘電体層の一部が挟まれるように前記誘電体基板内に形成された第１ストリップ線路と、
   少なくとも前記第２誘電体層内に形成され、一端が前記第１ストリップ線路に接続されたビア電極部と
   を有し、
   前記誘電体基板の他方の主面側に形成された第２遮蔽導体を更に有し、
   前記誘電体基板は、第３誘電体層を更に含み、
   前記第３誘電体層は、前記第２誘電体層より比誘電率が低く、前記第２誘電体層と前記第２遮蔽導体との間に少なくとも位置し、
   前記誘電体基板内に形成され、前記第２遮蔽導体に対向する第２ストリップ線路を更に有し、
   前記第２遮蔽導体と前記第２ストリップ線路との間に前記第３誘電体層の一部が挟まれている、共振器。
5. 請求項４に記載の共振器において、
   前記第２ストリップ線路は、前記第３誘電体層内に埋め込まれている、共振器。
6. 請求項２〜５のいずれか１項に記載の共振器において、
   前記第２遮蔽導体に第１入出力端子及び第２入出力端子が結合されている、共振器。
7. 請求項１〜６のいずれか１項に記載の共振器において、
   前記ビア電極部は、複数のビア電極から構成されている、共振器。
8. 請求項７に記載の共振器において、
   前記ビア電極部は、隣接して形成された第１ビア電極部と第２ビア電極部とを有する、共振器。
9. 請求項８に記載の共振器において、
   前記第１ビア電極部は、複数の第１ビア電極から構成され、
   前記第２ビア電極部は、複数の第２ビア電極から構成され、
   前記第１ビア電極部と前記第２ビア電極部との間に他のビア電極部が存在しない、共振器。
10. 請求項９に記載の共振器において、
    前記複数の第１ビア電極は、上面から見たとき、仮想の第１湾曲線に沿って配置され、
    前記複数の第２ビア電極は、上面から見たとき、仮想の第２湾曲線に沿って配置されている、共振器。
11. 請求項１０に記載の共振器において、
    前記第１湾曲線及び前記第２湾曲線は、１つの仮想の楕円の輪郭線の一部又は１つの仮想のトラック形状の輪郭線の一部を構成している、共振器。
12. 請求項１〜１１のいずれか１項に記載の共振器を備える、フィルタ。

Images