JP2006229872A - 高周波回路 - Google Patents

高周波回路 Download PDF

Info

Publication number
JP2006229872A
JP2006229872A JP2005044483A JP2005044483A JP2006229872A JP 2006229872 A JP2006229872 A JP 2006229872A JP 2005044483 A JP2005044483 A JP 2005044483A JP 2005044483 A JP2005044483 A JP 2005044483A JP 2006229872 A JP2006229872 A JP 2006229872A
Authority
JP
Japan
Prior art keywords
conductor
substrate
frequency
signal conductor
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005044483A
Other languages
English (en)
Other versions
JP4464291B2 (ja
Inventor
Satoru Owada
哲 大和田
Hidemasa Ohashi
英征 大橋
Hiromitsu Seike
弘光 清家
Atsushi Yamamoto
敦士 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005044483A priority Critical patent/JP4464291B2/ja
Publication of JP2006229872A publication Critical patent/JP2006229872A/ja
Application granted granted Critical
Publication of JP4464291B2 publication Critical patent/JP4464291B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】広い帯域に渡って良好な反射特性を得ることができる高周波回路を得る。
【解決手段】筐体2に取り付けられた同軸コネクタ1と、筐体2に実装された多層基板3と、筐体2に実装された中継基板14とを設け、多層基板3は、ストリップ導体8aと地導体10a、10bを有し、中継基板14は、ストリップ導体8bと地導体10cとを有し、ストリップ導体8aとストリップ導体8bを接続する金リボン4bと、同軸コネクタ1のピン7とストリップ導体8bを接続する金リボン4aとをさらに設け、多層基板3は、ストリップ導体8aにおいて、金リボン4bの近傍に、幅広導体部15bをさらに有し、中継基板14は、ストリップ導体8bにおいて、金リボン4bと金リボン4aの間に、幅広導体部15aをさらに有する。
【選択図】図1

Description

この発明は、マイクロ波帯、及び、ミリ波帯で用いられる同軸コネクタ、すなわち、同軸線路と、誘電体基板上に構成されたマイクロストリップ線路をはじめとする高周波線路との接続構造に関する。なお、誘電体基板としては、厚みの大きくなりやすい多層基板、もしくは、キャリア上に実装された単層基板が主な対象となる。
従来の同軸コネクタ(同軸線路)と誘電体基板(多層基板)の接続構造は、多層基板の上表面にマイクロストリップ線路が設けられ、このマイクロストリップ線路と同軸線路を接続する構造である(例えば、特許文献1参照)。
図10と図11は、特許文献1等に示された従来の同軸コネクタと誘電体基板の接続構造をもつ高周波回路を示す図である。図10は接続構造を上方から見た図、図11は図10に示したA−A’位置での断面図である。誘電体基板としては多層基板を用いた場合を示している。多層基板の上表面にマイクロストリップ線路が設けられ、このマイクロストリップ線路と同軸コネクタ(同軸線路)を接続する構造である。
図10及び図11において、従来の高周波回路は、良導体から構成される筐体2に取り付けられた同軸コネクタ1と、筐体2に実装された多層基板3とが設けられている。
同軸コネクタ1には、入出力端子5と、ピン7(同軸コネクタ1の内部に構成された同軸線路の中心導体につながる導体)とが設けられている。なお、この同軸コネクタ1と筐体2と誘電体12で同軸線路13が構成されている。
多層基板3には、表面上に設けられたストリップ導体8と、基板の内層に設けられた地導体10aと、基板の底面に設けられた地導体10bと、地導体10aと地導体10bを電気的に接続するスルーホール(ビア)9と、入出力端子6とが設けられている。
同軸コネクタ1のピン7と、多層基板3上に設けられたストリップ導体8とは、金リボン4によって接続されている。なお、多層基板3と筐体2の間には隙間11がある。
以上のように、同軸コネクタ1が、筐体2に取り付けられ、多層基板3が筐体2に配置され、同軸コネクタのピン7と、多層基板3の表層に設けられたマイクロストリップ線路のストリップ導体8とを、金リボン4でつないだものである。
上記のマイクロストリップ線路は、多層基板3の内層に設けられた地導体10aとストリップ導体8とが対となって構成されているが、地導体10aは同軸コネクタ1の構成する同軸線路13の外導体と電気的に接続されている必要がある。このため、多層基板3の内層の地導体10aは、多層基板3の底面に設けられた地導体10bとスルーホール9で接続されている。同軸コネクタ1のピン7とストリップ導体8との電気的接続は必ずしも金リボン4で接続する必要は無く、両者を圧着、もしくは、半田付けなどで確保してもよい。
つぎに、上記の従来の高周波回路の動作について図面を参照しながら説明する。
入出力端子5から入射した高周波は、同軸コネクタ1の内部の同軸線路、同軸コネクタ1と筐体2で構成された同軸線路13を通過する。ここまでは、同軸線路の中心導体を流れる電流と外導体を流れる電流とが対となって流れるため、高周波はスムースに通過するが、この先の多層基板3側では、2つの電流の流れる経路が大きく異なる。同軸線路の中心導体を流れる電流は、筐体2の内側に突出したピン7と金リボン4を介して、多層基板3の表層に設けられたストリップ導体8へと伝わる。一方、同軸線路の外導体を流れる電流は、筐体2の内側面を底面へ向かって流れ、次いで筐体2の底面を流れて多層基板3の底面に設けられた地導体10bへと達する。その後、多層基板3内部に設けられたスルーホール9の表面を流れて、多層基板3内層に設けられた地導体10aへと達し、ストリップ導体8上を流れる電流と再び対となって入出力端子6へと導かれる。高周波が入出力端子6から入射した場合も向きが逆になるだけで基本的に同様である。
同軸コネクタ1と多層基板3の間の接続箇所では、
(1)同軸コネクタ1のピン7、及びこのピン7と多層基板3の表層に設けられたマイクロストリップ線路のストリップ導体8とを接続する金リボン4が、比誘電率の低い空気中で、対となる地導体あるいは外導体から離れた位置で浮いた状態となるため、特性インピーダンスの高い線路と等価となること、
(2)同軸線路13の外導体からマイクロストリップ線路の地導体10aへと流れる電流の経路長が、同軸コネクタ1のピン7及び金リボン4を流れる電流の経路長に比べて著しく長くなること、
(3)同軸線路13の外導体からマイクロストリップ線路の地導体10aへと流れる電流は、途中、対となる地導体10a、10bを接続するスルーホール9の表面を流れることになるため、スルーホール9で電流の集中が起こること、
等により、誘導性を呈することになる。このため、回路的には、直列にインダクタンスが装荷された状態と等しくなり、図10及び図11に示す同軸コネクタ1と多層基板3の接続構造の等価回路は、図12のようになる。即ち、同軸コネクタ1が構成する同軸線路に対応する特性インピーダンスZ0の伝送線路と、多層基板3の表層に設けられたマイクロストリップ線路に相当する特性インピーダンスZ0の伝送線路の間に、インダクタンス(L)が接続された回路となる。この直列のインダクタンスによりインピーダンスの不整合が生じるため、入出力端子5あるいは6から入射した高周波の多くが反射され、良好な特性が得られない。上記(1)から(3)までは、使用する多層基板3の厚みが厚いほど、また、多層基板3と筐体2の間の隙間11が大きいほどインダクタンスLの値が大きくなり、特性の劣化は顕著になる。
特開平07−094917号公報
以上のように、従来の高周波回路では、同軸コネクタのピンと、多層基板上に設けられた高周波線路の間の接続部位で直列インダクタンスが寄生し、良好な反射特性が得られないという課題があった。この課題は、周波数が高くなり、誘電体基板の厚さが波長に対して大きくなるほど顕著となる。
また、反射特性を良好にするため、多層基板に設けられた高周波線路に、上記のインダクタンスを打ち消すためのインピーダンス整合手段を設けても、インダクタンスの値が大きいために狭帯域な反射特性となりやすいという課題があった。
この発明は、上述のような課題を解決するためになされたもので、その目的は、筐体に取り付けられた同軸コネクタ(同軸線路)と、筐体に配置された多層基板や、キャリア上に実装された誘電体基板などに設けられたマイクロストリップ線路等の高周波線路との間の接続構造において、広い帯域に渡って良好な反射特性を得ることができる高周波回路を得るものである。
この発明に係る高周波回路は、側面、第1の底面、及び前記側面と前記第1の底面の間に前記第1の底面より所定の段差だけ高い第2の底面を有し、良導体から構成される筐体と、前記筐体の側面の外側に取り付けられた同軸コネクタと、前記筐体の第1の底面に実装された多層基板と、前記筐体の第2の底面に実装され、前記多層基板よりも薄い単層の誘電体基板から構成される中継基板とを設けた高周波回路であって、前記多層基板は、前記多層基板の表面に形成された第1の信号導体と、前記多層基板の裏面及び内層に形成され、前記第1の信号導体と対となって第1の不平衡高周波線路を構成する第1の地導体とを有し、前記中継基板は、前記中継基板の表面に形成された第2の信号導体と、前記中継基板の裏面に形成され、前記第2の信号導体と対となって第2の不平衡高周波線路を構成する第2の地導体とを有し、前記第1の信号導体と第2の信号導体とを電気的に接続する第1の接続手段と、前記筐体の側面を介して前記同軸コネクタと前記第2の信号導体とを電気的に接続する第2の接続手段とをさらに設け、前記多層基板は、前記第1の信号導体において、前記第1の接続手段の近傍に、前記第1の不平衡高周波線路の特性インピーダンスを低下させて第1の容量素子を構成する第1の幅広導体部をさらに有するとともに、前記中継基板は、前記第2の信号導体において、前記第1の接続手段と前記第2の接続手段の間に、前記第2の不平衡高周波線路の特性インピーダンスを低下させて第2の容量素子を構成する第2の幅広導体部をさらに有するものである。
この発明に係る高周波回路は、広い帯域に渡って良好な反射特性を得ることができるという効果を奏する。
実施の形態1.
この発明の実施の形態1に係る高周波回路について図1から図4までを参照しながら説明する。図1は、この発明の実施の形態1に係る高周波回路の構成を示す平面図である。また、図2は、図1に示したA−A’での断面図であり、同軸コネクタの部分は断面で表していない。なお、各図中、同一符号は同一又は相当部分を示す。
図1及び図2において、この実施の形態1に係る高周波回路は、良導体から構成される筐体2に取り付けられた同軸コネクタ1と、筐体2に実装された中継基板14と、筐体2に実装された多層基板(誘電体基板)3とが設けられている。
同軸コネクタ1には、入出力端子5と、ピン7(同軸コネクタ1の内部に構成された同軸線路の中心導体につながる導体)とが設けられている。なお、この同軸コネクタ1と筐体2と誘電体12で同軸線路13が構成されている。
中継基板14には、誘電体を挟んで、表面上に設けられたストリップ導体(第2の信号導体)8bと、裏面に設けられた地導体(第2の地導体)10cとが設けられている。この中継基板14の表面上のストリップ導体8bは、一部分を幅広導体部15aとして、マイクロストリップ線路として特性インピーダンスの低い線路(低インピーダンス線路)としている。
多層基板3には、表面上に設けられたストリップ導体(第1の信号導体)8aと、基板の内層に設けられた地導体(第1の地導体)10aと、基板の底面に設けられた地導体(第1の地導体)10bと、地導体10aと地導体10bを電気的に接続するスルーホール(ビア)(第1の地導体)9a、9bと、入出力端子6とが設けられている。この多層基板3の表面上のストリップ導体8aにおいても、ストリップ導体を部分的に幅広導体部15bとし、短い低インピーダンス線路を構成している。
同軸コネクタ1のピン7と、中継基板14上に設けられたストリップ導体8bとは、金リボン(第2の接続手段)4aによって接続され、また、ストリップ導体8bと多層基板3上に設けられたストリップ導体8aとは、金リボン(第1の接続手段)4bによって接続されている。
中継基板14には、単層基板が用いられ、多層基板3よりも厚みが十分に小さいものが用いられている。このため、筐体2は、中継基板14の上表面と多層基板3の上表面をほぼ同一面とするため、図2の断面図に示したように段差を持たせた形状としている。なお、筐体2と多層基板3との間には、隙間11が存在する。
以上のように、多層基板3のマイクロストリップ線路は、表面上に設けられたストリップ導体8aと、内層に設けられた地導体10aとが対となって構成されているが、同軸線路13の外導体との間で電気的に接続されている必要がある。このため、上述したように、地導体10aは、多層基板3の底面に設けられた地導体10bとスルーホール9a、9bで接続されている。また、同軸コネクタ1のピン7とストリップ導体8b、8aとの電気的接続は必ずしも金リボン4a、4bで接続する必要は無く、両者を圧着、もしくは、半田付けなどで確保してもよい。
つぎに、この実施の形態1に係る高周波回路の動作について図面を参照しながら説明する。
図3は、この発明の実施の形態1に係る高周波回路の等価回路を示す図である。また、図4は、この発明の実施の形態1に係る高周波回路(低域通過形のインピーダンス整合回路)を構成する上でベースとなるチェビシェフ形の低域通過フィルタの素子値を示す図である。
入出力端子5から入射した高周波は、同軸コネクタ1の内部の同軸線路、同軸コネクタ1と筐体2で構成された同軸線路13を通過する。ここまでは、同軸線路の中心導体を流れる電流と外導体を流れる電流とが対となって流れるため、高周波はスムースに通過するが、この先の中継基板14、多層基板3側では、2つの電流の流れる経路が大きく異なる。
同軸線路の中心導体を流れる電流は、筐体2の内側に突出したピン7と金リボン4aを介して、中継基板14の表面上に設けられたストリップ導体8bへと伝わる。一方、同軸線路の外導体を流れる電流は、筐体2の内側面を筐体2の所定の段差だけ高い底面へ向かって流れ、次いで筐体2の所定の段差だけ高い底面を流れて中継基板14の裏面に設けられた地導体10cへと達し、ストリップ導体8b上を流れる電流と再び対となる。
中継基板14の表面上に設けられたストリップ導体8bと金リボン4bを介して、同軸線路の中心導体を流れる電流は、多層基板3の表面に設けられたストリップ導体8aへと伝わる。一方、中継基板14の裏面に設けられた地導体10cを流れる電流は、筐体2の内側面を筐体2の所定の段差だけ低い底面へ向かって流れ、次いで筐体2の所定の段差だけ低い底面を流れて多層基板3の底面に設けられた地導体10bへと達し、その後、多層基板3の内部に設けられたスルーホール9a、9bの表面を流れて、多層基板3の内層に設けられた地導体10aへと達し、ストリップ導体8a上を流れる電流と再び対となって入出力端子6へと導かれる。なお、高周波が入出力端子6から入射した場合も向きが逆になるだけで基本的に同様である。
この実施の形態1に係る高周波回路では、同軸コネクタ1と多層基板3の間に、多層基板3に比べて薄い中継基板14を配置するとともに、中継基板14と多層基板3の上に構成されたマイクロストリップ線路に低インピーダンス線路を設けた。
このため本接続構造の等価回路は、図3のようになる。同軸コネクタ1と中継基板14の間の金リボン4aでの接続部では、誘導性を呈してインダクタンスを生じるが、中継基板14が多層基板3に比べて薄いため、値は比較的小さなものになる。図3の等価回路では、この部位で生じるインダクタンスの値をL1と示した。
一方、中継基板14と多層基板3の間の金リボン4bによる接続部では、従来の接続構造における同軸コネクタと多層基板の間の金リボンによる接続部と構造的に大差が無いことから比較的大きなインダクタンスを生じる。図3の等価回路においては、この部位で生じるインダクタンスの値をL3とした。従って、L1<L3の関係がある。
さらに本接続構造では、中継基板14上と多層基板3上の双方に低インピーダンス線路区間(幅広導体部15aと15b)が設けられており、これらの線路区間でシャントの容量が寄生する。図3の等価回路では、中継基板14上に設けられた低インピーダンス線路区間の為すシャント容量をC2、多層基板3上に設けられた低インピーダンス線路区間の為すシャント容量をC4とした。値の大小関係は、C2>C4となるよう、低インピーダンス線路区間15a、15bの電気長や特性インピーダンスが調整されているものとする。
以上のような大小関係の直列インダクタンスとシャント容量を交互に接続して、低域通過形のインピーダンス整合回路を構成することで、回路的に無理の無い整合回路を構成することができ、より高い周波数まで広い帯域に渡って良好な反射特性が得られる。この理由を次に説明する。
まず、低域通過形のインピーダンス整合回路を構成する上でベースとなるチェビシェフ形の低域通過フィルタの素子値を図4に示す。素子数nが2〜5までの4つの回路について素子値を示しており、いずれも、同一の設計条件(遮断周波数、リップルレベル、電源および負荷インピーダンスが同一)で値を定めたものである。リップルレベルは、低域通過フィルタの通過帯域での反射損に対応するパラメータである。
図4に示された回路素子値から、次のことがわかる。
(a)素子数nが多くなるにしたがって、回路に含まれるインダクタンスの最大値は大きくなる、
(b)回路に複数のインダクタンス、あるいは、複数の容量が含まれる場合、回路の端部に位置する素子よりも内部に位置する素子のほうが、値が大きい。
これらを勘案すると、大きなインダクタンスを有する回路のインピーダンス整合を図る場合には、整合回路の素子数を必要十分な素子数に選ぶとともに、回路の端部に値の大きなインダクタンスを配置しないことが、より高い周波数(すなわち遮断周波数が高いということ)まで平坦で良好な反射特性を得るために重要と判る。
この実施の形態1に係る高周波回路では、素子数n=4の場合を、同軸コネクタ1と多層基板3の間に中継基板14を介在させることで実現したものである。中継基板14の配置によって、同軸コネクタ1近傍で生じるインダクタンスを小さくすることができ、また、値の大きなインダクタンスを同軸コネクタ1の近傍から離して配置することができる。さらに、値の大きいシャント容量を中継基板14上に構成可能であり、これらの結果、高い周波数まで平坦な反射特性を確保可能ということがわかる。
なお、図4では、素子数nが奇数個の場合について、回路の端部が直列インダクタンスとなる低域通過フィルタを示した。いうまでも無く、回路の端部がシャント容量となる低域通過フィルタも考えられ、シャント容量−直列インダクタンス−シャント容量という順番で接続された低域通過フィルタの場合、インダクタンスの値が大きくなり、且つ、素子数nも少ないことから、整合回路を構成する上で適した回路といえる。しかし、同軸コネクタ1と多層基板3の間の接続を考えた場合に、同軸コネクタ1側でまずシャント容量を構成するのが物理的に容易ではない。同軸線路の直径を変更するなどして特性インピーダンスの低い同軸線路を設けるなどの方法が考えられるが、この方法では、筐体2の肉厚が厚くなったり、形状が複雑になって加工が面倒になるなどの別の問題が発生する。その点、この実施の形態1に係る高周波回路は、極めて実現が容易で、特性も良好である。
以上のように、この実施の形態1に係る高周波回路によれば、多層基板3に比べて薄い誘電体基板を用いた中継基板14にマイクロストリップ線路を構成して、この中継基板14を同軸コネクタ1と多層基板3の間に配置するとともに、同軸コネクタ1(同軸線路)と中継基板14(マイクロストリップ線路)の間、中継基板14(マイクロストリップ線路)と多層基板3(マイクロストリップ線路)の間のそれぞれを金リボン4a、4bで接続し、且つ、中継基板14上と多層基板3上の双方に低インピーダンス線路区間15a、15bを設けた。
このため、値の大きなインダクタンスL3が同軸コネクタ1から離れた位置に配置され、且つ、値の大きなインダクタンスL3の両側に低インピーダンス線路により生じるシャント容量C2、C4が装荷されて値の大きなインダクタンスL3が整合回路の端部に位置しない。従って、同軸コネクタ1と中継基板14の間の接続で生じる比較的小さなインダクタンスL1とともに、遮断周波数の高い4段の低域通過形インピーダンス整合回路を物理的/電気的に無理なく構成でき、この結果、高い周波数まで広い周波数範囲にわたって良好な反射特性が得られやすいという効果がある。
すなわち、この実施の形態1に係る高周波回路は、多層基板3に第1の不平衡高周波線路を構成し、多層基板3に比べて薄い誘電体基板を用いた中継基板14に第2の不平衡高周波線路を構成し、この中継基板14を同軸コネクタ1と多層基板3の間に配置して、同軸コネクタ(同軸線路)1と第2の不平衡高周波線路の間を第2の接続手段で、第2の不平衡高周波線路と第1の不平衡高周波線路の間を第1の接続手段で、それぞれ接続し、且つ、多層基板3上に低インピーダンス線路区間15bを設けて、第1の接続手段の近傍の1/4波長以下の一部分にて第1の不平衡高周波線路の特性インピーダンスを外部回路の特性インピーダンスよりも低下させて第1の容量素子を構成し、また、中継基板14上に低インピーダンス線路区間15aを設けて、第2の不平衡高周波線路の特性インピーダンスを第1の接続手段と第2の接続手段の間の1/4波長以下の一部分で低下させて第2の容量素子を構成した。このため、値の大きなインダクタンスは中継基板14と多層基板3の間の第1の接続手段において生じることになるため、同軸コネクタ1から離れるとともに、且つ、値の大きなインダクタンスの両側に低インピーダンス線路15a、15bにより生じるシャント容量が装荷されることになる。このため、値の大きなインダクタンスが整合回路の端部に位置せず、同軸コネクタ1と中継基板14の間の接続で生じる比較的小さなインダクタンスとともに、遮断周波数の高い4段の低域通過形インピーダンス整合回路を物理的/電気的に無理なく構成でき、この結果、高い周波数まで広い周波数範囲にわたって容易に良好な反射特性が得られるという効果がある。
実施の形態2.
この発明の実施の形態2に係る高周波回路について図5と図6を参照しながら説明する。図5は、この発明の実施の形態2に係る高周波回路の構成を示す平面図である。また、図6は、図5のA−A’における断面図であり、同軸コネクタの部分は断面で表していない。
図5及び図6において、基本的な構造は、上記実施の形態1の高周波回路と同様であるが、この実施の形態2の場合、中継基板14と多層基板3の間を3本の金リボン4b、4c、4dで接続し、擬似的なコプレーナ線路を構成している。
このため、中継基板14と多層基板3のそれぞれに、リボン接続のためのパッド(ストリップ導体)8c、8d、8e、8fが設けられており、これらのパッドのうち中継基板14に設けられたパッド(第3及び第4の接続導体)8e、8fは、スルーホール(第3及び第4の接続導体)9c、9dによって中継基板14の裏面に設けられた地導体10cに電気的に接続されている。一方、多層基板3に設けられたパッド(第1及び第2の接続導体)8c、8dは、スルーホール(第1及び第2の接続導体)9a、9bにより、地導体10aおよび10bと電気的に接続されている。
つぎに、この実施の形態2に係る高周波回路の動作について図面を参照しながら説明する。
この実施の形態2に係る高周波回路の動作は、上記実施の形態1の高周波回路と基本的に同様であるが、この実施の形態2の場合、中継基板14と多層基板3の間が3本の金リボン4b、4c、4dで接続されている。このため、中継基板14上に構成されたマイクロストリップ線路の地導体10cを流れる電流の一部が、スルーホール9c、9dと基板表面のパッド8e、8fを経由して、金リボン(第3及び第4の接続手段)4c、4dを通り、基板表面のパッド8c、8dとスルーホール9a、9bを経由して、多層基板3の地導体10aへと流れる。
このため、多層基板3と中継基板14の間の接続で生じる直列インダクタンスが、リボン1本のみで接続した上記実施の形態1の高周波回路に比べて小さくなる。低域通過形のインピーダンス整合回路のベースとなる低域通過フィルタの回路素子の値の大きさは、遮断周波数に反比例する性質があるため、この実施の形態2に係る高周波回路によれば、より高い周波数まで平坦且つ良好な反射特性を得られるという効果がある。
すなわち、この実施の形態2に係る高周波回路は、第1の接続手段の両側に、第1の接続手段とほぼ平行に、第1の地導体と第2の地導体とを電気的に接続する第3および第4の接続手段を設けた。このため、第1の不平衡高周波線路と第2の高周波線路の接続位置において生じるインダクタンスが小さくなることから、より高い周波数まで良好な反射特性が得られやすくなるという効果がある。
実施の形態3.
この発明の実施の形態3に係る高周波回路について図7を参照しながら説明する。図7は、この発明の実施の形態3に係る高周波回路の構成を示す平面図である。
図7において、この実施の形態3に係る高周波回路は、上記実施の形態1とほぼ同様な構造となっているが、多層基板3上に設けられたマイクロストリップ線路に特性インピーダンスの高い線路区間(幅狭導体部)16を追加したものである。
つぎに、この実施の形態3に係る高周波回路の動作について図面を参照しながら説明する。
この実施の形態3に係る高周波回路は、高インピーダンス線路16の追加により、図4に示した素子数n=5の回路を整合回路として構成したことになる。低域通過形インピーダンス整合回路の素子数が大きくなると、回路内の最大インダクタンス値が大きくなることは前述のとおりである。また、これも前述のとおりであるが、遮断周波数と素子値は反比例する関係にある。このため、素子数を大きくすることで遮断周波数を高くすることが可能になる。このため、この実施の形態3に係る高周波回路では、上記実施の形態1の高周波回路よりもより高い周波数まで平坦且つ良好な反射特性を得られる。
すなわち、この実施の形態3に係る高周波回路は、第1の不平衡高周波線路に、第1の容量素子だけでなく直列誘導素子を装荷した。つまり、第1の容量素子に隣接して、第1の接続手段とは反対の側に、第1の不平衡高周波線路の特性インピーダンスを1/4波長以下の長さで外部回路の特性インピーダンスよりも高くすることで構成した直列誘導素子を装荷した。このため、5段の低域通過形インピーダンス整合回路が構成され、さらに高い周波数まで容易に良好な反射特性が得られるという効果がある。
実施の形態4.
この発明の実施の形態4に係る高周波回路について図8及び図9を参照しながら説明する。図8は、この発明の実施の形態4に係る高周波回路の構成を示す平面図である。また、図9は、図8に示したA−A’での断面図であり、同軸コネクタの部分は断面で表していない。
図8及び図9において、この実施の形態4では、これまでの実施の形態とは異なり、多層基板3は用いられていないが、その代わりに、良導体で構成される厚めのキャリア17の上に実装された誘電体基板18に設けられたマイクロストリップ線路と、同軸コネクタとの間の接続の例を示したものである。
つぎに、この実施の形態4に係る高周波回路の動作について図面を参照しながら説明する。
この実施の形態4に係る高周波回路にように、キャリア17ならびにキャリア17上に実装される誘電体基板18が厚い場合では、同軸コネクタ1と直接接続をすると、接続部位でのインダクタンスが大きくなり、反射特性が劣化する。この実施の形態4は、このようなケースを具体的に示したものであり、動作や効果については、上記実施の形態1と同様である。
すなわち、この実施の形態4に係る高周波回路は、キャリア17上に実装された誘電体基板18に第1の不平衡高周波線路を構成し、誘電体基板18に比べて薄い誘電体基板を用いた中継基板14に第2の不平衡高周波線路を構成し、この中継基板14を同軸コネクタ1と誘電体基板18の間に配置して、同軸コネクタ(同軸線路)1と第2の不平衡高周波線路の間を第2の接続手段で、第2の不平衡高周波線路と第1の不平衡高周波線路の間を第1の接続手段で、それぞれ接続し、且つ、誘電体基板18上に低インピーダンス線路区間15bを設けて、第1の接続手段の近傍の1/4波長以下の一部分にて第1の不平衡高周波線路の特性インピーダンスを外部回路の特性インピーダンスよりも低下させて第1の容量素子を構成し、また、中継基板14上に低インピーダンス線路区間15aを設けて、第2の不平衡高周波線路の特性インピーダンスを第1の接続手段と第2の接続手段の間の1/4波長以下の一部分で低下させて第2の容量素子を構成した。このため、値の大きなインダクタンスは中継基板14と誘電18体基板の間の第1の接続手段において生じることになるため、同軸コネクタ1から離れるとともに、且つ、値の大きなインダクタンスの両側に低インピーダンス線路により生じるシャント容量が装荷されることになる。このため、上記実施の形態1と同様に、値の大きなインダクタンスが整合回路の端部に位置せず、同軸コネクタ1と中継基板14の間の接続で生じる比較的小さなインダクタンスとともに、遮断周波数の高い4段の低域通過形インピーダンス整合回路を物理的/電気的に無理なく構成でき、この結果、高い周波数まで広い周波数範囲にわたって容易に良好な反射特性が得られるという効果がある。
なお、これまでの実施の形態の説明では特に述べなかったが、中継基板14や多層基板3に設けられる高周波線路は、マイクロストリップ線路である必要は無く、他の形態の線路であっても良いことはいうまでもない。
また、上記実施の形態2に示したような接続構造のように、同軸コネクタ1と多層基板3の間に中継基板14を設け、中継基板14と多層基板3の間の接続部で寄生する直列インダクタンスを低減するだけでも、反射特性が良好となる場合があるが、インダクタンスをゼロにすることは殆ど不可能で、特に周波数が高くなると良好な反射特性が得られないことが多い。
また、中継基板14を用いて複数の箇所で接続をした場合には、中継基板14の配置位置のばらつきなど、アセンブリ面でのマイナス要因もあることから、設計上の反射特性には十分なマージンが必要である。その点、本発明のように、中継基板14を適用することに加えて、中継基板14上、あるいは、多層基板3上に適切なシャント容量やインダクタンスを適切な位置に追加することによってインピーダンス整合を行えば、十分なマージンを有する極めて良好な反射特性を得ることができるようになる。
この発明の実施の形態1に係る高周波回路の構成を示す平面図である。 図1に示したA−A’での断面図である。 この発明の実施の形態1に係る高周波回路の等価回路を示す図である。 この発明の実施の形態1に係る高周波回路を構成する上でベースとなるチェビシェフ形の低域通過フィルタの素子値を示す図である。 この発明の実施の形態2に係る高周波回路の構成を示す平面図である。 図5のA−A’における断面図である。 この発明の実施の形態3に係る高周波回路の構成を示す平面図である。 この発明の実施の形態4に係る高周波回路の構成を示す平面図である。 図8に示したA−A’での断面図である。 従来の高周波回路の構成を示す平面図である。 図10に示したA−A’での断面図である。 従来の高周波回路の等価回路を示す図である。
符号の説明
1 同軸コネクタ、2 筐体、3 多層基板、4a 金リボン、4b 金リボン、4c 金リボン、5 入出力端子、6 入出力端子、7 ピン、8a ストリップ導体、8b ストリップ導体、8c、8d、8e、8f パッド、9a、9b、9c、9d スルーホール、10a、10b、10c 地導体、11 隙間、12 誘電体、13 同軸線路、14 中継基板、15a、15b 幅広導体部、16 幅狭導体部、17 キャリア、18 誘電体基板。

Claims (4)

  1. 側面、第1の底面、及び前記側面と前記第1の底面の間に前記第1の底面より所定の段差だけ高い第2の底面を有し、良導体から構成される筐体と、
    前記筐体の側面の外側に取り付けられた同軸コネクタと、
    前記筐体の第1の底面に実装された多層基板と、
    前記筐体の第2の底面に実装され、前記多層基板よりも薄い単層の誘電体基板から構成される中継基板とを備えた高周波回路であって、
    前記多層基板は、
    前記多層基板の表面に形成された第1の信号導体と、
    前記多層基板の裏面及び内層に形成され、前記第1の信号導体と対となって第1の不平衡高周波線路を構成する第1の地導体とを有し、
    前記中継基板は、
    前記中継基板の表面に形成された第2の信号導体と、
    前記中継基板の裏面に形成され、前記第2の信号導体と対となって第2の不平衡高周波線路を構成する第2の地導体とを有し、
    前記第1の信号導体と第2の信号導体とを電気的に接続する第1の接続手段と、
    前記筐体の側面を介して前記同軸コネクタと前記第2の信号導体とを電気的に接続する第2の接続手段とをさらに備え、
    前記多層基板は、
    前記第1の信号導体において、前記第1の接続手段の近傍に、前記第1の不平衡高周波線路の特性インピーダンスを低下させて第1の容量素子を構成する第1の幅広導体部をさらに有するとともに、
    前記中継基板は、
    前記第2の信号導体において、前記第1の接続手段と前記第2の接続手段の間に、前記第2の不平衡高周波線路の特性インピーダンスを低下させて第2の容量素子を構成する第2の幅広導体部をさらに有する
    ことを特徴とする高周波回路。
  2. 側面、第1の底面、及び前記側面と前記第1の底面の間に前記第1の底面より所定の段差だけ高い第2の底面を有し、良導体から構成される筐体と、
    前記筐体の側面の外側に取り付けられた同軸コネクタと、
    前記筐体の第1の底面に実装され、良導体から構成されるキャリアと、
    前記キャリア上に実装された単層の第1の誘電体基板と、
    前記筐体の第2の底面に実装され、前記第1の誘電体基板よりも薄い単層の第2の誘電体基板から構成される中継基板とを備えた高周波回路であって、
    前記第1の誘電体基板は、
    前記第1の誘電体基板の表面に形成された第1の信号導体と、
    前記第1の誘電体基板の裏面に形成され、前記第1の信号導体と対となって第1の不平衡高周波線路を構成する第1の地導体とを有し、
    前記中継基板は、
    前記中継基板の表面に形成された第2の信号導体と、
    前記中継基板の裏面に形成され、前記第2の信号導体と対となって第2の不平衡高周波線路を構成する第2の地導体とを有し、
    前記第1の信号導体と第2の信号導体とを電気的に接続する第1の接続手段と、
    前記筐体の側面を介して前記同軸コネクタと前記第2の信号導体とを電気的に接続する第2の接続手段とをさらに備え、
    前記第1の誘電体基板は、
    前記第1の信号導体において、前記第1の接続手段の近傍に、前記第1の不平衡高周波線路の特性インピーダンスを低下させて第1の容量素子を構成する第1の幅広導体部をさらに有するとともに、
    前記中継基板は、
    前記第2の信号導体において、前記第1の接続手段と前記第2の接続手段の間に、前記第2の不平衡高周波線路の特性インピーダンスを低下させて第2の容量素子を構成する第2の幅広導体部をさらに有する
    ことを特徴とする高周波回路。
  3. 前記多層基板又は前記第1の誘電体基板は、
    前記多層基板又は前記第1の誘電体基板の表面及び内部に形成され、前記第1の地導体に電気的に接続する第1及び第2の接続導体をさらに有し、
    前記中継基板は、
    前記中継基板の表面及び内部に形成され、前記第2の地導体に電気的に接続する第3及び第4の接続導体をさらに有し、
    前記第1の接続手段の両側近傍に平行に形成され、前記第1及び第3の接続導体を電気的に接続する第3の接続手段と、前記第2及び第4の接続導体を電気的に接続する第4の接続手段とさらに備えた
    ことを特徴とする請求項1又は2記載の高周波回路。
  4. 前記多層基板又は前記第1の誘電体基板は、
    前記第1の容量素子に隣接して、前記第1の接続手段とは反対側に挿入するように形成され、前記第1の不平衡高周波線路の特性インピーダンスを高くして誘導素子を構成する幅狭導体部をさらに有する
    ことを特徴とする請求項1、2又は3記載の高周波回路。
JP2005044483A 2005-02-21 2005-02-21 高周波回路 Active JP4464291B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005044483A JP4464291B2 (ja) 2005-02-21 2005-02-21 高周波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005044483A JP4464291B2 (ja) 2005-02-21 2005-02-21 高周波回路

Publications (2)

Publication Number Publication Date
JP2006229872A true JP2006229872A (ja) 2006-08-31
JP4464291B2 JP4464291B2 (ja) 2010-05-19

Family

ID=36990786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005044483A Active JP4464291B2 (ja) 2005-02-21 2005-02-21 高周波回路

Country Status (1)

Country Link
JP (1) JP4464291B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101938882A (zh) * 2009-06-30 2011-01-05 日立电线株式会社 高速传输用电路板的连接结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101938882A (zh) * 2009-06-30 2011-01-05 日立电线株式会社 高速传输用电路板的连接结构
JP2011014643A (ja) * 2009-06-30 2011-01-20 Hitachi Cable Ltd 高速伝送用回路基板の接続構造
US8395906B2 (en) 2009-06-30 2013-03-12 Hitachi Cable, Ltd. High-speed transmission circuit board connection structure

Also Published As

Publication number Publication date
JP4464291B2 (ja) 2010-05-19

Similar Documents

Publication Publication Date Title
US6294965B1 (en) Stripline balun
JP5931851B2 (ja) ノイズ抑制構造を有する回路基板
JP4580795B2 (ja) 不平衡−平衡変換器
US9843085B2 (en) Directional coupler
JP4450079B2 (ja) 高周波モジュール
TWI630760B (zh) 裂環型天線
US9048232B2 (en) Package with integrated pre-match circuit and harmonic suppression
JP4492708B2 (ja) 高周波モジュール
JP5110807B2 (ja) 積層コンデンサ
JP2009212400A (ja) 高周波パッケージ
US7688164B2 (en) High frequency circuit board converting a transmission mode of high frequency signals
JP4464291B2 (ja) 高周波回路
JP5225188B2 (ja) 方向性結合器
JP2006042098A (ja) 高周波用配線基板
JP2010087830A (ja) 積層型バンドパスフィルタ及び高周波モジュール
JP2008219476A (ja) 伝送線路変換部並びにこれを有する高周波回路及び高周波モジュール
JP2007180781A (ja) 共振回路、フィルタ回路、及び多層基板
WO2011122502A1 (ja) ノイズ抑制構造
JP2010183513A (ja) 積層型バンドパスフィルタおよび高周波モジュール
JP4377725B2 (ja) 高周波用配線基板
JP4502019B2 (ja) 高周波モジュール
JP6853803B2 (ja) 共振器及びフィルタ
JP4329702B2 (ja) 高周波デバイス装置
JP5219790B2 (ja) バンドパスフィルタ、これを用いた無線通信モジュール及び通信機器装置
JP2011044847A (ja) 多層回路及びパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4464291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250