JP5519469B2 - 回路基板の製造方法および回路基板 - Google Patents
回路基板の製造方法および回路基板 Download PDFInfo
- Publication number
- JP5519469B2 JP5519469B2 JP2010238966A JP2010238966A JP5519469B2 JP 5519469 B2 JP5519469 B2 JP 5519469B2 JP 2010238966 A JP2010238966 A JP 2010238966A JP 2010238966 A JP2010238966 A JP 2010238966A JP 5519469 B2 JP5519469 B2 JP 5519469B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- layer
- circuit
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
このため非回路部となる領域全面にレーザなどを照射しようとすると照射処理時間が長くなり、回路基板の生産性が低下するという問題があった。
特許文献1の方法では、回路部に囲まれた内側領域に独立回路を形成するには、個々の独立回路に相当する領域の下地層にそれぞれ給電回路を設けて給電する必要があるため、製造が困難である。また、給電回路が回路パターン設計の制約となることがある。また、一体的に回路部を形成してからこの回路部をパターニングし、独立回路を形成する方法も考えられる。このように回路部を一体形成した後に、独立回路を形成しようとすると、めっき層の形成後に、レジストパターンを塗布し、選択的にめっき層及び下地層を除去する必要がある。この場合に、レジストが濡れ拡がり、不要部分まで覆ってしまい、めっき断線やかけを生じることがある。
一方、特許文献2及び3の方法では、回路部に囲まれた内側領域にも独立回路を形成することはできるが、めっき後に回路部を構成するめっき層及び下地層の一部を除去して、独立回路を形成する際に、回路が剥離したり、めっき加工後に加工ばりが発生したりするという問題があった。
(1)個片内の回路をシート部まで引き出さなければならない。
(2)個片化するために、何らかの方法で切り分けなければならないため、端部近傍では肉薄領域を形成するなど、設計上の制約があった。
(1)については、個片外に回路を引き出すため、製品機能上は不要な回路が製品に残るという問題があった。たとえば図16に示すように、基体110上に回路部(第1の配線層120)を形成する場合、図17に示すように、個片内の回路を端部まで引き出さなければならず、不要なパターンを形成したりするなどパターンの制約が多い。また複雑な回路の場合では、個片外に回路を引き出すためのスペースが不足し、設計上給電が成立しないという問題もあった。
(2)については、例えば、図18に一例を示すように切断位置のばらつきの関係上、切断部分にはある程度のスペースの余裕が必要となり、切断刃112によって切断した後に、図19に示すように製品外形に不要な突出部111が発生してしまい、これが、専有面積の増大などの問題の原因となることもあった。また、切断時のバリや、切断面からのダスト発生が問題となることがあった。
一方、下地層121と、めっき層で形成されたニッケル層122と金層123とからなる第1の配線層120においても図20に示すように、回路部の端部で下地層121、あるいはニッケル層122が露呈することになる。このため、下地層が銅層である場合には、腐食による劣化をもたらすこともあった。
また本発明は、上記回路基板の製造方法において、絶縁性基体を用意する工程が、表面に凹凸を有する立体構造の基体を用意する工程であることを特徴とする。
また本発明は、上記回路基板の製造方法において、絶縁性基体を用意する工程は、側壁が回路基板表面に対して垂直となる立体構造の基体を用意する工程であることを特徴とする。
また本発明は、上記回路基板の製造方法において、輪郭形成工程は、回路部および給電用のパッド領域が絶縁性基体の端面から所定の間隔を隔てるように、輪郭線を形成する工程であることを特徴とする。
また本発明は、上記回路基板の製造方法において、下地層を形成する工程は、スパッタリング工程であることを特徴とする。
また本発明は、上記回路基板の製造方法において、スパッタリング工程は、銅薄膜を成膜する工程であることを特徴とする。
また本発明は、上記回路基板の製造方法において、めっき工程は、銅薄膜上に、ニッケル層を形成するニッケルめっき工程と、ニッケル層上に金層を形成する金めっき工程とを含むことを特徴とする。
また本発明は、上記回路基板の製造方法において、絶縁性基体と、絶縁性基体上に形成された回路部と、給電用のパッド領域とを具備し、回路部および給電用のパッド領域の端面が、絶縁性基体の端面から所定の距離を隔てて形成され、回路部及び給電用のパッド領域において、下地層表面全体がめっき層で被覆されたことを特徴とする。
また、給電部を介して効率よく給電を行うことができるため、個片内に浮島(アイランド)の様な独立回路を形成することが可能となる。
なお、三次元立体基板だけでなく、平板構造の回路基板にも適用可能であることはいうまでもない。
図1(a)および(b)、ならびに図2は、本発明の実施の形態1の三次元立体基板である回路基板を示す図である。図1(a)は断面図、図1(b)は斜視図であり、図2は配線部の拡大説明図、図3は同配線部の端部を示す拡大図であり、(a)は断面図、(b)は斜視図である。また、図4乃至7は同立体基板の製造工程を示す図である。図4乃至図7においても(a)は断面図、(b)は斜視図である。図8(a)乃至(d)は第1の配線層の形成工程を示す説明図、図9(a)乃至(e)は第2の配線層の形成工程を示す説明図である。
本実施の形態の方法は、個片として形成された絶縁性基体としての三次元立体基板に下地層を形成し、この下地層に少なくとも一つのパッド領域を形成しておくこのパッドから通電することで電解めっきを行うようにしたことを特徴とするものである。
すなわち、
(1)少なくとも表面が絶縁性を呈する、個片状の絶縁性基体を用意する工程
(2)この絶縁性基体表面に下地層を形成する工程
(3)下地層のうち、回路部と、給電用のパッド領域を残して、回路部の絶縁部となる非回路部の境界領域を選択的に除去し、輪郭を形成する輪郭形成工程
(4)パッド領域の下地層を給電部としてめっきを行い、めっき層を形成するめっき工程
(5)表面に露呈する前記下地層を選択的に除去する工程
とを含む。
このように、回路部は、絶縁性基体10上に形成された第1の配線層20を接地層とし、この上層に電着塗装法で形成された電着塗装膜30としてのポリイミド膜と、この上層に形成された、信号線を構成する第2の配線層40とで、グランドコプラナ構造の高周波回路を構成する。回路部においては、第1の配線層20は膜厚t1=6−20μmであり、全面に形成されて接地層を構成する。また、この上層に、電着塗装法で膜厚t2=15−20μmの電着塗装膜30としてのポリイミド膜が形成されている。さらに、この上層に、L/S(ラインアンドスペース)が100/100μm、膜厚t3=6−20μmの信号線を構成する第2の配線層40が形成されている。なお、L/Sは基板の大きさに応じて50/50μm以上で自由に調整することができる。
すなわち、回路部は、第1の配線層を接地層とし、第2の配線層を信号線とするマイクロストリップ回路を構成する。この構成においては、電着塗装膜30が、均一かつ高精度に膜厚制御のなされた構造を有するため、信号線と接地層との距離を高精度に確保することができる。従って、高周波回路においてもインピーダンス整合のなされた高周波回路が形成される。なお、第1の配線層についても接地層だけでなく回路部を構成するようにパターニングしてもよい。
まず、加圧成形により、窒化アルミセラミック基板からなる絶縁性基体10を用意する。
こののち、絶縁性基体10上に第1の配線層20を形成する(図4(a)及び(b))。形成に際しては、図8(a)乃至(d)に要部拡大断面図を示す方法によって形成される。まず、図8(a)に示すように、絶縁性基体10上にスパッタリング法により、膜厚100nm程度の銅薄膜21sを形成する。この後、図8(b)に示すように、めっき法により膜厚3〜10μm程度の銅層21を形成する。そしてさらに図8(c)に示すように、めっき法により順次膜厚3〜10μm程度のニッケル層22、膜厚0.1〜0.5μm程度の金層23を形成し、第1の配線層20を得る(図8(d))。
そして最後に第2の配線層40を形成し、図1(a)及び(b)に示した立体基板が完成する。
また、給電部を介して効率よく給電を行うことができるため、個片内に浮島の様な独立回路を形成することが可能となる。
なお、三次元立体基板だけでなく、平板構造の回路基板にも適用可能であることはいうまでもない。
さらにまた、本実施の形態では、電着塗装法により、ポリイミドからなる電着塗装膜30を形成しているため、膜厚を高精度に制御することができるとともに、均一な膜厚を得ることが可能となる。なお、前記実施の形態ではポリイミドを用いたがポリアミドイミドなど他の材料を用いてもよい。
例えば1000℃以下で低温焼結が可能なセラミック誘電体材料LTCC(低温温同時焼成セラミック:Low Temperature Co-fired Ceramics)を用いてグリーンシートとして形成してもよい。すなわち、厚さが10μm〜200μmのこのLTCCのグリーンシートに、低抵抗率のAgやCu等の導電ペーストを印刷して所定のパターンを形成する。そしてこの、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、焼結することにより、内部導体層を備えた絶縁層(誘電体層)として製造することが出来る。これらの誘電体材料としては、例えばAl、Si、Srを主成分として、Ti、Bi、Cu、Mn、Na、Kを副成分とする材料、Al、Mg、Si、Gdを含む材料、Al、Si、Zr、Mgを含む材料などが適用可能である。ここで、誘電率は5〜15程度の材料を用いる。
なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、このセラミック基板を、HTCC(高温同時焼成セラミック:High Temperature Co-fired Ceramics)技術を用いてもよい。この、HTCCセラミック基板上に、誘電体材料をAl2O3を主体とするもので構成し、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
また金属基板を用いた場合、表面を覆う絶縁膜を電着塗装膜で構成し、膜厚を均一にすることで、金属基板自体を接地線として用いることも可能である。
ここでLDS法は、導電性粒子を含む樹脂基板にレーザ照射を行い導電性粒子を露出せしめて、この導電性粒子のパターン上にめっきを行い回路部を形成する方法である。
2ショット法は、無電解めっきの触媒を含む材料で一次成形した後、触媒を含まない材料で2次成形を行う。そして露出した一次成形の表面にのみ選択的に無電解めっきを施し、立体基板を形成する方法である。
図10は本発明の実施の形態2の実装基板を示す断面図である。図11は同斜視図、図12は、この実装基板上にセンサチップ(素子チップ)80A,80Bを搭載した、回路モジュール1を実装基板上に実装した状態を示す断面図、図13は同回路モジュールを実装基板上に実装した状態を示す斜視図である。図14は同回路基板の要部拡大断面図である。図15(a)乃至(e)は同回路基板の製造工程を示す図である。
そして図15(e)に示すように、残った銅層21上にめっきによりニッケル層22、金層23を形成すれば、所望の回路パターンが形成された回路基板を得ることができる。
さらにまた、何ら特別な部品を用いることなく、容易に製造可能である。
20,120,220 第1の配線層
30,130,230 電着塗装膜
40,140,240 第2の配線層
Claims (8)
- 少なくとも表面が絶縁性を呈する、個片状の絶縁性基体を用意する工程と、
前記絶縁性基体表面に下地層を形成する工程と、
前記下地層のうち、回路部と、給電用のパッド領域を残して、回路部の絶縁部となる非回路部の境界領域を選択的に除去し、回路部の輪郭を形成する輪郭形成工程と、
前記パッド領域の下地層を給電部としてめっきを行い、めっき層を形成するめっき工程と、
表面に露呈する前記下地層を選択的に除去する工程とを含み、
前記回路部および前記給電用のパッド領域の端面が、前記絶縁性基体の端面から所定の距離を隔てて形成され、
前記回路部及び前記給電用のパッド領域において、前記下地層表面全体が前記めっき層で被覆された回路基板の製造方法。 - 請求項1に記載の回路基板の製造方法であって、
前記絶縁性基体を用意する工程は、表面に凹凸を有する立体構造の基体を用意する工程である回路基板の製造方法。 - 請求項1または2に記載の回路基板の製造方法であって、
前記絶縁性基体を用意する工程は、側壁が前記回路基板表面に対して垂直となる立体構造の基体を用意する工程である回路基板の製造方法。 - 請求項1に記載の回路基板の製造方法であって、
前記輪郭形成工程は、前記回路部および給電用のパッド領域が前記絶縁性基体の端面から所定の間隔を隔てるように、前記輪郭線を形成する工程である回路基板の製造方法。 - 請求項1乃至4のいずれか1項に記載の回路基板の製造方法であって、
前記下地層を形成する工程は、スパッタリング工程である回路基板の製造方法。 - 請求項5に記載の回路基板の製造方法であって、
前記スパッタリング工程は、銅薄膜を成膜する工程である回路基板の製造方法。 - 請求項6に記載の回路基板の製造方法であって、
前記めっき工程は、前記銅薄膜上に、ニッケル層を形成するニッケルめっき工程と、
前記ニッケル層上に金層を形成する金めっき工程とを含む回路基板の製造方法。 - 請求項1乃至7のいずれか1項に記載の回路基板の製造方法で得られる回路基板であって、
絶縁性基体と、前記絶縁性基体上に形成された回路部と、給電用のパッド領域とを具備し、
前記回路部および前記給電用のパッド領域の端面が、前記絶縁性基体の端面から所定の距離を隔てて形成され、
前記回路部及び前記給電用のパッド領域において、前記下地層表面全体が前記めっき層で被覆された回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238966A JP5519469B2 (ja) | 2010-10-25 | 2010-10-25 | 回路基板の製造方法および回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238966A JP5519469B2 (ja) | 2010-10-25 | 2010-10-25 | 回路基板の製造方法および回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012094606A JP2012094606A (ja) | 2012-05-17 |
JP5519469B2 true JP5519469B2 (ja) | 2014-06-11 |
Family
ID=46387644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010238966A Expired - Fee Related JP5519469B2 (ja) | 2010-10-25 | 2010-10-25 | 回路基板の製造方法および回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5519469B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6685874B2 (ja) | 2016-09-23 | 2020-04-22 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2010
- 2010-10-25 JP JP2010238966A patent/JP5519469B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012094606A (ja) | 2012-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6000130A (en) | Process for making planar redistribution structure | |
JP2008060263A (ja) | 配線回路基板およびその製造方法 | |
US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
US9170274B2 (en) | Wiring board for electronic parts inspecting device and its manufacturing method | |
CN113597129A (zh) | 线路板及其制造方法 | |
US9312593B2 (en) | Multilayer electronic structure with novel transmission lines | |
JP5519469B2 (ja) | 回路基板の製造方法および回路基板 | |
JP2012094605A (ja) | 立体基板および立体基板の製造方法 | |
TWI656819B (zh) | 柔性電路板製作方法 | |
US6846993B2 (en) | Multilayer printed wiring board and its manufacturing method | |
JP2005191100A (ja) | 半導体基板及びその製造方法 | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
CN112802821B (zh) | 一种双面多层布线的铝基转接板及其制备方法 | |
JP2016127248A (ja) | 多層配線基板 | |
JP6063785B2 (ja) | 回路基板、回路基板の製造方法 | |
JP4107003B2 (ja) | 配線基板の製造方法および同製造方法に使用される基板 | |
JP6418918B2 (ja) | プローブカード用回路基板およびそれを備えたプローブカード | |
JP2018148086A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
JP6267068B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2019125648A (ja) | めっき用遮蔽板製造方法及びプリント配線板製造方法 | |
JP4992635B2 (ja) | 半導体装置用基板の製造方法 | |
US20230199957A1 (en) | Multilayer substrate and manufacturing method therefor | |
JP2023056567A (ja) | 多層配線基板、その製造方法及びその設計方法 | |
TW201010558A (en) | Preformed printed circuit board and mounting method for printed circuit board | |
JP2010034324A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140403 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5519469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |