JP4992635B2 - 半導体装置用基板の製造方法 - Google Patents
半導体装置用基板の製造方法 Download PDFInfo
- Publication number
- JP4992635B2 JP4992635B2 JP2007248239A JP2007248239A JP4992635B2 JP 4992635 B2 JP4992635 B2 JP 4992635B2 JP 2007248239 A JP2007248239 A JP 2007248239A JP 2007248239 A JP2007248239 A JP 2007248239A JP 4992635 B2 JP4992635 B2 JP 4992635B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate
- power supply
- lead
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Description
このような接合の不安定化や不確実化といった不都合は、例えばポリイミドフィルムのような絶縁性基板上に導体パターンを設けた配線基板に半導体チップを搭載してなるフィルムキャリア方式と呼ばれるような半導体装置およびその製造方法においても同様である。
そこで、半導体チップ搭載時の接合の安定化を図るために、配線基板上の表面の端子やパッドに金めっきを施して、その接合部位の酸化を防ぐことが行われている。またその下地めっきとしてニッケルめっき等を施すことなども行われている。
無電解めっきは一般に、めっき液やプロセス条件等の管理が煩雑で、形成されるめっき皮膜の品質が不安定になる傾向があり、またそのプロセスに時間が掛かる傾向にあるので製造コストが高くなるなどの不利な特質を有している。このため、めっき層の形成には、無電解めっき法よりも、電解めっき法を採用することが多い。
一般に、半導体装置用基板上に形成される高密度配線を構成する個々の導体パターンは、接続される半導体チップに対して信号を伝送するために、基本的にその一本一本が個々に独立しているので、導体パターン1本ごとにめっき用給電線が1本ずつ必要となる。すなわち、基本的に、めっき用給電線は導体パターンの本数と同等の本数が必要となる。
そうすると、そのような多数のめっき用給電線の存在が原因となって、高密度配線に入出力される信号に反射が生じたり、配線回路全体に対して無視できない寄生容量が生じるなどして、半導体装置の内部における配線回路全体のインピーダンスコントロール特性が阻害される虞がある。このため、めっき用給電線は、金めっきを行った後に除去することが要請される。
このようなめっき用給電線を除去するための具体的な手法としては、例えば、特開2003−101195号公報(特許文献1)にて提案されたような、金めっきを施した後に、めっき用給電線のみを選択的にエッチングによって除去する、という方法が知られている。
あるいは、めっき用給電線をエッチングによって完全に除去しようとすると、そのめっき用給電線の下の絶縁性基板の表面も削られてその部分が薄くなる虞が極めて高く、これに起因して、絶縁性基板の平坦性が損われて半導体チップとの密着性や固着性を損なったり、その薄くなった部分から絶縁性基板に亀裂が生じるなど、種々の悪影響を及ぼすこととなる。
このような種々の要因から、エッチングによって例えば200μm未満のような微細なめっき用給電線およびその表面の金めっき層等を精確かつ確実に除去することは、実質的に極めて困難ないしは不可能であった。
また、もとより、めっき用給電線を、高密度配線と同一基板上に、その高密度配線の本数とほぼ同様の本数混在させるという構成自体、少なくともそのめっき用給電線のスペースが、配線パターンを形成するために使用可能なスペースの損失となってしまうので、配線のさらなる高密度化を達成する際の著しい阻害要因となっていた。
Automated Bonding)テープ用のフィルム基板を用いることが可能である。
まず、図3(a)に示したように、絶縁性基板1を用意する。この絶縁性基板1としては、例えば50μm程度の厚さのポリイミド系材料からなるキャリアテープを用いることができる。そして、パンチング金型8を用いたパンチングにより、図3(b)に示したように、絶縁性基板1の例えばほぼ中央部の所定位置に、開口4を穿ち設ける(パンチング金型のうちの雌型については図示省略)。この開口4の幅寸法は、例えば1mmとする。
なお、本実施の形態で表記する幅寸法等の各寸法は、いずれも一実施例の数値である。
その銅箔9に、図3(d)に示したように、サブトラクティブ法(フォトエッチング法等)によって所望のパターニングを施して、配線パターン2、めっき用給電線3、実装端子5、リード6等を形成する。このとき、めっき用給電線3は全てのリード6の先端と連続するパターンとして、開口4の領域内に形成される。このめっき用給電線の幅寸法は、例えば200μmとする。
そして、その電解めっきが完了した後、絶縁性基板1における、上記の配線パターン2、めっき用給電線3、実装端子5、リード6等が形成された配線面側であるおもて面とは反対側の、いわゆる裏面側から、パンチング金型の雄金型10を、めっき用給電線3に向けてパンチングして、そのめっき用給電線3を打抜き除去する(図3(e)では雌金型については図示省略)。
このとき用いる雄金型10のパンチングの幅寸法は、例えば250μmとする。この雄金型10の幅寸法は、めっき用給電線3を確実に打抜き除去するためにそのめっき用給電線3の幅寸法以上で、かつ半導体チップとの接続のためにリード6に要求される長さを確保することができる幅寸法以下に設定される。
このようにして、図3(f)に示したように、めっき用給電線3を打抜き除去して、金めっき層7が施された個々のリード6を分離してなる半導体装置用基板の主要部が完成する。
以上のようにして、この半導体装置用基板の配線の高密度化を阻害することなく、めっき用給電線3を簡易かつ確実に除去することができる。
れる配線領域内には全くめっき用給電線103を設けることなく、従って配線パターン2のさらなる高密度化を達成することが可能となり、かつリード6に対して電解めっき工程により金めっき層7を形成した後には、きわめて簡易かつ確実にめっき用給電線3を除去することができる。一般に従来の配線領域内にめっき用給電線103を配線パターン2と混在させた構成の場合には、一本の配線パターン2に対して一本ずつのめっき用給電線103を形成することが必要であったが、本発明の実施の形態に係るめっき用給電線3による構成および製造方法によれば、そのようなめっき用給電線103は配線領域内には全く形成する必要がなくなるので、概算で見積っても、配線パターン2の形成密度を、従来の約2倍に高密度なものとすることが可能となる。
2 配線パターン
3 めっき用給電線
4 開口
5 実装端子
6 リード
7 金めっき層
8 パンチング金型
9 銅箔
10 雄金型
Claims (4)
- 絶縁性基板の表面に、一端に外部接続用の実装端子を有すると共に他端に半導体チップ接続用のリードとを有する配線パターンを形成する工程と、前記リードの先端における前記半導体チップと接続される所定部位に電解めっき処理を施してめっき層を形成する工程とを含む半導体装置用基板の製造方法であって、
前記配線パターンおよび前記リードを形成する以前に、前記絶縁性基板における前記リードが形成される位置を含む所定位置に開口を穿設する工程と、
前記リードに電解めっき用の電流を供給するためのめっき用給電線を、前記リードに直接に接続されるパターンとして、当該リードの形成と共に、前記開口の領域内に形成する工程と、
前記電解めっき処理を施した後、前記めっき用給電線を、パンチング金型を用いたパンチング法によって打抜き除去する工程と
を含むことを特徴とする半導体装置用基板の製造方法。 - 請求項1記載の半導体装置用基板の製造方法において、
雄金型および雌金型からなる前記パンチング金型のうちの雄金型を、前記絶縁性基板側から前記めっき用給電線に向けてパンチングして、当該めっき用給電線を打抜き除去することを特徴とする半導体装置用基板の製造方法。 - 請求項2記載の半導体装置用基板の製造方法において、
前記打抜き除去工程後の、前記リードの反り変形量を、50μm以下とした
ことを特徴とする半導体装置用基板の製造方法。 - 請求項1ないし3のうちいずれか1項に記載の半導体装置用基板の製造方法において、
前記配線パターンを、絶縁層によって隔てられた複数層を積層してなるものとし、
前記めっき用給電線および前記リードを、前記複数層の配線パターンのうちの一つの層の配線パターンに接続されるように形成し、前記電解めっき処理を施した後、前記めっき用給電線を除去する
ことを特徴とする半導体装置用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007248239A JP4992635B2 (ja) | 2007-09-25 | 2007-09-25 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007248239A JP4992635B2 (ja) | 2007-09-25 | 2007-09-25 | 半導体装置用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009081214A JP2009081214A (ja) | 2009-04-16 |
JP4992635B2 true JP4992635B2 (ja) | 2012-08-08 |
Family
ID=40655766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007248239A Expired - Fee Related JP4992635B2 (ja) | 2007-09-25 | 2007-09-25 | 半導体装置用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4992635B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6001921B2 (ja) * | 2012-05-25 | 2016-10-05 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3684700B2 (ja) * | 1996-08-27 | 2005-08-17 | 凸版印刷株式会社 | テープキャリア及びその製造方法 |
JP3896741B2 (ja) * | 1999-11-22 | 2007-03-22 | 日立電線株式会社 | 半導体装置および半導体装置用tabテープ |
JP4178744B2 (ja) * | 2000-11-28 | 2008-11-12 | 日立電線株式会社 | 半導体素子搭載用テープとそれを用いた半導体装置 |
-
2007
- 2007-09-25 JP JP2007248239A patent/JP4992635B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009081214A (ja) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
US20160095215A1 (en) | Printed wiring board and method for manufacturing the same | |
US8895870B2 (en) | Printed circuit board and method of manufacturing the same | |
US20090289342A1 (en) | Semiconductor Device and Semiconductor Device Manufacturing Method | |
US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
TWI492691B (zh) | 多層電路板及其製作方法 | |
JP4992635B2 (ja) | 半導体装置用基板の製造方法 | |
JP2007042957A (ja) | 半導体装置用多層基板の部分めっき方法 | |
US20090000808A1 (en) | Flexible Printed Circuit Board And Method Of Fabricating The Same | |
US6998291B2 (en) | Cost-reducing and process-simplifying wiring board and manufacturing method thereof | |
JP4767004B2 (ja) | プリント配線基板の導通形成方法 | |
US6153518A (en) | Method of making chip size package substrate | |
JP2002289999A (ja) | 配線基板及びその製造方法 | |
JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
JP4023339B2 (ja) | 配線板の製造方法 | |
JP4193479B2 (ja) | 素子実装基板の製造方法 | |
JP5057139B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
US20220361329A1 (en) | Method for Forming Flipped-Conductor-Patch | |
JP2006032580A (ja) | 半導体装置用基板の製造方法 | |
JPS63240093A (ja) | プリント配線板の製造方法 | |
JPH10270844A (ja) | 配線板の製造方法 | |
JP3841672B2 (ja) | 両面可撓性回路基板の製造法 | |
KR100866532B1 (ko) | 링 형상의 도금인입선을 갖는 비오씨 반도체 패키지 기판의제조방법 | |
JPH09172122A (ja) | 半導体搭載用リ−ド付き基板の製造法 | |
JPH0438159B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |