JPH0438159B2 - - Google Patents
Info
- Publication number
- JPH0438159B2 JPH0438159B2 JP59198162A JP19816284A JPH0438159B2 JP H0438159 B2 JPH0438159 B2 JP H0438159B2 JP 59198162 A JP59198162 A JP 59198162A JP 19816284 A JP19816284 A JP 19816284A JP H0438159 B2 JPH0438159 B2 JP H0438159B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plating
- forming
- conductive circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 238000007747 plating Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 19
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- -1 (for example Inorganic materials 0.000 description 1
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基板上に凹部が形成され、かつ該凹部
に導電回路が形成された多層回路基板の製造方法
に係り、特に高密度実装が要求される回路基板や
半導体素子搭載用基板、チツプキヤリア、ピング
リツドアレイなどのパツケージ用基板に応用され
るものである。
に導電回路が形成された多層回路基板の製造方法
に係り、特に高密度実装が要求される回路基板や
半導体素子搭載用基板、チツプキヤリア、ピング
リツドアレイなどのパツケージ用基板に応用され
るものである。
従来、基板上の凹部内に回路を有する多層回路
基板の製造方法としては、基板の一部を所定の形
状に切断除去するとともに穿孔した焼成前のセラ
ミツクシート(グリーンシート)に導電ペースト
をスクリーン印刷して導電回路を形成した後、積
層し、孔内に導電ペーストを吸入または圧入させ
スルホールを形成する方法が知られている。
基板の製造方法としては、基板の一部を所定の形
状に切断除去するとともに穿孔した焼成前のセラ
ミツクシート(グリーンシート)に導電ペースト
をスクリーン印刷して導電回路を形成した後、積
層し、孔内に導電ペーストを吸入または圧入させ
スルホールを形成する方法が知られている。
また、プラスチツク基板や金属基板において
は、回路を形成した後基板を加熱・加圧により変
形させ凹部を形成する方法が知られている。
は、回路を形成した後基板を加熱・加圧により変
形させ凹部を形成する方法が知られている。
さらに複数の回路を形成したスルホール基板の
一部を除去し、積層プレスした後にスルホール内
に溶融半田を流入させることにより各層の回路を
接続させる方法が実用化されている。
一部を除去し、積層プレスした後にスルホール内
に溶融半田を流入させることにより各層の回路を
接続させる方法が実用化されている。
また、特開昭50−133465号公報、特に特開昭57
−31188号公報には基板表裏の導電回路を接続す
るスルホールめつきの形成方法として、基板上の
導電回路表面に該導電回路と異なる種類の金属め
つき被膜を形成した後、基板を貫通するスルホー
ル内壁を含む基板全面にスルホールめつきを施
し、その後前記金属めつき被膜をレジストとして
スルホールめつきをエツチング除去する方法が開
示されている。
−31188号公報には基板表裏の導電回路を接続す
るスルホールめつきの形成方法として、基板上の
導電回路表面に該導電回路と異なる種類の金属め
つき被膜を形成した後、基板を貫通するスルホー
ル内壁を含む基板全面にスルホールめつきを施
し、その後前記金属めつき被膜をレジストとして
スルホールめつきをエツチング除去する方法が開
示されている。
ところで回路の高密度化や部品実装の高さが制
限される高密度薄型基板や極めて限定された部分
に多数の接続導体を形成しなければならない半導
体素子搭載用基板、半導体素子パツケージ基板に
おいては、基板に凹部を持つキヤビテイ構造を採
ることが有効であるが、上記従来方法ではキヤビ
テイ内の導体を高い信頼性と高い生産性を保ちな
がら外層回路と接続することは極めて困難であつ
た。
限される高密度薄型基板や極めて限定された部分
に多数の接続導体を形成しなければならない半導
体素子搭載用基板、半導体素子パツケージ基板に
おいては、基板に凹部を持つキヤビテイ構造を採
ることが有効であるが、上記従来方法ではキヤビ
テイ内の導体を高い信頼性と高い生産性を保ちな
がら外層回路と接続することは極めて困難であつ
た。
たとえば、導電ペーストを孔内に吸入または圧
入する従来の方法では回路密度が高くなるに従つ
て充分な導電ペーストを孔内に供給できなくな
り、各層を接続することが困難であつた。
入する従来の方法では回路密度が高くなるに従つ
て充分な導電ペーストを孔内に供給できなくな
り、各層を接続することが困難であつた。
また、回路の形成された基板を加熱・加圧によ
り変形させ凹部を形成する方法では、回路を凹部
内にも形成できるとはいうものの、もともと両面
配線層に窪みをつけただけであり、表裏回路と凹
部内の回路とを分離し配線密度を向上させること
はできなかつた。
り変形させ凹部を形成する方法では、回路を凹部
内にも形成できるとはいうものの、もともと両面
配線層に窪みをつけただけであり、表裏回路と凹
部内の回路とを分離し配線密度を向上させること
はできなかつた。
さらに各層間の電気的接続をスルホール内に流
入させた半田により実現する方法では、半田流入
時のブローホールや半田の不完全な充填が発生し
易く極めて信頼性に乏しいものであつた。
入させた半田により実現する方法では、半田流入
時のブローホールや半田の不完全な充填が発生し
易く極めて信頼性に乏しいものであつた。
また、特開昭50−133465号公報や特開昭57−
31188号公報に開示されたスルホールめつきの形
成方法は、基板を加熱・加圧により変形させ凹部
を形成する上記方法と同様で表裏回路と分離した
もう一つの回路を実現する手段を開示するもので
はなく、配線密度を向上させることはできなかつ
た。
31188号公報に開示されたスルホールめつきの形
成方法は、基板を加熱・加圧により変形させ凹部
を形成する上記方法と同様で表裏回路と分離した
もう一つの回路を実現する手段を開示するもので
はなく、配線密度を向上させることはできなかつ
た。
本発明は、セラミツク基板、プラスチツク基板
を問わず、高い接続信頼性と高い生産性を有する
三次元回路の形成技術を提供するものである。
を問わず、高い接続信頼性と高い生産性を有する
三次元回路の形成技術を提供するものである。
本発明は、電子部品を挿入する貫通穴を形成し
た第1の印刷回路基板を、前記電子部品と電気的
に接続される導電回路を形成した第2の印刷回路
基板の前記導電回路面に接合し、前記電子部品を
搭載する凹部が形成された多層基板を作る工程、 前記導電回路を貫通する穴を前記多層基板に形
成し、その後該多層基板の全面に前記導電回路の
表面を形成する金属とは異なる金属のめつきを形
成し、前記導電回路と接続したスルホールめつき
を有するスルホール多層基板を形成する工程、 前記貫通する穴壁面を少なくとも除く前記スル
ホール多層基板表面の前記金属めつきをエツチン
ググ除去し、前記スルホール多層基板の表裏両主
面とは異なる面であつて前記スルホールめつきと
接続した前記導電回路を有するスルホール多層回
路基板を形成する工程とからなることを特徴とす
るスルホール多層回路基板の製造方法である。
た第1の印刷回路基板を、前記電子部品と電気的
に接続される導電回路を形成した第2の印刷回路
基板の前記導電回路面に接合し、前記電子部品を
搭載する凹部が形成された多層基板を作る工程、 前記導電回路を貫通する穴を前記多層基板に形
成し、その後該多層基板の全面に前記導電回路の
表面を形成する金属とは異なる金属のめつきを形
成し、前記導電回路と接続したスルホールめつき
を有するスルホール多層基板を形成する工程、 前記貫通する穴壁面を少なくとも除く前記スル
ホール多層基板表面の前記金属めつきをエツチン
ググ除去し、前記スルホール多層基板の表裏両主
面とは異なる面であつて前記スルホールめつきと
接続した前記導電回路を有するスルホール多層回
路基板を形成する工程とからなることを特徴とす
るスルホール多層回路基板の製造方法である。
すなわち、多層回路基板の内層となる第2の印
刷回路基板上の導電回路を、多層回路基板の表裏
両主面上とは独立分離した回路として形成させる
手段を開示するものである。
刷回路基板上の導電回路を、多層回路基板の表裏
両主面上とは独立分離した回路として形成させる
手段を開示するものである。
次に本発明の印刷回路基板の製造方法を、接着
シートを用いた方法により具体的に説明する。
シートを用いた方法により具体的に説明する。
第1図aは、2枚の印刷回路基板イとロを接着
シートハを用いて貼り合わせる前の製品の部分断
面図であり、基板イと接着シートハには予め、凹
部を形成する貫通孔4が形成されている。
シートハを用いて貼り合わせる前の製品の部分断
面図であり、基板イと接着シートハには予め、凹
部を形成する貫通孔4が形成されている。
1は絶縁基板であり、その基材としては、無機
系素材、または有機系素材であつて特に限定され
ない。たとえば、アルミナ、シリコンカーバイド
などのセラミツク基板や、ガラスエポキシ基板、
ガラスポリイミド基板、紙エポキシ基板、ガラス
トリアジン基板などがある。これらの基材の片面
または両面には、予め銅箔や蒸着金属膜等の導電
被膜が形成されているものであつてもよい。
系素材、または有機系素材であつて特に限定され
ない。たとえば、アルミナ、シリコンカーバイド
などのセラミツク基板や、ガラスエポキシ基板、
ガラスポリイミド基板、紙エポキシ基板、ガラス
トリアジン基板などがある。これらの基材の片面
または両面には、予め銅箔や蒸着金属膜等の導電
被膜が形成されているものであつてもよい。
2は感光性樹脂を用いたフオトエツチング方法
や導電ペーストをスクリーン印刷する方法等によ
り形成された所望の導電回路である。図面には示
していないが、基板イに予めNC制御によるドリ
ル等により穴明けを行い基板イの両面を導通する
導電回路を形成することもできる。
や導電ペーストをスクリーン印刷する方法等によ
り形成された所望の導電回路である。図面には示
していないが、基板イに予めNC制御によるドリ
ル等により穴明けを行い基板イの両面を導通する
導電回路を形成することもできる。
3は導電回路2がスルホールを形成する金属7
と同じ金属の場合に導電回路2上に形成する異種
の金属層であり、たとえば導電回路2の金属が銅
の場合には、ハンダ、スズ、ニツケル、金などが
あるが、好ましくは融点の高いニツケル、金など
が使用される。ここで導電回路2とスルホールを
形成する金属7が異種の金属である場合には、金
属層3は特には必要でない。導電回路2上に異種
金属層3を形成する方法としては、導電回路パタ
ーンを形成する前に導電回路形成用の導電層上に
所望の形状に異種金属層3をめつきした後、この
異種金属層3をレジストとして上記導電層をエツ
チングすることにより、異種金属層3で被覆され
た導電回路2を形成する方法と、導電回路2を形
成後、めつきにより異種金属層3を形成する方法
とがあるが、特に限定されるものではない。
と同じ金属の場合に導電回路2上に形成する異種
の金属層であり、たとえば導電回路2の金属が銅
の場合には、ハンダ、スズ、ニツケル、金などが
あるが、好ましくは融点の高いニツケル、金など
が使用される。ここで導電回路2とスルホールを
形成する金属7が異種の金属である場合には、金
属層3は特には必要でない。導電回路2上に異種
金属層3を形成する方法としては、導電回路パタ
ーンを形成する前に導電回路形成用の導電層上に
所望の形状に異種金属層3をめつきした後、この
異種金属層3をレジストとして上記導電層をエツ
チングすることにより、異種金属層3で被覆され
た導電回路2を形成する方法と、導電回路2を形
成後、めつきにより異種金属層3を形成する方法
とがあるが、特に限定されるものではない。
次に第1図bに示すように、基板イとロを接着
シートハを用いて貼り合わせる。この方法として
は、たとえば高温高圧によるプレス圧着法があ
る。図面には示していないが、基板イと同様に基
板ハにも凹部を形成する貫通穴を形成し積層する
ことにより、さらに高密度な実装を可能にするこ
とができる。
シートハを用いて貼り合わせる。この方法として
は、たとえば高温高圧によるプレス圧着法があ
る。図面には示していないが、基板イと同様に基
板ハにも凹部を形成する貫通穴を形成し積層する
ことにより、さらに高密度な実装を可能にするこ
とができる。
次に第1図cに示すように、積層した印刷回路
基板の所望の位置に穴6をあけ、該穴6および積
層により形成された凹部4を含む基板全体に無電
解めつき、あるいは無電解めつきと電解めつきを
施すことにより、スルホールを形成する金属層7
を形成する。ここでめつきされる金属としてはニ
ツケル、銅などがある。また、凹部内を除く積層
基板の表面には、予め回路を形成しなくとも、ス
ルホールを形成する金属層7をフオトエツチング
することにより回路形成することも可能である。
基板の所望の位置に穴6をあけ、該穴6および積
層により形成された凹部4を含む基板全体に無電
解めつき、あるいは無電解めつきと電解めつきを
施すことにより、スルホールを形成する金属層7
を形成する。ここでめつきされる金属としてはニ
ツケル、銅などがある。また、凹部内を除く積層
基板の表面には、予め回路を形成しなくとも、ス
ルホールを形成する金属層7をフオトエツチング
することにより回路形成することも可能である。
次に第1図dに示すように、所望のスルホール
部にフオトレジスト膜を形成するか、あるいはス
ルホールを形成する金属層7と異種な金属をスル
ホール部のみに被覆することにより選択的に金属
層7のみをエツチングする。
部にフオトレジスト膜を形成するか、あるいはス
ルホールを形成する金属層7と異種な金属をスル
ホール部のみに被覆することにより選択的に金属
層7のみをエツチングする。
両面銅張ガラスエポキシ基板上に、感光性樹脂
により所望形状のめつきレジストを形成した後、
ニツケルめつきを5μm、さらに金めつきを0.5μm
の厚みにめつきした。次のめつきレジストを剥離
し、アルカリエツチングを行い所望の導電回路を
得た。こうして導電回路を形成した2枚の印刷回
路基板の1枚には、所望の位置に金型により貫通
穴を形成した。また、接着シートにも上記印刷回
路基板と同様の位置に貫通穴を形成した。
により所望形状のめつきレジストを形成した後、
ニツケルめつきを5μm、さらに金めつきを0.5μm
の厚みにめつきした。次のめつきレジストを剥離
し、アルカリエツチングを行い所望の導電回路を
得た。こうして導電回路を形成した2枚の印刷回
路基板の1枚には、所望の位置に金型により貫通
穴を形成した。また、接着シートにも上記印刷回
路基板と同様の位置に貫通穴を形成した。
次に、上記2枚の印刷回路基板の間に上記接着
シートを組み合わせ、高温、高圧の下で熱圧着
し、積層一体化した。
シートを組み合わせ、高温、高圧の下で熱圧着
し、積層一体化した。
次に、2枚の印刷回路基板間で導通を必要とす
る位置にN/C制御によるドリル加工で穴明けを
行つた。さらにこの穴を含む基板表面全体に、無
電解銅めつき前処理、無電解銅めつきを施した後
に、電解銅めつきを15μm程度施した。
る位置にN/C制御によるドリル加工で穴明けを
行つた。さらにこの穴を含む基板表面全体に、無
電解銅めつき前処理、無電解銅めつきを施した後
に、電解銅めつきを15μm程度施した。
次に、感光性樹脂によりスルホール部をテンテ
イングするエツチングレジストを形成し、アルカ
リエツチングにて銅のみを選択的に除去した。
イングするエツチングレジストを形成し、アルカ
リエツチングにて銅のみを選択的に除去した。
次に、導電回路のボンデイング用端子部以外に
ソルダーレジスト被膜を印刷し、ニツケルめつ
き、さらに金めつきを施し、最後に必要とする外
形寸法に金型で切断除去することにより、本発明
のスルホール多層回路基板を完成した。
ソルダーレジスト被膜を印刷し、ニツケルめつ
き、さらに金めつきを施し、最後に必要とする外
形寸法に金型で切断除去することにより、本発明
のスルホール多層回路基板を完成した。
ここで、本発明を使用して実現できた半導体搭
載用基板の一例を第2図イを用いて具体的に説明
する。aはプリント配線基板に半田により実装さ
れる端子であり、表面は半田または金めつきが施
されている。bはキヤビテイに半導体封止用樹脂
を流入した場合に樹脂の凹凸によりプリント配線
基板への実装を不可能にする問題を解決する絶縁
基板である。cは半導体とワイヤーボンデイング
するための端子であり、プリント配線基板への実
装端子aと導通しており、この端子cの表面は、
金めつきが施されている。dは半導体の搭載用キ
ヤビテイであり、表層は金めつきが施してある。
eは2枚の印刷回路基板を貼り合わせる接着シー
トである。
載用基板の一例を第2図イを用いて具体的に説明
する。aはプリント配線基板に半田により実装さ
れる端子であり、表面は半田または金めつきが施
されている。bはキヤビテイに半導体封止用樹脂
を流入した場合に樹脂の凹凸によりプリント配線
基板への実装を不可能にする問題を解決する絶縁
基板である。cは半導体とワイヤーボンデイング
するための端子であり、プリント配線基板への実
装端子aと導通しており、この端子cの表面は、
金めつきが施されている。dは半導体の搭載用キ
ヤビテイであり、表層は金めつきが施してある。
eは2枚の印刷回路基板を貼り合わせる接着シー
トである。
次に、本発明を使用して実現できた3層構造の
ピングリツドアレイの一例を第2図ロを用いて具
体的に説明する。
ピングリツドアレイの一例を第2図ロを用いて具
体的に説明する。
fは半導体とワイヤーボンデイングするための
端子であり、gはピンと導通をとるための表面に
金めつきがほどこされたスルホールであり、hは
スルホールgと導通している内層パターンであ
る。またiは半導体とワイヤーボンデイングする
ための端子であり、内層パターンhに導通してい
る。jは半導体搭載用キヤビテイであり、kは半
導体搭載用ダイパツドであり、Iは接着シートで
ある。またmはプリント配線基板に接続する導通
用ピンである。
端子であり、gはピンと導通をとるための表面に
金めつきがほどこされたスルホールであり、hは
スルホールgと導通している内層パターンであ
る。またiは半導体とワイヤーボンデイングする
ための端子であり、内層パターンhに導通してい
る。jは半導体搭載用キヤビテイであり、kは半
導体搭載用ダイパツドであり、Iは接着シートで
ある。またmはプリント配線基板に接続する導通
用ピンである。
以上のように本発明の製造方法によれば、回路
の高密度化や部品実装の高さが制限される高密度
薄型基板や極めて限定された部分に多数の接続導
体を形成しなければならない半導体素子搭載用基
板、半導体素子パツケージ基板において、基板に
凹部を持つキヤビテイ構造を採りながらもキヤビ
テイ内の導体を高い信頼性と高い生産性を保ち外
層回路と接続することが可能となり、電子部品を
基板凹部に搭載し、基板表裏の導電回路と分離し
た当該凹部内の導電回路と電子部品とを電気的に
接続できる極めて有用な多層回路基板を得ること
ができる。
の高密度化や部品実装の高さが制限される高密度
薄型基板や極めて限定された部分に多数の接続導
体を形成しなければならない半導体素子搭載用基
板、半導体素子パツケージ基板において、基板に
凹部を持つキヤビテイ構造を採りながらもキヤビ
テイ内の導体を高い信頼性と高い生産性を保ち外
層回路と接続することが可能となり、電子部品を
基板凹部に搭載し、基板表裏の導電回路と分離し
た当該凹部内の導電回路と電子部品とを電気的に
接続できる極めて有用な多層回路基板を得ること
ができる。
また、本発明により得られる半導体パツケージ
基板は、ワイヤーボンデイング用端子を半導体チ
ツプに近いエリア(範囲)に何層かにわたつて配
置することができ、従来よりも大幅に基板を小さ
く、かつボンデイングワイヤーの長さを均一にす
ることが可能となり、入出力端子数の増加に柔軟
に対処できるものである。
基板は、ワイヤーボンデイング用端子を半導体チ
ツプに近いエリア(範囲)に何層かにわたつて配
置することができ、従来よりも大幅に基板を小さ
く、かつボンデイングワイヤーの長さを均一にす
ることが可能となり、入出力端子数の増加に柔軟
に対処できるものである。
第1図a〜第1図dは、本発明の製造方法のフ
ローシートを示すスルホール多層回路基板の要部
縦断面図である。第2図イおよび第2図ロは、そ
れぞれ本発明の製造方法により実現された半導体
搭載用基板の断面図とピングリツドアレイの断面
図である。 イ……印刷回路用基板、ロ……印刷回路用基
板、ハ……接着シート、1……絶縁基板、2……
金属層(銅)、3……金属層(銅以外の金属で、
たとえば半田、ニツケル、金など)、4……打抜
き部分、5……接着シート、6……スルホール、
7……金属層(銅)、8……パターン形成後のス
ルホール、a……基板実装用端子、b……絶縁基
板、c……ワイヤーボンデイング用端子、d……
半導体搭載用キヤビテイ、e……接着シート、f
……ワイヤーボンデイング用端子(第一層)、g
……スルホール、h……内層パターン、i……ワ
イヤーボンデイング用端子(第二層)、j……半
導体搭載用キヤビテイ、k……半導体搭載用ダイ
パツド、l……接着シート、m……導通ピン。
ローシートを示すスルホール多層回路基板の要部
縦断面図である。第2図イおよび第2図ロは、そ
れぞれ本発明の製造方法により実現された半導体
搭載用基板の断面図とピングリツドアレイの断面
図である。 イ……印刷回路用基板、ロ……印刷回路用基
板、ハ……接着シート、1……絶縁基板、2……
金属層(銅)、3……金属層(銅以外の金属で、
たとえば半田、ニツケル、金など)、4……打抜
き部分、5……接着シート、6……スルホール、
7……金属層(銅)、8……パターン形成後のス
ルホール、a……基板実装用端子、b……絶縁基
板、c……ワイヤーボンデイング用端子、d……
半導体搭載用キヤビテイ、e……接着シート、f
……ワイヤーボンデイング用端子(第一層)、g
……スルホール、h……内層パターン、i……ワ
イヤーボンデイング用端子(第二層)、j……半
導体搭載用キヤビテイ、k……半導体搭載用ダイ
パツド、l……接着シート、m……導通ピン。
Claims (1)
- 【特許請求の範囲】 1 電子部品を挿入する貫通穴を形成した第1の
印刷回路基板を、前記電子部品と電気的に接続さ
れる導電回路を形成した第2の印刷回路基板の前
記導電回路面に接合し、前記電子部品を搭載する
凹部が形成された多層基板を作る工程、 前記導電回路を貫通する穴を前記多層基板に形
成し、その後該多層基板の全面に前記導電回路の
表面を形成する金属とは異なる金属のめつきを形
成し、前記導電回路と接続したスルホールめつき
を有するスルホール多層基板を形成する工程、 前記貫通する穴壁面を少なくとも除く前記スル
ホール多層基板表面の前記金属めつきをエツチン
グ除去し、前記スルホール多層基板の表裏両主面
とは異なる面であつて前記スルホールめつきと接
続した前記導電回路を有するスルホール多層回路
基板を形成する工程とからなることを特徴とする
スルホール多層回路基板の製造方法。 2 前記第2の印刷回路基板に接合する前に、予
め前記第1の印刷回路基板にその表裏両面を導通
する導電回路を形成したことを特徴とする特許請
求の範囲第1項記載の製造方法。 3 前記金属のめつきが銅からなり、前記導電回
路の表面に形成する金属がニツケル、金またはそ
れらの複合であることを特徴とする特許請求の範
囲第1項または第2項記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59198162A JPS6175596A (ja) | 1984-09-20 | 1984-09-20 | スルホール多層回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59198162A JPS6175596A (ja) | 1984-09-20 | 1984-09-20 | スルホール多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6175596A JPS6175596A (ja) | 1986-04-17 |
JPH0438159B2 true JPH0438159B2 (ja) | 1992-06-23 |
Family
ID=16386492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59198162A Granted JPS6175596A (ja) | 1984-09-20 | 1984-09-20 | スルホール多層回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6175596A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6484698A (en) * | 1987-09-26 | 1989-03-29 | Matsushita Electric Works Ltd | Manufacture of multilayer circuit board |
JP4840628B2 (ja) * | 2000-07-24 | 2011-12-21 | 日立化成工業株式会社 | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ |
CN104819931A (zh) * | 2015-04-24 | 2015-08-05 | 深圳崇达多层线路板有限公司 | 一种电路板盲孔可靠性的检测方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50133465A (ja) * | 1974-04-15 | 1975-10-22 | ||
JPS5445960A (en) * | 1977-09-16 | 1979-04-11 | Mitsubishi Electric Corp | Freezing/melting sludge treatment apparatus |
JPS5731188A (en) * | 1980-07-31 | 1982-02-19 | Ibigawa Electric Ind Co Ltd | Method of producing printed circuit board |
-
1984
- 1984-09-20 JP JP59198162A patent/JPS6175596A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50133465A (ja) * | 1974-04-15 | 1975-10-22 | ||
JPS5445960A (en) * | 1977-09-16 | 1979-04-11 | Mitsubishi Electric Corp | Freezing/melting sludge treatment apparatus |
JPS5731188A (en) * | 1980-07-31 | 1982-02-19 | Ibigawa Electric Ind Co Ltd | Method of producing printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
JPS6175596A (ja) | 1986-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
JP3930222B2 (ja) | 半導体装置の製造方法 | |
JP2549393B2 (ja) | 回路基板の製造方法 | |
JPH05343856A (ja) | 多層プリント配線板およびその製造方法 | |
JPH0614592B2 (ja) | 多層プリント配線板の製造方法 | |
JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
JPH0438159B2 (ja) | ||
JP2000261152A (ja) | プリント配線組立体 | |
JPH10242335A (ja) | 半導体装置 | |
JPH11112111A (ja) | プリント配線板 | |
JP4207654B2 (ja) | コンデンサ内蔵プリント配線板 | |
JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
JPH09232711A (ja) | 特に電子制御装置内で使用される装置 | |
JPS6364079B2 (ja) | ||
JP3168731B2 (ja) | 金属ベース多層配線基板 | |
JP4081718B2 (ja) | ブラインドビアを有する多層基板 | |
JPH0230199B2 (ja) | Fukugopurintohaisenbannoseizohoho | |
JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
JPS6355236B2 (ja) | ||
JP2002016334A (ja) | プリント配線板およびその製造方法 | |
JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
JPH09306955A (ja) | フィルムキャリアおよびその製造方法 | |
JP2001291800A (ja) | 電子部品用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |