TW201842831A - 印刷電路板製造方法 - Google Patents

印刷電路板製造方法 Download PDF

Info

Publication number
TW201842831A
TW201842831A TW107113103A TW107113103A TW201842831A TW 201842831 A TW201842831 A TW 201842831A TW 107113103 A TW107113103 A TW 107113103A TW 107113103 A TW107113103 A TW 107113103A TW 201842831 A TW201842831 A TW 201842831A
Authority
TW
Taiwan
Prior art keywords
layer
peeling
peeling layer
substrate
circuit pattern
Prior art date
Application number
TW107113103A
Other languages
English (en)
Other versions
TWI768029B (zh
Inventor
鄭光春
文炳雄
金修漢
河性仁
Original Assignee
韓商印可得股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商印可得股份有限公司 filed Critical 韓商印可得股份有限公司
Publication of TW201842831A publication Critical patent/TW201842831A/zh
Application granted granted Critical
Publication of TWI768029B publication Critical patent/TWI768029B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264Peeling insulating layer, e.g. foil, or separating mask

Abstract

本發明涉及一種印刷電路板的製造方法,本發明的印刷電路板的製造方法的特徵在於,包括:剝離層形成步驟,在基板上由第一導電物質來形成剝離層;電路圖案形成步驟,在所述剝離層上由第二導電物質來形成電路圖案;樹脂層形成步驟,在形成有所述電路圖案的剝離層上形成絕緣樹脂層;基板剝離步驟,從所述剝離層中剝離去除所述基板;及剝離層去除步驟,去除所述剝離層。

Description

印刷電路板製造方法
本發明涉及一種印刷電路板的製造方法,更為詳細地,涉及一種能夠防止在去除剝離層的過程中損傷電路圖案的印刷電路板的製造方法。
一般來講,與將銅箔電路凸出形成在絕緣層表面相比,將銅箔電路填埋在絕緣層內時更能減小銅箔的寬度和間距,因此在實現微電路圖案時使用電路埋入基板(Embedded Trace Substrate;下稱「ETS」)方法。
圖式中,圖1為表示使用習知ETS方法的印刷電路板的製造方法。
圖1的(a)表示可拆卸芯體(detachable core),可拆卸芯體100包括起到支撐體作用的芯體100a;接合在芯體100a上部的載體銅箔100b;及接合在載體銅箔100b上部的基板銅箔100c,所述基板銅箔100c通過粘合劑臨時粘合在載體銅箔100b上,當施加輕微的物理力時可從載體銅箔100b分離。在此,所述芯體100a和載體銅箔100b可使用銅箔層壓板(Copper Clad Laminate,CCL)。
如圖1的(b)所示,在可拆卸芯體100的基板銅箔100c上形成由電路圖案110、150和絕緣層130、160構成的疊加層,從而在疊加層的兩面上分別製造印刷電路板,該印刷電路板的電路圖案110、150填埋於絕緣層130、160內。
接下來,如圖1的(c)所示,當從載體銅箔100b中剝去基板銅箔100c,從而從疊加層分離可拆卸芯體100時,通過一次製程即能獲得上下兩個電路板。
此外,如圖1的(d)所示,當通過蝕刻去除基板銅箔100c時,會形成填埋於絕緣層130形式的電路板,並且在去除基板銅箔100c之後的表面上暴露電路圖案110。
然而,為了容易地從載體銅箔100b中剝離基板銅箔100c,所述可拆卸芯體100需要塗覆粘合劑的製程、在粘合劑上層疊載體銅箔的製程及複膜(laminating)製程,因此會提升製造成本。
此外,附著在疊加層上的基板銅箔100c由與電路圖案110相同的銅材質來構成,在通過如蝕刻的化學方法去除所述基板銅箔100c的過程中,存在電路圖案110被暴露於蝕刻液中的問題。
在如上所述的習知技術的情況下,在蝕刻基板銅箔100c的過程中不可避免地將電路圖案一起蝕刻,結果會構成電路圖案比絕緣層的表面稍微凹陷的凹陷(recess)形狀。即,產生凹陷深度缺陷(recess depth)。
尤其,當根據習知技術應用ETS方法來製作半導體晶片的互連襯墊時,襯墊會以絕緣層表面為基準向內側凹陷,這在電子零部件的封裝製程中接合半導體晶粒(die)和BOL(Bump on Lead)的過程中會產生不能焊接的潤濕性不良(non-wet issue),因此會降低製程收率。
因此,本發明係為了解決所述的習知問題而提出者,其目的是提供一種印刷電路板的製造方法,該印刷電路板的製造方法能夠防止在去除剝離層的過程中損傷電路圖案。
所述目的通過本發明的印刷電路板的製造方法來實現,所述印刷電路板的製造方法的特徵在於,包括:剝離層形成步驟,在基板上由第一導電物質來形成剝離層;電路圖案形成步驟,在所述剝離層上由第二導電物質來形成電路圖案;樹脂層形成步驟,在形成有所述電路圖案的剝離層上形成絕緣樹脂層;基板剝離步驟,從所述剝離層中剝離去除所述基板;及剝離層去除步驟,去除所述剝離層。
在此,優選地,用於從所述剝離層中剝離所述基板的剝離強度設定為10gf/cm至100gf/cm。
此外,優選地,所述剝離層和電路圖案由彼此不同材質的導電物質來形成。
此外,優選地,在所述剝離層去除步驟中採用只能溶解所述剝離層的蝕刻液組合物來去除剝離層。
此外,優選地,所述剝離層由銀(Ag)來形成,所述電路圖案由銅(Cu)來形成。
此外,優選地,所述基板由在樹脂層的至少一面上層壓有銅箔的銅箔層壓薄膜(Copper Clad Laminate)來構成。
此外,優選地,在所述剝離層形成步驟中,在所述銅箔層壓薄膜的銅箔上塗覆銀(Ag)來形成剝離層。
根據本發明提供一種能夠防止在去除剝離層的過程中損傷電路圖案的印刷電路板的製造方法。
在對本發明進行說明之前需要說明的是,在多個實施例中,對於具有相同結構的構件使用相同的符號,並在第一實施例中進行代表性的說明,在其他實施例中針對與第一實施例不同的結構進行說明。
下面,參考圖式對本發明的第一實施例的印刷電路板的製造方法進行詳細說明。
在圖式中,圖2為表示根據本發明的第一實施例的印刷電路板的製造方法的順序圖,圖3為表示根據本發明的第一實施例的印刷電路板的製造方法的按製程步驟的剖視圖。
如所述圖所示的本發明的第一實施例的印刷電路板的製造方法包括剝離層形成步驟(S10)、電路圖案形成步驟(S20)、樹脂層形成步驟(S30)、基板剝離步驟(S40)及剝離層去除步驟(S50)。
在所述剝離層形成步驟(S10)中,如圖3的(a)所示,在基板10的一面上塗覆銀(Ag)材質的第一導電物質而形成剝離層20。所述剝離層20可通過凹版印刷(gravure printing)、絲網印刷(screen printing)、狹縫式模頭擠出塗布(slot die coating)、旋塗(spincoating)、浸塗(dip coating)或噴塗(spray coating)等來形成。
另外,在本實施例中,以第一導電物質由銀(Ag)材質來構成為例進行說明,但可由如鐵、銅、鋁、鎳、鉛、鋅、錫、金及鈦等導電率優異的金屬中的任一種來構成。
在所述電路圖案形成步驟(S20)中,如圖3的(b)所示,在所述剝離層20上形成由與所述第一導電物質不同的銅(Cu)材質構成的第二導電物質來形成電路圖案30。在此,所述電路圖案30可通過多種方式的減法(subtractive process)或者加法(additive process)來形成。
在本實施例中,以所述第二導電物質由銅(Cu)來構成為例進行說明,但並不局限於此,所述第二導電物質可由如銀、鐵、鋁、鎳、鉛、鋅、錫、金及鈦等的導電性優異的金屬中,在溶解第一導電物質的過程中能夠不被溶解的材質來構成。
在所述樹脂層形成步驟(S30)中,如圖3的(c)所示,可在形成有所述電路圖案30的剝離層20上形成樹脂層40,而且使所述樹脂層40包覆形成在剝離層20上的電路圖案30。作為所述樹脂層40可使用如環氧(Epoxy)、聚氨酯(Urethane)及酯樹脂(Ester resin)的聚合物(Polymer)或光固化樹脂(UV curable resin)或增強了纖維質(fiber)的預浸料(PREPREG;Preimpregnated Materials)等。作為一例,在所述樹脂層形成步驟(S30)中,可在形成有所述電路圖案30的剝離層20上塗覆未固化狀態的預浸料樹脂,並且施加壓力而接合後,進行加熱來形成固化的樹脂層40,此外也可通過提供熱量和壓力的熱壓製程來同時實現接合與固化。
另外,當透明顯示器上應用印刷電路板時,優選使用固化後透射度高的樹脂來形成樹脂層40。
在本實施例中為了說明上的方便,以形成單層結構的電路圖案30為例進行說明,但根據需要也可通過反復進行所述電路圖案形成步驟(S20)和樹脂層形成步驟(S30)來形成多層結構的電路圖案30。
在所述基板剝離步驟(S40)中,從所述剝離層20中剝離去除所述基板10。此時,用於從所述剝離層20中剝離所述基板10的剝離強度優選設定為10gf/㎝至100gf/㎝。
具體地,如圖3的(d)所示,所述基板剝離步驟(S40)用於從剝離層20中分離基板10,用於從所述剝離層20中剝離所述基板10的剝離強度應設定為能夠利用人手來容易剝離基板10的程度。
在本實施例中,應在基板剝離步驟(S40)中能夠易於從剝離層20中剝離,因此雖然所述剝離強度過高會成為問題,但所述剝離強度應該保持在電路圖案形成步驟(S20)或樹脂層形成步驟(S30)中不被任意剝離的程度。
從這種角度來看,所述剝離強度優選為10gf/cm至100gf/cm,更加優選為20gf/cm至40gf/cm。當用於從所述剝離層20中剝離所述基板10的剝離強度小於10gf/cm時,在搬送或加工時基板可能會任意被剝離,當剝離強度超過100gf/cm時,在基板剝離步驟(S40)中,基板10可能會不易被剝離。
另外,所述剝離強度根據在JIS C6481中規定的90度剝離強度檢測方法來進行檢測。
通過所述基板剝離步驟(S40)從剝離層20中剝離基板10後,通過剝離層去除步驟(S50)去除剝離層20。
具體地,在所述剝離層去除步驟(S50)中,如圖3的(e)所示,採用只能溶解由銀(Ag)材質第一導電物質構成的剝離層20的蝕刻液組合物來對剝離層20進行溶解並去除。尤其,對剝離層20進行溶解的過程中,不會溶解暴露於蝕刻液組合物中的銅(Cu)材質第二導電物質,因此能夠防止在剝離層20去除過程中電路圖案30受損。
如此,將剝離層20和電路圖案30由彼此不同的材質來構成,當只溶解並去除剝離層20時,能夠防止電路圖案30的凹陷深度(recess depth)的不良。此外,由於電路圖案30的暴露表面與樹脂層40的表面構成同一面,因此能夠防止在接合半導體晶粒和BOL(Bump on Lead)的過程中不能焊接的潤濕性不良(non-wet issue)。
接下來,對本發明的第二實施例的印刷電路板的製造方法進行說明。
在圖式中,圖4為表示根據本發明的第二實施例的印刷電路板的製造方法的按製程步驟的剖視圖。
如所述圖式中所示,在本發明的第二實施例的印刷電路板的製造方法中,以基板10由在絕緣層10a的兩面上層壓有銅箔10b的銅箔層壓薄膜(Copper Clad Laminate)來構成,且通過剝離層形成步驟(S10)、電路圖案形成步驟(S20)、樹脂層形成步驟(S30)、基板剝離步驟(S40)及剝離層去除步驟(S50)在所述基板10的兩面上分別形成電路基板為例進行說明。
在所述剝離層形成步驟(S10)中,如圖4的(a)所示,在設置於絕緣層10a兩面上的銅箔10b上塗覆銀(Ag)材質的第一導電物質而形成剝離層20。與第一實施例同樣地,這種剝離層20可通過多種塗覆方法來形成。此外,所述第一導電物質除了銀(Ag)之外還可由如鐵、銅、鋁、鎳、鉛、鋅、錫、金及鈦等導電率優異的金屬中的一種來構成。
在所述電路圖案形成步驟(S20)中,在所述剝離層20上由與所述第一導電物質不同的銅(Cu)材質第二導電物質來形成電路圖案30。在本實施例中,以所述第二導電物質由銅(Cu)來構成為例進行說明,但並不局限於此,所述第二導電物質可由如銀、鐵、鋁、鎳、鉛、鋅、錫、金及鈦等導電率優異的金屬中與第一導電物質不同的材質來構成。
在所述電路圖案形成步驟(S20)中,可通過多種方式的減法(subtractive process)或加法(additive process)來形成電路圖案30。作為一例,所述電路圖案形成步驟(S20)為了通過SAP(Semi Additive Process)方式來形成電路圖案30,可包括感光層形成步驟(S21)、曝光及顯影步驟(S22)、鍍金步驟(S23)及感光層去除步驟(S24)。在所述感光層形成步驟(S21)中,如圖4的(b)所示,在所述剝離層20上塗覆感光物質來形成感光層31,在所述曝光及顯影步驟(S22)中,如圖4的(c)所示,在感光層31上形成選擇性地暴露剝離層20的圖案槽32。因此,根據所要形成電路的圖案,剝離層20通過感光層31的圖案槽32選擇性地被暴露。在所述鍍金步驟(S23)中,如圖4的(d)所示,在圖案槽32的內部鍍覆第二導電物質來形成電路圖案30。此時,優選第二導電物質由導電度很高的銅來設置。在鍍金過程中,通過圖案槽32暴露的剝離層20起到電極作用,因此能夠將第二導電物質填充在圖案槽32中。在所述感光層去除步驟(S24)中,如圖4的(e)所示,可通過去除除了填充在圖案槽32的第二導電物質之外的感光層31來形成電路圖案30。
在所述樹脂層形成步驟(S30)中,如圖4的(f)所示,可通過在形成有所述電路圖案30的剝離層20上形成樹脂層40來使所述樹脂層40包覆形成在剝離層20上的電路圖案30。作為所述樹脂層40可使用樹脂(resin)、環氧樹脂或增強了纖維質(fiber)的預浸料(Preimpregnated Materials,PREPREG)等。具體地,在所述樹脂層形成步驟(S30)中,可在形成有所述電路圖案30的剝離層20上塗覆未固化狀態的預浸料樹脂,並且施加壓力而進行接合後,進行加熱來形成固化的樹脂層40,此外也可通過提供熱量和壓力的熱壓製程來同時實現接合與固化。
在本實施例中為了說明上的方便,以形成單層結構的電路圖案30為例進行說明,但根據需要也可通過反復進行所述電路圖案形成步驟(S20)和樹脂層形成步驟(S30)來形成多層結構的電路圖案30。
在所述基板剝離步驟(S40)中,如圖4的(g)所示,從所述剝離層20中剝離去除所述基板10。此時,優選地,用於從所述剝離層20中剝離所述基板10的剝離強度設定為10gf/cm至100gf/cm。
具體地,所述基板剝離步驟(S40)為用於從剝離層20中分離基板10的步驟,用於從所述剝離層20中剝離所述基板10的剝離強度應設定為能夠用人手容易剝離基板10的程度。
在本實施例中,應在基板剝離步驟(S40)中能夠易於從剝離層20中剝離,因此所述剝離強度過高會成為問題,但所述剝離強度應該保持在電路圖案形成步驟(S20)或樹脂層形成步驟(S30)中不被任意剝離的程度。
從這種角度來看,所述剝離強度優選為10gf/cm至100gf/cm,更加優選為20gf/cm至40gf/cm。當用於從所述剝離層20中剝離所述基板10的剝離強度小於10gf/cm時,在搬送或加工時基板可能會任意被剝離,當剝離強度超過100gf/cm時,在基板剝離步驟(S40)中,基板10可能會不易被剝離。
另外,所述剝離強度根據在JIS C6481中規定的90度剝離強度檢測方法來進行檢測。
當通過所述基板剝離步驟(S40)從剝離層20中剝離基板10時,可通過一次製程來形成兩個印刷電路板,之後通過剝離層去除步驟(S50)來去除附著在各印刷電路板上的剝離層20。
具體地,在所述剝離層去除步驟(S50)中,如圖4的(h)所示,採用只能溶解由銀(Ag)材質第一導電物質構成的剝離層20的蝕刻液組合物來對剝離層20進行溶解並去除。尤其,對剝離層20進行溶解的過程中,不會溶解暴露於蝕刻液組合物中的銅(Cu)材質第二導電物質,因此能夠防止在剝離層20去除過程中電路圖案30受損。
如此,將剝離層20和電路圖案30由彼此不同的材質來構成,當只溶解剝離層20並將其去除時,能夠防止電路圖案30的凹陷深度(recess depth)的不良。此外,由於電路圖案30的暴露表面與樹脂層40的表面構成同一面,因此能夠防止在接合半導體晶粒和BOL(Bump on Lead)的過程中不能焊接的潤濕性不良(non-wet issue)。
另外,通過試驗例,對如上所述本實施例的剝離層和基板的剝離強度更為詳細地進行說明。這些試驗例是僅用於示出本發明的一例,本發明的範圍並不局限於這些試驗例。
<試驗例1> 剝離強度試驗
1、如圖5的(a)所示,在絕緣層10a的一面上形成有18㎛厚度銅(Cu)薄膜10b的基板10的銅箔10b上以0.3㎛厚度塗覆銀(Ag)剝離層20。
2、如圖5的(b)所示,在銀(Ag) 剝離層20上以15㎛厚度塗覆銅電路圖案30層。
3、如圖5的(c)所示,對電路圖案30層的表面進行軟蝕刻。
4、如圖5的(d)所示,在電路圖案30層上層壓預浸料,並且提供壓力和熱量來形成樹脂層40。
5、如圖5的(e)所示,從剝離層20中剝離基板10,此時形成在基板10的銅箔10b上的剝離層20被轉移至電路圖案30層。
6、如圖5的(f)所示,在剝離層20的暴露的表面上以20㎛的厚度塗覆銅(Cu)試樣層50。
7、通過如上所述的製程,製作兩個相同的電路板後,如圖5的(g)所示,從剝離層20中剝離試樣層50的同時檢測剝離強度,結果如圖6的圖表所示,檢測到最大值0.028kgf/cm和最小值0.020kgf/cm。
<試驗例2> 凹陷深度試驗
1、參考圖4的(a),在絕緣層10a的一面上形成有18㎛厚度銅(Cu)薄膜10b的基板10的銅箔10b上以0.3㎛厚度塗覆銀(Ag)剝離層20。
2、如圖4的(b)所示,在銀(Ag) 剝離層20上以15㎛厚度塗覆感光層31。
3、如圖4的(c)所示,通過曝光及顯影製程,在感光層31上形成圖案槽32。
4、如圖4的(d)所示,通過鍍金製程,在圖案槽32內以13㎛的厚度填充銅來形成電路圖案30。
5、如圖4的(e)所示,去除感光層31。
6、如圖4的(f)所示,在形成有電路圖案30的剝離層20上層壓預浸料,並且提供壓力和熱量來形成樹脂層40。
7、如圖4的(g)所示,從剝離層20中剝離基板10,此時形成在基板10的銅箔10b上的剝離層20被轉移至電路圖案30層。
8、接下來,如圖4的(h)所示,採用只能溶解銀(Ag)材質剝離層20的蝕刻液組合物對轉移至電路圖案30側的剝離層20進行溶解,此時,如圖7所示,能夠確認銅(Cu)材質電路圖案30未被損傷。
下面,對在本發明中採用的蝕刻液組合物進行說明。
作為在本發明中採用的銀、銀合金或銀化合物的選擇性蝕刻液組合物,可採用記載在本申請人的韓國發明專利10-0712879中的包含氨化合物和氧化劑的蝕刻液組合物;也可採用包括如氧化性氣體、過氧化物或過氧酸等的氧化劑;脂族胺、芳族胺、鏈烷醇胺或氨化合物;螯合劑、消泡劑、潤濕劑、pH調節劑及除此之外為提高蝕刻液的性能而選擇的至少一種以上的添加劑;和水的選擇性蝕刻液組合物。對於選擇性蝕刻液的各組成,在下面具體地進行說明。
在蝕刻液組合物中所包括的氧化劑(Oxidizing agent)起到用於氧化剝離層表面的銀材質的作用。在習知技術中公開有採用硝酸、鹽酸、硫酸、磷酸、硝酸鐵、氯化鐵、硫酸鐵或磷酸鐵等的蝕刻液組合物等。但是這些蝕刻液組合物係氧化及離解銅、鎳及鉻等金屬的物質,因此不適合用於選擇性地只蝕刻銀的電路蝕刻液。
所述氧化劑使用如空氣、氧氣及臭氧等的氧化性氣體;如過硼酸鈉(Sodium perborate)、過氧化氫(Hydrogen peroxide)、鉍酸鈉(Sodium bismuthate)、過碳酸鈉(Sodium percarbonate)、過氧化苯甲醯(Benzoyl peroxide)、過氧化鉀(Potassium peroxide)及過氧化鈉(Sodium peroxide) 等的過氧化物(Peroxides);如甲酸(Formic acid)、過氧乙酸(Peroxyacetic acid)、過苯甲酸(Perbenzoic acid)、3-氯過氧苯甲酸(3-Chloroperoxybenzoic acid)及三甲基乙酸(Trimethylacetic acid)等的過氧酸(Peroxy acid);及過硫酸鉀(Potassium persulfate),當使用這些氧化劑時,優選混合至少一種氧化劑來使用。
相對於銀或銀合金或銀化合物的蝕刻液組合物總重量,所包含的所述氧化劑優選為1~30重量%,更加優選為5~18重量%。當所述氧化劑少於1重量%時,蝕刻速度較慢,不能實現完美的蝕刻,從而可能會產生大量的銀殘渣。當在電路和電路之間存在銀殘渣時,會產生短路而導致產品不良,且較慢的蝕刻速度會影響生產性。當所述氧化劑的含量超過30重量%時,雖然暴露的剝離層的蝕刻速度較快,但會影響電路層底下存在的剝離層,從而產生過大的底切現象。這種底切現象為影響電路層附著力的因素,因此優選抑制該底切現象的產生。
包含在所述銀或銀合金或銀化合物的蝕刻液組合物的脂肪胺(Aliphatic amine)或芳香胺(Aromatic amine)或烷醇胺(Alkanol amine)或銨化合物起到對剝離層中氧化的銀進行離解的作用。通過由氧化劑引起的氧化反應和由脂肪胺或芳香胺引起的離解反應,能夠只對銀或銀合金或銀化合物進行選擇性蝕刻。如上所述,在習知蝕刻液組合物中包含的硝酸、鹽酸、硫酸、磷酸、硝酸鐵、鹽酸鐵、硫酸鐵及磷酸鐵等,其中一種物質作為主蝕刻劑與銅反應,從而同時產生氧化及離解。然而,本發明的蝕刻液為每兩種物質負責氧化及離解,氧化後的銀與脂肪胺或芳香胺或烷醇胺或銨化合物的離解反應比銅離解反應進行得更激烈,從而只對由銀或銀合金或銀化合物來形成的種子層進行選擇性蝕刻。
所述脂肪胺或芳香胺或烷醇胺或銨化合物使用乙胺(Ethylamine)、丙胺(Propylamine)、異丙胺(Isopropylamine)、n-丁胺(n-Butylamine)、異丁胺(Isobutylamine)、仲丁胺(sec-Butylamine)、二乙胺(Diethylamine)、哌啶(Piperidine)、酪胺(Tyramine)、N-甲基酪胺(N-Methyltyramine)、吡咯啉(Pyrroline)、吡咯烷(Pyrrolidine)、咪唑(Imidazole)、吲哚(Indole)、嘧啶(Pyrimidine)、乙醇胺(Ethanolamine)、6-氨基-2-甲基-2-己醇(6-Amino-2-methyl-2-heptanol)、1-氨基-2-丙醇(1-Amino-2-propanol)、甲醇胺(Methanolamine)、二甲基乙醇胺(Dimethylethanolamine)、N-甲基乙醇胺(N-Methylethanolamine)、1-氨基乙醇(1-Aminoethanol)、2-氨基-2-甲基-1-丙醇(2-amino-2-methyl-1-propanol)、碳酸銨(Ammonium carbonate)、磷酸銨(Ammonium phosphate)、硝酸銨(Ammonium nitrate)、氟化銨(Ammonium fluoride)及氨水(Ammonium hydroxide)等的胺類或銨化合物,當使用這種胺類或銨化合物時,優選混合至少一種的胺類或銨化合物來使用。
相對於銀材質剝離層蝕刻液組合物的總重量,所包含的所述脂肪胺或芳香胺或烷醇胺或銨化合物優選為1至75重量%,更加優選為20至70重量%。當所述脂肪胺或芳香胺或烷醇胺或銨化合物少於1重量%時,氧化後的銀的離解反應不佳,會導致銀剝離層的蝕刻速度變慢。當超過75%重量時,雖然對剝離層的選擇性蝕刻不會產生問題,但是胺類或銨化合物的過量使用會作為在蝕刻液中氧化劑阻礙銀或銀合金或銀化合物氧化的主要原因來起作用,從而會急劇降低選擇性蝕刻速度。因此,優選使用能夠產生剝離層表面氧化反應且通過對氧化的銀進行溶解來順利進行選擇性蝕刻程度的量。
在本發明的銀或銀合金或銀化合物的蝕刻液組合物中包含的螯合劑、消泡劑、潤濕劑、pH調節劑及除此以外用於提高蝕刻液的蝕刻性能而選擇的一種以上的添加劑起到去除在氧化反應時可能會產生的氣泡的作用,並且起到賦予能夠使蝕刻液很好地吸著在剝離層表面上的潤濕性等的作用,除此之外也可以選用能夠提高本發明效果的常用的添加劑。
根據添加劑的種類及作用,相對於銀材質剝離層蝕刻液組合物的總重量所包含的所述添加劑優選為0.1至10重量%,更加優選為1至7重量%。當所述添加劑的含量少於0.1重量%時,不能起到提高本發明效果即選擇性蝕刻特性的作用,當超過10重量%時,蝕刻液會產生膠化(或,凝膠化)而大幅降低蝕刻特性。
本發明的銀或銀合金或銀化合物的蝕刻液組合物包含上述物質,在共100重量%中包括餘量的水。水優選使用去離子水。
下面,通過實施例更為詳細地說明本發明,但實施例只是本發明的示例,本發明的範圍並不局限於實施例。
實施例1:選擇性蝕刻液組合物的製備
1-1:選擇性蝕刻液組合物1的製備
對12重量%的過氧化氫(hydrogen peroxide)、40重量%的單乙醇胺(Monoethanolamine)、1重量%的潤濕劑(wetting agent)、1重量%的消泡劑(antifoaming agent)及46重量%的去離子水(DI water)進行混合而製備選擇性蝕刻液組合物1。
1-2:選擇性蝕刻液組合物2的製備
對7重量%的過碳酸鈉(Sodium percarbonate)、32.5重量%的N-甲基二乙醇胺(N-Methyldiethnaolamine)、0.5重量%的潤濕劑、1重量%的消泡劑及59重量%的去離子水進行混合而製備選擇性蝕刻液組合物2。
1-3:選擇性蝕刻液組合物3的製備
對4重量%的過碳酸鈉、60重量%的N-甲基二乙醇胺(N-Methyldiethnaolamine)、1.5重量%的潤濕劑、0.5重量%的消泡劑及34重量%的去離子水進行混合而製備選擇性蝕刻液組合物3。
實施例2:比較例的製備
2-1:比較例1的製備
為了與在實施例1中製備的選擇性蝕刻液組合物1至3進行比較,參照韓國公開專利公報第10-2016-0115189號中記載的實施例1,對10重量%的硝酸鐵、5重量%的硝酸、5重量%的醋酸、1重量%的EDTA、1重量%的乙醇酸及78重量%的去離子水進行混合而製備比較例1。
2-2:比較例2的製備
為了與在實施例1中製備的選擇性蝕刻液組合物1至3進行比較,參照韓國公開專利公報第10-2010-0098409號中記載的實施例1,對7重量%的氨、1.5重量%的過氧化氫及91.5重量%的去離子水進行混合而製備比較例2。
2-3:比較例3的製備
為了與在實施例1中製備的選擇性蝕刻液組合物1至3進行比較,參照韓國公開專利公報第10-2010-0098409號中記載的比較例2,對50重量%的磷酸、5重量%的硝酸、30重量%的醋酸及15重量%的去離子水進行混合而製備比較例3。
實施例3:蝕刻實驗結果
在如下的ICP分析實驗條件下對在實施例1中製備的選擇性蝕刻液組合物及在實施例2中製備的比較例進行蝕刻實驗(表1)。該條件為,聚醯亞胺(PI)基板材料、試樣大小2.5×2.5cm(Ag coating seed layer, Cu FCCL)、蝕刻液量40g、蝕刻時間10秒及小於5ppm的N.D。 【表1】
結果能夠確認,在選擇性蝕刻液組合物1至3的情況下,銀在10秒的蝕刻時間內被蝕刻,並露出聚醯亞胺基板材料表面,Cu FCCL表面沒有出現特別的變色或特殊情況,未進行通過蝕刻液的表面氧化。
但在比較例1及2下能夠確認,在進行相同時間的蝕刻時銀未被100%蝕刻,而是存在殘留物,Cu FCCL表面被氧化而變色。此外,在比較例3下能夠確認,在進行相同時間的蝕刻時雖然銀被100%蝕刻,但是因Cu FCCL的蝕刻速度也較快而導致急劇的表面氧化。
通過ICP分析能夠確認,當檢測和比較在蝕刻溶液中存在的銀及銅成分時,在銀未被100%蝕刻的比較例1及2下檢測到170ppm以下的銀,在Cu FCCL表面被氧化而變色的比較例1至3下檢測到銅。尤其能夠確認,在銀的蝕刻量較多的比較例1和3下,同樣因銅的蝕刻速度較快而檢測到較多的銅。
結果能夠確認,與比較例1至3不同,在選擇性蝕刻液組合物1至3下,銀在10秒的蝕刻時間內的蝕刻量為170ppm以上,銀被100%蝕刻,而銅為N.D(小於5ppm),未被檢測。由此能夠明確確認,選擇性蝕刻液組合物1至3選擇性地只蝕刻銀。
即,根據如上實施例,可通過將金屬電路層的去除抑制到最小限度,且選擇性地只蝕刻銀或銀合金或銀化合物來提供不會損傷銅電路層且蝕刻因子(Etch factor)較高的蝕刻液組合物。因此,利用該蝕刻液組合物能夠設計高性能及高積體的電路,並且能夠製造需要輕薄短小的產品。
本發明的權利範圍並不限於上述實施例,在所附的申請專利範圍內可由多種形式的實施例實現。在不脫離申請專利範圍所要求保護的本發明精神的範圍內,本發明所屬技術領域的技術人員均能變形的各種範圍也屬於本發明的申請專利範圍所記載的範圍內。
10‧‧‧基板
10a‧‧‧絕緣層
10b‧‧‧銅箔
20‧‧‧剝離層
30‧‧‧電路圖案
31‧‧‧感光層
32‧‧‧圖案槽
40‧‧‧樹脂層
S10‧‧‧剝離層形成步驟
S20‧‧‧電路圖案形成步驟
S30‧‧‧樹脂層形成步驟
S40‧‧‧基板剝離步驟
S50‧‧‧剝離層去除步驟
圖1為表示採用習知ETS方法的印刷電路板的製造方法的圖;
圖2為表示根據本發明的第一實施例的印刷電路板的製造方法的順序圖;
圖3為表示根據本發明的第一實施例的印刷電路板的製造方法的按製程步驟的剖視圖;
圖4為表示根據本發明的第二實施例的印刷電路板的製造方法的按製程步驟的剖視圖;
圖5為表示用於試驗本發明中剝離強度的電路板的製造過程的剖視圖;
圖6為表示通過本發明製造的剝離層的剝離強度的試驗例;
圖7為表示本發明的剝離層去除步驟後的電路圖案剖面的放大圖。

Claims (7)

  1. 一種印刷電路板的製造方法,其特徵在於,包括: 剝離層形成步驟,在一基板上由一第一導電物質來形成一剝離層; 電路圖案形成步驟,在所述剝離層上由一第二導電物質來形成一電路圖案; 樹脂層形成步驟,在形成有所述電路圖案的所述剝離層上形成一絕緣樹脂層; 基板剝離步驟,從所述剝離層中剝離去除所述基板;及 剝離層去除步驟,去除所述剝離層。
  2. 如申請專利範圍第1項所述之印刷電路板的製造方法,其特徵在於,用於從所述剝離層中剝離所述基板的剝離強度設定為10gf/㎝至100gf/㎝。
  3. 如申請專利範圍第2項所述之印刷電路板的製造方法,其特徵在於,所述剝離層和所述電路圖案由彼此不同材質的導電物質來形成。
  4. 如申請專利範圍第3項所述之印刷電路板的製造方法,其特徵在於,在所述剝離層去除步驟中採用只能溶解所述剝離層的蝕刻液組合物來去除剝離層。
  5. 如申請專利範圍第4項所述之印刷電路板的製造方法,其特徵在於,所述剝離層由銀(Ag)來形成,所述電路圖案由銅(Cu)來形成。
  6. 如申請專利範圍第5項所述之印刷電路板的製造方法,其特徵在於,所述基板由在所述樹脂層的兩面上層壓有銅箔的銅箔層壓薄膜(Copper Clad Laminate)來構成。
  7. 如申請專利範圍第6項所述之印刷電路板的製造方法,其特徵在於,在所述剝離層形成步驟中,通過在所述銅箔層壓薄膜的銅箔上塗覆銀(Ag)來形成所述剝離層。
TW107113103A 2017-04-18 2018-04-18 印刷電路板製造方法 TWI768029B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0050041 2017-04-18
KR20170050041 2017-04-18
KR10-2017-0050041 2017-04-18

Publications (2)

Publication Number Publication Date
TW201842831A true TW201842831A (zh) 2018-12-01
TWI768029B TWI768029B (zh) 2022-06-21

Family

ID=63856978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113103A TWI768029B (zh) 2017-04-18 2018-04-18 印刷電路板製造方法

Country Status (3)

Country Link
KR (1) KR102414959B1 (zh)
TW (1) TWI768029B (zh)
WO (1) WO2018194367A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111315131A (zh) * 2018-12-11 2020-06-19 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113811093A (zh) * 2021-08-09 2021-12-17 广州方邦电子股份有限公司 金属箔、覆铜层叠板、线路板及线路板的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5410660B2 (ja) * 2007-07-27 2014-02-05 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置及びその製造方法
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
JP2012114110A (ja) * 2010-11-19 2012-06-14 Toppan Printing Co Ltd 多層配線基板の製造方法
JP2012216824A (ja) * 2011-03-31 2012-11-08 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
JP5998643B2 (ja) * 2012-05-30 2016-09-28 凸版印刷株式会社 積層基板および多層配線板の製造方法
TWI564145B (zh) * 2015-06-17 2017-01-01 長興材料工業股份有限公司 金屬被覆積層板及其製造方法
KR20170031271A (ko) 2015-09-10 2017-03-21 대덕전자 주식회사 인쇄회로기판 제조방법
JP6605271B2 (ja) * 2015-09-24 2019-11-13 Jx金属株式会社 離型層付き電解銅箔、積層体、半導体パッケージの製造方法、電子機器の製造方法及びプリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111315131A (zh) * 2018-12-11 2020-06-19 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Also Published As

Publication number Publication date
WO2018194367A1 (ko) 2018-10-25
KR102414959B1 (ko) 2022-07-05
TWI768029B (zh) 2022-06-21
KR20180117550A (ko) 2018-10-29

Similar Documents

Publication Publication Date Title
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
CN110494936B (zh) 利用种子层的选择性蚀刻的电路板的制造方法
KR20110031235A (ko) 구리의 표면 처리 방법 및 구리
KR102465114B1 (ko) 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
TWI751293B (zh) 微電路形成方法
JP2018157051A (ja) バンプ付き配線基板の製造方法
WO2018066114A1 (ja) 多層配線板の製造方法
WO2018066113A1 (ja) 多層配線板の製造方法
TWI768029B (zh) 印刷電路板製造方法
JP5256747B2 (ja) セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
JP2009176770A (ja) 銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
JP2007123622A (ja) フレキシブル配線基板及びその製造方法
JP7289852B2 (ja) 半導体パッケージの製造方法及びそれに用いられる粘着シート
JP2009016518A (ja) 多層配線基板
CN104538314B (zh) 三层封装基板及封装芯片的制作方法及三层封装基板
JP5040346B2 (ja) プリント配線板の製造方法
JP3925449B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP2018098471A (ja) 多層プリント配線板用ロール材の製造方法
KR101250768B1 (ko) 전해탈지를 이용한 포토레지스트의 박리 방법
KR20090091448A (ko) 코어리스 인쇄회로기판 제조 방법
JP2011165906A (ja) 半導体装置用tabテープおよびその製造方法