WO2018066114A1 - 多層配線板の製造方法 - Google Patents

多層配線板の製造方法 Download PDF

Info

Publication number
WO2018066114A1
WO2018066114A1 PCT/JP2016/079856 JP2016079856W WO2018066114A1 WO 2018066114 A1 WO2018066114 A1 WO 2018066114A1 JP 2016079856 W JP2016079856 W JP 2016079856W WO 2018066114 A1 WO2018066114 A1 WO 2018066114A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
peeling
wiring layer
reinforcing sheet
multilayer wiring
Prior art date
Application number
PCT/JP2016/079856
Other languages
English (en)
French (fr)
Inventor
宜範 松浦
威範 柳井
利美 中村
Original Assignee
三井金属鉱業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井金属鉱業株式会社 filed Critical 三井金属鉱業株式会社
Priority to CN201680089184.0A priority Critical patent/CN109691246B/zh
Priority to JP2018543545A priority patent/JP6731061B2/ja
Priority to US16/339,806 priority patent/US10840180B2/en
Priority to PCT/JP2016/079856 priority patent/WO2018066114A1/ja
Priority to KR1020197005358A priority patent/KR102179806B1/ko
Publication of WO2018066114A1 publication Critical patent/WO2018066114A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Definitions

  • the present invention relates to a method for manufacturing a multilayer wiring board.
  • multilayered printed wiring boards have been widely used.
  • Such a multilayer printed wiring board is used for the purpose of weight reduction and size reduction in many portable electronic devices.
  • the multilayer printed wiring board is required to further reduce the thickness of the interlayer insulating layer and further reduce the weight of the wiring board.
  • a multilayer printed wiring board manufacturing method using a coreless build-up method has been adopted as a technology that satisfies such requirements.
  • the coreless build-up method is a method called build-up method on a so-called core (core material), in which insulating layers and wiring layers are alternately stacked (build-up) to form a multilayer, and then the core (core material) is removed.
  • core core material
  • the wiring board is formed only with the build-up layer.
  • Patent Document 1 Japanese Patent Application Laid-Open No.
  • an insulating resin layer is attached to the carrier surface of a carrier-attached copper foil as a support, and a photoresist is processed on the ultrathin copper layer side of the carrier-attached copper foil.
  • a process such as pattern electrolytic copper plating, resist removal, forming a build-up wiring layer, peeling a support substrate with a carrier, and removing an ultrathin copper layer.
  • an RDL-First is formed by forming a wiring layer and, if necessary, a build-up wiring layer on the surface of the coreless support, and further peeling the support if necessary, and then mounting the chip. There is a method called (Redistribution Layer-First) method.
  • Patent Document 2 Japanese Patent Laid-Open No. 2015-35551
  • formation of a metal peeling layer on the main surface of a support made of glass or silicon wafer formation of an insulating resin layer thereon
  • Formation of a redistribution layer including a build-up layer, mounting and sealing of a semiconductor integrated circuit thereon exposure of the release layer by removing the support, exposure of the secondary mounting pad by removing the release layer
  • Patent Document 3 Japanese Patent Laid-Open No.
  • Patent Document 4 Japanese Patent Laid-Open No. 2015-170767 discloses the formation of a release layer on a coreless support, the formation of a buried wiring layer and a buildup layer thereon, and the formation of a wiring board on the surface of the buildup layer.
  • a circuit board manufacturing method including mounting, carrier peeling, and mounting of a semiconductor chip is disclosed.
  • This release layer contains a composition that generates a gas due to the irradiation of ultraviolet rays, thereby making it possible to easily and easily remove the support substrate and remove the release layer without damaging the wiring layer. ing.
  • Patent Document 5 Japanese Patent Laid-Open No. 2014-2142078 discloses a pressure-sensitive adhesive sheet comprising a porous material layer and a thermal foaming agent-containing pressure-sensitive adhesive layer. Use a paper-based or resin-based porous material, and use a mixture of a microcapsule-type thermal foaming agent and an acrylic polymer obtained by solution polymerization or emulsion polymerization as a thermal foaming agent-containing pressure-sensitive adhesive layer. It is described.
  • Patent Document 6 Japanese Patent Laid-Open No.
  • 2013-237721 discloses a re-peeling water-dispersed acrylic pressure-sensitive adhesive composition containing, as raw material monomers, an acrylic emulsion polymer, a perfluoroalkyl group-containing oligomer, and an ionic compound.
  • a product is disclosed, and it is described that an acrylic emulsion-based polymer is composed of a (meth) acrylic acid alkyl ester and a carboxyl group-containing unsaturated monomer.
  • the build-up layer may be locally locally bent when the base material is peeled off from the base material with the build-up layer produced using the coreless build-up method.
  • Such a large curvature of the build-up layer may cause disconnection or peeling of the wiring layer inside the build-up layer, and as a result, the connection reliability of the wiring layer may be reduced.
  • the present inventors have laminated a multilayer wiring layer by laminating a reinforcing sheet having a Vickers hardness lower than that of a base material on a laminate with a multilayer wiring layer containing a peelable base material. It was found that reinforcement can be performed without locally bending, thereby improving the connection reliability of the multilayer wiring layer and the flatness (coplanarity) of the surface of the multilayer wiring layer.
  • the object of the present invention is to reinforce the multilayer wiring layer without locally bending it, thereby improving the connection reliability of the multilayer wiring layer and the flatness (coplanarity) of the surface of the multilayer wiring layer. Another object is to provide a method for manufacturing a multilayer wiring board.
  • a step of preparing a laminated sheet comprising a substrate, a first release layer, and a metal layer in order, Forming a first wiring layer on the surface of the metal layer;
  • the manufacturing method of this invention it is a process flowchart which shows the process from preparation of a lamination sheet to lamination
  • it is a process flowchart which shows the process from peeling of a base material to mounting of an electronic device.
  • the manufacturing method of a multilayer wiring board according to the present invention includes (1) preparation of a laminated sheet, (2) formation of a first wiring layer, (3) formation of a laminate with a multilayer wiring layer, (4) Lamination of reinforcing sheets, (5) Peeling of substrate, (6) Etching removal of metal layer performed as desired, (7) Surface treatment of first wiring layer performed as desired, (8) Electronic element performed as desired And (9) each step of peeling the reinforcing sheet.
  • the laminated sheet includes a substrate, a first release layer, and a metal layer in this order, and therefore can be said to include a peelable substrate. Further, the reinforcing sheet has a Vickers hardness lower than that of the base material.
  • the multilayer wiring layer is locally enlarged by laminating a reinforcing sheet having a Vickers hardness lower than that of the base material on the multilayer body with a peelable base material. Reinforcement can be performed without bending, whereby the connection reliability of the multilayer wiring layer and the flatness (coplanarity) of the surface of the multilayer wiring layer can be improved.
  • a laminated sheet 10 serving as a base for forming a multilayer wiring board is prepared.
  • the laminated sheet 10 includes a base material 12, a first release layer 14, and a metal layer 16 in this order.
  • the laminated sheet 10 may be in the form of a so-called copper foil with carrier.
  • the material of the base 12 is not particularly limited, and may be any of glass, ceramics, resin, and metal. Moreover, the form of the base material 12 is not specifically limited, either, a sheet
  • the substrate 12 may be a laminate of these sheets, films, plates, foils and the like. For example, the substrate 12 may function as a rigid support such as a glass plate, a ceramic plate, or a metal plate, or may have a non-rigid form such as a metal foil or a resin film. .
  • the substrate 12 include a metal sheet, a glass sheet, a ceramic plate (plate), a laminate of a metal sheet and a prepreg, a metal sheet coated with an adhesive, and a resin sheet (particularly a hard resin sheet).
  • Preferred examples of the metal of the substrate 12 include copper, titanium, nickel, stainless steel, aluminum and the like.
  • Preferable examples of the ceramic include alumina, zirconia, silicon nitride, aluminum nitride (fine ceramics) and the like.
  • the resin include epoxy resin, aramid resin, polyimide resin, nylon resin, liquid crystal polymer, PEEK resin, polyimide resin, polyamideimide resin, polyethersulfone resin, polyphenylene sulfide resin, PTFE resin, ETFE resin and the like. It is done. More preferably, the coefficient of thermal expansion (CTE) is less than 25 ppm / K (preferably 1.0 to 23 ppm / K, more preferably 1 from the viewpoint of preventing warpage of the coreless support due to heating when mounting the electronic device. 0.0 to 15 ppm / K, more preferably 1.0 to 10 ppm / K).
  • the substrate 12 preferably has a Vickers hardness of 500 to 3000 HV, more preferably 550 to 2500 HV, and even more preferably 600 to 2000 HV.
  • the substrate 12 is preferably made of a resin film, glass or ceramics, more preferably glass or ceramics, and particularly preferably glass.
  • a glass sheet When glass is used as the substrate 12, it has advantages such as being light, having a low coefficient of thermal expansion, high insulation, being rigid and having a flat surface, so that the surface of the metal layer 16 can be made extremely smooth.
  • the base material 12 when the base material 12 is glass, it has the surface flatness (coplanarity) advantageous at the time of electronic device mounting, and has chemical resistance in the desmear and various plating processes in the printed wiring board manufacturing process. There are advantages such as points.
  • the glass constituting the substrate 12 include quartz glass, borosilicate glass, alkali-free glass, soda lime glass, aminosilicate glass, and combinations thereof, and alkali-free glass is particularly preferable.
  • the alkali-free glass is a glass mainly containing silicon dioxide, aluminum oxide, boron oxide, and alkaline earth metal oxides such as calcium oxide and barium oxide, and further containing boric acid and substantially no alkali metal. That is.
  • This alkali-free glass has a low and stable thermal expansion coefficient in the range of 3 to 5 ppm / K in a wide temperature range from 0 ° C to 350 ° C, so that the glass warpage is minimized when a semiconductor chip is mounted as an electronic element. There is an advantage that it can be limited.
  • the thickness of the substrate 12 is preferably 100 to 2000 ⁇ m, more preferably 300 to 1800 ⁇ m, and still more preferably 400 to 1100 ⁇ m. When the thickness is within such a range, it is possible to reduce the thickness of the printed wiring board and reduce the warpage that occurs when mounting electronic components while ensuring an appropriate strength that does not hinder handling.
  • the surface of the substrate 12 on the first release layer 14 side (the adhesion metal layer side, if present) has an arithmetic average roughness Ra of 0.1 to 70 nm measured according to JIS B 0601-2001. It is preferably 0.5 to 60 nm, more preferably 1.0 to 50 nm, particularly preferably 1.5 to 40 nm, and most preferably 2.0 to 30 nm.
  • the smaller the arithmetic average roughness the lower the average arithmetic roughness Ra can be obtained on the surface of the metal layer 16 opposite to the first release layer 14 (the outer surface of the metal layer 16).
  • the wiring pattern is highly miniaturized to such an extent that the line / space (L / S) is 13 ⁇ m or less / 13 ⁇ m or less (for example, 12 ⁇ m / 12 ⁇ m to 1 ⁇ m / 1 ⁇ m). It is suitable for forming the formation.
  • the laminated sheet 10 may have an adhesion metal layer and / or a peeling auxiliary layer on the surface of the substrate 12 on the first peeling layer 14 side, preferably the adhesion metal layer and the peeling auxiliary layer in this order. Have.
  • the adhesion metal layer provided as desired is preferably a layer composed of at least one metal selected from the group consisting of Ti, Cr and Ni, from the viewpoint of ensuring adhesion with the base material 12, It may be a pure metal or an alloy.
  • the metal constituting the adhesion metal layer may contain inevitable impurities due to raw material components, film formation processes, and the like.
  • the adhesion metal layer is preferably a layer formed by a vapor phase method such as sputtering.
  • the adhesion metal layer is particularly preferably a layer formed by a magnetron sputtering method using a metal target because the uniformity of the film thickness distribution can be improved.
  • the thickness of the adhesion metal layer is preferably 5 to 500 nm, more preferably 10 to 300 nm, still more preferably 18 to 200 nm, and particularly preferably 20 to 150 nm. This thickness is a value measured by analyzing the cross section of the layer with an energy dispersive X-ray spectrometer (TEM-EDX) of a transmission electron microscope.
  • TEM-EDX energy dispersive X-ray spectrometer
  • the peeling auxiliary layer provided as desired is a layer made of copper from the viewpoint of controlling the peeling strength with the first peeling layer 14 to a desired value. Copper constituting the peeling assisting layer may contain inevitable impurities due to raw material components, film forming steps, and the like. In addition, when exposed to the atmosphere before and after the formation of the peeling assist layer, the presence of oxygen mixed therein is allowed. However, although not particularly limited, it is desirable that the adhesion metal layer and the peeling auxiliary layer are continuously formed without opening to the atmosphere.
  • the peeling assist layer is preferably a layer formed by a vapor phase method such as sputtering.
  • the peeling auxiliary layer is particularly preferably a layer formed by a magnetron sputtering method using a copper target from the viewpoint of improving the uniformity of the film thickness distribution.
  • the thickness of the peeling assist layer is preferably 5 to 500 nm, more preferably 10 to 400 nm, still more preferably 15 to 300 nm, and particularly preferably 20 to 200 nm. This thickness is a value measured by analyzing the cross section of the layer with an energy dispersive X-ray spectrometer (TEM-EDX) of a transmission electron microscope.
  • TEM-EDX energy dispersive X-ray spectrometer
  • the material of the first release layer 14 is not particularly limited as long as it is a layer that enables the substrate 12 to be peeled off.
  • the 1st peeling layer 14 can be comprised with the well-known material employ
  • the first release layer 14 may be either an organic release layer or an inorganic release layer.
  • organic components used in the organic release layer include nitrogen-containing organic compounds, sulfur-containing organic compounds, carboxylic acids and the like.
  • nitrogen-containing organic compounds include triazole compounds and imidazole compounds.
  • examples of inorganic components used in the inorganic release layer include at least one metal oxide of Ni, Mo, Co, Cr, Fe, Ti, W, P, and Zn, a mixture of metal and nonmetal, carbon Layer and the like.
  • the first release layer 14 is preferably a layer mainly containing carbon from the viewpoint of ease of peeling and film formation, and more preferably a layer mainly made of carbon or hydrocarbon.
  • it is made of amorphous carbon, which is a hard carbon film, or a carbon-nitrogen mixture.
  • the first release layer 14 (that is, the carbon layer) preferably has a carbon concentration measured by XPS of 60 atomic% or more, more preferably 70 atomic% or more, further preferably 80 atomic% or more, and particularly preferably. Is 85 atomic% or more.
  • the upper limit value of the carbon concentration is not particularly limited, and may be 100 atomic%, but 98 atomic% or less is realistic.
  • the first release layer 14 (particularly the carbon layer) can contain inevitable impurities (for example, oxygen, carbon, hydrogen, etc. derived from the surrounding environment such as the atmosphere).
  • metal atoms may be mixed into the first release layer 14 (particularly the carbon layer) due to the method of forming the metal layer 16.
  • Carbon has low mutual diffusivity and reactivity with the base material 12 and is heated at a high temperature between the metal layer 16 (for example, a copper foil layer) and the bonding interface even when subjected to press working at a temperature exceeding 300 ° C. It is possible to prevent the metal bond from being formed and to maintain a state in which the substrate 12 is easily peeled and removed.
  • the first release layer 14 is also a layer formed by a vapor phase method such as sputtering, which suppresses excessive impurities in the amorphous carbon, and the formation of the adhesion metal layer and / or the release auxiliary layer described above. This is preferable from the viewpoint of continuous productivity.
  • the thickness of the first release layer 14 is preferably 1 to 20 nm, more preferably 1 to 10 nm. This thickness is a value measured by analyzing the cross section of the layer with an energy dispersive X-ray spectrometer (TEM-EDX) of a transmission electron microscope.
  • TEM-EDX energy dispersive X-ray spectrometer
  • the peeling strength of the first peeling layer 14 is 1 to 30 gf / cm from the viewpoint of reducing the stress concentration on the first wiring layer 18 when peeling the first peeling layer 14 as much as possible and facilitating the peeling process. It is preferably 3 to 20 gf / cm, more preferably 4 to 15 gf / cm.
  • the peel strength of the first release layer 14 is measured as follows. First, the 1st peeling layer 14 is formed on the base material 12, the laminated sheet which formed the copper layer as the metal layer 16 on it is formed, the 18-micrometer-thick electrolytic copper plating layer is formed on it, A copper clad laminate is formed. Thereafter, in accordance with JIS C 6481-1996, the peel strength (gf / cm) when the electrolytic copper plating layer integrated with the metal layer 16 is peeled is measured.
  • the peel strength of the first release layer 14 can be controlled by controlling the thickness of the first release layer 14, selecting the composition of the first release layer 14, and the like.
  • the metal layer 16 is a layer made of metal, and preferably includes a power feeding layer that enables power feeding to the first wiring layer 18 described later.
  • the metal layer 16 or the power feeding layer may be manufactured by any method, for example, wet film formation methods such as electroless copper plating and electrolytic copper plating, physical vapor deposition methods such as sputtering and vacuum deposition, It may be a copper foil formed by chemical vapor deposition or a combination thereof.
  • the preferred metal constituting the feed layer is copper, and therefore the preferred feed layer can be an ultra-thin copper layer.
  • a particularly preferable power feeding layer is a copper layer formed by a sputtering method or a vapor phase method such as vacuum deposition from the viewpoint of easily adapting to a fine pitch by ultrathinning, and most preferably a copper layer manufactured by a sputtering method. Is a layer.
  • the ultra-thin copper layer is preferably a non-roughened copper layer, but pre-roughening, soft etching treatment, cleaning treatment, oxidation treatment, as long as it does not hinder the formation of wiring patterns during printed wiring board production.
  • the secondary roughening may be caused by the reduction treatment.
  • the thickness of the power feeding layer (for example, an ultrathin copper layer) constituting the metal layer 16 is not particularly limited, but is preferably 50 to 3000 nm, more preferably 70 to 2500 nm in order to cope with the fine pitch as described above. More preferably, it is 80 to 2000 nm, particularly preferably 90 to 1500 nm, particularly preferably 120 to 1000 nm, and most preferably 150 to 500 nm.
  • a power feeding layer having a thickness within such a range (for example, an ultrathin copper layer) is manufactured by a sputtering method in terms of in-plane uniformity of film thickness and productivity in the form of a sheet or a roll. preferable.
  • the surface of the metal layer 16 opposite to the first release layer 14 (the outer surface of the metal layer 16) has an arithmetic average roughness Ra of 1.0 to 100 nm, measured according to JIS B 0601-2001. More preferably, it is 2.0 to 40 nm, more preferably 3.0 to 35 nm, particularly preferably 4.0 to 30 nm, and most preferably 5.0 to 15 nm. In this way, the smaller the arithmetic average roughness, the line / space (L / S) is 13 ⁇ m or less / 13 ⁇ m or less (for example, 12 ⁇ m / 12 ⁇ m to 1 ⁇ m / 1 ⁇ m) in the printed wiring board manufactured using the laminated sheet 10. This is suitable for forming a highly fine wiring pattern. In the case of such a smooth surface, it is preferable to employ a non-contact type surface roughness measurement method for measuring the arithmetic average roughness Ra.
  • the metal layer 16 may have a layer configuration of two or more layers.
  • the metal layer 16 may have an antireflection layer on the surface of the power feeding layer on the first peeling layer 14 side in addition to the above power feeding layer. That is, the metal layer 16 may include a power feeding layer and an antireflection layer.
  • the antireflection layer is preferably composed of at least one metal selected from the group consisting of Cr, W, Ta, Ti, Ni and Mo. It is preferable that at least the surface on the power feeding layer side of the antireflection layer is an aggregate of metal particles.
  • the antireflection layer may have a layer structure composed entirely of an aggregate of metal particles, or a multilayer structure including a layer composed of an aggregate of metal particles and a non-particulate layer below the layer.
  • the aggregate of metal particles constituting the surface on the power feeding layer side of the antireflection layer exhibits a desirable dark color due to its metallic material and granular form, and the dark color is between the wiring layer composed of copper. It provides the desired visual contrast and consequently improves visibility in image inspection (eg, automatic image inspection (AOI)). That is, the surface of the antireflection layer is visually recognized as black due to irregular reflection of light due to the convex shape of the metal particles.
  • AOI automatic image inspection
  • the antireflection layer is excellent in moderate adhesiveness and peelability with the first release layer 14, and adhesiveness with the power feeding layer, and is also excellent in peel resistance against the developer at the time of forming the photoresist layer.
  • the glossiness Gs (60 °) of the surface on the power feeding layer side of the antireflection layer is preferably 500 or less, more preferably 450 or less, still more preferably 400 or less, Particularly preferred is 350 or less, and most preferred is 300 or less.
  • the lower limit of the glossiness Gs (60 °) is preferably as low as possible, and is not particularly limited. However, the glossiness Gs (60 °) on the surface of the antireflection layer on the power feeding layer side is actually 100 or more. More realistically, it is 150 or more.
  • the specular gloss Gs (60 °) by image analysis of the roughened particles can be measured using a commercially available gloss meter in accordance with JIS Z 8741-1997 (mirror gloss-measurement method).
  • the surface of the antireflection layer on the power feeding layer side is a metal whose projected area equivalent circle diameter determined by SEM image analysis is 10 to 100 nm. It is preferably composed of an aggregate of particles, more preferably 25 to 100 nm, still more preferably 65 to 95 nm.
  • a projected area equivalent circle diameter can be measured by photographing the surface of the antireflection layer with a scanning electron microscope at a predetermined magnification (eg, 50000 times) and analyzing the obtained SEM image. Specifically, an arithmetic average value of the projected area equivalent circle diameter measured using commercially available image analysis type particle size distribution software (for example, Mactech-VIEW, manufactured by Mounttech Co., Ltd.) is adopted.
  • the antireflection layer is composed of at least one metal selected from Cr, W, Ta, Ti, Ni and Mo, preferably at least one metal selected from Ta, Ti, Ni and Mo, and more Preferably it is at least one metal selected from Ti, Ni and Mo, most preferably composed of Ti. These metals may be pure metals or alloys. In any case, it is preferred that these metals are essentially unoxidized (essentially not metal oxides) because they exhibit a desirable dark color that improves visual contrast with Cu, specifically reflective
  • the oxygen content of the prevention layer is preferably 0 to 15 atomic%, more preferably 0 to 13 atomic%, and still more preferably 1 to 10 atomic%.
  • the metal has a property that it does not dissolve in the copper flash etching solution, and as a result, can exhibit excellent chemical resistance with respect to the copper flash etching solution.
  • the thickness of the antireflection layer is preferably 1 to 500 nm, more preferably 10 to 300 nm, still more preferably 20 to 200 nm, and particularly preferably 30 to 150 nm.
  • the first wiring layer 18 is formed on the surface of the metal layer 16.
  • the formation of the first wiring layer 18 is performed according to a known method through formation of a photoresist layer, formation of an electrolytic copper plating layer, peeling of the photoresist layer, and optionally copper flash etching.
  • a photoresist layer is formed in a predetermined pattern on the surface of the metal layer 16.
  • the photoresist is preferably a photosensitive film, such as a photosensitive dry film.
  • the photoresist layer may be provided with a predetermined wiring pattern by exposure and development.
  • An electrolytic copper plating layer is formed on the exposed surface of the metal layer 16 (that is, the portion not masked with the photoresist layer).
  • the electrolytic copper plating may be performed by a known method and is not particularly limited.
  • the photoresist layer is peeled off. As a result, the copper electroplating layer remains in the wiring pattern to form the first wiring layer 18, and the portion of the metal layer 16 where the wiring pattern is not formed is exposed.
  • the metal layer 16 includes not only the power feeding layer but also the antireflection layer, a portion corresponding to the power feeding layer of the metal layer 16 may be removed by flash etching to expose the antireflection layer. This facilitates image inspection of the first wiring layer 18 to be described later.
  • This flash etching solution uses a sulfuric acid / hydrogen peroxide mixture solution or a solution containing at least one of sodium persulfate and potassium persulfate, while avoiding excessive etching of the electrolytic copper plating layer. It is preferable in that the metal layer 16 can be reliably etched.
  • the antireflection layer is included, the portion of the antireflection layer where the wiring pattern is not formed remains without being dissolved by the flash etching solution and exposed to the surface.
  • At this time, at least one metal selected from Cr, W, Ta, Ti, Ni, and Mo that can constitute the antireflection layer has a property that it does not dissolve in the copper flash etching solution. Excellent chemical resistance to the liquid. That is, the antireflective layer, if present, is preferably left exposed for subsequent image inspection steps to be performed as desired without being removed by copper flash etching.
  • a step of performing an image inspection of the coreless support with wiring layer may be performed after the flash etching while the antireflection layer is exposed.
  • an optical automatic appearance inspection (AOI) apparatus is used to irradiate predetermined light from a light source to obtain a binarized image of a wiring pattern, and the binarized image and design data. This is done by trying pattern matching with an image and evaluating match / mismatch between them.
  • AOI optical automatic appearance inspection
  • insulating layers 20 and wiring layers 22 are alternately formed on the surface of the laminated sheet 10 on which the first wiring layers 18 are formed. Then, the multilayer body with a multilayer wiring layer 26 in which the first wiring layer 18 is incorporated in the form of a buried wiring layer is obtained.
  • the wiring layer 22 has one or more layers, and may be referred to as an nth wiring layer 22 (n is an integer of 2 or more) following the expression of the first wiring layer 18.
  • the insulating layer 20 may be one or more layers.
  • the multilayer wiring board 40 in the present invention has at least two wiring layers (that is, at least the first wiring layer 18 and the second wiring layer 22) together with at least one insulating layer 20.
  • a sequential stacked structure including the first wiring layer 18, the nth wiring layer 22, and the insulating layer 20 is generally referred to as a buildup layer or a buildup wiring layer.
  • the structure of the well-known buildup wiring layer generally employ
  • a solder resist layer and / or a surface metal treatment layer for example, OSP (Organic Solderability Preservative) treatment layer, Au plating layer, Ni— An Au plating layer or the like may be formed.
  • OSP Organic Solderability Preservative
  • the surface of the laminate 26 with a multilayer wiring layer opposite to the laminate sheet 10 is disposed on the surface opposite to the substrate 12 via the second release layer 28.
  • a reinforcing sheet 30 having a low Vickers hardness is laminated.
  • the reinforcement sheet 30 has lower Vickers hardness than the base material 12, when the reinforcement sheet 30 is laminated, the reinforcement sheet 30 itself bends preferentially over the base material 12, and may occur at the time of lamination. The stress can be released with the reinforcing sheet 30 itself, and as a result, the bending of the multilayer body with a multilayer wiring layer 26 including the base material 12 can be effectively prevented or suppressed.
  • the multilayer body 26 with the multilayer wiring layer can be reinforced by the reinforcing sheet 30 without being greatly bent locally. That is, bending at the time of peeling is effectively prevented or suppressed.
  • disconnection and peeling of the wiring layer inside the build-up wiring layer that may be caused by bending can be avoided, and the connection reliability of the multilayer wiring layer can be improved.
  • the flatness (coplanarity) of the surface of the multilayer wiring layer can be improved by effectively preventing or suppressing the bending.
  • the Vickers hardness of the reinforcing sheet 30 is preferably 2 to 99% of the Vickers hardness of the substrate 12, more preferably 6 to 90%, and further preferably 10 to 85%.
  • the reinforcing sheet 30 has a Vickers hardness of 50 to 700 HV
  • the substrate 12 has a Vickers hardness of 500 to 3000 HV
  • the reinforcing sheet 30 has a Vickers hardness of 150 to 550 HV
  • the substrate 12 has a Vickers hardness of 550 to 2500 HV
  • the reinforcing sheet 30 has a Vickers hardness of 200 to 500 HV
  • the substrate 12 has a Vickers hardness of 600 to 2000 HV.
  • the Vickers hardness is measured in accordance with the “Vickers hardness test” described in JIS Z 2244-2009.
  • Vickers hardness HV of various materials is exemplified below: sapphire glass (2300 HV), cemented carbide (1700 HV), cermet (1650 HV), quartz (crystal) (1103 HV), SKH56 (high speed tool) Steel, high speed steel (722HV), tempered glass (640HV), SUS440C (stainless steel) (615HV), SUS630 (stainless steel) (375HV), titanium alloy 60 (64 alloy) (around 280HV), Inconel (heat resistant nickel) Alloy) (150 to 280HV), S45C (carbon steel for machine structure) (201 to 269HV), Hastelloy alloy (corrosion resistant nickel alloy) (100 to 230HV), SUS304 (stainless steel) (187HV), SUS430 (stainless steel) ( 183HV), cast iron 160 ⁇ 180 Hv), titanium alloy (110 ⁇ 150HV), brass (80 ⁇ 150HV), and bronze (50 ⁇ 100H
  • the reinforcing sheet 30 preferably has a spring limit value Kb 0.1 of 100 to 1500 N / mm 2 , more preferably 150 to 1200 N / mm, measured in accordance with a repeated deflection test of JIS H 3130-2012. mm 2 , more preferably 200 to 1000 N / mm 2 .
  • Kb 0.1 100 to 1500 N / mm 2 , more preferably 150 to 1200 N / mm, measured in accordance with a repeated deflection test of JIS H 3130-2012. mm 2 , more preferably 200 to 1000 N / mm 2 .
  • the reinforcing sheet 30 when the reinforcing sheet 30 is laminated or peeled off, the reinforcing sheet 30 itself bends, so that the stress that can be generated at the time of laminating or peeling can be released well. 12 can be prevented or suppressed more effectively.
  • the reinforcing sheet 30 bent at the time of lamination or peeling can be instantaneously returned to its original flat shape by utilizing its elasticity, the flatness of the multilayer body with multilayer wiring layer 26 is more effectively maintained. can do.
  • the reinforcing sheet 30 to which the peeling force is applied can be urged in the peeling direction (that is, the direction away from the multilayer body 26 with the multilayer wiring layer), As a result, even smoother peeling becomes possible.
  • the material of the reinforcing sheet 30 is not particularly limited, but resin, metal, glass, or a combination thereof is preferable.
  • the resin include an epoxy resin, a polyimide resin, a polyethylene resin, and a phenol resin, and a prepreg composed of such a resin and a fiber reinforcing material may be used.
  • the metal include stainless steel and copper alloys (for example, bronze, phosphor copper, copper nickel alloy, copper titanium alloy) from the viewpoint of the above Vickers hardness and spring limit value Kb 0.1 .
  • Stainless steel is particularly preferable from the viewpoint.
  • the form of the reinforcing sheet 30 is not limited to a sheet shape as long as the bending of the multilayer body with a multilayer wiring layer 26 can be prevented or suppressed, and may be other forms of a film, a plate, and a foil, and preferably a sheet or a plate It is a form.
  • the reinforcing sheet 30 may be a laminate of these sheets, films, plates, foils, and the like. Typical examples of the reinforcing sheet 30 include a metal sheet, a resin sheet (particularly a hard resin sheet), and a glass sheet.
  • the thickness of the reinforcing sheet 30 is preferably 10 ⁇ m to 1 mm, more preferably 50 to 800 ⁇ m, and still more preferably 100 to 600 ⁇ m.
  • the metal sheet 30 conforms to the ten-point average roughness Rz-jis (JIS B 0601-2001) on the surface on which the second release layer 28 is formed. Is preferably from 0.05 to 500 ⁇ m, more preferably from 0.5 to 400 ⁇ m, still more preferably from 1 to 300 ⁇ m. With such a surface roughness, it is considered that the adhesion with the second release layer 28 is enhanced by the anchor effect due to the unevenness of the surface, and the peel strength in the second release layer 28 is improved.
  • Rz-jis JIS B 0601-2001
  • the peel strength of the second release layer 28 is preferably 1.02 to 300 times the peel strength of the first release layer 14, more preferably 1.05 to 100 times, and even more preferably 3.0 to 50 times. Particularly preferably, it is 5.0 to 30 times.
  • the peel strength of the second release layer 28 is preferably 30 to 300 gf / cm, more preferably 40 to 250 gf / cm, still more preferably 50 to 175 gf / cm, and particularly preferably 70 to 150 gf / cm. is there.
  • the peel strength of the second release layer 28 can be measured basically in the same manner as the measurement method of the peel strength of the first release layer 14 described above, but the peel strength such as ultraviolet irradiation, heating, and dissolution is reduced. It should be noted that it refers to the peel strength measured before performing the treatment. Specifically, the peel strength of the second release layer 28 is measured as follows.
  • the second release layer 28 is formed on the reinforcing sheet 30, and a copper foil having a thickness of 18 ⁇ m is laminated thereon to form a copper clad laminate. Thereafter, in accordance with JIS C 6481-1996, the peel strength (gf / cm) when the copper foil is peeled is measured.
  • the configuration of the second peeling layer 28 is not particularly limited as long as the reinforcing sheet 30 can be attached to the multilayer body 26 with the multilayer wiring layer and the reinforcing sheet 30 can be peeled by some means.
  • the second release layer 28 is preferably a layer that provides higher peel strength than the first release layer 14.
  • the second release layer 28 can be, for example, a known layer called an adhesive layer, an adhesive release layer, a release layer, or the like (see, for example, Patent Documents 4 to 6).
  • a method for comparing the magnitude relationship between the peeling strengths of the second peeling layer 28 and the first peeling layer 14 there is also a method of comparing the above-described absolute values of the peeling strengths. Comparison by measurement according to the embodiment is also effective.
  • the peel strength of the first release layer 14 is a yield strength that is generated when the substrate 12 is peeled off from the build-up wiring layer
  • the peel strength of the second release layer 28 is a laminate of the reinforcing sheet 30 with a multilayer wiring layer. It is also effective to compare the values measured as the yield strength generated when peeling from the body 26.
  • the second release layer 28 typically has adhesiveness, and therefore it can be said that an adhesive layer or an adhesive release layer is typical. But the 2nd peeling layer 28 may be a peeling layer which does not have adhesiveness.
  • a resin layer containing a foaming agent may be mentioned.
  • This foaming agent-containing resin layer is a layer that can be mechanically peeled by performing heat treatment or ultraviolet treatment before peeling, and the peeling strength is controlled by controlling the foaming agent content, the resin layer The thickness can be controlled by controlling the thickness.
  • a resin layer containing a foaming agent that is foamed by heat treatment there is a thermal foaming agent-containing pressure-sensitive adhesive layer as disclosed in Patent Document 5 (Japanese Patent Laid-Open No. 2014-214208).
  • Patent Document 4 Japanese Patent Laid-Open No. 2015-170767
  • a composition that generates gas due to ultraviolet irradiation The peeling layer containing is mentioned.
  • Another preferred embodiment of the second release layer 28 is an acid-soluble or alkali-soluble resin layer.
  • This acid-soluble or alkali-soluble resin layer is a layer that can be peeled off by dissolving it with a chemical (for example, an acid solution or an alkaline solution). It can be performed by controlling the amount and controlling the thickness of the resin layer.
  • the base material 12 is peeled from the metal layer 16 by the first peeling layer 14. That is, the base material 12, the adhesion metal layer (when present), the peeling auxiliary layer (when present), and the first peeling layer 14 are peeled and removed.
  • This peeling removal is preferably performed by physical peeling.
  • the physical separation method is a method of separating the base material 12 and the like by peeling them from the build-up wiring layer by hand, jigs and tools, or the like.
  • the reinforcing sheet 30 adhered through the second release layer 28 reinforces the multilayer body with multilayer wiring layer 26, thereby preventing the multilayer body with multilayer wiring layer 26 from being locally bent greatly. be able to.
  • the reinforcing sheet 30 can reinforce the laminated body 26 with the multilayer wiring layer to resist the peeling force while the base material 12 is peeled, and can prevent or suppress the bending more effectively.
  • disconnection and peeling of the wiring layer inside the build-up wiring layer that may be caused by bending can be avoided, and the connection reliability of the multilayer wiring layer can be improved.
  • the flatness (coplanarity) of the surface of the multilayer wiring layer can be improved by effectively preventing or suppressing the bending.
  • the first peeling is performed while more effectively avoiding peeling at the second peeling layer 28 when peeling the substrate 12. Peeling at the layer 14 is further facilitated. Therefore, the reinforcing sheet 30 that is in close contact with the multilayer body with a multilayer wiring layer 26 via the second release layer 28 can hold the contact state even more stably even when the substrate 12 is peeled off.
  • Etching removal of metal layer (optional process) If desired, as shown in FIG. 2F, the metal layer 16 is removed by etching after the substrate 12 is peeled off and before the reinforcing sheet 30 is peeled off. Etching of the metal layer 16 may be performed based on a known method such as flash etching.
  • the process of mounting the chip after forming the build-up wiring layer in this way is a technique called RDL-First method.
  • the appearance inspection and the electrical inspection of the multilayer wiring layer that is, the first wiring layer 18 and the nth wiring layer 22
  • the defective portion of each wiring layer is removed.
  • chips can be mounted only on non-defective parts.
  • the RDL-First method is economically advantageous as compared to the Chip-First method, which is a method of sequentially laminating wiring layers on the surface of the chip, in that waste of the chip can be avoided.
  • the product yield can be improved by performing the appearance inspection and electrical inspection on the wiring layer before chip mounting.
  • a solder resist layer After the above-described steps, a solder resist layer, a surface metal treatment layer (for example, OSP (Organic Solderability Preservative) treatment layer, Au plating layer, Ni—Au plating layer) is formed on the surface of the first wiring layer 18 as necessary. Etc.), metal pillars for mounting electronic elements, and / or solder bumps may be formed.
  • OSP Organic Solderability Preservative
  • an electronic element is formed on the surface of the first wiring layer 18 after the removal of the metal layer 16 (or after the subsequent electrical inspection) and before the reinforcing sheet 30 is peeled off. 32 is mounted.
  • the manufacturing method of the present invention by adopting the second release layer 28 and the reinforcing sheet 30, excellent surface flatness (coplanarity) advantageous for mounting the electronic element 32 is obtained, and the first wiring layer 18 is embedded in the embedded electrode. It can be realized on the surface of the build-up wiring layer included. As a result, the connection yield for mounting the electronic elements can be increased.
  • Examples of the electronic element 32 include a semiconductor element, a chip capacitor, and a resistor.
  • Examples of the electronic element mounting method include a flip chip mounting method and a die bonding method.
  • the flip chip mounting method is a method in which the mounting pad of the electronic element 32 and the first wiring layer 18 are joined.
  • a columnar electrode (pillar), a solder bump 34, or the like may be formed on the mounting pad as shown in FIG. 2G, and the sealing resin film 36 is formed on the surface including the first wiring layer 18 before mounting.
  • NCF (Non-Conductive Film) or the like may be pasted.
  • the joining is preferably performed using a low melting point metal such as solder, but an anisotropic conductive film or the like may be used.
  • the die bonding adhesion method is a method in which the surface opposite to the mounting pad surface of the electronic element 32 is adhered to the first wiring layer 18.
  • a paste or film which is a resin composition containing a thermosetting resin and a thermally conductive inorganic filler.
  • the electronic element 32 is preferably sealed with a sealing material 38 as shown in FIG.
  • the reinforcing sheet 30 is peeled off from the laminated body 26 with the multilayer wiring layer by the second peeling layer 28 to obtain the multilayer wiring board 40.
  • physical separation, chemical separation, or the like can be employed.
  • the physical separation method is a method of obtaining the multilayer wiring board 40 that is separated by peeling the reinforcing sheet 30 and the like from the build-up wiring layer by hand, jigs and tools, or the like.
  • the second release layer 28 is less peelable than the first release layer 14 in that it has a higher peel strength than the first release layer 14, but as described above,
  • 28 is a resin layer containing a foaming agent
  • heat treatment or ultraviolet treatment is performed before peeling to foam the foaming agent in the second peeling layer 28, thereby weakening the second peeling layer 28 and facilitating physical peeling.
  • the second release layer 28 is an acid-soluble or alkali-soluble resin layer
  • the physical release can be facilitated by dissolving the second release layer 28 with a chemical (for example, an acid solution or an alkali solution). It can be carried out.
  • the chemical separation method is employed, the multilayer wiring board 40 can be obtained using an etching solution that dissolves both the reinforcing sheet 30 and the second release layer 28.
  • At least one side of the substrate 12 and / or the reinforcing sheet 30 extends from the end of the build-up wiring layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

多層配線層を局部的に大きく湾曲させることなく補強することができ、それにより多層配線層の接続信頼性と多層配線層表面の平坦性（コプラナリティ）を向上可能な、多層配線板の製造方法が開示される。この製造方法は、基材、第１剥離層及び金属層を順に備えた積層シートを用意する工程と、金属層の表面に第１配線層を形成する工程と、積層シートの第１配線層が形成された面に絶縁層及び配線層を交互に形成して、第１配線層が埋込み配線層の形で組み込まれた、多層配線層付積層体を得る工程と、多層配線層付積層体の積層シートと反対側の表面に、第２剥離層を介して、基材よりもビッカース硬度が低い補強シートを積層する工程と、基材を金属層から第１剥離層で剥離する工程と、補強シートを多層配線層付積層体から第２剥離層で剥離して多層配線板を得る工程とを含む。

Description

多層配線板の製造方法
　本発明は、多層配線板の製造方法に関するものである。
　近年、プリント配線板の実装密度を上げて小型化するために、プリント配線板の多層化が広く行われるようになってきている。このような多層プリント配線板は、携帯用電子機器の多くで、軽量化や小型化を目的として利用されている。そして、この多層プリント配線板には、層間絶縁層の更なる厚みの低減、及び配線板としてのより一層の軽量化が要求されている。
　このような要求を満たす技術として、コアレスビルドアップ法を用いた多層プリント配線板の製造方法が採用されている。コアレスビルドアップ法とは、いわゆるコア（芯材）上にビルドアップ法と呼ばれる手法で絶縁層と配線層とを交互に積層（ビルドアップ）して多層化した後、コア（芯材）を除去してビルドアップ層のみで配線板を形成する方法である。コアレスビルドアップ法においては、支持体と多層プリント配線板との剥離を容易に行えるように、キャリア付銅箔を使用することが提案されている。例えば、特許文献１（特開２００５－１０１１３７号公報）には、キャリア付銅箔のキャリア面に絶縁樹脂層を貼り付けて支持体とし、キャリア付銅箔の極薄銅層側にフォトレジスト加工、パターン電解銅めっき、レジスト除去等の工程により第一の配線導体を形成した後、ビルドアップ配線層を形成し、キャリア付支持基板を剥離し、極薄銅層を除去することを含む、半導体素子搭載用パッケージ基板の製造方法が開示されている。
　とりわけ、電子デバイスのより一層の小型化及び省電力化に伴い、半導体チップ及びプリント配線板の高集積化及び薄型化へのニーズが高まっている。かかるニーズを満たす次世代パッケージング技術として、ＦＯ－ＷＬＰ（Ｆａｎ－Ｏｕｔ　Ｗａｆｅｒ　Ｌｅｖｅｌ　Ｐａｃｋａｇｉｎｇ）やＦＯ－ＰＬＰ（Ｆａｎ－Ｏｕｔ　Ｐａｎｅｌ　Ｌｅｖｅｌ　Ｐａｃｋａｇｉｎｇ）の採用が近年検討されている。そして、ＦＯ－ＷＬＰやＦＯ－ＰＬＰにおいても、コアレスビルドアップ法の採用が検討されている。そのような工法の一つとして、コアレス支持体表面に配線層及び必要に応じてビルドアップ配線層を形成し、さらに必要に応じて支持体を剥離した後に、チップの実装を行う、ＲＤＬ－Ｆｉｒｓｔ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ　Ｌａｙｅｒ－Ｆｉｒｓｔ）法と呼ばれる工法がある。
　例えば、特許文献２（特開２０１５－３５５５１号公報）には、ガラス又はシリコンウエハからなる支持体の主面への金属剥離層の形成、その上への絶縁樹脂層の形成、その上へのビルドアップ層を含む再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ　Ｌａｙｅｒ）の形成、その上への半導体集積回路の実装及び封止、支持体の除去による剥離層の露出、剥離層の除去による２次実装パッドの露出、並びに２次実装パッドの表面への半田バンプの形成、並びに２次実装を含む、半導体装置の製造方法が開示されている。特許文献３（特開２００８－２５１７０２号公報）には、コアレス支持体上への第１電極パッドとしての埋込み配線層の形成、その上への第２電極パッドとしての埋込み配線層の形成、コアレス支持体の剥離、及びその後の埋込み配線層の背面からのチップの実装を含む、半導体装置の製造方法が開示されている。特許文献４（特開２０１５－１７０７６７号公報）には、コアレス支持体上への剥離層の形成、その上への埋込み配線層及びビルドアップ層の形成、ビルドアップ層の表面への配線基板の実装、キャリアの剥離、及び半導体チップの実装を含む、回路基板の製造方法が開示されている。この剥離層は紫外線の照射に起因して気体を生成する組成物を含むものであり、それにより配線層にダメージを与えることなく支持基板の剥離及び剥離層の除去を容易かつ簡単に行えるとされている。
　また、粘着性及び剥離性を両立した粘着シートも知られている。例えば、特許文献５（特開２０１４－２１４２０８号公報）には、多孔性材料層と熱発泡剤含有粘着剤層とを備えた粘着シートが開示されており、多孔性材料層として、繊維系、紙系、又は樹脂系の多孔質材料を用いること、また、熱発泡剤含有粘着剤層として、マイクロカプセル型熱発泡剤と、溶液重合又は乳化重合により得られたアクリル系ポリマーとの混合物を用いることが記載されている。特許文献６（特開２０１３－２３７７２１号公報）には、原料モノマーとして、アクリルエマルション系重合体、パーフルオロアルキル基含有オリゴマー、及びイオン性化合物を含有する、再剥離用水分散型アクリル系粘着剤組成物が開示されており、アクリルエマルション系重合体が、（メタ）アクリル酸アルキルエステル及びカルボキシル基含有不飽和モノマーから構成されることが記載されている。
特開２００５－１０１１３７号公報 特開２０１５－３５５５１号公報 特開２００８－２５１７０２号公報 特開２０１５－１７０７６７号公報 特開２０１４－２１４２０８号公報 特開２０１３－２３７７２１号公報
　上述したようなＦＯ－ＷＬＰやＦＯ－ＰＬＰの採用が検討される近年の技術動向を受けて、ビルドアップ層の薄型化が求められる。しかしながら、ビルドアップ層が薄い場合、コアレスビルドアップ法を用いて作製したビルドアップ層付基材から、基材を剥離層で剥離する際、ビルドアップ層が局部的に大きく湾曲することがある。かかるビルドアップ層の大きな湾曲は、ビルドアップ層内部の配線層の断線や剥離を引き起こし、その結果、配線層の接続信頼性を低下させうる。
　本発明者らは、今般、多層配線板の製造において、剥離可能な基材を含む多層配線層付積層体に、基材よりもビッカース硬度が低い補強シートを積層させることにより、多層配線層を局部的に大きく湾曲させることなく補強することができ、それにより多層配線層の接続信頼性と多層配線層表面の平坦性（コプラナリティ）を向上できるとの知見を得た。
　したがって、本発明の目的は、多層配線層を局部的に大きく湾曲させることなく補強することができ、それにより多層配線層の接続信頼性と多層配線層表面の平坦性（コプラナリティ）を向上可能な、多層配線板の製造方法を提供することにある。
　本発明の一態様によれば、基材、第１剥離層及び金属層を順に備えた積層シートを用意する工程と、
　前記金属層の表面に第１配線層を形成する工程と、
　前記積層シートの前記第１配線層が形成された面に絶縁層及び配線層を交互に形成して、前記第１配線層が埋込み配線層の形で組み込まれた、多層配線層付積層体を得る工程と、
　前記多層配線層付積層体の前記積層シートと反対側の表面に、第２剥離層を介して、前記基材よりもビッカース硬度が低い補強シートを積層する工程と、
　前記基材を前記金属層から前記第１剥離層で剥離する工程と、
　前記補強シートを前記多層配線層付積層体から前記第２剥離層で剥離して多層配線板を得る工程と、
を含む、多層配線板の製造方法が提供される。
本発明の製造方法において、積層シートの用意から補強シートの積層までの工程を示す、工程流れ図である。 本発明の製造方法において、基材の剥離から電子素子の搭載までの工程を示す、工程流れ図である。 本発明の製造方法において、補強シートの剥離から多層配線板の完成までの工程を示す、工程流れ図である。
　多層配線板の製造方法
　本発明による多層配線板の製造方法は、（１）積層シートの用意、（２）第１配線層の形成、（３）多層配線層付積層体の形成、（４）補強シートの積層、（５）基材の剥離、（６）所望により行われる金属層のエッチング除去、（７）所望により行われる第１配線層の表面処理、（８）所望により行われる電子素子の搭載、及び（９）補強シートの剥離の各工程を含む。積層シートは、基材、第１剥離層及び金属層を順に備えており、それ故、剥離可能な基材を含むといえる。また、補強シートは基材よりもビッカース硬度が低いものである。このように、多層配線板の製造において、剥離可能な基材を含む多層配線層付積層体に、基材よりもビッカース硬度が低い補強シートを積層させることにより、多層配線層を局部的に大きく湾曲させることなく補強することができ、それにより多層配線層の接続信頼性と多層配線層表面の平坦性（コプラナリティ）を向上できる。
　以下、図１～３を参照しながら、工程（１）～（９）の各々について説明する。
（１）積層シートの用意
　図１（ａ）に示されるように、多層配線板を形成するためのベースとなる積層シート１０を用意する。積層シート１０は、基材１２、第１剥離層１４及び金属層１６を順に備える。積層シート１０は、いわゆるキャリア付銅箔の形態であってもよい。
　基材１２の材質は特に限定されず、ガラス、セラミックス、樹脂、及び金属のいずれであってもよい。また、基材１２の形態も特に限定されず、シート、フィルム、板、及び箔のいずれであってもよい。また、基材１２はこれらのシート、フィルム、板、及び箔等が積層されたものであってもよい。例えば、基材１２はガラス板、セラミックス板、金属板等といった剛性を有する支持体として機能し得るものであってもよいし、金属箔や樹脂フィルム等といった剛性を有しない形態であってもよい。基材１２の好ましい例としては、金属シート、ガラスシート、セラミックス板（プレート）、金属シート及びプリプレグの積層体、接着剤が塗布された金属シート、樹脂シート（特に硬質樹脂シート）が挙げられる。基材１２の金属の好ましい例としては、銅、チタン、ニッケル、ステンレス鋼、アルミニウム等が挙げられる。セラミックスの好ましい例としては、アルミナ、ジルコニア、窒化ケイ素、窒化アルミニウム（ファインセラミックス）等が挙げられる。樹脂の好ましい例としては、エポキシ樹脂、アラミド樹脂、ポリイミド樹脂、ナイロン樹脂、液晶ポリマー、ＰＥＥＫ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルサルフォン樹脂、ポリフェニレンサルファイド樹脂、ＰＴＦＥ樹脂、ＥＴＦＥ樹脂等が挙げられる。より好ましくは、電子素子を搭載する際の加熱に伴うコアレス支持体の反り防止の観点から、熱膨張係数（ＣＴＥ）が２５ｐｐｍ／Ｋ未満（好ましくは１．０～２３ｐｐｍ／Ｋ、より好ましくは１．０～１５ｐｐｍ／Ｋ、さらに好ましくは１．０～１０ｐｐｍ／Ｋ）の材料であり、そのような材料の例としては上述したような各種樹脂（特にポリイミド樹脂、液晶ポリマー等の低熱膨張樹脂）、上述したような各種樹脂とガラス繊維とで形成されるプリプレグ、ガラス及びセラミックス等が挙げられる。また、ハンドリング性やチップ実装時の平坦性確保の観点から、基材１２はビッカース硬度が５００～３０００ＨＶであるのが好ましく、より好ましくは５５０～２５００ＨＶ、さらに好ましくは６００～２０００ＨＶである。
　これらの特性を満たす材料として、基材１２は樹脂フィルム、ガラス又はセラミックスで構成されるのが好ましく、より好ましくはガラス又はセラミックスで構成され、特に好ましくはガラスで構成される。例えばガラスシートである。ガラスを基材１２として用いた場合、軽量で、熱膨脹係数が低く、絶縁性が高く、剛直で表面が平坦なため、金属層１６の表面を極度に平滑にできる等の利点がある。また、基材１２がガラスである場合、電子素子搭載時に有利な表面平坦性（コプラナリティ）を有している点、プリント配線板製造工程におけるデスミアや各種めっき工程において耐薬品性を有している点等の利点がある。基材１２を構成するガラスの好ましい例としては、石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダライムガラス、アミノシリケートガラス、及びそれらの組合せが挙げられ、特に好ましくは無アルカリガラスである。無アルカリガラスは、二酸化ケイ素、酸化アルミニウム、酸化ホウ素、及び酸化カルシウムや酸化バリウム等のアルカリ土類金属酸化物を主成分とし、更にホウ酸を含有する、アルカリ金属を実質的に含有しないガラスのことである。この無アルカリガラスは、０℃から３５０℃までの広い温度帯域において熱膨脹係数が３～５ｐｐｍ／Ｋの範囲で低く安定しているため、電子素子として半導体チップを搭載した際、ガラスの反りを最小限にできるとの利点がある。
　基材１２の厚さは１００～２０００μｍが好ましく、より好ましくは３００～１８００μｍ、更に好ましくは４００～１１００μｍである。このような範囲内の厚さであると、ハンドリングに支障を来たさない適切な強度を確保しながらプリント配線板の薄型化、及び電子部品搭載時に生じる反りの低減を実現することができる。
　基材１２の第１剥離層１４側（存在する場合には密着金属層側）の表面は、ＪＩＳ　Ｂ　０６０１－２００１に準拠して測定される、０．１～７０ｎｍの算術平均粗さＲａを有するのが好ましく、より好ましくは０．５～６０ｎｍ、さらに好ましくは１．０～５０ｎｍ、特に好ましくは１．５～４０ｎｍ、最も好ましくは２．０～３０ｎｍである。このように算術平均粗さが小さいほど、金属層１６の第１剥離層１４と反対側の表面（金属層１６の外側表面）において望ましく低い算術平均粗さＲａをもたらすことができ、それにより、積層シート１０を用いて製造されるプリント配線板において、ライン／スペース（Ｌ／Ｓ）が１３μｍ以下／１３μｍ以下（例えば１２μｍ／１２μｍ～１μｍ／１μｍ）といった程度にまで高度に微細化された配線パターンの形成を形成するのに適したものとなる。
　所望により、積層シート１０は、基材１２の第１剥離層１４側の表面に密着金属層及び／又は剥離補助層を有していてもよく、好ましくは密着金属層及び剥離補助層をこの順に有する。
　所望により設けられる密着金属層は、基材１２との密着性を確保する点から、Ｔｉ、Ｃｒ及びＮｉからなる群から選択される少なくとも１種の金属で構成される層であるのが好ましく、純金属であってもよいし、合金であってもよい。密着金属層を構成する金属は原料成分や成膜工程等に起因する不可避不純物を含んでいてもよい。また、特に制限されるものではないが、密着金属層の成膜後に大気に暴露される場合、それに起因して混入する酸素の存在は許容される。密着金属層はスパッタリング等の気相法により形成された層であるのが好ましい。密着金属層は、金属ターゲットを用いたマグネトロンスパッタリング法により形成された層であるのが膜厚分布の均一性を向上できる点で特に好ましい。密着金属層の厚さは５～５００ｎｍであるのが好ましく、より好ましく１０～３００ｎｍ、さらに好ましくは１８～２００ｎｍ、特に好ましくは２０～１５０ｎｍである。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。
　所望により設けられる剥離補助層は、第１剥離層１４との剥離強度を所望の値に制御とする点から、銅で構成される層であるのが好ましい。剥離補助層を構成する銅は原料成分や成膜工程等に起因する不可避不純物を含んでいてもよい。また、剥離補助層成膜前後に大気に暴露される場合、それに起因して混入する酸素の存在は許容される。もっとも、特に制限はされるものではないが、密着金属層と剥離補助層は、大気開放することなく連続で製膜される方が望ましい。剥離補助層はスパッタリング等の気相法により形成された層であるのが好ましい。剥離補助層は、銅ターゲットを用いたマグネトロンスパッタリング法により形成された層であるのが膜厚分布の均一性を向上できる点で特に好ましい。剥離補助層の厚さは５～５００ｎｍであるのが好ましく、より好ましく１０～４００ｎｍ、さらに好ましくは１５～３００ｎｍ、特に好ましくは２０～２００ｎｍである。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。
　第１剥離層１４は、基材１２の剥離を可能とする層であるかぎり、材質は特に限定されない。例えば、第１剥離層１４は、キャリア付銅箔の剥離層として採用される公知の材料で構成されることができる。第１剥離層１４は、有機剥離層及び無機剥離層のいずれであってもよい。有機剥離層に用いられる有機成分の例としては、窒素含有有機化合物、硫黄含有有機化合物、カルボン酸等が挙げられる。窒素含有有機化合物の例としては、トリアゾール化合物、イミダゾール化合物等が挙げられる。一方、無機剥離層に用いられる無機成分の例としては、Ｎｉ、Ｍｏ、Ｃｏ、Ｃｒ、Ｆｅ、Ｔｉ、Ｗ、Ｐ、Ｚｎの少なくとも一種類以上の金属酸化物、金属と非金属の混合物、炭素層等が挙げられる。これらの中でも特に、第１剥離層１４は主として炭素を含んでなる層であるのが剥離容易性や膜形成性の点等から好ましく、より好ましくは主として炭素又は炭化水素からなる層であり、さらに好ましくは硬質炭素膜であるアモルファスカーボン、又はカーボン－窒素混合物からなる。この場合、第１剥離層１４（すなわち炭素層）はＸＰＳにより測定される炭素濃度が６０原子％以上であるのが好ましく、より好ましくは７０原子％以上、さらに好ましくは８０原子％以上、特に好ましくは８５原子％以上である。炭素濃度の上限値は特に限定されず１００原子％であってもよいが、９８原子％以下が現実的である。第１剥離層１４（特に炭素層）は不可避不純物（例えば雰囲気等の周囲環境に由来する酸素、炭素、水素等）を含みうる。また、第１剥離層１４（特に炭素層）には金属層１６の成膜手法に起因して金属原子が混入しうる。炭素は基材１２との相互拡散性及び反応性が小さく、３００℃を超える温度でのプレス加工等を受けても、金属層１６（例えば銅箔層）と接合界面との間での高温加熱による金属結合の形成を防止して、基材１２の引き剥がし除去が容易な状態を維持することができる。この第１剥離層１４もスパッタリング等の気相法により形成された層であるのがアモルファスカーボン中の過度な不純物を抑制する点、前述の密着金属層及び／又は剥離補助層の成膜との連続生産性の点などから好ましい。第１剥離層１４の厚さは１～２０ｎｍが好ましく、より好ましくは１～１０ｎｍである。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。
　第１剥離層１４を剥離する際の第１配線層１８への応力集中を極力低減し、剥離工程を容易なものとする点から、第１剥離層１４の剥離強度は１～３０ｇｆ／ｃｍであるのが好ましく、より好ましくは３～２０ｇｆ／ｃｍ、さらに好ましくは４～１５ｇｆ／ｃｍである。第１剥離層１４の剥離強度は以下のようにして測定されるものである。まず、基材１２上に第１剥離層１４を形成し、その上に金属層１６としての銅層を形成した積層シートを形成し、その上に厚さ１８μｍの電気銅めっき層を形成し、銅張積層板を形成する。その後、ＪＩＳ　Ｃ　６４８１－１９９６に準拠し、金属層１６と一体となった電気銅めっき層を剥離した時の剥離強度（ｇｆ／ｃｍ）を測定する。
　第１剥離層１４の剥離強度は、第１剥離層１４の厚さを制御すること、第１剥離層１４の組成を選択すること等により、制御することができる。
　金属層１６は、金属で構成される層であり、好ましくは後述する第１配線層１８への給電を可能とする給電層を含む。金属層１６ないし給電層は、いかなる方法で製造されたものでよく、例えば、無電解銅めっき法及び電解銅めっき法等の湿式成膜法、スパッタリング及び真空蒸着等の物理気相成膜法、化学気相成膜、又はそれらの組合せにより形成した銅箔であってよい。給電層を構成する好ましい金属は銅であり、それ故、好ましい給電層は極薄銅層でありうる。特に好ましい給電層は、極薄化によるファインピッチ化に対応しやすい観点から、スパッタリング法や及び真空蒸着等の気相法により形成された銅層であり、最も好ましくはスパッタリング法により製造された銅層である。また、極薄銅層は、無粗化の銅層であるのが好ましいが、プリント配線板製造時の配線パターン形成に支障を来さないかぎり予備的粗化やソフトエッチング処理や洗浄処理、酸化還元処理により二次的な粗化が生じたものであってもよい。金属層１６を構成する給電層（例えば極薄銅層）の厚さは特に限定されないが、上述したようなファインピッチ化に対応するためには、５０～３０００ｎｍが好ましく、より好ましくは７０～２５００ｎｍ、さらに好ましくは８０～２０００ｎｍ、特に好ましくは９０～１５００ｎｍ、特により好ましくは１２０～１０００ｎｍ、最も好ましくは１５０～５００ｎｍである。このような範囲内の厚さの給電層（例えば極薄銅層）はスパッタリング法により製造されるのが成膜厚さの面内均一性や、シート状やロール状での生産性の観点で好ましい。
　金属層１６の第１剥離層１４と反対側の表面（金属層１６の外側表面）が、ＪＩＳ　Ｂ　０６０１－２００１に準拠して測定される、１．０～１００ｎｍの算術平均粗さＲａを有するのが好ましく、より好ましくは２．０～４０ｎｍ、さらに好ましくは３．０～３５ｎｍ、特に好ましくは４．０～３０ｎｍ、最も好ましくは５．０～１５ｎｍである。このように算術平均粗さが小さいほど、積層シート１０を用いて製造されるプリント配線板において、ライン／スペース（Ｌ／Ｓ）が１３μｍ以下／１３μｍ以下（例えば１２μｍ／１２μｍ～１μｍ／１μｍ）といった程度にまで高度に微細化された配線パターンの形成を形成するのに適したものとなる。なお、このような平滑な表面の場合、算術平均粗さＲａの測定には、非接触式表面粗さ測定法を採用するのが好ましい。
　金属層１６は２層以上の層構成を有していてもよい。例えば、金属層１６は上述の給電層に加え、給電層の第１剥離層１４側の面に反射防止層を有していてもよい。すなわち、金属層１６は給電層及び反射防止層を含むものであってもよい。反射防止層はＣｒ、Ｗ、Ｔａ、Ｔｉ、Ｎｉ及びＭｏからなる群から選択される少なくとも１種の金属で構成されるのが好ましい。反射防止層は、少なくとも給電層側の表面が金属粒子の集合体であるのが好ましい。反射防止層は、全体が金属粒子の集合体で構成される層構造であってもよいし、金属粒子の集合体からなる層とその下部に粒子状ではない層とを含む複数層の構造であってもよい。反射防止層の給電層側の表面を構成する金属粒子の集合体は、その金属質の材質及び粒状形態に起因して望ましい暗色を呈し、その暗色が銅で構成される配線層との間で望ましい視覚的コントラストをもたらし、その結果、画像検査（例えば自動画像検査（ＡＯＩ））における視認性を向上させる。すなわち、反射防止層の表面は金属粒子の凸形状に起因して光が乱反射して黒く視認される。しかも、反射防止層は第１剥離層１４との適度な密着性と剥離性、給電層との密着性にも優れ、フォトレジスト層形成時における現像液に対する耐剥離性にも優れる。このようなコントラスト及び視認性向上の観点から、反射防止層の給電層側の表面の光沢度Ｇｓ（６０°）は５００以下であるのが好ましく、より好ましくは４５０以下、さらに好ましくは４００以下、特に好ましくは３５０以下、最も好ましくは３００以下である。光沢度Ｇｓ（６０°）の下限値は低ければ低い方が良いため、特に限定されないが、反射防止層の給電層側の表面の光沢度Ｇｓ（６０°）は現実的には１００以上であり、より現実的には１５０以上である。なお、粗化粒子の画像解析による鏡面光沢度Ｇｓ（６０°）はＪＩＳ　Ｚ　８７４１－１９９７（鏡面光沢度－測定方法）に準拠して市販の光沢度計を用いて測定することができる。
　また、コントラスト及び視認性の向上、並びにフラッシュエッチングの均一性向上の観点から、反射防止層の給電層側の表面は、ＳＥＭ画像解析により決定される投影面積円相当径が１０～１００ｎｍである金属粒子の集合体で構成されるのが好ましく、より好ましくは２５～１００ｎｍ、さらに好ましくは６５～９５ｎｍである。このような投影面積円相当径の測定は、反射防止層の表面を走査型電子顕微鏡により所定の倍率（例えば５００００倍）で撮影し、得られたＳＥＭ像の画像解析により行うことができる。具体的には、市販の画像解析式粒度分布ソフトウェア（例えば、Ｍｏｕｎｔｅｃｈ　Ｃｏ．，Ｌｔｄ．社製、Ｍａｃ－ＶＩＥＷ）を用いて測定される投影面積円相当径の相加平均値を採用する。
　反射防止層は、Ｃｒ、Ｗ、Ｔａ、Ｔｉ、Ｎｉ及びＭｏから選択される少なくとも１種の金属で構成され、好ましくはＴａ、Ｔｉ、Ｎｉ及びＭｏから選択される少なくとも１種の金属で、より好ましくはＴｉ、Ｎｉ及びＭｏから選択される少なくとも１種の金属で、最も好ましくはＴｉで構成される。これらの金属は純金属であってもよいし、合金であってもよい。いずれにしても、これらの金属は本質的に酸化されていない（本質的に金属酸化物ではない）のがＣｕとの視覚的コントラストを向上する望ましい暗色を呈するため好ましく、具体的には、反射防止層の酸素含有量が０～１５原子％であるのが好ましく、より好ましくは０～１３原子％、さらに好ましくは１～１０原子％である。いずれにしても上記金属は、銅フラッシュエッチング液に対して溶解しないという性質を有し、その結果、銅フラッシュエッチング液に対して優れた耐薬品性を呈することができる。反射防止層の厚さは１～５００ｎｍであるのが好ましく、より好ましく１０～３００ｎｍ、さらに好ましくは２０～２００ｎｍ、特に好ましくは３０～１５０ｎｍである。
（２）第１配線層の形成
　図１（ｂ）に示されるように、金属層１６の表面に第１配線層１８を形成する。典型的には、第１配線層１８の形成は、公知の手法に従い、フォトレジスト層の形成、電気銅めっき層の形成、フォトレジスト層の剥離、及び所望により銅フラッシュエッチングを経て行われる。例えば、以下のとおりである。まず、金属層１６の表面にフォトレジスト層を所定のパターンで形成する。フォトレジストは感光性フィルムであるのが好ましく、例えば感光性ドライフィルムである。フォトレジスト層は、露光及び現像により所定の配線パターンを付与すればよい。金属層１６の露出表面（すなわちフォトレジスト層でマスキングされていない部分）に電気銅めっき層を形成する。電気銅めっきは公知の手法により行えばよく、特に限定されない。次いで、フォトレジスト層を剥離する。その結果、電気銅めっき層が配線パターン状に残って第１配線層１８を形成し、配線パターンを形成しない部分の金属層１６が露出する。
　金属層１６が給電層のみならず反射防止層を含む場合、金属層１６の給電層に相当する部分をフラッシュエッチングにより除去して反射防止層を露出させてもよい。こうすることで、後述する第１配線層１８の画像検査がしやすくなる。このフラッシュエッチング液は、硫酸／過酸化水素混合液や、過硫酸ナトリウム及び過硫酸カリウムの少なくともいずれか１種を含む液を用いるのが、電気銅めっき層の過度なエッチングを回避しながら、露出した金属層１６を確実にエッチングできる点で好ましい。また、反射防止層を含む場合、配線パターンを形成しない部分の反射防止層がフラッシュエッチング液により溶解されず残留し、表面に露出することとなる。このとき、反射防止層を構成しうるＣｒ、Ｗ、Ｔａ、Ｔｉ、Ｎｉ及びＭｏから選択される少なくとも１種の金属は、銅フラッシュエッチング液に対して溶解しないという性質を有するので、銅フラッシュエッチング液に対して優れた耐薬品性を呈することができる。すなわち、反射防止層は、存在する場合、銅フラッシュエッチングで除去されることなく、所望により行われる後続の画像検査工程のために露出状態で残されるのが好ましい。
　必要に応じて、上記フラッシュエッチング後、反射防止層を露出させたままの状態で、配線層付コアレス支持体（具体的には第１配線層１８）を画像検査する工程を行ってもよい。画像検査は、典型的には、光学式自動外観検査（ＡＯＩ）装置を用いて光源から所定の光を照射して、配線パターンの二値化画像を取得し、この二値化画像と設計データ画像とのパターンマッチングを試み、両者間における一致／不一致を評価することにより行われる。このとき、反射防止層の表面が金属粒子の集合体で構成される場合、その金属質の材質及び粒状形態に起因して望ましい暗色を呈し、その暗色が第１配線層１８との間で望ましい視覚的コントラストをもたらすので、画像検査（例えば自動画像検査（ＡＯＩ））における視認性を向上させる。
（３）多層配線層付積層体の形成
　図１（ｃ）に示されるように、積層シート１０の第１配線層１８が形成された面に絶縁層２０及び配線層２２を交互に形成して、第１配線層１８が埋込み配線層の形で組み込まれた、多層配線層付積層体２６を得る。配線層２２は１層以上であり、第１配線層１８の表現に倣って、第ｎ配線層２２（ｎは２以上の整数）と称することもできる。絶縁層２０は１層以上であればよい。すなわち、本発明における多層配線板４０は少なくとも２層の配線層（すなわち少なくとも第１配線層１８及び第２配線層２２）を少なくとも１層の絶縁層２０とともに有するものである。第１配線層１８、第ｎ配線層２２及び絶縁層２０で構成される逐次積層構造はビルドアップ層ないしビルドアップ配線層と一般的に称される。本発明の製造方法においては、一般的にプリント配線板において採用される公知のビルドアップ配線層の構成を採用すればよく特に限定されない。
　また、ビルドアップ配線層の最表面における配線層上には、必要に応じて、ソルダ―レジスト層及び／又は表面金属処理層（例えば、ＯＳＰ（Ｏｒｇａｎｉｃ　Ｓｏｌｄｅｒｂｉｌｉｔｙ　Ｐｒｅｓｅｒｖａｔｉｖｅ）処理層、Ａｕめっき層、Ｎｉ－Ａｕめっき層等）が形成されていてもよい。
（４）補強シートの積層
　図１（ｄ）に示されるように、多層配線層付積層体２６の積層シート１０と反対側の表面に、第２剥離層２８を介して、基材１２よりもビッカース硬度が低い補強シート３０を積層する。そして、補強シート３０は基材１２よりもビッカース硬度が低いことで、補強シート３０を積層する際に、基材１２よりも優先的に補強シート３０自体が撓むことで、積層時に発生しうる応力を補強シート３０自体で上手く逃がすことができ、その結果、基材１２を含む多層配線層付積層体２６の湾曲を効果的に防止ないし抑制することができる。したがって、多層配線層付積層体２６は補強シート３０によって局部的に大きく湾曲されることなく補強されることができる。すなわち、剥離時の湾曲が効果的に防止ないし抑制される。こうして、湾曲により引き起こされることがあるビルドアップ配線層内部の配線層の断線や剥離を回避して、多層配線層の接続信頼性を向上することができる。また、湾曲が効果的に防止ないし抑制されることで、多層配線層表面の平坦性（コプラナリティ）を向上することができる。
　具体的には、補強シート３０のビッカース硬度は、基材１２のビッカース硬度の２～９９％であるのが好ましく、より好ましくは６～９０％であり、さらに好ましくは１０～８５％である。好ましくは、補強シート３０のビッカース硬度が５０～７００ＨＶであり、かつ、基材１２のビッカース硬度が５００～３０００ＨＶであり、より好ましくは、補強シート３０のビッカース硬度が１５０～５５０ＨＶであり、かつ、基材１２のビッカース硬度が５５０～２５００ＨＶであり、さらに好ましくは補強シート３０のビッカース硬度が２００～５００ＨＶであり、かつ、基材１２のビッカース硬度が６００～２０００ＨＶである。なお、本明細書においてビッカース硬度はＪＩＳ　Ｚ　２２４４－２００９に記載される「ビッカース硬さ試験」に準拠して測定されるものである。
　参考のため、候補となりうる各種材料のビッカース硬度ＨＶを以下に例示する：サファイアガラス（２３００ＨＶ）、超硬合金（１７００ＨＶ）、サーメット（１６５０ＨＶ）、石英（水晶）（１１０３ＨＶ）、ＳＫＨ５６（高速度工具鋼鋼材、ハイス）（７２２ＨＶ）、強化ガラス（６４０ＨＶ）、ＳＵＳ４４０Ｃ（ステンレス鋼）（６１５ＨＶ）、ＳＵＳ６３０（ステンレス鋼）（３７５ＨＶ）、チタン合金６０種（６４合金）（２８０ＨＶ前後）、インコネル（耐熱ニッケル合金）（１５０～２８０ＨＶ）、Ｓ４５Ｃ（機械構造用炭素鋼）（２０１～２６９ＨＶ）、ハステロイ合金（耐食ニッケル合金）（１００～２３０ＨＶ）、ＳＵＳ３０４（ステンレス鋼）（１８７ＨＶ）、ＳＵＳ４３０（ステンレス鋼）（１８３ＨＶ）、鋳鉄（１６０～１８０ＨＶ）、チタン合金（１１０～１５０ＨＶ）、黄銅（８０～１５０ＨＶ）、及び青銅（５０～１００ＨＶ）。
　補強シート３０は、ＪＩＳ　Ｈ　３１３０－２０１２の繰返し撓み式試験に準拠して測定される、ばね限界値Ｋｂ０．１が１００～１５００Ｎ／ｍｍ２であるのが好ましく、より好ましくは１５０～１２００Ｎ／ｍｍ２、さらに好ましくは２００～１０００Ｎ／ｍｍ２である。このような範囲内であると、補強シート３０を積層又は剥離する際に、補強シート３０自体が撓むことで、積層又は剥離時に発生しうる応力を上手く逃がすことができ、その結果、基材１２を含む多層配線層付積層体２６の湾曲をより効果的に防止ないし抑制することができる。また、積層又は剥離の際に撓んだ補強シート３０がその弾性を活かして本来のフラットな形状に瞬時に戻ることができるので、多層配線層付積層体２６の平坦性をより効果的に維持することができる。しかも、補強シート３０のしなり及び弾性を活用することで、引き剥がし力が加えられる補強シート３０を剥離方向（すなわち多層配線層付積層体２６から遠ざかる方向）に付勢することができ、その結果、より一層スムーズな剥離が可能となる。
　参考のため、候補となりうる各種材料についてのばね限界値Ｋｂ０．１を以下の表１及び２に例示する。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　補強シート３０の材質は特に限定されないが、樹脂、金属、ガラス、又はそれらの組合せが好ましい。樹脂の例としては、エポキシ樹脂、ポリイミド樹脂、ポリエチレン樹脂、及びフェノール樹脂が挙げられ、このような樹脂と繊維補強材とからなるプリプレグであってもよい。金属の例としては、上記ビッカース硬度やばね限界値Ｋｂ０．１の観点から、ステンレス鋼、銅合金（例えば青銅、リン銅、銅ニッケル合金、銅チタン合金）が挙げられるが、耐薬品性の観点からステンレス鋼が特に好ましい。補強シート３０の形態は、多層配線層付積層体２６の湾曲を防止ないし抑制できるかぎり、シート状に限らず、フィルム、板、及び箔の他の形態であってもよく、好ましくはシート又は板の形態である。補強シート３０はこれらのシート、フィルム、板、及び箔等が積層されたものであってもよい。補強シート３０の典型例としては、金属シート、樹脂シート（特に硬質樹脂シート）、ガラスシートが挙げられる。補強シート３０の厚さは、好ましくは１０μｍ～１ｍｍであり、より好ましくは５０～８００μｍ、さらに好ましくは１００～６００μｍである。補強シート３０が金属シート（例えばステンレス鋼シート）である場合、金属シートにおける、第２剥離層２８が形成される側の表面の十点平均粗さＲｚ－ｊｉｓ（ＪＩＳ　Ｂ　０６０１－２００１に準拠して測定される）は０．０５～５００μｍであるのが好ましく、より好ましくは０．５～４００μｍ、さらに好ましくは１～３００μｍである。このような表面粗さであると、表面の凹凸に起因するアンカー効果によって、第２剥離層２８との密着性が高まり、第２剥離層２８における剥離強度が向上すると考えられる。
　第２剥離層２８の剥離強度は、第１剥離層１４の剥離強度の１．０２～３００倍であるのが好ましく、より好ましくは１．０５～１００倍、さらに好ましくは３．０～５０倍、特に好ましくは５．０～３０倍である。例えば、第２剥離層２８の剥離強度は、３０～３００ｇｆ／ｃｍであるのが好ましく、より好ましくは４０～２５０ｇｆ／ｃｍ、さらに好ましくは５０～１７５ｇｆ／ｃｍ、特に好ましくは７０～１５０ｇｆ／ｃｍである。このような範囲とすることで、第１剥離層１４にて基材１２を剥離する際、多層配線層への応力集中をより効果的に防ぐことができ、その結果、多層配線層内の断線をより効果的に予防することができる。また、第１剥離層１４にて剥離する際に、第２剥離層２８の異常剥離（連鎖的な剥離）をより効果的に防止できるため、第１剥離層１４にて剥離した後の第１配線層１８の表面をより確実に平坦に保つことが可能となる。第２剥離層２８の剥離強度は、上述した第１剥離層１４の剥離強度の測定方法と基本的に同様にして測定することができるが、紫外線照射、加熱、溶解等の、剥離強度を低減させる処理を行う前に測定される剥離強度を指す点に留意すべきである。具体的には、第２剥離層２８の剥離強度は以下のようにして測定されるものである。まず、補強シート３０上に第２剥離層２８を形成し、その上に厚さ１８μｍの銅箔を積層して形成し、銅張積層板を形成する。その後、ＪＩＳ　Ｃ　６４８１－１９９６に準拠し、銅箔を剥離した時の剥離強度（ｇｆ／ｃｍ）を測定する。
　第２剥離層２８は補強シート３０を多層配線層付積層体２６に貼り付けることができ、かつ、補強シート３０を何らかの手段で剥離可能とする層であれば、その構成は特に限定されない。第２剥離層２８は、前述のとおり、第１剥離層１４よりも高い剥離強度をもたらす層であるのが好ましい。第２剥離層２８は、例えば、粘着剤層、粘着剥離層、剥離層等と称されるような公知の層であることができる（例えば特許文献４～６を参照）。なお、第２剥離層２８と第１剥離層１４の剥離強度の大小関係を比較する方法としては、上述したそれぞれの剥離強度絶対値を比較する方法もあるが、多層配線板製造工程において剥離される態様に合わせた測定による比較も有効である。具体的には、第１剥離層１４の剥離強度は、基材１２をビルドアップ配線層から引き剥がす時に生じる耐力とし、第２剥離層２８の剥離強度は、補強シート３０を多層配線層付積層体２６から剥離する際に生じる耐力として測定される値を比較することも有効である。第２剥離層２８は粘着性を有するのが典型的であり、それ故、粘着剤層又は粘着剥離層が典型的であるといえる。もっとも、第２剥離層２８は粘着性を有しない剥離層であってもよい。
　第２剥離層２８の好ましい態様として、発泡剤入り樹脂層が挙げられる。この発泡剤入り樹脂層は、剥離前に熱処理又は紫外線処理を行って発泡させることで機械的な剥離を可能とする層であり、その剥離強度の制御は、発泡剤含有量の制御、樹脂層の厚さ制御により行うことができる。熱処理により発泡させるタイプの発泡剤入り樹脂層の例としては、特許文献５（特開２０１４－２１４２０８号公報）に開示されるような熱発泡剤含有粘着剤層が挙げられる。また、紫外線により発泡させるタイプの発泡剤入り樹脂層の例としては、特許文献４（特開２０１５－１７０７６７号公報）に開示されるような、紫外線の照射に起因して気体を生成する組成物を含む剥離層が挙げられる。
　第２剥離層２８の別の好ましい態様として、酸可溶型又はアルカリ可溶型樹脂層が挙げられる。この酸可溶型又はアルカリ可溶型樹脂層は、薬品（例えば酸溶液又はアルカリ溶液）で溶解させることで剥離を可能とする層であり、その剥離強度の制御は、薬品可溶成分の含有量制御、樹脂層の厚さ制御により行うことができる。
（５）基材の剥離
　図２（ｅ）に示されるように、基材１２を金属層１６から第１剥離層１４で剥離する。すなわち、基材１２、密着金属層（存在する場合）、剥離補助層（存在する場合）、及び第１剥離層１４が剥離除去される。この剥離除去は、物理的な剥離により行われるのが好ましい。物理的分離法は、手や治工具、機械等で基材１２等をビルドアップ配線層から引き剥がすことにより分離する手法である。このとき、第２剥離層２８を介して密着した補強シート３０が多層配線層付積層体２６を補強していることで、多層配線層付積層体２６が局部的に大きく湾曲するのを防止することができる。すなわち、補強シート３０は、基材１２が剥離される間、引き剥がし力に抗すべく多層配線層付積層体２６を補強し、湾曲をより一層効果的に防止ないし抑制することができる。こうして、湾曲により引き起こされることがあるビルドアップ配線層内部の配線層の断線や剥離を回避して、多層配線層の接続信頼性を向上することができる。また、湾曲が効果的に防止ないし抑制されることで、多層配線層表面の平坦性（コプラナリティ）を向上することができる。
　特に、第２剥離層２８は第１剥離層１４よりも剥離強度が高い場合、基材１２を剥離する際に、第２剥離層２８での剥離をより効果的に回避しながら、第１剥離層１４での剥離がより一層しやすくなる。したがって、第２剥離層２８を介して多層配線層付積層体２６に密着した補強シート３０は、基材１２の剥離時においても密着状態をより一層安定的に保持することができる。
（６）金属層のエッチング除去（任意工程）
　所望により、図２（ｆ）に示されるように、基材１２の剥離後で、かつ、補強シート３０の剥離前に、金属層１６をエッチングにより除去する。金属層１６のエッチングは、フラッシュエッチング等の公知の手法に基づき行えばよい。
　特に、前述したように、このようにビルドアップ配線層を形成した後にチップの実装を行うプロセスはＲＤＬ－Ｆｉｒｓｔ法と呼ばれる手法である。この工法によれば、チップの実装を行う前に多層配線層（すなわち第１配線層１８及び第ｎ配線層２２）の外観検査や電気検査を行うことができるため、各配線層の不良部分を避けて、良品部分にのみチップを実装できる。その結果、ＲＤＬ－Ｆｉｒｓｔ法はチップの無駄使いを回避できる点で、チップの表面に配線層を逐次積層する工法であるＣｈｉｐ－Ｆｉｒｓｔ法等と比較すると経済的に有利である。こうして、プリント配線板の製造プロセス（特にＲＤＬ－Ｆｉｒｓｔ法）において、チップ実装前の配線層に対する外観検査や電気検査を行うことで、製品歩留まりを向上することができる。
（７）第１配線層の表面処理（任意工程）
　上記工程の後、必要に応じて、第１配線層１８の表面には、ソルダ―レジスト層、表面金属処理層（例えば、ＯＳＰ（Ｏｒｇａｎｉｃ　Ｓｏｌｄｅｒｂｉｌｉｔｙ　Ｐｒｅｓｅｒｖａｔｉｖｅ）処理層、Ａｕめっき層、Ｎｉ－Ａｕめっき層等）、電子素子搭載用の金属ピラー、及び／又ははんだバンプ等が形成されていてもよい。
（８）電子素子の搭載（任意工程）
　所望により、図２（ｇ）に示されるように、金属層１６の除去後（或いはその後の電気検査後）で、かつ、補強シート３０の剥離前に、第１配線層１８の表面に電子素子３２を搭載させる。本発明の製造方法においては、第２剥離層２８及び補強シート３０を採用することで、電子素子３２の搭載に有利となる優れた表面平坦性（コプラナリティ）を、第１配線層１８を埋込み電極として含むビルドアップ配線層の表面において実現することができる。その結果、電子素子搭載の接続歩留まりを高くすることができる。
　電子素子３２の例としては、半導体素子、チップコンデンサ、抵抗体等が挙げられる。電子素子搭載の方式の例としては、フリップチップ実装方式、ダイボンディング方式等が挙げられる。フリップチップ実装方式は、電子素子３２の実装パッドと、第１配線層１８との接合を行う方式である。この実装パッド上には図２（ｇ）に示されるように柱状電極（ピラー）やはんだバンプ３４等が形成されてもよく、実装前に第１配線層１８を含む表面に封止樹脂膜３６であるＮＣＦ（Ｎｏｎ－Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）等を貼り付けてもよい。接合は、はんだ等の低融点金属を用いて行われるのが好ましいが、異方導電性フィルム等を用いてもよい。ダイボンディング接着方式は、第１配線層１８に対して、電子素子３２の実装パッド面と反対側の面を接着する方式である。この接着には、熱硬化樹脂と熱伝導性の無機フィラーを含む樹脂組成物である、ペーストやフィルムを用いるのが好ましい。いずれの方式にしても、電子素子３２は図２（ｇ）に示されるように封止材３８で封止されるのが好ましい。
（９）補強シートの剥離
　図３（ｈ）及び（ｉ）に示されるように、補強シート３０を多層配線層付積層体２６から第２剥離層２８で剥離して多層配線板４０を得る。この分離工程においては、物理的な分離、化学的な分離等が採用されうる。物理的分離法は、手や治工具、機械等で補強シート３０等をビルドアップ配線層から引き剥がすことにより分離する多層配線板４０を得る手法である。この場合、第２剥離層２８は第１剥離層１４よりも高い剥離強度を有している点で、第１剥離層１４よりも剥離しにくいといえるが、前述のように、第２剥離層２８が発泡剤入り樹脂層の場合、剥離前に熱処理又は紫外線処理を行って第２剥離層２８中の発泡剤を発泡させることで、第２剥離層２８を脆弱化し、物理的な剥離を容易に行うことができる。あるいは、第２剥離層２８が酸可溶型又はアルカリ可溶型樹脂層の場合、薬品（例えば酸溶液又はアルカリ溶液）で第２剥離層２８を溶解させることで、物理的な剥離を容易に行うことができる。一方、化学的分離法を採用する場合、補強シート３０及び第２剥離層２８の両方を溶解するエッチング液を用いて多層配線板４０を得ることができる。
（１０）その他
　基材１２及び／又は補強シート３０の少なくとも一辺がビルドアップ配線層の端部から延出しているのが好ましい。こうすることで、基材ないし補強シートを剥離する際、端部を把持することが可能となり、剥離を容易にすることができるとの利点がある。
 
 

 

Claims (12)

  1. 　基材、第１剥離層及び金属層を順に備えた積層シートを用意する工程と、
    　前記金属層の表面に第１配線層を形成する工程と、
    　前記積層シートの前記第１配線層が形成された面に絶縁層及び配線層を交互に形成して、前記第１配線層が埋込み配線層の形で組み込まれた、多層配線層付積層体を得る工程と、
    　前記多層配線層付積層体の前記積層シートと反対側の表面に、第２剥離層を介して、前記基材よりもビッカース硬度が低い補強シートを積層する工程と、
    　前記基材を前記金属層から前記第１剥離層で剥離する工程と、
    　前記補強シートを前記多層配線層付積層体から前記第２剥離層で剥離して多層配線板を得る工程と、
    を含む、多層配線板の製造方法。
  2. 　前記基材の剥離後で、かつ、前記補強シートの剥離前に、前記金属層をエッチングにより除去する工程をさらに含む、請求項１に記載の方法。
  3. 　前記補強シートのビッカース硬度が、前記基材のビッカース硬度の２～９９％である、請求項１又は２に記載の方法。
  4. 　前記補強シートのビッカース硬度が、前記基材のビッカース硬度の６～９０％である、請求項１又は２に記載の方法。
  5. 　前記補強シートのビッカース硬度が、前記基材のビッカース硬度の１０～８５％である、請求項１又は２に記載の方法。
  6. 　前記補強シートのビッカース硬度が５０～７００ＨＶであり、かつ、前記基材のビッカース硬度が５００～３０００ＨＶである、請求項１～５のいずれか一項に記載の方法。
  7. 　前記補強シートのビッカース硬度が１５０～５５０ＨＶであり、かつ、前記基材のビッカース硬度が５５０～２５００ＨＶである、請求項１～５のいずれか一項に記載の方法。
  8. 　前記補強シートのビッカース硬度が２００～５００ＨＶであり、かつ、前記基材のビッカース硬度が６００～２０００ＨＶである、請求項１～５のいずれか一項に記載の方法。
  9. 　ＪＩＳ　Ｈ　３１３０：２０１２に準拠して測定される、前記補強シートのばね限界値Ｋｂ０．１が１００～１５００Ｎ／ｍｍ２である、請求項１～８のいずれか一項に記載の方法。
  10. 　ＪＩＳ　Ｈ　３１３０：２０１２に準拠して測定される、前記補強シートのばね限界値Ｋｂ０．１が１５０～１２００Ｎ／ｍｍ２である、請求項１～８のいずれか一項に記載の方法。
  11. 　ＪＩＳ　Ｈ　３１３０：２０１２に準拠して測定される、前記補強シートのばね限界値Ｋｂ０．１が２００～１０００Ｎ／ｍｍ２である、請求項１～８のいずれか一項に記載の方法。
  12. 　前記基材の剥離後で、かつ、前記補強シートの剥離前に、前記金属層をエッチングにより除去する工程と、
    　前記金属層の除去後で、かつ、前記補強シートの剥離前に、前記第１配線層の表面に電子素子を搭載させる工程と、
    をさらに含む、請求項１及び３～１１のいずれか一項に記載の方法。

     
PCT/JP2016/079856 2016-10-06 2016-10-06 多層配線板の製造方法 WO2018066114A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201680089184.0A CN109691246B (zh) 2016-10-06 2016-10-06 多层布线板的制造方法
JP2018543545A JP6731061B2 (ja) 2016-10-06 2016-10-06 多層配線板の製造方法
US16/339,806 US10840180B2 (en) 2016-10-06 2016-10-06 Production method for multilayer wiring board
PCT/JP2016/079856 WO2018066114A1 (ja) 2016-10-06 2016-10-06 多層配線板の製造方法
KR1020197005358A KR102179806B1 (ko) 2016-10-06 2016-10-06 다층 배선판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/079856 WO2018066114A1 (ja) 2016-10-06 2016-10-06 多層配線板の製造方法

Publications (1)

Publication Number Publication Date
WO2018066114A1 true WO2018066114A1 (ja) 2018-04-12

Family

ID=61830969

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/079856 WO2018066114A1 (ja) 2016-10-06 2016-10-06 多層配線板の製造方法

Country Status (5)

Country Link
US (1) US10840180B2 (ja)
JP (1) JP6731061B2 (ja)
KR (1) KR102179806B1 (ja)
CN (1) CN109691246B (ja)
WO (1) WO2018066114A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022102182A1 (ja) * 2020-11-11 2022-05-19 三井金属鉱業株式会社 配線基板の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
TWI750828B (zh) * 2019-10-03 2021-12-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
CN115835530A (zh) * 2021-09-17 2023-03-21 无锡深南电路有限公司 一种电路板的加工方法及电路板
CN114937614A (zh) * 2022-05-25 2022-08-23 长电集成电路(绍兴)有限公司 布线层结构的制备方法
CN116321810A (zh) * 2023-02-09 2023-06-23 无锡深南电路有限公司 线路板制备方法以及线路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158239A (ja) * 2001-11-22 2003-05-30 Sony Corp マルチチップ回路モジュール及びその製造方法
JP2007150002A (ja) * 2005-11-29 2007-06-14 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
JP2013069808A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
WO2014054811A1 (ja) * 2012-10-04 2014-04-10 Jx日鉱日石金属株式会社 多層プリント配線基板の製造方法及びベース基材
JP2014110390A (ja) * 2012-12-04 2014-06-12 Shinko Electric Ind Co Ltd 配線基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071597A (en) * 1997-08-28 2000-06-06 3M Innovative Properties Company Flexible circuits and carriers and process for manufacture
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5324051B2 (ja) 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2013237721A (ja) 2012-05-11 2013-11-28 Nitto Denko Corp 再剥離用水分散型アクリル系粘着剤組成物、及び粘着シート
JP2014214208A (ja) 2013-04-25 2014-11-17 日東電工株式会社 加熱発泡型再剥離性粘着シート
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6299290B2 (ja) 2014-03-07 2018-03-28 富士通株式会社 回路基板の製造方法
US10109540B2 (en) * 2016-06-08 2018-10-23 International Business Machines Corporation Fabrication of sacrificial interposer test structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158239A (ja) * 2001-11-22 2003-05-30 Sony Corp マルチチップ回路モジュール及びその製造方法
JP2007150002A (ja) * 2005-11-29 2007-06-14 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
JP2013069808A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
WO2014054811A1 (ja) * 2012-10-04 2014-04-10 Jx日鉱日石金属株式会社 多層プリント配線基板の製造方法及びベース基材
JP2014110390A (ja) * 2012-12-04 2014-06-12 Shinko Electric Ind Co Ltd 配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022102182A1 (ja) * 2020-11-11 2022-05-19 三井金属鉱業株式会社 配線基板の製造方法
JPWO2022102182A1 (ja) * 2020-11-11 2022-05-19
JP7212210B2 (ja) 2020-11-11 2023-01-24 三井金属鉱業株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
US20200045829A1 (en) 2020-02-06
JPWO2018066114A1 (ja) 2019-03-22
US10840180B2 (en) 2020-11-17
CN109691246A (zh) 2019-04-26
JP6731061B2 (ja) 2020-07-29
CN109691246B (zh) 2022-02-25
KR102179806B1 (ko) 2020-11-17
KR20190058460A (ko) 2019-05-29

Similar Documents

Publication Publication Date Title
WO2018097265A1 (ja) 多層配線板の製造方法
JP6415760B2 (ja) キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2018066114A1 (ja) 多層配線板の製造方法
JP6203988B1 (ja) キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2018097264A1 (ja) 多層配線板の製造方法
WO2018066113A1 (ja) 多層配線板の製造方法
WO2018116477A1 (ja) 多層配線板の製造方法
KR102225796B1 (ko) 배선판의 제조 방법
JP7212210B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018543545

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16918310

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197005358

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16918310

Country of ref document: EP

Kind code of ref document: A1