CN109691246B - 多层布线板的制造方法 - Google Patents

多层布线板的制造方法 Download PDF

Info

Publication number
CN109691246B
CN109691246B CN201680089184.0A CN201680089184A CN109691246B CN 109691246 B CN109691246 B CN 109691246B CN 201680089184 A CN201680089184 A CN 201680089184A CN 109691246 B CN109691246 B CN 109691246B
Authority
CN
China
Prior art keywords
layer
peeling
wiring layer
reinforcing sheet
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680089184.0A
Other languages
English (en)
Other versions
CN109691246A (zh
Inventor
松浦宜范
柳井威范
中村利美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN109691246A publication Critical patent/CN109691246A/zh
Application granted granted Critical
Publication of CN109691246B publication Critical patent/CN109691246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

公开了能够不使多层布线层局部大幅弯曲地增强多层布线层、且能够提高多层布线层的连接可靠性和多层布线层表面的平坦性(共面性)的多层布线板的制造方法。该制造方法包括如下工序：准备依次具备基材、第1剥离层及金属层的层叠片的工序；在金属层的表面形成第1布线层的工序；在层叠片的形成有第1布线层的面交替形成绝缘层及布线层，从而得到以埋入布线层的形式嵌入有第1布线层的带多层布线层的层叠体的工序；在带多层布线层的层叠体的与层叠片处于相反侧的表面，夹着第2剥离层层叠维氏硬度比基材低的增强片的工序；通过第1剥离层将基材从金属层剥离的工序；以及通过第2剥离层将增强片从带多层布线层的层叠体剥离，从而得到多层布线板的工序。

Description

多层布线板的制造方法
技术领域
本发明涉及多层布线板的制造方法。
背景技术
近年来，为了提高印刷电路板的安装密度从而小型化，正在广泛进行印刷电路板的多层化。这样的多层印刷电路板在大多便携式电子设备中出于轻量化、小型化的目的而被利用。而且，对该多层印刷电路板要求层间绝缘层的厚度的进一步的减小、及作为布线板的进一步的轻量化。
作为满足这种要求的技术，采用了使用了无芯积层法的多层印刷电路板的制造方法。无芯积层法是指：在所谓芯(芯材)上通过被称为积层法的方法交替层叠(积层)绝缘层和布线层而进行了多层化后，去除芯(芯材)，仅在积层层形成布线板的方法。对于无芯积层法，为了能够容易地进行支撑体与多层印刷电路板的剥离，提出了使用带载体的铜箔的方案。例如，专利文献1(日本特开2005-101137号公报)中公开了如下半导体元件安装用封装基板的制造方法，其包括：在带载体的铜箔的载体面贴附绝缘树脂层而制成支撑体，通过光致抗蚀层加工、图案电解镀铜、抗蚀层去除等工序在带载体的铜箔的极薄铜层侧形成第一布线导体后，形成积层布线层，剥离带载体的支撑基板，从而去除极薄铜层。
尤其是随着电子器件的进一步的小型化及省电化，对半导体芯片及印刷电路板的高集成化及薄型化的要求增高。作为满足所述要求的新一代封装技术，近年来研究了采用FO-WLP(扇出型晶圆级封装，Fan-Out Wafer Level Packaging)、FO-PLP(扇出型面板级封装，Fan-Out Panel Level Packaging)。而且，FO-WLP、FO-PLP中也研究了采用无芯积层法。作为这样的方法之一，有如下被称为RDL-First(Redistribution Layer-First)法的方法：在无芯支撑体表面形成布线层及根据需要的积层布线层，进而根据需要剥离支撑体后进行芯片的安装。
例如，专利文献2(日本特开2015-35551号公报)中公开了如下的半导体装置的制造方法，其包括：在由玻璃或硅晶圆形成的支撑体的主面上形成金属剥离层、在其上形成绝缘树脂层的、在其上形成包含积层层的再布线层(Redistribution Layer)、在其上安装并封装半导体集成电路、基于支撑体的去除而露出剥离层、基于剥离层的去除而露出2次安装焊盘、以及在2次安装焊盘的表面上形成焊锡凸块、以及2次安装。专利文献3(日本特开2008-251702号公报)中公开了如下的半导体装置的制造方法，其包括：在无芯支撑体上形成作为第1电极焊盘的埋入布线层、在其上形成作为第2电极焊盘的埋入布线层、无芯支撑体的剥离、及其后从自埋入布线层的背面安装芯片。专利文献4(日本特开2015-170767号公报)中公开了如下的电路基板的制造方法，其包括：在无芯支撑体上形成剥离层、在其上形成埋入布线层及积层层、在积层层的表面上安装布线基板、载体的剥离、及半导体芯片的安装。该剥离层包含由于紫外线的照射而生成气体的组合物，由此可以容易并且简单地进行支撑基板的剥离及剥离层的去除而不给布线层带来损伤。
另外，也已知有兼顾粘合性及剥离性的粘合片。例如，专利文献5(日本特开2014-214208号公报)中公开了具备多孔性材料层和含热发泡剂的粘合剂层的粘合片，记载了：作为多孔性材料层，使用纤维系、纸系、或树脂系的多孔质材料；另外，作为含热发泡剂的粘合剂层，使用微胶囊型热发泡剂与通过溶液聚合或乳液聚合得到的丙烯酸系聚合物的混合物。专利文献6(日本特开2013-237721号公报)中公开了含有丙烯酸类乳液系聚合物、含全氟烷基的低聚物、及离子性化合物作为原料单体的再剥离用水分散型丙烯酸系粘合剂组合物，并记载了丙烯酸类乳液系聚合物由(甲基)丙烯酸酸烷基酯及含羧基不饱和单体构成。
现有技术文献
专利文献
专利文献1：日本特开2005-101137号公报
专利文献2：日本特开2015-35551号公报
专利文献3：日本特开2008-251702号公报
专利文献4：日本特开2015-170767号公报
专利文献5：日本特开2014-214208号公报
专利文献6：日本特开2013-237721号公报
发明内容
鉴于对采用如上所述的FO-WLP、FO-PLP进行研究的近年的技术动向，要求积层层的薄型化。但是，积层层薄的情况下，有时从使用无芯积层法制作的带积层层的基材上通过剥离层将基材剥离时，积层层会局部大幅弯曲。所述积层层的大幅弯曲引起积层层内部的布线层的断线、剥离，其结果，可使布线层的连接可靠性降低。
本发明人等此次得到如下见解：在多层布线板的制造中，通过在包含可剥离的基材的带多层布线层的层叠体上层叠维氏硬度比基材低的增强片，能够不使多层布线层局部大幅弯曲地增强多层布线层，由此能够提高多层布线层的连接可靠性和多层布线层表面的平坦性(共面性)。
因此，本发明的目的在于，提供能够不使多层布线层局部大幅弯曲地增强多层布线层，由此可提高多层布线层的连接可靠性和多层布线层表面的平坦性(共面性)的多层布线板的制造方法。
根据本发明的一方式，提供一种多层布线板的制造方法，其包括如下工序：
准备依次具备基材、第1剥离层及金属层的层叠片的工序；
在前述金属层的表面形成第1布线层的工序；
在前述层叠片的形成有前述第1布线层的面交替形成绝缘层及布线层，从而得到以埋入布线层的形式嵌入有前述第1布线层的带多层布线层的层叠体的工序；
在前述带多层布线层的层叠体的与前述层叠片处于相反侧的表面，夹着第2剥离层层叠维氏硬度比前述基材低的增强片的工序；
通过前述第1剥离层将前述基材从前述金属层剥离的工序；以及
通过前述第2剥离层将前述增强片从前述带多层布线层的层叠体剥离，从而得到多层布线板的工序。
附图说明
图1为示出本发明的制造方法中从层叠片的准备到增强片的层叠为止的工序的工序流程图。
图2为示出本发明的制造方法中从基材的剥离到电子元件的安装为止的的工序的工序流程图。
图3为示出本发明的制造方法中从增强片的剥离到多层布线板的完成为止的工序的工序流程图。
具体实施方式
多层布线板的制造方法
本发明的多层布线板的制造方法包括如下各工序：(1)层叠片的准备、(2)第1布线层的形成、(3)带多层布线层的层叠体的形成、(4)增强片的层叠、(5)基材的剥离、(6)根据期望进行的金属层的蚀刻去除、(7)根据期望进行的第1布线层的表面处理、(8)根据期望进行的电子元件的安装、及(9)增强片的剥离。层叠片依次具备基材、第1剥离层及金属层，因此，可以说包含可剥离的基材。另外，增强片的维氏硬度比基材低。这样，在多层布线板的制造中，通过在包含可剥离的基材的带多层布线层的层叠体上层叠维氏硬度比基材低的增强片，能够不使多层布线层局部大幅弯曲地增强多层布线层，由此能够提高多层布线层的连接可靠性和多层布线层表面的平坦性(共面性)。
以下，参照图1～3对工序(1)～(9)各自进行说明。
(1)层叠片的准备
如图1的(a)所示，准备作为用于形成多层布线板的基础的层叠片10。层叠片10依次具备基材12、第1剥离层14及金属层16。层叠片10也可以为所谓带载体的铜箔的形态。
基材12的材质没有特别限定，可以为玻璃、陶瓷、树脂及金属中的任意者。另外，基材12的形态也没有特别限定，可以为片、薄膜、板及箔中的任意者。另外，基材12也可以为这些片、薄膜、板、及箔等层叠而成者。例如，基材12可以为玻璃板、陶瓷板、金属板等可作为具有刚性的支撑体而起作用的形态，也可以为金属箔、树脂薄膜等不具有刚性的形态。作为基材12的优选的例子，可列举出金属片、玻璃片、陶瓷板(板)、金属片及预浸料的层叠体、涂布有粘接剂的金属片、树脂片(特别是硬质树脂片)。作为基材12的金属的优选的例子，可列举出铜、钛、镍、不锈钢、铝等。作为陶瓷的优选的例子，可列举出氧化铝、氧化锆、氮化硅、氮化铝(精细陶瓷)等。作为树脂的优选的例子，可列举出环氧树脂、芳纶树脂、聚酰亚胺树脂、尼龙树脂、液晶聚合物、PEEK树脂、聚酰亚胺树脂、聚酰胺酰亚胺树脂、聚醚砜树脂、聚亚苯基硫醚树脂、PTFE树脂、ETFE树脂等。从防止无芯支撑体随着安装电子元件时的加热而翘曲的观点出发，更优选为热膨胀系数(CTE)不足25ppm/K(优选1.0～23ppm/K、更优选1.0～15ppm/K、进一步优选1.0～10ppm/K)的材料，作为这样的材料的例子，可列举出如上所述的各种树脂(特别是聚酰亚胺树脂、液晶聚合物等低热膨胀树脂)、如上所述的各种树脂与玻璃纤维形成的预浸料、玻璃及陶瓷等。另外，从处理性、确保芯片安装时的平坦性的观点出发，基材12的维氏硬度优选为500～3000HV、更优选为550～2500HV、进一步优选为600～2000HV。
作为满足所述特性的材料，基材12优选由树脂薄膜、玻璃或陶瓷构成，更优选由玻璃或陶瓷构成，特别优选由玻璃构成。例如为玻璃片。使用玻璃作为基材12的情况下，由于轻量、热膨胀系数低、绝缘性高、刚性且表面平坦，因此有能够使金属层16的表面极度平滑等优点。另外，基材12为玻璃的情况下，有如下优点：在电子元件安装时具有有利的表面平坦性(共面性)；在印刷电路板制造工序中的除钻污、各种镀覆工序中具有耐化学试剂性；等。作为构成基材12的玻璃的优选的例子，可列举出石英玻璃、硼硅酸玻璃、无碱玻璃、钠钙玻璃、铝硅酸盐玻璃、及它们的组合，特别优选为无碱玻璃。无碱玻璃为以二氧化硅、氧化铝、氧化硼、及氧化钙、氧化钡等碱土金属氧化物为主成分、进而含有硼酸的实质上不含碱金属的玻璃。该无碱玻璃在0℃～350℃这样宽的温度范围中热膨胀系数为3～5ppm/K的范围，低且稳定，因此有安装半导体芯片作为电子元件时能够使玻璃的翘曲为最小限的优点。
基材12的厚度优选为100～2000μm、更优选为300～1800μm、进一步优选为400～1100μm。若为这样的范围内的厚度，则能够确保不给处理带来障碍的适当的强度，并实现印刷电路板的薄型化、及在电子部件安装时产生的翘曲的减少。
基材12的第1剥离层14侧(密合金属层存在的情况下为密合金属层侧)的表面优选具有依据JIS B 0601-2001测定的0.1～70nm的算术平均粗糙度Ra，更优选为0.5～60nm、进一步优选为1.0～50nm、特别优选为1.5～40nm、最优选为2.0～30nm。这样算术平均粗糙度越小，金属层16的与第1剥离层14处于相反侧的表面(金属层16的外侧表面)越能够具有理想的低算术平均粗糙度Ra，由此，适于在使用层叠片10制造的印刷电路板中形成高度地微细化至线/间隔(L/S)为13μm以下/13μm以下(例如12μm/12μm～1μm/1μm)的程度的布线图案。
根据期望，层叠片10可以在基材12的第1剥离层14侧的表面具有密合金属层和/或剥离辅助层，优选依次具有密合金属层及剥离辅助层。
对于根据期望设置的密合金属层，从确保与基材12的密合性的方面出发，优选为由选自由Ti、Cr及Ni组成的组中的至少1种金属构成的层，可以为纯金属，也可以为合金。构成密合金属层的金属可以包含源自原料成分、成膜工序等的不可避免的杂质。另外，虽然没有特别限制，但在密合金属层成膜后暴露于大气的情况下，允许起因于大气而混入的氧的存在。密合金属层优选为通过溅射等气相法形成的层。对于密合金属层为通过使用了金属靶的磁控溅射法形成的层而言，在能够提高膜厚分布的均匀性的方面是特别优选的。密合金属层的厚度优选为5～500nm、更优选为10～300nm、进一步优选为18～200nm、特别优选为20～150nm。该厚度采用通过用透射型电子显微镜的能量色散型X射线光谱分析器(TEM-EDX)对层截面进行分析而测定的值。
对于根据期望设置的剥离辅助层，从将与第1剥离层14的剥离强度控制为期望的值的方面出发，优选为由铜构成的层。构成剥离辅助层的铜可以包含源自原料成分、成膜工序等的不可避免的杂质。另外，在剥离辅助层成膜前后暴露于大气的情况下，允许起因于大气而混入的氧的存在。虽然原本没有特别限制，但理想的是密合金属层和剥离辅助层在不进行大气开放下连续地制膜。剥离辅助层优选为通过溅射等气相法形成的层。从能够提高膜厚分布的均匀性的方面出发，剥离辅助层为通过使用铜靶的磁控溅射法形成的层是特别优选的。剥离辅助层的厚度优选为5～500nm、更优选为10～400nm、进一步优选为15～300nm、特别优选为20～200nm。该厚度采用通过用透射型电子显微镜的能量色散型X射线光谱分析器(TEM-EDX)对层截面进行分析而测定的值。
第1剥离层14只要为能实现基材12的剥离的层，就对材质没有特别限定。例如，第1剥离层14可以由用作带载体的铜箔的剥离层的公知的材料构成。第1剥离层14可以为有机剥离层及无机剥离层中的任意者。作为有机剥离层中所用的有机成分的例子，可列举出含氮有机化合物、含硫有机化合物、羧酸等。作为含氮有机化合物的例子，可列举出三唑化合物、咪唑化合物等。另一方面，作为无机剥离层中所用的无机成分的例子，可列举出Ni、Mo、Co、Cr、Fe、Ti、W、P、Zn中的至少一种以上的金属氧化物、金属与非金属的混合物、碳层等。这些当中，特别是从剥离容易性、膜形成性的方面等出发，第1剥离层14优选为主要含碳而成的层、更优选为主要由碳或烃形成的层、进一步优选由作为硬质碳膜的非晶碳或碳-氮混合物形成。该情况下，对于第1剥离层14(即碳层)，通过XPS测定的碳浓度优选为60原子％以上、更优选为70原子％以上、进一步优选为80原子％以上、特别优选为85原子％以上。碳浓度的上限值没有特别限定，可以为100原子％，但现实中为98原子％以下。第1剥离层14(特别是碳层)可以包含不可避免的杂质(例如源自气氛等周围环境的氧、碳、氢等)。另外，起因于金属层16的成膜手法，金属原子可混入至第1剥离层14(特别是碳层)中。碳与基材12的相互扩散性及反应性小，即使经受超过300℃的温度下的压制加工等，也会防止金属层16(例如铜箔层)与接合界面之间的由高温加热导致的金属键的形成，从而能够维持基材12的剥离去除容易的状态。从抑制非晶碳中的过度的杂质的方面、与前述的密合金属层和/或剥离辅助层的成膜的连续生产性的方面等出发，优选该第1剥离层14也为通过溅射等气相法形成的层。第1剥离层14的厚度优选为1～20nm、更优选为1～10nm。该厚度采用通过用透射型电子显微镜的能量色散型X射线光谱分析器(TEM-EDX)对层截面进行分析而测定的值。
从极力减小剥离第1剥离层14时向第1布线层18的应力集中、使剥离工序容易的方面出发，第1剥离层14的剥离强度优选为1～30gf/cm、更优选为3～20gf/cm、进一步优选为4～15gf/cm。第1剥离层14的剥离强度通过如下方式测定。首先，形成在基材12上形成第1剥离层14并在其上形成有作为金属层16的铜层的层叠片，在该层叠片上形成厚度18μm的电镀铜层，从而形成覆铜层叠板。其后，依据JIS C 6481-1996，测定将与金属层16成为一体的电镀铜层剥离时的剥离强度(gf/cm)。
第1剥离层14的剥离强度可以通过控制第1剥离层14的厚度、选择第1剥离层14的组成等来进行控制。
金属层16为由金属构成的层，优选包含可向后述的第1布线层18供电的供电层。金属层16和/或供电层可以通过任意方法来制造，例如，可以为通过化学镀铜法及电解镀铜法等湿式成膜法、溅射及真空蒸镀等物理气相成膜法、化学气相成膜、或它们的组合而形成的铜箔。构成供电层的优选的金属为铜，由此，优选的供电层可以为极薄铜层。从容易应对由极薄化导致的细间距化的观点出发，特别优选的供电层为通过溅射法和/或真空蒸镀等气相法形成的铜层，最优选为通过溅射法制造的铜层。另外，极薄铜层优选为无粗糙化的铜层，但只要不给印刷电路板制造时的布线图案形成带来障碍，也可以为通过预备的粗糙化、软蚀刻处理、清洗处理、氧化还原处理而产生了二次的粗糙化的铜层。构成金属层16的供电层(例如极薄铜层)的厚度没有特别限定，为了应对如上所述的细间距化，优选为50～3000nm、更优选为70～2500nm、进一步优选为80～2000nm、特别优选为90～1500nm、特别更优选为120～1000nm、最优选为150～500nm。从成膜厚度的面内均匀性、片状、卷状下的生产率的观点出发，这样的范围内的厚度的供电层(例如极薄铜层)优选通过溅射法来制造。
金属层16的与第1剥离层14处于相反侧的表面(金属层16的外侧表面)优选具有依据JIS B 0601-2001测定的1.0～100nm的算术平均粗糙度Ra，更优选为2.0～40nm、进一步优选为3.0～35nm、特别优选为4.0～30nm、最优选为5.0～15nm。这样算术平均粗糙度越小，越适于在使用层叠片10制造的印刷电路板中形成高度微细化至线/间隔(L/S)为以13μm以下/13μm以下(例如12μm/12μm～1μm/1μm)的程度的布线图案。需要说明的是，这样平滑的表面的情况下，算术平均粗糙度Ra的测定中优选采用非接触式表面粗糙度测定法。
金属层16可以具有2层以上的层构成。例如，金属层16在上述供电层的基础上，可以在供电层的第1剥离层14侧的面具有防反射层。即，金属层16可以包含供电层及防反射层。防反射层优选由选自由Cr、W、Ta、Ti、Ni及Mo组成的组中的至少1种金属构成。防反射层优选至少供电层侧的表面为金属颗粒的集合体。防反射层可以为整体由金属颗粒的集合体构成的层结构，也可以为包含由金属颗粒的集合体形成的层和位于其下部的非颗粒状的层的多层的结构。构成防反射层的供电层侧的表面的金属颗粒的集合体起因于其金属质的材质及粒状形态而呈理想的暗色，该暗色带来与由铜构成的布线层之间的理想的视觉对比度，其结果，提高图像检查(例如自动图像检查(AOI))的辨识性。即，防反射层的表面由于金属颗粒的凸形状而光发生漫反射，从而被辨识为黑色。而且，防反射层与第1剥离层14的适度的密合性和剥离性、与供电层的密合性也优异、光致抗蚀层形成时对显影液的耐剥离性也优异。从这样的对比度及辨识性提高的观点出发，防反射层的供电层侧的表面的光泽度Gs(60°)优选为500以下、更优选为450以下、进一步优选为400以下、特别优选为350以下、最优选为300以下。光泽度Gs(60°)的下限值越低越好，因此没有特别限定，但防反射层的供电层侧的表面的光泽度Gs(60°)实际上为100以上、更实际上为150以上。需要说明的是，基于粗糙化颗粒的图像解析的镜面光泽度Gs(60°)可以依据JIS Z 8741-1997(镜面光泽度-测定方法)使用市售的光泽度计来测定。
另外，从提高对比度及辨识性、以及提高闪蚀的均匀性的观点出发，防反射层的供电层侧的表面优选由通过SEM图像解析确定的投影面积圆当量直径为10～100nm的金属颗粒的集合体构成、更优选为25～100nm、进一步优选为65～95nm。对于这种投影面积圆当量直径的测定，可以利用扫描型电子显微镜以规定的倍率(例如50000倍)对防反射层的表面进行拍摄，通过所得SEM图像的图像解析来进行。具体而言，采用使用市售的图像解析式粒度分布软件(例如，MountechCo.，Ltd.制、Mac-VIEW)测定的投影面积圆当量直径的加和平均值。
防反射层由选自Cr、W、Ta、Ti、Ni及Mo中的至少1种金属构成，优选由选自Ta、Ti、Ni及Mo中的至少1种金属、更优选由选自Ti、Ni及Mo中的至少1种金属、最优选由Ti构成。这些金属可以为纯金属，也可以为合金。无论怎样，这些金属本质上未被氧化(本质上不为金属氧化物)时，会呈现出提高与Cu的视觉对比度的理想的暗色，因此优选。具体而言，防反射层的氧含量优选为0～15原子％、更优选为0～13原子％、进一步优选为1～10原子％。无论怎样，上述金属具有在铜闪蚀液中不会溶解的性质，其结果，能够对铜闪蚀液呈现出优异的耐化学试剂性。防反射层的厚度优选为1～500nm、更优选为10～300nm、进一步优选为20～200nm、特别优选为30～150nm。
(2)第1布线层的形成
如图1的(b)所示，在金属层16的表面形成第1布线层18。典型而言，第1布线层18的形成是按照公知的手法经过光致抗蚀层的形成、电镀铜层的形成、光致抗蚀层的剥离、及根据期望的铜闪蚀而进行的。例如，如下所示。首先，在金属层16的表面以规定的图案形成光致抗蚀层。光致抗蚀层优选为感光性薄膜，例如为感光性干膜。对于光致抗蚀层，通过曝光及显影赋予规定的布线图案即可。在金属层16的露出表面(即未被光致抗蚀层掩蔽的部分)形成电镀铜层。对于电镀铜，只要通过公知的手法可进行即可，没有特别限定。接着，将光致抗蚀层剥离。其结果，电镀铜层残留为布线图案状而形成第1布线层18，未形成布线图案的部分的金属层16露出。
在金属层16不仅包含供电层、还包含防反射层的情况下，可以通过闪蚀将金属层16的相当于供电层的部分去除而使防反射层露出。通过如此操作，从而容易进行后述的第1布线层18的图像检查。该闪蚀液使用硫酸/过氧化氢混合液、包含过硫酸钠及过硫酸钾中的至少任1种的液体时，在避免电镀铜层的过度蚀刻、并且能够准确地对露出的金属层16进行蚀刻的方面是优选的。另外，包含防反射层的情况下，未形成布线图案的部分的防反射层不会被闪蚀液溶解而会残留并在表面露出。此时，可构成防反射层的选自Cr、W、Ta、Ti、Ni及Mo中的至少1种金属具有在铜闪蚀液中不溶解的性质，因此能够对铜闪蚀液呈现出优异的耐化学试剂性。即，在防反射层存在的情况下，不会通过铜闪蚀被去除，为了根据期望进行的后续的图像检查工序优选以露出状态残留。
可以根据需要进行如下工序：在上述闪蚀后，在使防反射层露出的状态下对带布线层的无芯支撑体(具体而言为第1布线层18)进行图像检查。对于图像检查，典型的是如下来进行：使用光学式自动外观检查(AOI)装置，由光源照射规定的光，取得布线图案的二值化图像，尝试该二值化图像与设计数据图像的图案匹配，对两者间的一致/不一致进行评价。此时，防反射层的表面由金属颗粒的集合体构成的情况下，起因于该金属质的材质及粒状形态而呈理想的暗色，该暗色带来与第1布线层18间的理想的视觉对比度，因此提高图像检查(例如自动图像检查(AOI))的辨识性。
(3)带多层布线层的层叠体的形成
如图1的(c)所示，在层叠片10的形成有第1布线层18的面交替形成绝缘层20及布线层22，得到以埋入布线层的形式嵌入有第1布线层18的带多层布线层的层叠体26。布线层22为1层以上，仿照第1布线层18的表述，也可以称为第n布线层22(n为2以上的整数)。绝缘层20为1层以上即可。即，本发明中的多层布线板40同时具有至少2层布线层(即至少第1布线层18及第2布线层22)和至少1层绝缘层20。由第1布线层18、第n布线层22及绝缘层20构成的逐次层叠结构通常被称为积层层和/或积层布线层。本发明的制造方法中，采用在通常的印刷电路板中采用的公知的积层布线层的构成即可，没有特别限定。
另外，可以在积层布线层的最表面的布线层上根据需要形成阻焊层和/或表面金属处理层(例如，OSP(有机可焊性保护层，Organic Solderbility Preservative)处理层、镀Au层、镀Ni-Au层等)。
(4)增强片的层叠
如图1的(d)所示，在带多层布线层的层叠体26的与层叠片10处于相反侧的表面，夹着第2剥离层28，层叠维氏硬度比基材12低的增强片30。而且，由于增强片30的维氏硬度比基材12低，由此在层叠增强片30时，增强片30自身比基材12优先弯曲，从而能够利用增强片30自身出色地散逸在层叠时可产生的应力，其结果，能够有效地防止和/或抑制包含基材12的带多层布线层的层叠体26的弯曲。因此，带多层布线层的层叠体26能够被增强片30增强而不使局部大幅弯曲。即，会有效地防止和/或抑制剥离时的弯曲。这样，能够避免有时因弯曲而引起的积层布线层内部的布线层的断线、剥离，从而提高多层布线层的连接可靠性。另外，通过有效地防止和/或抑制弯曲，能够提高多层布线层表面的平坦性(共面性)。
具体而言，增强片30的维氏硬度优选为基材12的维氏硬度的2～99％、更优选为6～90％、进一步优选为10～85％。优选增强片30的维氏硬度为50～700HV、并且基材12的维氏硬度为500～3000HV，更优选增强片30的维氏硬度为150～550HV、并且基材12的维氏硬度为550～2500HV，进一步优选增强片30的维氏硬度为200～500HV、并且基材12的维氏硬度为600～2000HV。需要说明的是，本说明书中，维氏硬度是依据JIS Z 2244-2009中记载的“维氏硬度试验”测定的值。
为了参考，以下例示出可作为候选的各种材料的维氏硬度HV：蓝宝石玻璃(2300HV)、超硬合金(1700HV)、金属陶瓷(1650HV)、石英(水晶)(1103HV)、SKH56(高速工具钢钢材、high-speed steel)(722HV)、强化玻璃(640HV)、SUS440C(不锈钢)(615HV)、SUS630(不锈钢)(375HV)、钛合金60种(64合金)(280HV左右)、因科镍合金(耐热镍合金)(150～280HV)、S45C(机械结构用碳钢)(201～269HV)、哈斯特洛伊合金(耐腐蚀镍合金)(100～230HV)、SUS304(不锈钢)(187HV)、SUS430(不锈钢)(183HV)、铸铁(160～180HV)、钛合金(110～150HV)、黄铜(80～150HV)、及青铜(50～100HV)。
对于增强片30，依据JIS H 3130-2012的反复弯曲试验测定的弹簧临界值Kb0.1优选为100～1500N/mm2、更优选为150～1200N/mm2、进一步优选为200～1000N/mm2。若为这样的范围内，则将增强片30层叠或剥离时，增强片30自身弯曲，从而能够较好地将层叠或剥离时可产生的应力散逸，其结果，能够更有效地防止和/或抑制包含基材12的带多层布线层的层叠体26的弯曲。另外，在层叠或剥离时弯曲的增强片30能够利用其弹性而瞬时恢复到本来的平板形状，因此能够更有效地维持带多层布线层的层叠体26的平坦性。而且，通过利用增强片30的弯曲及弹性，能够使施加剥离力的增强片30趋向剥离方向(即远离带多层布线层的层叠体26的方向)，其结果，能实现更顺利的剥离。
为了参考，将关于可作为候选的各种材料的弹簧临界值Kb0.1例示于以下的表1及2。
[表1]
表1
Figure BDA0001991177140000151
[表2]
表2
Figure BDA0001991177140000161
增强片30的材质没有特别限定，优选树脂、金属、玻璃、或它们的组合。作为树脂的例子，可列举出环氧树脂、聚酰亚胺树脂、聚乙烯树脂、及酚醛树脂，也可以为由这样的树脂和纤维增强材料形成的预浸料。作为金属的例子，从上述维氏硬度、弹簧临界值Kb0.1的观点出发，可列举出不锈钢、铜合金(例如青铜、磷铜、铜镍合金、铜钛合金)，从耐化学试剂性的观点出发，特别优选不锈钢。对于增强片30的形态，只要能够防止和/或抑制带多层布线层的层叠体26的弯曲，就不限于片状，可以为薄膜、板、及箔的其他形态，优选为片或板的形态。增强片30也可以为所述片、薄膜、板、及箔等层叠而成者。作为增强片30的典型例子，可列举出金属片、树脂片(特别是硬质树脂片)、玻璃片。增强片30的厚度优选为10μm～1mm、更优选为50～800μm、进一步优选为100～600μm。在增强片30为金属片(例如不锈钢片)的情况下，金属片的形成有第2剥离层28的一侧的表面的微观不平度十点高度Rz-jis(依据JIS B0601-2001测定)优选为0.05～500μm、更优选为0.5～400μm、进一步优选为1～300μm。若为这样的表面粗糙度，则通过起因于表面的凹凸的锚固效果，与第2剥离层28的密合性提高，可以认为第2剥离层28的剥离强度提高。
第2剥离层28的剥离强度优选为第1剥离层14的剥离强度的1.02～300倍、更优选为1.05～100倍、进一步优选为3.0～50倍、特别优选为5.0～30倍。例如，第2剥离层28的剥离强度优选为30～300gf/cm、更优选为40～250gf/cm、进一步优选为50～175gf/cm、特别优选为70～150gf/cm。通过设为这样的范围，从而能够更有效地防止用第1剥离层14剥离基材12时对于多层布线层的应力集中，其结果，能够更有效地预防多层布线层内的断线。另外，能够更有效地防止用第1剥离层14剥离时第2剥离层28的异常剥离(连锁的剥离)，因此能更确实地将用第1剥离层14剥离后的第1布线层18的表面保持平坦。第2剥离层28的剥离强度可以与上述第1剥离层14的剥离强度的测定方法基本同样地操作来测定，应当留意的是，其是指在进行紫外线照射、加热、溶解等减小剥离强度的处理前测定的剥离强度。具体而言，如下地来测定第2剥离层28的剥离强度。首先，在增强片30上形成第2剥离层28，在其上层叠形成厚度18μm的铜箔，从而形成覆铜层叠板。其后，依据JIS C 6481-1996，测定剥离铜箔时的剥离强度(gf/cm)。
对于第2剥离层28，只要为能够将增强片30贴附于带多层布线层的层叠体26、并且可以以任意手段将增强片30剥离的层，就对其构成没有特别限定。第2剥离层28如前所述，优选为具有高于第1剥离层14的剥离强度的层。第2剥离层28可以为例如被称作粘合剂层、粘合剥离层、剥离层等公知的层(例如参照专利文献4～6)。需要说明的是，作为比较第2剥离层28和第1剥离层14的剥离强度的大小关系的方法，虽然也有将上述各剥离强度绝对值进行比较的方法，但利用与多层布线板制造工序中剥离的方式相应的测定进行比较也是有效的。具体而言，测定将第1剥离层14的剥离强度设为将基材12从积层布线层剥离时产生的耐力、将第2剥离层28的剥离强度设为将增强片30从带多层布线层的层叠体26剥离时产生的耐力的值，从而进行比较也是有效的。典型的是第2剥离层28具有粘合性，因此，可以说粘合剂层或粘合剥离层是典型的。本来，第2剥离层28也可以为不具有粘合性的剥离层。
作为第2剥离层28的优选的方式，可列举出带有发泡剂的树脂层。该带有发泡剂的树脂层为在剥离前进行热处理或紫外线处理而使其发泡从而可机械剥离的层，其剥离强度的控制可以通发泡剂含量的控制、树脂层的厚度控制来进行。作为通过热处理而发泡的类型的带有发泡剂的树脂层的例子，可列举出如专利文献5(日本特开2014-214208号公报)中所公开的含热发泡剂的粘合剂层。另外，作为通过紫外线而发泡的类型的带有发泡剂的树脂层的例子，可列举出如专利文献4(日本特开2015-170767号公报)所公开的包含由于紫外线的照射而生成气体的组合物的剥离层。
作为第2剥离层28的又一优选的方式，可列举出酸可溶型或碱可溶型的树脂层。该酸可溶型或碱可溶型的树脂层为因化学试剂(例如酸溶液或碱溶液)而溶解从而可剥离的层，其剥离强度的控制可以通过化学试剂可溶成分的含量控制、树脂层的厚度控制来进行。
(5)基材的剥离
如图2的(e)所示，通过第1剥离层14将基材12从金属层16剥离。即，基材12、密合金属层(存在时)、剥离辅助层(存在时)、及第1剥离层14被剥离去除。该剥离去除优选通过物理剥离来进行。物理的分离法为通过用手、工具夹、机械等将基材12等从积层布线层剥离来进行分离的手法。此时，夹着第2剥离层28而密合的增强片30将带多层布线层的层叠体26增强，由此能够防止带多层布线层的层叠体26局部大幅弯曲。即，增强片30在基材12被剥离期间为了对抗剥离力而将带多层布线层的层叠体26增强，能够更进一步有效地防止和/或抑制弯曲。这样，能够避免有时因弯曲而引起的积层布线层内部的布线层的断线、剥离，从而提高多层布线层的连接可靠性。另外，通过有效地防止和/或抑制弯曲，能够提高多层布线层表面的平坦性(共面性)。
特别是，在第2剥离层28的剥离强度比第1剥离层14高的情况下，在剥离基材12时，更有效地避免第2剥离层28处的剥离，并且用第1剥离层14的剥离变得更容易。因此，夹着第2剥离层28密合于带多层布线层的层叠体26的增强片30在基材12的剥离时也能够更稳定地保持密合状态。
(6)金属层的蚀刻去除(任意工序)
根据期望，如图2的(f)所示，在基材12剥离后且增强片30剥离前，通过蚀刻将金属层16去除。金属层16的蚀刻基于闪蚀等公知的手法进行即可。
特别是，如前述，在这样形成积层布线层后进行芯片的安装的工艺为被称为RDL-First法的手法。根据该方法，能够在进行芯片的安装前进行多层布线层(即第1布线层18及第n布线层22)的外观检查、电气检查，因此能够避开各布线层的不良部分而将芯片仅安装在品质良好的部分。其结果，RDL-First法因能够避免芯片的浪费这点，与作为在芯片的表面逐次层叠布线层的方法的Chip-First法等相比，经济上是有利的。这样，在印刷电路板的制造工艺(特别是RDL-First法)中进行对芯片安装前的布线层的外观检查、电气检查，由此能够提高制品成品率。
(7)第1布线层的表面处理(任意工序)
在上述工序后，根据需要，可以在第1布线层18的表面形成有阻焊层、表面金属处理层(例如，OSP(有机可焊性保护层，Organic Solderbility Preservative)处理层、镀Au层、镀Ni-Au层等)、电子元件安装用的金属支柱、和/或焊锡凸块等。
(8)电子元件的安装(任意工序)
根据期望，如图2的(g)所示，在金属层16的去除后(或其后的电气检查后)且增强片30的剥离前，将电子元件32安装于第1布线层18的表面。本发明的制造方法中，通过采用第2剥离层28及增强片30，从而包含第1布线层18作为埋入电极的积层布线层的表面能够实现对电子元件32的安装有利的优异的表面平坦性(共面性)。其结果，能够提高电子元件安装的连接成品率。
作为电子元件32的例子，可列举出半导体元件、芯片电容器、电阻体等。作为电子元件安装的方式的例子，可列举出倒装芯片安装方式、芯片接合方式等。倒装芯片安装方式为进行电子元件32的安装焊盘与第1布线层18的接合的方式。在该安装焊盘上，如图2的(g)所示，可以形成柱状电极(支柱)、焊锡凸块34等，也可以在安装前在包含第1布线层18的表面贴附作为封装树脂膜36的NCF(非导电膜，Non-Conductive Film)等。接合优选使用焊锡等低熔点金属来进行，但也可以使用各向异性导电性薄膜等。芯片接合粘接方式为对第1布线层18粘接电子元件32的与安装焊盘面处于相反侧的一面的方式。该粘接中优选使用作为包含热固性树脂和导热性无机填料的树脂组合物的糊剂、薄膜。无论是以哪种方式进行，电子元件32都如图2的(g)所示，优选被封装材料38封装。
(9)增强片的剥离
如图3的(h)及(i)所示，将增强片30从带多层布线层的层叠体26用第2剥离层28剥离，得到多层布线板40。该分离工序中，可采用物理分离、化学分离等。物理的分离法为通过用手、工具夹、机械等将增强片30等从积层布线层剥离来进行分离的得到多层布线板40的手法。该情况下，第2剥离层28因具有比第1剥离层14高的剥离强度，可以说比第1剥离层14难以剥离，但如前述那样，在第2剥离层28为带有发泡剂的树脂层的情况下，通过在剥离前进行热处理或紫外线处理来使第2剥离层28中的发泡剂发泡，能够使第2剥离层28脆弱化，容易地进行物理剥离。或者，在第2剥离层28为酸可溶型或碱可溶型的树脂层的情况下，通过用化学试剂(例如酸溶液或碱溶液)使第2剥离层28溶解，能够容易地进行物理剥离。另一方面，采用化学分离法的情况下，可以使用将增强片30及第2剥离层28两者溶解的蚀刻液而得到多层布线板40。
(10)其他
优选基材12和/或增强片30的至少一边从积层布线层的端部延伸出。通过如此操作，有将基材和/或增强片剥离时，能把持端部、能够使剥离容易的优点。

Claims (12)

1.一种多层布线板的制造方法，其包括如下工序：
准备依次具备基材、第1剥离层及金属层的层叠片的工序；
在所述金属层的表面形成第1布线层的工序；
在所述层叠片的形成有所述第1布线层的面交替形成绝缘层及布线层，从而得到以埋入布线层的形式嵌入有所述第1布线层的、带多层布线层的层叠体的工序；
在所述带多层布线层的层叠体的与所述层叠片处于相反侧的表面，夹着第2剥离层层叠维氏硬度比所述基材低的增强片的工序；
通过所述第1剥离层将所述基材从所述金属层剥离的工序，在将所述基材从所述金属层剥离的期间，所述增强片增强所述带多层布线层的层叠体；以及
通过所述第2剥离层将所述增强片从所述带多层布线层的层叠体剥离，从而得到多层布线板的工序。
2.根据权利要求1所述的方法，其还包括在所述基材剥离后且所述增强片剥离前通过蚀刻将所述金属层去除的工序。
3.根据权利要求1或2所述的方法，其中，所述增强片的维氏硬度为所述基材的维氏硬度的2～99％。
4.根据权利要求1或2所述的方法，其中，所述增强片的维氏硬度为所述基材的维氏硬度的6～90％。
5.根据权利要求1或2所述的方法，其中，所述增强片的维氏硬度为所述基材的维氏硬度的10～85％。
6.根据权利要求1或2所述的方法，其中，所述增强片的维氏硬度为50～700HV、并且所述基材的维氏硬度为500～3000HV。
7.根据权利要求1或2所述的方法，其中，所述增强片的维氏硬度为150～550HV、并且所述基材的维氏硬度为550～2500HV。
8.根据权利要求1或2所述的方法，其中，所述增强片的维氏硬度为200～500HV、并且所述基材的维氏硬度为600～2000HV。
9.根据权利要求1或2所述的方法，其中，依据JIS H 3130：2012测定的所述增强片的弹簧临界值Kb0.1为100～1500N/mm2。
10.根据权利要求1或2所述的方法，其中，依据JIS H 3130：2012测定的所述增强片的弹簧临界值Kb0.1为150～1200N/mm2。
11.根据权利要求1或2所述的方法，其中，依据JIS H 3130：2012测定的所述增强片的弹簧临界值Kb0.1为200～1000N/mm2。
12.根据权利要求1所述的方法，其还包括如下工序：
在所述基材剥离后且所述增强片剥离前，通过蚀刻将所述金属层去除的工序；以及
在所述金属层去除后且所述增强片剥离前，将电子元件安装于所述第1布线层的表面的工序。
CN201680089184.0A 2016-10-06 2016-10-06 多层布线板的制造方法 Active CN109691246B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/079856 WO2018066114A1 (ja) 2016-10-06 2016-10-06 多層配線板の製造方法

Publications (2)

Publication Number Publication Date
CN109691246A CN109691246A (zh) 2019-04-26
CN109691246B true CN109691246B (zh) 2022-02-25

Family

ID=61830969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680089184.0A Active CN109691246B (zh) 2016-10-06 2016-10-06 多层布线板的制造方法

Country Status (5)

Country Link
US (1) US10840180B2 (zh)
JP (1) JP6731061B2 (zh)
KR (1) KR102179806B1 (zh)
CN (1) CN109691246B (zh)
WO (1) WO2018066114A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
TWI750828B (zh) * 2019-10-03 2021-12-21 精材科技股份有限公司 晶片封裝體及其製造方法
US20230420270A1 (en) * 2020-11-11 2023-12-28 Mitsui Mining & Smelting Co., Ltd. Method for producing wiring board
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
CN115835530A (zh) * 2021-09-17 2023-03-21 无锡深南电路有限公司 一种电路板的加工方法及电路板
CN114937614A (zh) * 2022-05-25 2022-08-23 长电集成电路(绍兴)有限公司 布线层结构的制备方法
CN116321810A (zh) * 2023-02-09 2023-06-23 无锡深南电路有限公司 线路板制备方法以及线路板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071597A (en) * 1997-08-28 2000-06-06 3M Innovative Properties Company Flexible circuits and carriers and process for manufacture
JP3861669B2 (ja) 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP4835124B2 (ja) * 2005-11-29 2011-12-14 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5324051B2 (ja) 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5864180B2 (ja) 2011-09-21 2016-02-17 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP2013237721A (ja) 2012-05-11 2013-11-28 Nitto Denko Corp 再剥離用水分散型アクリル系粘着剤組成物、及び粘着シート
TWI571193B (zh) * 2012-10-04 2017-02-11 Jx Nippon Mining & Metals Corp Method for manufacturing multilayer printed wiring board and base substrate
JP6029958B2 (ja) * 2012-12-04 2016-11-24 新光電気工業株式会社 配線基板の製造方法
JP2014214208A (ja) 2013-04-25 2014-11-17 日東電工株式会社 加熱発泡型再剥離性粘着シート
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6299290B2 (ja) 2014-03-07 2018-03-28 富士通株式会社 回路基板の製造方法
US10109540B2 (en) * 2016-06-08 2018-10-23 International Business Machines Corporation Fabrication of sacrificial interposer test structure

Also Published As

Publication number Publication date
US10840180B2 (en) 2020-11-17
US20200045829A1 (en) 2020-02-06
JP6731061B2 (ja) 2020-07-29
JPWO2018066114A1 (ja) 2019-03-22
KR102179806B1 (ko) 2020-11-17
WO2018066114A1 (ja) 2018-04-12
CN109691246A (zh) 2019-04-26
KR20190058460A (ko) 2019-05-29

Similar Documents

Publication Publication Date Title
CN109997418B (zh) 多层布线板的制造方法
CN109691246B (zh) 多层布线板的制造方法
CN108699673B (zh) 带载体的铜箔、以及带布线层的无芯支撑体和印刷电路板的制造方法
KR102426429B1 (ko) 캐리어를 구비한 구리박 및 그 제조 방법, 그리고 배선층을 구비한 코어리스 지지체 및 프린트 배선판의 제조 방법
CN109716871B (zh) 多层布线板的制造方法
US11527415B2 (en) Multilayer circuit board manufacturing method
CN110024496B (zh) 多层电路板的制造方法
EP4246565A1 (en) Method for producing wiring board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant