JP6731061B2 - 多層配線板の製造方法 - Google Patents

多層配線板の製造方法 Download PDF

Info

Publication number
JP6731061B2
JP6731061B2 JP2018543545A JP2018543545A JP6731061B2 JP 6731061 B2 JP6731061 B2 JP 6731061B2 JP 2018543545 A JP2018543545 A JP 2018543545A JP 2018543545 A JP2018543545 A JP 2018543545A JP 6731061 B2 JP6731061 B2 JP 6731061B2
Authority
JP
Japan
Prior art keywords
layer
peeling
base material
reinforcing sheet
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018543545A
Other languages
English (en)
Other versions
JPWO2018066114A1 (ja
Inventor
宜範 松浦
宜範 松浦
威範 柳井
威範 柳井
利美 中村
利美 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of JPWO2018066114A1 publication Critical patent/JPWO2018066114A1/ja
Application granted granted Critical
Publication of JP6731061B2 publication Critical patent/JP6731061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、多層配線板の製造方法に関するものである。
近年、プリント配線板の実装密度を上げて小型化するために、プリント配線板の多層化が広く行われるようになってきている。このような多層プリント配線板は、携帯用電子機器の多くで、軽量化や小型化を目的として利用されている。そして、この多層プリント配線板には、層間絶縁層の更なる厚みの低減、及び配線板としてのより一層の軽量化が要求されている。
このような要求を満たす技術として、コアレスビルドアップ法を用いた多層プリント配線板の製造方法が採用されている。コアレスビルドアップ法とは、いわゆるコア（芯材）上にビルドアップ法と呼ばれる手法で絶縁層と配線層とを交互に積層（ビルドアップ）して多層化した後、コア（芯材）を除去してビルドアップ層のみで配線板を形成する方法である。コアレスビルドアップ法においては、支持体と多層プリント配線板との剥離を容易に行えるように、キャリア付銅箔を使用することが提案されている。例えば、特許文献１（特開２００５−１０１１３７号公報）には、キャリア付銅箔のキャリア面に絶縁樹脂層を貼り付けて支持体とし、キャリア付銅箔の極薄銅層側にフォトレジスト加工、パターン電解銅めっき、レジスト除去等の工程により第一の配線導体を形成した後、ビルドアップ配線層を形成し、キャリア付支持基板を剥離し、極薄銅層を除去することを含む、半導体素子搭載用パッケージ基板の製造方法が開示されている。
とりわけ、電子デバイスのより一層の小型化及び省電力化に伴い、半導体チップ及びプリント配線板の高集積化及び薄型化へのニーズが高まっている。かかるニーズを満たす次世代パッケージング技術として、ＦＯ−ＷＬＰ（Ｆａｎ−Ｏｕｔ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）やＦＯ−ＰＬＰ（Ｆａｎ−Ｏｕｔ Ｐａｎｅｌ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）の採用が近年検討されている。そして、ＦＯ−ＷＬＰやＦＯ−ＰＬＰにおいても、コアレスビルドアップ法の採用が検討されている。そのような工法の一つとして、コアレス支持体表面に配線層及び必要に応じてビルドアップ配線層を形成し、さらに必要に応じて支持体を剥離した後に、チップの実装を行う、ＲＤＬ−Ｆｉｒｓｔ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ−Ｆｉｒｓｔ）法と呼ばれる工法がある。
例えば、特許文献２（特開２０１５−３５５５１号公報）には、ガラス又はシリコンウエハからなる支持体の主面への金属剥離層の形成、その上への絶縁樹脂層の形成、その上へのビルドアップ層を含む再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）の形成、その上への半導体集積回路の実装及び封止、支持体の除去による剥離層の露出、剥離層の除去による２次実装パッドの露出、並びに２次実装パッドの表面への半田バンプの形成、並びに２次実装を含む、半導体装置の製造方法が開示されている。特許文献３（特開２００８−２５１７０２号公報）には、コアレス支持体上への第１電極パッドとしての埋込み配線層の形成、その上への第２電極パッドとしての埋込み配線層の形成、コアレス支持体の剥離、及びその後の埋込み配線層の背面からのチップの実装を含む、半導体装置の製造方法が開示されている。特許文献４（特開２０１５−１７０７６７号公報）には、コアレス支持体上への剥離層の形成、その上への埋込み配線層及びビルドアップ層の形成、ビルドアップ層の表面への配線基板の実装、キャリアの剥離、及び半導体チップの実装を含む、回路基板の製造方法が開示されている。この剥離層は紫外線の照射に起因して気体を生成する組成物を含むものであり、それにより配線層にダメージを与えることなく支持基板の剥離及び剥離層の除去を容易かつ簡単に行えるとされている。
また、粘着性及び剥離性を両立した粘着シートも知られている。例えば、特許文献５（特開２０１４−２１４２０８号公報）には、多孔性材料層と熱発泡剤含有粘着剤層とを備えた粘着シートが開示されており、多孔性材料層として、繊維系、紙系、又は樹脂系の多孔質材料を用いること、また、熱発泡剤含有粘着剤層として、マイクロカプセル型熱発泡剤と、溶液重合又は乳化重合により得られたアクリル系ポリマーとの混合物を用いることが記載されている。特許文献６（特開２０１３−２３７７２１号公報）には、原料モノマーとして、アクリルエマルション系重合体、パーフルオロアルキル基含有オリゴマー、及びイオン性化合物を含有する、再剥離用水分散型アクリル系粘着剤組成物が開示されており、アクリルエマルション系重合体が、（メタ）アクリル酸アルキルエステル及びカルボキシル基含有不飽和モノマーから構成されることが記載されている。
特開２００５−１０１１３７号公報 特開２０１５−３５５５１号公報 特開２００８−２５１７０２号公報 特開２０１５−１７０７６７号公報 特開２０１４−２１４２０８号公報 特開２０１３−２３７７２１号公報
上述したようなＦＯ−ＷＬＰやＦＯ−ＰＬＰの採用が検討される近年の技術動向を受けて、ビルドアップ層の薄型化が求められる。しかしながら、ビルドアップ層が薄い場合、コアレスビルドアップ法を用いて作製したビルドアップ層付基材から、基材を剥離層で剥離する際、ビルドアップ層が局部的に大きく湾曲することがある。かかるビルドアップ層の大きな湾曲は、ビルドアップ層内部の配線層の断線や剥離を引き起こし、その結果、配線層の接続信頼性を低下させうる。
本発明者らは、今般、多層配線板の製造において、剥離可能な基材を含む多層配線層付積層体に、基材よりもビッカース硬度が低い補強シートを積層させることにより、多層配線層を局部的に大きく湾曲させることなく補強することができ、それにより多層配線層の接続信頼性と多層配線層表面の平坦性（コプラナリティ）を向上できるとの知見を得た。
したがって、本発明の目的は、多層配線層を局部的に大きく湾曲させることなく補強することができ、それにより多層配線層の接続信頼性と多層配線層表面の平坦性（コプラナリティ）を向上可能な、多層配線板の製造方法を提供することにある。
本発明の一態様によれば、基材、第１剥離層及び金属層を順に備えた積層シートを用意する工程と、
前記金属層の表面に第１配線層を形成する工程と、
前記積層シートの前記第１配線層が形成された面に絶縁層及び配線層を交互に形成して、前記第１配線層が埋込み配線層の形で組み込まれた、多層配線層付積層体を得る工程と、
前記多層配線層付積層体の前記積層シートと反対側の表面に、第２剥離層を介して、前記基材よりもビッカース硬度が低い補強シートを積層する工程と、
前記基材を前記金属層から前記第１剥離層で剥離する工程と、
前記補強シートを前記多層配線層付積層体から前記第２剥離層で剥離して多層配線板を得る工程と、
を含む、多層配線板の製造方法が提供される。
本発明の製造方法において、積層シートの用意から補強シートの積層までの工程を示す、工程流れ図である。 本発明の製造方法において、基材の剥離から電子素子の搭載までの工程を示す、工程流れ図である。 本発明の製造方法において、補強シートの剥離から多層配線板の完成までの工程を示す、工程流れ図である。
多層配線板の製造方法
本発明による多層配線板の製造方法は、（１）積層シートの用意、（２）第１配線層の形成、（３）多層配線層付積層体の形成、（４）補強シートの積層、（５）基材の剥離、（６）所望により行われる金属層のエッチング除去、（７）所望により行われる第１配線層の表面処理、（８）所望により行われる電子素子の搭載、及び（９）補強シートの剥離の各工程を含む。積層シートは、基材、第１剥離層及び金属層を順に備えており、それ故、剥離可能な基材を含むといえる。また、補強シートは基材よりもビッカース硬度が低いものである。このように、多層配線板の製造において、剥離可能な基材を含む多層配線層付積層体に、基材よりもビッカース硬度が低い補強シートを積層させることにより、多層配線層を局部的に大きく湾曲させることなく補強することができ、それにより多層配線層の接続信頼性と多層配線層表面の平坦性（コプラナリティ）を向上できる。
以下、図１〜３を参照しながら、工程（１）〜（９）の各々について説明する。
（１）積層シートの用意
図１（ａ）に示されるように、多層配線板を形成するためのベースとなる積層シート１０を用意する。積層シート１０は、基材１２、第１剥離層１４及び金属層１６を順に備える。積層シート１０は、いわゆるキャリア付銅箔の形態であってもよい。
基材１２の材質は特に限定されず、ガラス、セラミックス、樹脂、及び金属のいずれであってもよい。また、基材１２の形態も特に限定されず、シート、フィルム、板、及び箔のいずれであってもよい。また、基材１２はこれらのシート、フィルム、板、及び箔等が積層されたものであってもよい。例えば、基材１２はガラス板、セラミックス板、金属板等といった剛性を有する支持体として機能し得るものであってもよいし、金属箔や樹脂フィルム等といった剛性を有しない形態であってもよい。基材１２の好ましい例としては、金属シート、ガラスシート、セラミックス板（プレート）、金属シート及びプリプレグの積層体、接着剤が塗布された金属シート、樹脂シート（特に硬質樹脂シート）が挙げられる。基材１２の金属の好ましい例としては、銅、チタン、ニッケル、ステンレス鋼、アルミニウム等が挙げられる。セラミックスの好ましい例としては、アルミナ、ジルコニア、窒化ケイ素、窒化アルミニウム（ファインセラミックス）等が挙げられる。樹脂の好ましい例としては、エポキシ樹脂、アラミド樹脂、ポリイミド樹脂、ナイロン樹脂、液晶ポリマー、ＰＥＥＫ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルサルフォン樹脂、ポリフェニレンサルファイド樹脂、ＰＴＦＥ樹脂、ＥＴＦＥ樹脂等が挙げられる。より好ましくは、電子素子を搭載する際の加熱に伴うコアレス支持体の反り防止の観点から、熱膨張係数（ＣＴＥ）が２５ｐｐｍ／Ｋ未満（好ましくは１．０〜２３ｐｐｍ／Ｋ、より好ましくは１．０〜１５ｐｐｍ／Ｋ、さらに好ましくは１．０〜１０ｐｐｍ／Ｋ）の材料であり、そのような材料の例としては上述したような各種樹脂（特にポリイミド樹脂、液晶ポリマー等の低熱膨張樹脂）、上述したような各種樹脂とガラス繊維とで形成されるプリプレグ、ガラス及びセラミックス等が挙げられる。また、ハンドリング性やチップ実装時の平坦性確保の観点から、基材１２はビッカース硬度が５００〜３０００ＨＶであるのが好ましく、より好ましくは５５０〜２５００ＨＶ、さらに好ましくは６００〜２０００ＨＶである。
これらの特性を満たす材料として、基材１２は樹脂フィルム、ガラス又はセラミックスで構成されるのが好ましく、より好ましくはガラス又はセラミックスで構成され、特に好ましくはガラスで構成される。例えばガラスシートである。ガラスを基材１２として用いた場合、軽量で、熱膨脹係数が低く、絶縁性が高く、剛直で表面が平坦なため、金属層１６の表面を極度に平滑にできる等の利点がある。また、基材１２がガラスである場合、電子素子搭載時に有利な表面平坦性（コプラナリティ）を有している点、プリント配線板製造工程におけるデスミアや各種めっき工程において耐薬品性を有している点等の利点がある。基材１２を構成するガラスの好ましい例としては、石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダライムガラス、アミノシリケートガラス、及びそれらの組合せが挙げられ、特に好ましくは無アルカリガラスである。無アルカリガラスは、二酸化ケイ素、酸化アルミニウム、酸化ホウ素、及び酸化カルシウムや酸化バリウム等のアルカリ土類金属酸化物を主成分とし、更にホウ酸を含有する、アルカリ金属を実質的に含有しないガラスのことである。この無アルカリガラスは、０℃から３５０℃までの広い温度帯域において熱膨脹係数が３〜５ｐｐｍ／Ｋの範囲で低く安定しているため、電子素子として半導体チップを搭載した際、ガラスの反りを最小限にできるとの利点がある。
基材１２の厚さは１００〜２０００μｍが好ましく、より好ましくは３００〜１８００μｍ、更に好ましくは４００〜１１００μｍである。このような範囲内の厚さであると、ハンドリングに支障を来たさない適切な強度を確保しながらプリント配線板の薄型化、及び電子部品搭載時に生じる反りの低減を実現することができる。
基材１２の第１剥離層１４側（存在する場合には密着金属層側）の表面は、ＪＩＳ Ｂ ０６０１−２００１に準拠して測定される、０．１〜７０ｎｍの算術平均粗さＲａを有するのが好ましく、より好ましくは０．５〜６０ｎｍ、さらに好ましくは１．０〜５０ｎｍ、特に好ましくは１．５〜４０ｎｍ、最も好ましくは２．０〜３０ｎｍである。このように算術平均粗さが小さいほど、金属層１６の第１剥離層１４と反対側の表面（金属層１６の外側表面）において望ましく低い算術平均粗さＲａをもたらすことができ、それにより、積層シート１０を用いて製造されるプリント配線板において、ライン／スペース（Ｌ／Ｓ）が１３μｍ以下／１３μｍ以下（例えば１２μｍ／１２μｍ〜１μｍ／１μｍ）といった程度にまで高度に微細化された配線パターンの形成を形成するのに適したものとなる。
所望により、積層シート１０は、基材１２の第１剥離層１４側の表面に密着金属層及び／又は剥離補助層を有していてもよく、好ましくは密着金属層及び剥離補助層をこの順に有する。
所望により設けられる密着金属層は、基材１２との密着性を確保する点から、Ｔｉ、Ｃｒ及びＮｉからなる群から選択される少なくとも１種の金属で構成される層であるのが好ましく、純金属であってもよいし、合金であってもよい。密着金属層を構成する金属は原料成分や成膜工程等に起因する不可避不純物を含んでいてもよい。また、特に制限されるものではないが、密着金属層の成膜後に大気に暴露される場合、それに起因して混入する酸素の存在は許容される。密着金属層はスパッタリング等の気相法により形成された層であるのが好ましい。密着金属層は、金属ターゲットを用いたマグネトロンスパッタリング法により形成された層であるのが膜厚分布の均一性を向上できる点で特に好ましい。密着金属層の厚さは５〜５００ｎｍであるのが好ましく、より好ましく１０〜３００ｎｍ、さらに好ましくは１８〜２００ｎｍ、特に好ましくは２０〜１５０ｎｍである。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ−ＥＤＸ）で分析することにより測定される値とする。
所望により設けられる剥離補助層は、第１剥離層１４との剥離強度を所望の値に制御とする点から、銅で構成される層であるのが好ましい。剥離補助層を構成する銅は原料成分や成膜工程等に起因する不可避不純物を含んでいてもよい。また、剥離補助層成膜前後に大気に暴露される場合、それに起因して混入する酸素の存在は許容される。もっとも、特に制限はされるものではないが、密着金属層と剥離補助層は、大気開放することなく連続で製膜される方が望ましい。剥離補助層はスパッタリング等の気相法により形成された層であるのが好ましい。剥離補助層は、銅ターゲットを用いたマグネトロンスパッタリング法により形成された層であるのが膜厚分布の均一性を向上できる点で特に好ましい。剥離補助層の厚さは５〜５００ｎｍであるのが好ましく、より好ましく１０〜４００ｎｍ、さらに好ましくは１５〜３００ｎｍ、特に好ましくは２０〜２００ｎｍである。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ−ＥＤＸ）で分析することにより測定される値とする。
第１剥離層１４は、基材１２の剥離を可能とする層であるかぎり、材質は特に限定されない。例えば、第１剥離層１４は、キャリア付銅箔の剥離層として採用される公知の材料で構成されることができる。第１剥離層１４は、有機剥離層及び無機剥離層のいずれであってもよい。有機剥離層に用いられる有機成分の例としては、窒素含有有機化合物、硫黄含有有機化合物、カルボン酸等が挙げられる。窒素含有有機化合物の例としては、トリアゾール化合物、イミダゾール化合物等が挙げられる。一方、無機剥離層に用いられる無機成分の例としては、Ｎｉ、Ｍｏ、Ｃｏ、Ｃｒ、Ｆｅ、Ｔｉ、Ｗ、Ｐ、Ｚｎの少なくとも一種類以上の金属酸化物、金属と非金属の混合物、炭素層等が挙げられる。これらの中でも特に、第１剥離層１４は主として炭素を含んでなる層であるのが剥離容易性や膜形成性の点等から好ましく、より好ましくは主として炭素又は炭化水素からなる層であり、さらに好ましくは硬質炭素膜であるアモルファスカーボン、又はカーボン−窒素混合物からなる。この場合、第１剥離層１４（すなわち炭素層）はＸＰＳにより測定される炭素濃度が６０原子％以上であるのが好ましく、より好ましくは７０原子％以上、さらに好ましくは８０原子％以上、特に好ましくは８５原子％以上である。炭素濃度の上限値は特に限定されず１００原子％であってもよいが、９８原子％以下が現実的である。第１剥離層１４（特に炭素層）は不可避不純物（例えば雰囲気等の周囲環境に由来する酸素、炭素、水素等）を含みうる。また、第１剥離層１４（特に炭素層）には金属層１６の成膜手法に起因して金属原子が混入しうる。炭素は基材１２との相互拡散性及び反応性が小さく、３００℃を超える温度でのプレス加工等を受けても、金属層１６（例えば銅箔層）と接合界面との間での高温加熱による金属結合の形成を防止して、基材１２の引き剥がし除去が容易な状態を維持することができる。この第１剥離層１４もスパッタリング等の気相法により形成された層であるのがアモルファスカーボン中の過度な不純物を抑制する点、前述の密着金属層及び／又は剥離補助層の成膜との連続生産性の点などから好ましい。第１剥離層１４の厚さは１〜２０ｎｍが好ましく、より好ましくは１〜１０ｎｍである。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ−ＥＤＸ）で分析することにより測定される値とする。
第１剥離層１４を剥離する際の第１配線層１８への応力集中を極力低減し、剥離工程を容易なものとする点から、第１剥離層１４の剥離強度は１〜３０ｇｆ／ｃｍであるのが好ましく、より好ましくは３〜２０ｇｆ／ｃｍ、さらに好ましくは４〜１５ｇｆ／ｃｍである。第１剥離層１４の剥離強度は以下のようにして測定されるものである。まず、基材１２上に第１剥離層１４を形成し、その上に金属層１６としての銅層を形成した積層シートを形成し、その上に厚さ１８μｍの電気銅めっき層を形成し、銅張積層板を形成する。その後、ＪＩＳ Ｃ ６４８１−１９９６に準拠し、金属層１６と一体となった電気銅めっき層を剥離した時の剥離強度（ｇｆ／ｃｍ）を測定する。
第１剥離層１４の剥離強度は、第１剥離層１４の厚さを制御すること、第１剥離層１４の組成を選択すること等により、制御することができる。
金属層１６は、金属で構成される層であり、好ましくは後述する第１配線層１８への給電を可能とする給電層を含む。金属層１６ないし給電層は、いかなる方法で製造されたものでよく、例えば、無電解銅めっき法及び電解銅めっき法等の湿式成膜法、スパッタリング及び真空蒸着等の物理気相成膜法、化学気相成膜、又はそれらの組合せにより形成した銅箔であってよい。給電層を構成する好ましい金属は銅であり、それ故、好ましい給電層は極薄銅層でありうる。特に好ましい給電層は、極薄化によるファインピッチ化に対応しやすい観点から、スパッタリング法や及び真空蒸着等の気相法により形成された銅層であり、最も好ましくはスパッタリング法により製造された銅層である。また、極薄銅層は、無粗化の銅層であるのが好ましいが、プリント配線板製造時の配線パターン形成に支障を来さないかぎり予備的粗化やソフトエッチング処理や洗浄処理、酸化還元処理により二次的な粗化が生じたものであってもよい。金属層１６を構成する給電層（例えば極薄銅層）の厚さは特に限定されないが、上述したようなファインピッチ化に対応するためには、５０〜３０００ｎｍが好ましく、より好ましくは７０〜２５００ｎｍ、さらに好ましくは８０〜２０００ｎｍ、特に好ましくは９０〜１５００ｎｍ、特により好ましくは１２０〜１０００ｎｍ、最も好ましくは１５０〜５００ｎｍである。このような範囲内の厚さの給電層（例えば極薄銅層）はスパッタリング法により製造されるのが成膜厚さの面内均一性や、シート状やロール状での生産性の観点で好ましい。
金属層１６の第１剥離層１４と反対側の表面（金属層１６の外側表面）が、ＪＩＳ Ｂ ０６０１−２００１に準拠して測定される、１．０〜１００ｎｍの算術平均粗さＲａを有するのが好ましく、より好ましくは２．０〜４０ｎｍ、さらに好ましくは３．０〜３５ｎｍ、特に好ましくは４．０〜３０ｎｍ、最も好ましくは５．０〜１５ｎｍである。このように算術平均粗さが小さいほど、積層シート１０を用いて製造されるプリント配線板において、ライン／スペース（Ｌ／Ｓ）が１３μｍ以下／１３μｍ以下（例えば１２μｍ／１２μｍ〜１μｍ／１μｍ）といった程度にまで高度に微細化された配線パターンの形成を形成するのに適したものとなる。なお、このような平滑な表面の場合、算術平均粗さＲａの測定には、非接触式表面粗さ測定法を採用するのが好ましい。
金属層１６は２層以上の層構成を有していてもよい。例えば、金属層１６は上述の給電層に加え、給電層の第１剥離層１４側の面に反射防止層を有していてもよい。すなわち、金属層１６は給電層及び反射防止層を含むものであってもよい。反射防止層はＣｒ、Ｗ、Ｔａ、Ｔｉ、Ｎｉ及びＭｏからなる群から選択される少なくとも１種の金属で構成されるのが好ましい。反射防止層は、少なくとも給電層側の表面が金属粒子の集合体であるのが好ましい。反射防止層は、全体が金属粒子の集合体で構成される層構造であってもよいし、金属粒子の集合体からなる層とその下部に粒子状ではない層とを含む複数層の構造であってもよい。反射防止層の給電層側の表面を構成する金属粒子の集合体は、その金属質の材質及び粒状形態に起因して望ましい暗色を呈し、その暗色が銅で構成される配線層との間で望ましい視覚的コントラストをもたらし、その結果、画像検査（例えば自動画像検査（ＡＯＩ））における視認性を向上させる。すなわち、反射防止層の表面は金属粒子の凸形状に起因して光が乱反射して黒く視認される。しかも、反射防止層は第１剥離層１４との適度な密着性と剥離性、給電層との密着性にも優れ、フォトレジスト層形成時における現像液に対する耐剥離性にも優れる。このようなコントラスト及び視認性向上の観点から、反射防止層の給電層側の表面の光沢度Ｇｓ（６０°）は５００以下であるのが好ましく、より好ましくは４５０以下、さらに好ましくは４００以下、特に好ましくは３５０以下、最も好ましくは３００以下である。光沢度Ｇｓ（６０°）の下限値は低ければ低い方が良いため、特に限定されないが、反射防止層の給電層側の表面の光沢度Ｇｓ（６０°）は現実的には１００以上であり、より現実的には１５０以上である。なお、粗化粒子の画像解析による鏡面光沢度Ｇｓ（６０°）はＪＩＳ Ｚ ８７４１−１９９７（鏡面光沢度−測定方法）に準拠して市販の光沢度計を用いて測定することができる。
また、コントラスト及び視認性の向上、並びにフラッシュエッチングの均一性向上の観点から、反射防止層の給電層側の表面は、ＳＥＭ画像解析により決定される投影面積円相当径が１０〜１００ｎｍである金属粒子の集合体で構成されるのが好ましく、より好ましくは２５〜１００ｎｍ、さらに好ましくは６５〜９５ｎｍである。このような投影面積円相当径の測定は、反射防止層の表面を走査型電子顕微鏡により所定の倍率（例えば５００００倍）で撮影し、得られたＳＥＭ像の画像解析により行うことができる。具体的には、市販の画像解析式粒度分布ソフトウェア（例えば、Ｍｏｕｎｔｅｃｈ Ｃｏ．，Ｌｔｄ．社製、Ｍａｃ−ＶＩＥＷ）を用いて測定される投影面積円相当径の相加平均値を採用する。
反射防止層は、Ｃｒ、Ｗ、Ｔａ、Ｔｉ、Ｎｉ及びＭｏから選択される少なくとも１種の金属で構成され、好ましくはＴａ、Ｔｉ、Ｎｉ及びＭｏから選択される少なくとも１種の金属で、より好ましくはＴｉ、Ｎｉ及びＭｏから選択される少なくとも１種の金属で、最も好ましくはＴｉで構成される。これらの金属は純金属であってもよいし、合金であってもよい。いずれにしても、これらの金属は本質的に酸化されていない（本質的に金属酸化物ではない）のがＣｕとの視覚的コントラストを向上する望ましい暗色を呈するため好ましく、具体的には、反射防止層の酸素含有量が０〜１５原子％であるのが好ましく、より好ましくは０〜１３原子％、さらに好ましくは１〜１０原子％である。いずれにしても上記金属は、銅フラッシュエッチング液に対して溶解しないという性質を有し、その結果、銅フラッシュエッチング液に対して優れた耐薬品性を呈することができる。反射防止層の厚さは１〜５００ｎｍであるのが好ましく、より好ましく１０〜３００ｎｍ、さらに好ましくは２０〜２００ｎｍ、特に好ましくは３０〜１５０ｎｍである。
（２）第１配線層の形成
図１（ｂ）に示されるように、金属層１６の表面に第１配線層１８を形成する。典型的には、第１配線層１８の形成は、公知の手法に従い、フォトレジスト層の形成、電気銅めっき層の形成、フォトレジスト層の剥離、及び所望により銅フラッシュエッチングを経て行われる。例えば、以下のとおりである。まず、金属層１６の表面にフォトレジスト層を所定のパターンで形成する。フォトレジストは感光性フィルムであるのが好ましく、例えば感光性ドライフィルムである。フォトレジスト層は、露光及び現像により所定の配線パターンを付与すればよい。金属層１６の露出表面（すなわちフォトレジスト層でマスキングされていない部分）に電気銅めっき層を形成する。電気銅めっきは公知の手法により行えばよく、特に限定されない。次いで、フォトレジスト層を剥離する。その結果、電気銅めっき層が配線パターン状に残って第１配線層１８を形成し、配線パターンを形成しない部分の金属層１６が露出する。
金属層１６が給電層のみならず反射防止層を含む場合、金属層１６の給電層に相当する部分をフラッシュエッチングにより除去して反射防止層を露出させてもよい。こうすることで、後述する第１配線層１８の画像検査がしやすくなる。このフラッシュエッチング液は、硫酸／過酸化水素混合液や、過硫酸ナトリウム及び過硫酸カリウムの少なくともいずれか１種を含む液を用いるのが、電気銅めっき層の過度なエッチングを回避しながら、露出した金属層１６を確実にエッチングできる点で好ましい。また、反射防止層を含む場合、配線パターンを形成しない部分の反射防止層がフラッシュエッチング液により溶解されず残留し、表面に露出することとなる。このとき、反射防止層を構成しうるＣｒ、Ｗ、Ｔａ、Ｔｉ、Ｎｉ及びＭｏから選択される少なくとも１種の金属は、銅フラッシュエッチング液に対して溶解しないという性質を有するので、銅フラッシュエッチング液に対して優れた耐薬品性を呈することができる。すなわち、反射防止層は、存在する場合、銅フラッシュエッチングで除去されることなく、所望により行われる後続の画像検査工程のために露出状態で残されるのが好ましい。
必要に応じて、上記フラッシュエッチング後、反射防止層を露出させたままの状態で、配線層付コアレス支持体（具体的には第１配線層１８）を画像検査する工程を行ってもよい。画像検査は、典型的には、光学式自動外観検査（ＡＯＩ）装置を用いて光源から所定の光を照射して、配線パターンの二値化画像を取得し、この二値化画像と設計データ画像とのパターンマッチングを試み、両者間における一致／不一致を評価することにより行われる。このとき、反射防止層の表面が金属粒子の集合体で構成される場合、その金属質の材質及び粒状形態に起因して望ましい暗色を呈し、その暗色が第１配線層１８との間で望ましい視覚的コントラストをもたらすので、画像検査（例えば自動画像検査（ＡＯＩ））における視認性を向上させる。
（３）多層配線層付積層体の形成
図１（ｃ）に示されるように、積層シート１０の第１配線層１８が形成された面に絶縁層２０及び配線層２２を交互に形成して、第１配線層１８が埋込み配線層の形で組み込まれた、多層配線層付積層体２６を得る。配線層２２は１層以上であり、第１配線層１８の表現に倣って、第ｎ配線層２２（ｎは２以上の整数）と称することもできる。絶縁層２０は１層以上であればよい。すなわち、本発明における多層配線板４０は少なくとも２層の配線層（すなわち少なくとも第１配線層１８及び第２配線層２２）を少なくとも１層の絶縁層２０とともに有するものである。第１配線層１８、第ｎ配線層２２及び絶縁層２０で構成される逐次積層構造はビルドアップ層ないしビルドアップ配線層と一般的に称される。本発明の製造方法においては、一般的にプリント配線板において採用される公知のビルドアップ配線層の構成を採用すればよく特に限定されない。
また、ビルドアップ配線層の最表面における配線層上には、必要に応じて、ソルダ―レジスト層及び／又は表面金属処理層（例えば、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理層、Ａｕめっき層、Ｎｉ−Ａｕめっき層等）が形成されていてもよい。
（４）補強シートの積層
図１（ｄ）に示されるように、多層配線層付積層体２６の積層シート１０と反対側の表面に、第２剥離層２８を介して、基材１２よりもビッカース硬度が低い補強シート３０を積層する。そして、補強シート３０は基材１２よりもビッカース硬度が低いことで、補強シート３０を積層する際に、基材１２よりも優先的に補強シート３０自体が撓むことで、積層時に発生しうる応力を補強シート３０自体で上手く逃がすことができ、その結果、基材１２を含む多層配線層付積層体２６の湾曲を効果的に防止ないし抑制することができる。したがって、多層配線層付積層体２６は補強シート３０によって局部的に大きく湾曲されることなく補強されることができる。すなわち、剥離時の湾曲が効果的に防止ないし抑制される。こうして、湾曲により引き起こされることがあるビルドアップ配線層内部の配線層の断線や剥離を回避して、多層配線層の接続信頼性を向上することができる。また、湾曲が効果的に防止ないし抑制されることで、多層配線層表面の平坦性（コプラナリティ）を向上することができる。
具体的には、補強シート３０のビッカース硬度は、基材１２のビッカース硬度の２〜９９％であるのが好ましく、より好ましくは６〜９０％であり、さらに好ましくは１０〜８５％である。好ましくは、補強シート３０のビッカース硬度が５０〜７００ＨＶであり、かつ、基材１２のビッカース硬度が５００〜３０００ＨＶであり、より好ましくは、補強シート３０のビッカース硬度が１５０〜５５０ＨＶであり、かつ、基材１２のビッカース硬度が５５０〜２５００ＨＶであり、さらに好ましくは補強シート３０のビッカース硬度が２００〜５００ＨＶであり、かつ、基材１２のビッカース硬度が６００〜２０００ＨＶである。なお、本明細書においてビッカース硬度はＪＩＳ Ｚ ２２４４−２００９に記載される「ビッカース硬さ試験」に準拠して測定されるものである。
参考のため、候補となりうる各種材料のビッカース硬度ＨＶを以下に例示する：サファイアガラス（２３００ＨＶ）、超硬合金（１７００ＨＶ）、サーメット（１６５０ＨＶ）、石英（水晶）（１１０３ＨＶ）、ＳＫＨ５６（高速度工具鋼鋼材、ハイス）（７２２ＨＶ）、強化ガラス（６４０ＨＶ）、ＳＵＳ４４０Ｃ（ステンレス鋼）（６１５ＨＶ）、ＳＵＳ６３０（ステンレス鋼）（３７５ＨＶ）、チタン合金６０種（６４合金）（２８０ＨＶ前後）、インコネル（耐熱ニッケル合金）（１５０〜２８０ＨＶ）、Ｓ４５Ｃ（機械構造用炭素鋼）（２０１〜２６９ＨＶ）、ハステロイ合金（耐食ニッケル合金）（１００〜２３０ＨＶ）、ＳＵＳ３０４（ステンレス鋼）（１８７ＨＶ）、ＳＵＳ４３０（ステンレス鋼）（１８３ＨＶ）、鋳鉄（１６０〜１８０ＨＶ）、チタン合金（１１０〜１５０ＨＶ）、黄銅（８０〜１５０ＨＶ）、及び青銅（５０〜１００ＨＶ）。
補強シート３０は、ＪＩＳ Ｈ ３１３０−２０１２の繰返し撓み式試験に準拠して測定される、ばね限界値Ｋｂ０．１が１００〜１５００Ｎ／ｍｍ２であるのが好ましく、より好ましくは１５０〜１２００Ｎ／ｍｍ２、さらに好ましくは２００〜１０００Ｎ／ｍｍ２である。このような範囲内であると、補強シート３０を積層又は剥離する際に、補強シート３０自体が撓むことで、積層又は剥離時に発生しうる応力を上手く逃がすことができ、その結果、基材１２を含む多層配線層付積層体２６の湾曲をより効果的に防止ないし抑制することができる。また、積層又は剥離の際に撓んだ補強シート３０がその弾性を活かして本来のフラットな形状に瞬時に戻ることができるので、多層配線層付積層体２６の平坦性をより効果的に維持することができる。しかも、補強シート３０のしなり及び弾性を活用することで、引き剥がし力が加えられる補強シート３０を剥離方向（すなわち多層配線層付積層体２６から遠ざかる方向）に付勢することができ、その結果、より一層スムーズな剥離が可能となる。
参考のため、候補となりうる各種材料についてのばね限界値Ｋｂ０．１を以下の表１及び２に例示する。
Figure 0006731061
Figure 0006731061
補強シート３０の材質は特に限定されないが、樹脂、金属、ガラス、又はそれらの組合せが好ましい。樹脂の例としては、エポキシ樹脂、ポリイミド樹脂、ポリエチレン樹脂、及びフェノール樹脂が挙げられ、このような樹脂と繊維補強材とからなるプリプレグであってもよい。金属の例としては、上記ビッカース硬度やばね限界値Ｋｂ０．１の観点から、ステンレス鋼、銅合金（例えば青銅、リン銅、銅ニッケル合金、銅チタン合金）が挙げられるが、耐薬品性の観点からステンレス鋼が特に好ましい。補強シート３０の形態は、多層配線層付積層体２６の湾曲を防止ないし抑制できるかぎり、シート状に限らず、フィルム、板、及び箔の他の形態であってもよく、好ましくはシート又は板の形態である。補強シート３０はこれらのシート、フィルム、板、及び箔等が積層されたものであってもよい。補強シート３０の典型例としては、金属シート、樹脂シート（特に硬質樹脂シート）、ガラスシートが挙げられる。補強シート３０の厚さは、好ましくは１０μｍ〜１ｍｍであり、より好ましくは５０〜８００μｍ、さらに好ましくは１００〜６００μｍである。補強シート３０が金属シート（例えばステンレス鋼シート）である場合、金属シートにおける、第２剥離層２８が形成される側の表面の十点平均粗さＲｚ−ｊｉｓ（ＪＩＳ Ｂ ０６０１−２００１に準拠して測定される）は０．０５〜５００μｍであるのが好ましく、より好ましくは０．５〜４００μｍ、さらに好ましくは１〜３００μｍである。このような表面粗さであると、表面の凹凸に起因するアンカー効果によって、第２剥離層２８との密着性が高まり、第２剥離層２８における剥離強度が向上すると考えられる。
第２剥離層２８の剥離強度は、第１剥離層１４の剥離強度の１．０２〜３００倍であるのが好ましく、より好ましくは１．０５〜１００倍、さらに好ましくは３．０〜５０倍、特に好ましくは５．０〜３０倍である。例えば、第２剥離層２８の剥離強度は、３０〜３００ｇｆ／ｃｍであるのが好ましく、より好ましくは４０〜２５０ｇｆ／ｃｍ、さらに好ましくは５０〜１７５ｇｆ／ｃｍ、特に好ましくは７０〜１５０ｇｆ／ｃｍである。このような範囲とすることで、第１剥離層１４にて基材１２を剥離する際、多層配線層への応力集中をより効果的に防ぐことができ、その結果、多層配線層内の断線をより効果的に予防することができる。また、第１剥離層１４にて剥離する際に、第２剥離層２８の異常剥離（連鎖的な剥離）をより効果的に防止できるため、第１剥離層１４にて剥離した後の第１配線層１８の表面をより確実に平坦に保つことが可能となる。第２剥離層２８の剥離強度は、上述した第１剥離層１４の剥離強度の測定方法と基本的に同様にして測定することができるが、紫外線照射、加熱、溶解等の、剥離強度を低減させる処理を行う前に測定される剥離強度を指す点に留意すべきである。具体的には、第２剥離層２８の剥離強度は以下のようにして測定されるものである。まず、補強シート３０上に第２剥離層２８を形成し、その上に厚さ１８μｍの銅箔を積層して形成し、銅張積層板を形成する。その後、ＪＩＳ Ｃ ６４８１−１９９６に準拠し、銅箔を剥離した時の剥離強度（ｇｆ／ｃｍ）を測定する。
第２剥離層２８は補強シート３０を多層配線層付積層体２６に貼り付けることができ、かつ、補強シート３０を何らかの手段で剥離可能とする層であれば、その構成は特に限定されない。第２剥離層２８は、前述のとおり、第１剥離層１４よりも高い剥離強度をもたらす層であるのが好ましい。第２剥離層２８は、例えば、粘着剤層、粘着剥離層、剥離層等と称されるような公知の層であることができる（例えば特許文献４〜６を参照）。なお、第２剥離層２８と第１剥離層１４の剥離強度の大小関係を比較する方法としては、上述したそれぞれの剥離強度絶対値を比較する方法もあるが、多層配線板製造工程において剥離される態様に合わせた測定による比較も有効である。具体的には、第１剥離層１４の剥離強度は、基材１２をビルドアップ配線層から引き剥がす時に生じる耐力とし、第２剥離層２８の剥離強度は、補強シート３０を多層配線層付積層体２６から剥離する際に生じる耐力として測定される値を比較することも有効である。第２剥離層２８は粘着性を有するのが典型的であり、それ故、粘着剤層又は粘着剥離層が典型的であるといえる。もっとも、第２剥離層２８は粘着性を有しない剥離層であってもよい。
第２剥離層２８の好ましい態様として、発泡剤入り樹脂層が挙げられる。この発泡剤入り樹脂層は、剥離前に熱処理又は紫外線処理を行って発泡させることで機械的な剥離を可能とする層であり、その剥離強度の制御は、発泡剤含有量の制御、樹脂層の厚さ制御により行うことができる。熱処理により発泡させるタイプの発泡剤入り樹脂層の例としては、特許文献５（特開２０１４−２１４２０８号公報）に開示されるような熱発泡剤含有粘着剤層が挙げられる。また、紫外線により発泡させるタイプの発泡剤入り樹脂層の例としては、特許文献４（特開２０１５−１７０７６７号公報）に開示されるような、紫外線の照射に起因して気体を生成する組成物を含む剥離層が挙げられる。
第２剥離層２８の別の好ましい態様として、酸可溶型又はアルカリ可溶型樹脂層が挙げられる。この酸可溶型又はアルカリ可溶型樹脂層は、薬品（例えば酸溶液又はアルカリ溶液）で溶解させることで剥離を可能とする層であり、その剥離強度の制御は、薬品可溶成分の含有量制御、樹脂層の厚さ制御により行うことができる。
（５）基材の剥離
図２（ｅ）に示されるように、基材１２を金属層１６から第１剥離層１４で剥離する。すなわち、基材１２、密着金属層（存在する場合）、剥離補助層（存在する場合）、及び第１剥離層１４が剥離除去される。この剥離除去は、物理的な剥離により行われるのが好ましい。物理的分離法は、手や治工具、機械等で基材１２等をビルドアップ配線層から引き剥がすことにより分離する手法である。このとき、第２剥離層２８を介して密着した補強シート３０が多層配線層付積層体２６を補強していることで、多層配線層付積層体２６が局部的に大きく湾曲するのを防止することができる。すなわち、補強シート３０は、基材１２が剥離される間、引き剥がし力に抗すべく多層配線層付積層体２６を補強し、湾曲をより一層効果的に防止ないし抑制することができる。こうして、湾曲により引き起こされることがあるビルドアップ配線層内部の配線層の断線や剥離を回避して、多層配線層の接続信頼性を向上することができる。また、湾曲が効果的に防止ないし抑制されることで、多層配線層表面の平坦性（コプラナリティ）を向上することができる。
特に、第２剥離層２８は第１剥離層１４よりも剥離強度が高い場合、基材１２を剥離する際に、第２剥離層２８での剥離をより効果的に回避しながら、第１剥離層１４での剥離がより一層しやすくなる。したがって、第２剥離層２８を介して多層配線層付積層体２６に密着した補強シート３０は、基材１２の剥離時においても密着状態をより一層安定的に保持することができる。
（６）金属層のエッチング除去（任意工程）
所望により、図２（ｆ）に示されるように、基材１２の剥離後で、かつ、補強シート３０の剥離前に、金属層１６をエッチングにより除去する。金属層１６のエッチングは、フラッシュエッチング等の公知の手法に基づき行えばよい。
特に、前述したように、このようにビルドアップ配線層を形成した後にチップの実装を行うプロセスはＲＤＬ−Ｆｉｒｓｔ法と呼ばれる手法である。この工法によれば、チップの実装を行う前に多層配線層（すなわち第１配線層１８及び第ｎ配線層２２）の外観検査や電気検査を行うことができるため、各配線層の不良部分を避けて、良品部分にのみチップを実装できる。その結果、ＲＤＬ−Ｆｉｒｓｔ法はチップの無駄使いを回避できる点で、チップの表面に配線層を逐次積層する工法であるＣｈｉｐ−Ｆｉｒｓｔ法等と比較すると経済的に有利である。こうして、プリント配線板の製造プロセス（特にＲＤＬ−Ｆｉｒｓｔ法）において、チップ実装前の配線層に対する外観検査や電気検査を行うことで、製品歩留まりを向上することができる。
（７）第１配線層の表面処理（任意工程）
上記工程の後、必要に応じて、第１配線層１８の表面には、ソルダ―レジスト層、表面金属処理層（例えば、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理層、Ａｕめっき層、Ｎｉ−Ａｕめっき層等）、電子素子搭載用の金属ピラー、及び／又ははんだバンプ等が形成されていてもよい。
（８）電子素子の搭載（任意工程）
所望により、図２（ｇ）に示されるように、金属層１６の除去後（或いはその後の電気検査後）で、かつ、補強シート３０の剥離前に、第１配線層１８の表面に電子素子３２を搭載させる。本発明の製造方法においては、第２剥離層２８及び補強シート３０を採用することで、電子素子３２の搭載に有利となる優れた表面平坦性（コプラナリティ）を、第１配線層１８を埋込み電極として含むビルドアップ配線層の表面において実現することができる。その結果、電子素子搭載の接続歩留まりを高くすることができる。
電子素子３２の例としては、半導体素子、チップコンデンサ、抵抗体等が挙げられる。電子素子搭載の方式の例としては、フリップチップ実装方式、ダイボンディング方式等が挙げられる。フリップチップ実装方式は、電子素子３２の実装パッドと、第１配線層１８との接合を行う方式である。この実装パッド上には図２（ｇ）に示されるように柱状電極（ピラー）やはんだバンプ３４等が形成されてもよく、実装前に第１配線層１８を含む表面に封止樹脂膜３６であるＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）等を貼り付けてもよい。接合は、はんだ等の低融点金属を用いて行われるのが好ましいが、異方導電性フィルム等を用いてもよい。ダイボンディング接着方式は、第１配線層１８に対して、電子素子３２の実装パッド面と反対側の面を接着する方式である。この接着には、熱硬化樹脂と熱伝導性の無機フィラーを含む樹脂組成物である、ペーストやフィルムを用いるのが好ましい。いずれの方式にしても、電子素子３２は図２（ｇ）に示されるように封止材３８で封止されるのが好ましい。
（９）補強シートの剥離
図３（ｈ）及び（ｉ）に示されるように、補強シート３０を多層配線層付積層体２６から第２剥離層２８で剥離して多層配線板４０を得る。この分離工程においては、物理的な分離、化学的な分離等が採用されうる。物理的分離法は、手や治工具、機械等で補強シート３０等をビルドアップ配線層から引き剥がすことにより分離する多層配線板４０を得る手法である。この場合、第２剥離層２８は第１剥離層１４よりも高い剥離強度を有している点で、第１剥離層１４よりも剥離しにくいといえるが、前述のように、第２剥離層２８が発泡剤入り樹脂層の場合、剥離前に熱処理又は紫外線処理を行って第２剥離層２８中の発泡剤を発泡させることで、第２剥離層２８を脆弱化し、物理的な剥離を容易に行うことができる。あるいは、第２剥離層２８が酸可溶型又はアルカリ可溶型樹脂層の場合、薬品（例えば酸溶液又はアルカリ溶液）で第２剥離層２８を溶解させることで、物理的な剥離を容易に行うことができる。一方、化学的分離法を採用する場合、補強シート３０及び第２剥離層２８の両方を溶解するエッチング液を用いて多層配線板４０を得ることができる。
（１０）その他
基材１２及び／又は補強シート３０の少なくとも一辺がビルドアップ配線層の端部から延出しているのが好ましい。こうすることで、基材ないし補強シートを剥離する際、端部を把持することが可能となり、剥離を容易にすることができるとの利点がある。

Claims (12)

  1. 基材、第１剥離層及び金属層を順に備えた積層シートを用意する工程と、
    前記金属層の表面に第１配線層を形成する工程と、
    前記積層シートの前記第１配線層が形成された面に絶縁層及び配線層を交互に形成して、前記第１配線層が埋込み配線層の形で組み込まれた、多層配線層付積層体を得る工程と、
    前記多層配線層付積層体の前記積層シートと反対側の表面に、第２剥離層を介して、前記基材よりもビッカース硬度が低い補強シートを積層する工程と、
    前記基材を前記金属層から前記第１剥離層で剥離する工程であって、前記基材を前記金属層から剥離する間、前記補強シートが前記多層配線層付積層体を補強する工程と、
    前記補強シートを前記多層配線層付積層体から前記第２剥離層で剥離して多層配線板を得る工程と、
    を含む、多層配線板の製造方法。
  2. 前記基材の剥離後で、かつ、前記補強シートの剥離前に、前記金属層をエッチングにより除去する工程をさらに含む、請求項１に記載の方法。
  3. 前記補強シートのビッカース硬度が、前記基材のビッカース硬度の２〜９９％である、請求項１又は２に記載の方法。
  4. 前記補強シートのビッカース硬度が、前記基材のビッカース硬度の６〜９０％である、請求項１又は２に記載の方法。
  5. 前記補強シートのビッカース硬度が、前記基材のビッカース硬度の１０〜８５％である、請求項１又は２に記載の方法。
  6. 前記補強シートのビッカース硬度が５０〜７００ＨＶであり、かつ、前記基材のビッカース硬度が５００〜３０００ＨＶである、請求項１〜５のいずれか一項に記載の方法。
  7. 前記補強シートのビッカース硬度が１５０〜５５０ＨＶであり、かつ、前記基材のビッカース硬度が５５０〜２５００ＨＶである、請求項１〜５のいずれか一項に記載の方法。
  8. 前記補強シートのビッカース硬度が２００〜５００ＨＶであり、かつ、前記基材のビッカース硬度が６００〜２０００ＨＶである、請求項１〜５のいずれか一項に記載の方法。
  9. ＪＩＳ Ｈ ３１３０：２０１２に準拠して測定される、前記補強シートのばね限界値Ｋｂ０．１が１００〜１５００Ｎ／ｍｍ２である、請求項１〜８のいずれか一項に記載の方法。
  10. ＪＩＳ Ｈ ３１３０：２０１２に準拠して測定される、前記補強シートのばね限界値Ｋｂ０．１が１５０〜１２００Ｎ／ｍｍ２である、請求項１〜８のいずれか一項に記載の方法。
  11. ＪＩＳ Ｈ ３１３０：２０１２に準拠して測定される、前記補強シートのばね限界値Ｋｂ０．１が２００〜１０００Ｎ／ｍｍ２である、請求項１〜８のいずれか一項に記載の方法。
  12. 前記基材の剥離後で、かつ、前記補強シートの剥離前に、前記金属層をエッチングにより除去する工程と、
    前記金属層の除去後で、かつ、前記補強シートの剥離前に、前記第１配線層の表面に電子素子を搭載させる工程と、
    をさらに含む、請求項１及び３〜１１のいずれか一項に記載の方法。
JP2018543545A 2016-10-06 2016-10-06 多層配線板の製造方法 Active JP6731061B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/079856 WO2018066114A1 (ja) 2016-10-06 2016-10-06 多層配線板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018066114A1 JPWO2018066114A1 (ja) 2019-03-22
JP6731061B2 true JP6731061B2 (ja) 2020-07-29

Family

ID=61830969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018543545A Active JP6731061B2 (ja) 2016-10-06 2016-10-06 多層配線板の製造方法

Country Status (5)

Country Link
US (1) US10840180B2 (ja)
JP (1) JP6731061B2 (ja)
KR (1) KR102179806B1 (ja)
CN (1) CN109691246B (ja)
WO (1) WO2018066114A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
TWI750828B (zh) * 2019-10-03 2021-12-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP7212210B2 (ja) * 2020-11-11 2023-01-24 三井金属鉱業株式会社 配線基板の製造方法
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
CN115835530A (zh) * 2021-09-17 2023-03-21 无锡深南电路有限公司 一种电路板的加工方法及电路板
CN114937614A (zh) * 2022-05-25 2022-08-23 长电集成电路(绍兴)有限公司 布线层结构的制备方法
CN116321810A (zh) * 2023-02-09 2023-06-23 无锡深南电路有限公司 线路板制备方法以及线路板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071597A (en) * 1997-08-28 2000-06-06 3M Innovative Properties Company Flexible circuits and carriers and process for manufacture
JP3861669B2 (ja) 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
JP4835124B2 (ja) * 2005-11-29 2011-12-14 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5324051B2 (ja) 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5864180B2 (ja) * 2011-09-21 2016-02-17 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP2013237721A (ja) 2012-05-11 2013-11-28 Nitto Denko Corp 再剥離用水分散型アクリル系粘着剤組成物、及び粘着シート
WO2014054811A1 (ja) * 2012-10-04 2014-04-10 Jx日鉱日石金属株式会社 多層プリント配線基板の製造方法及びベース基材
JP6029958B2 (ja) 2012-12-04 2016-11-24 新光電気工業株式会社 配線基板の製造方法
JP2014214208A (ja) 2013-04-25 2014-11-17 日東電工株式会社 加熱発泡型再剥離性粘着シート
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6299290B2 (ja) 2014-03-07 2018-03-28 富士通株式会社 回路基板の製造方法
US10109540B2 (en) * 2016-06-08 2018-10-23 International Business Machines Corporation Fabrication of sacrificial interposer test structure

Also Published As

Publication number Publication date
KR102179806B1 (ko) 2020-11-17
CN109691246B (zh) 2022-02-25
KR20190058460A (ko) 2019-05-29
US20200045829A1 (en) 2020-02-06
JPWO2018066114A1 (ja) 2019-03-22
WO2018066114A1 (ja) 2018-04-12
CN109691246A (zh) 2019-04-26
US10840180B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
JP6731061B2 (ja) 多層配線板の製造方法
JP7208011B2 (ja) 多層配線板の製造方法
JP6731060B2 (ja) 多層配線板の製造方法
KR102550963B1 (ko) 캐리어를 구비한 구리박, 그리고 배선층을 구비한 코어리스 지지체 및 프린트 배선판의 제조 방법
KR102426429B1 (ko) 캐리어를 구비한 구리박 및 그 제조 방법, 그리고 배선층을 구비한 코어리스 지지체 및 프린트 배선판의 제조 방법
JP7112962B2 (ja) 多層配線板の製造方法
KR102657408B1 (ko) 다층 배선판의 제조 방법
JP7212210B2 (ja) 配線基板の製造方法
KR102225796B1 (ko) 배선판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200703

R150 Certificate of patent or registration of utility model

Ref document number: 6731061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250