CN104538314B - 三层封装基板及封装芯片的制作方法及三层封装基板 - Google Patents

三层封装基板及封装芯片的制作方法及三层封装基板 Download PDF

Info

Publication number
CN104538314B
CN104538314B CN201410837931.7A CN201410837931A CN104538314B CN 104538314 B CN104538314 B CN 104538314B CN 201410837931 A CN201410837931 A CN 201410837931A CN 104538314 B CN104538314 B CN 104538314B
Authority
CN
China
Prior art keywords
blind hole
copper
electrode
layer
hole structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410837931.7A
Other languages
English (en)
Other versions
CN104538314A (zh
Inventor
于中尧
孙瑜
郭学平
方志丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410837931.7A priority Critical patent/CN104538314B/zh
Publication of CN104538314A publication Critical patent/CN104538314A/zh
Application granted granted Critical
Publication of CN104538314B publication Critical patent/CN104538314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种三层封装基板及封装芯片的制作方法及三层封装基板。所述三层封装基板的制作方法包括在承载板的第一表面依次形成第一线路、第一半固化片、第二线路、第二半固化片和第二铜箔，第一次钻孔后形成贯穿第二铜箔直至第一电极的第一盲孔，整面镀铜后填充第一盲孔并形成第一镀铜层，进行第二次钻孔形成贯穿第一镀铜层直至第三电极的第二盲孔，去除第二盲孔表面的第一镀铜层，并在第二盲孔的一面形成第三线路以及在承载板的第二表面形成第二镀铜层，第三线路上形成有铜柱；刻蚀没有第三线路的另一面形成窗口，将第一线路裸露出来，形成三层封装基板。本发明的三层封装基板能够避免基板翘曲现象，且能降低制作成本。

Description

三层封装基板及封装芯片的制作方法及三层封装基板
技术领域
本发明涉及封装技术领域，尤其涉及一种封装基板的制作方法和封装芯片的制作方法。
背景技术
随着无线通信、汽车电子和其他消费类电子产品的快速发展，微电子封装技术向着多功能、小型化、便携式、高速度、低功耗和高可靠性的方向发展。其中，系统级封装(System In a Package，简称SIP)是一种新型的封装技术，能够有效减小封装面积。
三层封装基板是芯片封装过程中经常用到的封装基板，现有的三层基板的制作方法一般是在承载板的双面涂覆临时键合材料再压合ABF树脂之后，使用增层法形成线路，进行三次增层加工后在承载板的双面形成两个三层封装基板，将该两个三层封装基板从所述承载板上揭下来，形成两个三层无芯封装基板，但是，现有技术中所采用的ABF树脂，价格比较昂贵，且所述三层封装基板中相邻两层ABF树脂之间的压合条件不同，从而在相邻两层ABF树脂之间存在内部应力，造成三层封装基板翘曲。
发明内容
有鉴于此，本发明实施例提供一种三层封装基板的制作方法及封装芯片的制作方法，以降低三层封装基板的制作成本，并且能够避免三层封装基板的翘曲现象。
第一方面，本发明实施例提供了一种三层封装基板的制作方法，包括：
制作用于承载至少一个芯片的承载板，所述承载板包括依次层叠于所述承载板第一表面上的第一线路、第一半固化片、第二线路、第二半固化片和第二铜箔，其中，所述第一线路包括第一电极和第一电路，所述第二线路包括第二电极、第三电极和第二电路；
对所述承载板进行第一次钻孔，以形成具有至少一个第一盲孔的第一盲孔结构，其中，所述第一盲孔贯穿所述第二铜箔、第二半固化片、第二电极和第一半固化片直至所述第一电极；
对所述第一盲孔结构进行整面镀铜，以填充所述至少一个第一盲孔并在进行第一次钻孔后的第二半固化片和所述承载板中相对于第一表面的第二表面形成第一镀铜层；
对所述第一镀铜层进行第二次钻孔，以形成具有至少一个第二盲孔的第二盲孔结构，其中，所述第二盲孔贯穿进行第一次钻孔后的第二半固化片表面的第一镀铜层和第二半固化片直至所述第三电极；
去除所述第二盲孔结构表面的第一镀铜层，并在所述第二盲孔结构中具有第一盲孔和第二盲孔的一面形成第三线路以及在所述承载板的第二表面形成第二镀铜层，所述第三线路包括第四电极和第三电路，其中，所述第四电极上形成有铜柱；
刻蚀所述第二盲孔结构中没有第三线路的另一面形成窗口，所述窗口将所述第一线路裸露出来，形成三层封装基板。
进一步地，所述承载板包括金属板材，所述制作用于承载至少一个芯片的承载板包括：
在所述金属板材的双面形成多层金属层，所述多层金属包括位于所述金属板材第一表面的第一多层金属层和位于所述金属板材第二表面的第二多层金属层，所述第一多层金属层和第二多层金属层分别包括依次层叠的缓冲层、金属层和种子层；
在第一多层金属层上形成第一线路，其中，所述第一线路包括第一电极和第一电路；
在所述第一线路上依次低温压合第一半固化片和第一铜箔，并刻蚀所述第一铜箔形成第二线路，其中，所述第二线路包括第二电极、第三电极和第二电路；
在所述第二线路上依次高温压合第二半固化片和第二铜箔。
进一步地，对所述承载板进行第一次钻孔之后，对所述第一盲孔结构进行整面镀铜之前，所述方法还包括：
对所述第一盲孔结构进行第一次化学镀铜，形成第一化学镀铜层。
进一步地，对所述承载板进行第一次钻孔之后，对所述第一盲孔结构进行整面镀铜之前，以及对所述第一镀铜层进行第二次钻孔之后，去除所述第二盲孔结构表面的所述第一镀铜层之前，所述方法还包括：
对所述第一盲孔进行除胶渣处理，以及对所述第二盲孔进行除胶渣处理。
进一步地，去除所述第二盲孔结构表面的第一镀铜层，并在所述第二盲孔结构中具有第一盲孔和第二盲孔的一面形成第三线路以及在所述承载板的第二表面形成第二镀铜层包括：
去除所述第二盲孔结构表面的第一镀铜层；
对去除所述第一镀铜层的第二盲孔结构进行第二次化学镀铜，形成第二化学镀铜层；
在所述第二化学镀铜层上形成第三线路以及在所述承载板的第二表面形成第二镀铜层，所述第三线路包括第四电极和第三电路，在所述第四电极上形成铜柱；
将所述第二化学镀铜层进行闪蚀后形成第三线路。
进一步地，刻蚀所述第二盲孔结构中没有第三线路的另一面形成窗口，所述窗口将所述第一线路裸露出来包括：
在形成第三线路的第二盲孔结构的双面压合保护膜；
刻蚀所述第二盲孔结构中没有第三线路一面的保护膜，裸露出所述第二盲孔结构中位于承载板第二表面的第二镀铜层；
刻蚀裸露出的所述第二镀铜层，裸露出所述第二多层金属层；
刻蚀裸露出的所述第二多层金属层，裸露出所述金属板材；
刻蚀裸露出的所述金属板材，裸露出所述第一多层金属层；
刻蚀裸露出的所述第一多层金属层形成窗口，所述窗口将所述第一线路裸露出来。
进一步地，刻蚀裸露出的所述第一多层金属层形成窗口，所述窗口将所述第一线路裸露出来之后，所述方法还包括：
去除第二盲孔结构中具有第三线路一面上的保护膜；
对去除保护膜后的第二盲孔结构中具有第三线路一面进行表面处理，其中，所述表面处理为有机保焊膜、化学镍金、化学镍钯金、化学镀纯锡或电镀纯锡中的任意一种方式。
进一步地，所述方法还包括：
在所述窗口中裸露出来的第一线路上形成焊球。
第二方面，本发明实施例还提供了一种封装芯片的制作方法，包括：
采用第一方面所述的三层封装基板的制作方法制作三层封装基板；
在所述三层封装基板的所述铜柱上焊装贴合至少一个芯片，并对所述至少一个芯片进行塑封处理，以形成塑封结构；
对所述塑封结构进行切割，形成封装芯片。
第三方面，本发明实施例提供了一种三层封装基板，所述三层封装基板采用第一方面所述的三层封装基板的制作方法制得。
本发明实施例提供的三层封装基板及封装芯片的制作方法及三层封装基板，通过在承载板上制作依次层叠的第一线路、第一半固化片、第二线路、第二半固化片和第二铜箔，对所述承载板进行第一次钻孔后形成第一盲孔结构，对第一盲孔结构进行整面镀铜，以填充所述至少一个第一盲孔并在进行第一次钻孔后的第二铜箔表面和所述承载板中相对于第一表面的第二表面形成第一镀铜层，对第一镀铜层进行第二次钻孔后形成第二盲孔结构，去除所述第二盲孔结构表面的第一镀铜层，并在所述第二盲孔结构中具有第一盲孔和第二盲孔的一面形成第三线路以及在所述承载板的第二表面形成第二镀铜层，所述第三线路包括第四电极和第三电路，其中，所述第四电极上形成有铜柱，刻蚀所述第二盲孔结构中没有第三线路的另一面形成窗口，所述窗口将所述第一线路裸露出来，形成三层封装基板，由于制作第一线路和第二线路时第一半固化片和第二半固化片的固化条件相同，因此在第一半固化片和第二半固化片之间不存在内部应力，从而避免了三层封装基板的翘曲现象，且使用半固化片能够降低封装基板的制作成本。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是本发明一个实施例的三层封装基板的制作方法的流程图；
图1a-图1d为实现图1中步骤11各阶段对应的结构剖面示意图；
图2为实现图1中步骤12对应的结构剖面示意图；
图2a为实现步骤12a对应的结构剖面示意图；
图3为实现图1中步骤13对应的结构剖面示意图；
图4为实现图1中步骤14对应的结构剖面示意图；
图5a-图5d为实现图1中步骤15各阶段的剖面结构示意图；
图6a-图6g为实现图1中步骤16各阶段对应的剖面结构示意图；
图7是本发明另一实施例的封装芯片的制作方法的流程图；
图8是实现图7中步骤27对应的剖面结构示意图；
图9是实现图7中步骤28对应的剖面结构示意图。
图中的附图标记所分别指代的技术特征为：
11、金属板材；121、缓冲层；122、金属层；123、种子层；13、第一线路；131、第一电极；132、第一电路；14、第一半固化片；15、第二线路；151、第二电极；152、第三电极；153、第二电路；16、第二半固化片；17、第二铜箔；a1、第一盲孔；18、第一化学镀铜层；19、第一镀铜层；a2、第二盲孔；20、第二化学镀铜层；21、第三线路；211、第四电极；212、第三电路；23、第二镀铜层；24、铜柱；A、保护膜；25、焊球；26、芯片；27、塑封材料。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例提供一种三层封装基板的制作方法。图1是本发明一个实施例的三层封装基板的制作方法的流程图，如图1所示，该三层封装基板的制作方法包括：
步骤11、制作用于承载至少一个芯片的承载板，所述承载板包括依次层叠于所述承载板第一表面上的第一线路、第一半固化片、第二线路、第二半固化片和第二铜箔，其中，所述第一线路包括第一电极和第一电路，所述第二线路包括第二电极、第三电极和第二电路。
在本发明中，使用金属板材作为承载板，在所述三层封装基板的制作完成以后，该三层封装基板具有金属框架支撑，由于金属板材具有较好的刚性，加工比较容易，易于操作，且通过控制金属板材的厚度能够控制三层封装基板的高度。
具体地，请参见图1a-图1d，图1a-图1d为实现图1中步骤11各阶段对应的结构剖面示意图，所述制作用于承载至少一个芯片的承载板包括：
步骤111、在所述金属板材11的双面形成多层金属层，所述多层金属包括位于所述金属板材11第一表面的第一多层金属层和位于所述金属板材11第二表面的第二多层金属层，所述第一多层金属层和第二多层金属层分别包括依次层叠的缓冲层121、金属层122和种子层123。
参见图1a，可在金属板材11的双面电镀铜形成缓冲层121，通过电镀形成缓冲层121能够将金属板材11表面的微槽等微小缺陷填平，金属板材11为厚度均匀一致的金属板，其厚度优选为150um-250um，缓冲层121的厚度优选为5-20um，金属层122的材料为不同于铜的其他金属，金属层122用于在后续工艺中抗金属板材11的蚀刻液和铜蚀刻液对制作在封装基板上的线路层进行腐蚀，金属层122的材料可以为锡等不容易被金属板材11的蚀刻液和铜的蚀刻液蚀刻的材料，金属层122的厚度优选为1um-2um，种子层123的厚度优选为1um-2um，在本步骤中，所述缓冲层121、金属层122和种子层123优选采用同一台设备的三个不同的电镀槽中形成。
步骤112、在所述第一多层金属层上形成第一线路13，其中，所述第一线路13包括第一电极131和第一电路132。
参见图1b，可以分别在所述第一多层金属层和第二多层金属层上压合干膜，对位于第一多层金属层上的干膜进行光刻，曝光显影后形成第一线路掩蔽膜，对所述第一线路掩蔽膜进行电镀后形成第一线路13，之后去除所述第一线路掩蔽膜和位于第二多层金属层上的干膜。
步骤113、在所述第一线路13上依次低温压合第一半固化片14和第一铜箔，并刻蚀所述第一铜箔形成第二线路15，其中，所述第二线路15包括第二电极151、第三电极152和第二电路153。
参见图1c，采用真空压膜机在第一线路13上依次压合第一半固化片14和第一铜箔，所述低温的范围可以为110℃—130℃，在第一铜箔和第二多层金属层上分别压合干膜后，对位于第一铜箔上的干膜进行光刻，曝光显影后形成第二线路掩蔽膜，对所述第二线路掩蔽膜进行电镀后形成第二线路15，之后去除所述第二线路掩蔽膜和位于第二多层金属层上的干膜。
步骤114、在所述第二线路15上依次高温压合第二半固化片16和第二铜箔17。
参见图1d，采用高温压膜机在第二线路15上一次压合第二半固化片16和第二铜箔17，所述高温的温度范围优选为180℃-220℃，在本步骤中，通过高温压合，将第一半固化片14和第二半固化片16通过一次高温压合进行固化，第一半固化片14和第二半固化片16之间不会存在内部应力，因此，不会出现翘曲现象。
步骤12、对所述承载板进行第一次钻孔，以形成具有至少一个第一盲孔a1的第一盲孔a1结构，其中，所述第一盲孔a1贯穿所述第二铜箔17、第二半固化片16、第二电极151和第一半固化片14直至所述第一电极131。
参见图2，图2为实现图1中步骤12对应的结构剖面示意图，可采用激光钻孔至第二电极151，然后再通过激光钻孔至第一电极131形成第一盲孔a1，也可以采用一次激光钻孔至第一电极131形成第一盲孔a1。
优选的，对所述承载板进行第一次钻孔之后，对所述第一盲孔a1结构进行整面镀铜之前，所述方法还包括：对所述第一盲孔a1进行除胶渣处理。
优选的，在步骤12对所述承载板进行第一次钻孔之后，在步骤13对所述第一盲孔a1结构进行整面镀铜之前，所述方法还包括：
步骤12a、对所述第一盲孔a1结构进行第一次化学镀铜，形成第一化学镀铜层18。
请参见图2a，图2a为实现步骤12a对应的结构剖面示意图，可以先去除进行第一次钻孔后第一盲孔a1结构中的第二铜箔17，再对去除第二铜箔17后的第一盲孔a1结构进行第一次化学镀铜，形成第一化学镀铜层18。
需要说明的是，对所述承载板进行第一次钻孔之后，先进行除胶渣处理，再进行第一次化学镀铜。
步骤13、对所述第一盲孔a1结构进行整面镀铜，以填充所述至少一个第一盲孔a1并在进行第一次钻孔后的第二铜箔17表面和所述承载板中相对于第一表面的第二表面形成第一镀铜层19。
参见图3，图3为实现图1中步骤13对应的结构剖面示意图，在第一盲孔a1中填满了铜，以及在进行第一次钻孔后的第二半固化片16和所述承载板的第二表面形成第一镀铜层19。
步骤14、对所述第一镀铜层19进行第二次钻孔，以形成具有至少一个第二盲孔a2的第二盲孔a2结构，其中，所述第二盲孔a2贯穿进行第一次钻孔后的第二半固化片16表面的第一镀铜层19和第二半固化片16直至所述第三电极152。
参见图4，图4为实现图1中步骤14对应的结构剖面示意图，采用激光钻孔形成贯穿第一镀铜层19和第二半固化片16直至所述第三电极152的至少一个第二盲孔a2。
优选的，在步骤14对所述第一镀铜层19进行第二次钻孔之后，所述方法还包括：对所述第二盲孔a2进行除胶渣处理，以去除第二盲孔a2内采用激光钻孔时残余的树脂。
步骤15、去除所述第二盲孔a2结构表面的第一镀铜层19，并在所述第二盲孔a2结构中具有第一盲孔a1和第二盲孔a2的一面形成第三线路21以及在所述承载板的第二表面形成第二镀铜层23，所述第三线路21包括第四电极211和第三电路212，其中，所述第四电极211上形成有铜柱24。
具体地，参见图5a-图5d，图5a-图5d为实现图1中步骤15各阶段的剖面结构示意图，所述步骤15可包括：
步骤151、去除所述第二盲孔a2结构表面的第一镀铜层19。
参见图5a，将第二盲孔a2结构中第二半固化片16表面的第一镀铜层19全部去除掉，在此过程中，位于第二半固化片16表面的第一化学镀铜层18也被去除掉，以及位于第二盲孔a2中的部分第一镀铜层19也被刻蚀掉，以及位于所述承载板第二表面的第一镀铜层19和第二多层金属层中的种子层123也被去除掉。
步骤152、对去除所述第一镀铜层19的第二盲孔a2结构进行第二次化学镀铜，形成第二化学镀铜层20。
参见图5b，通过第二次化学镀铜，在第二盲孔a2、第二半固化片16表面、第一盲孔a1中的第一镀铜层19表面以及所述承载板第二表面的金属层122上形成第二化学镀铜层20，所述第二化学镀铜层20的厚度优选为0.5-1.5um。
步骤153、在所述第二化学镀铜层20上形成第三线路21以及在所述承载板的第二表面形成第二镀铜层23。
参见图5c，可先在第二化学镀铜层20上压合干膜并图案化所述干膜形成第三线路掩蔽膜，进行图形电镀后在所述第二化学镀铜层20上形成第三线路21，并在所述承载板第二表面的第二化学镀铜层20上形成第二镀铜层23，之后去除所述第三线路掩蔽膜。
参见图5d,形成第三线路21后，在所述第三线路21上压合干膜，曝光显影后形成铜柱掩蔽膜，根据所述铜柱掩蔽膜，进行电镀之后，在所述第四电极211上形成铜柱24，之后去除所述铜柱掩蔽膜，所述铜柱24的高度优选为40-80um，在后续工艺中，能够作为芯片与外部电路进行连接的电极。
步骤154、将所述第二化学镀铜层进行闪蚀后形成第三线路。
请继续参见图5d，形成第三线路以及铜柱以后，由于在第二半固化片12表面和第三线路之间存在第二化学镀铜层20，可以用闪蚀溶液快速闪蚀掉位于第二半固化片16表面的第二化学镀铜层20，形成第三线路21。
步骤16、刻蚀所述第二盲孔a2结构中没有第三线路21的另一面形成窗口，所述窗口将所述第一线路13裸露出来，形成三层封装基板。
具体地，参见图6a-图6g，图6a-图6g为实现图1中步骤16各阶段对应的剖面结构示意图，所述刻蚀所述第二盲孔a2结构中没有第三线路21的另一面形成窗口，所述窗口将所述第一线路13裸露出来，形成三层封装基板可包括：
步骤161、在形成第三线路21的第二盲孔结构的双面压合保护膜A。
参见图6a，在第三线路21上以及第二镀铜层23上分别压合保护膜A，其中，位于第三线路21上的保护膜A能够防止在形成窗口的过程中腐蚀液对第三线路21造成腐蚀。
步骤162、刻蚀所述第二盲孔结构中没有第三线路21一面的保护膜A，裸露出所述第二盲孔a2结构中位于承载板第二表面的第二镀铜层23。
参见图6b，对第二盲孔a2结构中没有第三线路21一面的保护膜A进行光刻，曝光显影后将位于承载板第二表面的第二镀铜层23裸露出来。
步骤163、刻蚀裸露出的所述第二镀铜层23，裸露出所述第二多层金属层。
参见图6c，刻蚀裸露出的第二镀铜层23，裸露出第二多层金属层。
步骤164、刻蚀裸露出的所述第二多层金属层，裸露出金属板材11。
参见图6d，由于在去除第一镀铜层19的过程中，第二多层金属层中的种子层123已经被去除掉，因此，裸露出来的是第二多层金属层122中的金属层122和缓冲层121，用金属腐蚀液刻蚀裸露出的金属层122后裸露出缓冲层121，用铜腐蚀液将裸露出的缓冲层121刻蚀掉，裸露出金属板材11。
步骤165、刻蚀裸露出的所述金属板材11，裸露出所述第一多层金属层。
参见图6e，采用金属刻蚀液将裸露出的金属板材11进行刻蚀，裸露出位于金属板材11第一表面的多层金属层。
步骤166、刻蚀裸露出的所述第一多层金属层形成窗口，所述窗口将所述第一线路13裸露出来。
参见图6f、分别用铜腐蚀液刻蚀第一多层金属层中的缓冲层121，用金属腐蚀液刻蚀第一多层金属层中的金属层122，用铜腐蚀液刻蚀第一多层金属层的种子层123，在此过程中，由于种子层123的厚度比较薄，只有1um-2um，为了避免对位于种子层123上的第一线路13造成腐蚀，优选采用闪蚀药水将第一多层金属层中的种子层123快速蚀刻掉，尽量减少闪蚀药水对第一线路13的腐蚀。之后去除所述保护膜A，形成一个无芯三层封装基板，这种三层无芯封装基板本身带有较厚的金属支撑框架。使用时将带有金属支撑框架的基板上进行封装加工，操作比较方便。
优选的，刻蚀裸露出的所述第一多层金属层122形成窗口，所述窗口将所述第一线路13裸露出来之后，所述方法还包括：
步骤167、去除第二盲孔结构中具有第三线路21一面上的保护膜A。
在窗口形成之后，去除位于第三线路21一面上的保护膜A。
步骤168、对去除保护膜A后的第二盲孔结构中具有第三线路21一面进行表面处理，其中，所述表面处理为有机保焊膜、化学镍金、化学镍钯金、化学镀纯锡或电镀纯锡中的任意一种方式。
为了提高本发明封装基板的质量，在去除保护膜A之后对第二盲孔结构中具有第三线路21一面进行表面处理，其中，所述表面处理为有机保焊膜(OSP)、化学镍金(ENIG)、化学镍钯金(ENEPIG)、化学镀纯锡或电镀纯锡中的任意一种方式。
优选的，在步骤168之后，所述方法还包括：
步骤169、在所述窗口中裸露出来的第一线路13上形成焊球25。
参见图6g，在窗口中裸露出来的第一线路13上形成焊球25。
本发明实施例还提供了一种三层封装基板，所述三层封装基板采用上述实施例提供的三层封装基板的制作方法制得。
本发明实施例提供的三层封装基板的制作方法和三层封装基板，所述封装基板中第一半固化片和第二半固化片采用一次高温压合进行固化，相邻两层半固化片之间不存在内部应力，因此不会出现基板翘曲现象，采用金属板材作为承载板，三层基板制作完成后，带有金属支撑框架，金属支撑框架具有较高的刚性使得超薄的三层无芯封装基板使用方便、易于拿持，第一线路、第二线路和第三线路通过盲孔与外部电路连接，与承载板无电气连接，此外，采用半固化片能够降低封装基板的制作成本。
图7是本发明另一实施例的封装芯片的制作方法的流程图，该实施例以上述实施例中的封装基板的制作方法为基础，参见图7，所述方法包括：
步骤21、制作用于承载至少一个芯片的承载板，所述承载板包括依次层叠于所述承载板第一表面上的第一线路、第一半固化片、第二线路、第二半固化片和第二铜箔，其中，所述第一线路包括第一电极和第一电路，所述第二线路包括第二电极、第三电极和第二电路。
步骤22、对所述承载板进行第一次钻孔，以形成具有至少一个第一盲孔的第一盲孔结构，其中，所述第一盲孔贯穿所述第二铜箔、第二半固化片、第二电极和第一半固化片直至所述第一电极。
步骤23、对所述第一盲孔结构进行整面镀铜，以填充所述至少一个第一盲孔并在进行第一次钻孔后的第二半固化片和所述承载板中相对于第一表面的第二表面形成第一镀铜层。
步骤24、对所述第一镀铜层进行第二次钻孔，以形成具有至少一个第二盲孔的第二盲孔结构，其中，所述第二盲孔贯穿进行第一次钻孔后的第二半固化片表面的第一镀铜层和第二半固化片直至所述第三电极。
步骤25、去除所述第二盲孔结构表面的第一镀铜层，并在所述第二盲孔结构中具有第一盲孔和第二盲孔的一面形成第三线路以及在所述承载板的第二表面形成第二镀铜层，所述第三线路包括第四电极和第三电路，其中，所述第四电极上形成有铜柱。
步骤26、刻蚀所述第二盲孔结构中没有第三线路的另一面形成窗口，所述窗口将所述第一线路裸露出来，形成三层封装基板。
步骤27、在所述三层封装基板的所述铜柱上焊装贴合至少一个芯片，并对所述至少一个芯片进行塑封处理，以形成塑封结构。
步骤28、对所述塑封结构进行切割，形成封装芯片。
在本实施例中，步骤21至步骤26分别与上述实施例中的步骤11至步骤16相同，在此不再赘述。
请参见图8，图8是实现图7中步骤27对应的剖面结构示意图，在铜柱24上贴合至少一个芯片26，在所述至少一个芯片26上形成塑封材料27后用聚四氟乙烯平板或涂覆聚四氟乙烯的金属平板对所述塑封材料进行压合，形成塑封结构。
请参见图9，图9是实现图7中步骤28对应的剖面结构示意图，对所述塑封结构进行切割，切除三层封装基板中的金属框架后形成封装芯片26。
本发明实施例提供的封装芯片的制作方法，通过在封装基板的铜柱24上贴合至少一个芯片，并进行塑封处理后形成塑封结构，对所述塑封结构进行切割，形成封装芯片，其中，所述封装基板为三层无芯封装基板，由于封装基板中相邻两层半固化片采用一次高温压合进行固化，因此不会出现封装基板翘曲的现象，从而提高了封装芯片的可靠性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种三层封装基板的制作方法，其特征在于，包括：
制作用于承载至少一个芯片的承载板，所述承载板包括依次层叠于所述承载板第一表面上的第一线路、第一半固化片、第二线路、第二半固化片和第二铜箔，其中，所述第一线路包括第一电极和第一电路，所述第二线路包括第二电极、第三电极和第二电路；
对所述承载板进行第一次钻孔，以形成具有至少一个第一盲孔的第一盲孔结构，其中，所述第一盲孔贯穿所述第二铜箔、第二半固化片、第二电极和第一半固化片直至所述第一电极；
对所述第一盲孔结构进行整面镀铜，以填充所述至少一个第一盲孔并在进行第一次钻孔后的第二半固化片和所述承载板中相对于第一表面的第二表面形成第一镀铜层；
对所述第一镀铜层进行第二次钻孔，以形成具有至少一个第二盲孔的第二盲孔结构，其中，所述第二盲孔贯穿进行第一次钻孔后的第二半固化片表面的第一镀铜层和第二半固化片直至所述第三电极；
去除所述第二盲孔结构表面的第一镀铜层，并在所述第二盲孔结构中具有第一盲孔和第二盲孔的一面形成第三线路以及在所述承载板的第二表面形成第二镀铜层，所述第三线路包括第四电极和第三电路，其中，所述第四电极上形成有铜柱；
刻蚀所述第二盲孔结构中没有第三线路的另一面形成窗口，所述窗口将所述第一线路裸露出来，形成三层封装基板。
2.根据权利要求1所述的方法，其特征在于，所述承载板包括金属板材，所述制作用于承载至少一个芯片的承载板包括：
在所述金属板材的双面形成多层金属层，所述多层金属包括位于所述金属板材第一表面的第一多层金属层和位于所述金属板材第二表面的第二多层金属层，所述第一多层金属层和第二多层金属层分别包括依次层叠的缓冲层、金属层和种子层；
在第一多层金属层上形成第一线路，其中，所述第一线路包括第一电极和第一电路；
在所述第一线路上依次低温压合第一半固化片和第一铜箔，并刻蚀所述第一铜箔形成第二线路，其中，所述第二线路包括第二电极、第三电极和第二电路；
在所述第二线路上依次高温压合第二半固化片和第二铜箔。
3.根据权利要求2所述的方法，其特征在于，对所述承载板进行第一次钻孔之后，对所述第一盲孔结构进行整面镀铜之前，所述方法还包括：
对所述第一盲孔结构进行第一次化学镀铜，形成第一化学镀铜层。
4.根据权利要求3所述的方法，其特征在于，对所述承载板进行第一次钻孔之后，对所述第一盲孔结构进行整面镀铜之前，以及对所述第一镀铜层进行第二次钻孔之后，去除所述第二盲孔结构表面的所述第一镀铜层之前，所述方法还包括：
对所述第一盲孔进行除胶渣处理，以及对所述第二盲孔进行除胶渣处理。
5.根据权利要求4所述的方法，其特征在于，去除所述第二盲孔结构表面的第一镀铜层，并在所述第二盲孔结构中具有第一盲孔和第二盲孔的一面形成第三线路以及在所述承载板的第二表面形成第二镀铜层包括：
去除所述第二盲孔结构表面的第一镀铜层；
对去除所述第一镀铜层的第二盲孔结构进行第二次化学镀铜，形成第二化学镀铜层；
在所述第二化学镀铜层上形成第三线路以及在所述承载板的第二表面形成第二镀铜层，所述第三线路包括第四电极和第三电路，在所述第四电极上形成铜柱；
将所述第二化学镀铜层进行闪蚀后形成第三线路。
6.根据权利要求2所述的方法，其特征在于，刻蚀所述第二盲孔结构中没有第三线路的另一面形成窗口，所述窗口将所述第一线路裸露出来包括：
在形成第三线路的第二盲孔结构的双面压合保护膜；
刻蚀所述第二盲孔结构中没有第三线路一面的保护膜，裸露出所述第二盲孔结构中位于承载板第二表面的第二镀铜层；
刻蚀裸露出的所述第二镀铜层，裸露出所述第二多层金属层；
刻蚀裸露出的所述第二多层金属层，裸露出所述金属板材；
刻蚀裸露出的所述金属板材，裸露出所述第一多层金属层；
刻蚀裸露出的所述第一多层金属层形成窗口，所述窗口将所述第一线路裸露出来。
7.根据权利要求 6所述的方法，其特征在于，刻蚀裸露出的所述第一多层金属层形成窗口，所述窗口将所述第一线路裸露出来之后，所述方法还包括：
去除第二盲孔结构中具有第三线路一面上的保护膜；
对去除保护膜后的第二盲孔结构中具有第三线路一面进行表面处理，其中，所述表面处理为有机保焊膜、化学镍金、化学镍钯金、化学镀纯锡或电镀纯锡中的任意一种方式。
8.根据权利要求6所述的方法，其特征在于，所述方法还包括：
在所述窗口中裸露出来的第一线路上形成焊球。
9.一种封装芯片的制作方法，其特征在于，包括：
采用权利要求1-8任一项所述的三层封装基板的制作方法制作三层封装基板；
在所述三层封装基板的所述铜柱上焊装贴合至少一个芯片，并对所述至少一个芯片进行塑封处理，以形成塑封结构；
对所述塑封结构进行切割，形成封装芯片。
10.一种三层封装基板，其特征在于，所述三层封装基板采用权利要求1-8任一项所述的三层封装基板的制作方法制得。
CN201410837931.7A 2014-12-29 2014-12-29 三层封装基板及封装芯片的制作方法及三层封装基板 Active CN104538314B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410837931.7A CN104538314B (zh) 2014-12-29 2014-12-29 三层封装基板及封装芯片的制作方法及三层封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410837931.7A CN104538314B (zh) 2014-12-29 2014-12-29 三层封装基板及封装芯片的制作方法及三层封装基板

Publications (2)

Publication Number Publication Date
CN104538314A CN104538314A (zh) 2015-04-22
CN104538314B true CN104538314B (zh) 2017-08-11

Family

ID=52853820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410837931.7A Active CN104538314B (zh) 2014-12-29 2014-12-29 三层封装基板及封装芯片的制作方法及三层封装基板

Country Status (1)

Country Link
CN (1) CN104538314B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105934110B (zh) * 2016-06-08 2018-09-28 华进半导体封装先导技术研发中心有限公司 超薄多层板加工用的三明治结构和多层板制作方法
CN113194640B (zh) * 2021-04-28 2022-07-08 中国科学院微电子研究所 低翘曲高密度封装基板制造方法
CN113371672A (zh) * 2021-05-13 2021-09-10 江苏普诺威电子股份有限公司 超薄mems封装载板及其制作工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0961533A2 (en) * 1998-05-14 1999-12-01 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
CN101677068A (zh) * 2008-09-19 2010-03-24 钰桥半导体股份有限公司 铜核层多层封装基板的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511265B (en) * 2001-12-19 2002-11-21 Via Tech Inc Manufacturing method of multi-layer packaging substrate
JP2013008880A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 積層回路基板の製造方法及び積層回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0961533A2 (en) * 1998-05-14 1999-12-01 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
CN101677068A (zh) * 2008-09-19 2010-03-24 钰桥半导体股份有限公司 铜核层多层封装基板的制作方法

Also Published As

Publication number Publication date
CN104538314A (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN104701189B (zh) 三层封装基板的制作方法及三层封装基板
TWI601245B (zh) A method of manufacturing a package substrate for mounting a semiconductor element
CN106409688B (zh) 一种超薄无芯封装基板的加工方法和结构
CN104244612B (zh) 一种在ptfe电路板上制作金属化孔的方法
TW201125055A (en) Through mold via polymer block package
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
WO2018097264A1 (ja) 多層配線板の製造方法
CN102186316A (zh) 任意层印制电路板制作方法
CN104538314B (zh) 三层封装基板及封装芯片的制作方法及三层封装基板
WO2018066114A1 (ja) 多層配線板の製造方法
US8104171B2 (en) Method of fabricating multi-layered substrate
CN105704948A (zh) 超薄印制电路板的制作方法及超薄印制电路板
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
TWM517410U (zh) 電子封裝件與封裝載板
WO2018066113A1 (ja) 多層配線板の製造方法
US9761515B2 (en) Substrate structure
CN105830542B (zh) 一种pcb中阶梯铜柱的制作方法
TWI524441B (zh) 電路板及其製造方法
CN104066280B (zh) 无芯板的制作方法及无芯板
US8415200B2 (en) Method for manufacturing semiconductor package
CN104183567B (zh) 薄型封装基板及其制作工艺
CN104576406B (zh) 一种封装基板的制作方法及所对应的封装基板
US20170202080A1 (en) Panel with releasable core
TWI768029B (zh) 印刷電路板製造方法
CN106550555B (zh) 一种奇数层封装基板及其加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant