TW201911493A - 引線框架、引線框架的製造方法和半導體裝置的製造方法 - Google Patents

引線框架、引線框架的製造方法和半導體裝置的製造方法 Download PDF

Info

Publication number
TW201911493A
TW201911493A TW107118517A TW107118517A TW201911493A TW 201911493 A TW201911493 A TW 201911493A TW 107118517 A TW107118517 A TW 107118517A TW 107118517 A TW107118517 A TW 107118517A TW 201911493 A TW201911493 A TW 201911493A
Authority
TW
Taiwan
Prior art keywords
lead frame
back surface
manufacturing
front surface
surface roughness
Prior art date
Application number
TW107118517A
Other languages
English (en)
Other versions
TWI711129B (zh
Inventor
石橋貴弘
Original Assignee
日商三井高科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井高科技股份有限公司 filed Critical 日商三井高科技股份有限公司
Publication of TW201911493A publication Critical patent/TW201911493A/zh
Application granted granted Critical
Publication of TWI711129B publication Critical patent/TWI711129B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明提供引線框架、引線框架的製造方法和半導體裝置的製造方法，能夠容易地將殘留在模具澆道中的模製樹脂從引線框架剝離。所述引線框架具有安裝半導體晶片的正面和與正面相反側的背面，在所述引線框架上並列設有多個包括晶片墊和多個引線的單位引線框架，背面包括設有單位引線框架的第一部位和作為第一部位以外的部位的第二部位。此外，第一部位具有比正面小的表面粗糙度，此外，第二部位具有比第一部位小的表面粗糙度。

Description

引線框架、引線框架的製造方法和半導體裝置的製造方法
本發明涉及引線框架、引線框架的製造方法和半導體裝置的製造方法。
以往，通過使引線框架的表面粗糙化來提高引線框架和模製樹脂（mold resin）之間的結合強度的技術已被公眾所知（例如參照專利文獻1）。
現有技術文獻
專利文獻1：日本專利公開公報特開平3-295262號
可是，當模具成型時，在作為樹脂流道的模具澆道中會殘留模製樹脂。在將引線框架的表面整體粗糙化的情況下，在模具成型後，難以將殘留在所述模具澆道中的模製樹脂從引線框架剝離。
鑒於所述的問題，本發明的目的是提供能夠容易地將殘留在模具澆道中的模製樹脂從引線框架剝離的引線框架、所述引線框架的製造方法和半導體裝置的製造方法。
本發明的一個方式的引線框架，其具有安裝半導體晶片的正面和與所述正面相反側的背面，在所述引線框架上並列設有多個單位引線框架，所述單位引線框架包括晶片墊和多個引線，所述背面包括：第一部位，設有所述單位引線框架；以及第二部位，是所述第一部位以外的部位，所述第一部位具有比所述正面小的表面粗糙度，所述第二部位具有比所述第一部位小的表面粗糙度。
按照本發明的一個方式，能夠容易地從引線框架剝離殘留在模具澆道中的模製樹脂。
以下，參照附圖，說明本發明公開的引線框架、引線框架的製造方法和半導體裝置的製造方法。另外，本發明不限於以下所示的實施方式。
＜引線框架的概要＞
首先，參照圖1A和圖1B，說明實施方式的引線框架1的概要。圖1A是實施方式的引線框架1的正面2的俯視圖。圖1B是實施方式的引線框架1的背面3的俯視圖。圖1A和圖1B所示的引線框架1是用於小型無引線封裝（SON：Small Outline Non-leaded package）類型的半導體裝置的製造的引線框架。
另外，在實施方式中，說明瞭用於SON類型的半導體裝置的製造的引線框架。但是，本實施方式也可以應用於用於例如方形扁平無引線封裝（QFN：Quad Flat Non-leaded package）、小型封裝（SOP：Small Outline Package）或者方形扁平封裝（QFP：Quad Flat Package）等其它類型的半導體裝置的製造的引線框架。
按照實施方式的引線框架1，在包含銅、銅合金或者鐵鎳合金等的金屬板上，實施蝕刻加工或衝壓加工等。通過這樣做，形成規定的圖案。引線框架1具有圖1A所示的正面2和圖1B所示的背面3。此外，引線框架1在俯視的情況下為矩形形狀。在引線框架1上並列形成有多個單位引線框架10。
單位引線框架10是與使用引線框架1製造的半導體裝置100（參照圖4）一一對應的部位。如圖1A所示，單位引線框架10包括晶片墊11、多個引線12和晶片墊支承部13。晶片墊11設在單位引線框架10的中央部分。在所述晶片墊11的正面2一側，能安裝半導體晶片101（參照圖3A）。
多個引線12並列配置在晶片墊11的周圍。引線12的各個前端部從單位引線框架10的外緣部朝向晶片墊11延伸。所述引線12通過接合線（bonding wire）等與配置在晶片墊11上的半導體晶片101的電極電連接。由此，引線12作為半導體裝置100的外部端子發揮功能。
晶片墊支承部13將晶片墊11與單位引線框架10的外緣部連接。通過這樣做，晶片墊11由單位引線框架10支承。晶片墊支承部13例如分別設置在晶片墊11的兩側。另外，在單位引線框架10上形成有用於劃分晶片墊11、多個引線12、晶片墊支承部13的通孔14。
在引線框架1上還形成有狹縫4、導孔5和通孔20等。狹縫4形成為劃分包含多個（圖中為6個）單位引線框架10的一組與相鄰的一組之間。所述狹縫4形成為用於抑制相鄰的一組彼此間的熱干擾。
導孔5並列形成在引線框架1的兩側。導孔5用於各種處理中的引線框架1的定位。此外，通孔20形成在引線框架1的規定的位置。所述通孔20的具體內容將在後面敘述。
此外，如圖1B所示，引線框架1在背面3具有第一部位3a和第二部位3b。第一部位3a是背面3中的配置有所述的單位引線框架10的部位。第二部位3b是背面3中的第一部位3a以外的部位。
在此，在實施方式中，背面3的第二部位3b的表面粗糙度R1小於背面3的第一部位3a的表面粗糙度R2。此外，背面3的第一部位3a的表面粗糙度R2小於正面2的表面粗糙度R3。另外，所述表面粗糙度為算術平均粗糙度Ra，以下的記述也相同。
由此，在將模具澆道43（參照圖3A）配置於背面3的第二部位3b的情況下，由於背面3的第二部位3b的表面粗糙度R1小，所以能夠抑制所謂的錨固效應。因此，按照實施方式，能夠容易地將殘留在模具澆道43中的模製樹脂102（參照圖4）從引線框架1剝離。
此外，在實施方式中，背面3的第一部位3a的表面粗糙度R2大於第二部位3b的表面粗糙度R1。正面2的表面粗糙度R3進一步大於第一部位3a的表面粗糙度R2。由此，如圖4所示，在模具成型的半導體裝置100中，能夠提高模製樹脂102的錨固效應。因此，能夠提高模製樹脂102與引線框架1的結合強度。因此，能夠提高半導體裝置100的可靠性。
＜粗糙化處理的概要＞
接著，參照圖2A和圖2B，說明實施方式的粗糙化處理的概要。圖2A是用於說明實施方式的粗糙化處理裝置30的圖。
粗糙化處理裝置30例如包括處理槽31、陽極32、陰極33及直流電源34、直流電源35。陽極32和陰極33都是平板狀。此外，處理槽31的內部填充有規定的電解液36。並且，陽極32和陰極33以浸漬在所述電解液36中的方式相對地配置。
此外，進行粗糙化處理的引線框架1浸漬在電解液36中，以與陽極32和陰極33之間分開大致均等間隔地夾在陽極32和陰極33之間的方式設置。在此，引線框架1的正面2與陰極33相對，此外，背面3與陽極32相對。
此外，直流電源34的正極側與陽極32連接。並且，直流電源34的負極側與引線框架1連接。此外，直流電源35的正極側與引線框架1連接。並且，直流電源35的負極側與陰極33連接。
在此，設陽極32的接線中流過的電流為I1（I1≧0），設引線框架1的接線中流過的電流為I2，設陰極33中流過的電流為－I3（I3≧0）。另外，電流I1、I2、I3，將朝向陽極32、引線框架1和陰極33流動的方向視為正的值，將相反的方向視為負的值。
在該情況下，電解液36是一種電導體。因此，根據克希荷夫定律，滿足I1＋I2＋（－I3）＝0的關係。由此，可知I2＝I3－I1。
在此，在實施方式的粗糙化處理中，以使I1＜I3的方式控制直流電源34、直流電源35的參數。由此，如圖2A所示，能夠以使流過引線框架1的接線的電流I2與流過陽極32的接線的電流I1向同一方向流動的方式進行控制。
實施方式的粗糙化處理的各工序如下所述。首先，針對形成有規定圖案的引線框架1，用光刻膠覆蓋正面2上的引線12的前端部。接著，將引線框架1放置在粗糙化處理裝置30上。接著，按照以下的條件向引線框架1流通所述的電流I2，進行電場處理。 ・電解液組成：0.6M氫氧化鉀＋0.3M氫氧化鎂 ・電流密度：30（A/cm2 ） ・處理溫度：55（℃）
如圖2B所示，通過所述電場處理，在正面2發生氧化反應，引線框架1的正面2上的被光刻膠覆蓋的部分以外的部位形成氧化膜6。圖2B是實施方式的粗糙化處理後的引線框架1的放大斷面圖。圖中省略了被光刻膠覆蓋的部位。在此，形成的氧化膜6包含針狀結晶的集合體。因此，氧化膜6具有大的表面粗糙度。
此外，在實施方式的粗糙化處理中，以用陽極32和陰極33夾入引線框架1的方式進行電解處理。由此，在電解液36中流過引線框架1的電流，成為圖2A所示的虛線箭頭，引線框架1的背面3基本不發生氧化反應。可是，如圖2B所示，引線框架1上形成的通孔14的內壁和背面3的通孔14的附近，會發生少許氧化反應。因此，背面3的通孔14的周圍也形成氧化膜6。
即，如圖2B所示，背面3的設有單位引線框架10的第一部位3a上也形成包含針狀結晶的集合體的氧化膜6。但是，該氧化膜6具有比正面2上形成的氧化膜6小的厚度。另一方面，背面3的第二部位3b上幾乎不形成氧化膜6。
因此，按照實施方式的粗糙化處理，可以使背面3的第二部位3b的表面粗糙度R1小於背面3的第一部位3a的表面粗糙度R2。並且，可以使背面3的第一部位3a的表面粗糙度R2小於正面2的表面粗糙度R3。
即，在到此為止說明過的實施方式的粗糙化處理中，能夠高效地形成所希望的部位（背面3的第二部位3b、背面3的第一部位3a和正面2）具有所希望的表面粗糙度R1、R2、R3的引線框架1。另外，所述的電解處理條件僅為一個例子。只要能得到所希望的效果，也可以在不同的條件下進行電解處理。
＜成型工序的概要＞
接著，說明實施方式的粗糙化處理後的工序，特別是成型工序的概要。在所述的粗糙化處理後，將覆蓋引線12的前端部的光刻膠剝離。並且，用保護體覆蓋正面2上的進行了粗糙化處理的部位。此外，對正面2上的引線12的前端部進行施鍍處理（例如鍍銀）。隨後，將覆蓋進行了粗糙化處理的部位的保護體剝離。
接下來，將半導體晶片101（參照圖3A）鍵合在晶片墊11上。由此，半導體晶片101的電極與引線12的前端部之間由接合線（bonding wire）連接。
接下來，如圖3A所示，將引線框架1安裝在規定的模具上，實施成型工序。圖3A是用於說明實施方式的成型工序的放大斷面圖。另外，圖3A中省略了所述接合線的圖示。
如圖3A所示，在成型工序中用上部模具41和下部模具42夾入引線框架1。此外，從模具的外部經由模具澆道43，向形成在下部模具42中的空間42a、通孔14、形成在上部模具41中的空間41a中注入模製樹脂102（參照圖4）。通過這樣做，形成具有與空間41a和空間42a對應的規定形狀的模型（mold）。
在此，如圖3A和圖3B所示，模具澆道43以與引線框架1的背面3的第二部位3b接觸的方式形成在下部模具42上。圖3B是用於說明實施方式的成型工序的俯視圖。
由此，成型工序後殘留在模具澆道43中的模製樹脂102，與具有較小表面粗糙度R1的背面3的第二部位3b接觸。因此，按照實施方式，能夠在成型工序後容易地將殘留在模具澆道43中的模製樹脂102從引線框架1剝離。
此外，在實施方式中，如圖3B所示，可以在與引線框架1的模具澆道43接觸的位置使形成通孔20。按照實施方式，通過將殘留在模具澆道43中的模製樹脂102從所述通孔20周邊的正面2側往上頂，能夠更容易地將殘留在模具澆道43中的模製樹脂102從引線框架1剝離。
另外，可以在俯視時的模具澆道43的大體中央部分設置一個通孔20。由此，可以減小形成於第二部位3b的通孔20的面積。因此，在背面3中，能夠將形成在通孔20周圍氧化膜6的錨固效應抑制在最小限度。
在到此為止說明過的成型工序之後，從引線框架1取下上部模具41和下部模具42。此外，將模具澆道43中填充的模製樹脂102分離。隨後，將各個單位引線框架10分開。由此，如圖4所示，完成了包含用模製樹脂102封裝的半導體晶片101等的半導體裝置100。圖4是實施方式的半導體裝置100的斷面圖。
如圖4所示，在實施方式的半導體裝置100中，模製樹脂102與表面粗糙度大的引線框架1的正面2以及背面3的第一部位3a接觸。因此，按照實施方式，能夠提高模製樹脂102和引線框架1的結合強度。因此，能夠提高半導體裝置100的可靠性。
此外在實施方式中，優選的是，背面3的第二部位3b的表面粗糙度R1為0.10（μm）以下，背面3的第一部位3a的表面粗糙度R2為0.10～0.13（μm），正面2的表面粗糙度R3為0.13（μm）以上。由此，能夠使殘留在模具澆道43中的模製樹脂102的剝離性和半導體裝置100的可靠性雙方同時保持在高水準。
另外，當在引線框架1的正面2側（即上部模具41）配置模具澆道43時，通過針對配置有所述模具澆道43的正面2，與引線12的前端部同時實施在引線12的前端部實施的施鍍處理，能夠抑制正面2與模製樹脂102的結合強度。
另一方面，如實施方式所述，當在引線框架1的背面3側配置模具澆道43時，在試圖通過施鍍處理來抑制背面3與模製樹脂102的結合強度的情況下，必須另外對背面3進行施鍍處理。因此，製造成本增大。
可是，按照實施方式，不對背面3另外進行施鍍處理就能夠抑制背面3與模製樹脂102的結合強度。即，按照實施方式，能夠降低引線框架1的製造成本。
在本實施例中，在形成氧化膜6後對引線12的前端部進行了施鍍處理。但是，也可以先進行施鍍處理。此外，當採用對施鍍金屬影響輕微的電解液時，可以在不用保護體覆蓋施鍍金屬（引線12的前端部）的情況下進行粗糙化處理。
＜變形例＞
接著，說明所述的實施方式的各種變形例。
在所述實施方式中，表示了使用粗糙化處理裝置30在引線框架1的表面形成氧化膜6的例子。但是，也可以在引線框架1的表面形成氧化膜6以外的膜。圖5A是用於說明實施方式的變形例的粗糙化處理裝置30A的概要的圖。
變形例的粗糙化處理裝置30A具有與圖2A所示的粗糙化處理裝置30基本相同的結構。因此，相同部位有時標注相同的附圖標記並省略說明。
粗糙化處理裝置30A以使引線框架1的正面2和陽極32相對並使背面3和陰極33相對的方式設置。此外，以I1＞I3的方式控制直流電源34、直流電源35的參數。由此，如圖5A所示，以使流過引線框架1的接線的電流I2與流過陰極33的接線的電流I3朝向同一方向流動的方式進行控制。
此外，使所述電流I2流過引線框架1，並按以下的條件進行電場處理。 ・電解液組成：硫酸銅（CuSO4 ・5H2 O）溶液，銅離子濃度：5～70（g/L） ・電流密度：300～700（A/cm2 ） ・處理時間：10～40（s）
通過所述電場處理，在正面2發生還原反應，如圖5B所示，在引線框架1的正面2形成銅的鍍膜7。圖5B是實施方式的變形例的粗糙化處理後的、引線框架1的放大斷面圖。在此，形成的鍍膜7具有較大的顆粒尺寸。因此，鍍膜7是具有較大表面粗糙度的膜。
此外，和實施方式相同，在形成於引線框架1的通孔14的內壁和背面3的通孔14的附近，發生輕微還原反應。因此，背面3的通孔14的周圍也形成鍍膜7。
即，如圖5B所示，背面3的設有單位引線框架10的第一部位3a上也形成顆粒尺寸較大的鍍膜7。但是，該鍍膜7具有比正面2小的厚度。另一方面，在背面3的第二部位3b上幾乎不形成鍍膜7。
因此，在變形例的粗糙化處理中，可以使背面3的第二部位3b的表面粗糙度R1比背面3的第一部位3a的表面粗糙度R2小。並且，可以使背面3的第一部位3a的表面粗糙度R2比正面2的表面粗糙度R3小。
即，在變形例的粗糙化處理中，也能夠高效地形成所希望的部位（背面3的第二部位3b、背面3的第一部位3a和正面2）具有所希望的表面粗糙度R1、R2、R3的引線框架1。另外，所述的電解處理條件僅為一個例子。只要能得到所希望的效果，也可以在不同的條件下進行電解處理。
另外，在變形例中，通過對形成有銅的鍍膜7的引線12的前端部進行施鍍處理（例如鍍銀），可以用接合線連接半導體晶片101的電極與引線12的前端部之間。
此外，在變形例中，也可以在引線框架1上形成銅的鍍膜7以外的鍍膜。例如，可以使用粗糙化處理裝置30A，在正面2和背面3的第一部位3a上形成表面粗糙度較大的無光澤鎳(Ni)鍍膜，進而在其上形成鈀(Pd)、金(Au)或者釕(Ru)等貴金屬膜。
以上，說明瞭本發明的各實施方式。但是，本發明的實施方式不限於所述的各實施方式。只要不脫離本發明的發明思想，就可以對所述的各實施方式進行各種變形。例如，在變形例中，作為具有較大表面粗糙度的鍍膜，例示了形成銅的鍍膜和無光澤鎳(Ni)鍍膜等。但是，也可以形成銅的鍍膜和無光澤鎳(Ni)鍍膜以外的、具有較大表面粗糙度的鍍膜。
如上所述，實施方式的引線框架1，具有安裝半導體晶片101的正面2和與正面2相反側的背面3，並列設有多個包含晶片墊11和多個引線12的單位引線框架10，背面3包含設有單位引線框架10的第一部位3a、以及作為所述第一部位3a以外的部位的第二部位3b。此外，第一部位3a具有比正面2小的表面粗糙度，第二部位3b具有比第一部位3a小的表面粗糙度。由此，能夠容易地將殘留在模具澆道43中的模製樹脂102從引線框架1剝離。
此外，在實施方式的引線框架1中，在設有單位引線框架10的部位以外的部位，形成有在將模製樹脂102往上頂並將其剝離時使用的通孔20。由此，能夠更容易地將殘留在模具澆道43中的模製樹脂102從引線框架1剝離。
此外，在實施方式的引線框架1的製造方法中，對引線框架1的背面3的設有單位引線框架10的部位（第一部位3a）和正面2進行粗糙化處理，所述引線框架1具有安裝半導體晶片101的正面2和與正面2相反側的背面3，並且並列設有多個包含晶片墊11和多個引線12的單位引線框架10。由此，能夠容易地將殘留在模具澆道43中的模製樹脂102從引線框架1剝離。
此外，在實施方式的引線框架1的製造方法中，粗糙化處理是形成表面粗糙度較大的氧化膜6的電解處理。由此，能夠高效地形成所希望的部位（背面3的第二部位3b、背面3的第一部位3a和正面2）具有所希望的表面粗糙度R1、R2、R3的引線框架1。
此外，在實施方式的引線框架1的製造方法中，粗糙化處理是形成表面粗糙度較大的鍍膜7的電解處理。由此，能夠高效地形成所希望的部位（背面3的第二部位3b、背面3的第一部位3a和正面2）具有所希望的表面粗糙度R1、R2、R3的引線框架1。
此外，實施方式的半導體裝置100的製造方法，包含用模製樹脂102封裝所述的引線框架1的成型工序。此外，以接觸第二部位3b的方式配置使模製樹脂102流通的模具澆道43。由此，能夠容易地將殘留在模具澆道43中的模製樹脂102從引線框架1剝離。
本領域技術人員可以容易地匯出更多的效果和變形例。因此，本發明的更廣泛的方式不限於以上表述和敘述過的特定的具體和代表性實施方式。因此，在不脫離由所附的請求項範圍及其等同方式定義的總括的發明思想或範圍內，可以進行各種變形。
1‧‧‧引線框架
2‧‧‧正面
3‧‧‧背面
3a‧‧‧第一部位
3b‧‧‧第二部位
4‧‧‧狹縫
5‧‧‧導孔
6‧‧‧氧化膜
7‧‧‧鍍膜
10‧‧‧單位引線框架
11‧‧‧晶片墊
12‧‧‧引線
13‧‧‧晶片墊支承部
14‧‧‧通孔
20‧‧‧通孔
30、30A‧‧‧粗糙化處理裝置
31‧‧‧處理槽
32‧‧‧陽極
33‧‧‧陰極
34、35‧‧‧直流電源
36‧‧‧電解液
41‧‧‧上部模具
41a‧‧‧空間
42‧‧‧下部模具
42a‧‧‧空間
43‧‧‧模具澆道
100‧‧‧半導體裝置
101‧‧‧半導體晶片
102‧‧‧模製樹脂
圖1A是實施方式的引線框架的正面的俯視圖。 圖1B是實施方式的引線框架的背面的俯視圖。 圖2A是用於說明實施方式的粗糙化處理裝置的圖。 圖2B是實施方式的粗糙化處理後的引線框架的放大斷面圖。 圖3A是用於說明實施方式的成型工序的放大斷面圖。 圖3B是用於說明實施方式的成型工序的俯視圖。 圖4是實施方式的半導體裝置的斷面圖。 圖5A是用於說明實施方式的變形例的粗糙化處理裝置的概要的圖。 圖5B是實施方式的變形例的粗糙化處理後的引線框架的放大斷面圖。

Claims (6)

  1. 一種引線框架，其特徵在於： 所述引線框架具有安裝一半導體晶片的一正面和與所述正面相反側的一背面； 在所述引線框架上並列設有多個單位引線框架，所述單位引線框架包括一晶片墊和多個引線； 所述背面包括：一第一部位，設有所述單位引線框架；以及一第二部位，是所述第一部位以外的部位； 所述第一部位具有比所述正面小的一表面粗糙度；以及 所述第二部位具有比所述第一部位小的一表面粗糙度。
  2. 如請求項1所述的引線框架，其特徵在於，在設有所述單位引線框架的部位以外的部位形成有一通孔，在將一模製樹脂往上頂並剝離時使用所述通孔。
  3. 一種引線框架的製造方法，其特徵在於： 對所述引線框架的一背面上的設有一單位引線框架的部位和一正面進行粗糙化處理； 所述引線框架具有安裝一半導體晶片的所述正面以及與所述正面相反側的所述背面，在所述引線框架上並列設有多個所述單位引線框架；以及 所述單位引線框架包括一晶片墊和多個引線。
  4. 如請求項3所述引線框架的製造方法，其特徵在於，所述粗糙化處理是形成表面粗糙度大的一氧化膜的電解處理。
  5. 如請求項3所述引線框架的製造方法，其特徵在於，所述粗糙化處理是形成表面粗糙度大的一鍍膜的電解處理。
  6. 一種半導體裝置的製造方法，其特徵在於： 所述半導體裝置的製造方法包括用一模製樹脂封裝如請求項1或2所述引線框架的一成型工序；以及 包括以接觸所述第二部位的方式配置使所述模製樹脂流通的一模具澆道。
TW107118517A 2017-06-02 2018-05-30 引線框架、引線框架的製造方法和半導體裝置的製造方法 TWI711129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-110200 2017-06-02
JP2017110200A JP6850202B2 (ja) 2017-06-02 2017-06-02 リードフレーム、リードフレームの製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201911493A true TW201911493A (zh) 2019-03-16
TWI711129B TWI711129B (zh) 2020-11-21

Family

ID=64456131

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118517A TWI711129B (zh) 2017-06-02 2018-05-30 引線框架、引線框架的製造方法和半導體裝置的製造方法

Country Status (5)

Country Link
JP (1) JP6850202B2 (zh)
KR (1) KR102346708B1 (zh)
CN (1) CN110622304B (zh)
TW (1) TWI711129B (zh)
WO (1) WO2018221340A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295262A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp リードフレームおよびその製造方法
JP2004158513A (ja) * 2002-11-01 2004-06-03 Mitsui High Tec Inc リードフレーム及びその製造方法
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
JP4698708B2 (ja) * 2008-08-19 2011-06-08 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2013105849A (ja) * 2011-11-11 2013-05-30 Shindengen Electric Mfg Co Ltd 半導体装置
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Also Published As

Publication number Publication date
KR20200003884A (ko) 2020-01-10
JP6850202B2 (ja) 2021-03-31
TWI711129B (zh) 2020-11-21
KR102346708B1 (ko) 2021-12-31
WO2018221340A1 (ja) 2018-12-06
CN110622304A (zh) 2019-12-27
CN110622304B (zh) 2023-07-14
JP2018206920A (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
KR101113891B1 (ko) 리드 프레임 및 리드 프레임 제조 방법
JP6838104B2 (ja) 半導体装置用基板および半導体装置
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
TW201021186A (en) Lead frame board, method of forming the same, and semiconductor device
JP2010238693A (ja) 半導体素子用基板の製造方法および半導体装置
TW201715678A (zh) 引線框及其製造方法
JP2016105432A (ja) リードフレームの製造方法
CN108352376B (zh) 引线框架、引线框架封装、以及它们的制造方法
US8937378B2 (en) Lead frame and semiconductor package including the same
JP2003309241A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
TW201108896A (en) Printed circuit board strip and panel
JP4620584B2 (ja) 回路部材の製造方法
TWI711129B (zh) 引線框架、引線框架的製造方法和半導體裝置的製造方法
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
US20170040244A1 (en) Method of producing integrated circuits and corresponding circuit
JP4249885B2 (ja) プリント回路板の製造方法
JP3565149B2 (ja) リードフレーム
JP2003318329A (ja) パッケージ基板の製造方法及びそれにより製造されたパッケージ基板並びにそれを用いた半導体パッケージ
JP3916363B2 (ja) 金属ベース配線板の製造方法
JP3916364B2 (ja) 金属ベース配線板の製造方法
JP2018081961A (ja) 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置
JP2001007268A (ja) 半導体装置及びその製造方法
JP2012164936A (ja) 半導体装置の製造方法
JP2018056309A (ja) 半導体装置
JP2018056308A (ja) 半導体装置及びその製造方法