KR101168525B1 - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR101168525B1
KR101168525B1 KR1020100081820A KR20100081820A KR101168525B1 KR 101168525 B1 KR101168525 B1 KR 101168525B1 KR 1020100081820 A KR1020100081820 A KR 1020100081820A KR 20100081820 A KR20100081820 A KR 20100081820A KR 101168525 B1 KR101168525 B1 KR 101168525B1
Authority
KR
South Korea
Prior art keywords
substrate
main substrate
semiconductor die
raw
raw substrate
Prior art date
Application number
KR1020100081820A
Other languages
English (en)
Other versions
KR20120018878A (ko
Inventor
이지훈
배재민
강동희
임호정
김기정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100081820A priority Critical patent/KR101168525B1/ko
Publication of KR20120018878A publication Critical patent/KR20120018878A/ko
Application granted granted Critical
Publication of KR101168525B1 publication Critical patent/KR101168525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 메인 기판을 아노다이징 처리하여 다수의 입/출력 단자를 가지며, 다양한 크기의 반도체 다이를 어태치할 수 있는 반도체 디바이스 및 그 제조 방법에 관한 것이다.
일례로, 원시 기판을 준비하는 원시 기판 준비 단계; 상기 원시 기판을 아노다이징 처리하여 메인 기판을 형성하는 아노다이징 단계; 상기 메인 기판에 반도체 다이를 부착하는 반도체 다이 부착 단계; 상기 반도체 다이와 상기 메인 기판을 도전성 와이어로 본딩하는 와이어 본딩 단계; 상기 반도체 다이 및 상기 도전성 와이어를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계; 및 상기 메인 기판을 쏘잉하여 다수의 반도체 디바이스를 형성하는 쏘잉 단계를 포함하는 반도체 디바이스의 제조 방법을 개시한다.

Description

반도체 디바이스 및 그 제조 방법{Semiconductor device and fabricating method thereof}
본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 디바이스는 다수의 패턴이 형성된 회로 기판에 반도체 다이가 적층하고 와이어로 본딩한 후, 이를 인캡슐란트로 인캡슐레이션하여 완성된다. 여기서, 상기 회로 기판은 반도체 다이의 크기나 형태에 따라서 다른 회로 기판이 필요하게 된다. 즉, 사용하는 반도체 다이에 따라서 그에 맞는 회로 기판을 제작해야 하는 번거로움과 비용이 발생하게 된다. 이에 따라, 반도체 다이의 크기나 형태에 구애받지 않고 어떠한 반도체 다이에도 적용할 수 있는 회로 기판이 요구된다.
본 발명은 메인 기판을 아노다이징 처리하여 다수의 입/출력 단자를 가지며, 다양한 크기의 반도체 다이를 어태치할 수 있는 반도체 디바이스 및 그 제조 방법을 제공하는데 있다.
본 발명에 의한 반도체 디바이스의 제조 방법은 원시 기판을 준비하는 원시 기판 준비 단계; 상기 원시 기판을 아노다이징 처리하여 메인 기판을 형성하는 아노다이징 단계; 상기 메인 기판에 반도체 다이를 부착하는 반도체 다이 부착 단계; 상기 반도체 다이와 상기 메인 기판을 도전성 와이어로 본딩하는 와이어 본딩 단계; 상기 반도체 다이 및 상기 도전성 와이어를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계; 및 상기 메인 기판을 쏘잉하여 다수의 반도체 디바이스를 형성하는 쏘잉 단계를 포함한다.
상기 원시 기판 준비 단계에서 상기 원시 기판은 알루미늄으로 이루어질 수 있다.
상기 아노다이징 단계에서는 상기 원시 기판에 마스크 패턴을 형성하고, 상기 마스크 패턴이 형성되지 않은 부분의 원시 기판을 산화시킬 수 있다. 여기서, 상기 마스크 패턴은 서로 이격되어 형성될 수 있다.
또한, 상기 아노다이징 단계에서 상기 메인 기판은 전류가 통하는 금속부와 전류가 통하지 않는 산화부로 형성될 수 있다.
상기 와이어 본딩 단계에서 상기 도전성 와이어는 금속부에 본딩될 수 있다.
또한, 본 발명에 의한 반도체 디바이스의 제조 방법은 원시 기판을 준비하는 원시 기판 준비 단계; 상기 원시 기판에 반도체 다이를 부착하는 반도체 다이 부착 단계; 상기 반도체 다이와 상기 원시 기판을 도전성 와이어로 본딩하는 와이어 본딩 단계; 상기 반도체 다이 및 상기 도전성 와이어를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계; 상기 원시 기판을 아노다이징 처리하여 메인 기판을 형성하는 아노다이징 단계; 상기 메인 기판을 쏘잉하여 다수의 반도체 디바이스를 형성하는 쏘잉 단계를 포함한다.
상기 원시 기판 준비 단계에서 상기 원시 기판은 알루미늄으로 이루어질 수 있다.
상기 아노다이징 단계에서는 상기 와이어가 본딩된 부분의 원시 기판에 마스크 패턴을 형성하고, 상기 마스크 패턴이 형성되지 않은 부분의 원시 기판을 산화시킬 수 있다.
또한, 본 발명에 의한 반도체 디바이스는 메인 기판; 상기 메인 기판에 부착된 반도체 다이; 상기 반도체 다이와 상기 메인 기판을 전기적으로 연결시키는 도전성 와이어; 및 상기 반도체 다이 및 상기 도전성 와이어를 인캡슐레이션시키는 인캡슐란트를 포함하고 상기 메인 기판은 전기가 통하는 다수의 금속부와 전기가 통하지 않는 산화부를 포함한다.
상기 메인 기판은 아노다이징 처리될 수 있다.
상기 금속부는 서로 이격되어 형성될 수 있다. 여기서, 상기 도전성 와이어는 상기 금속부에 본딩될 수 있다.
상기 금속부의 상면은 상기 산화부의 상면보다 낮을 수 있다. 또한, 상기 금속부의 하면은 상기 산화부의 하면보다 높을 수 있다. 또한, 상기 금속부의 상면은 상기 산화부의 상면보다 낮고, 상기 금속부의 하면은 상기 산화부의 하면보다 높을 수 있다.
상기 금속부의 상면은 Ni/Pd/Au 또는 Cu로 도금될 수 있다. 또한, 상기 금속부의 하면은 Ni/Pd/Au 또는 Cu로 도금될 수 있다.
본 발명의 일 실시예에 따른 반도체 디바이스 및 그 제조 방법은 아노다이징 처이되어 다수의 전극부를 갖는 메인 기판을 구비함으로써, 다수의 입/출력(I/O) 단자를 확보할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 디바이스 및 그 제조 방법은 아노다이징 처리되어 다수의 전극부를 갖는 메인 기판에 반도체 다이를 부착하여 형성되므로, 상기 반도체 다이의 크기에 구애받지 않고 다양한 크기의 반도체 디바이스를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 4a 내지 도 4h는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우 챠트이다. 도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 방법은 원시 기판 준비 단계(S1), 아노다이징 단계(S2), 반도체 다이 부착 단계(S3), 와이어 본딩 단계(S4), 인캡슐레이션 단계(S5) 및 쏘잉 단계(S6)를 포함한다. 이하에서는 도 1의 각 단계들을 도 2a 내지 도 2h를 참조하여 설명하도록 한다.
상기 원시 기판 준비 단계(S1)는 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 기본이 되는 원시 기판(110')을 준비하는 단계이다.
도 2a를 참조하면, 상기 원시 기판(110')은 대략 평평한 상면 및 상기 상면의 반대면으로 대략 평평한 하면을 갖는다. 상기 원시 기판(110')은 기본적으로 금속으로 이루어진 기판을 말한다. 특히, 본 발명의 일 실시예에 따른 반도체 디바이스(100)에서 상기 원시 기판(110')은 알루미늄(Al)으로 이루어진다.
상기 아노다이징 단계(S2)는 상기 원시 기판(110')을 아노다이징(Anodizing) 처리하여 메인 기판(110)을 형성하는 단계이다.
먼저, 도 2b를 참조하면, 상기 원시 기판(110')의 상면 및 하면에 마스크 패턴(10)을 형성한다. 여기서, 상기 마스크 패턴(10)은 상기 원시 기판(110')의 상면 및 하면에 동일하게 형성된다. 즉, 상기 원시 기판(110')의 상면에 마스크 패턴(10)이 형성된 부분은 하면에도 마스크 패턴(10)이 형성되고, 상기 원시 기판(110')의 상면에 마스크 패턴(10)이 형성되지 않은 부분은 하면에도 마스크 패턴(10)이 형성되지 않아 외부로 노출된다. 상기 마스크 패턴(10)은 대략 사각형 형태로 이루어진 다수개의 패턴이 격자 구조를 이루며, 각 패턴은 서로 이격되어 형성된다.
다음으로, 도 2c 및 도 2d를 참조하면, 상기 마스크 패턴(10)이 형성된 원시 기판(110')을 전해질에 넣고 전극을 걸어주는 아노다이징 처리를 한다. 여기서, 상기 원시 기판(110')을 아노다이징 처리하면, 상기 마스크 패턴(10)에 의해 외부로 노출된 부분의 원시 기판(110')은 전해질의 산소와 반응하여 점점 산화되고, 산화된 부분에 산화알루미늄(Al2O3)을 형성하게 된다. 이러한 아노다이징이 계속되면, 상기 산화알루미늄(Al2O3)은 상기 원시 기판(110')의 상면 및 하면을 관통하도록 형성된다. 이후, 상기 원시 기판(110')을 전해질에서 꺼내고 상기 마스크 패턴(10)을 제거하면 메인 기판(110)이 완성된다. 즉, 상기 메인 기판(110)은 산화알루미늄(Al2O3)으로 형성된 산화부(111)와 알루미늄(Al)으로 형성된 금속부(112)를 포함한다. 여기서, 상기 산화부(111)는 전류가 통하지 않는 부분이며, 상기 금속부(112)는 전류가 통하는 부분이다.
상기 반도체 다이 부착 단계(S3)는 상기 메인 기판(110)에 반도체 다이(120)를 부착하는 단계이다.
도 2e를 참조하면, 상기 메인 기판(110)에 접착제(20)를 이용하여 반도체 다이(120)를 부착시킨다. 상기 반도체 다이(120)는 기본적으로 실리콘 재질로 구성되며 그 내부에는 다수의 반도체 소자들이 형성되어 있다. 또한, 상기 반도체 다이(120)의 상면에는 다수의 전극(미도시)이 형성되어 있다.
상기 와이어 본딩 단계(S4)는 상기 반도체 다이(120)와 상기 메인 기판(110)을 도전성 와이어(130)로 본딩하는 단계이다.
도 2f를 참조하면, 상기 와이어 본딩 단계(S4)에서는 상기 반도체 다이(120)의 상면에 형성된 전극과 상기 메인 기판(110)에 형성된 전극부(112)를 도전성 와이어(130)로 본딩하여, 상기 반도체 다이(120)와 상기 메인 기판(110)을 전기적으로 연결시킨다. 상기 메인 기판(110)에는 다수개의 전극부(112)가 형성되어 있으므로, 상기 도전성 와이어(130)를 통해 반도체 다이(120)의 전극을 원하는 위치의 전극부(112)로 연결시킬 수 있다. 상기 도전성 와이어(130)는 다수개가 형성될 수 있으며, 상기 반도체 다이(120)와 상기 메인 기판(110)을 전기적으로 연결시키는 역할을 한다. 상기 도전성 와이어(130)는 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 및 니켈(Ni)로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
상기 인캡슐레이션 단계(S5)는 상기 반도체 다이(120) 및 상기 도전성 와이어(130)를 인캡슐란트(140)로 인캡슐레이션(encapsulation)하는 단계이다.
도 2g를 참조하면, 상기 인캡슐레이션 단계(S5)에서는 상기 반도체 다이(120) 및 상기 도전성 와이어(130)를 인캡슐란트(140g)로 갱몰딩(gang molding) 시킨다.
상기 인캡슐란트(140g)는 상기 반도체 다이(120) 및 상기 도전성 와이어(130)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션한다. 상기 인캡슐란트(140g)는 전기적 절연재를 사용하며, 에폭시 계열의 수지로 형성되는 것이 일반적이다. 예를 들어, 상기 인캡슐란트(140g)는 EMC(Epoxy molding compound)로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
상기 쏘잉 단계(S6)는 상기 메인 기판(110)을 쏘잉하여 다수의 반도체 디바이스(100)를 형성하는 단계이다.
도 2h를 참조하면, 상기 쏘잉 단계(S6)에서는 상기 메인 기판(110)에 형성된 각각의 반도체 다이(120)를 다이아몬드 휠 또는 레이저 빔과 같은 쏘잉툴을 이용하여 낱개의 반도체 디바이스(100)로 쏘잉(sawing)한다.
상기와 같은 제조 방법으로 형성된 반도체 디바이스(100)는 메인 기판(110), 반도체 다이(120), 도전성 와이어(130) 및 인캡슐란트(140)를 포함한다.
다음은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법에 대해 설명하기로 한다.
도 3은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우 챠트이다. 도 4a 내지 도 4h는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(100)의 제조 방법은 원시 기판 준비 단계(S11), 반도체 다이 부착 단계(S12), 와이어 본딩 단계(S13), 인캡슐레이션 단계(S14), 아노다이징 단계(S15) 및 쏘잉 단계(S16)를 포함한다. 이하에서는 도 3의 각 단계들을 도 4a 내지 도 4g를 참조하여 설명하도록 한다.
상기 원시 기판 준비 단계(S11)는 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 기본이 되는 원시 기판(110')을 준비하는 단계이다.
도 4a를 참조하면, 상기 원시 기판(110')은 대략 평평한 상면 및 상기 상면의 반대면으로 대략 평평한 하면을 갖는다. 상기 원시 기판(110')은 기본적으로 금속으로 이루어진 기판을 말한다. 특히, 본 발명의 일 실시예에 따른 반도체 디바이스(100)에서 상기 원시 기판(110')은 알루미늄으로 이루어진다.
상기 반도체 다이 부착 단계(S12)는 상기 원시 기판(110')에 반도체 다이(120)를 부착하는 단계이다.
도 4b를 참조하면, 상기 원시 기판(110')에 접착제(20)를 이용하여 반도체 다이(120)를 부착시킨다. 상기 반도체 다이(120)는 기본적으로 실리콘 재질로 구성되며 그 내부에는 다수의 반도체 소자들이 형성되어 있다. 또한, 상기 반도체 다이(120)의 상면에는 다수의 전극(미도시)이 형성되어 있다.
상기 와이어 본딩 단계(S13)는 상기 반도체 다이(120)와 상기 원시 기판(110')을 도전성 와이어(130)로 본딩하는 단계이다.
도 4c를 참조하면, 상기 와이어 본딩 단계(S13)에서는 상기 반도체 다이(120)의 상면에 형성된 전극과 상기 원시 기판(110')을 도전성 와이어(130)로 본딩하여, 상기 반도체 다이(120)와 상기 원시 기판(110')을 전기적으로 연결시킨다. 상기 원시 기판(110')은 전류가 통하는 알루미늄으로 형성되어 있으므로, 상기 도전성 와이어(130)를 통해 반도체 다이(120)의 전극을 원하는 위치의 원시 기판(110')에 연결시킬 수 있다. 상기 도전성 와이어(130)는 다수개가 형성될 수 있으며, 상기 반도체 다이(120)와 상기 원시 기판(110')을 전기적으로 연결시키는 역할을 한다. 상기 도전성 와이어(130)는 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 및 니켈(Ni)로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
상기 인캡슐레이션 단계(S14)는 상기 반도체 다이(120) 및 상기 도전성 와이어(130)를 인캡슐란트(140g)로 인캡슐레이션하는 단계이다.
도 4d를 참조하면, 상기 인캡슐레이션 단계(S14)에서는 상기 반도체 다이(120) 및 상기 도전성 와이어(130)를 인캡슐란트(140g)로 갱몰딩(gang molding) 시킨다.
상기 인캡슐란트(140g)는 상기 반도체 다이(120) 및 상기 도전성 와이어(130)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션한다. 상기 인캡슐란트(140g)는 전기적 절연재를 사용하며, 에폭시 계열의 수지로 형성되는 것이 일반적이다. 예를 들어, 상기 인캡슐란트(140g)는 EMC(Epoxy molding compound)로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
상기 아노다이징 단계(S15)는 상기 원시 기판(110')을 아노다이징(Anodizing) 처리하여 메인 기판(110)을 형성하는 단계이다.
먼저, 도 4e를 참조하면, 상기 원시 기판(110')의 하면에 마스크 패턴(10)을 형성한다. 상기 마스크 패턴(10)은 상기 도전성 와이어(130)가 본딩된 원시 기판(110')의 하면에 형성되며, 상기 마스크 패턴(10)이 형성되지 않은 원시 기판(110')의 하면은 외부로 노출된다. 상기 마스크 패턴(10)은 대략 사각형 형태로 이루어진 다수개의 패턴이 격자 구조를 이루며, 각 패턴은 서로 이격되어 형성된다.
다음으로, 도 4f 및 도 4g를 참조하면, 상기 마스크 패턴(10)이 형성된 원시 기판(110')을 전해질에 넣고 전극을 걸어주는 아노다이징 처리를 한다. 여기서, 상기 원시 기판(110')을 아노다이징 처리하면, 상기 마스크 패턴(10)에 의해 외부로 노출된 부분의 원시 기판(110')은 전해질의 산소와 반응하여 점점 산화되고, 산화된 부분에 산화알루미늄(Al2O3)을 형성하게 된다. 이러한 아노다이징이 계속되면, 상기 산화알루미늄(Al2O3)은 상기 원시 기판(110')의 하면에서부터 생기기 시작하여 상면까지 형성된다. 즉, 상기 산화알루미늄(Al2O3)은 상기 원시 기판(110')의 상면 및 하면을 관통하도록 형성된다. 이후, 상기 원시 기판(110')을 전해질에서 꺼내고 상기 마스크 패턴(10)을 제거하면 메인 기판(110)이 완성된다. 즉, 상기 메인 기판(110)은 산화알루미늄(Al2O3)으로 형성된 산화부(111)와 알루미늄(Al)으로 형성된 금속부(112)를 포함한다. 여기서, 상기 산화부(111)는 전류가 통하지 않는 부분이며, 상기 금속부(112)는 전류가 통하는 부분이다.
상기 쏘잉 단계(S16)는 상기 메인 기판(110)을 쏘잉하여 다수의 반도체 디바이스(100)를 형성하는 단계이다.
도 4h를 참조하면, 상기 쏘잉 단계(S16)에서는 상기 메인 기판(110)에 형성된 각각의 반도체 다이(120)를 다이아몬드 휠 또는 레이저 빔과 같은 쏘잉툴을 이용하여 낱개의 반도체 디바이스(100)로 쏘잉(sawing)한다.
상기와 같은 제조 방법으로 형성된 반도체 디바이스(100)는 메인 기판(110), 반도체 다이(120), 도전성 와이어(130) 및 인캡슐란트(140)를 포함한다.
다음은, 상기와 같은 제조 방법으로 형성된 반도체 디바이스에 대해 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 메인 기판(110), 반도체 다이(120), 도전성 와이어(130) 및 인캡슐란트(140)를 포함한다.
상기 메인 기판(110)은 알루미늄(Al)으로 이루어진 원시 기판(110')을 아노다이징 처리하여 형성된다. 이러한 메인 기판(110)을 형성하는 과정은 상기에서 기재한 바와 같으므로 자세한 설명은 생략하기로 한다.
상기 메인 기판(110)은 산화부(111)와 금속부(112)를 포함한다.
상기 산화부(111)는 전류가 통하지 않으며, 상기 원시 기판(110')을 전해질에 넣었을 때 전해질의 산소와 반응하여 형성된 산화알루미늄(Al2O3)으로 이루어진다.
상기 금속부(112)는 전류가 통하며, 마스크 패턴(10)에 의해 외부로 노출되지 않은 부분으로 알루미늄(Al)으로 이루어진다. 상기 금속부(112)는 격자 형태로 다수개가 서로 일정간격 이격되어 형성된다. 상기 금속부(112)의 상면에는 도전성 와이어(130)가 본딩될 수 있다. 여기서, 상기 금속부(112)의 상면은 상기 도전성 와이어(130)가 잘 본딩될 수 있도록 Ni/Pd/Au 또는 Cu로 도금될 수 있다. 또한, 상기 금속부(112)의 하면도 솔더볼(미도시)이 잘 부착될 수 있도록 Ni/Pd/Au 또는 Cu로 도금될 수 있다.
상기 반도체 다이(120)는 상기 메인 기판(110)에 접착제(20)로 부착된다. 상기 반도체 다이(120)는 기본적으로 실리콘 재질로 구성되며 그 내부에는 다수의 반도체 소자들이 형성되어 있다. 또한, 상기 반도체 다이(120)의 상면에는 다수의 전극(미도시)이 형성되어 있다.
상기 도전성 와이어(130)는 상기 반도체 다이(120)와 상기 메인 기판(110)을 전기적으로 연결시키는 역할을 한다. 즉, 상기 도전성 와이어(130)는 상기 반도체 다이(120)의 전극과 상기 메인 기판(110)의 금속부(112)에 본딩되어, 상기 반도체 다이(120)와 상기 메인 기판(110)을 전기적으로 연결시킨다. 또한, 상기 도전성 와이어(130)는 다수개가 형성될 수 있다. 상기 도전성 와이어(130)는 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd) 및 니켈(Ni)로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
상기 인캡슐란트(140)는 상기 반도체 다이(120) 및 상기 도전성 와이어(130)를 외부 환경으로부터 보호하기 위해 이들을 인캡슐레이션(encapsulation)한다. 상기 인캡슐란트(140)는 전기적 절연재를 사용하며, 에폭시 계열의 수지로 형성되는 것이 일반적이다. 예를 들어, 상기 인캡슐란트(140)는 EMC(Epoxy molding compound)로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
이와 같이, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 아노다이징 처이되어 다수의 전극부(112)를 갖는 메인 기판(110)을 구비함으로써, 다수의 입/출력(I/O) 단자를 확보할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 아노다이징 처리되어 다수의 전극부(112)를 갖는 메인 기판(110)에 반도체 다이(120)를 부착하여 형성되므로, 상기 반도체 다이(120)의 크기에 구애받지 않고 다양한 크기의 반도체 디바이스를 제조할 수 있다.
다음은 본 발명의 다른 실시예에 따른 반도체 디바이스에 대해 설명하기로 한다.
도 6은 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 6에 도시된 반도체 디바이스(200)는 도 5에 도시된 반도체 디바이스(100)와 유사하다. 따라서, 여기서는 그 차이점에 대해서만 설명하기로 한다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 메인 기판(210), 반도체 다이(120), 도전성 와이어(130) 및 인캡슐란트(140)를 포함한다.
상기 메인 기판(210)은 산화부(111)와 금속부(212)를 포함한다.
상기 금속부(212)의 상면은 에칭되어, 상기 산화부(111)의 상면보다 낮게 형성된다. 즉, 상기 금속부(212)의 상면은 산화부(111)의 상면과 동일하지 않으므로, 상기 메인 기판(210)의 상면에는 단차가 형성된다. 이러한 단차는 메인 기판(210)에 반도체 다이(120)를 부착할 때, 접착제(20)가 옆으로 흘러내리는 것을 방지할 수 있다. 또한, 상기 단차는 메인 기판(210)과 인캡슐란트(140) 사이의 결합력을 강화시킬 수 있다.
다음은 본 발명의 또 다른 실시예에 따른 반도체 디바이스에 대해 설명하기로 한다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 7에 도시된 반도체 디바이스(300)는 도 5에 도시된 반도체 디바이스(100)와 유사하다. 따라서, 여기서는 그 차이점에 대해서만 설명하기로 한다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(300)는 메인 기판(310), 반도체 다이(120), 도전성 와이어(130) 및 인캡슐란트(140)를 포함한다.
상기 메인 기판(310)은 산화부(111)와 금속부(312)를 포함한다.
상기 금속부(312)의 하면은 에칭되어, 상기 산화부(111)의 하면보다 높게 형성된다. 즉, 상기 금속부(312)의 하면은 산화부(111)의 하면과 동일하지 않으므로, 상기 메인 기판(310)의 하면에는 단차가 형성된다. 이러한 단차는 메인 기판(310)에 솔더볼(미도시)을 부착할 때, 상기 메인 기판(310)과 솔더볼 사이의 결합력을 강화시킬 수 있다.
다음은 본 발명의 또 다른 실시예에 따른 반도체 디바이스에 대해 설명하기로 한다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 8에 도시된 반도체 디바이스(400)는 도 5에 도시된 반도체 디바이스(100)와 유사하다. 따라서, 여기서는 그 차이점에 대해서만 설명하기로 한다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(400)는 메인 기판(410), 반도체 다이(120), 도전성 와이어(130) 및 인캡슐란트(140)를 포함한다.
상기 메인 기판(410)은 산화부(111)와 금속부(412)를 포함한다.
상기 금속부(412)의 상면은 에칭되어, 상기 산화부(111)의 상면보다 낮게 형성된다. 또한, 상기 금속부(412)의 하면은 에칭되어, 상기 산화부(111)의 하면보다 높게 형성된다. 즉, 상기 금속부(412)의 상면 및 하면은 산화부(111)의 상면 및 하면과 동일하지 않으므로, 상기 메인 기판(410)의 상면 및 하면에는 단차가 형성된다. 상기 메인 기판(410)의 상면에 형성된 단차는 메인 기판(410)에 반도체 다이(120)를 부착할 때, 접착제(20)가 옆으로 흘러내리는 것을 방지할 수 있다. 또한, 상기 메인 기판(410)의 상면에 형성된 단차는 메인 기판(410)과 인캡슐란트(140) 사이의 결합력을 강화시킬 수 있다. 또한, 상기 메인 기판(410)의 하면에 형성된 단차는 메인 기판(410)에 솔더볼(미도시)을 부착할 때, 상기 메인 기판(410)과 솔더볼 사이의 결합력을 강화시킬 수 있다.
이상에서 설명한 것은 본 발명에 의한 반도체 디바이스 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100,200,300,400: 반도체 디바이스
110': 원시 기판 110: 메인 기판
111: 산화부 112,212,312,412: 금속부
120: 반도체 다이 130: 도전성 와이어
140: 인캡슐란트

Claims (18)

  1. 원시 기판을 준비하는 원시 기판 준비 단계;
    상기 원시 기판을 아노다이징 처리하여 메인 기판을 형성하는 아노다이징 단계;
    상기 메인 기판에 반도체 다이를 부착하는 반도체 다이 부착 단계;
    상기 반도체 다이와 상기 메인 기판을 도전성 와이어로 본딩하는 와이어 본딩 단계;
    상기 반도체 다이 및 상기 도전성 와이어를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계; 및
    상기 메인 기판을 쏘잉하여 다수의 반도체 디바이스를 형성하는 쏘잉 단계를 포함하고,
    상기 아노다이징 단계에서는 상기 원시 기판에 사각형 형태로 이루어진 다수개의 패턴이 동일 간격으로 이격되어 형성된 마스크 패턴을 형성하고, 상기 마스크 패턴이 형성되지 않은 부분의 원시 기판을 상면에서부터 하면까지 산화시키고,
    상기 메인 기판은 전류가 통하는 금속부와 전류가 통하지 않는 산화부를 포함하며, 상기 반도체 다이가 부착된 영역과 그 외측 영역 전체에 상기 산화부가 격자구조를 이루도록 형성되고 상기 금속부는 동일 간격으로 이격되어 형성된 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 원시 기판 준비 단계에서 상기 원시 기판은 알루미늄으로 이루어진 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 와이어 본딩 단계에서 상기 도전성 와이어는 상기 금속부에 본딩되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  7. 원시 기판을 준비하는 원시 기판 준비 단계;
    상기 원시 기판에 반도체 다이를 부착하는 반도체 다이 부착 단계;
    상기 반도체 다이와 상기 원시 기판을 도전성 와이어로 본딩하는 와이어 본딩 단계;
    상기 반도체 다이 및 상기 도전성 와이어를 인캡슐란트로 인캡슐레이션하는 인캡슐레이션 단계;
    상기 원시 기판을 아노다이징 처리하여 메인 기판을 형성하는 아노다이징 단계;
    상기 메인 기판을 쏘잉하여 다수의 반도체 디바이스를 형성하는 쏘잉 단계를 포함하고,
    상기 아노다이징 단계에서는 상기 와이어가 본딩된 부분의 원시 기판에 사각형 형태로 이루어진 다수개의 패턴이 동일 간격으로 이격되어 형성된 마스크 패턴을 형성하고, 상기 마스크 패턴이 형성되지 않은 부분의 원시 기판을 상면에서부터 하면까지 산화시키고,
    상기 메인 기판은 전류가 통하는 금속부와 전류가 통하지 않는 산화부를 포함하며, 상기 반도체 다이가 부착된 영역과 그 외측 영역 전체에 상기 산화부가 격자구조를 이루도록 형성되고 상기 금속부는 동일 간격으로 이격되어 형성된 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  8. 제 7 항에 있어서,
    상기 원시 기판 준비 단계에서 상기 원시 기판은 알루미늄으로 이루어진 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  9. 삭제
  10. 메인 기판;
    상기 메인 기판에 부착된 반도체 다이;
    상기 반도체 다이와 상기 메인 기판을 전기적으로 연결시키는 도전성 와이어; 및
    상기 반도체 다이 및 상기 도전성 와이어를 인캡슐레이션시키는 인캡슐란트를 포함하고
    상기 메인 기판은
    전기가 통하는 다수의 금속부와 전기가 통하지 않는 산화부를 포함하고,
    상기 산화부는 상기 메인 기판에 사각형 형태로 이루어진 다수개의 패턴이 동일 간격으로 이격되어 형성된 마스크 패턴을 형성하고, 상기 마스크 패턴이 형성되지 않은 부분의 메인 기판을 상면에서부터 하면까지 산화시켜서 형성되고,
    상기 메인 기판은 상기 반도체 다이가 부착된 영역과 그 외측 영역 전체에 상기 산화부가 격자구조를 이루도록 형성되고 상기 금속부는 동일한 간격으로 이격되어 형성된 것을 특징으로 하는 반도체 디바이스.
  11. 제 10 항에 있어서,
    상기 메인 기판은 아노다이징 처리된 것을 특징으로 하는 반도체 디바이스.
  12. 삭제
  13. 제 10 항에 있어서,
    상기 도전성 와이어는 상기 금속부에 본딩된 것을 특징으로 하는 반도체 디바이스.
  14. 제 10 항에 있어서,
    상기 금속부의 상면은 상기 산화부의 상면보다 낮은 것을 특징으로 하는 반도체 디바이스.
  15. 제 10 항에 있어서,
    상기 금속부의 하면은 상기 산화부의 하면보다 높은 것을 특징으로 하는 반도체 디바이스.
  16. 제 10 항에 있어서,
    상기 금속부의 상면은 상기 산화부의 상면보다 낮고, 상기 금속부의 하면은 상기 산화부의 하면보다 높은 것을 특징으로 하는 반도체 디바이스.
  17. 제 10 항에 있어서,
    상기 금속부의 상면은 Ni/Pd/Au 또는 Cu로 도금된 것을 특징으로 하는 반도체 디바이스.
  18. 제 10 항에 있어서,
    상기 금속부의 하면은 Ni/Pd/Au 또는 Cu로 도금된 것을 특징으로 하는 반도체 디바이스.
KR1020100081820A 2010-08-24 2010-08-24 반도체 디바이스 및 그 제조 방법 KR101168525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100081820A KR101168525B1 (ko) 2010-08-24 2010-08-24 반도체 디바이스 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100081820A KR101168525B1 (ko) 2010-08-24 2010-08-24 반도체 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120018878A KR20120018878A (ko) 2012-03-06
KR101168525B1 true KR101168525B1 (ko) 2012-07-27

Family

ID=46127962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100081820A KR101168525B1 (ko) 2010-08-24 2010-08-24 반도체 디바이스 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101168525B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101398017B1 (ko) * 2012-09-12 2014-05-28 앰코 테크놀로지 코리아 주식회사 엠엘에프형 반도체 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101398017B1 (ko) * 2012-09-12 2014-05-28 앰코 테크놀로지 코리아 주식회사 엠엘에프형 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20120018878A (ko) 2012-03-06

Similar Documents

Publication Publication Date Title
US8184453B1 (en) Increased capacity semiconductor package
US6917097B2 (en) Dual gauge leadframe
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7808084B1 (en) Semiconductor package with half-etched locking features
TWI495055B (zh) 半導體晶片封裝體及其製造方法
US7646083B2 (en) I/O connection scheme for QFN leadframe and package structures
US7972906B2 (en) Semiconductor die package including exposed connections
JP2023033351A (ja) 半導体装置
US7847392B1 (en) Semiconductor device including leadframe with increased I/O
US8575742B1 (en) Semiconductor device with increased I/O leadframe including power bars
US20110049685A1 (en) Semiconductor device with electromagnetic interference shielding
CN110289248B (zh) 通过3d堆叠解决方案的qfn上的smd集成
JP5924110B2 (ja) 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
KR20050109502A (ko) 내장형 수동 소자를 갖는 리드 프레임
KR20170085499A (ko) 개선된 컨택 핀들을 구비한 플랫 노―리드 패키지
KR101706825B1 (ko) 반도체 패키지
CN116134563A (zh) 集成磁性组件
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
US10090228B1 (en) Semiconductor device with leadframe configured to facilitate reduced burr formation
CN107342276B (zh) 半导体器件及相应方法
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
KR101168525B1 (ko) 반도체 디바이스 및 그 제조 방법
CN102395981A (zh) Ic封装的引线框架和制造方法
US20130020689A1 (en) Semiconductor device and method of packaging same
US11264356B2 (en) Batch manufacture of packages by sheet separated into carriers after mounting of electronic components

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100824

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110930

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120430

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110930

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20120430

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20111130

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20120629

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20120530

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20120430

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20111130

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120718

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120718

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150708

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150708

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20160715

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170706

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170706

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180710

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20190712

Start annual number: 8

End annual number: 8