JPWO2016166835A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2016166835A1
JPWO2016166835A1 JP2017512119A JP2017512119A JPWO2016166835A1 JP WO2016166835 A1 JPWO2016166835 A1 JP WO2016166835A1 JP 2017512119 A JP2017512119 A JP 2017512119A JP 2017512119 A JP2017512119 A JP 2017512119A JP WO2016166835 A1 JPWO2016166835 A1 JP WO2016166835A1
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
mold resin
resin
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017512119A
Other languages
English (en)
Other versions
JP6345342B2 (ja
Inventor
孝信 梶原
孝信 梶原
大前 勝彦
勝彦 大前
俊祐 伏江
俊祐 伏江
椋田 宗明
宗明 椋田
中島 大輔
大輔 中島
誠裕 元岡
誠裕 元岡
宏幸 宮西
宏幸 宮西
有紀 仲松
有紀 仲松
淳也 鈴木
淳也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016166835A1 publication Critical patent/JPWO2016166835A1/ja
Application granted granted Critical
Publication of JP6345342B2 publication Critical patent/JP6345342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49589Capacitor integral with or on the leadframe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置(100)において、リードフレーム(2)の放熱面(2b)の全体を覆う薄肉成形部(8b)とダイパッド間充填部(8c、8d)を、第二のモールド樹脂(8)により一体的に成形するようにしたので、ダイパッド間充填部(8c、8d)がリードフレーム(2)の側面に密着することにより、薄肉成形部(8b)とリードフレーム(2)の密着性が向上する。また、ダイパッド間充填部(8c、8d)により薄肉成形部(8b)が部分的に厚くなるため、薄肉成形部(8b)の強度が向上し、欠けや割れが発生しにくくなる。

Description

本発明は、樹脂モールド型の半導体装置に関し、特にモールド樹脂で全体を封止した半導体装置に関するものである。
パワー用の半導体装置は、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal−oxide−semiconductor field−effect transistor)、ICチップ、LSIチップ等の半導体素子を外部端子用リードフレームにダイボンドした後、半導体素子の電極と外部端子をワイヤまたはインナーリードで電気的に接続し、外部との信号の入出力を行っている。
また、樹脂モールド型の半導体装置は、モールド成形工程において、リードフレームの半導体素子が実装された側の面(実装面)とその反対側の放熱面を、モールド樹脂で封止される。パワー用の半導体装置は、内部に高発熱素子を備えているため、モールド樹脂には高放熱性が要求される。例えば特許文献1に提示された半導体装置は、リードフレームの実装面は一般的な集積回路のモールド樹脂として用いられる低応力樹脂で封止し、放熱面は熱伝導率が4〜10W/m・Kの高放熱樹脂で封止している。
一方、特許文献1のように高放熱樹脂と低応力樹脂の二種類の樹脂を用いて封止する場合、樹脂同士の密着性が悪いという課題があった。高放熱樹脂と低応力樹脂を十分に密着させる方法として、特許文献1では、リードフレームの放熱面を覆う高放熱樹脂の外周端部をリードフレームの外周端部よりも内側に位置させ、半硬化状態の高放熱樹脂を低応力樹脂で封止するようにしている。
特許第5415823号公報
特許文献1のように二種類の樹脂を用いる場合、高放熱樹脂としてフィラー量が多く粘度が高いモールド樹脂が用いられる。このため、トランスファー法で成形する際に樹脂の流動性が悪く、低応力樹脂やリードフレームに対して濡れにくい。その結果、成形された高放熱樹脂は、低応力樹脂やリードフレームとの密着性が低く、成形金型から排出する際に二種類のモールド樹脂の界面、またはリードフレームと高放熱樹脂の界面に応力が働き、トランスファー成形の直後にそれらの界面で初期的な剥離が生じることがあった。
また、トランスファー成形に用いられる金型における樹脂の通り道であるゲート内に残った樹脂はランナーと呼ばれるが、トランスファー成形後、金型から半導体装置を取り出した直後に、ランナーと半導体装置を切り離すゲートブレイクが実施され、半導体装置にはゲートブレイク跡が残る。
ゲートブレイク時には、リードフレームを変形させる力が加わること、また、ゲートブレイク跡付近は粘度が高くなっている樹脂が流れる箇所であり、リードフレームとの密着性が他の箇所よりも劣ることから、ゲートブレイク跡付近で初期的な剥離が発生しやすい。また、初期的な剥離がなかったとしても、使用環境下での繰り返しの熱応力により、ゲートブレイク跡付近の二種類のモールド樹脂の界面、またはリードフレームとモールド樹脂の界面において剥離が発生しやすい。
また、放熱面側のモールド樹脂は、放熱性向上のためには薄く形成することが望ましいが、薄肉化により金型の空洞部が狭くなるため、金型内での樹脂の流動性がさらに悪くなり、リードフレームと樹脂との密着性が低下する。さらに、薄肉化により沿面距離が短くなり絶縁性が低下するという問題や、強度の低下によりゲートブレイク時に欠けが発生するという問題が発生する。これらのことから、特許文献1では、高粘度の高放熱樹脂の成形には、ゲート部を持たない金型を用いたコンプレッション成形を採用している。
本発明は上記の事情に鑑みてなされたもので、二種類のモールド樹脂を用いた半導体装置において、二種類のモールド樹脂の密着性またはリードフレームとモールド樹脂の密着性を向上させ、ゲートを持つ金型でトランスファー成形した場合でも放熱面側のモールド樹脂の薄肉成形部の剥離や欠けが発生しにくく、放熱性と絶縁性に優れた半導体装置を得ることを目的とする。
本発明に係る半導体装置は、リードフレームの実装部に実装された半導体素子と、実装部を封止する第一のモールド樹脂と、実装部と対向するリードフレームの放熱部を封止する第二のモールド樹脂を備え、リードフレームの放熱部を覆う薄肉成形部と、リードフレームの離間された二つの領域の間の少なくとも一部に配置されるリードフレーム間充填部が、第二のモールド樹脂により一体的に成形されたものである。
本発明によれば、リードフレームの放熱部を覆う薄肉成形部とリードフレーム間充填部を第二のモールド樹脂により一体的に成形するようにしたので、リードフレーム間充填部がリードフレームの側面に密着することにより、薄肉成形部とリードフレームの密着性が向上する。また、リードフレーム間充填部により薄肉成形部が部分的に厚くなるため、薄肉成形部の強度が向上する。このため、ゲートを持つ金型で薄肉成形部をトランスファー成形した場合でも、薄肉成形部の剥離や欠けが発生しにくく、放熱性と絶縁性に優れた半導体装置が得られる。
この発明の上記以外の目的、特徴、観点及び効果は、図面を参照する以下のこの発明の詳細な説明から、さらに明らかになるであろう。
本発明の実施の形態1に係る半導体装置を示す断面図である。 本発明の実施の形態1における一回目のトランスファー成形工程後の半導体装置を放熱面側から見た平面図である。 本発明の実施の形態1における二回目のトランスファー成形工程後の半導体装置を放熱面側から見た平面図である。 本発明の実施の形態1に係る半導体装置の一回目のトランスファー成形工程を示す断面図である。 本発明の実施の形態1に係る半導体装置の二回目のトランスファー成形工程を示す断面図である。 本発明の実施の形態1における一回目のトランスファー成形工程後の別の半導体装置を放熱面側から見た平面図である。 本発明の実施の形態1に係る半導体装置を示す部分断面図である。 本発明の実施の形態2に係る半導体装置を示す断面図である。 本発明の実施の形態2に係る半導体装置の一回目のトランスファー成形工程を示す断面図である。 本発明の実施の形態2の比較例である半導体装置の二回目のトランスファー成形工程を示す断面図である。 本発明の実施の形態3に係る半導体装置のリードフレームの表面状態を示す走査電子顕微鏡写真による図である。 本発明の実施の形態4に係る半導体装置を示す断面図である。 本発明の実施の形態4に係る半導体装置における鱗状部の形態を示す走査電子顕微鏡写真による図である。 本発明の実施の形態4に係る半導体装置における鱗状部の形態を示す走査電子顕微鏡写真による図である。 本発明の実施の形態4に係る半導体装置における凹部の形態を示す走査電子顕微鏡写真による図である。 本発明の実施の形態4に係る半導体装置における鱗状部の配置例を示す図である。 本発明の実施の形態4に係る半導体装置における鱗状部の配置例を示す図である。 本発明の実施の形態5に係る半導体装置における二回目のトランスファー成形工程後の薄肉成形部を示す拡大断面図である。 本発明の実施の形態6に係る半導体装置の薄肉成形部を示す拡大断面図である。 本発明の実施の形態7に係る半導体装置を示す断面図である。 本発明の実施の形態7に係る半導体装置の二回目のトランスファー成形工程を示す断面図である。
実施の形態1.
以下に、本発明の実施の形態1に係る半導体装置について、図面に基づいて説明する。図1は、本実施の形態1に係る樹脂モールド型の半導体装置の構成を示す断面図、図2は、一回目のトランスファー成形工程後の半導体装置を放熱面側から見た平面図、図3は、二回目のトランスファー成形工程後の半導体装置を放熱面側から見た平面図である。なお、各図において、図中、同一または相当部分には同一符号を付している。
図1に示すように、本実施の形態1に係る半導体装置100は、半導体素子1、リードフレーム2、外部端子4、ワイヤ5、インナーリード6等を含んで構成される。リードフレーム2の実装部、図1に示す例ではリードフレーム2の上側の面(以下、実装面2aと称す)には、例えばIGBT、MOSFET、ICチップ、LSIチップ等の半導体素子1が、はんだ、銀等の接合部材3を介して実装されている。リードフレーム2は、銅板または銅合金板であり、その表面を、金、銀、ニッケル、スズ等の金属めっき(図示省略)で被膜されている。
半導体素子1の電極パッドは、ワイヤボンディングで接続されたワイヤ5、もしくは、銅板や銅合金板の材料で作成されたインナーリード6を介して外部端子4と電気的に接続され、外部と信号の入出力を行っている。ワイヤ5とインナーリード6は互いに置き換えが可能である。ワイヤ5は、金、銀、アルミ、銅等からなり、ワイヤ線径は20μmから500μm程度である。
リードフレーム2は、実装部である実装面2aを第一のモールド樹脂7により封止され、実装面2aと対向するリードフレーム2の放熱部、図1に示す例ではリードフレーム2の下側の面(以下、放熱面2bと称す)を第二のモールド樹脂8により封止されている。また、リードフレーム2の放熱面2bを覆う厚さ0.02mm〜0.3mm程度の薄肉成形部8bと、リードフレーム2の離間された二つの領域の間(以下、ダイパッド間10と称す)の少なくとも一部に配置されるリードフレーム間充填部(以下、ダイパッド間充填部8c、8dと称す)が、第二のモールド樹脂8により一体的に成形されている。薄肉成形部8bは、グリース等の放熱部材を介して銅、アルミ製のヒートシンクと接合される
第一のモールド樹脂7と第二のモールド樹脂8は、いずれも熱硬化性のエポキシ樹脂等である。ただし、放熱面2b側の第二のモールド樹脂8には、第一のモールド樹脂7よりも熱伝導率が高い高放熱樹脂が用いられる。第二のモールド樹脂8の熱伝導率は、3W/m・K〜12W/m・Kである。実装面2a側の第一のモールド樹脂7には、一般的な集積回路のモールド樹脂である低応力樹脂が用いられる。
図1に示す例では、二箇所のダイパッド間10にダイパッド間充填部8c、8dが配置されている。これらのダイパッド間充填部8c、8dがリードフレーム2の側面と密着することにより、第二のモールド樹脂8がリードフレーム2と密着する面積が拡大し、薄肉成形部8bとリードフレーム2の密着性が向上する。
また、ダイパッド間充填部8c、8dにより薄肉成形部8bが部分的に厚くなるため、薄肉成形部8bの強度が向上し、欠けや割れが発生しにくくなる。さらに、放熱経路であるリードフレーム2と高放熱樹脂である第二のモールド樹脂8が密着する面積が拡大するため、放熱性が向上する。なお、図示していないが、リードフレーム2の側面を第二のモールド樹脂8で覆うことにより、放熱性がさらに向上する。
次に、本実施の形態1に係る半導体装置100のモールド成形工程について、図4及び図5を用いて説明する。半導体装置100は、二回のトランスファー成形工程を含んで製造され、図4は一回目のトランスファー成形工程、図5は二回目のトランスファー成形工程を示している。なお、図4及び図5は、図2中A−Aで示す位置における断面図である。
図4に示すように、一回目のトランスファー成形工程において、第一のモールド樹脂7は、第一の成形金型20で加える熱と圧力により溶融され、上ゲート22を通ってリードフレーム2が設置された空洞21に注入される。第一のモールド樹脂7は、リードフレーム2の実装面2a側に流動し空洞21を充填すると共に、一部のダイパッド間10を充填する。
なお、別のダイパッド間10には、第一のモールド樹脂7が充填されないように、第一の成形金型20からピン23が挿入されている。第一の成形金型20の上ゲート22の内部に残った第一のモールド樹脂7は、ランナー7bと呼ばれる。一回目のトランスファー成形後、第一の成形金型20から成形品を取り出した直後に、成形品からランナー7bを切り離すゲートブレイク工程が実施される。ゲートブレイク後は、半導体装置100に上ゲートブレイク跡7a(図1参照)が残る。
続いて、二回目のトランスファー成形工程が実施される。なお、第一のモールド樹脂7と第二のモールド樹脂8の密着性を高めるため、一回目のトランスファー成形工程後、第一のモールド樹脂7にUV処理やプラズマ処理を実施しても良い。図5に示すように、二回目のトランスファー成形工程で用いられる第二の成形金型30の内部には、前述の一回目のトランスファー成形工程を終えて実装面2aが封止されたリードフレーム2が設置され、リードフレーム2の放熱面2b側が空洞31となっている。
第二のモールド樹脂8は、第二の成形金型30で加える熱と圧力により溶融され、下ゲート32を通って空洞31に注入される。第二のモールド樹脂8は、空洞31に流動して薄肉成形部8bを成形すると共に、第一のモールド樹脂7が充填されていないダイパッド間10に流動し、ダイパッド間充填部8c、8dを成形する。
二回目のトランスファー成形工程の後、第二の成形金型30から成形品を取り出した直後に、成形品からランナーを切り離すゲートブレイク工程が実施される。ゲートブレイク後は、半導体装置100に下ゲートブレイク跡8a(図1参照)が残る。
なお、本実施の形態1の比較例として、リードフレーム2の実装面2aと放熱面2bを同時に封止する場合について説明する。一回のトランスファー成形工程で実装面2aと放熱面2bの両方に溶融した樹脂を注入する場合、両者の流動抵抗の差が大きく、抵抗の小さい実装面2a側への樹脂流動が完了してから薄肉成形部8bへ流動するため、薄肉成形部8bが最終充填部となってしまう。最終充填部には硬化が進み粘度が高くなった樹脂が流動するため、流動抵抗の大きい薄肉成形部8bへ均一に流動することが難しい。また、実装面2a側から流動してきた樹脂が薄肉成形部8bで合流するため、強度や絶縁性が劣るウェルドラインが形成される。
これに対し、本実施の形態1では、二回の成形工程で上ゲート22、下ゲート32に分割して樹脂流動させているので、第二のモールド樹脂8の薄肉成形部8bへの流動性が向上する。その結果、第二のモールド樹脂8が第一のモールド樹脂7及びリードフレーム2に対して濡れ易くなり、密着性が向上する。
なお、本実施の形態1において、上ゲートブレイク跡7aの位置(すなわち一回目のトランスファー成形工程で用いられる第一の成形金型20の上ゲート22の位置)は、図2に示す位置に限定されるものではなく、また、その数も1つに限らず複数存在しても良い。例えば図6に示すように、三個の上ゲートブレイク跡7aを有していても良い。
また、図7に示すように、ダイパッド間充填部8cが配置されたリードフレーム2の側面の一部に、カエリ2cを有するようにしてもよい。リードフレーム2の側面にプレスでカエリ2cを形成することにより、アンカー効果でダイパッド間充填部8cとの密着力がさらに向上する。
また、本実施の形態1では、リードフレーム2の表面は、金、銀、ニッケル、スズ等の金属めっきで被膜されているが、被膜されていない場合もある。また、本実施の形態1では、厚さが均一のリードフレーム2を用いたが、部分的に厚さが異なるリードフレームを用いても良い。ただしその場合、コストが高くなる。また、本実施の形態1では、薄肉成形部8bにグリース等の放熱部材を介してヒートシンクを接合するが、放熱部材を用いない場合もある(実施の形態7参照)。
また、本実施の形態1では、実装面2aと反対側の面を放熱面としたが、実装面2aも同様の放熱性を有するようにしても良い。例えば第一のモールド樹脂7として、第二のモールド樹脂8と同様の、熱伝導率が3W/m・K〜12W/m・Kの高放熱樹脂を用いても良い。発熱部品である半導体素子1の周りを高放熱樹脂で封止することにより、半導体素子1の全周囲から放熱されるため、放熱性が向上する。
以上のように、本実施の形態1によれば、リードフレーム2の放熱面2bを覆う薄肉成形部8bとダイパッド間充填部8c、8dを第二のモールド樹脂8により一体的に成形するようにしたので、ダイパッド間充填部8c、8dがリードフレーム2の側面に密着することにより、薄肉成形部8bとリードフレーム2の密着性が向上する。また、ダイパッド間充填部8c、8dにより薄肉成形部8bが部分的に厚くなるため、薄肉成形部8bの強度が向上する。
また、ダイパッド間充填部8dを下ゲートブレイク跡8aに近接して配置しているので、下ゲートブレイク跡8a付近での薄肉成形部8bの初期的な剥離を抑制することができる。さらに、ダイパッド間充填部8cが配置されたリードフレーム2の側面にカエリ2cを形成することにより、アンカー効果により密着性がさらに向上する。
これらのことから、リードフレーム2の放熱面2bを覆う薄肉成形部8bを、ゲートを持つ金型でトランスファー成形した場合でも、薄肉成形部8bの剥離や欠けが発生しにくく、放熱性と絶縁性に優れた半導体装置100が得られる。
実施の形態2.
図8は、本発明の実施の形態2に係る半導体装置の構成を示す断面図である。本実施の形態2に係る半導体装置101は、上記実施の形態1に係る半導体装置100の変形例であり、全体的な構成は同じであるため、相違点のみを説明する。
半導体装置101は、リードフレーム2のダイパッド間10を跨ぐようにブリッジ実装された電子部品(以下、ブリッジ実装品11と称す)を備えている。ブリッジ実装品11の直下に相当する第二のモールド樹脂8には窪み8eが設けられ、第一のモールド樹脂7によりリードフレーム2の実装面2aが封止されると共に、窪み8eに第一のモールド樹脂7が充填される。
本実施の形態2に係る半導体装置101の製造工程について、図9を用いて説明する。半導体装置101は、二回のトランスファー成形工程を含んで製造され、図9は一回目のトランスファー成形工程を示している。本実施の形態2において、一回目のトランスファー成形工程は、半導体素子1等の部品をリードフレーム2の実装面2aに実装する前に行われ、リードフレーム2の放熱面2bに、第二のモールド樹脂8により薄肉成形部8b及びダイパッド間充填部8cが成形される。
図9に示すように、一回目のトランスファー成形工程に用いられる第三の成形金型40は、ダイパッド間10のブリッジ実装品11が配置される位置に凸部43を有している。一回目のトランスファー成形工程において、第二のモールド樹脂8は、第三の成形金型40で加える熱と圧力により溶融され、下ゲート42を通ってリードフレーム2が設置された空洞41に注入される。この一回目のトランスファー成形工程において、第二のモールド樹脂8により、ブリッジ実装品11の直下に相当する位置に窪み8eを有する薄肉成形部8bとダイパッド間充填部8cが一体的に成形される。
一回目のトランスファー成形工程の後、リードフレーム2の実装面2aに半導体素子1やブリッジ実装品11等の部品を実装する。続いて、二回目のトランスファー成形工程において、溶融された第一のモールド樹脂7はリードフレーム2の実装面2aを流動し、ブリッジ実装品11の周囲及び直下の窪み8eを充填する。
図10は、本実施の形態2の比較例として、ブリッジ実装品11の直下の第二のモールド樹脂8に窪み8eがない場合の二回目のトランスファー成形工程を示している。図10に示す成形金型50の空洞51に注入された第一のモールド樹脂7は、リードフレーム2の実装面2aを流動し、ブリッジ実装品11の周囲を充填する。
しかし、ブリッジ実装品11の直下には、はんだ厚分の50μm〜100μmの非常に狭い隙間しかないため、第一のモールド樹脂7の流動抵抗が大きく、流動しにくい。このため、ブリッジ実装品11の周囲を第一のモールド樹脂7が流動する際に、ブリッジ実装品11の直下が空洞のまま、上面から第一のモールド樹脂7による成形圧力がかかり、ブリッジ実装品11が破損する要因となる。
これに対し、本実施の形態2では、ブリッジ実装品11の直下の第二のモールド樹脂8に窪み8eを設けているため、第一のモールド樹脂7が流動しやすく、ブリッジ実装品11の周囲を第一のモールド樹脂7が流動する際に、ブリッジ実装品11の上面と直下へ同時に流動することができる。これにより、ブリッジ実装品11の直下に第一のモールド樹脂7が充填され、第一のモールド樹脂7の成形圧力によるブリッジ実装品11の破損を低減することができる。
本実施の形態2によれば、上記実施の形態1と同様の効果に加え、ブリッジ実装品11の直下の第二のモールド樹脂8に窪み8eを設け、この窪み8eに第一のモールド樹脂7を充填することにより、ブリッジ実装品11の破損を低減することができ、信頼性の高い半導体装置101が得られる。
実施の形態3.
図11は、本発明の実施の形態3に係る半導体装置のリードフレームの表面状態を示す走査電子顕微鏡写真による図である。なお、本実施の形態3に係る半導体装置の全体構成は、上記実施の形態1と同様であるので、各要素の説明を省略する(図1参照)。また、本実施の形態3に係る半導体装置の製造方法は、上記実施の形態1と同様であるので説明を省略する。
本実施の形態3に係る半導体装置は、上記実施の形態1で用いたリードフレーム2の代わりに、粗化金属めっきリードフレーム12を用いたものである。粗化金属めっきリードフレーム12とは、銅または銅合金製のリードフレーム13の表面を、表面粗さRa0.06〜0.2程度のニッケル、すず、銀、金等の粗化金属めっき14により被膜したものである。
本実施の形態3によれば、上記実施の形態1と同様の効果に加え、粗化金属めっきリードフレーム12を用いることにより、粗化金属めっき14のアンカー効果で第一のモールド樹脂7及び第二のモールド樹脂8との密着力が向上する。さらに、粗化金属めっきリードフレーム12は、通常のリードフレーム2に比べ表面積が大きいことから、放熱性が向上する。
実施の形態4.
図12は、本発明の実施の形態4に係る半導体装置の構成を示す断面図である。本実施の形態4に係る半導体装置102は、上記実施の形態1に係る半導体装置100の変形例であり、全体的な構成は同じであるため、相違点のみを説明する。また、本実施の形態4に係る半導体装置102の製造方法は、上記実施の形態1と同様であるので説明を省略する。
半導体装置102のリードフレーム2は、金属めっき(図示省略)により被膜されており、金属めっきの表面形状を鱗状に変形させた鱗状部15を有している。図12に示す例では、鱗状部15は、リードフレーム2の放熱面2bの外周部に配置されている。この鱗状部15のアンカー効果により、第二のモールド樹脂8の薄肉成形部8bがリードフレーム2から剥離するのを抑制している。
また、ダイパッド間10の第一のモールド樹脂7には、凹部16が設けられている。この凹部16は、一回目のトラスファー成形工程において第一のモールド樹脂7で実装面2aを封止した後、ダイパッド間10の第一のモールド樹脂7にレーザーを照射することにより、第一のモールド樹脂7を部分的に溶融させて形成したものである。なお、凹部16の数及び形状は、特に限定されるものではない。
また、ダイパッド間10に配置された第二のモールド樹脂8、すなわちダイパッド間充填部8cに凹部を設けてもよい。例えば上記実施の形態2のように、一回目のトランスファー成形工程で第二のモールド樹脂8により薄肉成形部8bとダイパッド間充填部8cを成形する場合には、ダイパッド間充填部8cにレーザーを照射し、凹部を形成することができる。このように、第一のモールド樹脂7と第二のモールド樹脂8の接合部となるダイパッド間10において、いずれかの樹脂に凹部を設けることにより、凹部のアンカー効果で第一のモールド樹脂7と第二のモールド樹脂8の密着性が向上する。
図13及び図14は、鱗状部の形態を示す走査電子顕微鏡写真による図であり、図14は、図13中、B−Bで示す断面の上面斜視図である。鱗状部15は、例えばレーザーによるスポット照射を連続的に行うことにより、リードフレーム2を被膜する金属めっきを溶融させ、鱗状に変形させたものである。鱗状部15は、鱗片状の突起が連続的に配置されており、その両側が高く盛り上がっている。
鱗状部15は、レーザー照射により形成されるため、リードフレーム2の任意の箇所、例えば半導体装置を成形金型から排出する際やゲートブレイク時に応力がかかり初期的な剥離が生じやすい箇所やモールド樹脂との密着性が低い箇所に、選択的に配置することができる。また、鱗状部15の幅や高さは、レーザーの出力や走査スピード等により調整することができる。鱗状部15の幅は60μm以上が望ましく、配置される箇所の面積に応じて幅を大きくすることにより、密着性がさらに向上する。
また、図15は、凹部の形態を示す走査電子顕微鏡写真による斜視図である。凹部16は、レーザー照射により樹脂を溶融させて凹ませたものである。凹部16の幅や高低差はレーザーの出力や走査スピード等により調整することができる。
鱗状部15の配置例とその効果について、図16及び図17を用いて説明する。図16に示す例では、鱗状部15は、リードフレーム2の下ゲートブレイク跡8a付近、すなわち第二の成形金型30の下ゲート32(図5参照)に近接する箇所に配置されている。これにより、初期的な剥離が生じやすい下ゲートブレイク跡8a付近のリードフレーム2と第二のモールド樹脂8の密着力を向上させることができる。
また、図17に示す例では、鱗状部15は、リードフレーム2の放熱面2bの外周部に配置されている。これにより、半導体装置102を第二の成形金型30から排出する際の応力による初期的な剥離や、その他の外部からの応力による剥離を抑制することができ、第二のモールド樹脂8内部への水分や汚染物質の侵入を防止する効果がある。なお、鱗状部15の配置例は、図16及び図17に限定されるものではなく、リードフレーム2の実装面2aの外周部や上ゲートブレイク跡7a付近等に設けても良い。
本実施の形態4によれば、上記実施の形態1と同様の効果に加え、リードフレーム2の任意の箇所に鱗状部15を設けることにより、リードフレーム2と第一のモールド樹脂7または第二のモールド樹脂8との密着性が向上する。また、ダイパッド間10の第一のモールド樹脂7または第二のモールド樹脂8に凹部16を設けることにより、第一のモールド樹脂7と第二のモールド樹脂8の密着性が向上する。
実施の形態5.
図18は、本発明の実施の形態5に係る半導体装置における二回目のトランスファー成形工程後の薄肉成形部を示す拡大断面図である。なお、本実施の形態5に係る半導体装置の全体構成は、上記実施の形態1と同様であるので、各要素の説明を省略する(図1参照)。また、本実施の形態5に係る半導体装置の製造方法は、上記実施の形態1と同様であるので説明を省略する。
二回目のトランスファー成形工程後の薄肉成形部8bは、第二の成形金型30(図5参照)やリードフレーム2と接する面に、溶融樹脂の流動によるスキン層17が形成される。このスキン層17は、フィラーが少なくエポキシが多く存在し、他の部分より熱伝導率が低い。そこで、本実施の形態7では、二回目のトランスファー成形工程後に、ヒートシンクに接する薄肉成形部8bの表面のスキン層17を、レーザー処理や機械研磨により削り、除去するものである。
本実施の形態5によれば、上記実施の形態1と同様の効果に加え、薄肉成形部8bの表面のスキン層17を除去するようにしたので、さらに放熱性に優れた半導体装置が得られる。
実施の形態6.
図19は、本発明の実施の形態6に係る半導体装置の薄肉成形部を示す拡大断面図である。なお、本実施の形態6に係る半導体装置の全体構成は、上記実施の形態1と同様であるので、各要素の説明を省略する(図1参照)。また、本実施の形態6に係る半導体装置の製造方法は、上記実施の形態1と同様であるので説明を省略する。
本実施の形態6では、第二のモールド樹脂8として、熱伝導率がシリカ、アルミナ以上であり、ボロンナイトライド未満のフィラー18を含有する高放熱樹脂を用いている。また、フィラー18のフィラーカットポイント(最大フィラー径)を0.02mm〜0.15mmとし、薄肉成形部8bの厚さをフィラーカットポイントサイズの1.1倍〜2倍である0.022mm〜0.3mmとしたものである。
本実施の形態6によれば、上記実施の形態1と同様の効果に加え、フィラーとして高価なボロンナイトライドを用いずに、薄肉成形部8bの放熱性を向上させることが可能となり、安価な半導体装置が得られる。
実施の形態7.
図20は、本発明の実施の形態7に係る半導体装置を示す断面図、図21は、本実施の形態7に係る半導体装置の二回目のトランスファー成形工程を示す断面図である。本実施の形態7に係る半導体装置103は、上記実施の形態1に係る半導体装置100の変形例であり、全体的な構成は同じであるため、相違点のみを説明する。
本実施の形態7では、図21に示すように、二回目のトランスファー成形工程において、成形金型60の内部にヒートシンク19を設置し、第二のモールド樹脂8でリードフレーム2の放熱面2bを封止すると共に、薄肉成形部8bにヒートシンク19を接合する。この時、薄肉成形部8bに該当する空洞61へ流動した硬化前の第二のモールド樹脂8が接着剤を兼ねるため、ヒートシンク19を接着するためのグリース等の放熱部材が不要となる。
本実施の形態7によれば、上記実施の形態1と同様の効果に加え、薄肉成形部8bがヒートシンク19と直接接合されるため、放熱性がさらに向上する。また、二回目のトランスファー成形工程後、薄肉成形部8bにグリース等の放熱部材を介してヒートシンク19を接合する工程を省略することができる。
なお、上記実施の形態1〜実施の形態7に係る半導体装置では、リードフレーム2の実装面2aを実装部とし、その反対側の放熱面2bを放熱部としたが、実装部と放熱部はリードフレーム2の同じ面であっても良く、両面に放熱部を有する場合もある。その場合も、実装部を第一のモールド樹脂7により覆い、放熱部を覆う薄肉成形部とダイパッド間充填部を第二のモールド樹脂8により一体的に成形することにより、同様の効果を奏することができる。
上記実施の形態1〜実施の形態7に係る半導体装置の各構成要素、例えば半導体素子1、外部端子4、ワイヤ5、インナーリード6、ブリッジ実装品11等の形状、個数、及び配置は、特に限定されるものではなく、求められる機能に応じて適宜選択される。また、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (16)

  1. リードフレームの実装部に実装された半導体素子、前記実装部を封止する第一のモールド樹脂、前記実装部と対向する前記リードフレームの放熱部を封止する第二のモールド樹脂を備え、
    前記リードフレームの前記放熱部を覆う薄肉成形部と、前記リードフレームの離間された二つの領域の間の少なくとも一部に配置されるリードフレーム間充填部が、前記第二のモールド樹脂により一体的に成形されたことを特徴とする半導体装置。
  2. 前記第二のモールド樹脂は、トランスファー成形工程で用いられた成形金型のゲート内に残った樹脂の痕跡であるゲートブレイク跡を有し、前記リードフレーム間充填部は、前記ゲートブレイク跡に近接して配置されることを特徴とする請求項1記載の半導体装置。
  3. 前記リードフレーム間充填部が配置された前記リードフレームの側面の一部に、カエリを有することを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 前記リードフレーム間充填部は、前記第一のモールド樹脂との接合部の一部に凹部を有することを特徴とする請求項1から請求項3のいずれか一項に記載の半導体装置。
  5. 前記リードフレームの離間された二つの領域の間の少なくとも一部に、前記第一のモールド樹脂が充填され、前記二つの領域の間に充填された前記第一のモールド樹脂は、前記第二のモールド樹脂との接合面の一部に凹部を有することを特徴とする請求項1から請求項4のいずれか一項に記載の半導体装置。
  6. 前記リードフレームの離間された二つの領域を跨ぐように前記実装部にブリッジ実装された電子部品を備え、前記電子部品の直下に相当する前記第二のモールド樹脂に窪みが設けられ、前記窪みに前記第一のモールド樹脂が充填されたことを特徴とする請求項1から請求項5のいずれか一項に記載の半導体装置。
  7. 前記リードフレームとして、表面が粗化された金属めっきにより被膜された粗化金属めっきリードフレームを用いたことを特徴とする請求項1から請求項6のいずれか一項に記載の半導体装置。
  8. 前記リードフレームは、金属めっきにより被膜され、前記金属めっきの表面形状を鱗状に変形させた鱗状部を有することを特徴とする請求項1から請求項7のいずれか一項に記載の半導体装置。
  9. 前記第一のモールド樹脂は、トランスファー成形工程で用いられた成形金型のゲート内に残った樹脂の痕跡であるゲートブレイク跡を有し、前記鱗状部は、前記リードフレームの前記実装部の前記ゲートブレイク跡に近接する箇所に配置されることを特徴とする請求項8記載の半導体装置。
  10. 前記第二のモールド樹脂は、トランスファー成形工程で用いられた成形金型のゲート内に残った樹脂の痕跡であるゲートブレイク跡を有し、前記鱗状部は、前記リードフレームの前記放熱部の前記ゲートブレイク跡に近接する箇所に配置されることを特徴とする請求項8または請求項9に記載の半導体装置。
  11. 前記鱗状部は、前記リードフレームの前記実装部及び前記放熱部のいずれか一方または両方の外周部に配置されることを特徴とする請求項8から請求項10のいずれか一項に記載の半導体装置。
  12. 前記第二のモールド樹脂には、前記第一のモールド樹脂よりも熱伝導率が高い高放熱樹脂が用いられることを特徴とする請求項1から請求項11のいずれか一項に記載の半導体装置。
  13. 前記第一のモールド樹脂及び前記第二のモールド樹脂には、熱伝導率が3W/m・K〜12W/m・Kの高放熱樹脂が用いられることを特徴とする請求項1から請求項11のいずれか一項に記載の半導体装置。
  14. 前記第二のモールド樹脂は、最大径が0.02mm〜0.15mmのフィラーを含有し、前記薄肉成形部の厚さは、0.022mm〜0.3mmであることを特徴とする請求項1から請求項13のいずれか一項に記載の半導体装置。
  15. 前記薄肉成形部は、表面のスキン層が除去されていることを特徴とする請求項1から請求項14のいずれか一項に記載の半導体装置。
  16. 前記リードフレームの前記放熱部を覆う前記薄肉成形部に、ヒートシンクが直接接合されたことを特徴とする請求項1から請求項15のいずれか一項に記載の半導体装置。
JP2017512119A 2015-04-15 2015-04-15 半導体装置 Active JP6345342B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/061574 WO2016166835A1 (ja) 2015-04-15 2015-04-15 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016166835A1 true JPWO2016166835A1 (ja) 2017-06-08
JP6345342B2 JP6345342B2 (ja) 2018-06-20

Family

ID=57126630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017512119A Active JP6345342B2 (ja) 2015-04-15 2015-04-15 半導体装置

Country Status (4)

Country Link
US (1) US10312178B2 (ja)
EP (2) EP3285289A4 (ja)
JP (1) JP6345342B2 (ja)
WO (1) WO2016166835A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
EP3547509A4 (en) 2016-11-22 2020-01-29 Mitsubishi Electric Corporation ELECTRIC ROTATOR
DE102017120753B4 (de) * 2017-09-08 2021-04-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
DE102017120747B4 (de) 2017-09-08 2020-07-30 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
JP6877561B2 (ja) 2017-09-21 2021-05-26 三菱電機株式会社 半導体装置およびこれを備えた電力変換装置
US11837516B2 (en) 2018-09-06 2023-12-05 Mitsubishi Electric Corporation Semiconductor device
CN112805814A (zh) * 2018-10-16 2021-05-14 三菱电机株式会社 电力用半导体装置及其制造方法
US20200315023A1 (en) * 2019-03-25 2020-10-01 Intel Corporation Copper interface features for high speed interconnect applications
JP7404834B2 (ja) 2019-12-06 2023-12-26 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102580A (ja) * 1995-08-02 1997-04-15 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP2001007256A (ja) * 1999-06-22 2001-01-12 Mitsubishi Electric Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2002170911A (ja) * 2000-09-22 2002-06-14 Matsushita Electric Ind Co Ltd 熱伝導基板およびそれを用いた半導体モジュール
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2006140265A (ja) * 2004-11-11 2006-06-01 Denso Corp 半導体装置および半導体装置に用いるリードフレームの製造方法
US20080185697A1 (en) * 2007-02-06 2008-08-07 Chipmos Technologies (Bermuda) Ltd. Chip package structure and method of fabricating the same
JP2009302526A (ja) * 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228789B2 (ja) * 1992-07-11 2001-11-12 新光電気工業株式会社 樹脂用インサート部材の製造方法
JPH08222657A (ja) * 1995-02-17 1996-08-30 Hitachi Ltd 半導体集積回路装置
US6958535B2 (en) 2000-09-22 2005-10-25 Matsushita Electric Industrial Co., Ltd. Thermal conductive substrate and semiconductor module using the same
US6882048B2 (en) 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
US6611047B2 (en) * 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
EP2495775B1 (en) * 2009-10-29 2019-08-21 Nichia Corporation Light emitting diode device and method for manufacturing the same
JP6013709B2 (ja) 2010-06-08 2016-10-25 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5563918B2 (ja) * 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
WO2012111254A1 (ja) * 2011-02-15 2012-08-23 パナソニック株式会社 半導体装置及びその製造方法
JP6034876B2 (ja) * 2012-11-21 2016-12-07 株式会社高木化学研究所 フィラー高充填高熱伝導性材料、およびその製造方法、並びに組成物、塗料液、および成形品

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102580A (ja) * 1995-08-02 1997-04-15 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP2001007256A (ja) * 1999-06-22 2001-01-12 Mitsubishi Electric Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2002170911A (ja) * 2000-09-22 2002-06-14 Matsushita Electric Ind Co Ltd 熱伝導基板およびそれを用いた半導体モジュール
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2006140265A (ja) * 2004-11-11 2006-06-01 Denso Corp 半導体装置および半導体装置に用いるリードフレームの製造方法
US20080185697A1 (en) * 2007-02-06 2008-08-07 Chipmos Technologies (Bermuda) Ltd. Chip package structure and method of fabricating the same
JP2009302526A (ja) * 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法

Also Published As

Publication number Publication date
WO2016166835A1 (ja) 2016-10-20
EP3285289A4 (en) 2018-11-07
EP3929974A1 (en) 2021-12-29
JP6345342B2 (ja) 2018-06-20
US10312178B2 (en) 2019-06-04
US20180005920A1 (en) 2018-01-04
EP3285289A1 (en) 2018-02-21

Similar Documents

Publication Publication Date Title
JP6345342B2 (ja) 半導体装置
JP6266168B2 (ja) 半導体装置
US10163760B2 (en) Semiconductor device, semiconductor device manufacturing method and semiconductor device mounting structure
JP6150938B2 (ja) 半導体装置
CN108604578A (zh) 电力用半导体装置及其制造方法
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
CN106920781A (zh) 半导体封装体和用于形成半导体封装体的方法
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP6472568B2 (ja) 半導体装置の製造方法
JP4737138B2 (ja) 半導体装置及びその製造方法
JP4305424B2 (ja) 半導体装置及びその製造方法
JP7090716B2 (ja) 半導体装置
JP2017191807A (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP6869602B2 (ja) 半導体装置
JP2010010568A (ja) 回路装置
JP2017188513A (ja) 半導体装置
JP2009277959A (ja) 半導体装置及びその製造方法
JP2004207307A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180522

R151 Written notification of patent or utility model registration

Ref document number: 6345342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250