TWI463580B - Manufacturing method of semiconductor integrated circuit device - Google Patents

Manufacturing method of semiconductor integrated circuit device Download PDF

Info

Publication number
TWI463580B
TWI463580B TW097119567A TW97119567A TWI463580B TW I463580 B TWI463580 B TW I463580B TW 097119567 A TW097119567 A TW 097119567A TW 97119567 A TW97119567 A TW 97119567A TW I463580 B TWI463580 B TW I463580B
Authority
TW
Taiwan
Prior art keywords
wafer
integrated circuit
semiconductor integrated
circuit device
manufacturing
Prior art date
Application number
TW097119567A
Other languages
English (en)
Other versions
TW200913096A (en
Inventor
牧浩
橫森剛
大久保達行
Original Assignee
瑞薩科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007160922A external-priority patent/JP4864816B2/ja
Priority claimed from JP2007164820A external-priority patent/JP4945339B2/ja
Priority claimed from JP2008099965A external-priority patent/JP2009253060A/ja
Application filed by 瑞薩科技股份有限公司 filed Critical 瑞薩科技股份有限公司
Publication of TW200913096A publication Critical patent/TW200913096A/zh
Application granted granted Critical
Publication of TWI463580B publication Critical patent/TWI463580B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1126—Using direct fluid current against work during delaminating
    • Y10T156/1132—Using vacuum directly against work during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1944—Vacuum delaminating means [e.g., vacuum chamber, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Description

半導體積體電路裝置之製造方法
本發明係關於適用於半導體積體電路裝置(或是半導體裝置)之製造方法中的晶粒接合技術或晶片剝離技術(晶粒拾取技術)的有效技術。
在日本特開2005－322815號公報(專利文獻1)中揭示有：藉由凸狀之包含彈性的吸具接合，解除吸具之真空吸住，在形成大氣壓，而消除對晶片之吸著力的狀態下，使吸具上昇的晶粒接合技術。
在日本特開平10－004258號公報(專利文獻2)中揭示有：在固定晶片等之吸具中，於吸具之一側面形成貫穿孔，以防止固定時焊錫吸上的晶片固定技術。
在日本特開2006－165188號公報(專利文獻3)中揭示有：為了不使空隙殘留於薄膜晶片中，僅在包含彈性之吸具頂端橡膠晶片(硬度JIS－A60)的周邊設真空吸引孔，在晶片朝下凸出的狀態下進行晶粒接合的技術。
在日本特開2004－022995號公報(專利文獻4)或日本特開2005－150311號公報(專利文獻5)中揭示有：凸狀包含彈性之吸具。
在日本特開2005－093838號公報(專利文獻6)或美國專利公開2005－0061856號公報(專利文獻7)中揭示有：以個別之載台執行假壓著與主壓著的晶粒接合技術。
在日本特開2005－9166號公報(專利文獻8)或美國專利公 開2005－0200142號公報(專利文獻9)中揭示有：關於電子零件之固定器等的吸著噴嘴，藉由空氣流量感測器之檢測流量變化來檢測是否吸著了零件。
在日本特開2003－133791號公報(專利文獻10)、日本特開2004－23027號公報(專利文獻11)或日本特開2007－103777號公報(專利文獻12)中揭示有：電子零件之固定器等藉由吸著噴嘴吸著輸送電子零件時，藉由空氣流量感測器之檢測流量變化檢測零件是否正確被吸著。
在日本特開2004－186352號公報(專利文獻13)或美國專利公開2006－0252233號公報(專利文獻14)中揭示有：關於晶圓切割後之薄膜晶片的拾取，從切割膠帶之下方施加超音波振動，從上方藉由吸著具，從黏著片(切割膠帶)剝離晶片時，計測吸著具之吸著流量，以確認晶片是否從切割膠帶完全剝離而吸著於吸著具。
在日本特開2005－117019號公報(專利文獻15)或美國專利7115482號公報(專利文獻16)中揭示有：關於晶圓切割後之薄膜晶片的拾取，從切割膠帶之下方，以多階之頂出機構頂出晶片下面，從上方藉由吸著具而從黏著片(切割膠帶)剝離晶片。
[專利文獻1]日本特開2005－322815號公報[專利文獻2]日本特開平10－004258號公報[專利文獻3]日本特開2006－165188號公報[專利文獻4]日本特開2004－022995號公報[專利文獻5]日本特開2005－150311號公報 [專利文獻6]日本特開2005－093838號公報[專利文獻7]美國專利公開2005－0061856號公報[專利文獻8]日本特開2005－9166號公報[專利文獻9]美國專利公開2005－0200142號公報[專利文獻10]日本特開2003－133791號公報[專利文獻11]日本特開2004－23027號公報[專利文獻12]日本特開2007－103777號公報[專利文獻13]日本特開2004－186352號公報[專利文獻14]美國專利公開2006－0252233號公報[專利文獻15]日本特開2005－117019號公報[專利文獻16]美國專利7115482號公報
半導體積體電路裝置之製造步驟中，在組合步驟中之切割後的晶片拾取步驟或是晶粒接合步驟，減低因急速之晶片薄膜化造成拾取不良或晶粒接合步驟不良成為重要問題。特別是經本申請案發明人檢討結果，晶片周邊部因剝離動作而彎曲，極可能引起晶片破裂及缺口，此外，顯然無法忽視晶粒接合時因吸具之真空吸著而發生空隙。本申請案之發明係為了解決此等問題者。
本發明之目的為提供一種可靠性高之半導體積體電路裝置的製造程序。
本發明之前述以及其他目的與新型特徵從本說明書之內容及附圖即可明瞭。
本申請案中揭示之發明中，代表性者的概要簡單說明如下。
亦即，本申請案之一個發明，係在從切割膠帶(黏著膠帶)等以吸引具真空吸著晶片而剝離情況下，藉由監控吸引具之真空吸著系統的流量，來監視晶片從黏著膠帶完全剝離以前的晶片彎曲狀態者。
此外，本申請案之其他一個發明，係在從切割膠帶(黏著膠帶)等以吸引具真空吸著晶片而剝離情況下，或是以吸具真空吸著晶片而晶粒接合情況下，早期解除吸引具之真空吸著，以避免晶粒接合時因真空吸著晶片造成彎曲狀態而發生空隙等者。
本申請案中揭示之發明中，藉由代表性者而獲得之效果簡單說明如下。
亦即，一個發明中，由於可藉由監控吸引具之真空吸著系統的流量，來監視晶片從黏著膠帶完全剝離以前之晶片的彎曲狀態，因此可提供破裂及缺口少之拾取程序。
此外，其他一個發明中，因為係在以吸具真空吸著晶片進行晶粒接合情況下，早期解除吸引具之真空吸著，而在大氣壓狀態下掉落，所以可提供發生之空隙少的晶粒接合程序。
 [實施形態之概要]
首先，就本申請案中所揭示之發明的代表性之實施形態說明其概要。
1.包含以下步驟之半導體積體電路裝置的製造方法：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；(b)在以吸著具真空吸著前述複數個晶片內之第1晶片的表面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；就此，前述步驟(b)包含以下之下位步驟：(b1)藉由計測前述吸著具之真空吸著系統的流量，以監控前述第1晶片從前述黏著膠帶完全剝離以前之前述第1晶片的彎曲狀態之步驟。
2.如前述第1項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b2)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或中斷的步驟；及(b3)使前述剝離動作中斷情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述剝離動作之步驟。
3.如前述第1或2項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b4)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或減速之步驟；及 (b5)使前述剝離動作減速情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再加速之步驟。
4.如前述第1至3項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b6)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作後退之步驟。
5.如前述第1至4項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b7)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作減速之步驟。
6.如前述第1至5項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b8)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及(b9)前述下位步驟(b8)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
7.如前述第1至6項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b10)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及 (b11)前述下位步驟(b10)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
8.如前述第1至7項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b12)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及(b13)前述下位步驟(b12)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
9.如前述第1至8項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b14)使形成前述下部基座之主要部分的頂出區塊與前述吸著具一起上昇之步驟；(b15)前述下位步驟(b14)之後，前述頂出區塊及前述吸著具之內，僅使前述頂出區塊下降至前述第1晶片之前述彎曲狀態超過容許範圍的步驟；及(b16)前述下位步驟(b15)之後，依據前述下位步驟(b1)之監控資訊，繼續前述頂出區塊之下降，或是使前述頂出區塊上昇至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
10.如前述第1至9項中任一項之半導體積體電路裝置的 製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b17)使形成前述下部基座之主要部分的頂出區塊與前述吸著具一起上昇之步驟；(b18)前述下位步驟(b17)之後，前述頂出區塊及前述吸著具之內，僅使前述頂出區塊下降至前述第1晶片之前述彎曲狀態超過容許範圍的步驟；及(b19)前述下位步驟(b18)之後，依據前述下位步驟(b1)之監控資訊，繼續前述頂出區塊之下降，或是使前述頂出區塊待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
11.如前述第1至10項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b20)使形成前述下部基座之主要部分的頂出區塊與前述吸著具一起上昇之步驟；(b21)前述下位步驟(b20)之後，前述頂出區塊及前述吸著具之內，僅使前述頂出區塊下降至前述第1晶片之前述彎曲狀態超過容許範圍的步驟；及(b22)前述下位步驟(b21)之後，依據前述下位步驟(b1)之監控資訊，繼續前述頂出區塊之下降，或是使前述頂出區塊之下降減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
12.如前述第1至11項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b23)在前述第1晶片之前述彎曲狀態超過容許範圍之 前，以與前述第1晶片之重疊減少的方式，使形成前述下部基座之主要部分的滑板滑動之步驟；及(b24)依據前述下位步驟(b1)之監控資訊，使前述滑板待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
13.如前述第1至12項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b25)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或中斷之步驟；及(b26)使前述剝離動作中斷情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再度開始，或是在前述第1晶片之前述彎曲狀態在到達前述容許範圍內為止，使前述剝離動作後退之步驟。
14.如前述第1至13項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b27)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或減速之步驟；及(b28)使前述剝離動作減速情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再加速，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作後退之步驟。
15.如前述第1至14項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b29)在前述第1晶片之前述彎曲狀態超過容許範圍前， 使前述吸著具上昇之步驟；(b30)前述下位步驟(b29)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟；及(b31)在使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟。
16.如前述第1至15項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b32)使形成前述下部基座之主要部分的頂出區塊與前述吸著具一起上昇之步驟；(b33)前述步驟(b32)之後，前述頂出區塊及前述吸著具之內，僅使前述頂出區塊下降至前述第1晶片之前述彎曲狀態超過容許範圍的步驟；(b34)前述下位步驟(b33)之後，依據前述下位步驟(b1)之監控資訊，繼續前述頂出區塊之下降，或是使前述頂出區塊待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟；及(b35)在使前述頂出區塊待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，使前述頂出區塊之下降再度開始，或是 使前述頂出區塊上昇至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟。
17.如前述第1至16項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b36)在前述第1晶片之前述彎曲狀態超過容許範圍之前，使前述吸著具上昇之步驟；(b37)前述下位步驟(b36)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟；及(b38)在使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟。
18.如前述第1至17項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b39)使形成前述下部基座之主要部分的頂出區塊與前述吸著具一起上昇之步驟；(b40)前述步驟(b39)之後，前述頂出區塊及前述吸著具之內，僅使前述頂出區塊下降至前述第1晶片之前述彎曲狀態超過容許範圍的步驟；(b41)前述下位步驟(b40)之後，依據前述下位步驟(b1)之監控資訊，繼續前述頂出區塊之下降，或是使前述頂出區 塊之下降減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟；及(b42)在使前述頂出區塊待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，使前述頂出區塊之下降再度開始，或是使前述頂出區塊上昇至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟。
19.如前述第1至18項中任一項之半導體積體電路裝置的製造方法，其中在前述第1晶片之前述背面預先形成有晶粒接合用接著劑層。
20.包含以下步驟之半導體積體電路裝置的製造方法：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；(b)在以吸著具真空吸著前述複數個晶片內之第1晶片的表面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；就此，前述步驟(b)包含以下之下位步驟：(b1)藉由計測前述吸著具之真空吸著系統的流量，以監控前述第1晶片從前述黏著膠帶完全剝離以前之前述第1晶片的彎曲狀態之步驟；(b2)依據前述下位步驟(b1)之監控資訊，決定前述剝離動作之最佳速度(須對以後之晶片適用的速度)的步驟； 就此，前述半導體積體電路裝置之製造方法進一步包含以下之步驟：(c)前述步驟(b)之後，在以吸著具真空吸著前述複數個晶片內之第2晶片的表面，且將前述第2晶片之前述背面的前述黏著膠帶真空吸著於下部基座的上面之狀態，藉由以前述最佳速度執行前述剝離動作，而使前述黏著膠帶從前述第2晶片之前述背面剝離的步驟。
21.如前述第20項之半導體積體電路裝置之製造方法，其中前述第1晶片係非製品晶片(亦可為製品晶片)。
22.如前述第20項之半導體積體電路裝置之製造方法，其中前述第2晶片係製品晶片。
23.如前述第20至22項中任一項之半導體積體電路裝置之製造方法，其中在前述第1晶片及前述第2晶片之前述背面預先形成有晶粒接合用接著劑層。
24.包含以下步驟之半導體積體電路裝置的製造方法：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；(b)在以吸著具真空吸著前述複數個晶片內之第1晶片的表面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；就此，前述步驟(b)包含以下之下位步驟：(b1)藉由計測前述吸著具之真空吸著系統的流量，以監 控前述第1晶片從前述黏著膠帶完全剝離以前之前述第1晶片的彎曲狀態之步驟；(b2)使形成前述下部基座之主要部分的頂出區塊與前述吸著具一起上昇之步驟；(b3)依據前述下位步驟(b1)之監控資訊，決定前述頂出區塊之最佳上昇高度的步驟；就此，前述半導體積體電路裝置之製造方法進一步包含以下之步驟：(c)前述步驟(b)之後，在以吸著具真空吸著前述複數個晶片內之第2晶片的表面，且將前述第2晶片之前述背面的前述黏著膠帶真空吸著於下部基座的上面之狀態，以前述最佳上昇高度之程度，使前述頂出區塊上昇之步驟。
25.如前述第24項之半導體積體電路裝置之製造方法，其中前述第1晶片係非製品晶片(亦可為製品晶片)。
26.如前述第24項之半導體積體電路裝置之製造方法，其中前述第2晶片係製品晶片。
27.如前述第24至26項中任一項之半導體積體電路裝置之製造方法，其中在前述第1晶片及前述第2晶片之前述背面預先形成有晶粒接合用接著劑層。
28.包含以下步驟之半導體積體電路裝置的製造方法：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；(b)在以吸著具真空吸著前述複數個晶片內之第1晶片的 表面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；就此，前述步驟(b)包含以下之下位步驟：(b1)藉由計測前述吸著具之真空吸著系統的流量，以監控前述第1晶片從前述黏著膠帶完全剝離以前之前述第1晶片的彎曲狀態之步驟；(b2)在前述第1晶片之前述彎曲狀態超過容許範圍之前，使形成前述下部基座之主要部分的滑板，以與前述第1晶片之重疊減少的方式而滑動之步驟；(b3)依據前述下位步驟(b1)之監控資訊，決定前述滑板之最佳滑動速度的步驟；就此，前述半導體積體電路裝置之製造方法進一步包含以下之步驟：(c)前述步驟(b)之後，在以吸著具真空吸著前述複數個晶片內之第2晶片的表面，且將前述第2晶片之前述背面的前述黏著膠帶真空吸著於下部基座的上面之狀態，以前述最佳滑動速度，使前述滑板以與前述第2晶片之重疊減少的方式而滑動，而使前述黏著膠帶從前述第2晶片之前述背面剝離的步驟。
29.如前述第28項之半導體積體電路裝置之製造方法，其中前述第1晶片係非製品晶片(亦可為製品晶片)。
30.如前述第29項之半導體積體電路裝置之製造方法，其中前述第2晶片係製品晶片。
31.如前述第28至30項中任一項之半導體積體電路裝置之製造方法，其中在前述第1晶片及前述第2晶片之前述背面預先形成有晶粒接合用接著劑層。
繼續，就本申請案所揭示之其他發明的代表性之實施形態說明概要。
1.包含以下步驟之半導體積體電路裝置之製造方法：(a)將複數個晶片供給至晶片處理裝置之晶片拾取部的步驟；(b)在將前述晶片拾取部之前述複數個晶片內的第1晶片之表面，真空吸著於吸著具之橡膠晶片下面的狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉送的步驟；(c)前述步驟(b)之後，主要在藉由與前述橡膠晶片的前述下面之間的物理吸著(或是不使用真空源之吸著，以下相同)，而保持前述第1晶片之前述表面的狀態，使前述第1晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；及(d)前述步驟(c)後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟。
2.如前述第1項之半導體積體電路裝置之製造方法，係在前述步驟(c)至(d)中關閉真空吸著(不使用真空吸著之吸 著，亦即不使用真空源之吸著，以下相同)。
3.如前述第1或2項之半導體積體電路裝置之製造方法，其中前述橡膠晶片在中央部包含真空吸引孔(未必需要在中央部包含真空吸引孔。不利用洩漏檢測時，亦可僅為周邊一列。即使檢測洩漏時，至少包含與中心之距離不同的數群之真空吸引孔即可。以下相同)。
4.如前述第1至3項中任一項之半導體積體電路裝置之製造方法，其中前述步驟(b)包含以下之下位步驟：(b1)使前述第1晶片以第1速度朝向前述佈線基板之前述上面而下降的步驟；及(b2)緊接著前述步驟(b1)，使前述第1晶片，以比前述第1速度緩慢的第2速度朝向前述佈線基板之前述上面下降的步驟；再者，前述步驟(c)包含以下之下位步驟：(c1)使前述第1晶片在掉落之前，以前述第2速度朝向前述佈線基板之前述上面下降之步驟。
5.如前述第1至4項中任一項之半導體積體電路裝置之製造方法，其中前述橡膠晶片將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
6.如前述第1至4項中任一項之半導體積體電路裝置之製造方法，其中前述橡膠晶片將彈性體作為主要之構成要素，其硬度為15以上，且未達55。
7.如前述第1至4項中任一項之半導體積體電路裝置之製造方法，其中前述橡膠晶片將彈性體作為主要之構成要 素，其硬度為20以上，且未達40。
8.如前述第1至7項之半導體積體電路裝置之製造方法，其中前述彈性體係熱硬化性彈性體。
9.如前述第1至8項中任一項之半導體積體電路裝置之製造方法，其中前述彈性體係矽系彈性體。
10.如前述第1至9項中任一項之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
11.如前述第1至10項中任一項之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟：(e)在前述步驟(b)之前，從在黏著膠帶上固定其背面之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
12.包含以下步驟之半導體積體電路裝置的製造方法：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；(b)在將前述複數個晶片內之第1晶片表面真空吸著於吸著具的橡膠晶片之下面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；就此，前述橡膠晶片將彈性體作為主要之構成要素，其硬度為15以上，且未達55。
13.如前述第12項之半導體積體電路裝置之製造方法，其中前述硬度為20以上，且未達40。
14.如前述第12或13項之半導體積體電路裝置之製造方 法，其中前述彈性體係熱硬化性彈性體。
15.如前述第12至14項中任一項之半導體積體電路裝置之製造方法，其中前述彈性體係矽系彈性體。
16.包含以下步驟之半導體積體電路裝置之製造方法：(a)將複數個晶片供給至晶片處理裝置之晶片拾取部的步驟；(b)在將前述晶片拾取部之前述複數個晶片內的第1晶片之表面，真空吸著於吸著具之橡膠晶片下面的狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉送的步驟；(c)前述步驟(b)之後，主要在將前述第1晶片之前述表面吸著於前述橡膠晶片之前述下面的狀態，使前述第1晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；及(d)前述步驟(c)後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟；就此，前述橡膠晶片將彈性體作為主要之構成要素，其硬度為15以上，且未達55。
17.如前述第16項之半導體積體電路裝置之製造方法，其中前述彈性體之硬度為20以上，且未達40。
18.如前述第16或17項之半導體積體電路裝置之製造方 法，其中前述彈性體係熱硬化性彈性體。
19.如前述第16至18項中任一項之半導體積體電路裝置之製造方法，其中前述彈性體係矽系彈性體。
20.如前述第16至19項中任一項之半導體積體電路裝置之製造方法，其中在前述吸著具本體內之真空吸引系統中設置洩漏孔，在經由其而洩漏之狀態進行真空吸著。
21.如前述第16至20項中任一項之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
22.如前述第16至21項中任一項之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟：(e)在前述步驟(b)之前，從在黏著膠帶上固定其背面之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
23.包含以下步驟之半導體積體電路裝置的製造方法：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置之晶粒接合部的步驟；(b)在將前述複數個晶片內之第1晶片表面真空吸著於吸著具的橡膠晶片之下面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；(c)前述步驟(b)之後，在將前述第1晶片之前述表面吸著於前述吸著具之前述橡膠晶片的前述下面之狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉送的步驟； (d)前述步驟(c)之後，在將前述第1晶片之前述表面吸著於前述橡膠晶片之前述下面的狀態，使前述第1晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；及(e)前述步驟(d)後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟；就此，前述橡膠晶片將彈性體作為主要之構成要素，其硬度為15以上，且未達55。
24.如前述第23項之半導體積體電路裝置之製造方法，其中前述硬度為20以上，且未達40。
25.如前述第23或24項之半導體積體電路裝置之製造方法，其中前述彈性體係熱硬化性彈性體。
26.如前述第23至25項中任一項之半導體積體電路裝置之製造方法，其中前述彈性體係矽系彈性體。
27.如前述第23至26項中任一項之半導體積體電路裝置之製造方法，其中在前述吸著具本體內之真空吸引系統中設置洩漏孔，在經由其而洩漏之狀態進行真空吸著。
28.如前述第23至27項中任一項之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
29.如前述第23至28項中任一項之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟： (e)在前述步驟(b)之前，從在黏著膠帶上固定其背面之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
30.包含以下步驟之半導體積體電路裝置之製造方法：(a)將複數個晶片供給至晶片處理裝置之晶片拾取部的步驟；(b)在將前述晶片拾取部之前述複數個晶片內的第1晶片之表面，真空吸著於吸著具之橡膠晶片下面的狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉送的步驟；(c)前述步驟(b)之後，在將前述第1晶片之前述表面吸著於前述橡膠晶片之前述下面的狀態，使前述第1晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；及(d)前述步驟(c)後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片經由前述第1晶片之前述背面與前述佈線基板之前述上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟；就此，前述橡膠晶片在中央部包含真空吸著孔，並且將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
31.如前述第30項之半導體積體電路裝置之製造方法，其中前述彈性體係熱硬化性彈性體。
32.如前述第30或31項之半導體積體電路裝置之製造方 法，其中前述彈性體係矽系彈性體。
33.如前述第30至32項中任一項之半導體積體電路裝置之製造方法，其中在前述吸著具本體內之真空吸引系統中設置洩漏孔，在經由其而洩漏之狀態進行真空吸著。
34.如前述第30至33項中任一項之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
35.如前述第30至34項中任一項之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟：(e)在前述步驟(b)之前，從在黏著膠帶上固定其背面之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
36.如前述第30至35項中任一項之半導體積體電路裝置之製造方法，其中前述步驟(c)中之對前述橡膠晶片之前述下面的吸著，主要係藉由物理吸著。
37.如前述第30至36項中任一項之半導體積體電路裝置之製造方法，在前述步驟(c)至(d)中係關閉真空吸著。
38.包含以下步驟之半導體積體電路裝置之製造方法：(a)將複數個晶片供給至晶片處理裝置之晶片拾取部的步驟；(b)在將前述晶片拾取部之前述複數個晶片內的第1晶片之表面，真空吸著於吸著具之橡膠晶片下面的狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉送的步驟；(c)前述步驟(b)之後，主要在將前述第1晶片之前述表面吸著於前述橡膠晶片之前述下面的狀態，使前述第1晶片 之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；及(d)前述步驟(c)後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟；就此，在前述吸著具本體內之真空吸引系統中設置洩漏孔，在經由其而洩漏之狀態進行真空吸著。
39.如前述第38項之半導體積體電路裝置之製造方法，其中前述橡膠晶片在中央部包含真空吸著孔，並且將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
40.如前述第38或39項之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
41.如前述第38至40項中任一項之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟：(e)在前述步驟(b)之前，從在黏著膠帶上固定其背面之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
42.如前述第38至41項中任一項之半導體積體電路裝置之製造方法，其中前述步驟(c)中之對前述橡膠晶片之前述下面的吸著，主要係藉由物理吸著。
43.如前述第38至42項中任一項之半導體積體電路裝置之製造方法，在前述步驟(c)至(d)中係關閉真空吸著。
44.包含以下步驟之半導體積體電路裝置之製造方法： (a)將複數個晶片供給至晶片處理裝置之晶片拾取部的步驟；(b)在將前述晶片拾取部之前述複數個晶片內的第1晶片之表面，真空吸著於吸著具之橡膠晶片下面的狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉送的步驟；(c)前述步驟(b)之後，主要在將前述第1晶片之前述表面藉由與前述橡膠晶片之前述下面之間的物理吸著而保持之狀態，使前述第1晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；(d)前述步驟(c)後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟；(e)在將前述晶片拾取部之前述複數個晶片內的第2晶片表面真空吸著於前述吸著具之前述橡膠晶片的下面之狀態，將前述第2晶片朝向前述晶片處理裝置之前述晶粒接合部而轉送的步驟；(f)前述步驟(e)之後，主要在將前述第2晶片之前述表面藉由與前述橡膠晶片之前述下面之間的物理吸著而保持之狀態，使前述第2晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之前述上面的步驟；(g)前述步驟(f)後，藉由將前述第2晶片之前述表面在前 述橡膠晶片之前述下面加壓於下方，而將前述第2晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的前述接著構件層，而固定於前述佈線基板的前述上面之步驟；及(h)前述步驟(g)之後，將前述第1及第2晶片的前述表面側一起藉由與前述吸具不同之構件加壓，而進行與前述佈線基板之前述上面的熱壓著之步驟。
45.如前述第44項之半導體積體電路裝置之製造方法，其中前述橡膠晶片在中央部包含真空吸著孔，並且將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
46.如前述第44或45項之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
47.如前述第44至46項中任一項之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟：(e)在前述步驟(b)之前，從在黏著膠帶上固定其背面之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
48.如前述第44至47項中任一項之半導體積體電路裝置之製造方法，其中前述步驟(c)及(f)中之對前述橡膠晶片之前述下面的吸著，主要係藉由物理吸著。
49.如前述第44至48項中任一項之半導體積體電路裝置之製造方法，在前述步驟(c)至(d)，及(f)至(g)中係關閉真空吸著。
50.如前述第44及46至49項中任一項之半導體積體電路裝置之製造方法，其中前述橡膠晶片係將彈性體作為主要 之構成要素，其硬度為10以上，且未達70。
其次，就本申請案中所揭示之發明的其他實施形態說明概要。
51.包含以下步驟之半導體積體電路裝置的製造方法：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；(b)在將前述複數個晶片內之第1晶片的表面真空吸著於吸著具的橡膠晶片之下面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；就此，前述步驟(b)包含以下之下位步驟：(b1)藉由計測前述吸著具之真空吸著系統的流量，以監控前述第1晶片從前述黏著膠帶完全剝離以前之前述第1晶片的彎曲狀態之步驟，再者，就此前述橡膠晶片係將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
52.如前述第51項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b2)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或中斷的步驟；及(b3)使前述剝離動作中斷情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述剝離動作之步驟。
53.如前述第51或52項之半導體積體電路裝置的製造方 法，其中前述步驟(b)進一步包含以下之下位步驟：(b4)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或減速之步驟；及(b5)使前述剝離動作減速情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再加速之步驟。
54.如前述第51至53項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b6)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作後退之步驟。
55.如前述第51至54項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b7)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作減速之步驟。
56.如前述第51至55項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b8)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及(b9)前述下位步驟(b8)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具下降 至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
57.如前述第51至56項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b10)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及(b11)前述下位步驟(b10)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
58.如前述第51至57項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b12)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及(b13)前述下位步驟(b12)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
59.如前述第51至58項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b14)使形成前述下部基座之主要部分的頂出區塊與前 述吸著具一起上昇之步驟；(b15)前述下位步驟(b14)之後，前述頂出區塊及前述吸著具之內，僅使前述頂出區塊下降至前述第1晶片之前述彎曲狀態超過容許範圍的步驟；及(b16)前述下位步驟(b15)之後，依據前述下位步驟(b1)之監控資訊，繼續前述頂出區塊之下降，或是使前述頂出區塊上昇至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
60.如前述第51至59項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b17)使形成前述下部基座之主要部分的頂出區塊與前述吸著具一起上昇之步驟；(b18)前述下位步驟(b17)之後，前述頂出區塊及前述吸著具之內，僅使前述頂出區塊下降至前述第1晶片之前述彎曲狀態超過容許範圍的步驟；及(b19)前述下位步驟(b18)之後，依據前述下位步驟(b1)之監控資訊，繼續前述頂出區塊之下降，或是使前述頂出區塊待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
61.如前述第51至60項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b20)使形成前述下部基座之主要部分的頂出區塊與前 述吸著具一起上昇之步驟；(b21)前述下位步驟(b20)之後，前述頂出區塊及前述吸著具之內，僅使前述頂出區塊下降至前述第1晶片之前述彎曲狀態超過容許範圍的步驟；及(b22)前述下位步驟(b21)之後，依據前述下位步驟(b1)之監控資訊，繼續前述頂出區塊之下降，或是使前述頂出區塊之下降減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
62.如前述第51至61項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b23)在前述第1晶片之前述彎曲狀態超過容許範圍之前，以與前述第1晶片之重疊減少的方式，使形成前述下部基座之主要部分的滑板滑動之步驟；及(b24)依據前述下位步驟(b1)之監控資訊，使前述滑板待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
63.如前述第51至62項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b25)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或中斷之步驟；及(b26)使前述剝離動作中斷情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再度開始，或是在前述 第1晶片之前述彎曲狀態在到達前述容許範圍內為止，使前述剝離動作後退之步驟。
64.如前述第51至63項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b27)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或減速之步驟；及(b28)使前述剝離動作減速情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再加速，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作後退之步驟。
65.如前述第51至64項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b29)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；(b30)前述下位步驟(b29)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟；及(b31)在使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態達前述容許 範圍內為止之步驟。
66.如前述第51至65項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b32)使形成前述下部基座之主要部分的頂出區塊與前述吸著具一起上昇之步驟；(b33)前述步驟(b32)之後，前述頂出區塊及前述吸著具之內，僅使前述頂出區塊下降至前述第1晶片之前述彎曲狀態超過容許範圍的步驟；(b34)前述下位步驟(b33)之後，依據前述下位步驟(b1)之監控資訊，繼續前述頂出區塊之下降，或是使前述頂出區塊待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟；及(b35)在使前述頂出區塊待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，使前述頂出區塊之下降再度開始，或是使前述頂出區塊上昇至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟。
67.如前述第51至66項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b36)在前述第1晶片之前述彎曲狀態超過容許範圍之前，使前述吸著具上昇之步驟；(b37)前述下位步驟(b36)之後，依據前述下位步驟(b1)之 監控資訊，繼續前述吸著具之上昇，或是使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟；及(b38)在使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟。
68.如前述第51至67項中任一項之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b39)使形成前述下部基座之主要部分的頂出區塊與前述吸著具一起上昇之步驟；(b40)前述步驟(b39)之後，前述頂出區塊及前述吸著具之內，僅使前述頂出區塊下降至前述第1晶片之前述彎曲狀態超過容許範圍的步驟；(b41)前述下位步驟(b40)之後，依據前述下位步驟(b1)之監控資訊，繼續前述頂出區塊之下降，或是使前述頂出區塊之下降減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟；及(b42)在使前述頂出區塊待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，使前述頂出區塊之下降再度開始，或是使前述頂出區塊上昇至前述第1晶片之前述彎曲狀態在容 許範圍內為止之步驟。
69.如前述第51至68項中任一項之半導體積體電路裝置的製造方法，其中在前述第1晶片之前述背面預先形成有晶粒接合用接著劑層。
70.如前述第51至69項中任一項之半導體積體電路裝置的製造方法，其中前述彈性體之硬度為15以上，且未達55。
71.如前述第51至69項中任一項之半導體積體電路裝置的製造方法，其中前述彈性體之硬度為20以上，且未達40。
繼續，就本申請案中所揭示之另外其他發明的代表性實施形態說明概要。
1.包含以下步驟之半導體積體電路裝置的製造方法：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；(b)在將前述複數個晶片內之第1晶片的表面真空吸著於吸著具之橡膠晶片下面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；就此，前述橡膠晶片係將彈性體作為主要之構成要素，且包含以下之部分：(i)包含中心部分之橡膠晶片主要部；(ii)在前述橡膠晶片主要部之周邊部，且從前述橡膠晶 片主要部之上面貫穿至下面的複數個真空吸引孔；(iii)係前述橡膠晶片主要部之周邊的環狀部分，且厚度比前述橡膠晶片主要部薄之橡膠晶片周邊部。
2.如前述第1項之半導體積體電路裝置之製造方法，其中前述橡膠晶片進一步包含以下之部分：(iv)在前述橡膠晶片周邊部之下面，且與前述複數個真空吸引孔連結之單一或複數個真空吸引溝。
3.如前述第1或2項之半導體積體電路裝置之製造方法，其中前述橡膠晶片進一步包含以下之部分：(v)前述橡膠晶片周邊部在前述橡膠晶片主要部之前述下面側。
4.如前述第1至3項中任一項之半導體積體電路裝置之製造方法，其中前述橡膠晶片進一步包含以下之部分：(vi)在前述橡膠晶片周邊部之上面與下面之間有環狀之溝。
5.如前述第1至4項中任一項之半導體積體電路裝置之製造方法，其中前述橡膠晶片之硬度為10以上，且未達70。
6.如前述第1至4項中任一項之半導體積體電路裝置之製造方法，其中前述橡膠晶片之硬度為15以上，且未達55。
7.如前述第1至4項中任一項之半導體積體電路裝置之製造方法，其中前述橡膠晶片之硬度為25以上，且未達65。
8.如前述第1至7項中任一項之半導體積體電路裝置之製造方法，其中在前述步驟(b)之前述第1晶片從前述黏著膠帶的剝離，係藉由前述下部基座內之前述第1晶片的正下 方部分朝向前述第1晶片頂出而進行。
9.如前述第1至7項中任一項之半導體積體電路裝置之製造方法，其中在前述步驟(b)之前述第1晶片從前述黏著膠帶的剝離，係藉由前述下部基座內之前述第1晶片的正下方部分從前述第1晶片之下方向側方退開而進行。
[本申請案中之記載形式、基本用語及用法的說明]
1.本申請案中，實施形態之記載，依需要，在權宜上亦有時分成複數個部分作記載，不過，除了特別明示並非如此之情況外，此等並非相互獨立之個體者，不論記載之前後，均係單一之例的各部分，其一方係另一方之一部分詳細或一部分或全部的變形例等。此外，原則上，同樣之部分省略重複。此外，實施形態中之各構成要素除特別明示並非如此之情況、理論上限定於其數量之情況及從文脈上顯然並非如此之情況外，並非係必須者。
2.同樣地，實施形態等之記載中，就材料、組成等，即使稱為「由A構成之X」等，除了特別明示並非如此之情況及從文脈上顯然並非如此之情況外，並非係排除將A以外之要素作為主要之構成要素的一個者。如就成分而言，係「包含A作為主要成分之X」等的意思。如即使稱為「矽構件」等，並非限定於純粹之矽者，當然係亦包含其包含：矽鍺合金、其他以矽為主要成分之多元合金、及其他添加物等的構件者。
3.同樣地，關於圖形、位置、屬性等，係作適合之例示，不過，除了特別明示並非如此之情況及從文脈上顯然 並非如此之情況外，嚴格而言，當然並非限定於其者。
4.再者，提及數值、數量時，亦除了特別明示並非如此之情況、理論上限定於其數量之情況及從文脈上顯然並非如此之情況外，亦可為超過其特定數值之數值，亦可為未達其特定之數值的數值。
5.稱為「晶圓」時，通常係指將半導體積體電路裝置(半導體裝置、電子裝置亦同)形成於其上的單結晶矽晶圓，不過，當然亦包含磊晶晶圓、絕緣基板與半導體層等復合晶圓等。
6.稱為「晶片」或「晶粒」時，一般而言係指晶圓分割步驟(刀片切割、雷射切割及其他造粒步驟)後而完全分離者，不過，本申請案權宜上就分離前之晶片領域亦以相同用語來表示。如所謂DBG(研磨前切割)程序係在半厚度切割後研磨，最後分離成晶片，以其狀態將晶片背面附著於保持用之黏著膠帶後進入剝離步驟。包含此種情況，如「晶圓」被分離時，嚴格而言並非已成為晶圓，晶片等亦被分離之前，係晶片區域，而並非晶片，不過，由於何時被分離取決於各個程序，因此不論分離之前後，包括此等而稱為「晶圓」、「晶片」或「晶粒」。
7.稱為「佈線基板」時，一般而言係指有機佈線基板、陶瓷佈線基板，除引導框架等之外，其他之晶片、晶圓及其他薄膜狀積體電路裝置。亦即，近年來廣泛採用在晶片上以接著劑堆疊數十片晶片的疊層技術，本申請案所揭示之發明包含此等而適用於廣的範圍。
8.「下部基座」一般而言亦稱為「吸著塊」，係形成「晶片處理裝置」之晶片剝離機構的中心，將固定於黏著片之晶圓(大致維持原本晶圓時之二維配置，而固定於黏著片之晶片群)藉由真空吸著黏著片而位置固定者。此外，其中央部，某個裝置係「頂出區塊」，其他裝置係「滑板」。「下部基座」由前述中央部與周邊部構成，周邊部有吸著固定拾取對象晶片之周邊的晶片及黏著膠帶的作用。中央部與周邊部均成為通過吸著孔及間隙而真空吸引的構造，除對準之外，幾乎始終係吸引狀態。
9.「吸著具」先前係由金屬(不銹鋼等)、陶瓷、聚合物等之一體者構成，本申請案主要處理之薄膜晶圓或薄膜晶片(主要為厚度係150微米以下，特別是100微米以下)用時，以晶片上不致產生裂紋等之方式，而由直接接觸於晶片之彈性體等以聚合物作為主要之構成要素的橡膠晶片與保持其之吸著具本體或橡膠晶片保持器而構成。橡膠晶片一般而言將氟橡膠、丁腈橡膠、矽橡膠等之熱硬化性彈性體，或是熱可塑性彈性體等之彈性聚合物材料作為主要之構成要素。另外，具體地說明時，係將下部基座周邊部(假設其係不移動者)作為基準而進行吸具及頂出區塊的上下移動，不過此在原理上考慮相對之運動。
10.橡膠晶片之硬度按照國際標準化機構ISO規格7619硬度計型式A(美國規格肖氏A；JIS K 6253)來表示。
11.關於橡膠晶片，稱為「環狀」時，其概略形狀或外部、內部輪廓形狀不限定於圓形及橢圓形，當然亦包含正 方形、長方形、除去此等之角的圖形、及類似於此等之其他形狀。
[實施形態之詳細內容]
就實施形態進一步詳述。各圖中同一或同樣之部分以同一或類似之符號或參考編號來顯示，原則上不重複作說明。
另外，就監控吸具之真空系統流量來控制剝離動作的技術，詳細說明於本案發明人之日本專利申請編號第2007－160922號(申請專利日期：2007.6.19)。
1.全體程序、裝置說明(主要為圖1至30)
本實施形態係適用於在佈線基板上組裝晶片之半導體封包的製造者，並使用圖1~圖29，按照步驟順序說明其製造方法。
另外，本案發明人相關之技術領域的代表性之先前專利申請案，有日本申請專利第2006－143277號(申請專利日期2006年5月23日)及其對應之美國專利申請第11/735741號(申請專利日期2007年4月12日)。
首先，在圖1所示之由單結晶矽構成的晶圓1A之主面上，按照熟知之製造程序形成積體電路後，進行形成於各個晶格狀之藉由劃線而劃分的複數個晶片形成區域1A'的積體電路的電性試驗，來判定其是否良好。本實施形態中使用之晶圓1A的晶片形成區域1A'包含縱與橫之長度相等的正方形之平面形狀。本實施形態為了作圖上之方便，以正方形之晶片為例作說明，不過即使是更普遍之長方形的 晶片，當然可進行完全同樣之處理。長方形之情況，將圖33或圖36所示之區塊、吸具等的平面形狀形成長方形者更加適合。
其次，如圖2所示，在晶圓1A之積體電路形成面(圖之下面側)附著積體電路保護用之背後研磨膠帶3。而後，在該狀態下以研磨機研磨晶圓1A之背面(圖之上面側)，繼續，藉由濕式蝕刻、乾式拋光、電漿蝕刻等之方法，除去藉由該研磨所產生之背面的損傷層，而將晶圓1A之厚度薄達100微μm以下，如薄達90 μm~15 μm程度。前述濕式蝕刻、乾式拋光、電漿蝕刻等之處理方法，其在晶圓之厚度方向進行的處理速度雖比藉由研磨機之研磨速度慢，但是，不僅造成晶圓內部之損傷比藉由研磨機之研磨小，且可除去藉由研磨機之研磨所發生的晶圓內部之損傷層，而具有晶圓1A及晶片不易破裂的效果。
其次，除去背後研磨膠帶3後，如圖3所示，在晶圓1A之背面(積體電路形成面相反側之面)附著切割膠帶4，在該狀態下將切割膠帶4之周邊部固定於晶圓環5。切割膠帶4係在由聚烯烴(PO)、聚氯乙烯(PVC)、聚對苯二甲酸乙二醇酯(PET)等構成的膠帶基底的表面塗布感壓黏著劑，將具有黏著性(tackness)之感壓型黏著膠帶及UV硬化型黏著膠帶裁斷成圓形者。
其次，如圖4所示，使用熟知之切割刀片6，藉由切割晶圓1A，而將前述複數個晶片形成區域1A'分別分割成正方形之晶片1。此時，由於被分割之各個晶片1需要預先保留 於圓形之切割膠帶4上，因此切割膠帶4僅切斷其厚度方向之一半程度。另外，切割膠帶4使用UV硬化型黏著膠帶之情況，係在以下說明之晶片1的剝離步驟之前，預先在切割膠帶4上照射紫外線，使感壓黏著劑之黏著力降低。
其次，如圖5(平面圖)及圖6(剖面圖)所示，在固定於晶圓環5之切割膠帶4的上方配置壓板7，並且在下方配置擴展環8。而後，如圖7所示，藉由在晶圓環5之上面擠壓壓板7，而將切割膠帶4背面之周邊部擠壓於擴展環8。如此，由於切割膠帶4受到從其中心部朝向周邊部的強大張力，因此在水平方向不鬆弛地拉伸。
其次，在該狀態將擴展環8定位於圖8所示之晶片剝離裝置100的載台101上而水平地保持。在該載台101之中央，藉由無圖示之驅動機構，配置有移動於水平方向及上下方向之吸著塊102。切割膠帶4之背面與吸著塊102之上面相對地保持。
圖9係吸著塊102之剖面圖。圖10係吸著塊102之上面近旁的放大剖面圖，圖11係吸著塊102上面近旁之放大立體圖。
在吸著塊102之上面的周邊部，有時設有複數個吸引口103與形成同心圓狀的複數個溝104，有時僅設有複數個吸引孔。吸引口103及溝104之各個內部，於使吸著塊102上昇，而使其上面接觸於切割膠帶4之背面時，藉由無圖示之吸引機構減壓。此時，切割膠帶4之背面被吸引於下方，而與吸著塊102之上面密合。
另外，將切割膠帶4吸引於下方時，若上述溝104之寬度及深度大時，鄰接於剝離對象之晶片1的晶片1下方之切割膠帶4被吸引於溝104時，鄰接之晶片1與其下方之切割膠帶4的界面在溝104之上部區域剝離。特別是，使用黏著力較弱之感壓黏著劑的切割膠帶4容易產生此種剝離。發生此種現象時，在從切割膠帶4剝下剝離對象之晶片1的作業中，鄰接之晶片1會從切割膠帶4脫落，因而不適宜。因此，為了防止發生此種現象，有效的作法係儘量縮小上述溝104之寬度及深度，而在鄰接之晶片1下方的切割膠帶4與吸著塊102上面之間儘量不產生間隙，若增加吸引孔而不設溝亦有效。
在吸著塊102之中心部，將切割膠帶4介入頂出於上方之3個區塊110a~110c。3個區塊110a~110c在外形最大之第1區塊110a的內側配置外形比其小之第2區塊110b，進一步在其內側配置有外形最小之第3區塊110c。如後述，3個區塊110a~110c與介於外側之區塊110a與中間之區塊110b之間的第1壓縮線圈彈簧111a；介於中間之區塊110b與內側之區塊110c之間，彈性常數比上述第1壓縮線圈彈簧111a大之第2壓縮線圈彈簧111b；及連接於內側區塊110c，且藉由無圖示之驅動機構而上下移動的推桿112連動而上下移動。
上述3個區塊110a~110c中，外形最大之外側之區塊110a可使用外形比剝離對象之晶片1小一圈(如約0.5 mm~3 mm程度)者。如晶片1係正方形情況下，須為比其小一圈的正 方形。此外，如在後述之其他實施形態中的說明，晶片1係長方形情況下，須為比其小一圈的長方形。藉此，由於區塊110a上面成為外周之角部比晶片1之外緣稍微位於內側，因此，可使剝離兩者之力集中於成為晶片1與切割膠帶4剝離時之起點的部位(晶片1之最外周部)。
此外，區塊110a之上面為了確保與切割膠帶4之接觸面積，須形成平坦之面或是包含大曲率半徑之面。區塊110a之上面與切割膠帶4之接觸面積小的情況，藉由區塊110a之上面，由於大的彎曲應力集中於從下方支撐的晶片1周邊部，因此晶片1之周邊部可能破裂。
配置於上述區塊110a之內側的中間之區塊110b具有比區塊110a小1 mm~3 mm程度的外形。此外，比該區塊110b進一步配置於內側之外形最小的區塊110c，具有比中間之區塊110b進一步小1 mm~3 mm程度的外形。本實施形態係考慮加工之容易度等，而將中間之區塊110b及內側之區塊110c的各個形狀形成圓柱狀，不過亦可形成與外側之區塊110a相同的四方柱狀或是與其接近之形狀。3個區塊110a~110c之各個上面的高度在初期狀態(區塊110a~110c不動作時)彼此相等，此外與吸著塊102之上面周邊部的高度亦相等。
如放大於圖10所示，在吸著塊102之周邊部與外側之區塊110a之間，及3個區塊110a~110c之間設有間隙(S)。此等間隙(S)之內部藉由無圖示之吸引機構減壓，切割膠帶4之背面接觸於吸著塊102之上面時，切割膠帶4被吸引於下 方，而與區塊110a~110c之上面密合。
使用具備上述之吸著塊102的晶片剝離裝置100，將晶片1從切割膠帶4剝離時，首先如圖12所示，在剝離對象之1個晶片1(位於該圖中央部之晶片1)的正下方，使吸著塊102之中心部(區塊110a~110c)移動，並且使吸著具105移動於該晶片1的上方。在被無圖示之移動機構支撐的吸著具105底面的中央部設有將內部減壓之吸著口106，可選擇性地僅吸著、保持剝離對象之1個晶片1。圖12至圖31中，為了確保簡潔性，而省略顯示吸著具105之詳細構造。該詳細構造在圖32以後詳細作說明。
其次，如圖13所示，使吸著塊102上昇，使其上面接觸於切割膠帶4之背面，並且將前述之吸引口103、溝104及間隙(S)的內部減壓。藉此，與剝離對象之晶片1接觸的切割膠帶4密合於區塊110a~110c的上面。此外，與鄰接於該晶片1之其他晶片1接觸的切割膠帶4密合於吸著塊102之上面周邊部。另外，此時，將吸著塊102稍微(如400 μm程度)頂出時，由於可對藉由前述之壓板7與擴展環8施加水平方向之張力的切割膠帶4進一步施加張力，因此可使吸著塊102與切割膠帶4更確實地密合。
此外，與吸著塊102之上昇大致同時地使吸著具105下降，使吸著具105之底面接觸於剝離對象之晶片1的上面，而吸著晶片1，並且將晶片1輕輕地擠壓於下方。如此，使用吸著塊102將切割膠帶4吸引於下方時，在使用吸著具105將晶片1吸引於上方時，可藉由區塊110a~110c之頂出 而促進切割膠帶4與晶片1之剝離。
其次，如圖14所示，將3個區塊110a~110c同時頂出於上方，而在切割膠帶4之背面施加朝上的荷重，將晶片1與切割膠帶4推上。此外，此時介隔切割膠帶4而以區塊110a~110c之上面(接觸面)支撐晶片1之背面，減輕施加於晶片1之彎曲應力，並且藉由將區塊110a之上面的外周(角部)配置於比晶片1之外周更內側，將剝離之應力集中於成為晶片1與切割膠帶4之剝離起點的界面，而從切割膠帶4有效地剝離晶片1之周緣部。此時，藉由預先將鄰接於剝離對象之晶片1的其他晶片1下方之切割膠帶4吸引於下方，而密合於吸著塊102之上面周邊部，可促進在晶片1周緣部之切割膠帶4的剝離。圖15係顯示此時之吸著塊102的上面近旁之放大立體圖(晶片1與切割膠帶4之圖示省略)。
上述區塊110a~110c之頂出量(行程)如係0.2 mm至0.4 mm程度，不過須依晶片1之尺寸而增減。亦即，晶片1之尺寸大的情況，晶片1與切割膠帶4之接觸面積大，因此兩者之黏著力亦大，因而需要增加頂出量。另外，晶片1之尺寸小的情況，晶片1與切割膠帶4之接觸面積小，因此兩者之黏著力亦小，因而即使不減少頂出量仍可輕易地剝離。另外，塗布於切割膠帶4之感壓黏著劑依製造來源及品種，其黏著力有差異。因此，即使晶片1之尺寸相同的情況，使用黏著力大之感壓黏著劑情況下，需要增加頂出量。
此外，將區塊110a~110c頂出於上方而在晶片1之背面施加荷重時，在晶片1之最外周部，須使朝向與晶片外周正 交之方向的彎曲應力比朝向與晶片外周平行方向的彎曲應力小。晶片1之最外周部使用前述之切割刀片6而切割晶圓1A時產生的微細裂紋殘留。因而將區塊110a~110c頂出於上方時，在晶片1之最外周部施加沿著與晶片1之外周正交的方向之強大彎曲應力時，可能裂紋生長導致晶片1破裂。本實施形態由於使用包含比晶片1之尺寸小一圈之上面的區塊110a，而在比晶片1最外周部稍微內側施加均等之荷重，因此可避免上述之問題，而從切割膠帶4均等地剝離晶片1之周緣部全體。
將3個區塊110a~110c同時頂出於上方時，如圖16所示，藉由將推桿112推上於上方，而推上連結於推桿112之內側的區塊110c。藉此，藉由介於內側區塊110c與中間之區塊110b之間的壓縮線圈彈簧111b之彈力，推上中間之區塊110b，進一步藉由介於外側之區塊110a與中間之區塊110b之間的壓縮線圈彈簧111a之彈力，而推上外側之區塊110a，因此同時推上3個區塊110a~110c。而後，藉由外側之區塊110a的一部分(圖中箭頭顯示之面)與吸著塊102之周邊部接觸，區塊110a~110c之上昇停止。此時，剝離對象之晶片1的大部分區域藉由3個區塊110a~110c的上面而支撐，而在比區塊110a上面之外周(角部)的外側區域，有效地進行在晶片1與切割膠帶4之界面的剝離。
將3個區塊110a~110c同時頂出於上方時，推桿112以彈力弱之壓縮線圈彈簧111a不致收縮的弱力推上區塊110c。如此，在外側之區塊110a的一部分與吸著塊102之周邊部 接觸之前，中間之區塊110b與內側之區塊110c不致進一步頂出於上方。
此外，壓縮線圈彈簧111a至少需要具備抵抗切割膠帶4之張力，且可提升區塊110a之程度的彈力。壓縮線圈彈簧111a之彈力比切割膠帶4之張力小的情況，即使堆上推桿112，外側之區塊110a仍不致提升，因此無法藉由外側之區塊110a的上面支撐晶片1。該情況由於無法使充分之應力集中於晶片1與切割膠帶4之剝離起點，因此導致剝離速度降低，可能引起過大之彎曲應力施加於晶片1而導致晶片1破裂的問題。
其次，如圖17所示，將中間之區塊110b與內側之區塊110c同時頂出於上方而推上切割膠帶4。藉此，支撐晶片1之區塊110b的上面之外周(角部)的位置，比藉由區塊110a而支撐之狀態移動於更內側，因而，晶片1與切割膠帶4之剝離從比區塊110b之上面的外周更外側的區域向晶片1之中心方向進行。圖18係顯示此時吸著塊102之上面近旁的放大立體圖(晶片1與切割膠帶4之圖示省略)。
將2個區塊110b、110c同時頂出於上方時，如圖19所示，藉由推上推桿112，進一步推上連結於推桿112之區塊110c。此時，由於藉由壓縮線圈彈簧111b的彈力推上中間之區塊110b，因此同時推上2個區塊110b、110c。而後，在中間之區塊110b的一部分(圖中箭頭顯示之面)與外側之區塊110a接觸的時點，區塊110b、110c之上昇停止。此外，推桿112推上區塊110c之力，為彈力弱之壓縮線圈彈 簧111a收縮，而彈力強之壓縮線圈彈簧111b不收縮的大小。藉此，在中間之區塊110b的一部分與外側之區塊110a接觸之前，內側之區塊110c不致進一步頂出於上方。
將2個區塊110b、110c頂出於上方時，為了促進晶片1與切割膠帶4之剝離，藉由將區塊110a~110c之間隙(S)的內部減壓，而將與晶片1接觸之切割膠帶4吸引於下方。此外，將溝104之內部減壓，而使接觸於吸著塊102之上面周邊部的切割膠帶4密合於吸著塊102之上面(圖17)。
其次，如圖20所示，將內側之區塊110c進一步頂出於上方，而推上切割膠帶4之背面，以區塊110c之上面支撐晶片1之背面。圖21係顯示此時之吸著塊102的上面近旁之放大立體圖(晶片1與切割膠帶4之圖示省略)。將內側之區塊110c頂出於上方時，如圖22所示，係以壓縮線圈彈簧111b收縮之強大之力推上區塊110c。藉此，在與比切割膠帶4接觸之區塊110c的上面外周(角部)更外側之區域進行晶片1與切割膠帶4之剝離。
繼續，如圖23所示，藉由將區塊110c拉下於下方，並且將吸著具105拉上於上方，從切割膠帶4剝下晶片1之作業完成。
上述區塊110c之上面，需要預先縮小面積為在將區塊110c頂出於上方時，以吸著具105之吸引力程度從切割膠帶4剝下晶片1的程度。區塊110c之上面的面積大時，晶片1與切割膠帶4之接觸面積變大，兩者之黏著力亦變大，因此，吸著具105吸引晶片1之力的程度，無法使晶片1從切 割膠帶4剝下。
另外，縮小區塊110c之上面面積的情況，區塊110c推上切割膠帶4之背面時，由於強大之荷重集中地施加於晶片1的狹窄區域(中央部分)，因此嚴重的情況可能造成晶片1破裂。因而，在頂出區塊110c時，須藉由減慢頂出速度，以縮短區塊110c之上面與切割膠帶4接觸的時間，或是減少區塊110c之頂出量(行程)(如0.2 mm~0.4 mm程度)，避免強大之荷重施加於晶片1之狹窄區域。
此外，增大吸著具105之吸引力的一種有效方法係減慢吸著具105之拉上速度。在晶片1之一部分密合於切割膠帶4的狀態下，急速地拉上吸著具105時，在吸著具105之底面與晶片1之上面產生間隙，吸著具105之內部真空度降低，因此導致吸引晶片1之力降低。另外，減慢吸著具105之拉上速度的情況，從切割膠帶4剝下晶片1時需要的時間延長。因此使吸著具105之拉上速度為可變，在開始拉上時減慢拉上速度，以充分確保吸引力，於晶片1與切割膠帶4之接觸面積小達某種程度時，加快拉上速度以防止剝離時間之延遲。此外，藉由將吸著具105之底面面積比區塊110c之上面面積大，亦是增大吸著具105之吸引力的有效方法。
如此，藉由增大吸著具105之吸引力，即使晶片1與切割膠帶4之接觸面積比較大的情況，晶片1仍可能以吸著具105之吸引力程度從切割膠帶4剝下，因此，可縮短剝離時間，並且可避免縮小區塊110c上面之面積時產生的上述問 題。
此外，在將晶片1藉由吸著具105向下方壓住的狀態，而將區塊110c向下方拉下時，因為吸著具105亦向下方移動，所以晶片1可能碰到區塊110c而破裂。因此，將區塊110c向下方拉下時，須在其之前拉上吸著具105，或是至少吸著具105不致向下方移動而預先固定於其位置。
如此，從切割膠帶4剝離之晶片1被吸著具105吸著、保持，而輸送至其次步驟(附顆粒步驟)(一般而言係從同一裝置之拾取載台輸送至晶粒接合載台132或是晶粒接合部300)。而後，將晶片1輸送至其次步驟的吸著具105返回晶片剝離裝置100(晶片剝離部)時，按照前述圖12~圖23所示之順序，從切割膠帶4剝下其次的晶片1。以後按照同樣之順序而從切割膠帶4逐一剝下晶片1。
其次，最先說明關於掉落確認後切斷真空吸住者的附顆粒步驟。如圖24所示，輸送至附顆粒步驟的晶片1，介隔接著構件層或接著劑10(通常在將晶圓分割成晶片前，如貼切割膠帶時，或是在其之前，預先在晶圓之背面附著DAF，亦即稱為「晶粒附著膜」的晶粒接合用兩面黏著片或晶粒接合用接著劑層，或是在晶粒接合之前，在佈線基板上塗布或滴下液狀的接著劑。DAF一般而言係以夾在晶圓之背面與切割膠帶之間的形式貼上，於切割等時，與晶片一起被分割。於晶片拾取時與晶片一起被拾取。預先附著晶粒附著膜時，於晶粒接合時，由於無須重新形成接著劑層，因此有利於量產)等，而組裝於佈線基板11上。亦 即，從切割膠帶4剝下之晶片1在被吸著具105真空吸著的狀態，朝向從攝氏100度加熱至150度程度之晶粒接合載台132上的佈線基板11而下降。
如圖25所示，確認晶片1掉落於佈線基板11時，吸具105以特定之壓力照樣擠壓晶片1，而關閉真空吸引，照樣該狀態下，於特定之時間(如1秒至數秒)在其位置滯留。在其間進行熱壓著。
其後如圖26所示，照樣關閉真空吸引，吸具105從晶片1退開。
熱壓著完成後的晶片1，如圖27所示，介隔金線12而與佈線基板11之電極13電性連接。
其次，說明關於掉落前切斷真空吸住者的附顆粒步驟(晶粒接合步驟)。如圖24所示，輸送至附顆粒步驟之晶片1介隔接著劑或接著構件層10(通常在將晶圓分割成晶片前，如貼切割膠帶時，或是在其之前，預先在晶圓之背面附著DAF，亦即稱為「晶粒附著膜」的晶粒接合用兩面黏著片或晶粒接合用接著劑層，或是在晶粒接合之前，在佈線基板上塗布或滴下液狀的接著劑(亦即，晶粒接合時在晶片與佈線基板之間介有接著構件層)。DAF一般而言係以夾在晶圓之背面與切割膠帶之間的形式貼上，於切割等時，與晶片一起被分割。於晶片拾取時與晶片一起被拾取。預先附著晶粒附著膜時，於晶粒接合時，由於無須重新形成接著劑層，因此有利於量產)等，而組裝於佈線基板11上。亦即，從切割膠帶4剝下之晶片1在關閉了真空吸 引之狀態，藉由物理吸著而吸著於吸具105，朝向從攝氏100度加熱至150度程度(由於有機佈線基板之玻璃轉移溫度一般而言係240度至330度程度，因此基板加熱溫度亦可為100度至200度程度，不過為了將基板之變形抑制在最小限度，須為攝氏100度至150度程度。但是至少需要係基板之玻璃轉移溫度以下)之晶粒接合載台132上的佈線基板11而下降。
如圖25所示，確認晶片1已掉落於佈線基板11時，吸具105以特定之壓力照樣擠壓晶片1，在照樣關閉真空吸引之狀態，於特定之時間(如1秒至數秒)在其位置滯留。在其間進行熱壓著。
其後如圖26所示，照樣關閉真空吸引，吸具105從晶片1退開。
熱壓著完成後的晶片1，如圖27所示，介隔金線12而與佈線基板11之電極13電性連接。藉此，由於在關閉真空吸引之狀態進行掉落，因此即使薄膜晶片上於剝離吸著時有彎曲，於掉落時解除彎曲，因而晶粒接合後之晶片上不致殘存彎曲及不希望之應力。以下，繼續兩者共同之說明。
其次，如圖28所示，在組裝於佈線基板11上之晶片1之上，介隔接著劑10等而堆疊第2晶片14，並介隔金線15而與佈線基板11之電極16電性連接。第2晶片14係形成了與晶片1不同之積體電路的矽晶片，且以前述之方法從切割膠帶4剝下後，輸送至附顆粒步驟，而堆疊於晶片1之上。
其後，將佈線基板11輸送至模壓步驟，如圖29所示，藉 由以模壓樹脂17密封晶片1、14，疊層封包18完成。
另外，本實施形態係就剝離對象之晶片1比外側之區塊110a大一圈的情況作說明，不過如圖30(a)所示，剝離對象之晶片1比外側之區塊110a小，且比中間之區塊110b大的情況下，如圖30(b)所示，亦可首先頂出中間之區塊110b，而從切割膠帶4剝下晶片1之周緣部，其次如圖30(c)所示，頂出內側之區塊110c，而從切割膠帶4剝下晶片1之中央部。該情況如預先在吸著塊102與外側之區塊110a之間夾著間隔物，即使推上推桿112，仍不致提升外側之區塊110a。
另外，本實施形態係說明使用3個區塊(110a~110c)而剝離晶片的方法，不過區塊數並非限定於3個者，剝離對象之晶片1的尺寸大情況下，亦可使用4個以上之區塊。此外，剝離對象之晶片1的尺寸非常小情況下，亦可使用2個區塊。
2.拾取部周邊詳細說明(主要為圖31至38)
使用圖31至38，說明剝離動作控制、吸具105之詳細構造及此等與下部基座102(吸著塊)的關係。
圖31係模式顯示拾取部及其控制系統的概念圖(圖31a)、時間圖(圖31b)及剖面圖(圖31b)。拾取動作從將切割膠帶4上之作為目的的晶片1定位於吸著塊102與吸具105開始。定位完成時，藉由介隔吸著塊102之吸引孔103及間隙S而真空吸住，切割膠帶4被吸著於吸著塊102之上面。在該狀態，藉由拾取部控制系統144之指令，真空吸引系統 107(如吸引壓從負80至90千帕斯卡(kilopascal)程度，吸引流量7L/min.)之閥門143(該三方閥門於真空吸著關閉時，閉鎖真空供給源側，而將吸具側大氣開放)打開，從工廠真空供給源介隔真空供給管141供給真空，吸具105朝向晶片1之器件面真空吸住並下降而掉落。就此，吸著塊102主要部分之頂出區塊110上昇時，晶片1被吸具105與頂出區塊110夾著而上昇，不過，切割膠帶4之周邊部照樣真空吸著於吸著塊周邊部102a，而在晶片1之周邊產生張力，結果在晶片周邊剝離切割膠帶4。但是，另外就此時晶片周邊在下側受到應力而彎曲。如此，在與吸具下面之間產生間隙，空氣流入吸具105之真空吸引系統107。結果，設於真空吸引系統107之氣體流量感測器21的吸引量輸出增加。此時，如藉由拾取部控制系統144之指令，停止頂出區塊110之上昇而維持待機狀態時，進行切割膠帶4之剝離，往往晶片1之彎曲狀態緩和而回到容許範圍。圖31b中顯示就此種過程氣體流量感測器21之吸引量輸出(數位輸出訊號及類比輸出訊號)的轉變。吸具下降時對應於開放狀態而顯示大的吸引量。在t1 掉落時，流量急速地減少，而在t2 大致為"0"。即使頂出區塊開始上昇，由於張力暫時仍小，因此不發生洩漏，不過到達t3 時，因晶片彎曲而開始洩漏。停止區塊110之上昇而維持待機狀態的洩漏解除，在t4 流量再度大致回到"0"。另外，氣體流量感測器21不拘，只要是可計測氣體流量或對應於其之物理量者即可。當然，從防止在晶片周邊產生裂紋等之觀點而言，橡 膠晶片之形狀及尺寸與對象晶片之形狀及尺寸大致相同(晶片係長方形時亦為長方形)者較為適合(不排除大一點或若干小一點者)。就此，頂出區塊亦同，本實施形態為了促進周邊剝離，係顯示比晶片若干小一點之例，不過當然並非限定於其者，亦可與晶片之形狀及尺寸大致相同，亦可若干大一點。
圖32至圖38中說明吸具105之詳細構造，特別是其下端部，亦即橡膠晶片125與其變化及此等與下部基座102(吸著塊)的關係。圖32a係對應於圖1至30之說明的頂出區塊110之俯視圖，且顯示頂出區塊110與橡膠晶片125之位置關係。橡膠晶片125之形狀與拾取之晶片大致相同。圖32b係吸具105(或是橡膠晶片保持器)的底視圖。中央有真空吸引孔122(如直徑為4 mm)，在各軸方向與對角線方向設有真空吸引溝121。該橡膠晶片125中，對應於真空吸引溝121與頂出區塊110a至110c而設有真空吸引孔106a至106i(如直徑為0.8 mm)。
圖33係橡膠晶片125之變化，內側之二個頂出區塊110b、110c形成與晶片1大致相同之上面形狀。藉此，可緩和應力集中於晶片角落部。圖32或圖33所示之橡膠晶片的構造對剝離程序非常重要。特別是在中央部(包含中央近旁區域)有真空吸引孔106a時，即使因黏著膠帶之張力而晶片彎曲，仍可以中央部之真空吸引孔106a維持晶片之保持狀態。假設晶片邊緣為10 mm(晶片厚25微米，DAF厚度為25微米)時，第1段區塊(分段)邊緣如為8.6 mm，第2區塊邊緣 為6.3 mm，第3區塊邊緣為4.0 mm。
圖34係吸具105掉落狀態之圖32及圖33的A－A剖面之概略剖面圖，圖35係圖32及圖33之B－B剖面的概略剖面圖。此時，切割膠帶4之下側通過設於下部基座周邊部102a之吸引孔103及下部基座主要部110間等的間隙S而吸著。此外，此時切割膠帶4之上側介隔真空吸引孔106而真空吸引。
圖36係橡膠晶片125之另外變化，可更微細地檢測洩漏。亦即，對應於頂出區塊110之各子區塊與吸著塊102a的最內側部，而在橡膠晶片125內配置有多複數個真空吸引孔106a至106w。此種配置由於對應於各頂出區塊之各個分段(包括最外側分段外部)，至少設有一個或複數個吸著孔，因此可提高藉由洩漏檢測剝離狀況的精度。此外，由於與較為柔軟之彈性體構成的橡膠晶片組合，可將吸著力分散於晶片全體，因此即使晶片彎曲，應力仍不致局部地集中。
圖37係吸具105掉落狀態之圖36的A－A剖面之概略剖面圖，圖38係圖36之B－B剖面的概略剖面圖。
另外，圖31、32及36中之中心孔106a並非係必須者。如圖46所示之滑動式之剝離方法，在中心有吸著孔並非特別重要。此外，如圖36所示，有多複數個吸引孔情況下，即使不特別在中心，仍可以中間孔群(106t等)代替。
3.各剝離程序之詳細內容(主要為圖39至47)
以下之剝離程序可適宜選擇，單獨或複數個組合而適用 於在段落1說明之全體程序。
3－1.頂出區塊待機、後退程序(「剝離程序1」，圖39至40)
圖39係顯示依序頂出頂出區塊110之各子區塊110a至110c而剝離切割膠帶4時，就利用洩漏檢測之方法具體之處理步驟的程序流程圖。圖40係其重要部分剖面流程圖。依據此等說明具體之步驟的進行。以下之各例為了可明確地說明，各剝離基本過程係以最初洩漏，第2次不洩漏為例作例示。
(1)將切割膠帶4真空吸著於下部基座102之上面(膠帶吸著步驟31)。
(2)吸具105真空吸引，並掉落於晶片1之上面(不作限定，不過一般而言係器件面)(吸具掉落步驟32)。掉落後之狀態顯示於圖40a。
(3)頂出區塊110一起上昇(第1段上昇步驟33)。晶片1及吸具105亦隨著其而推上。此時由於下部基座周邊部102a不移動，因此剝離晶片1外周之切割膠帶4的張力作用。此外，在該步驟開始洩漏之監控。
(4)檢測有洩漏(洩漏檢測步驟34；參照圖40b)。另外，無洩漏時立即進入步驟(9)。將檢測洩漏133時之狀態顯示於圖40b。
(5)特定之時間程度，或是在不洩漏前，減速(包含停止)(3)之上昇動作(參照圖40c)。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進 入步驟(7)。不過，該步驟在從(4)立即移轉至其次之步驟(6)情況下可省略。其法亦有時縮短處理時間。另外，以下之例亦同，一般而言從黏著膠帶之剝離係流變之現象，高速時即使剝離困難，但是施加弱的張力並隔開時間時，往往可輕易地剝離。因此停止待機及減速待機往往有效。
(6)回到步驟(3)之開始前。或是實施洩漏監控，在無洩漏前使(3)之處理後退。亦即，使頂出區塊110一起下降。亦即係「後退步驟」。此在以下之例亦同，藉由晶片彎曲緩和張力，結果即使花費時間，在剝離不在一個方向進行時仍有效。如此回到原來之狀態時，黏著膠帶再度黏著於晶片之背面，不過一般而言再黏著時之黏著力比初期黏著時之黏著力弱。此外，以UV硬化型膠帶進行UV照射者，特別是再黏著時之黏著力大幅減少。
(7)頂出區塊110一起再度上昇(第1段上昇)。
(8)檢測無洩漏。將無洩漏之狀態顯示於圖40c。另外，即使重複特定之次數，仍不是「無洩漏」時，藉由設定選擇跳過其晶片，或是以不發生洩漏之方式降低初期上昇量而再度執行，或是顯示警告(或是將警告訊號傳送至主機)而停止的任何一個或是其中之複數個。
(9)頂出區塊110b及110c一起上昇(第2段上昇步驟35)。此時，頂出區塊110a及下部基座周邊部102a不移動。
(10)有洩漏(洩漏檢測步驟36)。另外，無洩漏時立即進入步驟(15)。
(11)特定時間程度或在不洩漏前減速(包含停止)(9)之上 昇動作。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進入步驟(13)。不過，該步驟在從(10)立即移轉至其次之步驟(12)情況下可省略。其法亦有時縮短處理時間。
(12)回到步驟(9)之開始前。此外，實施洩漏監控，在不洩漏前使(9)之處理後退。亦即，使頂出區塊110b及110c一起下降。
(13)使第2段再度上昇(第2段再度上昇)。
(14)無洩漏。另外，即使重複特定次數仍不是「無洩漏」時，藉由設定選擇跳過其晶片，或是以不發生洩漏之方式降低初期上昇量而再度執行，或是顯示警告(或是將警告訊號傳送至主機)而停止的任何一個或是其中之複數個。
(15)使最後段亦即頂出區塊110c單獨上昇(最後段上昇步驟37)。當然，晶片1與吸具105係伴隨其而上昇。
(16)有洩漏(洩漏檢測步驟38)。另外在無洩漏時立即進入步驟(21)。
(17)特定時間程度或在不洩漏前減速(包含停止)(15)之上昇動作。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進入步驟(19)。不過，該步驟在從(16)立即移轉至其次之步驟(18)情況下可省略。其法亦有時縮短處理時間。
(18)回到步驟(15)之開始前。此外，實施洩漏監控，在不洩漏前使(15)之處理後退。亦即，使頂出區塊110c單獨 下降。當然晶片1與吸具105伴隨其而下降。
(19)使最後段再度上昇(最後段再度上昇)。
(20)無洩漏。另外，即使重複特定次數仍不是「無洩漏」時，藉由設定選擇跳過其晶片，或是以不發生洩漏之方式降低初期上昇量而再度執行，或是顯示警告(或是將警告訊號傳送至主機)而停止的任何一個或是其中之複數個。
(21)吸具上昇而完全剝離(完全剝離步驟39)。
另外，在步驟(1)、(2)至步驟(21)，吸具側及下部基座側的吸著用真空照樣吸住。亦即照樣為ON。
該剝離程序之優點係即使任何形狀之晶片，均可進行對應於其形狀之頂出。
3－2.吸具待機、後退程序(「剝離程序2」，圖41至42)
圖41係顯示主要藉由重複吸具105之上昇、下降而剝離切割膠帶4時，就利用洩漏檢測之方法具體之處理步驟的程序流程圖。圖42係其重要部分剖面流程圖。依據此等說明具體之步驟的進行。
(1)將切割膠帶4真空吸著於下部基座102之上面(膠帶吸著步驟41)。
(2)吸具105真空吸引，並掉落於晶片1之上面(不作限定，不過一般而言係器件面)(吸具掉落步驟42)。掉落後之狀態顯示於圖42a。
(3)頂出區塊110一起上昇(第1段上昇步驟43；參照圖42b)。晶片1及吸具105亦隨著其而推上。此時由於下部基 座周邊部102a不移動，因此剝離晶片1外周之切割膠帶4的張力作用。此外，在該步驟開始洩漏之監控。
(4)檢測有洩漏(洩漏檢測步驟44)。另外，無洩漏時立即進入步驟(9)。
(5)特定之時間程度，或是在不洩漏前，減速(包含停止)(3)之上昇動作。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進入步驟(7)。不過，該步驟在從(4)立即移轉至其次之步驟(6)情況下可省略。其法亦有時縮短處理時間。
(6)回到步驟(3)之開始前。或是實施洩漏監控，在無洩漏前使(3)之處理後退。亦即，使頂出區塊110一起下降。亦即係「後退步驟」。
(7)頂出區塊110一起再度上昇(第1段再度上昇)。
(8)檢測無洩漏。另外，即使重複特定之次數，仍不是「無洩漏」時，藉由設定選擇跳過其晶片，或是以不發生洩漏之方式降低初期上昇量而再度執行，或是顯示警告(或是將警告訊號傳送至主機)而停止的任何一個或是其中之複數個。
(9)在真空吸著晶片1之狀態下，使吸具105上昇(吸具單獨上昇步驟45；參照圖42c及d)。
(10)檢測有洩漏(洩漏檢測步驟46)。另外，無洩漏時照樣完全剝離。
(11)特定時間程度或在不洩漏前減速(包含停止)(9)之上昇動作。亦即係「待機步驟」。這時亦連續地或斷續地執 行洩漏之監控。另外，不洩漏時進入步驟(13)。不過，該步驟在從(10)立即移轉至其次之步驟(12)情況下可省略。 其法亦有時縮短處理時間。
(12)回到步驟(9)開始前之狀態(吸具下降步驟47；參照圖42e)。此外，實施洩漏監控，在不洩漏前使(9)之處理後退。亦即，使吸具105下降。亦即係「後退步驟」。
(13)頂出區塊110b及110c一起上昇(第2段上昇步驟48)。此時，頂出區塊110a及下部基座周邊部102a不移動。
(14)有洩漏(洩漏檢測步驟49)。另外，無洩漏時立即進入步驟(19)。
(15)特定時間程度或在不洩漏前減速(包含停止)(13)之上昇動作。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進入步驟(17)。不過，該步驟在從(14)立即移轉至其次之步驟(16)情況下可省略。其法亦有時縮短處理時間。
(16)回到步驟(13)之開始前。此外，實施洩漏監控，在不洩漏前使(13)之處理後退。亦即，使頂出區塊110b及110c一起下降。
(17)使第2段再度上昇(第2段再度上昇)。
(18)無洩漏。另外，即使重複特定次數仍不是「無洩漏」時，藉由設定選擇跳過其晶片，或是以不發生洩漏之方式降低初期上昇量而再度執行，或是顯示警告(或是將警告訊號傳送至主機)而停止的任何一個或是其中之複數個。
(19)在真空吸著晶片1之狀態下，使吸具105上昇(吸具單獨上昇步驟50)。
(20)檢測有洩漏(洩漏檢測步驟51)。另外，無洩漏時保持而完全剝離。
(21)特定時間程度或在不洩漏前減速(包含停止)(19)之上昇動作。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進入步驟(23)。不過，該步驟在從(20)立即移轉至其次之步驟(22)情況下可省略。其法亦有時縮短處理時間。
(22)回到步驟(19)開始前之狀態(吸具下降步驟52)。或是實施洩漏監控，不漏前使(19)之處理後退。亦即使吸具105下降。亦即係「後退步驟」。
(23)使最後段亦即頂出區塊110c單獨上昇(最後段上昇步驟53)。當然，晶片1與吸具105伴隨其而上昇。
(24)有洩漏(洩漏檢測步驟54)。另外，無洩漏時立即進入步驟(29)。
(25)特定時間程度或在不洩漏前減速(包含停止)(23)之上昇動作。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進入步驟(27)。不過，該步驟在從(24)立即移轉至其次之步驟(26)情況下可省略。其法亦有時縮短處理時間。
(26)回到步驟(23)之開始前。此外，實施洩漏監控，在不洩漏前使(23)之處理後退。亦即，使頂出區塊110c單獨下降。當然，晶片1與吸具105伴隨其而下降。
(27)使最後段再度上昇(最後段再度上昇)。
(28)無洩漏。另外，即使重複特定次數仍不是「無洩漏」時，藉由設定選擇跳過其晶片，或是以不發生洩漏之方式降低初期上昇量而再度執行，或是顯示警告(或是將警告訊號傳送至主機)而停止的任何一個或是其中之複數個。
(29)吸具上昇而完全剝離(完全剝離步驟55)。
另外，在步驟(1)、(2)至步驟(29)，吸具側及下部基座側的吸著用真空照樣吸住。亦即照樣為ON。
該剝離程序之優點係可輕易剝離情況下，主要僅藉由吸具之移動即可較輕易地執行剝離。
3－3.僅頂出區塊下降剝離程序(「剝離程序3」，圖43至44)
圖43顯示在頂出區塊110一旦上昇，而吸具105吸著晶片1之狀態，藉由僅頂出區塊110下降，而進行剝離之程序。圖44係其重要部分剖面流程圖。依據此等說明具體之步驟的進行。
(1)將切割膠帶4真空吸著於下部基座102上面(膠帶吸著步驟61)。
(2)吸具105真空吸引，並掉落於晶片1之上面(不作限定，不過一般而言係器件面)(吸具掉落步驟62)。掉落後之狀態顯示於圖44a。
(3)頂出區塊110一起上昇(第1段上昇步驟63；參照圖44b)。晶片1及吸具105亦隨著其而推上。此時由於下部基 座周邊部102a不移動，因此剝離晶片1外周之切割膠帶4的張力作用。此外，在該步驟開始洩漏之監控。
(4)檢測有洩漏(洩漏檢測步驟64)。另外，無洩漏時立即進入步驟(9)。
(5)特定之時間程度，或是在不洩漏前，減速(包含停止)(3)之上昇動作。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進入步驟(7)。不過，該步驟在從(4)立即移轉至其次之步驟(6)情況下可省略。其法亦有時縮短處理時間。
(6)回到步驟(3)之開始前。或是實施洩漏監控，在無洩漏前使(3)之處理後退。亦即，使頂出區塊110一起下降。亦即係「後退步驟」。
(7)頂出區塊110一起再度上昇(第1段再度上昇)。
(8)檢測無洩漏。另外，即使重複特定之次數，仍不是「無洩漏」時，藉由設定選擇跳過其晶片，或是以不發生洩漏之方式降低初期上昇量而再度執行，或是顯示警告(或是將警告訊號傳送至主機)而停止的任何一個或是其中之複數個。
(9)在吸具105真空吸著晶片1之狀態下，僅使頂出區塊110下降(頂出區塊一起單獨下降步驟65；參照圖44c)。
(10)檢測有洩漏(洩漏檢測步驟46)。另外，無洩漏時照樣進入(13)。
(11)特定時間程度或在不洩漏前減速(包含停止)(9)之下降動作。亦即係「待機步驟」。這時亦連續地或斷續地執 行洩漏之監控。另外，不洩漏時進入步驟(13)。不過，該步驟在從(10)立即移轉至其次之步驟(12)情況下可省略。其法亦有時縮短處理時間。
(12)回到步驟(9)開始前之狀態(頂出區塊再度上昇步驟67；參照圖44d)。此外，實施洩漏監控，在不洩漏前使(9)之處理後退。亦即，僅使頂出區塊110下降。亦即係「後退步驟」。
(13)頂出區塊110b及110c一起上昇(第2段上昇步驟68)。此時，頂出區塊110a及下部基座周邊部102a不移動。
(14)有洩漏(洩漏檢測步驟69)。另外，無洩漏時立即進入步驟(19)。
(15)特定時間程度或在不洩漏前減速(包含停止)(13)之上昇動作。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進入步驟(17)。不過，該步驟在從(14)立即移轉至其次之步驟(16)情況下可省略。其法亦有時縮短處理時間。
(16)回到步驟(13)之開始前。此外，實施洩漏監控，在不洩漏前使(13)之處理後退。亦即，使頂出區塊110b及110c一起下降。
(17)在吸具105真空吸著晶片1之狀態下，僅使頂出區塊110b及110c下降(頂出區塊一起單獨下降步驟70)。
(18)檢測有洩漏(洩漏檢測步驟71)。另外，無洩漏時照樣進入(21)。
(19)特定時間程度或在不洩漏前減速(包含停止)(17)之下 降動作。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進入步驟(21)。不過，該步驟在從(18)立即移轉至其次之步驟(20)情況下可省略。其法亦有時縮短處理時間。
(20)回到步驟(17)開始前之狀態(頂出區塊再度上昇步驟72)。此外，實施洩漏監控，在不洩漏前使(17)之處理後退。亦即，僅使頂出區塊110b及110c下降。亦即係「後退步驟」。
(21)使最後段亦即頂出區塊110c單獨上昇(最後段上昇步驟73)。當然，晶片1與吸具105伴隨其而上昇。
(22)有洩漏(洩漏檢測步驟74)。另外，無洩漏時立即進入步驟(27)。
(23)特定時間程度或在不洩漏前減速(包含停止)(21)之上昇動作。亦即係「待機步驟」。這時亦連續地或斷續地執行洩漏之監控。另外，不洩漏時進入步驟(27)。不過，該步驟在從(22)立即移轉至其次之步驟(24)情況下可省略。其法亦有時縮短處理時間。
(24)回到步驟(21)之開始前。此外，實施洩漏監控，在不洩漏前使(21)之處理後退。亦即，使頂出區塊110c與其他區塊一起下降。當然，晶片1與吸具105伴隨其而下降。
(25)使最後段再度上昇(最後段再度上昇)。
(26)無洩漏。另外，即使重複特定次數仍不是「無洩漏」時，藉由設定選擇跳過其晶片，或是以不發生洩漏之方式降低初期上昇量而再度執行，或是顯示警告(或是將 警告訊號傳送至主機)而停止的任何一個或是其中之複數個。
(27)吸具上昇而完全剝離(完全剝離步驟75)。
另外，在步驟(1)、(2)至步驟(27)，吸具側及下部基座側的吸著用真空照樣吸住。亦即照樣為ON。
該剝離程序之優點係可縮短頂出區塊之總行程。
3－4.滑動剝離程序(「剝離程序4」，圖45至47)
之前的段落為止的剝離裝置在晶片1之下部有頂出區塊110，而其他裝置如圖46b所示，係改為藉由滑板183在水平方向滑動而進行剝離者。該圖中說明構造。圖40a係從對象之晶片1側觀察的俯視圖。吸著塊102中設有收容滑板183用的凹槽部181，在凹槽部181之底面有真空吸引孔182，與其他裝置同樣地，在凹槽部181外部周邊之吸著塊102中設有真空吸引孔103。圖45係顯示藉由該裝置剝離切割膠帶4時，就利用洩漏檢測之方法具體的處理步驟之程序流程圖。圖47係其重要部分剖面流程圖。依據圖45至47，說明具體之步驟的進行。
(1)將切割膠帶4真空吸著於下部基座102上面(膠帶吸著步驟81)。
(2)吸具105真空吸引，並掉落於晶片1之上面(不作限定，不過一般而言係器件面)(吸具掉落步驟82)。掉落後之狀態顯示於圖47a。
(3)檢測有吸具洩漏(洩漏檢測步驟83；圖47b)。
(4)待機(流量設定值到達等待步驟84；圖47c)。洩漏量 在容許範圍時進入其次之步驟。
(5)將滑板183在與晶片1重疊減少的方向開始滑動(滑動步驟85；圖47d)。在檢測有吸具洩漏前，照樣滑動。
(6)檢測有洩漏。
(7)將滑動速度減速至洩漏為容許範圍(或是停止、等待)。亦即係待機步驟86。
(8)檢測無洩漏。
(9)再度開始滑動，到達滑動行程結束，吸具開始上昇(滑動結束&吸具上昇步驟87)。
(10)檢測有洩漏(洩漏檢測步驟88)。
(11)將吸具上昇速度減速至洩漏為容許範圍(或是停止、等待)。亦即係待機步驟89。
(12)檢測無洩漏。
(13)吸具上昇而完全剝離(完全剝離步驟90)。
該剝離程序之優點為可以較簡單之步驟結構來執行。
4.各剝離教學程序(teaching process)之詳細內容(主要為圖48至50及圖31)
以下之教學程序可適宜選擇單獨或複數個組合而適用於段落3說明之各種剝離程序，在段落2說明之各種吸具構造及在段落1說明之全體程序。
另外，以下之教學可使用良品製品晶片、瑕疵品製品晶片或非製品晶片(上面是與周邊製品同一形狀之晶片，而圖案尚未完全形成者)的任何一個來執行。此外，即使以製品晶片模擬拾取(不完全剝離之拾取)，不完全剝離時仍 回到原來之狀態，因此，雖然製品可靠性等有一定之風險，不過問題不大。
4－1.頂出區塊動作教學(「教學方法1」，圖48至49及圖31)
圖48係說明洩漏檢測與使用其之程序參數的自動取得亦即教學程序之原理用的說明圖。圖48a、b及c係其重要部分剖面流程圖，圖48d係顯示與圖31中說明之洩漏檢測的原理之關係的時序圖。依據此等說明具體之步驟的進行。
(1)使作為目的之晶片1以來到吸著塊(下部基座)102與吸著具105之中心的方式對準。就此，流量檢測開啟(檢測動作開始步驟亦即教學開始步驟151)。
(2)將切割膠帶4真空吸著於下部基座102上面(膠帶吸著步驟152)。
(3)吸具105真空吸引，並掉落於晶片1之上面(不作限定，不過一般而言為器件面)(吸具掉落步驟153)。將掉落之狀態顯示於圖48a。
(4)頂出區塊(頂出治具)全體以非常慢之速度(初期速度)上面平齊地上昇(頂出區塊上昇步驟154)。
(5)檢測有洩漏(洩漏檢測步驟157)。記憶其頂出高度(「洩漏檢測開始高度」)。
(6)頂出區塊全體以非常慢之速度(初期速度)上面平齊地下降至洩漏為容許範圍。記憶其高度(「洩漏檢測結束高度」)。亦即，將其作為「暫定第1段上昇高度」來記憶(頂出高度記憶步驟158)。
(7)頂出區塊中，僅頂出區塊(頂出治具)110b及110c以非常慢之速度(初期速度)上面平齊地上昇(第2段頂出區塊上昇步驟)。
(8)檢測有洩漏(洩漏檢測步驟159)。記憶其頂出高度(「洩漏檢測開始高度」)。
(9)頂出區塊中，僅頂出區塊(頂出治具)110b及110c以非常慢之速度(初期速度)上面平齊地下降至洩漏為容許範圍。記憶其高度(「洩漏檢測結束高度」)。亦即將其作為「暫定第2段上昇高度」來記憶(頂出高度記憶步驟160)。
(10)頂出區塊中，僅頂出區塊(頂出治具)110c以非常慢之速度(初期速度)上昇(第3段頂出區塊上昇步驟)。
(11)檢測有洩漏。記憶其頂出高度(「洩漏檢測開始高度」)。
(12)頂出區塊中，僅頂出區塊(頂出治具)110c以非常慢之速度(初期速度)上面平齊地下降至洩漏為容許範圍。記憶其高度(「洩漏檢測結束高度」)。亦即將其作為「暫定第3段上昇高度」來記憶。
(13)就此，僅使頂出區塊(頂出治具)110c追加上昇(追加上昇162)，來確認以「暫定第3段上昇高度」是否成為無洩漏(洩漏檢測步驟161)。
(14)藉此，記憶最後成為無洩漏之「設定暫定第3段上昇高度」亦即「上止點」(第3段上昇高度設定值)(上止點設定步驟155)。
(15)設定「暫定第1段上昇高度」、「暫定第2段上昇高 度」及「設定暫定第3段上昇高度」作為停止高度(停止高度設定步驟156)。
(16)其次，以(15)所設定之停止高度執行對應之段落3的任何一個拾取。而後各次逐漸提高或是降低上昇速度，記憶最佳速度並變更成其值。雖非製品晶片亦可如此，不過，執行製品晶片之拾取來進行為有效。
4－2.滑動動作教學(「教學方法2」，圖46至47及圖50)
就此，說明在段落3－4說明之裝置結構的滑動速度之教學方法。圖50係其程序流程圖。依據圖46至47及圖50說明具體之步驟的進行。
(1)使作為目的之晶片1以來到吸著塊(下部基座)102與吸著具105之中心的方式對準。就此，流量檢測開啟(檢測動作開始步驟亦即教學開始步驟171)。
(2)將切割膠帶4真空吸著於下部基座102上面(膠帶吸著步驟172)。
(3)吸具105真空吸引，並掉落於晶片1之上面(不作限定，不過一般而言為器件面)(吸具掉落步驟173)。
(4)以非常慢之速度(初期速度)對第1晶片開始滑動動作(滑動開始步驟174)。無洩漏時滑動至行程結束(行程結束步驟176)。製品晶片之情況進行至剝離完成。記憶其滑動速度。
(5)以稍快之速度對第2晶片開始滑動動作。無洩漏時滑動至行程結束。製品晶片之情況進行至剝離完成。記憶其滑動速度。
(6)重複該動作，在第n個晶片檢測有洩漏(洩漏檢測步驟175)。
(7)記憶對其第n個晶片之滑動速度。
(8)待機至洩漏在容許範圍，並記憶其待機時間。
(9)再度開始滑動動作，檢測有洩漏時回到(8)，無洩漏時進入其次步驟。
(10)滑動至行程結束。就此，從(7)或其以前記憶之速度，按照特定之原則選擇或算出最佳速度時，不需要以後之步驟。
(11)依需要進一步提高速度，重複(6)至(10)，從其獲得之資料設定最佳速度並記憶(最佳速度記憶步驟177)。
5.各剝離程序之適合組合及其特徵
段落3之各剝離程序就典型之例分類成其類型作說明，不過，實際上適宜取捨選擇或是適宜地相互組合而執行時，可期待拾取效果提高，或是製品可靠性提高。如段落3－2之吸具上昇分段(圖41步驟45至47或50至52)亦即步驟之集合，適用於剝離程序3之步驟67之後及剝離程序4之適切的步驟與並列步驟(parallel)時，有效縮短拾取時間。
6.晶片輸送、物理吸著掉落及晶粒接合程序之說明(主要參照圖51至60)
一般而言，從晶片剝離至掉落至佈線基板完成之處理，係將晶片真空吸著於吸著具之狀態下執行。但是，這樣在薄膜晶片之情況(特別是100微米以下之晶片厚度者)，晶片藉由真空吸著係在局部變形的狀態下(晶片因真空吸著而 翹曲，可參照圖54至圖56)掉落，而接著、固定於基板，因此在接合後容易留下空隙及翹曲。採用預先在晶片背面形成接著劑層(使用DAF方式)之方式的此種傾向特別強。此外，器件面亦即晶片主要形成電晶體等主要部分及多層佈線之面(背面相反側之主面)朝上而吸著情況下(所謂面朝上品)，即使在器件之可靠性方面，不留下空隙、翹曲或變形地接合仍然重要。此外，一般而言，周邊之空隙在模壓步驟中一部分被消除，不過中央附近者未被消除。
該段落為了解決此等問題，係就其他段落說明之接合程序在對佈線基板之掉落部分或其周邊適用早期關閉真空吸著的方法之情況作說明。以下之實施形態，所謂關閉真空吸著，除了特別明示係其以外者之情況及從文脈上顯然並非如此之情況外，係表示完全地關閉真空吸著，而僅以物理吸著(按照圖31之拾取部控制系統144之指示，藉由切換三方切換閥門143，而從真空供給源切離吸著具之真空吸引系統，而成為大氣開放狀態)而吸著晶片者。另外，就其他之段落亦同，不過，本段落之掉落技法係在其他段落說明之程序的相關部分之代替程序或詳細程序，關於在其他段落說明之程序，當然並非係必須者。
就此，主要使用圖51至圖60說明從晶片剝離後至晶粒接合之程序的詳細流程。如之前的說明，在圖51中，首先在拾取部中開始拾取動作(圖51之拾取動作開始步驟201，以下同樣如圖51)。首先將切割膠帶4吸著於下部基座102(DC膠帶吸著步驟202)。在圖52之時間t11 ，吸具105來到作為 目的之晶片1上時開始下降。在時間t12 切換成低速之下降。而後，在時間t13 開始吸具105之真空吸住。在時間t14 真空吸引並吸具105降下來，而掉落於晶片1上(吸具吸著開始步驟203)。圖53中顯示此時之剖面的概要。之後隨即，在時間t15 開始頂出動作與吸具105之上昇。在時間t16 頂出動作結束，在時間t17 頂出區塊返回(t15 －t17 間，如為100毫秒)，若無問題，吸具105照樣繼續上昇而完成剝離。完全剝離後，在時間t18 吸具105提高上昇速度，在時間t19 達到特定之平行移動高度。亦即，吸具105以橡膠晶片125在藉由真空吸著而保持之狀態下上昇(拾取步驟204)。顯示此時之剖面的概要者係圖54。上昇至特定之高度後，吸具105移動至晶粒接合位置上方亦即接合載台132上之佈線基板11上方(移動至接合位置上方的步驟205)。顯示此時之剖面的概要者係圖55。從時間t20 吸具105以橡膠晶片125在藉由真空吸著而保持之狀態下開始下降。顯示此時之剖面的概要者係圖56。在時間t21 切換成低速下降。就此，進入最後掉落姿態。在時間t22 關閉吸具之真空吸住(吸著關閉步驟206)，晶片1實質地僅以分子間力(物理吸著)保持於橡膠晶片125並下降。顯示此時之剖面的概要者係圖57(比較圖54至圖56與圖57時，瞭解圖57係藉由晶片之真空吸引而消除翹曲)。在時間t23 晶片1掉落於佈線基板11上(掉落步驟207；t21 －t23 間如速度為20 mm/sec；時間約30毫秒)。另外，在圖52以efg之路徑(fg間之時間如速度為2 mm/sec；時間約40毫秒)下降之情況，可在以其方式進 入最後掉落姿態之時點亦即在"f"點之後關閉真空吸引(亦可以其他之時序關閉)。在時間t24 確認掉落時，接合荷重(如5N)賦予吸具105(接合步驟208)。顯示此時之剖面的概要者係圖58。在時間t25 接合完成(t23 －t25 間之時間如1秒程度)時，吸具開始上昇。顯示此時之剖面的概要者係圖59。而後，在時間t26 達到特定之平行移動高度。顯示此時之剖面的概要者係圖60。其後，吸具105為了再度進行其次之晶片的剝離，而移動至拾取部。
就此，本程序在圖52中由於取路徑abc，亦即由於在掉落前關閉真空吸著(包含與平行移動時比較為微弱者)，與圖52中取路徑abc之情況比較，由於掉落時不存在吸著於晶片1造成之變形及應力，因此接合特性良好。此外，由於掉落時不因吸著於晶片1而遭受不需要之力，因此順利地仿照須接合佈線基板之面的結果，不殘留空隙及不希望之翹曲。此種效果在使用晶粒接合時之晶片變形容易成為問題的DAF(包含附著於晶圓背面之型式及在切割膠帶上預先貼上的型式)的程序中特別有效。
另外，由於從高速下降切換成低速下降(最後掉落速度)後關閉真空吸住，不過並非必須，因此晶片1不致以切換之撞擊力而落下(不過，確保充分之物理吸著條件下，亦可在速度切換前關閉真空吸著。此外，有時亦可不切換速度)亦即，由於晶片之質量較小，因此物理吸著力通常比重力強，不過撞擊力一般而言可與物理吸著力相同程度。
另外，即使說是開啟、關閉真空吸住，並非必須完全地 關閉(大氣開放)，如開啟時之吸引壓如為負80至90千帕斯卡時，關閉時之壓力與此比較係非常低的絕對值，如係數%以下程度即可(不過，不使用真空吸著之完全關閉狀態，亦即僅作為有效地物理吸著者，在改善薄膜晶片之晶粒接合特性亦即減少空隙上有效。以壓力表示此時，如絕對值為0.05至0.0005千帕斯卡程度或其以下。此外，將真空吸著完全關閉者控制亦簡單，從壓力應答之速度而言亦有利)。此外，亦可不完全關閉，而以強弱切換。亦即為開啟時之30%以下，並須形成15%以下之吸引強度者亦有效。考慮穩定之晶片的保持時，不完全地關閉的情況亦須為負壓力亦即(並非弱排出)弱吸引狀態。
本段落中說明之掉落方法，在與其次段落中說明之藉由包含低彈性橡膠晶片的吸具之晶粒接合方法的組合中特別有效。此因，真空吸著於低彈性橡膠晶片之情況，由於橡膠晶片使施加於晶片之應力分散於廣的範圍，因此關閉真空吸著時，晶片變形迅速地回復。此外，至少熱壓著進行時關閉真空吸著時，由於接合加壓藉由低彈性橡膠晶片而充分分散，因此在消除晶片之局部變形及空隙上特別有效。
此外，本段落中說明之掉落方法，在與對薄膜晶片(150微米以下，或是100微米以下，甚至50微米以下之晶片厚度的晶片)藉由包含橡膠晶片之吸具的晶粒接合方法之組合中特別有效。此因，薄膜晶片容易發生局部之變形，照樣地掉落時，在與佈線基板面之間會輕易地形成閉鎖空 間，因此容易成為空隙的原因。
此外，本段落中說明之掉落方法，在與段落3中說明之藉由包含橡膠晶片之吸具的各剝離&晶粒接合方法的組合中特別有效。此因，晶片重複彎曲、回復並被剝離之情況，特別是往往在留下了翹曲之狀態下吸著的情況。
7.低彈性橡膠晶片材料之說明(主要參照圖61)
橡膠晶片之材料，硬度低者從容易選擇之觀點，最有效者係從熱硬化性彈性體中作選擇。如Geltec公司之α凝膠(Geltec公司之登錄商標)，亦即如以矽作為主要成分之矽系凝膠狀彈性體，從防止晶片之污染等的觀點亦為適合之候補。此外，其系列中θ凝膠(Geltec公司之登錄商標)、θ5(硬度約56)、θ6(硬度約14)、θ8(硬度約28)更為適合。再者，θ凝膠中θ8(硬度約28)等特別適合。
其他之材料，可從氟橡膠、耐熱腈橡膠、天然橡膠、異戊二烯橡膠、苯乙烯－丁二烯橡膠、氯丁二烯橡膠等熱硬化性彈性體中作選擇。
再者，考慮循環使用時，亦可選擇作為熱可塑性樹脂之聚醯亞胺系的熱可塑性彈性體等。
硬度範圍為10以上且未達70在利用彈性上適合。其範圍中，硬度為15以上且未達55在利用彈性上特別適合。此外，硬度為20以上且未達40之範圍在處理薄膜晶片上特別適合。不過，並非排除其以外之範圍者。本申請案之實施形態中，先前之高度80程度的彈性體及金屬、陶瓷等硬質吸具或是橡膠晶片亦有適合之應用領域。此外，物理吸著 之例，因洩漏而晶片彎曲之檢測例等，當然不特別限於該範圍。
如此使用低彈性之橡膠晶片時，由於容易仿照凹凸(由於晶片上面未必是平坦)，因此剝離中不易洩漏，可提高剝離效果。
此外，如此使用低彈性之橡膠晶片時，在剝離步驟中，即使晶片一時地彎曲，由於橡膠晶片亦仿照其而相當程度變形，因此應力被分散，可防止晶片之損傷及應力殘留。
再者，如此使用低彈性之橡膠晶片時，在晶粒接合中可緩和掉落時之撞擊。因此對面朝上品等特別有效。
再者，如此使用低彈性之橡膠晶片時，在晶粒接合中可減低壓著時之翹曲的殘留。因此對使用DAF等之程序特別有效。
此外，如此使用低彈性之橡膠晶片時，在晶粒接合中，即使在掉落前關閉真空吸引，與晶片表面之密合面積仍大，因此可確保充分之物理吸著力。
此外，如此使用低彈性之橡膠晶片時，在晶粒接合中，在掉落前不論關閉或不關閉真空吸引，均可減低壓著時對晶片的損傷。
一般而言，物理吸著力起因於范德瓦耳斯(Van der Waals)力，不過其到達距離係0.2 nm至10 nm的範圍。半導體晶片上面與橡膠晶片間之物理吸著力在范德瓦耳斯力中，起因於倫敦(London)力(感應偶極子間之引力)，屬於比較弱之類別。因此，需要儘量多的面積在到達距離內。 因而需要準備仿照性優異的構件。此外，由於撞擊容易造成落下，因此宜為力求撞擊吸收性高之材料。
另外，由於橡膠晶片之熱傳導較差，因此一般而言藉由使用橡膠晶片之吸具的晶粒接合係從佈線基板側亦即從接合載台側進行加熱。
8. 2段晶粒程序之說明(主要參照圖62至65)
以上之說明係顯示以一個接合工具(吸具105)完成熱壓著的方式，不過以第1接合工具(吸具105)假安裝複數個晶片(如5個)，其後以第2接合工具主壓著其複數個晶片時，可使通量達到數倍。此外，與段落7中說明之低彈性橡膠晶片組合之假壓著，即使以高速動作，對晶片之損傷仍少，因此可執行高速之假壓著。(另外，就主壓著接合工具305，當然亦可使用低彈性橡膠晶片)以下詳細作說明。
圖62中係俯視圖，且顯示剝離、晶粒接合一貫裝置400之結構。該圖左方有之前說明之晶片剝離裝置100(拾取部)，右側有晶粒接合部300，其中有假接合部300a與主壓著部300b。假接合部300a中設有假接合載台132a。另外，在主壓著部300b中設有縱長之主壓著載台132b。
將圖62之AA剖面圖顯示於圖63至65，來說明2段接合程序。如圖63所示，剝離之晶片1j以吸具105轉送至假接合載台132a上的佈線基板11a上方。其次如圖64所示，吸具105下降，以短時間(加壓時間如0.1秒程度)進行假壓著(藉由接著構件層而固定位置程度的壓著狀態)。此時時序一致時，藉由主壓著接合工具305進行從晶片1a至1e對基板 11b的主壓著。由於主壓著需要比假壓著多的時間(如加壓時間為4秒程度)，因此在其間吸具105數次在拾取部100與假接合部300a之間來回，可完成從晶片1f至1j的假壓著(參照圖65)。完成時，吸具105為了其次之晶片1k的剝離而移動至剝離載台。
此外，與之前說明者同樣地，前述假壓著載台及主壓著載台從攝氏100度加溫至150度程度(由於有機佈線基板之玻璃轉移溫度一般而言係攝氏240度至330度，因此，基板加熱溫度亦可能係100度至200度程度，不過為了將基板之變形抑制在最小限度，須為攝氏100度至150度程度。不過，至少需要為基板之玻璃轉移溫度以下者)。此外，主壓著接合工具305亦加溫至同樣之溫度，或是提高攝氏50度程度的溫度。因此，與假壓著吸具不同，主壓著接合工具305之下端部可以熱傳導較良好的構件構成，此外，由於構成晶片之矽等係熱傳導較良好之構件，且可有效進行加熱，因此可順利地進行熱壓著。
9.吸具真空吸引系統之變形例的說明(主要參照圖66、67及52)
之前說明之吸具105的真空吸引系統係完全閉鎖型(係藉由圖31之閥門143，於開啟時連結於真空源，於關閉時與真空源切離而成為大氣開放狀態)，不過在此說明者，如圖67所示，係其改良型，且係在比較接近於吸具105之橡膠晶片的區域設了洩漏孔221者。藉此，有關閉吸著時吸具頂端部之壓力應答加快的效果(當然，即使是之前說明 的吸具105之真空吸引系統，仍然是於關閉時與真空源切離而成為大氣開放狀態，一般而言，由於真空源與大氣開放之切換，係藉由置於比吸具頂端側接近真空源的位置之切換閥門143來進行，因此難免有若干延遲。實際上，之前需要40至100毫秒程度。亦即，預先在吸具頂端部常設洩漏路徑時，即使洩漏路徑比較細，壓力應答仍然加快至切換閥門143之真空系統流路的傳導部分程度)。此外，由於始終有洩漏路徑(如洩漏路徑之孔徑為0.3 mm程度，僅開放洩漏路徑時之到達流量為0.4 L/分，該到達壓為84 KPa。附帶一提，全部開放孔徑為0.8 mm程度之橡膠晶片的吸著孔時的到達流量係7.0 L/分程度)，因此可緩和藉由晶片而閉鎖真空吸引系統時之撞擊對晶片的影響。亦即，使用在段落7中說明之較柔軟的彈性體作為橡膠晶片時，真空密封性非常佳，晶片彎曲，可能彎曲從形成洩漏狀態之狀態回復而閉鎖真空吸引系統時之撞擊較大。但是，此時由於始終存在洩漏路徑，真空吸引系統不致完全閉鎖，因此強大撞擊施加於晶片的顧慮小。此外，因為有洩漏孔時應答快，所以即使在掉落之前關閉真空吸著，於掉落時仍可確實形成無晶片翹曲的狀態。此外，使用低彈性構件之橡膠晶片時，從該彎曲回復與低彈性構件具有之回復力互相結合，而更順利地進行。
以下，按照圖52詳細說明順序。如之前的說明，圖66中，首先在拾取部中開始拾取動作(圖66之拾取動作開始步驟211，以下同樣如圖66)。首先將切割膠帶4吸著於下 部基座102(DC膠帶吸著步驟212)。在圖52之時間t11 ，吸具105來到作為目的之晶片1上時開始下降。在時間t12 切換成低速之下降。而後，在時間t13 開始吸具105之真空吸住。在時間t14 真空吸引並吸具105降下來，而掉落於晶片1上(吸具吸著開始步驟213)。之後，在時間t15 開始頂出動作與吸具105之上昇。在時間t16 頂出動作結束，在時間t17 頂出區塊返回，不過無問題時，吸具105照樣繼續上昇而完成剝離。完全剝離後，在時間t18 吸具105提高上昇速度，在時間t19 達到特定之平行移動高度。亦即，吸具105以橡膠晶片125在藉由真空吸著而保持之狀態下上昇(拾取步驟214)。上昇至特定之高度後，吸具105移動至晶粒接合位置上方亦即接合載台132上之佈線基板11上方(移動至接合位置上方的步驟215)。從時間t20 吸具105以橡膠晶片125在藉由真空吸著而保持之狀態下開始下降。在時間t21 切換成低速下降。就此，進入最後掉落姿態。在時間t22 關閉吸具之真空吸住(吸著關閉步驟216)，晶片1實質地僅以分子間力(物理吸著)保持於橡膠晶片125並下降。在時間t23 晶片1掉落於佈線基板11上(掉落步驟217)。在時間t24 確認掉落時，接合荷重賦予吸具105(接合步驟218)。在時間t25 接合完成時，吸具開始上昇。而後，在時間t26 達到特定之平行移動高度。其後，吸具105為了再度進行其次之晶片的剝離，而移動至拾取部。
10.橡膠晶片形狀等之變形例的說明(主要參照圖68至圖72)
本段落中說明者，係關於在圖32至37、圖39至40、圖42、圖44、圖46至48、圖53至60、圖63及圖67中說明之吸具的橡膠晶片形狀的其他改良者。此等之特徵係藉由在包含橡膠晶片中心的主要部分之外延部設置厚度比其薄之周邊部(顎部)，提高橡膠晶片外端部之柔軟性，以儘量不發生洩漏之方式，改善橡膠晶片之保持特性者。藉此，可減低拾取時晶粒之裂紋等。此外，因為待機時間及重試次數減少，所以可縮短處理時間。
此外，此時構成橡膠晶片之彈性體的硬度與在段落7中說明者相同，不過周邊部之追隨性高時，有若干提高，亦即宜為25以上，且未達65程度的傾向。另外，利用物理吸著而在掉落前切斷真空吸引之方法，因為晶粒與橡膠晶片之微小的平均距離增加，所以，硬度超過70時物理吸著不穩定。
10－1.洩漏更少之橡膠晶片形狀的說明(主要為圖68至70)
圖68係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒拾取步驟(使用包含周邊顎部之橡膠晶片者)中途的情況之模式剖面圖(對應於圖69或圖70之A－A剖面)。圖69係對應於圖68之橡膠晶片的底視圖(具體例a)。圖70係對應於圖68之橡膠晶片的底視圖(具體例b)。依據此等說明洩漏更少之橡膠晶片形狀。
最先說明從下方以頂出區塊110a、110b、110c(頂出區塊110，亦即下部基座102之晶粒1a正下方的部分)頂出晶粒而拾取之例。如圖68及圖69所示，其特徵為：橡膠晶片 125分成中央之橡膠晶片主要部125a與周邊之環狀的橡膠晶片周邊部125b(在橡膠晶片125之下面側)。該橡膠晶片周邊部125b之厚度比橡膠晶片主要部125a薄。此因晶粒1a之周邊部牽引於切割膠帶4而變形於下方時可追隨。因而，在橡膠晶片主要部125a周邊之各個真空吸引孔106b、106c、106d、106e、106f、106g、1O6h、106i中連結於延伸於橡膠晶片周邊部125b下面的真空吸引溝421。
該橡膠晶片周邊部125b之寬度宜與頂出區塊110a外部之晶粒變形餘裕寬M(隨著切割膠帶4之變形，該晶粒或鄰接晶粒1a、1b、1c之曲率半徑過小，而晶粒不致破裂的餘裕寬；滑動方式亦同)相同程度(如0.5至0.7毫米程度)。此外，橡膠晶片周邊部125b之下部顎部L的厚度，如彈性體之硬度為50上下(橡膠晶片之厚度如為3至5毫米)時，宜為0.5至2毫米程度。以上之點在子段落(10－3)中說明的橡膠晶片亦大致相同。
下面之形狀亦可形成如圖70。如圖70所示，亦可在真空吸引孔106b、106c、106d、106e、106f、106g、106h、106i中連結單一之環狀的真空吸引溝421。藉由該構造，對晶粒變形之追隨性及真空吸著性提高。不過，圖69者之耐用性等優異。
亦即，採用此種形狀之橡膠晶片時，由於晶粒1a周邊之吸著面積大，因此對晶粒周邊之吸著力大幅提高。因此如圖40(b)、圖42(d)、圖44(d)或圖48(b)所示，通常即使是洩漏之狀況仍可維持真空吸著，因此可減低待機時間及重試 次數，並提高處理速度。此外，由於可藉由真空吸著力抵銷使晶粒變形於下方的應力，因此亦可減低晶粒之破裂及缺口等。
10－2.對滑動剝離之適用(主要為圖71)
圖71(a)至(d)係將對應於圖68之橡膠晶片適用於段落(3－4)之剝離程序的剝離程序剖面流程圖。依據此說明將子段落(10－1)中說明之洩漏更少的橡膠晶片形狀對子段落(3－4)之滑動剝離適用之例。另外，適用以下之子段落(10－3)中說明之洩漏更少的橡膠晶片形狀之情況亦完全相同，而不重複說明。
如圖71(a)所示，由於晶粒1a周邊之吸著面積大，因此對晶粒周邊之吸著力大幅提高。亦即由於該橡膠晶片之形狀的追隨性佳，因此在子段落(3－4)即使是圖47之(b)的狀況，橡膠晶片周邊部125b(顎部)仍然追隨變形不致洩漏，而維持真空吸著(圖71之(b))。而後，復原力作用，如圖71之(c)，輕易地恢復成平坦狀態。因此，發生洩漏者如圖71之(d)所示，僅為滑板183(下部基座102之晶粒1a正下方的部分)太快向晶粒1a之下部側方退開的情況。
另外，滑動方式情況之晶粒變形餘裕寬M，如圖46(a)所示，設於滑板183之頂端部及兩脇部。
10－3.洩漏更少之其他橡膠晶片形狀(主要為圖72)
圖72係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒拾取步驟(使用包含周邊顎部之其他橡膠晶片者)中途的情況之模式剖面圖。依據此，說明洩 漏更少之橡膠晶片的形狀之其他例。該形狀與子段落(10－1)者比較，由於橡膠晶片之周邊部上部對吸具固定的部分較厚，因此有製作及固定容易之特徵。下面之平面形狀與圖69或圖70相同，不重複說明。
如圖72所示，在橡膠晶片周邊部125b之上面與下面之間有環狀之溝422。由於有該環狀之溝422，因此在確保下部之顎部的追隨性狀態下，提高加工性，並且對吸具105之安裝(保持性)容易。關於顎部之尺寸等，與上述子段落(10－1)大致相同。就環狀之溝422的尺寸，只要是可確保下部之顎部的追隨性者即可。
11.結語
以上係依據實施形態，以正方形之矽晶片為例具體說明本發明人之發明，不過本發明並非限定於此者，在不脫離其要旨的範圍內，當然可作各種變更。
如本發明當然同樣地可適用於長方形之晶片、其他形狀之晶片、GaAs晶片等矽以外之晶片、及其他晶片上之電子零件的拾取。
1‧‧‧晶片
4‧‧‧黏著膠帶
100‧‧‧晶片剝離裝置(晶片處理裝置)
102‧‧‧下部基座(吸著塊)
105‧‧‧吸著具
107‧‧‧真空吸著系統
圖1係用於本發明一種實施形態之半導體積體電路裝置之製造方法的半導體晶片之立體圖。
圖2係顯示半導體晶圓之研磨步驟的側面圖。
圖3係顯示在半導體晶圓上附著切割膠帶之步驟的側面圖。
圖4係顯示半導體晶圓之切割步驟的側面圖。
圖5係顯示將半導體晶圓及切割膠帶固定於晶圓環，在其上方配置壓板，並且在下方配置了擴展環之狀態的平面圖。
圖6係顯示將半導體晶圓及切割膠帶固定於晶圓環，在其上方配置壓板，並且在下方配置了擴展環之狀態的剖面圖。
圖7係顯示將切割膠帶藉由壓板與擴展環夾著晶圓環而賦予切割膠帶之張力狀態的剖面圖。
圖8係說明附著切割膠帶之半導體晶片的剝離方法之晶片剝離裝置的重要部分剖面圖。
圖9係顯示晶片剝離裝置之吸著塊的剖面圖。
圖10係吸著塊之上面近旁的放大剖面圖。
圖11係吸著塊之上面近旁的放大立體圖。
圖12係說明半導體晶片之剝離方法的吸著塊之上面近旁的放大剖面圖。
圖13係說明半導體晶片之剝離方法的吸著塊之上面近旁的放大剖面圖。
圖14係說明半導體晶片之剝離方法的吸著塊之上面近旁的放大剖面圖。
圖15係說明半導體晶片之剝離方法的吸著塊之上面近旁的放大立體圖。
圖16係說明半導體晶片之剝離方法的吸著塊之剖面圖。
圖17係說明半導體晶片之剝離方法的吸著塊之上面近旁的放大剖面圖。
圖18係說明半導體晶片之剝離方法的吸著塊之上面近旁的放大立體圖。
圖19係說明半導體晶片之剝離方法的吸著塊之剖面圖。
圖20係說明半導體晶片之剝離方法的吸著塊之上面近旁的放大剖面圖。
圖21係說明半導體晶片之剝離方法的吸著塊之上面近旁的放大立體圖。
圖22係說明半導體晶片之剝離方法的吸著塊之剖面圖。
圖23係說明半導體晶片之剝離方法的吸著塊之上面近旁的放大剖面圖。
圖24係顯示將在圖23所剝離之半導體晶片輸送至晶粒接合部的情況之剖面圖。
圖25係顯示將在圖23所剝離之半導體晶片輸送至晶粒接合部，而掉落於佈線基板時的剖面圖。
圖26係顯示將在圖23所剝離之半導體晶片以晶粒接合部接合於佈線基板時的剖面圖。
圖27係顯示半導體晶片之附顆粒步驟的佈線基板之剖面圖。
圖28係顯示半導體晶片之疊層及線接合步驟之佈線基板的剖面圖。
圖29係顯示半導體晶片之樹脂密封步驟的佈線基板之剖面圖。
圖30(a)~(c)係說明半導體晶片之剝離方法的其他例之吸著塊的上面近旁之剖面圖。
圖31(a)及(b)係說明半導體晶片之剝離方法的原理用之說明圖。
圖32(a)及(b)係顯示橡膠晶片、頂出區塊各一例及吸具本體之構造的平面圖。
圖33(a)及(b)係顯示橡膠晶片、頂出區塊各其他一例及吸具本體之構造的平面圖。
圖34係說明圖33或圖34之A－A剖面的狀態之剖面圖。
圖35係說明圖33或圖34之B－B剖面的狀態之剖面圖。
圖36(a)及(b)係顯示橡膠晶片、頂出區塊各另外其他一例及吸具本體之構造的平面圖。
圖37係說明圖36之A－A剖面的狀態之剖面圖。
圖38係說明圖36之B－B剖面的狀態之剖面圖。
圖39係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的剝離程序1之處理流程圖。
圖40(a)~(c)係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的剝離程序1之模式剖面流程圖。
圖41係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的剝離程序2之處理流程圖。
圖42(a)~(e)係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的剝離程序2之模式剖面流程圖。
圖43係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的剝離程序3之處理流程圖。
圖44(a)~(d)係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的剝離程序3之模式剖面流程圖。
圖45係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的剝離程序4之處理流程圖。
圖46(a)及(b)係說明用於本發明一種實施形態之半導體積體電路裝置之製造方法中的剝離程序4之剝離裝置的構造用之裝置重要部分俯視圖。
圖47(a)~(d)係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的剝離程序4之模式剖面流程圖。
圖48(a)~(d)係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的初期參數自動設定方法1之模式剖面流程圖。
圖49係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的初期參數自動設定方法1之處理流程圖。
圖50係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的初期參數自動設定方法2之處理流程圖。
圖51係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序之步驟流程圖。
圖52係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序之時間圖。
圖53係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序之剖面模式流程圖之一。
圖54係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序之剖面模式流程圖之二。
圖55係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序之剖面模式流程圖之三。
圖56係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序之剖面模式流程圖之四。
圖57係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序之剖面模式流程圖之五。
圖58係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序之剖面模式流程圖之六。
圖59係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序之剖面模式流程圖之七。
圖60係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序之剖面模式流程圖之八。
圖61係關於使用於本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合之橡膠晶片材料的各規格間之硬度比較圖。
圖62係顯示使用於本發明一種實施形態之半導體積體電路裝置之製造方法中的步驟、晶粒接合方法之晶片剝離&晶粒接合一貫裝置的結構之模式俯視圖。
圖63係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的步驟、晶粒接合方法之流程的剖面步驟流程圖之一。
圖64係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的步驟、晶粒接合方法之流程的剖面步驟流程圖之二。
圖65係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的步驟、晶粒接合方法之流程的剖面步驟流 程圖之三。
圖66係說明本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序一種變形例之步驟流程圖。
圖67係使用於本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒接合順序一種變形例之吸具剖面圖。
圖68係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒拾取步驟(使用包含周邊顎部之橡膠晶片者)中途情況之模式剖面圖。
圖69係對應於圖68之橡膠晶片的底視圖(具體例a)。
圖70係對應於圖68之橡膠晶片的底視圖(具體例b)。
圖71(a)~(d)係將對應於圖68之橡膠晶片適用於段落(3－4)之剝離程序的剝離程序剖面流程圖。
圖72係顯示本發明一種實施形態之半導體積體電路裝置之製造方法中的晶粒拾取步驟(使用包含周邊顎部之其他橡膠晶片者)中途情況之模式剖面圖。
1‧‧‧晶片
4‧‧‧切割膠帶
21‧‧‧氣體流量感測器
102‧‧‧吸著塊
102a‧‧‧吸著塊周邊部
105‧‧‧吸具
107‧‧‧真空吸引系統
110‧‧‧頂出區塊
141‧‧‧真空供給管
143‧‧‧閥門
144‧‧‧拾取部控制系統

Claims (91)

  1. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；及(b)在以吸著具真空吸著前述複數個晶片內之第1晶片的表面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；前述步驟(b)包含以下之下位步驟：(b1)藉由計測前述吸著具之真空吸著系統的流量，以監控前述第1晶片從前述黏著膠帶完全剝離以前之前述第1晶片的彎曲狀態之步驟。
  2. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b2)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或中斷的步驟；及(b3)使前述剝離動作中斷情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述剝離動作之步驟。
  3. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b4)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或減速之步驟；及 (b5)使前述剝離動作減速情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再加速之步驟。
  4. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b6)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作後退之步驟。
  5. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b7)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續，或是在前述第1晶片之前述彎曲狀態到達容許範圍內為止，使前述剝離動作減速之步驟。
  6. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b8)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及(b9)前述下位步驟(b8)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態到達前述容許範圍內為止的步驟。
  7. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b10)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及 (b11)前述下位步驟(b10)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
  8. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b12)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及(b13)前述下位步驟(b12)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
  9. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b23)在前述第1晶片之前述彎曲狀態超過容許範圍之前，以與前述第1晶片之重疊減少的方式，使形成前述下部基座之主要部分的滑板滑動之步驟；及(b24)依據前述下位步驟(b1)之監控資訊，使前述滑板待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
  10. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b25)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或中斷之步驟；及 (b26)使前述剝離動作中斷情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再度開始，或是在前述第1晶片之前述彎曲狀態在到達前述容許範圍內為止，使前述剝離動作後退之步驟。
  11. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b27)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或減速之步驟；及(b28)使前述剝離動作減速情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再加速，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作後退之步驟。
  12. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b29)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；(b30)前述下位步驟(b29)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟；及(b31)在使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態達前 述容許範圍內為止之步驟。
  13. 如請求項1之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b36)在前述第1晶片之前述彎曲狀態超過容許範圍之前，使前述吸著具上昇之步驟；(b37)前述下位步驟(b36)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟；及(b38)在使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟。
  14. 如請求項1之半導體積體電路裝置的製造方法，其中在前述第1晶片之前述背面預先形成有晶粒接合用接著劑層。
  15. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；及(b)在以吸著具真空吸著前述複數個晶片內之第1晶片的表面，且將前述第1晶片之前述背面的前述黏著膠帶 真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；前述步驟(b)包含以下之下位步驟：(b1)藉由計測前述吸著具之真空吸著系統的流量，以監控前述第1晶片從前述黏著膠帶完全剝離以前之前述第1晶片的彎曲狀態之步驟；(b2)依據前述下位步驟(b1)之監控資訊，決定前述剝離動作之最佳速度(須對以後之晶片適用的速度)的步驟；前述半導體積體電路裝置之製造方法進一步包含以下之步驟：(c)前述步驟(b)之後，在以吸著具真空吸著前述複數個晶片內之第2晶片的表面，且將前述第2晶片之前述背面的前述黏著膠帶真空吸著於下部基座的上面之狀態，藉由以前述最佳速度執行前述剝離動作，而使前述黏著膠帶從前述第2晶片之前述背面剝離的步驟。
  16. 如請求項15之半導體積體電路裝置之製造方法，其中前述第1晶片係製品晶片。
  17. 如請求項15之半導體積體電路裝置之製造方法，其中前述第2晶片係製品晶片。
  18. 如請求項15之半導體積體電路裝置之製造方法，其中在前述第1晶片及前述第2晶片之前述背面預先形成有晶粒接合用接著劑層。
  19. 一種半導體積體電路裝置之製造方法，其包含以下之步 驟：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；(b)在以吸著具真空吸著前述複數個晶片內之第1晶片的表面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；前述步驟(b)包含以下之下位步驟：(b1)藉由計測前述吸著具之真空吸著系統的流量，以監控前述第1晶片從前述黏著膠帶完全剝離以前之前述第1晶片的彎曲狀態之步驟；(b2)使形成前述下部基座之主要部分的頂出區塊與前述吸著具一起上昇之步驟；(b3)依據前述下位步驟(b1)之監控資訊，決定前述頂出區塊之最佳上昇高度的步驟；前述半導體積體電路裝置之製造方法進一步包含以下之步驟：(c)前述步驟(b)之後，在以吸著具真空吸著前述複數個晶片內之第2晶片的表面，且將前述第2晶片之前述背面的前述黏著膠帶真空吸著於下部基座的上面之狀態，僅以前述最佳上昇高度之程度，使前述頂出區塊上昇之步驟。
  20. 如請求項19之半導體積體電路裝置之製造方法，其中前 述第1晶片係製品晶片。
  21. 如請求項19之半導體積體電路裝置之製造方法，其中前述第2晶片係製品晶片。
  22. 如請求項19之半導體積體電路裝置之製造方法，其中在前述第1晶片及前述第2晶片之前述背面預先形成有晶粒接合用接著劑層。
  23. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；(b)在以吸著具真空吸著前述複數個晶片內之第1晶片的表面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；前述步驟(b)包含以下之下位步驟：(b1)藉由計測前述吸著具之真空吸著系統的流量，以監控前述第1晶片從前述黏著膠帶完全剝離以前之前述第1晶片的彎曲狀態之步驟；(b2)在前述第1晶片之前述彎曲狀態超過容許範圍之前，使形成前述下部基座之主要部分的滑板，以與前述第1晶片之重疊減少的方式而滑動之步驟；(b3)依據前述下位步驟(b1)之監控資訊，決定前述滑板之最佳滑動速度的步驟； 前述半導體積體電路裝置之製造方法進一步包含以下之步驟：(c)前述步驟(b)之後，在以吸著具真空吸著前述複數個晶片內之第2晶片的表面，且將前述第2晶片之前述背面的前述黏著膠帶真空吸著於下部基座的上面之狀態，以前述最佳滑動速度，使前述滑板以與前述第2晶片之重疊減少的方式而滑動，而使前述黏著膠帶從前述第2晶片之前述背面剝離的步驟。
  24. 如請求項23之半導體積體電路裝置之製造方法，其中前述第1晶片係製品晶片。
  25. 如請求項23之半導體積體電路裝置之製造方法，其中前述第2晶片係製品晶片。
  26. 如請求項23之半導體積體電路裝置之製造方法，其中在前述第1晶片及前述第2晶片之前述背面預先形成有晶粒接合用接著劑層。
  27. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)將複數個晶片供給至晶片處理裝置之晶片拾取部的步驟；(b)在將前述晶片拾取部之前述複數個晶片內的第1晶片之表面，真空吸著於吸著具之橡膠晶片下面的狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉送的步驟；(c)前述步驟(b)之後，主要在藉由與前述橡膠晶片的 前述下面之間的物理吸著而保持前述第1晶片之前述表面的狀態，使前述第1晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；及(d)前述步驟(c)後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟。
  28. 如請求項27之半導體積體電路裝置之製造方法，係在前述步驟(c)至(d)中關閉真空吸著。
  29. 如請求項28之半導體積體電路裝置之製造方法，其中前述橡膠晶片在中央部包含真空吸引孔。
  30. 如請求項29之半導體積體電路裝置之製造方法，其中前述步驟(b)包含以下之下位步驟：(b1)使前述第1晶片以第1速度朝向前述佈線基板之前述上面而下降的步驟；及(b2)緊接著前述步驟(b1)，使前述第1晶片，以比前述第1速度緩慢的第2速度朝向前述佈線基板之前述上面下降的步驟；再者，前述步驟(c)包含以下之下位步驟：(c1)使前述第1晶片在掉落之前，以前述第2速度朝向前述佈線基板之前述上面下降之步驟。
  31. 如請求項28之半導體積體電路裝置之製造方法，其中前 述橡膠晶片將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
  32. 如請求項28之半導體積體電路裝置之製造方法，其中前述橡膠晶片將彈性體作為主要之構成要素，其硬度為15以上，且未達55。
  33. 如請求項31之半導體積體電路裝置之製造方法，其中前述彈性體係氟橡膠。
  34. 如請求項31之半導體積體電路裝置之製造方法，其中前述彈性體係矽系彈性體。
  35. 如請求項28之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
  36. 如請求項28之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟：(e)在前述步驟(b)之前，從在黏著膠帶上固定其背面之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
  37. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；及(b)在將前述複數個晶片內之第1晶片表面真空吸著於吸著具的橡膠晶片之下面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步 驟；前述橡膠晶片將彈性體作為主要之構成要素，其硬度為15以上，且未達55。
  38. 如請求項37之半導體積體電路裝置之製造方法，其中前述硬度為20以上，且未達40。
  39. 如請求項37之半導體積體電路裝置之製造方法，其中前述彈性體係氟橡膠。
  40. 如請求項37之半導體積體電路裝置之製造方法，其中前述彈性體係矽系彈性體。
  41. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)將複數個晶片供給至晶片處理裝置之晶片拾取部的步驟；(b)在將前述晶片拾取部之前述複數個晶片內的第1晶片之表面，真空吸著於吸著具之橡膠晶片下面的狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉送的步驟；(c)前述步驟(b)之後，主要在將前述第1晶片之前述表面吸著於前述橡膠晶片之前述下面的狀態，使前述第1晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；及(d)前述步驟(c)後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片介隔前述第1晶片之前述背面與前述佈線基板之前述 上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟；前述橡膠晶片將彈性體作為主要之構成要素，其硬度為15以上，且未達55。
  42. 如請求項41之半導體積體電路裝置之製造方法，其中前述彈性體係氟橡膠。
  43. 如請求項41之半導體積體電路裝置之製造方法，其中前述彈性體係矽系彈性體。
  44. 如請求項41之半導體積體電路裝置之製造方法，其中在前述吸著具本體內之真空吸引系統中設置洩漏孔，在經由其而洩漏之狀態進行真空吸著。
  45. 如請求項41之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
  46. 如請求項41之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟：(e)在前述步驟(b)之前，從在黏著膠帶上固定其背面之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
  47. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)將複數個晶片供給至晶片處理裝置之晶片拾取部的步驟；(b)在將前述晶片拾取部之前述複數個晶片內的第1晶片之表面，真空吸著於吸著具之橡膠晶片下面的狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉 送的步驟；(c)前述步驟(b)之後，主要在將前述第1晶片之前述表面吸著於前述橡膠晶片之前述下面的狀態，使前述第1晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；及(d)前述步驟(c)之後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟；前述橡膠晶片在中央部包含真空吸著孔，並且將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
  48. 如請求項47之半導體積體電路裝置之製造方法，其中前述彈性體係氟橡膠。
  49. 如請求項47之半導體積體電路裝置之製造方法，其中前述彈性體係矽系彈性體。
  50. 如請求項47之半導體積體電路裝置之製造方法，其中在前述吸著具本體內之真空吸引系統中設置洩漏孔，在經由其而洩漏之狀態進行真空吸著。
  51. 如請求項47之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
  52. 如請求項47之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟：(e)在前述步驟(b)之前，從在黏著膠帶上固定其背面 之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
  53. 如請求項47之半導體積體電路裝置之製造方法，其中前述步驟(c)中之對前述橡膠晶片之前述下面的吸著，主要係藉由物理吸著。
  54. 如請求項47之半導體積體電路裝置之製造方法，在前述步驟(c)至(d)中係關閉真空吸著。
  55. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)將複數個晶片供給至晶片處理裝置之晶片拾取部的步驟；(b)在將前述晶片拾取部之前述複數個晶片內的第1晶片之表面，真空吸著於吸著具之橡膠晶片下面的狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉送的步驟；(c)前述步驟(b)之後，主要在將前述第1晶片之前述表面吸著於前述橡膠晶片之前述下面的狀態，使前述第1晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；及(d)前述步驟(c)之後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟；在前述吸著具本體內之真空吸引系統中設置洩漏孔， 在經由其而洩漏之狀態進行真空吸著。
  56. 如請求項55之半導體積體電路裝置之製造方法，其中前述橡膠晶片在中央部包含真空吸著孔，並且將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
  57. 如請求項55之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
  58. 如請求項55之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟：(e)在前述步驟(b)之前，從在黏著膠帶上固定其背面之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
  59. 如請求項55之半導體積體電路裝置之製造方法，其中前述步驟(c)中之對前述橡膠晶片之前述下面的吸著，主要係藉由物理吸著。
  60. 如請求項55之半導體積體電路裝置之製造方法，在前述步驟(c)至(d)中係關閉真空吸著。
  61. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)將複數個晶片供給至晶片處理裝置之晶片拾取部的步驟；(b)在將前述晶片拾取部之前述複數個晶片內的第1晶片之表面，真空吸著於吸著具之橡膠晶片下面的狀態，將前述第1晶片朝向前述晶片處理裝置之晶粒接合部轉送的步驟；(c)前述步驟(b)之後，主要在將前述第1晶片之前述表 面藉由與前述橡膠晶片之前述下面之間的物理吸著而保持之狀態，使前述第1晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之上面的步驟；(d)前述步驟(c)後，藉由將前述第1晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第1晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的接著構件層，而固定於前述佈線基板的前述上面之步驟；(e)在將前述晶片拾取部之前述複數個晶片內的第2晶片表面真空吸著於前述吸著具之前述橡膠晶片的下面之狀態，將前述第2晶片朝向前述晶片處理裝置之前述晶粒接合部而轉送的步驟；(f)前述步驟(e)之後，主要在將前述第2晶片之前述表面藉由與前述橡膠晶片之前述下面之間的物理吸著而保持之狀態，使前述第2晶片之背面側掉落於放置於前述晶片處理裝置之前述晶粒接合部的佈線基板之前述上面的步驟；(g)前述步驟(f)後，藉由將前述第2晶片之前述表面在前述橡膠晶片之前述下面加壓於下方，而將前述第2晶片介隔前述第1晶片之前述背面與前述佈線基板之前述上面間的前述接著構件層，而固定於前述佈線基板的前述上面之步驟；及(h)前述步驟(g)之後，將前述第1及第2晶片的前述表 面側一起藉由與前述吸具不同之構件加壓，而進行與前述佈線基板之前述上面的熱壓著之步驟。
  62. 如請求項61之半導體積體電路裝置之製造方法，其中前述橡膠晶片在中央部包含真空吸著孔，並且將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
  63. 如請求項61之半導體積體電路裝置之製造方法，其中前述接著構件層係DAF構件層。
  64. 如請求項61之半導體積體電路裝置之製造方法，其中進一步包含以下之步驟：(e)在前述步驟(b)之前，從在黏著膠帶上固定其背面之前述複數個晶片的前述黏著膠帶側照射UV光之步驟。
  65. 如請求項61之半導體積體電路裝置之製造方法，其中前述步驟(c)及(f)中之對前述橡膠晶片之前述下面的吸著，主要係藉由物理吸著。
  66. 如請求項61之半導體積體電路裝置之製造方法，在前述步驟(c)至(d)，及(f)至(g)中係關閉真空吸著。
  67. 如請求項61之半導體積體電路裝置之製造方法，其中前述橡膠晶片係將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
  68. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟； (b)在將前述複數個晶片內之第1晶片的表面真空吸著於吸著具的橡膠晶片之下面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態，使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；前述步驟(b)包含以下之下位步驟：(b1)藉由計測前述吸著具之真空吸著系統的流量，以監控前述第1晶片從前述黏著膠帶完全剝離以前之前述第1晶片的彎曲狀態之步驟；再者，前述橡膠晶片係將彈性體作為主要之構成要素，其硬度為10以上，且未達70。
  69. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b2)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或中斷的步驟；及(b3)使前述剝離動作中斷情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述剝離動作之步驟。
  70. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b4)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或減速之步驟；及(b5)使前述剝離動作減速情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再加速之步驟。
  71. 如請求項68之半導體積體電路裝置的製造方法，其中前 述步驟(b)進一步包含以下之下位步驟：(b6)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作後退之步驟。
  72. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b7)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作減速之步驟。
  73. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b8)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及(b9)前述下位步驟(b8)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
  74. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b10)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及(b11)前述下位步驟(b10)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍 內為止的步驟。
  75. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b12)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；及(b13)前述下位步驟(b12)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
  76. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b23)在前述第1晶片之前述彎曲狀態超過容許範圍之前，以與前述第1晶片之重疊減少的方式，使形成前述下部基座之主要部分的滑板滑動之步驟；及(b24)依據前述下位步驟(b1)之監控資訊，使前述滑板待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟。
  77. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b25)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或中斷之步驟；及(b26)使前述剝離動作中斷情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再度開始，或是在前述第1晶片之前述彎曲狀態在到達前述容許範圍內為 止，使前述剝離動作後退之步驟。
  78. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b27)依據前述下位步驟(b1)之監控資訊，使前述剝離動作繼續或減速之步驟；及(b28)使前述剝離動作減速情況下，依據前述下位步驟(b1)之監控資訊，使前述剝離動作再加速，或是在前述第1晶片之前述彎曲狀態在到達容許範圍內為止，使前述剝離動作後退之步驟。
  79. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟：(b29)在前述第1晶片之前述彎曲狀態超過容許範圍前，使前述吸著具上昇之步驟；(b30)前述下位步驟(b29)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的步驟；及(b31)在使前述吸著具待機至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟。
  80. 如請求項68之半導體積體電路裝置的製造方法，其中前述步驟(b)進一步包含以下之下位步驟： (b36)在前述第1晶片之前述彎曲狀態超過容許範圍之前，使前述吸著具上昇之步驟；(b37)前述下位步驟(b36)之後，依據前述下位步驟(b1)之監控資訊，繼續前述吸著具之上昇，或是使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟；及(b38)在使前述吸著具減速至前述第1晶片之前述彎曲狀態達前述容許範圍內為止的情況下，依據前述下位步驟(b1)之監控資訊，再度開始前述吸著具之上昇，或是使前述吸著具下降至前述第1晶片之前述彎曲狀態達前述容許範圍內為止之步驟。
  81. 如請求項68之半導體積體電路裝置的製造方法，其中在前述第1晶片之前述背面預先形成有晶粒接合用接著劑層。
  82. 如請求項68之半導體積體電路裝置的製造方法，其中前述彈性體之硬度為15以上，且未達55。
  83. 一種半導體積體電路裝置之製造方法，其包含以下之步驟：(a)大致維持原本晶圓時之二維配置，將分割於各個晶片區域的複數個晶片，以將此等之背面固定於黏著膠帶的狀態，供給至晶片處理裝置的步驟；(b)在將前述複數個晶片內之第1晶片的表面真空吸著於吸著具之橡膠晶片下面，且將前述第1晶片之前述背面的前述黏著膠帶真空吸著於下部基座之上面的狀態， 使前述黏著膠帶從前述第1晶片之前述背面剝離的步驟；前述橡膠晶片係將彈性體作為主要之構成要素，且包含以下之部分：(i)包含中心部分之橡膠晶片主要部；(ii)在前述橡膠晶片主要部之周邊部，且從前述橡膠晶片主要部之上面貫穿至下面的複數個真空吸引孔；(iii)係前述橡膠晶片主要部之周邊的環狀部分，且厚度比前述橡膠晶片主要部薄之橡膠晶片周邊部。
  84. 如請求項83之半導體積體電路裝置之製造方法，其中前述橡膠晶片進一步包含以下之部分：(iv)在前述橡膠晶片周邊部之下面，且與前述複數個真空吸引孔連結之單一或複數個真空吸引溝。
  85. 如請求項83之半導體積體電路裝置之製造方法，其中前述橡膠晶片進一步包含以下之部分：(v)前述橡膠晶片周邊部在前述橡膠晶片主要部之前述下面側。
  86. 如請求項83之半導體積體電路裝置之製造方法，其中前述橡膠晶片進一步包含以下之部分：(vi)在前述橡膠晶片周邊部之上面與下面之間有環狀之溝。
  87. 如請求項83之半導體積體電路裝置之製造方法，其中前述橡膠晶片之硬度為10以上，且未達70。
  88. 如請求項83之半導體積體電路裝置之製造方法，其中前 述橡膠晶片之硬度為15以上，且未達55。
  89. 如請求項83之半導體積體電路裝置之製造方法，其中前述橡膠晶片之硬度為25以上，且未達65。
  90. 如請求項83之半導體積體電路裝置之製造方法，其中在前述步驟(b)之前述第1晶片從前述黏著膠帶的剝離，係藉由前述下部基座內之前述第1晶片的正下方部分朝向前述第1晶片頂出而進行。
  91. 如請求項83之半導體積體電路裝置之製造方法，其中在前述步驟(b)之前述第1晶片從前述黏著膠帶的剝離，係藉由前述下部基座內之前述第1晶片的正下方部分從前述第1晶片之下方向側方退開而進行。
TW097119567A 2007-06-19 2008-05-27 Manufacturing method of semiconductor integrated circuit device TWI463580B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007160922A JP4864816B2 (ja) 2007-06-19 2007-06-19 半導体集積回路装置の製造方法
JP2007164820A JP4945339B2 (ja) 2007-06-22 2007-06-22 半導体集積回路装置の製造方法
JP2008099965A JP2009253060A (ja) 2008-04-08 2008-04-08 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
TW200913096A TW200913096A (en) 2009-03-16
TWI463580B true TWI463580B (zh) 2014-12-01

Family

ID=40136904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119567A TWI463580B (zh) 2007-06-19 2008-05-27 Manufacturing method of semiconductor integrated circuit device

Country Status (4)

Country Link
US (6) US7888141B2 (zh)
KR (1) KR101473492B1 (zh)
CN (1) CN102623402B (zh)
TW (1) TWI463580B (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463580B (zh) * 2007-06-19 2014-12-01 瑞薩科技股份有限公司 Manufacturing method of semiconductor integrated circuit device
CN101765910B (zh) * 2007-08-10 2013-01-02 富士通半导体股份有限公司 半导体元件的选取方法、半导体器件及其制造方法
FR2921201B1 (fr) * 2007-09-19 2009-12-18 Commissariat Energie Atomique Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur
JP2011204806A (ja) * 2010-03-24 2011-10-13 Nitto Denko Corp ウエハの加工方法
JP5123357B2 (ja) * 2010-06-17 2013-01-23 株式会社日立ハイテクインスツルメンツ ダイボンダ及びピックアップ装置
JP5627362B2 (ja) * 2010-09-16 2014-11-19 富士機械製造株式会社 ダイ供給装置
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
US20120267423A1 (en) * 2011-04-19 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thin Die Processing
TW201243930A (en) * 2011-04-21 2012-11-01 Lingsen Precision Ind Ltd Wafer dicing method
JP5813432B2 (ja) * 2011-09-19 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
JP5930645B2 (ja) * 2011-09-30 2016-06-08 株式会社ディスコ ウエーハの加工方法
US8906782B2 (en) * 2011-11-07 2014-12-09 Infineon Technologies Ag Method of separating semiconductor die using material modification
KR20130075527A (ko) * 2011-12-27 2013-07-05 삼성전자주식회사 다이 어태치 장치
US20130170936A1 (en) * 2012-01-03 2013-07-04 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Self-Aligning Pick and Place Collet for Tape and Reel Machine
CH706280B1 (de) 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
KR102007042B1 (ko) * 2012-09-19 2019-08-02 도쿄엘렉트론가부시키가이샤 박리 장치
JP6088230B2 (ja) * 2012-12-05 2017-03-01 東京応化工業株式会社 積層体の形成方法
JP5900392B2 (ja) * 2013-03-21 2016-04-06 富士ゼロックス株式会社 フィルム分離装置
CN104681476A (zh) * 2013-12-02 2015-06-03 无锡华润安盛科技有限公司 一种吸取芯片的装置及方法
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
CN105097487B (zh) * 2014-05-16 2018-08-24 北京北方华创微电子装备有限公司 一种晶圆背面减薄工艺
SG10201403372SA (en) * 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
DE102014111744B4 (de) * 2014-08-18 2022-01-05 Infineon Technologies Ag Baugruppe zum handhaben eines halbleiterchips und verfahren zum handhaben eines halbleiterchips
KR20160048301A (ko) * 2014-10-23 2016-05-04 삼성전자주식회사 본딩 장치 및 그를 포함하는 기판 제조 설비
KR101704124B1 (ko) * 2014-10-24 2017-02-07 세메스 주식회사 반도체 패키지 핸들링 장치 및 이를 이용하여 반도체 패키지들의 위치 정보를 획득하는 방법
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
KR102336572B1 (ko) * 2015-01-23 2021-12-08 삼성디스플레이 주식회사 기판 탈착 장치 및 이를 이용한 표시장치의 제조 방법
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
JP6301565B1 (ja) * 2016-01-29 2018-03-28 イエーノプティーク オプティカル システムズ ゲーエムベーハー マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
JP6820189B2 (ja) * 2016-12-01 2021-01-27 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP6785162B2 (ja) * 2017-01-12 2020-11-18 株式会社ディスコ 分割装置
JP6621771B2 (ja) * 2017-01-25 2019-12-18 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN110476238B (zh) * 2017-01-30 2023-04-18 株式会社新川 拾取装置以及拾取方法
JP6967411B2 (ja) * 2017-09-19 2021-11-17 ファスフォードテクノロジ株式会社 半導体製造装置、半導体装置の製造方法およびコレット
CN107672874B (zh) * 2017-09-26 2019-09-17 东莞华贝电子科技有限公司 一种自动撕离型纸装置
JP6991673B2 (ja) * 2018-02-27 2022-01-12 株式会社ディスコ 剥離方法
EP3569370A1 (en) * 2018-05-18 2019-11-20 SUPSI (Scuola Universitaria Professionale Della Svizzera Italiana) Device for gripping and welding electronic components and associated actuating head, robot and method
TWI745710B (zh) * 2018-07-06 2021-11-11 日商新川股份有限公司 半導體晶粒的拾取系統
JP7217605B2 (ja) * 2018-09-21 2023-02-03 ファスフォードテクノロジ株式会社 半導体製造装置、突上げ治具および半導体装置の製造方法
CN109037124B (zh) * 2018-09-30 2023-10-20 汕头大学 一种大尺寸超薄芯片阶段化高速剥离装置及其方法
CH715447B1 (de) * 2018-10-15 2022-01-14 Besi Switzerland Ag Chip-Auswerfer.
KR102165569B1 (ko) * 2018-10-15 2020-10-14 세메스 주식회사 다이 이젝팅 장치
JP7038640B2 (ja) * 2018-10-26 2022-03-18 信越化学工業株式会社 ペリクルの剥離方法及びペリクルの剥離装置
JP7237655B2 (ja) * 2019-03-01 2023-03-13 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7274902B2 (ja) 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2021019082A (ja) * 2019-07-19 2021-02-15 株式会社ジャパンディスプレイ 転写用基板
CN110391169A (zh) * 2019-08-15 2019-10-29 业成科技（成都）有限公司 吸嘴装置
KR102423728B1 (ko) * 2019-08-29 2022-07-21 주식회사 디플랫 마이크로 led 전사방법
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置
US11600516B2 (en) * 2020-05-13 2023-03-07 Asmpt Singapore Pte. Ltd. Die ejector height adjustment
KR102617784B1 (ko) * 2020-07-09 2023-12-26 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 본딩 장치
JP7598717B2 (ja) * 2020-07-20 2024-12-12 Tdk株式会社 センサーモジュール
US11764098B2 (en) * 2021-04-16 2023-09-19 Asmpt Singapore Pte. Ltd. Detaching a die from an adhesive tape by air ejection
DE102021203911A1 (de) * 2021-04-20 2022-10-20 Disco Corporation Verfahren zum bearbeiten eines substrats und ein system zum bearbeiten eines substrats
US11652080B2 (en) * 2021-05-27 2023-05-16 Intel Corporation Thermal compression bonder nozzle with vacuum relief features
JP7645768B2 (ja) * 2021-10-26 2025-03-14 三菱電機株式会社 半導体製造装置および半導体装置の製造方法
KR102768343B1 (ko) * 2021-12-02 2025-02-18 세메스 주식회사 반도체 소자 픽업 장치 및 이의 동작 제어 방법
US20230343743A1 (en) * 2022-04-21 2023-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Flip-chip bonding apparatus and method of using the same
US20240063043A1 (en) * 2022-08-16 2024-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor manufacturing apparatus and method of forming semiconductor device
CN115527870A (zh) * 2022-09-27 2022-12-27 北京超材信息科技有限公司 半导体器件的切割方法
KR20240051465A (ko) 2022-10-13 2024-04-22 삼성전자주식회사 칩 이젝터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352073B1 (en) * 1998-11-12 2002-03-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
US20050061856A1 (en) * 2003-09-19 2005-03-24 Hiroshi Maki Fabrication method of semiconductor integrated circuit device
US20050200142A1 (en) * 2002-06-04 2005-09-15 Junichi Isetani Negative pressure attraction device and attraction confirming sensor
US7115482B2 (en) * 2003-09-17 2006-10-03 Renesas Technology Corp. Method of manufacturing semiconductor device
US20060252233A1 (en) * 2002-03-11 2006-11-09 Hiroshi Honma Semiconductor device and its manufacturing method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3363704B2 (ja) 1996-06-14 2003-01-08 三洋電機株式会社 リークコレット及び半導体装置の製造方法
JP2000208447A (ja) * 1998-11-12 2000-07-28 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2001196442A (ja) * 2000-01-11 2001-07-19 Sony Corp ピックアップ装置及びワークのピックアップ方法並びにそのプログラムを格納した記憶媒体
US20020061856A1 (en) * 2000-04-24 2002-05-23 Yong-Jin Wu Novel tricyclic erythromycin derivatives
JP4482243B2 (ja) 2001-03-13 2010-06-16 株式会社新川 ダイのピックアップ方法及びピックアップ装置
JP3956636B2 (ja) 2001-03-30 2007-08-08 松下電器産業株式会社 微小ワークの移載装置および移載方法
JP3846257B2 (ja) 2001-10-25 2006-11-15 松下電器産業株式会社 電子部品実装装置におけるピックアップ方法
JP2004186352A (ja) 2002-12-03 2004-07-02 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP3757193B2 (ja) 2002-06-19 2006-03-22 三井化学株式会社 半導体チップのボンディング方法および装置
JP3849589B2 (ja) 2002-06-20 2006-11-22 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
JP2005009166A (ja) 2003-06-19 2005-01-13 Hisashi Minami 木造軸組構法建築物の耐震構造
JP2005150311A (ja) 2003-11-13 2005-06-09 Nec Machinery Corp チップマウント方法及び装置
JP2005322815A (ja) 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
JP4298640B2 (ja) 2004-12-06 2009-07-22 キヤノンマシナリー株式会社 ダイボンダー用コレット
JP4821246B2 (ja) 2005-10-06 2011-11-24 パナソニック株式会社 電子部品実装方法
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI463580B (zh) * 2007-06-19 2014-12-01 瑞薩科技股份有限公司 Manufacturing method of semiconductor integrated circuit device
GB2463448B (en) 2008-07-09 2012-08-22 Univ Manchester Beam sensing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352073B1 (en) * 1998-11-12 2002-03-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
US20020026931A1 (en) * 1998-11-12 2002-03-07 Kabushiki Kaisha Toshiba. Semiconductor manufacturing equipment
US20060252233A1 (en) * 2002-03-11 2006-11-09 Hiroshi Honma Semiconductor device and its manufacturing method
US20050200142A1 (en) * 2002-06-04 2005-09-15 Junichi Isetani Negative pressure attraction device and attraction confirming sensor
US7115482B2 (en) * 2003-09-17 2006-10-03 Renesas Technology Corp. Method of manufacturing semiconductor device
US20050061856A1 (en) * 2003-09-19 2005-03-24 Hiroshi Maki Fabrication method of semiconductor integrated circuit device

Also Published As

Publication number Publication date
US8372665B2 (en) 2013-02-12
US20110290427A1 (en) 2011-12-01
US20080318346A1 (en) 2008-12-25
US20120270340A1 (en) 2012-10-25
KR20080112127A (ko) 2008-12-24
US8003495B2 (en) 2011-08-23
US8222050B2 (en) 2012-07-17
US7888141B2 (en) 2011-02-15
CN102623402A (zh) 2012-08-01
TW200913096A (en) 2009-03-16
US8492173B2 (en) 2013-07-23
KR101473492B1 (ko) 2014-12-16
CN102623402B (zh) 2014-08-27
US20130299098A1 (en) 2013-11-14
US20130130408A1 (en) 2013-05-23
US20110097849A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
TWI463580B (zh) Manufacturing method of semiconductor integrated circuit device
JP4864816B2 (ja) 半導体集積回路装置の製造方法
KR101405768B1 (ko) 반도체장치의 제조방법
JP2010129588A (ja) 半導体集積回路装置の製造方法
CN115380369B (zh) 半导体装置的制造装置
JP2006203023A (ja) 半導体装置の製造方法および半導体製造装置
TW201423876A (zh) 半導體晶圓安裝方法及半導體晶圓安裝裝置
KR20050028802A (ko) 반도체 장치의 제조 방법
JP5479546B2 (ja) 半導体集積回路装置の製造方法
JP5075013B2 (ja) 半導体集積回路装置の製造方法
JP2009253060A (ja) 半導体集積回路装置の製造方法
KR101684288B1 (ko) 웨이퍼 보호용 필름의 분리장치
KR20130090827A (ko) 기판 반송 방법 및 기판 반송 장치
JP4945339B2 (ja) 半導体集積回路装置の製造方法
CN114999986A (zh) 工件与片材的一体化方法及其一体化装置和半导体产品的制造方法
JP5337226B2 (ja) 半導体集積回路装置の製造方法
TWI888536B (zh) 黏著片貼附方法、黏著片貼附裝置及半導體製品的製造方法
JP5647308B2 (ja) 半導体集積回路装置の製造方法
JP2012156517A (ja) 半導体集積回路装置の製造方法
KR20210015672A (ko) 시트재 첩부 방법 및 시트재 첩부 장치
KR102849350B1 (ko) 점착 시트 첩부 방법, 점착 시트 첩부 장치, 및 반도체 제품의 제조 방법