CH706280B1 - Verfahren zum Ablösen eines Halbleiterchips von einer Folie. - Google Patents

Verfahren zum Ablösen eines Halbleiterchips von einer Folie. Download PDF

Info

Publication number
CH706280B1
CH706280B1 CH00453/12A CH4532012A CH706280B1 CH 706280 B1 CH706280 B1 CH 706280B1 CH 00453/12 A CH00453/12 A CH 00453/12A CH 4532012 A CH4532012 A CH 4532012A CH 706280 B1 CH706280 B1 CH 706280B1
Authority
CH
Switzerland
Prior art keywords
plates
lowered
chip
support
cover plate
Prior art date
Application number
CH00453/12A
Other languages
English (en)
Other versions
CH706280A1 (de
Inventor
Ernst Barmettler
Fabian Hurschler
Brian Pulis
Original Assignee
Esec Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Esec Ag filed Critical Esec Ag
Priority to CH00453/12A priority Critical patent/CH706280B1/de
Priority to SG2013014311A priority patent/SG193709A1/en
Priority to FR1351764A priority patent/FR2988902B1/fr
Priority to US13/839,586 priority patent/US9039867B2/en
Priority to JP2013053218A priority patent/JP6128459B2/ja
Priority to CN201310113448.XA priority patent/CN103367136B/zh
Priority to MYPI2013001000A priority patent/MY164119A/en
Priority to KR1020130032134A priority patent/KR102084792B1/ko
Priority to DE102013103100.5A priority patent/DE102013103100B4/de
Priority to TW102111159A priority patent/TWI569338B/zh
Publication of CH706280A1 publication Critical patent/CH706280A1/de
Publication of CH706280B1 publication Critical patent/CH706280B1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y10S156/932—Peeling away backing with poking during delaminating, e.g. jabbing release sheet backing to remove wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

Ein Verfahren zum Ablösen eines Halbleiterchips von einer Folie verwendet einen Chip-Auswerfer, der erste Platten, die eine gerade Stützkante haben, und zweite Platten (8), die eine L-förmige Stützkante (19) haben, aufweist. Das Verfahren umfasst folgende Schritte: A) Beaufschlagen einer Unterseite der Abdeckplatte mit Vakuum, um die Folie an die Abdeckplatte zu ziehen, B) Anheben der Platten, so dass die Stützkanten der Platten eine Höhe H 1 , über der Oberfläche der Abdeckplatte einnehmen, C) Absenken eines ersten Paares von Platten (8) mit L-förmiger Stützkante (19), D) fakultativ, Absenken eines zweiten Paares von Platten (8) mit L-förmiger Stützkante (19), E) Anheben zumindest der bisher noch nicht abgesenkten Platten, so dass die Stützkanten der bisher noch nicht abgesenkten Platten eine Höhe H 2 > H 1 einnehmen, F) gestaffeltes Absenken von bisher noch nicht abgesenkten Platten in einer vorbestimmten Reihenfolge, wobei jedoch mindestens eine oder mehrere Platten nicht abgesenkt werden, G) fakultativ, Absenken zumindest der bisher noch nicht abgesenkten Platten, so dass die Stützkanten der bisher noch nicht abgesenkten Platten eine Höhe H 3 < H 2 einnehmen, H) Absenken der bisher noch nicht abgesenkten Platten, bis alle Platten abgesenkt sind, und I) Wegfahren des Chipgreifers mit dem Halbleiterchip, wobei der Chipgreifer spätestens vor dem Absenken der letzten drei Platten über dem Halbleiterchip positioniert und abgesenkt wird, bis er den Halbleiterchip berührt.

Description

[0001] Die Erfindung betrifft ein Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
[0002] Die Halbleiterchips werden typischerweise auf einer von einem Rahmen gehaltenen Folie, in der Fachwelt auch als Tape bekannt, zur Abarbeitung auf einer Halbleiter-Montageeinrichtung bereitgestellt. Die Halbleiterchips haften auf der Folie. Der Rahmen mit der Folie wird von einem verschiebbaren Wafertisch aufgenommen. Taktweise wird der Wafertisch verschoben, um einen Halbleiterchip nach dem anderen an einem Ort bereitzustellen, und dann der bereitgestellte Halbleiterchip von einem Chipgreifer aufgenommen und auf einem Substrat platziert. Die Entnahme des bereitgestellten Halbleiterchips von der Folie wird von einem unterhalb der Folie angeordneten Chip-Auswerfer (in der Fachwelt bekannt als Die-Ejector) unterstützt.
[0003] Aus der US 7 115 482 ist ein Verfahren zum Ablösen eines Halbleiterchips von der Folie bekannt, bei dem ein Chip-Auswerfer verwendet wird, der mehrere nebeneinander liegende Platten aufweist. Die Platten werden zum Ablösen des Halbleiterchips entweder gemeinsam angehoben und dann von aussen nach innen sequenziell abgesenkt, oder von aussen nach innen sequenziell angehoben, um eine pyramidenförmige, über die Stützebene hinausragende Erhöhung zu bilden. Derartige Chip-Auswerfer und Verfahren sind auch bekannt aus EP 2 184 765, US 2010 252 205 und US 8 092 645.
[0004] Der Erfindung liegt die Aufgabe zugrunde, ein solches Ablöseverfahren weiter zu verbessern.
[0005] Die genannte Aufgabe wird erfindungsgemäss gelöst durch die Merkmale des Anspruchs 1. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
[0006] Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels und anhand der Zeichnung näher erläutert. Die Darstellung in den Zeichnungen ist schematisch und nicht massstäblich. <tb>Fig. 1<SEP>zeigt in seitlicher Ansicht und im Querschnitt einen Chip-Auswerfer, <tb>Fig. 2<SEP>zeigt den Chip-Auswerfer in Aufsicht, <tb>Fig. 3<SEP>zeigt in perspektivischer Ansicht eine Platte mit L-förmiger Stützkante, <tb>Fig. 4<SEP>zeigt in Aufsicht Stützkanten der Platten eines Chip-Auswerfers, und <tb>Fig. 5 bis 13<SEP>zeigen Momentaufnahmen eines Ablöseprozesses.
[0007] Die Fig. 1 zeigt in seitlicher Ansicht und im Querschnitt einen Chip-Auswerfer 1 mit einem in den Grundzügen aus der EP 2 184 765 bekannten Aufbau. Der Chip-Auswerfer 1 umfasst eine geschlossene, mit Vakuum beaufschlagbare Kammer 2 mit einer vorzugsweise abnehmbaren und auswechselbaren Abdeckplatte 3, auf der ein Teil der Folie 4 mit den Halbleiterchips 5 aufliegt. Die Kammer 2 kann auch durch das Gehäuse des Chip-Auswerfers 1 gebildet oder ein Teil davon sein. Die Abdeckplatte 3 kann auch ein Deckel sein. Die Abdeckplatte 3 enthält in der Mitte ein rechteckförmiges Loch 6, das etwa gleich gross wie die Halbleiterchips 5 ist, und bevorzugt eine Vielzahl von weiteren Löchern 7, die nur in der Fig. 2 dargestellt sind und dazu dienen, die Folie 4 anzusaugen, wenn die Kammer 2 mit Vakuum beaufschlagt wird. Der Chip-Auswerfer 1 umfasst weiter eine Vielzahl von Platten 8, die im Innern der Kammer 2 nebeneinander angeordnet und auf einem Träger 9 befestigt sind. Der Chip-Auswerfer 1 umfasst einen ersten Antrieb 10, der dazu dient, den Träger 9 senkrecht zur Oberfläche 12 der Abdeckplatte 3, d.h. hier in z-Richtung zu verschieben. Der Chip-Auswerfer 1 umfasst einen zweiten Antrieb 11, der dazu dient, die Platten 8 relativ zum Träger 9 zu verschieben in der zur Oberfläche 12 der Abdeckplatte 3 senkrechten Richtung. Sowohl der Träger 9 als auch die Platten 8 sind deshalb relativ zur Oberfläche der Folie 4 heb- und senkbar.
[0008] Die Platten 8 ragen in das zentrale Loch 6 der Abdeckplatte 3 hinein. Zwischen den Platten 8 und dem Rand des Lochs 6 besteht ein umlaufender Spalt 13. Die Kammer 2 ist mit Vakuum beaufschlagbar. Die von den Platten 8 innerhalb des Lochs 6 der Abdeckplatte 3 des Chip-Auswerfers 1 eingenommene Fläche ist bevorzugt etwas kleiner als die Fläche eines Halbleiterchips 5, nämlich so bemessen, dass der Halbleiterchip 5 die von den Platten 8 eingenommene Fläche auf allen Seiten in seitlicher Richtung um etwa 0.5 bis 1 Millimeter überragt. Die Anzahl und Form der Platten 8 hängt von den Abmessungen des Halbleiterchips 5 ab.
[0009] Bei sehr kleinen Halbleiterchips, d.h. typischerweise bei Halbleiterchips 5 mit einer Kantenlänge bis etwa 5 mm, kommen nur Platten 8 mit geradlinigen Stützkanten zur Anwendung. Bei mittelgrossen Halbleiterchips, d.h. typischerweise bei Halbleiterchips 5 mit Kantenlängen im Bereich von etwa 5 bis 7 mm, kommen Platten 8 mit geradlinigen Stützkanten und ein Paar von Platten mit L-förmigen Stützkanten zur Anwendung. Bei den noch grösseren Halbleiterchips 5 kommen Platten 8 mit geradlinigen Stützkanten und zwei oder mehr Paare, in der Regel zwei Paare, von Platten 8 mit L-förmigen Stützkanten zur Anwendung. Die Platten 8 mit geradlinigen Stützkanten sind im Zentrum angeordnet und jeweils paarweise von Platten 8 mit L-förmigen Stützkanten umgeben.
[0010] Bei der Fig. 1 sind aus Gründen der zeichnerischen Klarheit nur Platten 8 mit geradlinigen Stützkanten dargestellt. Die Fig. 3 zeigt in perspektivischer Darstellung eine Platte 8 mit L-förmiger Stützkante 19. Die Stützkante 19 ist bei diesem Ausführungsbeispiel mit einer Vielzahl von Zähnen ausgebildet, damit das Vakuum in den Zwischenräumen zwischen den Zähnen an die Unterseite der Folie 4 gelangt und so die Saugkraft erhöht. Die Stützkante kann aber auch ohne Zähne, d.h. als flache Kante ausgebildet sein.
[0011] Die Fig. 4 zeigt in Aufsicht die Stützkanten 19 der Platten 8 eines Chip-Auswerfers 1, der für relativ grosse Halbleiterchips ausgebildet ist. Die Platten dieses Ausführungsbeispiels umfassen neun Platten 8A mit geradlinigen Stützkanten und zwei Paare von Platten 8B bzw. 8C mit L-förmigen Stützkanten, d.h. insgesamt vier Platten mit L-förmigen Stützkanten. Die Begriffe «geradlinig» und «L-förmig» beziehen sich auf die Form der Stützkanten 19 in der Stützebene.
[0012] Das erste Paar der Platten 8B mit L-förmigen Stützkanten, das innere Paar, umschliesst die Platten 8A mit den geraden Stützkanten. Das zweite Paar der Platten 8C mit L-förmigen Stützkanten, das äussere Paar, umschliesst das innere Paar der Platten 8B mit L-förmigen Stützkanten.
[0013] Das Ablösen und Entnehmen eines Halbleiterchips 5 von der Folie 4 erfolgt mittels des Chip-Auswerfers 1 in Zusammenarbeit mit einem Chipgreifer 16 (Fig. 10 ). Der Chipgreifer 16 enthält mit Vorteil ein mit Vakuum beaufschlagbares Saugorgan, das den Halbleiterchip ansaugt und festhält. Der Chipgreifer 16 kann aber auch ein auf dem Bernoulli-Effekt basierendes Saugorgan enthalten, das mit Druckluft versorgt werden muss, um die Saugwirkung zu erzielen. Das Verfahren zum Ablösen eines Halbleiterchips wird nun anhand der Fig. 5 bis 13 im Detail erläutert, wobei diese Figuren jeweils eine Momentaufnahme darstellen. Die Folie 4 und die Antriebsmittel für die Bewegung der Platten 8 sind in den Fig. 5 bis 13 nicht dargestellt. Eine Bewegung der Platten 8 in positiver z-Richtung wird als Anheben und eine Bewegung der Platten 8 in negativer z-Richtung als Absenken bezeichnet.
[0014] Um den nächsten Halbleiterchip von der Folie 4 abzulösen, wird die Folie 4 relativ zum Chip-Auswerfer 1 verschoben, so dass sich der abzulösende Halbleiterchip 5 oberhalb des Lochs 6 der Abdeckplatte 3 befindet. Zudem werden alle Platten 8 relativ zum Träger 9 angehoben, so dass ihre Stützkanten 19 in einer gemeinsamen Ebene liegen, und der Träger 9 wird in eine vorbestimmte Position z0gebracht, in der die Stützkanten 19 bündig mit der Oberfläche 12 der Abdeckplatte 3 sind. In dieser Ausgangslage liegt die Folie 4 auf den Stützkanten 19 der Platten 8 auf. Das Verfahren zum Ablösen des Halbleiterchips 5 von der Folie 4 umfasst folgende Schritte: <tb>A)<SEP>Beaufschlagen der Kammer 2 mit Vakuum, so dass die Folie 4 an die Abdeckplatte 3 gezogen wird, <tb>B)<SEP>Anheben des Trägers 9 um eine vorbestimmte Distanz Δz1, so dass die Stützkanten 19 der Platten 8 eine Höhe H1über der Oberfläche 12 der Abdeckplatte 3 einnehmen, <tb>C)<SEP>Absenken des äussersten Paares von Platten 8C mit L-förmiger Stützkante, <tb>D)<SEP>fakultativ, Absenken eines zweiten Paares von Platten 8B mit L-förmiger Stützkante, <tb>E)<SEP>Anheben des Trägers 9 um eine vorbestimmte Distanz Δz2, so dass die Stützkanten derjenigen Platten, die noch nicht abgesenkt wurden, eine Höhe H2> H1über der Oberfläche 12 der Abdeckplatte 3 einnehmen, <tb>F)<SEP>gestaffeltes Absenken von bisher noch nicht abgesenkten Platten 8 in einer vorbestimmten Reihenfolge, wobei jedoch mindestens eine oder mehrere, bevorzugt drei, Platten 8A nicht abgesenkt werden, <tb>G)<SEP>fakultativ, Absenken des Trägers 9 um eine vorbestimmte Distanz Δz3, so dass die Stützkanten derjenigen Platten, die noch nicht abgesenkt wurden, eine Höhe H3< H2über der Oberfläche 12 der Abdeckplatte 3 einnehmen, <tb>H)<SEP>gestaffeltes Absenken der bisher noch nicht abgesenkten Platten 8A, <tb>I)<SEP>Wegfahren des Chipgreifers 16 mit dem Halbleiterchip 5, <tb>J)<SEP>wobei der Chipgreifer 16 spätestens vor dem Absenken der letzten drei Platten 8A über dem <tb><SEP>Halbleiterchip 5 positioniert und abgesenkt wird, bis er den Halbleiterchip 5 berührt und festhält. <tb>Die Fig. 5<SEP>zeigt eine Momentaufnahme der Ausgangslage. <tb>Die Fig. 6<SEP>zeigt eine Momentaufnahme nach dem Schritt B. <tb>Die Fig. 7<SEP>zeigt eine Momentaufnahme nach dem Schritt C. <tb>Die Fig. 8<SEP>zeigt eine Momentaufnahme nach dem Schritt E. <tb>Die Fig. 9 bis 11<SEP>zeigen aufeinanderfolgende Momentaufnahmen zwischen den Schritten E und G. <tb>Die Fig. 12<SEP>zeigt eine Momentaufnahme nach dem Schritt G. <tb>Die Fig. 13<SEP>zeigt eine Momentaufnahme nach dem Schritt H.
[0015] Das Absenken der jeweils nächsten Platten kann erfolgen, bevor die vorhergehenden Platten vollständig abgesenkt wurden, wie dies in den Fig. 8 bis 12 dargestellt ist. Ab welchem Zeitpunkt die Unterstützung des Chipgreifers 16 erforderlich ist für die Ablösung der Folie 4 vom Halbleiterchip 5 hängt von mehreren Faktoren ab wie beispielsweise der Dicke der Halbleiterchips 5, der Grösse der Halbleiterchips 5, der Haftkraft der Folie 4, der vom Vakuum auf die Folie 4 ausgeübten Saugkraft. Je später der Chipgreifer 16 eingesetzt werden muss, desto grösser ist der Durchsatz des Montageautomaten.
[0016] Um die Entnahme des nächsten Halbleiterchips 5 vorzubereiten, werden die Platten 8 wieder in die Ausgangslage gebracht.
[0017] Die Verwendung von Platten mit L-förmigen Stützkanten vermindert den Einfluss von mechanischen Belastungen auf die benachbarten Halbleiterchips und ermöglicht daher das Erreichen einer Höhe H2, die grösser ist als im Stand der Technik, was das Ablösen des Halbleiterchips von der Folie erleichtert.

Claims (3)

1. Verfahren zum Ablösen eines Halbleiterchips (5) von einer Folie (4) mittels eines Chipgreifers (16) und eines Chip-Auswerfers (1), wobei der Chip-Auswerfer (1) erste Platten (8A) aufweist, die jede eine gerade Stützkante (19) haben, und zweite Platten (8B, 8C) aufweist, die jede eine L-förmige Stützkante (19) haben, wobei in einer Ausgangslage die Stützkanten (19) aller Platten (8A, 8B, 8C) in einer Stützebene liegen, wobei die Stützebene in einer Ebene mit einer Oberfläche (12) einer Abdeckplatte (3) liegt, auf der die Folie (4) aufliegt, umfassend folgende Schritte: A) Beaufschlagen einer Unterseite der Abdeckplatte (3) mit Vakuum, um die Folie (4) an die Abdeckplatte (3) zu ziehen, B) Anheben der ersten und zweiten Platten (8A, 8B, 8C), so dass die Stützkanten (19) der ersten und zweiten Platten (8A, 8B, 8C) eine Höhe H1über der Oberfläche (12) der Abdeckplatte (3) einnehmen, C) Absenken eines ersten Paares von zweiten Platten (8B) mit L-förmiger Stützkante (19), D) fakultativ, Absenken eines zweiten Paares von zweiten Platten (8C) mit L-förmiger Stützkante (19), E) Anheben zumindest der bisher noch nicht abgesenkten Platten, so dass die Stützkanten (19) der bisher noch nicht abgesenkten Platten eine Höhe H2> H1über der Oberfläche (12) der Abdeckplatte (3) einnehmen, F) gestaffeltes Absenken von bisher noch nicht abgesenkten Platten in einer vorbestimmten Reihenfolge, wobei jedoch mindestens eine erste Platte (8A) nicht abgesenkt wird, G) Absenken der bisher noch nicht abgesenkten Platten, bis alle ersten und zweiten Platten (8A, 8B, 8C) abgesenkt sind, und H) Wegfahren des Chipgreifers (16) mit dem Halbleiterchip (5), wobei der Chipgreifer (16) spätestens vor dem Absenken der letzten drei Platten (8A) über dem Halbleiterchip (5) positioniert und abgesenkt wird, bis er den Halbleiterchip (5) berührt und festhält.
2. Verfahren nach Anspruch 1, wobei vor dem Schritt G zumindest die bisher noch nicht abgesenkten Platten abgesenkt werden, so dass die Stützkanten (19) der bisher noch nicht abgesenkten Platten eine Höhe H3< H2über der Oberfläche (12) der Abdeckplatte (3) einnehmen, und dass im Schritt G alle Platten, deren Stützkanten (19) die Höhe H3einnehmen, gestaffelt abgesenkt werden, bis alle ersten und zweiten Platten (8A, 8B, 8C) abgesenkt sind.
3. Verfahren nach Anspruch 1 oder 2, wobei die ersten und zweiten Platten (8A, 8B, 8C) auf einem Träger (9) befestigt sind, wobei der Träger (9) senkrecht zur Oberfläche (12) der Abdeckplatte (3) verschiebbar ist und wobei die ersten und zweiten Platten (8A, 8B, 8C) relativ zum Träger (9) heb- und senkbar sind, wobei in der Ausgangslage der Träger (9) sich in einer vorbestimmten Position z0befindet und die ersten und zweiten Platten (8A, 8B, 8C) relativ zum Träger (9) angehoben sind, so dass die Stützkanten (19) der ersten und zweiten Platten (8A, 8B, 8C) die Stützebene bilden, auf der die Folie (4) aufliegt, dadurch gekennzeichnet, dass: im Schritt B der Träger (9) um eine vorbestimmte Distanz Δz1angehoben wird, im Schritt E der Träger (9) um eine vorbestimmte Distanz Δz2angehoben wird, und im fakultativen Schritt G der Träger (9) um eine vorbestimmte Distanz Δz3abgesenkt wird.
CH00453/12A 2012-03-30 2012-03-30 Verfahren zum Ablösen eines Halbleiterchips von einer Folie. CH706280B1 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CH00453/12A CH706280B1 (de) 2012-03-30 2012-03-30 Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
SG2013014311A SG193709A1 (en) 2012-03-30 2013-02-26 Method for detaching a semiconductor chip from a foil
FR1351764A FR2988902B1 (fr) 2012-03-30 2013-02-28 Procede pour detacher une puce de semi-conducteurs d'un film
US13/839,586 US9039867B2 (en) 2012-03-30 2013-03-15 Method for detaching a semiconductor chip from a foil
JP2013053218A JP6128459B2 (ja) 2012-03-30 2013-03-15 金属箔から半導体チップを剥離する方法
CN201310113448.XA CN103367136B (zh) 2012-03-30 2013-03-22 将半导体芯片从箔拆下的方法
MYPI2013001000A MY164119A (en) 2012-03-30 2013-03-22 Method for detaching a semiconductor chip from a oil
KR1020130032134A KR102084792B1 (ko) 2012-03-30 2013-03-26 포일로부터 반도체 칩을 탈착시키기 위한 방법
DE102013103100.5A DE102013103100B4 (de) 2012-03-30 2013-03-26 Verfahren zum Ablösen eines Halbleiterchips von einer Folie
TW102111159A TWI569338B (zh) 2012-03-30 2013-03-28 將半導體晶片從箔拆下的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH00453/12A CH706280B1 (de) 2012-03-30 2012-03-30 Verfahren zum Ablösen eines Halbleiterchips von einer Folie.

Publications (2)

Publication Number Publication Date
CH706280A1 CH706280A1 (de) 2013-09-30
CH706280B1 true CH706280B1 (de) 2016-03-15

Family

ID=49154876

Family Applications (1)

Application Number Title Priority Date Filing Date
CH00453/12A CH706280B1 (de) 2012-03-30 2012-03-30 Verfahren zum Ablösen eines Halbleiterchips von einer Folie.

Country Status (10)

Country Link
US (1) US9039867B2 (de)
JP (1) JP6128459B2 (de)
KR (1) KR102084792B1 (de)
CN (1) CN103367136B (de)
CH (1) CH706280B1 (de)
DE (1) DE102013103100B4 (de)
FR (1) FR2988902B1 (de)
MY (1) MY164119A (de)
SG (1) SG193709A1 (de)
TW (1) TWI569338B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH707236B1 (de) * 2012-11-23 2016-10-31 Besi Switzerland Ag Verfahren zum Ablösen von Halbleiterchips von einer Folie.
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
SG10201403372SA (en) * 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
JP6797569B2 (ja) * 2016-06-13 2020-12-09 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
TWI648213B (zh) * 2017-11-30 2019-01-21 景碩科技股份有限公司 撕箔機構
JP2019169516A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置の突き上げ装置及び突き上げ方法
CN109192681B (zh) * 2018-09-01 2022-05-31 佛山市美特智能科技有限公司 芯片的快速柔性制造系统
JP7217605B2 (ja) * 2018-09-21 2023-02-03 ファスフォードテクノロジ株式会社 半導体製造装置、突上げ治具および半導体装置の製造方法
CH715447B1 (de) * 2018-10-15 2022-01-14 Besi Switzerland Ag Chip-Auswerfer.
DE102018125682B4 (de) * 2018-10-16 2023-01-19 Asm Assembly Systems Gmbh & Co. Kg Ejektorvorrichtung sowie Verfahren zum Unterstützen eines Ablösens eines auf einer Haltefolie angeordneten elektrischen Bauteils
KR102656718B1 (ko) * 2018-11-05 2024-04-12 세메스 주식회사 다이 이젝팅 장치
JP7274902B2 (ja) 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR102020034B1 (ko) * 2019-07-09 2019-09-10 (주)삼정오토메이션 적층세라믹콘덴서 취출 방법
KR102177863B1 (ko) * 2020-08-07 2020-11-11 변영기 칩 필름 단계적 박리장치
US11764098B2 (en) * 2021-04-16 2023-09-19 Asmpt Singapore Pte. Ltd. Detaching a die from an adhesive tape by air ejection
JP2023064405A (ja) * 2021-10-26 2023-05-11 三菱電機株式会社 半導体製造装置および半導体装置の製造方法
JP2023167124A (ja) 2022-05-11 2023-11-24 三星電子株式会社 チップ剥離装置及びチップ剥離方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CH697213A5 (de) * 2004-05-19 2008-06-25 Alphasem Ag Verfahren und Vorrichtung zum Ablösen eines auf eine flexible Folie geklebten Bauteils.
JP4735829B2 (ja) * 2005-12-06 2011-07-27 澁谷工業株式会社 チップ突き上げ装置
US7665204B2 (en) * 2006-10-16 2010-02-23 Asm Assembly Automation Ltd. Die detachment apparatus comprising pre-peeling structure
JP4693805B2 (ja) * 2007-03-16 2011-06-01 株式会社東芝 半導体装置の製造装置及び製造方法
JP4864816B2 (ja) * 2007-06-19 2012-02-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
TWI463580B (zh) 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
MY150953A (en) * 2008-11-05 2014-03-31 Esec Ag Die-ejector
US8141612B2 (en) * 2009-04-02 2012-03-27 Asm Assembly Automation Ltd Device for thin die detachment and pick-up
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up
JP2011216529A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体装置の製造方法
CH707236B1 (de) * 2012-11-23 2016-10-31 Besi Switzerland Ag Verfahren zum Ablösen von Halbleiterchips von einer Folie.

Also Published As

Publication number Publication date
JP2013214739A (ja) 2013-10-17
FR2988902A1 (fr) 2013-10-04
TWI569338B (zh) 2017-02-01
SG193709A1 (en) 2013-10-30
KR20130111366A (ko) 2013-10-10
CN103367136A (zh) 2013-10-23
FR2988902B1 (fr) 2016-12-30
MY164119A (en) 2017-11-30
DE102013103100A1 (de) 2013-10-02
CH706280A1 (de) 2013-09-30
DE102013103100B4 (de) 2024-02-29
US20130255889A1 (en) 2013-10-03
JP6128459B2 (ja) 2017-05-17
US9039867B2 (en) 2015-05-26
CN103367136B (zh) 2017-08-25
KR102084792B1 (ko) 2020-03-04
TW201401384A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
DE102013103100B4 (de) Verfahren zum Ablösen eines Halbleiterchips von einer Folie
EP2184765B1 (de) Chip-Auswerfer
DE112009000200B4 (de) Betätigungsvorrichtungen für eine Vorrichtung und ein Verfahren zum Ausrichten und Halten einer Mehrzahl singulierter Halbleiterbauelemente in Aufnahmetaschen eines Klemmträgers
DE112005002507B4 (de) Verfahren und Vorrichtung zum Tragen und Einspannen eines Substrats
EP3600711B1 (de) Vorrichtung und verfahren zum entnehmen eines werkstückteils aus einem restwerkstück
AT513202A2 (de) Chip-Auswerfer und Verfahren zur Chipentfernung
DE2639708A1 (de) Einspannvorrichtung fuer halbleiterscheiben, die in halbleiterplaettchen getrennt werden
CH697213A5 (de) Verfahren und Vorrichtung zum Ablösen eines auf eine flexible Folie geklebten Bauteils.
WO2010121703A1 (de) Vorrichtung und verfahren zum trennen eines substrats von einem trägersubstrat
EP0002496B1 (de) Verfahren und Vorrichtung zum Ausrichten flacher dünner Werkstücke
EP2359398B1 (de) Verfahren zum ablösen und entnehmen eines halbleiterchips von einer folie
EP1587138B1 (de) Einrichtung für die Montage von Halbleiterchips und Verfahren zum Ablösen eines Halbleiterchips von einer Folie
EP4111519A1 (de) Verfahren zum ausrichten von dünnschichtelementen und vorrichtung
DE68918823T2 (de) Vorrichtung zum Ausschneiden von Tab-Anordnungen und zum Formen von deren Anschlüssen.
DE19646186A1 (de) Vorrichtung zum Halten einer Leiterplatte
DE10222620A1 (de) Verfahren zum Verarbeiten von elektrischen Bauteilen, insbesondere zum Verarbeiten von Halbleiterchips sowie elektrischen Bauelementen, sowie Vorrichtung zum Durchführen des Verfahrens
EP1304726B1 (de) Anordnung und Verfahren zur Aufnahme und zum Bearbeiten eines dünnen Wafers
CH699851A1 (de) Chip-Auswerfer und Verfahren zum Ablösen und Entnehmen eines Halbleiterchips von einer Folie.
DE102022125119A1 (de) Apparat zur Halbleiterherstellung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008061165B4 (de) Halbleiterbauelement mit einer Folie und Verfahren und Vorrichtung zum Herstellen eines solchen
DE102009035099B4 (de) Vorrichtung und Verfahren zum Abheben von Bauteilen von einem Träger
WO2003085702A1 (de) Verfahren zum verarbeiten von elektrischen bauelementen, insbesondere von halbleiterchips, sowie vorrichtung zum durchführen des verfahrens
DE3137301A1 (de) &#34;verfahren und vorrichtung zur handhabung kleiner teile in der fertigung&#34;
DE102019135499B3 (de) Ablöseelement, Ablöseeinheit und Verfahren zum Ablösen einer Halbleiterschicht von einem Substrat
DE19514163A1 (de) Verfahren und Vorrichtung zum vollautomatischen Handhaben von elektrisch zu prüfenden Prüflingen

Legal Events

Date Code Title Description
NV New agent

Representative=s name: IP.DESIGN KANZLEI AND PATENTBUERO DR. MARC-TIM, CH

PFA Name/firm changed

Owner name: BESI SWITZERLAND AG, CH

Free format text: FORMER OWNER: ESEC AG, CH

PCAR Change of the address of the representative

Free format text: NEW ADDRESS: ARBONERSTRASSE 35, 8580 AMRISWIL (CH)

PL Patent ceased