CN102623402B - 半导体集成电路装置的制造方法 - Google Patents

半导体集成电路装置的制造方法 Download PDF

Info

Publication number
CN102623402B
CN102623402B CN201210068756.0A CN201210068756A CN102623402B CN 102623402 B CN102623402 B CN 102623402B CN 201210068756 A CN201210068756 A CN 201210068756A CN 102623402 B CN102623402 B CN 102623402B
Authority
CN
China
Prior art keywords
mentioned
chip
integrated circuit
manufacture method
sheet rubber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210068756.0A
Other languages
English (en)
Other versions
CN102623402A (zh
Inventor
牧浩
横森刚
大久保达行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie Jin Science and Technology Ltd.
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007160922A external-priority patent/JP4864816B2/ja
Priority claimed from JP2007164820A external-priority patent/JP4945339B2/ja
Priority claimed from JP2008099965A external-priority patent/JP2009253060A/ja
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102623402A publication Critical patent/CN102623402A/zh
Application granted granted Critical
Publication of CN102623402B publication Critical patent/CN102623402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1126—Using direct fluid current against work during delaminating
    • Y10T156/1132—Using vacuum directly against work during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1944—Vacuum delaminating means [e.g., vacuum chamber, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种半导体装置的制造方法。在半导体集成电路装置的制造工序中，在组装工序的划片后的芯片的拾取工序中，由于迅速的芯片的薄膜化而使得降低拾取不良成为重要的课题。特别是，因剥离动作造成的芯片周边部的弯曲很有可能导致芯片的破裂、缺损。为了解决这些的课题的本申请发明是在通过吸引吸嘴真空吸附芯片以从划片带(粘接带)等剥离的情况下，通过监视吸引吸嘴的真空吸附系统的流量，来监视芯片从粘接带完全剥离以前的芯片的弯曲状态。

Description

半导体集成电路装置的制造方法
本申请是申请号为200810128606.8、申请日为2008年06月19日、发明名称为“半导体集成电路装置的制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及应用于半导体集成电路装置(或者半导体装置)的制造方法中的芯片键合技术或者芯片剥离技术(芯片拾取技术)中有效的技术。
背景技术
在日本特开2005-322815号公报(专利文献1)中公开了这样的芯片键合技术：通过凸状的具有弹性的吸嘴进行键合，解除吸嘴的抽真空而成为大气压，使针对芯片的吸附力消失，在此状态下，使吸嘴上升。
在日本特开平10-004258号公报(专利文献2)中公开了这样的芯片贴装技术：在用于贴装芯片等的吸嘴中，在吸嘴的一侧面形成贯穿孔以防止贴装时焊料被吸出。
在日本特开2006-165188号公报(专利文献3)中公开了这样的技术：为了使薄膜芯片不残留空穴，仅在具有弹性的吸嘴前端橡胶芯片(硬度JIS-A60)的周边设置真空吸引孔，在芯片向下凸的状态下进行芯片键合。
在日本特开2004-022995号公报(专利文献4)或者日本特开2005-150311号公报(专利文献5)中公开了凸状的具有弹性的吸嘴。
在日本特开2005-093838号公报(专利文献6)或者美国专利公开2005-0061856号公报(专利文献7)中公开了通过单独的载物台实行临时压着和正式压着的芯片键合技术。
在日本特开2005-9166号公报(专利文献8)或者美国专利公开2005-0200142号公报(专利文献9)中，关于电子零件的贴装等的吸附嘴，公开了通过空气流量传感器的检测流量变化来检测零件是否被吸附。
在日本特开2003-133791号公报(专利文献10)、日本特开2004-23027号公报(专利文献11)或者日本特开2007-103777号公报(专利文献12)中公开了下述技术：在电子零件的贴装等中利用吸附嘴吸附运送电子零件时，通过空气流量传感器的检测流量变化来检测零件是否被正确地吸附。
在日本特开2004-186352号公报(专利文献13)或者美国专利公开2006-0252233号公报(专利文献14)中，关于晶片划片后的薄膜芯片的拾取，公开了下述技术：在从划片带的下方施加超声波振动，通过吸附吸嘴从上方将芯片从粘接片(划片带)剥离时，计量吸附吸嘴的吸附流量，以确认芯片是否从划片带完全剥离，并被吸附吸嘴吸附。
在日本特开2005-117019号公报(专利文献15)或者美国专利7115482号公报(专利文献16)中公开了下述技术：关于晶片划片后的薄膜芯片的拾取，通过多级的上推机构，从划片带的下方上推芯片下表面，并通过吸附吸嘴从上方将芯片从粘接片(划片带)剥离。
专利文献1：日本特开2005-322815号公报
专利文献2：日本特开平10-004258号公报
专利文献3：日本特开2006-165188号公报
专利文献4：日本特开2004-022995号公报
专利文献5：日本特开2005-150311号公报
专利文献6：日本特开2005-093838号公报
专利文献7：美国专利公开2005-0061856号公报
专利文献8：日本特开2005-9166号公报
专利文献9：美国专利公开2005-0200142号公报
专利文献10：日本特开2003-133791号公报
专利文献11：日本特开2004-23027号公报
专利文献12：日本特开2007-103777号公报
专利文献13：日本特开2004-186352号公报
专利文献14：美国专利公开2006-0252233号公报
专利文献15：日本特开2005-117019号公报
专利文献16：美国专利7115482号公报
发明内容
在半导体集成电路装置的制造工序中，在组装工序的划片后的芯片的拾取工序或者芯片键合工序中，由于急速的芯片的薄膜化，所以降低拾取不良或者芯片键合工序不良成了重要的课题。特别是，根据本申请发明人的研究，清楚地了解到，因剥离动作造成的芯片周边部的弯曲很有可能导致芯片的破裂、缺损，另外，不能无视由芯片键合时的吸嘴的真空吸附导致的空穴的产生。本发明正是为了解决这些问题而做出的。
本发明的目的是提供一种可靠性高的半导体集成电路装置的制造工艺。
本发明的上述以及其它目的和新的特征从本说明书的记载以及附图即可明确。
下面对本申请所公开的发明中的有代表性的发明的概要进行简单地说明。
即，本申请的一个发明是，在通过吸引吸嘴真空吸附芯片以从划片带(粘接带)等剥离的情况下，通过监视吸引吸嘴的真空吸附系统的流量来监视芯片从粘接带完全剥离以前的芯片的弯曲状态。
另外，本申请的另一个发明是，在通过吸引吸嘴真空吸附芯片以从划片带(粘接带)等剥离的情况下，或者是在通过吸嘴真空吸附芯片以进行芯片键合的情况下，提前解除吸引吸嘴的真空吸附，以避免在芯片键合时因芯片的基于真空吸附的弯曲状态而导致空穴等的产生。
发明效果
下面简单说明通过在本申请中所公开的发明中的有代表性的发明所获得的效果。
即，在一个发明中，因为能够通过监视吸引吸嘴的真空吸附系统的流量来监视芯片从粘接带完全剥离以前的芯片的弯曲状态，所以，能够提供一种破裂和缺损少的拾取工艺。
另外，在另一个发明中，因为在通过吸嘴真空吸附芯片以进行芯片键合的情况下，提前解除吸引吸嘴的真空吸附，以大气压状态落下，所以，能够提供一种空穴的产生少的芯片键合工艺。
附图说明
图1是在作为本发明的一个实施方式的半导体集成电路装置的制造方法中使用的半导体芯片的立体图。
图2是表示半导体晶片的磨削工序的侧视图。
图3是表示将划片带粘贴到半导体晶片上的工序的侧视图。
图4是表示半导体晶片的划片工序的侧视图。
图5是表示将半导体晶片以及划片带固定在晶片环上，并在其上方配置压板且在下方配置外延环的状态的俯视图。
图6是表示将半导体晶片以及划片带固定在晶片环上，并在其上方配置压板且在下方配置外延环的状态的剖视图。
图7是表示在划片带上，通过用压板和外延环夹持晶片环来施加划片带的张力的状态的剖视图。
图8是对粘贴了划片带的半导体芯片的剥离方法进行说明的芯片剥离装置的主要部位剖视图。
图9是表示芯片剥离装置的吸附筒的剖视图。
图10是吸附筒的上表面附近的放大剖视图。
图11是吸附筒的上表面附近的放大立体图。
图12是对半导体芯片的剥离方法进行说明的吸附筒的上表面附近的放大剖视图。
图13是对半导体芯片的剥离方法进行说明的吸附筒的上表面附近的放大剖视图。
图14是对半导体芯片的剥离方法进行说明的吸附筒的上表面附近的放大剖视图。
图15是对半导体芯片的剥离方法进行说明的吸附筒的上表面附近的放大立体图。
图16是对半导体芯片的剥离方法进行说明的吸附筒的剖视图。
图17是对半导体芯片的剥离方法进行说明的吸附筒的上表面附近的放大剖视图。
图18是对半导体芯片的剥离方法进行说明的吸附筒的上表面附近的放大立体图。
图19是对半导体芯片的剥离方法进行说明的吸附筒的剖视图。
图20是对半导体芯片的剥离方法进行说明的吸附筒的上表面附近的放大剖视图。
图21是对半导体芯片的剥离方法进行说明的吸附筒的上表面附近的放大立体图。
图22是对半导体芯片的剥离方法进行说明的吸附筒的剖视图。
图23是对半导体芯片的剥离方法进行说明的吸附筒的上表面附近的放大剖视图。
图24是表示将在图23中被剥离的半导体芯片向芯片键合部运送的状态的剖视图。
图25是表示将在图23中被剥离的半导体芯片向芯片键合部运送，并落到布线基板上时的剖视图。
图26是表示在芯片键合部，将在图23中被剥离的半导体芯片键合到布线基板上时的剖视图。
图27是表示半导体芯片的装片工序的布线基板的剖视图。
图28是表示半导体芯片的叠层以及金属线接合工序的布线基板的剖视图。
图29是表示半导体芯片的树脂封装工序的布线基板的剖视图。
图30(a)～图30(c)是对半导体芯片的剥离方法的其它例子进行说明的吸附筒的上表面附近的剖视图。
图31(a)以及图31(b)是用于说明半导体芯片的剥离方法的原理的说明图。
图32(a)以及图32(b)是表示橡胶片、上推块的各一个例子以及吸嘴主体的构造的俯视图。
图33(a)以及图33(b)是表示橡胶片、上推块的各另外一个例子以及吸嘴主体的构造的俯视图。
图34是说明图33或者图34的A-A剖面的状态的剖视图。
图35是说明图33或者图34的B-B剖面的状态的剖视图。
图36(a)以及图36(b)是表示橡胶片、上推块的各另外又一个例子以及吸嘴主体的构造的俯视图。
图37是说明图36的A-A剖面的状态的剖视图。
图38是说明图36的B-B剖面的状态的剖视图。
图39是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的剥离工艺1的处理流程图。
图40是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的剥离工艺1的示意性剖面流程图。
图41是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的剥离工艺2的处理流程图。
图42是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的剥离工艺2的示意性剖面流程图。
图43是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的剥离工艺3的处理流程图。
图44是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的剥离工艺3的示意性剖面流程图。
图45是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的剥离工艺4的处理流程图。
图46是用于对在作为本发明的一个实施方式的半导体集成电路装置的制造方法中的剥离工艺4中所使用的剥离装置的构造进行说明的装置主要部位俯视图。
图47是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的剥离工艺4的示意性剖面流程图。
图48是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的初始参数自动设定方法1的示意性剖面流程图。
图49是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的初始参数自动设定方法1的处理流程图。
图50是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的初始参数自动设定方法2的处理流程图。
图51是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序进行说明的步骤流程图。
图52是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序进行说明的时序图。
图53是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序进行说明的剖面示意流程图之一。
图54是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序进行说明的剖面示意流程图之二。
图55是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序进行说明的剖面示意流程图之三。
图56是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序进行说明的剖面示意流程图之四。
图57是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序进行说明的剖面示意流程图之五。
图58是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序进行说明的剖面示意流程图之六。
图59是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序进行说明的剖面示意流程图之七。
图60是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序进行说明的剖面示意流程图之八。
图61是与作为本发明的一个实施方式的半导体集成电路装置的制造方法中使用的橡胶片的材料相关的各规格之间的硬度比较图。
图62是表示在作为本发明的一个实施方式的半导体集成电路装置的制造方法中的分步芯片键合方法中使用的芯片剥离和芯片键合连贯装置的构成的示意性俯视图。
图63是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的分步芯片键合方法的流程的剖面步骤流程图之一。
图64是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的分步芯片键合方法的流程的剖面步骤流程图之二。
图65是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的分步芯片键合方法的流程的剖面步骤流程图之三。
图66是对作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序的一个变形例进行说明的步骤流程图。
图67是在作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片键合顺序的一个变形例中所使用的吸嘴的剖视图。图68是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片拾取工序(使用具有周边颚部的橡胶片)途中的状态的剖视示意图。
图69是与图68对应的橡胶片的仰视图(具体例a)。
图70是与图68对应的橡胶片的仰视图(具体例b)。
图71是将与图68对应的橡胶片应用到部分(3-4)的剥离工艺中的剥离工艺剖视流程图。
图72是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的芯片拾取工序(使用具有周边颚部的其它的橡胶片)途中的状态的剖视示意图。
符号说明
1 芯片
4 粘接带
100 芯片装置剥离(芯片处理装置)
102 下部基体(吸附筒)
105 吸附吸嘴
107 真空吸附系统
具体实施方式
[实施方式的概要]
首先，针对在本申请中所公开的发明的有代表性的实施方式，说明概要。
1.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)以大致原有的晶片时的二维配置，将被分割成各个芯片区域的多个芯片在将其背面固定在粘接带的状态下，向芯片处理装置供给的工序；
(b)在通过吸附吸嘴真空吸附上述多个芯片内的第一芯片的表面，并且将上述第一芯片的上述背面的上述粘接带真空吸附到下部基体的上表面的状态下，使上述粘接带从上述第一芯片的上述背面剥离的工序，
在此，上述工序(b)包含下述的下位工序：
(b1)通过计量上述吸附吸嘴的真空吸附系统的流量，来监视上述第一芯片从上述粘接带完全剥离以前的上述第一芯片的弯曲状态的工序。
2.在上述1所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b2)根据上述下位工序(b1)的监视信息，使上述剥离动作继续或者中断的工序；
(b3)在使上述剥离动作中断的情况下，根据上述下位工序(b1)的监视信息，使上述剥离动作再次开始的工序。
3.在上述1或2所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b4)根据上述下位工序(b1)的监视信息，使上述剥离动作继续或者减速的工序；
(b5)在使上述剥离动作减速的情况下，根据上述下位工序(b1)的监视信息，使上述剥离动作再次加速的工序。
4.在上述1至3任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b6)根据上述下位工序(b1)的监视信息，使上述剥离动作继续，或者使上述剥离动作后退直至上述第一芯片的上述弯曲状态达到允许范围内的工序。
5.在上述1至4任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b7)根据上述下位工序(b1)的监视信息，使上述剥离动作继续，或者使上述剥离动作减速直至上述第一芯片的上述弯曲状态达到允许范围内的工序。
6.在上述1至5任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b8)使上述吸附吸嘴上升直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b9)在上述下位工序(b8)后，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升继续，或者使上述吸附吸嘴下降直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
7.在上述1至6任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b10)使上述吸附吸嘴上升直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b11)在上述下位工序(b10)后，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升继续，或者使上述吸附吸嘴待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
8.在上述1至7任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b12)使上述吸附吸嘴上升直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b13)在上述下位工序(b12)后，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升继续，或者使上述吸附吸嘴减速直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
9.在上述1至8任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b14)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b15)在上述工序(b14)后，仅使上述上推块以及上述吸附吸嘴中的上述上推块下降直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b16)在上述下位工序(b15)后，根据上述下位工序(b1)的监视信息，使上述上推块的下降继续，或者使上述上推块上升直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
10.在上述1至9任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b17)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b18)在上述工序(b17)后，仅使上述上推块以及上述吸附吸嘴中的上述上推块下降直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b19)在上述下位工序(b18)后，根据上述下位工序(b1)的监视信息，使上述上推块的下降继续，或者使上述上推块待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
11.在上述1至10任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b20)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b21)在上述工序(b20)后，仅使上述上推块以及上述吸附吸嘴中的上述上推块下降直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b22)在上述下位工序(b21)后，根据上述下位工序(b1)的监视信息，使上述上推块的下降继续，或者使上述上推块的下降减速直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
12.在上述1至11任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b23)使构成上述下部基体的主要部的滑板以使与上述第一芯片的重叠减少的方式滑动直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b24)根据上述下位工序(b1)的监视信息，使上述滑板待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
13.在上述1至12任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b25)根据上述下位工序(b1)的监视信息，使上述剥离动作继续或者中断的工序；
(b26)在使上述剥离动作中断的情况下，根据上述下位工序(b1)的监视信息，使上述剥离动作再次开始，或者使上述剥离动作后退直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
14.在上述1至13任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b27)根据上述下位工序(b1)的监视信息，使上述剥离动作继续或者减速的工序；
(b28)在使上述剥离动作减速的情况下，根据上述下位工序(b1)的监视信息，使上述剥离动作再次加速，或者使上述剥离动作后退直至上述第一芯片的上述弯曲状态达到允许范围内的工序。
15.在上述1至14任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b29)使上述吸附吸嘴上升直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b30)在上述下位工序(b29)后，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升继续，或者使上述吸附吸嘴待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序；
(b31)在使上述吸附吸嘴待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的情况下，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升再次开始，或者使上述吸附吸嘴下降直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
16.在上述1至15任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b32)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b33)在上述工序(b32)后，仅使上述上推块以及上述吸附吸嘴中的上述上推块下降直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b34)在上述下位工序(b33)后，根据上述下位工序(b1)的监视信息，使上述上推块的下降继续，或者使上述上推块待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序；
(b35)在使上述上推块待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的情况下，根据上述下位工序(b1)的监视信息，使上述上推块的下降再次开始，或者使上述上推块上升直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
17.在上述1至16任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b36)使上述吸附吸嘴上升直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b37)在上述下位工序(b36)后，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升继续，或者使上述吸附吸嘴减速直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序；
(b38)在使上述吸附吸嘴减速直至上述第一芯片的上述弯曲状态达到上述允许范围内的情况下，根据上述下位工序(b 1)的监视信息，使上述吸附吸嘴的上升再次开始，或者使上述吸附吸嘴下降直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
18.在上述1至17任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b39)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b40)在上述工序(b39)后，仅使上述上推块以及上述吸附吸嘴中的上述上推块下降直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b41)在上述下位工序(b40)后，根据上述下位工序(b1)的监视信息，使上述上推块的下降继续，或者使上述上推块的下降减速直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序；
(b42)在使上述上推块待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的情况下，根据上述下位工序(b1)的监视信息，使上述上推块的下降再次开始，或者使上述上推块上升直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
19.在上述1至18任一项所述的半导体集成电路装置的制造方法中，在上述第一芯片的上述背面，预先形成芯片键合用粘接剂层。
20.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)以大致原有的晶片时的二维配置，将被分割成各个芯片区域的多个芯片在将其背面固定在粘接带的状态下，向芯片处理装置供给的工序；
(b)在通过吸附吸嘴真空吸附上述多个芯片内的第一芯片的表面，并且将上述第一芯片的上述背面的上述粘接带真空吸附到下部基体的上表面的状态下，使上述粘接带从上述第一芯片的上述背面剥离的工序，
在这里，上述工序(b)包含下述的下位工序：
(b1)通过计量上述吸附吸嘴的真空吸附系统的流量，来监视上述第一芯片从上述粘接带完全剥离以前的上述第一芯片的弯曲状态的工序；
(b2)根据上述下位工序(b1)的监视信息，决定上述剥离动作的最佳速度的工序，所述最佳速度是应该针对以后的芯片适用的速度，
在此，上述半导体集成电路装置的制造方法还包含下述的工序：
(c)在上述工序(b)后，在通过吸附吸嘴真空吸附上述多个芯片内的第二芯片的表面，并且将上述第二芯片的上述背面的上述粘接带真空吸附到下部基体的上面的状态下，以上述最佳速度实行上述剥离动作，由此使上述粘接带从上述第二芯片的上述背面剥离的工序。
21.在上述20所述的半导体集成电路装置的制造方法中，上述第一芯片是非成品芯片(也可以是成品芯片)。
22.在上述20所述的半导体集成电路装置的制造方法中，上述第二芯片是成品芯片。
23.在上述20至22任一项所述的半导体集成电路装置的制造方法中，在上述第一芯片以及上述第二芯片的上述背面，预先形成芯片键合用粘接剂层。
24.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)以大致原有的晶片时的二维配置，将被分割成各个芯片区域的多个芯片在将其背面固定在粘接带的状态下，向芯片处理装置供给的工序；
(b)在通过吸附吸嘴真空吸附上述多个芯片内的第一芯片的表面，并且将上述第一芯片的上述背面的上述粘接带真空吸附到下部基体的上表面的状态下，使上述粘接带从上述第一芯片的上述背面剥离的工序，
在这里，上述的工序(b)包含下述的下位工序：
(b1)通过计量上述吸附吸嘴的真空吸附系统的流量，来监视上述第一芯片从上述粘接带完全剥离以前的上述第一芯片的弯曲状态的工序；
(b2)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b3)根据上述下位工序(b1)的监视信息，决定上述上推块的最佳上升高度的工序，
在此，上述半导体集成电路装置的制造方法还包含下述的工序：
(c)在上述工序(b)后，在通过吸附吸嘴真空吸附上述多个芯片内的第二芯片的表面，并且将上述第二芯片的上述背面的上述粘接带真空吸附到下部基体的上表面的状态下，使上述上推块仅上升上述最佳上升高度的工序。
25.在上述24所述的半导体集成电路装置的制造方法中，上述第一芯片是非成品芯片(也可以是成品芯片)。
26.在上述24所述的半导体集成电路装置的制造方法中，上述第二芯片是成品芯片。
27.在上述24至26任一项所述的半导体集成电路装置的制造方法中，在上述第一芯片以及上述第二芯片的上述背面，预先形成芯片键合用粘接剂层。
28.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)以大致原有的晶片时的二维配置，将被分割成各个芯片区域的多个芯片在将其背面固定在粘接带的状态下，向芯片处理装置供给的工序；
(b)在通过吸附吸嘴真空吸附上述多个芯片内的第一芯片的表面，并且将上述第一芯片的上述背面的上述粘接带真空吸附到下部基体的上表面的状态下，使上述粘接带从上述第一芯片的上述背面剥离的工序，
在此，上述工序(b)包含下述的下位工序：
(b1)通过计量上述吸附吸嘴的真空吸附系统的流量，来监视上述第一芯片从上述粘接带完全剥离以前的上述第一芯片的弯曲状态的工序；
(b2)使构成上述下部基体的主要部的滑板以使与上述第一芯片的重叠减少的方式滑动，直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b3)根据上述下位工序(b1)的监视信息，决定上述滑板的最佳滑动速度的工序，
在此，上述半导体集成电路装置的制造方法还包含下述的工序：
(c)在上述工序(b)后，在通过吸附吸嘴真空吸附上述多个芯片内的第二芯片的表面，并且将上述第二芯片的上述背面的上述粘接带真空吸附到下部基体的上表面的状态下，以上述最佳滑动速度使上述滑板滑动，以便减少与上述第二芯片的重叠，由此将上述粘接带从上述第二芯片的上述背面剥离的工序。
29.在上述28所述的半导体集成电路装置的制造方法中，上述第一芯片是非成品芯片(也可以是成品芯片)。
30.在上述29所述的半导体集成电路装置的制造方法中，上述第二芯片是成品芯片。
31.在上述28至30任一项所述的半导体集成电路装置的制造方法中，在上述第一芯片以及上述第二芯片的上述背面，预先形成芯片键合用粘接剂层。
接着，针对在本申请中所公开的其它的发明的有代表性的实施方式，说明概要。
1.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(c)在上述工序(b)后，在主要是通过与上述橡胶片的上述下表面之间的物理吸附(或者是不使用真空源的吸附，下同)来保持上述第一芯片的上述表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序；
(d)在上述工序(c)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层而固定在上述布线基板的上述上表面的工序。
2.在上述1所述的半导体集成电路装置的制造方法中，从上述工序(c)到(d)，真空吸附为断开(不使用真空吸附的吸附，即，不使用真空源的吸附，下同)。
3.在上述1或2所述的半导体集成电路装置的制造方法中，上述橡胶片在中央部具有真空吸引孔(不是一定要在中央部具有真空吸引孔。在不利用漏泄检测的情况下，仅周边一列也可以。即使是在检测漏泄的情况下，只要至少有与中心的距离不同的多组真空吸引孔即可。下同)。
4.在上述1至3任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b1)使上述第一芯片朝向上述布线基板的上述上表面，以第一速度下降的工序；
(b2)接着上述工序(b1)，使上述第一芯片以比上述第一速度慢的第二速度，朝向上述布线基板的上述上表面下降的工序，
再有，上述工序(c)包含下述的下位工序：
(c1)使上述第一芯片以上述第二速度朝向上述布线基板的上述上表面下降直至落地的工序。
5.在上述1至4任一项所述的半导体集成电路装置的制造方法中，上述橡胶片以弹性体为主要的构成要素，其硬度为10以上，不足70。
6.在上述1至4任一项所述的半导体集成电路装置的制造方法中，上述橡胶片以弹性体为主要的构成要素，其硬度为15以上，不足55。
7.在上述1至4任一项所述的半导体集成电路装置的制造方法中，上述橡胶片以弹性体为主要的构成要素，其硬度为20以上，不足40。
8.在上述1至7所述的半导体集成电路装置的制造方法中，上述弹性体是热硬化性弹性体。
9.在上述1至8任一项所述的半导体集成电路装置的制造方法中，上述弹性体是硅类弹性体。
10.在上述1至9任一项所述的半导体集成电路装置的制造方法中，上述粘接部件层是DAF部件层。
11.在上述1至10任一项所述的半导体集成电路装置的制造方法中，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
12.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)以大致原有的晶片时的二维配置，将被分割成各个芯片区域的多个芯片在将其背面固定在粘接带的状态下，向芯片处理装置供给的工序；
(b)在将上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面，并且，将上述第一芯片的上述背面的上述粘接带真空吸附到下部基体的上表面的状态下，使上述粘接带从上述第一芯片的上述背面剥离的工序，
在此，上述橡胶片以弹性体为主要的构成要素，其硬度为15以上，不足55。
13.在上述12所述的半导体集成电路装置的制造方法中，上述硬度为20以上，不足40。
14.在上述12或13所述的半导体集成电路装置的制造方法中，上述弹性体是热硬化性弹性体。
15.在上述12至14任一项所述的半导体集成电路装置的制造方法中，上述弹性体是硅类弹性体。
16.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(c)在上述工序(b)后，主要是在将上述第一芯片的上述表面吸附到上述橡胶片的上述下表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序；
(d)在上述工序(c)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层而固定在上述布线基板的上述上面的工序，
在此，上述橡胶片以弹性体为主要的构成要素，其硬度为15以上，不足55。
17.在上述16所述的半导体集成电路装置的制造方法中，上述弹性体的硬度为20以上，不足40。
18.在上述16或17所述的半导体集成电路装置的制造方法中，上述弹性体是热硬化性弹性体。
19.在上述16至18任一项所述的半导体集成电路装置的制造方法中，上述弹性体是硅类弹性体。
20.在上述16至19任一项所述的半导体集成电路装置的制造方法中，在上述吸附吸嘴主体内的真空吸引系统设有漏泄孔，在通过该泄漏孔漏泄的状态下，进行真空吸附。
21.在上述16至20任一项所述的半导体集成电路装置的制造方法中，上述粘接部件层是DAF部件层。
22.在上述16至21任一项所述的半导体集成电路装置的制造方法中，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
23.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)以大致原有的晶片时的二维配置，将被分割成各个芯片区域的多个芯片在将其背面固定在粘接带的状态下，向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述多个芯片内的第一芯片的表面真空吸附在吸附吸嘴的橡胶片的下表面上，并且将上述第一芯片的上述背面的上述粘接带真空吸附到下部基体的上表面的状态下，使上述粘接带从上述第一芯片的上述背面剥离的工序；
(c)在上述工序(b)后，在将上述第一芯片的上述表面吸附到上述吸附吸嘴的上述橡胶片的上述下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(d)在上述工序(c)后，在将上述第一芯片的上述表面吸附到上述橡胶片的上述下表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上放置的布线基板的上表面上的工序；
(e)在上述工序(d)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层而固定在上述布线基板的上述上表面的工序，
在这里，上述橡胶片以弹性体为主要的构成要素，其硬度为15以上，不足55。
24.在上述23所述的半导体集成电路装置的制造方法中，上述硬度为20以上，不足40。
25.在上述23或24所述的半导体集成电路装置的制造方法中，上述弹性体是热硬化性弹性体。
26.在上述23至25任一项所述的半导体集成电路装置的制造方法中，上述弹性体是硅类弹性体。
27.在上述23至26任一项所述的半导体集成电路装置的制造方法中，在上述吸附吸嘴主体内的真空吸引系统设有漏泄孔，在通过该泄漏孔漏泄的状态下，进行真空吸附。。
28.在上述23至27任一项所述的半导体集成电路装置的制造方法中，上述粘接部件层是DAF部件层。
29.在上述23至28任一项所述的半导体集成电路装置的制造方法中，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
30.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(c)在上述工序(b)后，在将上述第一芯片的上述表面吸附到上述橡胶片的上述下表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序；
(d)在上述工序(c)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层，固定在上述布线基板的上述上表面的工序，
在此，上述橡胶片在中央部具有真空吸附孔，同时，以弹性体为主要的构成要素，其硬度为10以上，不足70。
31.在上述30所述的半导体集成电路装置的制造方法中，上述弹性体是热硬化性弹性体。
32.在上述30或31所述的半导体集成电路装置的制造方法中，上述弹性体是硅类弹性体。
33.在上述30至32任一项所述的半导体集成电路装置的制造方法中，在上述吸附吸嘴主体内的真空吸引系统设有漏泄孔，在通过该漏泄孔漏泄的状态下，进行真空吸附。
34.在上述30至33任一项所述的半导体集成电路装置的制造方法中，上述粘接部件层是DAF部件层。
35.在上述30至34任一项所述的半导体集成电路装置的制造方法中，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
36.在上述30至35任一项所述的半导体集成电路装置的制造方法中，上述工序(c)中的对上述橡胶片的上述下表面的吸附主要通过物理吸附。
37.在上述30至36任一项所述的半导体集成电路装置的制造方法中，从上述工序(c)到(d)，真空吸附为断开。
38.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(c)在上述工序(b)后，在主要是将上述第一芯片的上述表面吸附到上述橡胶片的上述下表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序；
(d)在上述工序(c)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层而固定在上述布线基板的上述上表面的工序，
在此，在上述吸附吸嘴主体内的真空吸引系统设有漏泄孔，在通过该漏泄孔漏泄的状态下，进行真空吸附。
39.在上述38所述的半导体集成电路装置的制造方法中，上述橡胶片在中央部具有真空吸附孔，并且以弹性体为主要的构成要素，其硬度为10以上，不足70。
40.在上述38或39所述的半导体集成电路装置的制造方法中，上述粘接部件层是DAF部件层。
41.在上述38至40任一项所述的半导体集成电路装置的制造方法中，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
42.在上述38至41任一项所述的半导体集成电路装置的制造方法中，上述工序(c)中的对上述橡胶片的上述下表面的吸附主要通过物理吸附。
43.在上述38至42任一项所述的半导体集成电路装置的制造方法中，从上述工序(c)到(d)，真空吸附为断开。
44.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(c)在上述工序(b)后，在主要是通过与上述橡胶片的上述下表面之间的物理吸附保持上述第一芯片的上述表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序；
(d)在上述工序(c)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层而固定在上述布线基板的上述上表面的工序；
(e)在将上述芯片拾取部的上述多个芯片内的第二芯片的表面真空吸附到上述吸附吸嘴的上述橡胶片的下表面的状态下，将上述第二芯片向上述芯片处理装置的上述芯片键合部移送的工序；
(f)在上述工序(e)后，在主要是通过与上述橡胶片的上述下表面之间的物理吸附保持上述第二芯片的上述表面的状态下，使上述第二芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的上述布线基板的上述上表面的工序；
(g)在上述工序(f)后，通过由上述橡胶片的上述下表面对上述第二芯片的上述表面向下方加压，将上述第二芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的上述粘接部件层而固定在上述布线基板的上述上表面的工序；
(h)在上述工序(g)后，通过利用与上述吸嘴不同的部件对上述第一以及第二芯片的上述表面侧一起加压，来进行与上述布线基板的上述上表面的热压接的工序。
45.在上述44所述的半导体集成电路装置的制造方法中，上述橡胶片在中央部具有真空吸附孔，并且以弹性体为主要的构成要素，其硬度为10以上，不足70。
46.在上述44或45所述的半导体集成电路装置的制造方法中，上述粘接部件层是DAF部件层。
47.在上述44至46任一项所述的半导体集成电路装置的制造方法中，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
48.在上述44至47任一项所述的半导体集成电路装置的制造方法中，上述工序(c)以及(f)中的对上述橡胶片的上述下表面的吸附主要通过物理吸附。
49.在上述44至48任一项所述的半导体集成电路装置的制造方法中，从上述工序(c)到(d)以及从(f)到(g)，真空吸附为断开。
50.在上述44以及46至49任一项所述的半导体集成电路装置的制造方法中，上述橡胶片以弹性体为主要的构成要素，其硬度为10以上，不足70。
接着，针对在本申请中所公开的发明的其它的实施方式，说明概要。
51.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)以大致原有的晶片时的二维配置，将被分割成各个芯片区域的多个芯片在将其背面固定在粘接带的状态下，向芯片处理装置供给的工序；
(b)在将上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面，并且将上述第一芯片的上述背面的上述粘接带真空吸附到下部基体的上表面的状态下，使上述粘接带从上述第一芯片的上述背面剥离的工序，
在此，上述工序(b)包含下述的下位工序：
(b1)通过计量上述吸附吸嘴的真空吸附系统的流量，来监视上述第一芯片从上述粘接带完全剥离以前的上述第一芯片的弯曲状态的工序，
再有，在此，上述橡胶片以弹性体为主要的构成要素，其硬度为10以上，不足70。
52.在上述51所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b2)根据上述下位工序(b 1)的监视信息，使上述剥离动作继续或者中断的工序；
(b3)在使上述剥离动作中断的情况下，根据上述下位工序(b 1)的监视信息，使上述剥离动作再次开始的工序。
53.在上述51或52所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b4)根据上述下位工序(b1)的监视信息，使上述剥离动作继续或者减速的工序；
(b5)在使上述剥离动作减速的情况下，根据上述下位工序(b1)的监视信息，使上述剥离动作再次加速的工序。
54.在上述51至53任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b6)根据上述下位工序(b1)的监视信息，使上述剥离动作继续，或者使上述剥离动作后退直至上述第一芯片的上述弯曲状态达到允许范围内的工序。
55.在上述51至54任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b7)根据上述下位工序(b1)的监视信息，使上述剥离动作继续，或者使上述剥离动作减速直至上述第一芯片的上述弯曲状态达到允许范围内的工序。
56.在上述51至55任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b8)使上述吸附吸嘴上升直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b9)在上述下位工序(b8)后，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升继续，或者使上述吸附吸嘴下降直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
57.在上述51至56任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b10)使上述吸附吸嘴上升直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b11)在上述下位工序(b10)后，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升继续，或者使上述吸附吸嘴待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
58.在上述51至57任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b12)使上述吸附吸嘴上升直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b13)在上述下位工序(b12)后，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升继续，或者使上述吸附吸嘴减速直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
59.在上述51至58任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b14)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b15)在上述工序(b14)后，仅使上述上推块以及上述吸附吸嘴中的上述上推块下降直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b16)在上述下位工序(b15)后，根据上述下位工序(b1)的监视信息，使上述上推块的下降继续，或者使上述上推块上升直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
60.在上述5 1至59任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b17)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b18)在上述工序(b17)后，仅使上述上推块以及上述吸附吸嘴中的上述上推块下降直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b19)在上述下位工序(b18)后，根据上述下位工序(b1)的监视信息，使上述上推块的下降继续，或者使上述上推块待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
61.在上述5 1至60任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b20)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b21)在上述工序(b20)后，仅使上述上推块以及上述吸附吸嘴中的上述上推块下降直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b22)在上述下位工序(b21)后，根据上述下位工序(b1)的监视信息，使上述上推决的下降继续，或者使上述上推块的下降减速直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
62.在上述5 1至61任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b23)使构成上述下部基体的主要部的滑板以使与上述第一芯片的重叠减少的方式滑动，直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b24)根据上述下位工序(b1)的监视信息，使上述滑板待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
63.在上述5 1至62任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b25)根据上述下位工序(b1)的监视信息，使上述剥离动作继续或者中断的工序；
(b26)在使上述剥离动作中断的情况下，根据上述下位工序(b1)的监视信息，使上述剥离动作再次开始，或者使上述剥离动作后退直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
64.在上述51至63任二项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b27)根据上述下位工序(b1)的监视信息，使上述剥离动作继续或者减速的工序；
(b28)在使上述剥离动作减速的情况下，根据上述下位工序(b1)的监视信息，使上述剥离动作再次加速，或者使上述剥离动作后退直至上述第一芯片的上述弯曲状态达到允许范围内的工序。
65.在上述5 1至64任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b29)使上述吸附吸嘴上升直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b30)在上述下位工序(b29)后，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升继续，或者使上述吸附吸嘴待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序；
(b31)在使上述吸附吸嘴待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的情况下，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升再次开始，或者使上述吸附吸嘴下降直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
66.在上述51至65任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b32)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b33)在上述工序(b32)后，仅使上述上推块以及上述吸附吸嘴中的上述上推块下降直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b34)在上述下位工序(b33)后，根据上述下位工序(b1)的监视信息，使上述上推块的下降继续，或者使上述上推块待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序；
(b35)在使上述上推块待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的情况下，根据上述下位工序(b1)的监视信息，使上述上推块的下降再次开始，或者使上述上推块上升直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
67.在上述51至66任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b36)使上述吸附吸嘴上升直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b37)在上述下位工序(b36)后，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升继续，或者使上述吸附吸嘴减速直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序；
(b38)在使上述吸附吸嘴减速直至上述第一芯片的上述弯曲状态达到上述允许范围内的情况下，根据上述下位工序(b1)的监视信息，使上述吸附吸嘴的上升再次开始，或者使上述吸附吸嘴下降直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
68.在上述5 1至67任一项所述的半导体集成电路装置的制造方法中，上述工序(b)还包含下述的下位工序：
(b39)使构成上述下部基体的主要部的上推块与上述吸附吸嘴一起上升的工序；
(b40)在上述工序(b39)后，仅使上述上推块以及上述吸附吸嘴中的上述上推块下降直至上述第一芯片的上述弯曲状态超过允许范围的工序；
(b41)在上述下位工序(b40)后，根据上述下位工序(b1)的监视信息，使上述上推块的下降继续，或者使上述上推块的下降减速直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序；
(b42)在使上述上推块待机直至上述第一芯片的上述弯曲状态达到上述允许范围内的情况下，根据上述下位工序(b1)的监视信息，使上述上推块的下降再次开始，或者使上述上推块上升直至上述第一芯片的上述弯曲状态达到上述允许范围内的工序。
69.在上述51至68任一项所述的半导体集成电路装置的制造方法中，在上述第一芯片的上述背面，预先形成芯片键合用粘接剂层。
70.在上述51至69任一项所述的半导体集成电路装置的制造方法中，上述弹性体其硬度为15以上，不足55。
71.在上述51至69任一项所述的半导体集成电路装置的制造方法中，上述弹性体的硬度为20以上，不足40。
接着，针对在本申请中所公开的再其它的发明的有代表性的实施方式，说明概要。
1.一种半导体集成电路装置的制造方法，包含下述的工序：
(a)以大致原有的晶片时的二维配置，将被分割成各个芯片区域的多个芯片在将其背面固定在粘接带的状态下，向芯片处理装置供给的工序；
(b)在将上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面，并且将上述第一芯片的上述背面的上述粘接带真空吸附到下部基体的上表面的状态下，使上述粘接带从上述第一芯片的上述背面剥离的工序，
在此，上述橡胶片以弹性体为主要的构成要素，具有下述的部分：
(i)包含有中心部分的橡胶片主要部；
(ii)在上述橡胶片主要部的周边部，从上述橡胶片主要部的上表面向下表面贯穿的多个真空吸引孔；
(iii)在上述橡胶片主要部的周边的环状的部分，厚度比上述橡胶片主要部薄的橡胶片周边部。
2.在上述1所述的半导体集成电路装置的制造方法中，上述橡胶片还具有下述的部分：
(iv)在上述橡胶片周边部的下表面，与上述多个真空吸引孔连结的单个或者多个真空吸引槽。
3.在上述1或2所述的半导体集成电路装置的制造方法中，上述橡胶片还具有下述的部分：
(v)上述橡胶片周边部位于上述橡胶片主要部的上述下表面侧。
4.在上述1至3任一项所述的半导体集成电路装置的制造方法中，上述橡胶片还具有下述的部分：
(vi)在上述橡胶片周边部的上表面和下表面之间具有环状的槽。
5.在上述1至4任一项所述的半导体集成电路装置的制造方法中，上述橡胶片的硬度为10以上，不足70。
6.在上述1至4任一项所述的半导体集成电路装置的制造方法中，上述橡胶片的硬度为15以上，不足55。
7.在上述1至4任一项所述的半导体集成电路装置的制造方法中，上述橡胶片的硬度为25以上，不足65。
8.在上述1至7任一项所述的半导体集成电路装置的制造方法中，上述工序(b)的从上述粘接带的上述第一芯片的剥离，通过上述下部基体内的上述第一芯片的正下方的部分向上述第一芯片上推来进行。
9.在上述1至7任一项所述的半导体集成电路装置的制造方法中，上述工序(b)的从上述粘接带的上述第一芯片的剥离，通过上述下部基体内的上述第一芯片的正下方的部分从上述第一芯片的下方向侧方退避来进行。
[本申请的记载形式、基本的用语、用法的说明]
1.在本申请中，实施方式的记载也存在着根据需要，方便起见分割成多个部分记载的情况，但是，在除特别明确表示出了不是这样的意思的情况以外，它们并不是相互独立的单个的，而是不管记载的前后，是单一的例子的各部分，一个是另一个的部分细节或者是一部分或者全部的变形例。另外，原则上，省略了同样的部分的重复。另外，关于实施方式中的各构成要素，除在特别明确表示出不是这样的情况、理论上被限定于其数量的情况以及文法上明显不是这样的情况以外，并不是必须的要素。
2.同样，在实施方式等的记载中，对于材料、组成等，即使阐述为“由A构成的X”等，除了特别明确表示了不是这样的意思的情况，或者文法上明显不是这样的情况以外，并不排除将A以外的要素作为主要的构成要素之一。例如，就成分而言，是“X包含作为主要成分的A”等的意思。例如，即使阐述为“硅部件”等，也并不限于纯粹的硅，当然也包括SiGe合金、以其它的硅为主要成分的多元合金、含有其它添加物等的部件。
3.同样，针对图形、位置、属性等，表示了合适的例子，但是，除了特别明确表示了不是这样的意思的情况以及文法上明显不是这样的情况以外，当然也不是严格地限定于此。
4.再有，在提及特定的数值、数量时，也是除特别明确地表示了不是这样的意思的情况、理论上被限定于该数的情况以及文法上明显不是这样的情况以外，可以是超过该特定的数值的数值，也可以是不足该特定的数值的数值。
5.称为“晶片”时，虽然通常是指将半导体集成电路装置(半导体装置、电子装置也一样)形成在其上的单结晶硅晶片，但当然也包含外延晶片、绝缘基板和半导体层等的复合晶片等。
6.称为“芯片”或者“晶粒”时，虽然一般是指晶片分割工序(刀划片、激光划片和其它的造粒工序)后的完全分离的物质，但是，在本申请中，为了方便，分离前的芯片区域也用同样的用语表示。例如，在所谓的DBG(Dicing Before Grinding；先切割再研磨)工艺中，是在半切割·划片后进行削薄，最终分离成芯片，在该状态下，将芯片背面粘贴到保持用的粘接带，然后进入剥离工序。包括这样的情况在内，例如“晶片”若被分离，则严格地说已经不是晶片，芯片等在被分离前，应该是芯片区域而不是芯片，但是因为何时被分离取决于各个工艺，所以，无论分离的前后，将这些统称为“晶片”、“芯片”或者“晶粒”。
7.称为“布线基板”时，一般，除了指有机布线基板、陶瓷布线基板、引线架等以外，还指其它的芯片、晶片和其它的薄膜状集成电路装置。即，近年，在芯片上通过粘接剂层叠数十片的芯片的层叠技术被广泛应用，本申请公开的发明被应用于包含这些在内的广泛的范围。
8.“下部基体”一般也称为“吸附筒”，它构成“芯片处理装置”的芯片剥离机构的中心，通过真空吸附粘贴片，对固定在粘贴片上的晶片(以大致原有的晶片时的二维配置固定在粘贴片上的晶片群)进行位置固定的部件。另外，其中央部在某装置中，是“上推块”，在其它装置中是“滑板”。“下部基体”由上述中央部和周边部构成，周边部具有对拾取对象芯片的周边的芯片以及粘接带进行吸附固定的功能。中央部和周边部都是通过吸附孔、间隙被真空吸引的构造，除对位以外，基本总是处于吸引状态。
9.“吸附吸嘴”以往是由金属(不锈钢等)、陶瓷、聚合物等一体的部件构成，但是，在用于本申请主要处理的薄膜晶片或者薄膜芯片(主要是厚度为150微米以下，特别是100微米以下)的情况下，为了使芯片不致产生裂缝等，由以与芯片直接接触的弹性体等的聚合物为主要构成要素的橡胶片和对它进行保持的吸附吸嘴主体或者橡胶片保持器构成。橡胶片一般以氟类橡胶、丁腈橡胶、硅橡胶等的热硬化性弹性体，或者热可塑性弹性体等的弹性聚合物材料为主要构成要素。另外，在具体的说明中，吸嘴、上推块的上下运动是以下部基体周边部(假定其不动)为基准进行的，但是，这在原理上被认为是相对的运动。
10.橡胶片的硬度以国际标准化机构ISO规格7619硬度计A型(美国规格邵氏A；JIS K 6253)为标准表示。
11.关于橡胶片，在称为“环状时”，其基本形状或者外部·内部轮廓形状不限定于圆形、椭圆形，当然也包含正方形、长方形、将它们的角切掉的图形以及与它们类似的其它的形状。
[实施方式的详细说明]
进一步详述实施方式。在各图中，同一或者同样的部分用同一或者类似的记号或者参考符号表示，原则上不反复说明。
另外，对于监视吸嘴的真空系统的流量以对剥离动作进行控制的技术，在本申请发明者们的日本专利申请号第2007-160922号(申请日：2007.6.19)中详细地进行了说明。
1.全体工艺·装置说明(主要是图1至30)
本实施方式应用于将芯片实际安装到布线基板上的半导体封装的制造，使用图1-图29，按照工序顺序说明其制造方法。
另外，作为本申请发明者们在相关技术领域的有代表性的在先申请，有日本专利申请第2006-143277号(申请日：2006年5月23日)以及与其对应的美国申请第11/735741号(申请日：2007年4月12日)。
首先，在按照公知的制造工艺，在图1所示的由单晶硅构成的晶片1A的主面形成集成电路后，对形成在由格子状的划痕线划分的多个芯片形成区域1A’的每一个中的集成电路进行电气实验，判定它的好坏。在本实施方式中使用的晶片1A的芯片形成区域1A’具有纵和横的长度相等的正方形的平面形状。在本实施方式中，为了制图上的方便，以正方形的芯片为例进行说明，当然，即使是更一般的长方形的芯片，也能够完全同样地处理。在为长方形的情况下，使图33或者图36所示的块、吸嘴等的平面形状为长方形的部件更合适。
接着，如图2所示，在晶片1A的集成电路形成面(图的下面侧)粘贴集成电路保护用的基底带3。然后，在该状态下，通过研磨来磨削晶片1A的背面(图的上面侧)，接着，通过湿式蚀刻、干式抛光、等离子蚀刻等的方法，除去因该磨削而产生的背面的磨损层，由此使晶片1A的厚度薄到100μm以下，例如90μm-15μm程度。关于上述湿式蚀刻、干式抛光、等离子蚀刻等的处理方法，在晶片的厚度方向行进的处理速度比基于研磨的磨削的速度慢，但另一方面，不仅有对晶片内部造成的磨损比基于研磨的磨削小的效果，还有能够除去因基于研磨的磨削产生的晶片内部的磨损层，从而晶片1A以及芯片难以破裂的效果。
接着，在除去基底带3后，如图3所示，在晶片1A的背面(集成电路形成面的相反侧的面)粘贴划片带4，在该状态下，将划片带4的周边部固定在晶片环5上。划片带4是通过将在由聚烯烃(PO)、聚氯乙烯(PVC)、聚对苯二甲酸乙二酯(PET)等构成的带基材的表面涂抹压敏粘着剂而具有粘着性(tackness)的压敏型粘接带、UV硬化型粘接带裁剪成圆形而成的。
接着，如图4所示，使用公知的划片刀6对晶片1A进行划片，据此，将上述多个芯片形成区域1A’的每一个分割成正方形的芯片1。此时，因为需要使被分割的每一个芯片1留在圆形的划片带4上，所以，对划片带4仅切割了其厚度方向的一半左右。另外，在使用UV硬化型粘接带作为划片带4的情况下，在下面说明的芯片1的剥离工序前，先行对划片带4照射紫外线，使压敏粘着剂的粘着力降低。
接着，如图5(俯视图)以及图6(剖视图)所示，在固定于晶片环5上的划片带4的上方配置压板7，并且在下方配置外延环8。然后，如图7所示，通过将压板7推压到晶片环5的上表面，来将划片带4的背面的周边部推压到外延环8上。于是，因为划片带4受到从其中心部朝向周边部的强的张力，所以，在水平方向没有松弛地被拉伸。
接着，在该状态下，将外延环8定位到图8所示的芯片剥离装置100的载物台101上，水平地进行保持。在该载物台101的中央，配置着通过未图示出的驱动机构在水平方向以及上下方向移动的吸附筒102。划片带4以其背面与吸附筒102的上表面相对的方式被保持。
图9是吸附筒102的剖视图，图10是吸附筒102的上表面附近的放大剖视图，图11是吸附筒102的上表面附近的放大立体图。
有在吸附筒102的上表面的周边部设置多个吸引口103和形成为同心圆状的多个槽104的情况，也有仅设置多个吸引孔的情况。吸引口103以及槽104的各自的内部，在使吸附筒102上升而使其上表面接触划片带4的背面时，通过未图示出的吸引机构减压。此时，划片带4的背面被向下方吸引，与吸附筒102的上表面紧密接触。
另外，在将划片带4向下方吸引时，若上述槽104的宽度、深度大，则有在与成为剥离的对象的芯片1相邻的芯片1的下方的划片带4被吸引到槽104时，相邻的芯片1和其下方的划片带4的界面在槽104的上部区域剥离的情况。特别是，在使用了粘着力比较弱的压敏粘着剂的划片带4中，容易产生这样的剥离。若产生这样的现象，则由于在将作为剥离对象的芯片1从划片带4剥下的作业中，存在相邻的芯片1从划片带4脱落的情况，因此不好。因此，为了防止产生这样的现象，有效的是尽量使上述槽104的宽度、深度小，尽量使相邻的芯片1的下方的划片带4和吸附筒102的上表面之间不产生间隙，另外，增多吸引孔，不设置槽也是有效的。
在吸附筒102的中心部，组装有将划片带4向上方上推的三个块110a～110c。三个块110a～110c中，在外形最大的第一块110a的内侧配置外形比它小的第二块110b，再在第二块110b的内侧配置外形最小的第三块110c。如后所述，三个块110a～110c与第一压缩螺旋弹簧111a、第二压缩螺旋弹簧111b以及推杆112连动而上下运动，上述第一压缩螺旋弹簧111a位于外侧的块110a和中间的块110b之间，上述第二压缩螺旋弹簧111b位于中间块110b和内侧的块110c之间，且弹簧系数比上述第一压缩螺旋弹簧111a大，上述推杆112与内侧块110c连结并与通过未图示出的驱动机构上下运动。
上述三个块110a～110c中，外形最大的外侧的块110a可以使用与作为剥离对象的芯片1相比外形小一圈(例如约0.5mm～3mm程度)的块。例如，在芯片1为正方形的情况下，优选是比它小一圈的正方形。另外，如后述的其它的实施方式中所说明的那样，在芯片1为长方形的情况下，优选是比它小一圈的长方形。据此，因为块110a的作为上表面的外周的角部与芯片1的外缘相比略微位于内侧，所以，能够将使两者剥离的力集中到成为芯片1和划片带4剥离时的起点的部位(芯片1的最外周部)。
另外，优选块110a的上表面是平坦的面或者是具有大曲率半径的面，以便确保与划片带4的接触面积。在块110a的上表面和划片带4的接触面积小的情况下，因为大的弯曲应力集中在由块110a的上表面从下方支撑的芯片1的周边部，所以，芯片1的周边部有可能破裂。
配置在上述块110a的内侧的中间的块110b具有比块110a小1mm～3mm程度的外形。另外，配置在比该块110b靠内侧的外形最小的块110c具有比中间的块110b还要小1mm～3mm程度的外形。在本实施方式中，考虑到加工的容易性等，使中间的块110b以及内侧的块110c各自的形状为圆柱状，但也可以与外侧的块110a相同，是四棱柱状或者与其接近的形状。三个块110a～110c的各自的上表面的高度，在初始状态(块110a～110c的非动作时)彼此相等，而且与吸附筒102的上表面周边部的高度也相等。
如图10放大地表示，在吸附筒102的周边部和外侧的块110a之间以及三个块110a～110c之间设置间隙(S)。这些间隙(S)的内部通过未图示出的吸引机构而被减压，若划片带4的背面与吸附筒102的上表面接触，则划片带4被向下方吸引，从而与块110a～110c的上表面紧密接触。
当使用具有上述那样的吸附筒102的芯片剥离装置100将芯片1从划片带4上剥离时，首先，如图12所示，使吸附筒102的中心部(块110a～110c)移动到作为剥离对象的一个芯片1(位于该图的中央部的芯片1)的正下方，并且，使吸附吸嘴105移动到该芯片1的上方。在被未图示出的移动机构支撑的吸附吸嘴105的底面的中央部，设置有内部被减压的吸附口106，能够有选择地仅吸附、保持作为剥离对象的一个芯片1。在从图12到图31中，为了确保简洁性而省略了吸嘴105的详细构造。该详细构造在图32以后详细说明。
接着，如图13所示，使吸附筒102上升以使其上表面与划片带4的背面接触，并且，对上述的吸引口103、槽104以及间隙(S)的内部进行减压。据此，与作为剥离对象的芯片1接触的划片带4紧密接触在块110a～110c的上表面上。另外，与邻接于该芯片1的其它的芯片1接触的划片带4紧密接触在吸附筒102的上表面周边部。另外，此时，若将吸附筒102略微(例如400μm程度)上推，则能够对被上述压板7和外延环8施加了水平方向的张力的划片带4进一步施加张力，因此能够使吸附筒102和划片带4更切实地紧密接触。
另外，大体上在与吸附筒102上升的同时，使吸附吸嘴105下降，使吸附吸嘴105的底面与作为剥离对象的芯片1的上表面接触以吸附芯片1，并且，轻轻地将芯片1向下方按压。这样，若在使用吸附筒102向下方吸引划片带4时，使用吸附吸嘴105向上方吸引芯片1，则能够促进通过块110a～110c的上推所实现的划片带4与芯片1的剥离。
接着，如图14所示，同时向上方上推三个块110a～110c，以对划片带4的背面施加向上的载荷，从而推升芯片1和划片带4。另外，此时，芯片1的背面隔着划片带4由块110a～110c的上表面(接触面)支撑，减轻了施加给芯片1的弯曲应力，并且，通过将块110a的上表面的外周(角部)配置在与芯片1的外周相比的内侧，剥离的应力集中在成为芯片1和划片带4的剥离起点的界面处，从而高效地将芯片1的周缘部从划片带4剥离。此时，向下方吸引与作为剥离对象的芯片1相邻的其它的芯片1的下方的划片带4，使之预先紧密接触在吸附筒102的上表面周边部，据此，能够促进芯片1的周缘部的划片带4的剥离。图15是表示此时的吸附筒102的上表面附近的放大立体图(省略芯片1和划片带4的图示)。
上述块110a～110c的上推量(行程)例如是0.2mm～0.4mm程度，优选根据芯片1的尺寸增减。即，在芯片1的尺寸大的情况下，因为芯片1和划片带4的接触面积大，所以两者的粘着力也大，因而需要增大上推量。另一方面，在芯片1的尺寸小的情况下，因为芯片1和划片带4的接触面积小，所以两者的粘着力也小，因而即使上推量少也容易剥离。另外，在划片带4上涂抹的压敏粘着剂的粘接力因制造商、品种而有差别。因此即使是在芯片1的尺寸相同的情况下，在使用粘着力大的压敏粘着剂的情况下，也需要增大上推量。
另外，在将块110a～110c向上方上推，以对芯片1的背面施加载荷时，在芯片1的最外周部，优选使与芯片的外周正交的方向的弯曲应力小于与芯片的外周平行的方向的弯曲应力。芯片1的最外周部残留有在使用上述的划片刀6对晶片1A进行划片时产生的细微的裂缝。因此，在将块110a～110c向上方上推时，若对芯片1的最外周部施加沿与芯片1的外周正交的方向的强的弯曲应力，则裂缝加剧，芯片1有可能破裂。在本实施方式中，因为是使用具有比芯片1的尺寸小一圈的上表面的块110a来在与芯片1的最外周部相比略微靠内侧的位置施加均等的载荷，所以能够避免上述那样的问题，并且能够均等地将芯片1的周缘部整体从划片带4上剥离。
为了将三个块110a～110c同时向上方上推，如图16所示，通过向上方推升推杆112来推升与推杆112连结的内侧的块110c。据此，通过位于内侧块110c和中间的块110b之间的压缩螺旋弹簧111b的弹力，中间的块110b被推升，再有，通过位于外侧的块110a和中间的块110b之间的压缩螺旋弹簧111a的弹力，外侧的块110a被推升，因此，三个块110a～110c同时被推升。然后，由于外侧的块110a的一部分(图中的箭头所示的面)与吸附筒102的周边部接触，块110a～110c的上升停止。此时，作为剥离对象的芯片1的大部分区域被三个块110a～110c的上表面支撑，从而在比块110a的上表面的外周(角部)靠外侧的区域，高效地进行在芯片1和划片带4的界面的剥离。
在将三个块110a～110c同时向上方上推时，推杆112以不使弹力弱的压缩螺旋弹簧111a收缩那样弱的力推升块110c。于是，在外侧的块110a的一部分与吸附筒102的周边部接触之前，中间的块110b和内侧的块110c不会进一步被向上方上推。
另外，压缩螺旋弹簧111a需要具有至少能够抵抗划片带4的张力而提起块110a的程度的弹力。因为在压缩螺旋弹簧111a的弹力比划片带4的张力小的情况下，即使推升推杆112，也不能提起外侧的块110a，所以不能通过外侧的块110a的上表面支撑芯片1。在该情况下，由于能够将足够的应力集中到芯片1和划片带4的剥离起点上，所以有可能导致剥离速度的降低，或者过大的弯曲应力施加到芯片1上而引起芯片1破裂的问题。
接着，如图17所示，同时向上方上推中间的块110b和内侧的块110c，以推升划片带4。据此，由于对芯片1进行支撑的块110b的上表面的外周(角部)的位置与由块110a支撑的状态相比，向内侧移动，所以，芯片1和划片带4的剥离从比块110b的上表面的外周靠外侧的区域向芯片1的中心方向推进。图18是表示此时的吸附筒102的上表面附近的放大立体图(省略芯片1和划片带4的图示)。
为了同时向上方上推两个块110b、110c，如图19所示，通过推升推杆112，来进一步推升与推杆112连结的块110c。此时，由于中间的块110b因压缩螺旋弹簧111b的弹力而被推升，所以两个块110b、110c被同时推升。然后，在中间的块110b的一部分(图中的箭头所示的面)与外侧的块110a接触的时刻，块110b、110c的上升停止。另外，推杆112推升块110c的力为弹力弱的压缩螺旋弹簧111a收缩而弹力强的压缩螺旋弹簧111b不收缩的大小。据此，在中间的块110b的一部分与外侧的块110a接触之前，内侧的块110c不会进一步被向上方上推。
为了在将两个块110b、110c同时向上方上推时促进芯片1和划片带4的剥离，通过对块110a～110c的间隙(S)的内部进行减压而将与芯片1接触的划片带4向下方吸引。另外，对槽104的内部减压，使与吸附筒102的上表面周边部接触的划片带4紧密接触于吸附筒102的上表面(图17)。
接着，如图20所示，进一步向上方上推内侧的块110c，从而推升划片带4的背面，通过块110c的上表面支撑芯片1的背面。图21是表示此时的吸附筒102的上表面附近的放大立体图(省略芯片1和划片带4的图示)。为了向上方上推内侧的块110c，如图22所示，以压缩螺旋弹簧111b收缩那样的强的力推升块110c。据此，在比与划片带4接触的块110c的上表面的外周(角部)靠外侧的区域，芯片1和划片带4的剥离有进展。
接着，如图23所示，向下方下拉块110c，同时，向上方拉升吸附吸嘴105，据此，完成将芯片1从划片带4上剥下的作业。
上述块110c的上表面的面积需要事先减小为在向上方上推块110c时，仅依靠吸附吸嘴105的吸引力就能够将芯片1从划片带4上剥下的程度。若块110c的上表面的面积大，则因为芯片1和划片带4的接触面积增大，两者的粘着力也增大，所以，仅通过吸附吸嘴105吸引芯片1的力无法将芯片1从划片带4上剥下。
另一方面，在块110c的上表面的面积小的情况下，因为在块110c推升划片带4的背面时，强的载荷被集中地施加到芯片1的狭窄的区域(中央部分)，所以，在极端的情况下，芯片1有可能破裂。因此，优选在上推块110c时，通过减缓上推速度，或者缩短块110c的上表面与划片带4接触的时间，或者减少(例如0.2mm～0.4mm程度)块110c的上推量(行程)，来使强的载荷不被施加到芯片1的狭窄区域。
另外，作为增大吸附吸嘴105的吸引力的一个方法，减缓吸附吸嘴105的拉升速度是有效的。若在芯片1的一部分与划片带4紧密接触的状态下急速拉升吸附吸嘴105，则会在吸附吸嘴105的底面和芯片1的上表面之间产生间隙，从而吸附吸嘴105的内部的真空度降低，因此吸引芯片1的力降低。另一方面，在减缓了吸附吸嘴105的拉升速度的情况下，将芯片1从划片带4上剥下所需的时间增长。因此，可以使吸附吸嘴105的拉升速度可变，在拉升开始时，使拉升速度减缓，以充分确保吸引力，在芯片1和划片带4的接触面积小到某种程度后，使拉升速度加速，以防止剥离时间的延迟。另外，使吸附吸嘴105的底面的面积大于块110c的上表面的面积，也是增大吸附吸嘴105的吸引力的有效的方法。
这样，通过增大吸附吸嘴105的吸引力，即使是在芯片1和划片带4的接触面积比较大的情况下，也能够仅依靠吸附吸嘴105的吸引力将芯片1从划片带4上剥下，因此，能够缩短剥离时间，并且能够避免在减小块110c的上表面的面积的情况下产生的上述的问题。
另外，因为若在芯片1被吸附吸嘴105向下方推压的状态下向下方下拉块110c，则吸附吸嘴105也向下方移动，所以，存在芯片1与块110c碰撞破裂的可能性。因此，在向下方下拉块110c时，优选在其即将开始前拉升吸附吸嘴105，或者将吸附吸嘴105的位置固定，以便吸附吸嘴105至少不向下方移动。
这样，从划片带4剥离下来的芯片1被吸附吸嘴105吸附、保持，并被运送到下一个工序(装片工序)(一般是从同一个装置的拾取载物台向芯片键合载物台132或者芯片键合部300运送)。然后，将芯片1运送到了下一个工序的吸附吸嘴105返回到芯片剥离装置100(芯片剥离部)后，按照上述图12～图23所示的顺序，将下一个芯片1从划片带4上剥离。以后，按照同样的顺序，一个一个地将芯片1从划片带4上剥离。
接着，首先说明在最初确认了落地后断开抽真空的芯片1的装片工序。如图24所示，被运送到装片工序的芯片1借助粘接部件层或者粘接剂10(通常是在将晶片分割成芯片前，例如在展开划片带时或者在此之前，在晶片的背面粘贴DAF，即被称为“Die Attach Film晶粒粘贴薄膜”的芯片键合用双面粘着片或者芯片键合用粘接剂层；或者在即进行芯片键合前，将液态的粘接剂涂抹或者滴下到布线基板上。DAF一般是以夹在晶片的背面和划片带之间的形式被展开，并在划片等时与芯片一起被分割。在芯片的拾取时，与芯片一起被拾取。因为若预先粘贴晶粒粘贴薄膜，则没有必要在芯片键合时再次形成粘接剂层，所以有利于批量生产)等，被安装在布线基板11上。即，从划片带4剥下的芯片1在被吸附吸嘴105真空吸附的状态下，朝向被加热至100摄氏度到150摄氏度程度的芯片键合载物台132上的布线基板11下降。
如图25所示，在确认芯片1落到布线基板11上以后，吸嘴105保持以规定的压力推压芯片1的状态，真空吸引断开，并以这样的状态在该位置停留规定的时间(例如1秒到几秒)。在此期间进行热压接。
然后，如图26所示，保持真空吸引为断开，吸嘴105从芯片1退避。
热压接结束后的芯片1如图27所示，借助Au金属线12与布线基板11的电极13电连接。
接着，对在落地前断开抽真空的芯片1的装片工序(芯片键合工序)进行说明。如图24所示，被运送到装片工序的芯片1借助粘接剂或者粘接部件层10(通常是在将晶片分割成芯片前，例如在展开划片带时或者在此之前，在晶片的背面粘贴DAF，即被称为“晶粒粘贴薄膜”的芯片键合用双面粘着片或者芯片键合用粘接剂层；或者在即进行芯片键合前，将液态的粘接剂涂抹或者滴下到布线基板上(即，在芯片键合时，粘接部件层介于芯片和布线基板之间)。DAF一般是以夹在晶片的背面和划片带之间的形式被展开，并在划片等时与芯片一起被分割。在芯片的拾取时，与芯片一起被拾取。因为若预先粘贴晶粒粘贴薄膜，则没有必要在芯片键合时再次形成粘接剂层，所以有利于批量生产)等，被安装在布线基板11上。即，从划片带4剥下的芯片1被吸附吸嘴105在真空吸引被断开的状态下，通过物理吸附所吸附，并朝向被加热至100摄氏度到150摄氏度程度(由于有机布线基板的玻璃转移温度一般是从240摄氏度到330摄氏度程度，所以，基板加热温度是100摄氏度到200摄氏度程度也可以，但是，为了将基板的变形抑制在最小限度，优选是100摄氏度到150摄氏度程度。但是，需要至少在基板的玻璃转移温度以下)的芯片键合载物台132上的布线基板11下降。
如图25所示，在确认芯片1落到布线基板11以后，吸嘴105以保持以规定的压力推压芯片1的状态和保持真空吸引断开的状态在该位置停留规定的时间(例如1秒到几秒)。在此期间进行热压接。
然后，如图26所示，保持真空吸引为断开，吸嘴105从芯片1退避。
热压接结束后的芯片1如图27所示，借助Au金属线12与布线基板11的电极13电连接。这样一来，由于在真空吸引被断开的状态下进行落地，所以，即使薄膜芯片在剥离吸附时产生弯曲，在落地时也解除了弯曲，所以，不会在芯片键合后的芯片上残存弯曲、不希望的应力。下面，继续说明两者的共同之处。
接着，如图28所示，借助粘接剂10等，将第二芯片14层叠到安装在布线基板11上的芯片1上，并借助Au金属线15与布线基板11的电极16电连接。第二芯片14是形成有与芯片1不同的集成电路的硅芯片，在通过上述的方法从划片带4剥离后，被运送至装片工序，并被层叠到芯片1上。
然后，将布线基板11运送到模压工序，如图29所示，通过用模压树脂17密封芯片1、14来完成层叠封装18。
另外，在本实施方式中，对作为剥离对象的芯片1比外侧的块110a大一圈的情况进行了说明，但是，例如图30(a)所示，作为剥离对象的芯片1比外侧的块110a小，比中间的块110b大的情况下，也可以如图30(b)所示，首先，上推中间的块110b，以将芯片1的周缘部从划片带4剥下，接着，如图30(c)所示，上推内侧的块110c，可以将芯片1的中央部从划片带4剥下。在该情况下，例如事先将垫片夹在吸附筒102和外侧的块110a之间，即使推升推杆112，外侧的块110a也不会被提起。
另外，在本实施方式中，对使用三个块(110a～110c)来剥离芯片的方法进行了说明，但是，块的数量不限于三个，在作为剥离对象的芯片1的尺寸大的情况下，也可以使用四个以上的块。另外，在作为剥离对象的芯片1的尺寸非常小的情况下，也可以使用两个块。
2.拾取部周边的详细说明(主要从图31到38)
使用图31到图38来说明剥离动作控制、吸嘴105的详细构造以及它们和下部基体102(吸附筒)的关系。
图31是示意性地表示拾取部及其控制系统的示意图(图31a)、时序图(图31b)以及剖视图(图31b)。拾取动作从将划片带4上的作为目标的芯片1定位在吸附筒102和吸嘴105上时开始。在定位完成后，借助吸附筒102的吸引孔103、间隙S进行抽真空，据此，划片带4被吸附在吸附筒102的上表面上。在该状态下，根据拾取部控制系统144的指令，真空吸引系统107(例如吸引压力从负80到90千帕程度，吸引流量7L/min.)的阀143(该三通阀在真空吸附断开时，真空供给源侧封闭，吸嘴侧向大气开放)打开，从工厂真空供给源通过真空供给管141供给真空，吸嘴105朝向芯片1的装置面一边抽真空，一边下降并落地。在这里，虽然若作为吸附筒102的主要部的上推块110上升，则芯片1保持被吸嘴105和上推块110夹着的状态上升，但因为划片带4的周边部保持被吸附筒周边部102a真空吸附的状态，所以，在芯片1的周边产生张力，其结果是，划片带4在芯片周边被剥离。但是，另一方面，此时，芯片周边在下侧受到应力而弯曲。这样一来，与吸嘴下表面之间产生间隙，空气流入到吸嘴105的真空吸引系统107中。其结果是，设于真空吸引系统107中的气体流量传感器21的吸引量输出增加。在这里，例如若根据拾取部控制系统144的指令停止上推块110的上升而维持待机状态，则大多数情况是，划片带4的剥离在继续进行，芯片1的弯曲状态得到缓和而回到允许范围。图31b表示了在这样的过程中的气体流量传感器21的吸引量输出(数字输出信号以及模拟输出信号)的变化。在吸嘴下降时，与开放状态对应，表示大的吸引量。若在t1落地，则流量急速减少，在t2大致为0。即使上推块开始上升，也由于暂时张力小而不会发生漏泄，但若到达t3，则开始有芯片的弯曲造成的漏泄。停止块110的上升而维持待机状态的漏泄解除，在t4，流量再次返回到大致“0”。另外，气体流量传感器21只要能够测量气体流量或者与其对应的物理量，什么都可以。当然，从防止在芯片周边的裂缝等的观点出发，认为使橡胶片的形状、尺寸与对象芯片的形状、尺寸大致相同(若芯片是长方形，则是长方形)是合适的(但也不排除大些或者稍小些的情况)。关于这一点，上推块也一样，在本实施方式中表示了为了促进周边剥离而比芯片稍小的例子，当然并非限定于此，使形状、尺寸与芯片大致相同也可以，稍大些也可以。
图32到图38说明吸附吸嘴105的详细构造，特别是其下端部，即，橡胶片125及其变形以及它们与下部基体102(吸附筒)的关系。图32a是与图1到图30的说明对应的上推块110的俯视图，表示上推块110和橡胶片125的位置关系。橡胶片125的形状与所拾取的芯片大致相同。图32b是吸嘴主体105(或者橡胶片保持器)的仰视图。在中央具有真空吸引孔122(例如直径4mm)，在各轴方向和对角线方向设有真空吸引槽121。在该橡胶片125上，与真空吸引槽121和上推块110a到110c对应地设置有真空吸引孔106a到106i(例如直径0.8mm)。
图33是橡胶片125的变形，内侧的两个上推块110b、110c具有与芯片1大致相同的上表面形状。这样能够缓和在芯片的角部的应力集中。图32或者图33所示的橡胶片的构造在剥离工艺中非常重要。特别是若在中央部(包含中央附近区域)具有真空吸引孔106a，则即使芯片因粘接带的张力而弯曲，也能够通过中央部的真空吸引孔106a维持芯片的保持状态。若假定芯片为10mm见方(芯片厚25微米，DAF厚25微米)，则第一级块(区块)例如为8.6mm见方，第二块为6.3mm见方，第三块为4.0mm见方。
图34是吸嘴105落地状态的图32以及图33的A-A剖面的大致剖视图，图35是图32以及图33的B-B剖面的大致剖视图。此时，划片带4的下侧通过设在下部基体周边部102a的吸引孔103以及下部基体主要部110间等的间隙S而被吸附。另外，此时划片带4的上侧借助真空吸引孔106被真空吸引。
图36是橡胶片125的又一其它的变形，能够更细微地检测出漏泄。即，与上推块110的各副块和吸附筒102a的最内侧部对应地，在橡胶片125内配置多个真空吸引孔106a到106w。在这样的配置中，因为与各上推块的各个区块(还有最外侧区块外部)对应地，设置至少一个或者多个吸附孔，所以，能够提高通过漏泄检测剥离状况的精度。另外，由于通过与比较柔软的弹性体的橡胶片组合，能够将吸附力分散到芯片整体，所以，即使芯片弯曲，也不存在应力局部集中的情况。
图37是吸嘴105落地的状态的图36的A-A剖面的大致剖视图，图38是图36的B-B剖面的大致剖视图。
另外，图31、图32以及图36中的中心孔106a并非必须。例如，在如图46所示那样的滑动式的剥离方法中，中心具有吸附孔并不特别重要。另外，在图36那样有多个吸引孔的情况下，即使没有特别在中心设置吸引孔，也可以用中间孔群(160t等)来替代。
3.各剥离工艺的详细情况(主要从图39到图47)
下面的剥离工艺可恰当地选择并单独或者多个组合应用于部分1所说明的整体工艺中。
3-1.上推块待机、后退工艺(“剥离工艺1”，图39到图40)
图39是表示关于在将上推块110的各副块110a到110c依次上推以剥离划片带4时利用漏泄检测的方法的具体的处理步骤的工艺流程图。图40是其主要部分剖视流程图。根据这些附图来说明具体步骤的推进。在下面的各例子中，为了能够明确地进行说明，按照每个剥离过程列举出最初有漏泄，第二次没有漏泄的例子来表示。
(1)将划片带4真空吸附到下部基体102上表面(带吸附步骤31)。
(2)吸嘴105一边真空吸引，一边落到芯片1的上表面上(虽然没有限定，但一般是装置面)(吸嘴落地步骤32)。落地的状态如图40a所示。
(3)上推块110一次全部上升(第一级上升步骤33)。芯片1以及吸嘴105也随之被推升。此时，因为下部基体周边部102a不动，所以，将芯片1的外周的划片带4剥离的张力发挥作用。另外，在该步骤开始监视漏泄。
(4)检测到有漏泄(漏泄检测步骤34；参照图40b)。另外，在没有漏泄的情况下，立即进入步骤(9)。检测到有漏泄133时的状态如图40b所示。
(5)使仅为规定的时间、或者直至漏泄消失(3)的上升动作减速(包含停止)(参照图40c)。即“待机步骤”。在此期间也连续地或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(7)。但是，该步骤在从(4)立即转移到下个步骤(6)的情况下，可以省略。这样，也有处理时间缩短的情况。另外，在下面的例子中也是一样，一般从粘接带开始的剥离是流变学的现象，大多数情况是，难以以高速进行剥离，但是若在施加弱的张力的同时花费些时间，则可简单地剥离。因此，停止待机或减速待机大多有效。
(6)返回到步骤(3)开始前。或者在漏泄监视下直至漏泄消失使(3)的处理后退。即，使上推块110一次全部下降。即“后退步骤”。这在下面的例子中也是一样，通过芯片弯曲，张力被缓和，其结果是，对于即使花费了时间，剥离也没有实际进展的情况有效。虽然若这样返回到原有的状态，则粘接带就会再次粘贴到芯片的背面，但是，一般认为再粘着时的粘着力比初始粘着时的粘着力弱。另外，在UV硬化型带上照射了UV的粘接带在再粘着时的粘着力尤其大幅减少。
(7)上推块110一次全部再上升(第一级上升)。
(8)检测没有漏泄。没有了漏泄的状态如图40c所示。另外，在即使反复进行了规定的次数，也没有得到“没有漏泄”时，根据设定，从跳过该芯片、或者为了使漏泄不会出现而降低初始上升量再次实行、或者显示警报(或者将警报信号传输给主机)并停止的处理中选择任意一个或者其中的多个。
(9)上推块110b以及110c一次全部上升(第二级上升步骤35)。此时，上推块110a、下部基体周边部102a不动。
(10)有漏泄(漏泄检测步骤36)。另外，在没有漏泄的情况下，立即进入步骤(15)。
(11)使仅为规定的时间，或者直至漏泄消失(9)的上升动作减速(包含停止)。即“待机步骤”。在此期间也连续或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(13)。但是，该步骤在从(10)立即移转到下个步骤(12)的情况下，可以省略。这样，也有处理时间缩短的情况。
(12)返回到步骤(9)开始前。或者在漏泄监视下直至漏泄消失使(9)的处理后退。即，使上推块110b以及110c一次全部下降。
(13)使第二级再次上升(第二级再次上升)。
(14)没有漏泄。另外，在即使反复进行了规定的次数，也没有得到“没有漏泄”时，根据设定，从跳过该芯片、或者为了使漏泄不会出现而降低初始上升量再次实行、或者显示警报(或者将警报信号传输给主机)并停止的处理中选择任意一个或者其中的多个。
(15)使最终级，即上推块110c单独上升(最终级上升步骤37)。当然，芯片1和吸嘴105也随之上升。
(16)有漏泄(漏泄检测步骤38)。另外，在没有漏泄的情况下，立即进入步骤(21)。
(17)使仅为规定的时间，或者直至漏泄消失(15)的上升动作减速(包含停止)。即“待机步骤”。在此期间也连续地或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(19)。但是，该步骤在从(16)立即移转到下个步骤(18)的情况下，可以省略。这样，也有处理时间缩短的情况。
(18)返回到步骤(15)开始前。或者在漏泄监视下直至漏泄消失使(15)的处理后退。即，使上推块110c单独下降。当然，芯片1和吸嘴105也随之下降。
(19)使最终级再次上升(最终级再次上升)。
(20)没有漏泄。另外，在即使反复进行了规定的次数，也没有得到“没有漏泄”时，根据设定，从跳过该芯片、或者为了使漏泄不会出现而降低初始上升量再次实行、或者显示警报(或者将警报信号传输给主机)并停止的处理中选择任意一个或者其中的多个。
(21)吸嘴上升，完全剥离(完全剥离步骤39)。
另外，从步骤(1)、(2)以后到步骤(21)，吸嘴侧以及下部基体侧的吸附用真空保持吸引状态。即，保持ON状态。
该剥离工艺的优点是，不管什么形状的芯片都能进行与其形状对应的上推。
3-2.吸嘴待机、后退工艺(“剥离工艺2”、图41到图42)
图41是表示关于主要通过反复进行吸嘴105的上升、下降来剥离划片带4时利用漏泄检测的方法的具体的处理步骤的工艺流程图。图42是其主要部分剖视流程图。根据这些附图来说明具体的步骤的推进。
(1)将划片带4真空吸附到下部基体102上表面(带吸附步骤41)。
(2)吸嘴105一边真空吸引，一边落到芯片1的上表面上(虽然没有限定，但一般是装置面)(吸嘴落地步骤42)。落地的状态如图42a所示。
(3)上推块110一次全部上升(第一级上升步骤43；参照图42b)。芯片1以及吸嘴105也随之被推升。此时，因为下部基体周边部102a不动，所以，将芯片1的外周的划片带4剥离的张力发挥作用。另外，在该步骤开始监视漏泄。
(4)检测到有漏泄(漏泄检测步骤44)。另外，在没有漏泄的情况下，立即进入步骤(9)。
(5)使仅为规定的时间、或者直至漏泄消失(3)的上升动作减速(包含停止)(参照图40c)。即“待机步骤”。在此期间也连续地或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(7)。但是，该步骤在从(4)立即转移到下个步骤(6)的情况下，可以省略。这样，也有处理时间缩短的情况。
(6)返回到步骤(3)开始前。或者在漏泄监视下直至漏泄消失使(3)的处理后退。即，使上推块110一次全部下降。即“后退步骤”。
(7)上推块110一次全部再次上升(第一级再次上升)。
(8)检测没有漏泄。另外，在即使反复进行了规定的次数，也没有得到“没有漏泄”时，根据设定，从跳过该芯片、或者为了使漏泄不会出现而降低初始上升量再次实行、或者显示警报(或者将警报信号传输给主机)并停止的处理中选择任意一个或者其中的多个。
(9)在真空吸附着芯片1的状态下，使吸嘴105上升(吸嘴单独上升步骤45；参照图42c以及图42d)。
(10)检测有漏泄(漏泄检测步骤46)。另外，在没有漏泄的情况下，直接进行完全剥离。
(11)使仅为规定的时间，或者直至漏泄消失(9)的上升动作减速(包含停止)。即“待机步骤”。在此期间也连续或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(13)。但是，该步骤在从(10)立即移转到下个步骤(12)的情况下，可以省略。这样，也有处理时间缩短的情况。
(12)返回到步骤(9)开始前的状态(吸嘴下降步骤47；参照图42e)。或者在漏泄监视下直至漏泄消失使(9)的处理后退。即，使吸嘴105下降。即“后退步骤”。
(13)上推块110b以及110c一次全部上升(第二级上升步骤48)。此时，上推块110a、下部基体周边部102a不动。
(14)有漏泄(漏泄检测步骤49)。另外，在没有漏泄的情况下，立即进入步骤(19)。
(15)使仅为规定的时间，或者直至漏泄消失(13)的上升动作减速(包含停止)。即“待机步骤”。在此期间也连续地或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(17)。但是，该步骤在从(14)立即移转到下个步骤(16)的情况下，可以省略。这样，也有处理时间缩短的情况。
(16)返回到步骤(13)开始前。或者在漏泄监视下直至漏泄消失使(13)的处理后退。即，使上推块110b以及110c一次全部下降。
(17)使第二级再次上升(第二级再次上升)。
(18)没有漏泄。另外，在即使反复进行了规定的次数，也没有得到“没有漏泄”时，根据设定，从跳过该芯片、或者为了使漏泄不会出现而降低初始上升量再次实行、或者显示警报(或者将警报信号传输给主机)并停止的处理中选择任意一个或者其中的多个。
(19)在真空吸附着芯片1的状态下，使吸嘴105上升(吸嘴单独上升步骤50)。
(20)检测有漏泄(漏泄检测步骤51)。另外，在没有漏泄的情况下，直接进行完全剥离。
(21)使仅为规定的时间，或者直至漏泄消失(19)的上升动作减速(包含停止)。即“待机步骤”。在此期间也连续地或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(23)。但是，该步骤在从(20)立即移转到下个步骤(22)的情况下，可以省略。这样，也有处理时间缩短的情况。
(22)返回到步骤(19)开始前的状态(吸嘴下降步骤52)。或者在漏泄监视下直至漏泄消失使(19)的处理后退。即，使吸嘴105下降。即“后退步骤”。
(23)使最终级，即上推块110c单独上升(最终级上升步骤53)。当然，芯片1和吸嘴105也随之上升。
(24)有漏泄(漏泄检测步骤54)。另外，在没有漏泄的情况下，立即进入步骤(29)。
(25)使仅为规定的时间，或者直至漏泄消失(19)的上升动作减速(包含停止)。即“待机步骤”。在此期间也连续地或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(27)。但是，该步骤在从(24)立即移转到下个步骤(26)的情况下，可以省略。这样，也有处理时间缩短的情况。
(26)返回到步骤(23)开始前。或者在漏泄监视下直至漏泄消失使(23)的处理后退。即，使上推块110c单独下降。当然，芯片1和吸嘴105也随之下降。
(27)使最终级再次上升(最终级再次上升)。
(28)没有漏泄。另外，在即使反复进行了规定的次数，也没有得到“没有漏泄”时，根据设定，从跳过该芯片、或者为了使漏泄不会出现而降低初始上升量再次实行、或者显示警报(或者将警报信号传输给主机)并停止的处理中选择任意一个或者其中的多个。
(29)吸嘴上升，完全剥离(完全剥离步骤55)。
另外，从步骤(1)、(2)以后到步骤(29)，吸嘴侧以及下部基体侧的吸附用真空保持吸引状态。即，保持ON状态。
该剥离工艺的优点是，在能够轻易地剥离的情况下，主要仅通过吸嘴的动作就能够比较简单地实行剥离。
3-3.仅上推块下降剥离工艺(“剥离工艺3”，从图43到图44)
图43是表示在上推块110一旦上升，吸嘴105吸附着芯片1的状态下，通过仅使上推块110下降来使剥离推进的工艺。图44是其主要部分剖视流程图。根据这些附图来说明具体的步骤的推进。
(1)将划片带4真空吸附到下部基体102上表面(带吸附步骤61)。
(2)吸嘴105一边真空吸引，一边落到芯片1的上表面上(虽然没有限定，但一般是装置面)(吸嘴落地步骤62)。落地的状态如图44a所示。
(3)上推块110一次全部上升(第一级上升步骤63；参照图44b)。芯片1以及吸嘴105也随之被推升。此时，因为下部基体周边部102a不动，所以，将芯片1的外周的划片带4剥离的张力发挥作用。另外，在该步骤开始监视漏泄。
(4)检测到有漏泄(漏泄检测步骤64)。另外，在没有漏泄的情况下，立即进入步骤(9)。
(5)使仅为规定的时间、或者直至漏泄消失(3)的上升动作减速(包含停止)。即“待机步骤”。在此期间也连续地或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(7)。但是，该步骤在从(4)立即转移到下个步骤(6)的情况下，可以省略。这样，也有处理时间缩短的情况。
(6)返回到步骤(3)开始前。或者在漏泄监视下直至漏泄消失使(3)的处理后退。即，使上推块110一次全部下降。即“后退步骤”。
(7)上推块110一次全部再次上升(第一级再次上升)。
(8)检测没有漏泄。另外，在即使反复进行了规定的次数，也没有得到“没有漏泄”时，根据设定，从跳过该芯片、或者为了使漏泄不会出现而降低初始上升量再次实行、或者显示警报(或者将警报信号传输给主机)并停止的处理中选择任意一个或者其中的多个。
(9)在吸嘴105真空吸附着芯片1的状态下，仅使上推块110下降(上推块一次全部单独下降步骤65；参照图44c)。
(10)检测有漏泄(漏泄检测步骤46)。另外，在没有漏泄的情况下，直接进入(13)。
(11)使仅为规定的时间，或者直至漏泄消失(9)的上升动作减速(包含停止)。即“待机步骤”。在此期间也连续或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(13)。但是，该步骤在从(10)立即移转到下个步骤(12)的情况下，可以省略。这样，也有处理时间缩短的情况。
(12)返回到步骤(9)开始前的状态(上推块再上升步骤67；参照图44d)。或者在漏泄监视下直至漏泄消失使(9)的处理后退。即，仅使上推块110下降。即“后退步骤”。
(13)上推块110b以及110c一次全部上升(第二级上升步骤68)。此时，上推块110a、下部基体周边部102a不动。
(14)有漏泄(漏泄检测步骤69)。另外，在没有漏泄的情况下，立即进入步骤(19)。
(15)使仅为规定的时间，或者直至漏泄消失(13)的上升动作减速(包含停止)。即“待机步骤”。在此期间也连续地或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(17)。但是，该步骤在从(14)立即移转到下个步骤(16)的情况下，可以省略。这样，也有处理时间缩短的情况。
(16)返回到步骤(13)开始前。或者在漏泄监视下直至漏泄消失使(13)的处理后退。即，使上推块110b以及110c一次全部下降。
(17)在吸嘴105真空吸附着芯片1的状态下，仅使上推块110b以及110c下降(上推块一次全部单独下降步骤70)。
(18)检测有漏泄(漏泄检测步骤71)。另外，在没有漏泄的情况下，直接进入(21)。
(19)使仅为规定的时间，或者直至漏泄消失(17)的下降动作减速(包含停止)。即“待机步骤”。在此期间也连续地或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(21)。但是，该步骤在从(18)立即移转到下个步骤(20)的情况下，可以省略。这样，也有处理时间缩短的情况。
(20)返回到步骤(17)开始前的状态(上推块再次上升步骤72)。或者在漏泄监视下直至漏泄消失使(17)的处理后退。即，仅使上推块110b以及110c下降。即“后退步骤”。
(21)使最终级，即上推块110c单独上升(最终级上升步骤73)。当然，芯片1和吸嘴105也随之上升。
(22)有漏泄(漏泄检测步骤74)。另外，在没有漏泄的情况下，立即进入步骤(27)。
(23)使仅为规定的时间，或者直至漏泄消失(21)的上升动作减速(包含停止)。即“待机步骤”。在此期间也连续地或者断续地实行漏泄的监视。另外，若漏泄消失，则进入步骤(27)。但是，该步骤在从(22)立即移转到下个步骤(24)的情况下，可以省略。这样，也有处理时间缩短的情况。
(24)返回到步骤(21)开始前。或者在漏泄监视下直至漏泄消失使(21)的处理后退。即，使上推块110c与其它的块一起下降。当然，芯片1和吸嘴105也随之下降。
(25)使最终级再次上升(最终级再次上升)。
(26)没有漏泄。另外，在即使反复进行了规定的次数，也没有得到“没有漏泄”时，根据设定，从跳过该芯片、或者为了使漏泄不会出现而降低初始上升量再次实行、或者显示警报(或者将警报信号传输给主机)并停止的处理中选择任意一个或者其中的多个。
(27)吸嘴上升，完全剥离(完全剥离步骤75)。
另外，从步骤(1)、(2)以后到步骤(27)，吸嘴侧以及下部基体侧的吸附用真空保持吸引状态。即，保持ON状态。
该剥离工艺的优点是能够缩短上推块的总行程。
3-4.滑动剥离工艺(“剥离工艺4”，从图45到图47)
在截止到前面的部分的剥离装置中，在芯片1的下部具有上推块110，但在其它的装置中，如图46b所示，取而代之的是，通过滑板183在水平方向滑动来进行剥离。在该图中，说明构造。图46a是从作为对象的芯片1侧看的俯视图。在吸附筒102上设置有用于容纳滑板183的凹槽部181，在凹槽部181的底面具有真空吸引孔182，其它的装置同样是在凹槽部181外部周边的吸附筒102上设有真空吸引孔103。图45是表示关于在通过该装置剥离划片带4时利用漏泄检测的方法的具体的处理步骤的工艺流程图。图47是其主要部分剖视流程图。根据图45到图47，说明具体的步骤的推进。
(1)将划片带4真空吸附到下部基体102的上表面上(带吸附步骤81)。
(2)吸嘴105一边真空吸引，一边落到芯片1的上表面上(虽然没有限定，但一般是装置面)(吸嘴落地步骤82)。落地的状态如图47a所示。
(3)检测出吸嘴有漏泄(漏泄检测步骤83；图47b)。
(4)进行待机(等待达到流量设定值步骤84；图47c)。在漏泄量达到允许范围后，进入下个步骤。
(5)使滑板183开始向减少与芯片1的重叠的方向滑动(滑动步骤85；图47d)。保持滑动，直至检测到吸嘴有漏泄。
(6)检测到有漏泄。
(7)使滑动速度减速(或者停止、等待)，直至漏泄为允许范围。即待机步骤86。
(8)检测到没有漏泄。
(9)再次开始滑动，到达滑动行程结束，吸嘴开始上升(滑动结束和吸嘴上升步骤87)。
(10)检测到有漏泄(漏泄检测步骤88)。
(11)使吸嘴上升速度减速(或者停止、等待)，直至漏泄为允许范围。即待机步骤89。
(12)检测到没有漏泄。
(13)吸嘴上升而完全剥离(完全剥离步骤90)
该剥离工艺的优点是能够以比较简单的步骤构成来实行。
4.各剥离示教(teaching)、工艺的详细情况(主要从图48到图50以及图31)
下面的示教、工艺可恰当地选择并单独或者多个组合地应用于在部分3所说明的各种的剥离工艺、在部分2所说明的各种的吸嘴构造以及在部分1所说明的整体工艺中。
另外，下面的示教可使用合格制品芯片、不合格制品芯片或者非制品芯片(上面与周边的制品形状相同的芯片，但没有完全形成图案)中的任意一种来实行。另外，在制品芯片中，即使是模拟拾取(没有完全剥离的拾取)，也是不完全剥离就回到原有的状态，因此，虽然制品可靠性等有一定的风险，但没有大的问题。
4-1.上推块动作示教(“示教方法1”，从图48到49以及图31)
图48是用于说明漏泄检测以及使用它的工艺参数的自动获取，即示教、工艺的原理的说明图。图48a、图48b以及图48c是其主要部分剖视流程图，图48d是表示与图31所说明的漏泄检测的原理的关系的时序图。根据这些附图来说明具体的步骤的推进。
(1)作为目标的芯片1以来到吸附筒(下部基体)102和吸附吸嘴105的中心的方式被对位。在这里，流量检测为打开(检测动作开始步骤，即，示教开始步骤151)。
(2)将划片带4真空吸附到下部基体102的上表面上(带吸附步骤152)。
(3)吸嘴105一边真空吸引，一边落到芯片1的上表面(虽然没有限定，但一般是装置面)(吸嘴落地步骤153)。落地的状态如图48a所示。
(4)上推块(上推夹具)整体以充分缓慢的速度(初始速度)使上表面齐平地上升(上推块上升步骤154)。
(5)检测到有漏泄(漏泄检测步骤157)。存储该上推高度(“漏泄检测开始高度”)。
(6)上推块整体以充分缓慢的速度(初始速度)使上面齐平地下降，直至漏泄达到允许范围。存储该高度(“漏泄检测结束高度”)。即，将该高度作为“暂定第一级上升高度”存储(上推高度存储步骤158)。
(7)仅上推块内的上推块(上推夹具)110b以及110c以充分缓慢的速度(初始速度)使上表面齐平地上升(第二级上推块上升步骤)。
(8)检测到有漏泄(漏泄检测步骤159)。存储该上推高度(“漏泄检测开始高度”)。
(9)仅上推块内的上推块(上推夹具)110b以及110c以充分缓慢的速度(初始速度)使上表面齐平地进行下降，直至漏泄达到允许范围。存储该高度(“漏泄检测结束高度”)。即，将该高度作为“暂定第二级上升高度”存储(上推高度存储步骤160)。
(10)仅使上推块内的上推块(上推夹具)110c以充分缓慢的速度(初始速度)上升(第三级上推块上升步骤)。
(11)检测到有漏泄。存储该上推高度(“漏泄检测开始高度”)。
(12)仅上推块内的上推块(上推夹具)110c以充分缓慢的速度(初始速度)使上表面齐平地进行下降，直至漏泄达到允许范围。存储该高度(“漏泄检测结束高度”)。即，将该高度作为“暂定第三级上升高度”存储。
(13)在这里，仅使上推块(上推夹具)110c追加上升(追加上升162)，以确认在“暂定第三级上升高度”是否是没有漏泄的状态(漏泄检测步骤161)。
(14)据此，存储最终成为没有漏泄状态的“设定暂定第三级上升高度”，即“上止点”(第三级上升高度设定值)(上止点设定步骤155)。
(15)将“暂定第一级上升高度”、“暂定第二级上升高度”以及“设定暂定第三级上升高度”设定为停止高度(停止高度设定步骤156)。
(16)接着以(15)设定的停止高度，实行对应的部分3中的任意一个的拾取。然后，每次都逐渐提高或者降低上升速度，并存储最佳速度，变更为该速度。即使是非制品芯片这也是可能的，但是，一边实行制品芯片的拾取一边进行效率高。
4-2.滑动动作示教(“示教方法2”，从图46到47以及图50)
在这里，说明在部分3-4所说明的装置构成中的滑动速度的示教方法。图50是其工艺流程图。根据图46到47以及图50来说明具体步骤的推进。
(1)作为目标的芯片1以来到吸附筒(下部基体)102和吸附吸嘴105的中心的方式被对位。在这里，流量检测为打开(检测动作开始步骤，即，示教开始步骤171)。
(2)将划片带4真空吸附到下部基体102的上表面上(带吸附步骤152)。
(3)吸嘴105一边真空吸引，一边落到芯片1的上表面(虽然没有限定，但一般是装置面)(吸嘴落地步骤173)。
(4)以充分缓慢的速度(初始速度)，相对于第一芯片开始滑动动作(滑动开始步骤174)。若没有漏泄，则滑动到行程结束(行程结束步骤176)。在为制品芯片的情况下，一直进行到完成剥离。存储该滑动速度。
(5)以稍快的速度，相对于第二芯片开始滑动动作。若没有漏泄，则滑动到行程结束。在为制品芯片的情况下，一直进行到完成剥离。存储该滑动速度。
(6)反复这个动作，在第n个芯片检测出有漏泄(漏泄检测步骤175)。
(7)存储与该第n个芯片相对应的滑动速度。
(8)待机直至漏泄达到允许范围，并存储该待机时间。
(9)再次开始滑动动作，若检测出有漏泄，则回到(8)，若为没有漏泄，则向下推进。
(10)滑动到行程结束。在这里，在按照规定的规则，从(7)或者此前存储的速度中选择或者算出最佳速度的情况下，不需要以后的步骤。
(11)根据需要，进一步提高速度，反复进行(6)到(10)，并从在那里得到的数据中设定最佳速度并存储(最佳速度存储步骤177)。
5.各剥离工艺的最佳组合及其特征
部分3的各剥离工艺虽然对典型的例子按其类型分类进行了说明，但是，实际上若通过恰当地取舍选择，或者恰当地相互组合来实行，则能够期待提高拾取效率或者提高制品的可靠性。例如，若将部分3-2的吸嘴上升区段(图41步骤45到步骤47或者从步骤50到步骤52)，即，步骤的集合与剥离工艺3的步骤67之后、剥离工艺4的适当的步骤并行地应用，则有利于缩短拾取时间。
6.芯片运送、物理吸附落地以及芯片键合工艺的说明(主要参照从图51到图60)
一般，从芯片剥离到向布线基板的落地完成的处理，是保持将芯片真空吸附到吸附吸嘴上的状态来实行。但是，这样，在是薄膜芯片的情况下(特别是100微米以下的芯片厚度)，由于真空吸附，芯片保持着局部变形的状态(真空吸附造成的芯片的扭曲参照图54到图56)进行落地，并被粘接、固定在基板上，所以，在键合后容易留有空穴、扭曲。该倾向在预先将粘接剂层(使用DAF的形式)形成在芯片背面的方式中特别强烈。另外，在装置面，即芯片的主要形成有晶体管等的主要部分、多层布线的面(背面的相反侧的主面)被向上吸附的情况下(所谓的面朝上部件)，在装置的可靠性方面，重要的也是不残留有空穴、扭曲或者变形地进行键合。另外，一般周边的空穴在模压工序被消除了一部分，但中央附近的空穴不会被消除。
在该部分中，对为了解决这些问题而应用下述方法的情况进行说明，所述方法是，在向其它的部分所说明的键合工艺的布线基板落地的部分或者其周边，提前使真空吸附为关闭。在以下的实施方式中，使真空吸附关闭是指，除特别明确表示了是其他情况、以及文法上明显不是这样的情况以外，都是表示使真空吸附完全关闭，仅通过物理吸附(按照图31的拾取部控制系统144的指令，通过转换三通转换阀143，将吸附吸嘴的真空吸引系统从真空供给源切断，成为向大气开放的状态)来吸附芯片。另外，在其它的部分也是一样，但本部分的落地方法是其它部分所说明的工艺的该部分的替代工艺或者详细工艺，当然，关于在其它部分所说明的工艺，并非是必须的。
在这里，主要使用图51到图60来说明从芯片剥离后到芯片键合的工艺的详细的流程。如前面所说明的那样，在图51中，首先，在拾取部开始拾取动作(图51的拾取动作开始步骤201，下面都是基于图51)。首先，划片带4被吸附在下部基体102上(DC带吸附步骤202)。若在图52的时间t11，吸嘴105到达作为目标的芯片1上，则开始下降。在时间t12被转换成低速下降。然后，在时间t13，开始吸嘴105的抽真空。在时间t14，吸嘴105一边真空吸引，一边下降，并落到芯片1上(吸嘴吸附开始步骤203)。图53表示此时的剖面的示意图。紧接着，在时间t15，开始上推动作和吸嘴105的上升。在时间t16，上推动作结束，在时间t17，上推块复原(t15-t17之间例如为100毫秒)，若没有问题，则吸嘴105就这样继续上升，完成剥离。在完全剥离后，在时间t18，吸嘴105提高上升速度，在时间t19，达到规定的平行移动高度。即，吸嘴105利用橡胶片125通过真空吸附保持着芯片1上升(拾取步骤204)。图54表示此时的剖面的示意图。在上升到规定的高度后，吸嘴105向芯片键合位置上方移动，即，向键合载物台132上的布线基板11上方移动(向键合位置上方移动的步骤205)。图55表示此时的剖面的示意图。从时间t20开始，吸嘴105利用橡胶片125通过真空吸附保持着芯片1开始下降。图56表示此时的剖面的示意图。在时间t21被转换成低速下降。在这里，进入最终落地姿势。在时间t22，吸嘴的抽真空被关闭(吸附关闭步骤206)，芯片1在实质上仅通过分子间力(物理吸附)被保持在橡胶片125上的同时，下降。图57表示此时的剖面的示意图(将图54到图56与图57相比较可知，在图57中由芯片的真空吸引所产生的扭曲被消除)。在时间t23，芯片1落到布线基板11上(落地步骤207；t21-t23之间，例如速度20mm/sec；时间约为30毫秒)。另外，在以图52中efg那样的路径(fg之间的时间例如速度2mm/sec；时间约为40毫秒)下降的情况下，在进入以该方式的最终落地姿势的时刻，即，在刚过“f”点之后，即可使真空吸引关闭(其它的时刻关闭也可以)。若在时间t24确认了落地，则键合载荷(例如5N)施加到吸嘴105上(键合步骤208)。图58表示此时的剖面的示意图。若在t25，键合完成(t23-t25之间的时间例如是1秒程度)，则吸嘴开始上升。图59表示此时的剖面的示意图。然后，在时间t26，达到规定的平行移动高度。图60表示此时的剖面的示意图。然后，吸嘴105再次向拾取部移动，以便进行下一个芯片的剥离。
在这里，在本工艺中，在图52中因为采用路径abc，即，因为在落地前使真空吸附为关闭(包含与平行移动时相比微弱的情况)，所以，与图52中采用路径adc的情况相比，落地时芯片1不存在因吸附造成的变形、应力，因此，键合特性良好。另外，因为落地时没有在芯片1上施加因吸附造成的不需要的力，所以，平稳地追随布线基板的应该键合的面，其结果是，不残留空穴和不希望的扭曲。这样的效果，在使用容易出现芯片键合时的芯片变形的问题的DAF(包含粘贴在晶片背面的类型以及在划片带预先展开的类型)的工艺中特别有效。
另外，虽然不是必须的，但因为在从高速下降转换到低速下降(最终落地速度)后使抽真空为关闭，所以，不存在芯片1因转换冲击力而落下的情况(但是，在确保了足够的物理吸附的条件下，也可以在速度转换前使真空吸附为关闭。另外，也有不转换速度为好的情况)。即，虽然认为因为芯片的质量比较小，所以物理吸附力一般比重力大，但是，认为冲击力一般能达到与物理吸附力同等的程度。
另外，虽说是抽真空打开或者关闭，但不一定是完全关闭(大气开放)，例如，若打开时的吸引压力例如是从负80到90千帕，则关闭时的压力与之相比，绝对值足够低即可，例如，几％以下程度即可(但是，不使用真空吸附的完全的关闭状态，即，有实效的只有物理吸附的情况对改善薄膜芯片的芯片键合特性，即，减少空穴有效。若将其用压力来表示的话，则例如是绝对值0.05到0.0005千帕程度或其以下。另外，使真空吸附完全关闭对控制来说也简单，从压力反应速度方面也有利。)。另外，也可以不完全关闭，而是通过强弱来进行转换。即，成为打开时的30％以下，优选15％以下的吸引强度也有效。若考虑稳定的芯片的保持，则在没有完全关闭的情况下，也优选负压力，即，(不是弱的排出)弱的吸引状态。
本部分所说明的落地方法在与通过下个部分中说明的具有低弹性橡胶片的吸嘴实现的芯片键合方法的组合中特别有效。其原因在于，由于在被真空吸附到低弹性橡胶片上的情况下，使施加给芯片的应力分散在橡胶片的大的范围，所以，在使真空吸附为关闭时，芯片变形迅速复原。另外，因为若至少在热压接进行时使真空吸附为关闭，则键合加压借助低弹性橡胶片充分地分散，所以，对消除芯片的局部变形、空穴特别有效。
另外，本部分所说明的落地方法在与针对薄膜芯片(150微米以下或者100微米以下，还有50微米以下的芯片厚度的芯片)的通过具有橡胶片的吸嘴来实现的芯片键合方法的组合中特别有效。其原因在于，由于薄膜芯片容易产生局部的变形，若就这样落地，则与布线基板面之间容易形成封闭空间，所以，容易导致空穴。
另外，本部分所说明的落地方法在与通过部分3所说明的具有橡胶片的吸嘴来实现的各剥离和芯片键合方法的组合中特别有效。其原因在于，在芯片一边反复弯曲、复原，一边被剥离的情况下，大多数的情况是在尤其残留有扭曲的状态下被吸附。
7.低弹性橡胶片材料的说明(主要参照图61)
作为橡胶片的材料，从硬度低的材料容易选择的观点出发，第一有效的是从热硬化性弹性体中选择。例如，从防止污染芯片等的观点出发，吉迩特(Geltec)公司的αGEL(吉迩特公司的注册商标)，即以硅为主要成分的硅类凝胶状弹性体也作为合适的候补被列举出。另外，在该系列中，θGel(吉迩特公司的注册商标)，θ5(硬度约56)、θ6(硬度约14)、θ8(硬度约28)等更合适。再进一步，即使是在θGel中，θ8(硬度约28)等特别合适。
作为其它的材料，可以从氟类橡胶、耐热丁腈橡胶、天然橡胶、异戊二烯橡胶、苯乙烯一丁二烯橡胶、氯丁橡胶等的热硬化性弹性体中选择。
再有，若考虑再循环，则有作为热可塑性树脂的聚酰亚胺类的热可塑性弹性体等的选择。
虽然硬度范围是10以上不足70，但是在利用弹性方面合适。在该范围中，硬度15以上不足55在利用弹性方面尤为合适。另外，硬度20以上不足40的范围在处理薄膜芯片方面尤为合适。但是，并不是排除此外的范围。在本申请的实施方式中，也有应用以往的高度为80程度的弹性体或金属、陶瓷等的硬质的吸嘴或者橡胶片的领域。另外，对于物理吸附的例子、通过漏泄检测芯片弯曲的例子等，当然不被特别限定在该范围。
因为若这样使用低弹性的橡胶片，则容易对凹凸仿形(因为芯片上面并非一定平坦)，所以剥离时不容易产生漏泄，能够提高剥离效果。
另外，因为若这样使用低弹性的橡胶片，则在剥离工序中，即使芯片暂时弯曲，橡胶片也会仿形该弯曲而进行相当程度的变形，所以，应力被分散，能够防止芯片的损伤、应力的残存。
再有，若这样使用低弹性的橡胶片，则能够在芯片键合时缓和落地时的冲击。因此，对面朝上的部件等特别有效。
再有，若这样使用低弹性的橡胶片，则能够在芯片键合时降低压接时的扭曲的残留程度。因此，对于使用DFA等的工艺特别有效。
另外，若这样使用低弹性的橡胶片，则在芯片键合时，即使在落地前使真空吸引为关闭，也会由于与芯片表面的紧密接触面积而能够确保足够的物理吸附力。
另外，若这样使用低弹性的橡胶片，则在芯片键合时，不管在落地前使真空吸引为关闭或者不为关闭，都能够降低压接时对芯片的损坏。
一般，物理吸附力是由范德瓦尔斯力引起的，其到达距离在0.2nm到10nm的范围。半导体芯片上表面和橡胶片之间的物理吸附力是由范德瓦尔斯力中的伦敦力(诱导偶极间的吸引力)引起的，属于比较弱的种类。因此，需要尽可能多的面积在到达距离内。为此，需要准备仿形性优异的部件。另外，因为冲击容易导致落下，所以，冲击吸收性尽可能高的材料是合适的。
另外，因为橡胶片的热传导比较差，所以，一般在通过使用了橡胶片的吸嘴进行的芯片键合中，加热是从布线基板侧，即，键合载物台侧开始进行的。
8.两级芯片键合·工艺的说明(主要参照图62到图65)
在以上的说明中，表示了通过一个键合工具(吸嘴105)完成热压接的方式，但是，若通过第一键合工具(吸嘴105)将多个芯片(例如五个)临时安装，然后通过第二键合工具对该多个芯片进行正式压接，则能够使生产量增至几倍。另外，在与部分7中所说明的低弹性橡胶片组合的临时压接中，即使以高速动作，对芯片的损坏也少，因此，能够实行高速的临时压接。(另外，关于正式压接键合工具305，当然也可以使用低弹性橡胶片。)以下详细说明。
在图62中，以俯视图表示剥离·芯片键合连贯装置400的构成。该图左侧有在先说明的芯片剥离部100(拾取部)，右侧有芯片键合部300，中间有有临时键合部300a和正式压接部300b。在临时键合部300a设有临时键合载物台132a。另一方面，在正式压接部300b，设有纵向长的正式压接载物台132b。
图62的AA剖面表示在图63到图65，对两级芯片键合工艺进行说明。如图63所示，被剥离的芯片1j被吸嘴105移送到临时键合载物台132a上的布线基板11a上方。接着，如图64所示，吸嘴105下降，以短时间(加压时间例如为0.1秒程度)进行临时的压接(通过粘接部件层来固定位置程度的压接状态)。此时，若时序一致，则通过正式压接键合工具305进行芯片1a到1e向基板11b的正式压接。因为正式压接需要比临时压接多的时间(例如加压时间为4秒程度)，所以，在此期间，吸嘴105能够在拾取部110和临时键合部300a之间往返多次，完成芯片1f到1j的临时压接(参照图65)。若完成，则吸嘴105向剥离载物台移动，以便进行下个芯片1k的剥离。
另外，与前面的说明相同，上述临时压接载物台以及正式压接载物台被加温至100摄氏度到150摄氏度程度(由于有机布线基板的玻璃转移温度一般是从240摄氏度到330摄氏度程度，所以，基板加热温度是100摄氏度到200摄氏度程度也可以，但是，为了将基板的变形抑制在最小限度，希望是100摄氏度到150摄氏度程度。然而，需要至少在基板的玻璃转移温度以下)。另外，正式压接键合工具305也被加温至同样的温度，或者高出50摄氏度程度的温度。因此，与临时压接吸嘴不同，正式压接键合工具305的下端部可以由热传导较好的部件构成，另外，因为构成芯片的硅等是热传导较好的部件，能够进行有效的加热，所以，能够使热压接的进展舒畅地进行。
9.吸嘴真空吸引系统的变形例的说明(主要参照图66、图67以及图52)
虽然至此所说明的吸嘴105的真空吸引系统是完全封闭型的(通过图31的阀143，在打开时与真空源连结，在关闭时与真空源断开，是大气开放状态)，但是，这里所说明的真空吸引系统如图67所示，是其改进型，在距吸嘴主体105的橡胶片较近的区域设置漏泄孔221。这样，具有使吸附为关闭时的吸嘴前端部的压力响应加快的效果(当然，虽然至此所说明的吸嘴105的真空吸引系统在关闭时与真空源断开而成为大气开放状态，但是，因为一般真空源和大气开放的转换是通过位于与吸嘴前端部相比靠近真空源的位置上的转换阀143进行，所以，些许的延迟不可避免。实际上，至此需要40到100毫秒程度。即，若在吸嘴前端部常设漏泄通路，则即使漏泄通路比较细，压力响应也会仅加快相当于直到转换阀143的真空系统流路的传导部分的量)。另外，因为始终有漏泄通路(例如，漏泄通路的孔径为0.3mm程度，仅漏泄通路开放时的到达流量为0.4L/分，该到达压力为84KPa。顺便说一下，使孔径为0.8mm程度的橡胶片的吸附孔全部开放时的到达流量为7.0L/分程度。)，所以，能够缓和真空吸引系统被芯片封闭时的冲击对芯片造成的影响。即，担心的是在将部分7所说明的比较柔软的弹性体作为橡胶片使用的情况下，真空密封性非常好，从芯片弯曲而成为漏泄状态的状态开始到弯曲复原而封闭真空吸引系统时的冲击比较大。但是，在该情况下，由于始终存在漏泄通路，所以，认为真空吸引系统不会完全封闭，因此，将强的冲击施加到芯片的可能性小。另外，因为若有漏泄孔，则响应快，所以，即使在即将落地之前使真空吸附关闭，也能够在落地时充分地成为没有芯片扭曲的状态。另外，在使用低弹性部件的橡胶片的情况下，从该弯曲开始的复原与低弹性部件所具有的复原力相辅相成，能够更顺畅地进行。
下面，按照图52说明详细的顺序。如前面说明的那样，在图66中，首先，在拾取部开始拾取动作(图66的拾取动作开始步骤211，下面都是基于图66)。首先，划片带4被吸附在下部基体102上(DC带吸附步骤212)。若在图52的时间t11，吸嘴105到达作为目标的芯片1上，则开始下降。在时间t12被转换成低速下降。然后，在时间t13，开始吸嘴105的抽真空。在时间t14，吸嘴105一边真空吸引，一边下降，并落到芯片1上(吸嘴吸附开始步骤213)。紧接着，在时间t15，开始上推动作和吸嘴105的上升。在时间t16，上推动作结束，在时间t17，上推块复原，若没有问题，则吸嘴105就这样继续上升，完成剥离。在完全剥离后，在时间t18，吸嘴105提高上升速度，在时间t19，达到规定的平行移动高度。即，吸嘴105利用橡胶片125通过真空吸附保持着芯片1上升(拾取步骤214)。在上升到规定的高度后，吸嘴105向芯片键合位置上方移动，即，向键合载物台132上的布线基板11上方移动(向键合位置上方移动的步骤215)。从时间t20开始，吸嘴105利用橡胶片125通过真空吸附保持着芯片1开始下降。在时间t21被转换成低速下降。在这里，进入最终落地姿势。在时间t22，吸嘴的抽真空被关闭(吸附关闭步骤216)，芯片1在实质上仅通过分子间力(物理吸附)被保持在橡胶片125上的同时，下降。在时间t23，芯片1落到布线基板11上(落地步骤217)。若在时间t24确认了落地，则键合载荷施加到吸嘴105上(键合步骤218)。若在t25，键合完成，则吸嘴开始上升。然后，在时间t26，达到规定的平行移动高度。然后，吸嘴105再次向拾取部移动，以便进行下一个芯片的剥离。
10.橡胶片形状等的变形例的说明(主要参照图68到图72)
在该部分所说明的是关于在图32到图37、图39到图40、图42、图44、图46到图48、图53到图60、图63以及图67中所说明的吸嘴的橡胶片形状及其改进。它们的特征是，通过在包含橡胶片的中心的主要部的外延部设置厚度比它薄的周边部(凸缘部)，来提高橡胶片外端部的柔软性，改善橡胶片的保持特性，以便尽可能不引起漏泄。据此，能够降低拾取时晶粒的裂缝等。另外，因为待机时间、重复次数减少，所以能够缩短处理时间。
另外，构成这种情况的橡胶片的弹性体的硬度与在部分7所述的弹性体的硬度相同，但是，在周边部的追从性高时，要稍高一些，即，有25以上不足65的程度合适的倾向。另外，在利用物理吸附，在落地前切断真空吸引的方法中，因为晶粒和橡胶片的微小的平均距离增加，所以若硬度超过70，则物理吸附不稳定。
10-1.漏泄更少的橡胶片形状的说明(主要参照图68到图70)
图68是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的晶粒拾取工序(使用具有周边凸缘部的橡胶片)途中的状态的示意性剖视图(与图69或者图70的A-A剖面对应)。图69是与图68对应的橡胶片的仰视图(具体例a)。图70是与图68对应的橡胶片的仰视图(具体例b)。根据这些附图对漏泄更少的橡胶片形状进行说明。
首先，说明通过上推块110a、110b、110c(上推块110，即，下部基体102的晶粒1a正下的部分)从下方上推晶粒，以进行拾取的例子。如图68以及图69所示，特征是，橡胶片125被分成中央的橡胶片主要部125a和周边的环状的橡胶片周边部125b(位于橡胶片125的下表面侧)。该橡胶片周边部125b与橡胶片主要部125a相比，厚度薄。这是为了在晶粒1a的周边部被划片带4拉拽而向下方变形时能够进行追从。因此，在橡胶片主要部125a的周边的真空吸引孔106b、106c、106d、106e、106f、106g、106h、106i的每一个上，连结有在橡胶片周边部125b的下表面延伸的真空吸引槽421。
该橡胶片周边部125b的宽度为与上推块110a外部的晶粒变形余量宽度M(随着划片带4的变形，该晶粒或者相邻的晶粒1a、1b、1c的曲率半径过小，晶粒不破裂的余量宽度；滑动方式也是一样)相同的程度(例如0.5到0.7毫米程度)是合适的。另外，关于橡胶片周边部125b的下部凸缘部L的厚度，在使弹性体的硬度例如为50左右(橡胶片的厚度例如为3到5毫米)的情况下，0.5到2毫米程度是合适的。关于以上各点，在子部分(10-3)所说明的橡胶片也大致相同。
也可以使下面的形状如图70那样。如图70所示，也可以在真空吸引孔106b、106c、106d、106e、106f、106g、106h、106i上连结单一的环状的真空吸引槽421。根据该构造，能够提高对晶粒变形的追从性以及真空吸附性。但是，耐久性等还是图69的优异。
即，根据这样的形状的橡胶片，因为晶粒1a周边的吸附面积大，所以，大幅提高了针对晶粒周边的吸附力。因此，如图40(b)、图42(d)、图44(d)或者图48(b)那样，因为通常在即使漏泄的状况下，也能维持真空吸附，所以，能够降低待机时间和重复次数，从而能够提高处理速度。另外，因为能够通过真空吸附力克服使晶粒向下方变形的应力，所以还能够减少晶粒的破裂、破损等。
10-2.对滑动剥离的应用(主要图71)
图71(a)到图71(d)是将与图68对应的橡胶片应用到部分(3-4)的剥离工艺中的剥离工艺剖视流程图。根据该附图，对将子部分(10-1)所说明的漏泄更少的橡胶片形状应用到子部分(3-4)的滑动剥离中的例子进行说明。另外，在应用下面的子部分(10-3)所说明的漏泄更少的橡胶片形状的情况下，也完全相同，不重复说明。
如图71(a)所示，因为晶粒1a周边的吸附面积大，所以，大幅提高了针对晶粒周边的吸附力。即，因为在采用该橡胶片的形状时，追从性好，所以，在子部分(3-4)中，即使是图47(b)那样的状况，橡胶片周边部125b(凸缘部)也追从变形，在不漏泄的情况下维持着真空吸附(图71(b))。然后，复原力发挥作用，如图71(c)所示，轻易地恢复到平坦状态。因此，漏泄仅仅是在如图71(d)所示那样，滑板183(下部基体102的晶粒1a正下方的部分)过早向晶粒1a的下部侧方退避的情况下产生。
另外，采用滑动方式的情况下的晶粒变形余量宽度M如图46(a)所示，设置在滑板183的前端部以及两肋部。
10-3.漏泄更少的其它的橡胶片形状(主要图72)
图72是表示作为本发明的一个实施方式的半导体集成电路装置的制造方法中的晶粒拾取工序(使用具有周边凸缘部的其它的橡胶片)途中的状态的示意性剖视图。根据该附图，对漏泄更少的橡胶片形状的其它的例子进行说明。该形状与子部分(10-1)的相比，特征是橡胶片的周边部上部的与吸嘴固定的部分厚，因此，容易制作以及固定。下表面的平面形状与图69或者图70相同，不再重复说明。
如图72所示，在橡胶片周边部125b的上表面和下表面之间，有环状的槽442。因为有该环状的槽442，所以，在能够确保下部的凸缘部的追从性的状态下，提高了加工性，并且安装往吸嘴105上安装(保持性)。关于凸缘部的尺寸等，与上述子部分(10-1)大致相同。关于环状的槽422的尺寸，只要能够确保下部的凸缘部的追从性即可。
11.总结
以上，根据实施方式，以正方形的硅芯片为例，具体说明了本发明者的发明，但本发明并不被限定于此，在不脱离其主旨的范围内，当然可以进行各种变更。
例如，本发明当然也同样能够应用于长方形的芯片、其它的形状的芯片、GaAs芯片等的硅以外的芯片以及其它的芯片上的电子零件的拾取。

Claims (50)

1.一种半导体集成电路装置的制造方法，其特征在于，包含下述的工序：
(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(c)在上述工序(b)后，在主要是通过与上述橡胶片的上述下表面之间的物理吸附来保持上述第一芯片的上述表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序；
(d)在上述工序(c)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层而固定在上述布线基板的上述上表面的工序。
2.如权利要求1所述的半导体集成电路装置的制造方法，其特征在于，从上述工序(c)到工序(d)，真空吸附为断开。
3.如权利要求2所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片在中央部具有真空吸引孔。
4.如权利要求3所述的半导体集成电路装置的制造方法，其特征在于，上述工序(b)还包含下述的下位工序：
(b1)使上述第一芯片朝向上述布线基板的上述上表面，以第一速度下降的工序；
(b2)接着上述工序(b1)，使上述第一芯片以比上述第一速度慢的第二速度，朝向上述布线基板的上述上表面下降的工序，
再有，上述工序(c)包含下述的下位工序：
(c1)使上述第一芯片以上述第二速度朝向上述布线基板的上述上表面下降直至落地的工序。
5.如权利要求2所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片以弹性体为主要的构成要素，其硬度为10以上，不足70。
6.如权利要求2所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片以弹性体为主要的构成要素，其硬度为15以上，不足55。
7.如权利要求5所述的半导体集成电路装置的制造方法，其特征在于，上述弹性体是氟类橡胶。
8.如权利要求5所述的半导体集成电路装置的制造方法，其特征在于，上述弹性体是硅类弹性体。
9.如权利要求2所述的半导体集成电路装置的制造方法，其特征在于，上述粘接部件层是DAF部件层。
10.如权利要求2所述的半导体集成电路装置的制造方法，其特征在于，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
11.一种半导体集成电路装置的制造方法，其特征在于，包含下述的工序：
(a)以大致原有的晶片时的二维配置，将被分割成各个芯片区域的多个芯片在将其背面固定在粘接带的状态下，向具有下部基体的芯片处理装置供给的工序；
(b)在将上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面，并且，将上述第一芯片的上述背面的上述粘接带真空吸附到作为吸附筒的下部基体的上表面的状态下，使上述粘接带从上述第一芯片的上述背面剥离的工序，
在此，上述橡胶片以弹性体为主要的构成要素，其硬度为15以上，不足55。
12.如权利要求11所述的半导体集成电路装置的制造方法，其特征在于，上述硬度为20以上，不足40。
13.如权利要求11所述的半导体集成电路装置的制造方法，其特征在于，上述弹性体是氟类橡胶。
14.如权利要求11所述的半导体集成电路装置的制造方法，其特征在于，上述弹性体是硅类弹性体。
15.一种半导体集成电路装置的制造方法，其特征在于，包含下述的工序：
(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(c)在上述工序(b)后，主要是在将上述第一芯片的上述表面吸附到上述橡胶片的上述下表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序；
(d)在上述工序(c)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层而固定在上述布线基板的上述上表面的工序，
在此，上述橡胶片以弹性体为主要的构成要素，其硬度为15以上，不足55。
16.如权利要求15所述的半导体集成电路装置的制造方法，其特征在于，上述弹性体是氟类橡胶。
17.如权利要求15所述的半导体集成电路装置的制造方法，其特征在于，上述弹性体是硅类弹性体。
18.如权利要求15所述的半导体集成电路装置的制造方法，其特征在于，在上述吸附吸嘴主体内的真空吸引系统设有漏泄孔，在通过该漏泄孔漏泄的状态下，进行真空吸附。
19.如权利要求15所述的半导体集成电路装置的制造方法，其特征在于，上述粘接部件层是DAF部件层。
20.如权利要求15所述的半导体集成电路装置的制造方法，其特征在于，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
21.一种半导体集成电路装置的制造方法，其特征在于，包含下述的工序：
(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(c)在上述工序(b)后，主要是在将上述第一芯片的上述表面吸附到上述橡胶片的上述下表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序；
(d)在上述工序(c)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层，固定在上述布线基板的上述上表面的工序，
在此，上述橡胶片在中央部具有真空吸附孔，同时，以弹性体为主要的构成要素，其硬度为10以上，不足70。
22.如权利要求21所述的半导体集成电路装置的制造方法，其特征在于，上述弹性体是氟类橡胶。
23.如权利要求21所述的半导体集成电路装置的制造方法，其特征在于，上述弹性体是硅类弹性体。
24.如权利要求21所述的半导体集成电路装置的制造方法，其特征在于，在上述吸附吸嘴主体内的真空吸引系统设有漏泄孔，在通过该漏泄孔漏泄的状态下，进行真空吸附。
25.如权利要求21所述的半导体集成电路装置的制造方法，其特征在于，上述粘接部件层是DAF部件层。
26.如权利要求21所述的半导体集成电路装置的制造方法，其特征在于，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
27.如权利要求21所述的半导体集成电路装置的制造方法，其特征在于，上述工序(c)中的对上述橡胶片的上述下表面的吸附主要通过物理吸附。
28.如权利要求21所述的半导体集成电路装置的制造方法，其特征在于，从上述工序(c)到工序(d)，真空吸附为断开。
29.一种半导体集成电路装置的制造方法，其特征在于，包含下述的工序：
(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(c)在上述工序(b)后，在主要是将上述第一芯片的上述表面吸附到上述橡胶片的上述下表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序；
(d)在上述工序(c)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层而固定在上述布线基板的上述上表面的工序，
在此，在上述吸附吸嘴主体内的真空吸引系统设有漏泄孔，在通过该漏泄孔漏泄的状态下，进行真空吸附。
30.如权利要求29所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片在中央部具有真空吸附孔，并且以弹性体为主要的构成要素，其硬度为10以上，不足70。
31.如权利要求29所述的半导体集成电路装置的制造方法，其特征在于，上述粘接部件层是DAF部件层。
32.如权利要求29所述的半导体集成电路装置的制造方法，其特征在于，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
33.如权利要求29所述的半导体集成电路装置的制造方法，其特征在于，上述工序(c)中的对上述橡胶片的上述下表面的吸附主要通过物理吸附。
34.如权利要求29所述的半导体集成电路装置的制造方法，其特征在于，从上述工序(c)到工序(d)，真空吸附为断开。
35.一种半导体集成电路装置的制造方法，其特征在于，包含下述的工序：
(a)将多个芯片向芯片处理装置的芯片拾取部供给的工序；
(b)在将上述芯片拾取部的上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面的状态下，将上述第一芯片向上述芯片处理装置的芯片键合部移送的工序；
(c)在上述工序(b)后，在主要是通过与上述橡胶片的上述下表面之间的物理吸附保持上述第一芯片的上述表面的状态下，使上述第一芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的布线基板的上表面的工序；
(d)在上述工序(c)后，通过由上述橡胶片的上述下表面对上述第一芯片的上述表面向下方加压，将上述第一芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的粘接部件层而固定在上述布线基板的上述上表面的工序；
(e)在将上述芯片拾取部的上述多个芯片内的第二芯片的表面真空吸附到上述吸附吸嘴的上述橡胶片的下表面的状态下，将上述第二芯片向上述芯片处理装置的上述芯片键合部移送的工序；
(f)在上述工序(e)后，在主要是通过与上述橡胶片的上述下表面之间的物理吸附保持上述第二芯片的上述表面的状态下，使上述第二芯片的背面侧落到在上述芯片处理装置的上述芯片键合部上所放置的上述布线基板的上述上表面的工序；
(g)在上述工序(f)后，通过由上述橡胶片的上述下表面对上述第二芯片的上述表面向下方加压，将上述第二芯片经由上述第一芯片的上述背面和上述布线基板的上述上表面之间的上述粘接部件层而固定在上述布线基板的上述上表面的工序；
(h)在上述工序(g)后，通过利用与上述吸嘴不同的部件对上述第一以及第二芯片的上述表面侧一起加压，来进行与上述布线基板的上述上表面的热压接的工序。
36.如权利要求35所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片在中央部具有真空吸附孔，并且以弹性体为主要的构成要素，其硬度为10以上，不足70。
37.如权利要求35所述的半导体集成电路装置的制造方法，其特征在于，上述粘接部件层是DAF部件层。
38.如权利要求35所述的半导体集成电路装置的制造方法，其特征在于，还具有下述的工序：
(e)在上述工序(b)前，从其背面被固定在粘接带上的上述多个芯片的上述粘接带侧照射UV光的工序。
39.如权利要求35所述的半导体集成电路装置的制造方法，其特征在于，上述工序(c)以及(f)中的对上述橡胶片的上述下表面的吸附主要通过物理吸附。
40.如权利要求35所述的半导体集成电路装置的制造方法，其特征在于，从上述工序(c)到工序(d)以及从工序(f)到工序(g)，真空吸附为断开。
41.如权利要求35所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片以弹性体为主要的构成要素，其硬度为10以上，不足70。
42.一种半导体集成电路装置的制造方法，其特征在于，包含下述的工序：
(a)以大致原有的晶片时的二维配置，将被分割成各个芯片区域的多个芯片在将其背面固定在粘接带的状态下，向具有下部基体的芯片处理装置供给的工序；
(b)在将上述多个芯片内的第一芯片的表面真空吸附到吸附吸嘴的橡胶片的下表面，并且将上述第一芯片的上述背面的上述粘接带真空吸附到作为吸附筒的下部基体的上表面的状态下，使上述粘接带从上述第一芯片的上述背面剥离的工序，
在此，上述橡胶片以弹性体为主要的构成要素，具有下述的部分：
(i)包含有中心部分的橡胶片主要部；
(ii)在上述橡胶片主要部的周边部，从上述橡胶片主要部的上表面向下表面贯穿的多个真空吸引孔；
(iii)在上述橡胶片主要部的周边的环状的部分，厚度比上述橡胶片主要部薄的橡胶片周边部。
43.如权利要求42所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片还具有下述的部分：
(iv)在上述橡胶片周边部的下表面，与上述多个真空吸引孔连结的单个或者多个真空吸引槽。
44.如权利要求42所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片还具有下述的部分：
(v)上述橡胶片周边部位于上述橡胶片主要部的上述下表面侧。
45.如权利要求42所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片还具有下述的部分：
(vi)在上述橡胶片周边部的上表面和下表面之间具有环状的槽。
46.如权利要求42所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片的硬度为10以上，不足70。
47.如权利要求42所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片的硬度为15以上，不足55。
48.如权利要求42所述的半导体集成电路装置的制造方法，其特征在于，上述橡胶片的硬度为25以上，不足65。
49.如权利要求42所述的半导体集成电路装置的制造方法，其特征在于，上述工序(b)的从上述粘接带的上述第一芯片的剥离，通过上述下部基体内的上述第一芯片的正下方的部分向上述第一芯片上推来进行。
50.如权利要求42所述的半导体集成电路装置的制造方法，其特征在于，上述工序(b)的从上述粘接带的上述第一芯片的剥离，通过上述下部基体内的上述第一芯片的正下方的部分从上述第一芯片的下方向侧方退避来进行。
CN201210068756.0A 2007-06-19 2008-06-19 半导体集成电路装置的制造方法 Active CN102623402B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007-160922 2007-06-19
JP2007160922A JP4864816B2 (ja) 2007-06-19 2007-06-19 半導体集積回路装置の製造方法
JP2007164820A JP4945339B2 (ja) 2007-06-22 2007-06-22 半導体集積回路装置の製造方法
JP2007-164820 2007-06-22
JP2008-099965 2008-04-08
JP2008099965A JP2009253060A (ja) 2008-04-08 2008-04-08 半導体集積回路装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008101286068A Division CN101335191B (zh) 2007-06-19 2008-06-19 半导体集成电路装置的制造方法

Publications (2)

Publication Number Publication Date
CN102623402A CN102623402A (zh) 2012-08-01
CN102623402B true CN102623402B (zh) 2014-08-27

Family

ID=40136904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210068756.0A Active CN102623402B (zh) 2007-06-19 2008-06-19 半导体集成电路装置的制造方法

Country Status (4)

Country Link
US (6) US7888141B2 (zh)
KR (1) KR101473492B1 (zh)
CN (1) CN102623402B (zh)
TW (1) TWI463580B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
WO2009022401A1 (ja) * 2007-08-10 2009-02-19 Fujitsu Microelectronics Limited 半導体素子の選別取得方法、半導体装置の製造方法及び半導体装置
FR2921201B1 (fr) * 2007-09-19 2009-12-18 Commissariat Energie Atomique Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur
JP2011204806A (ja) * 2010-03-24 2011-10-13 Nitto Denko Corp ウエハの加工方法
JP5123357B2 (ja) * 2010-06-17 2013-01-23 株式会社日立ハイテクインスツルメンツ ダイボンダ及びピックアップ装置
JP5627362B2 (ja) * 2010-09-16 2014-11-19 富士機械製造株式会社 ダイ供給装置
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
US20120267423A1 (en) * 2011-04-19 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thin Die Processing
TW201243930A (en) * 2011-04-21 2012-11-01 Lingsen Precision Ind Ltd Wafer dicing method
JP5813432B2 (ja) * 2011-09-19 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
JP5930645B2 (ja) * 2011-09-30 2016-06-08 株式会社ディスコ ウエーハの加工方法
US8906782B2 (en) * 2011-11-07 2014-12-09 Infineon Technologies Ag Method of separating semiconductor die using material modification
KR20130075527A (ko) * 2011-12-27 2013-07-05 삼성전자주식회사 다이 어태치 장치
US20130170936A1 (en) * 2012-01-03 2013-07-04 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Self-Aligning Pick and Place Collet for Tape and Reel Machine
CH706280B1 (de) 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
KR102007042B1 (ko) * 2012-09-19 2019-08-02 도쿄엘렉트론가부시키가이샤 박리 장치
JP6088230B2 (ja) 2012-12-05 2017-03-01 東京応化工業株式会社 積層体の形成方法
JP5900392B2 (ja) * 2013-03-21 2016-04-06 富士ゼロックス株式会社 フィルム分離装置
CN104681476A (zh) * 2013-12-02 2015-06-03 无锡华润安盛科技有限公司 一种吸取芯片的装置及方法
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
CN105097487B (zh) * 2014-05-16 2018-08-24 北京北方华创微电子装备有限公司 一种晶圆背面减薄工艺
SG10201403372SA (en) * 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
DE102014111744B4 (de) * 2014-08-18 2022-01-05 Infineon Technologies Ag Baugruppe zum handhaben eines halbleiterchips und verfahren zum handhaben eines halbleiterchips
KR20160048301A (ko) * 2014-10-23 2016-05-04 삼성전자주식회사 본딩 장치 및 그를 포함하는 기판 제조 설비
KR101704124B1 (ko) * 2014-10-24 2017-02-07 세메스 주식회사 반도체 패키지 핸들링 장치 및 이를 이용하여 반도체 패키지들의 위치 정보를 획득하는 방법
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
KR102336572B1 (ko) * 2015-01-23 2021-12-08 삼성디스플레이 주식회사 기판 탈착 장치 및 이를 이용한 표시장치의 제조 방법
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
WO2017129171A1 (de) * 2016-01-29 2017-08-03 Jenoptik Optical Systems Gmbh Verfahren und vorrichtung zum herauslösen eines mikro-chips aus einem wafer und aufbringen des mikro-chips auf ein substrat
JP6820189B2 (ja) * 2016-12-01 2021-01-27 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP6785162B2 (ja) * 2017-01-12 2020-11-18 株式会社ディスコ 分割装置
JP6621771B2 (ja) * 2017-01-25 2019-12-18 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
US11508599B2 (en) * 2017-01-30 2022-11-22 Shinkawa Ltd. Pick-up device and pick-up method
JP6967411B2 (ja) * 2017-09-19 2021-11-17 ファスフォードテクノロジ株式会社 半導体製造装置、半導体装置の製造方法およびコレット
CN107672874B (zh) * 2017-09-26 2019-09-17 东莞华贝电子科技有限公司 一种自动撕离型纸装置
JP6991673B2 (ja) * 2018-02-27 2022-01-12 株式会社ディスコ 剥離方法
TWI745710B (zh) * 2018-07-06 2021-11-11 日商新川股份有限公司 半導體晶粒的拾取系統
JP7217605B2 (ja) * 2018-09-21 2023-02-03 ファスフォードテクノロジ株式会社 半導体製造装置、突上げ治具および半導体装置の製造方法
CN109037124B (zh) * 2018-09-30 2023-10-20 汕头大学 一种大尺寸超薄芯片阶段化高速剥离装置及其方法
KR102165569B1 (ko) * 2018-10-15 2020-10-14 세메스 주식회사 다이 이젝팅 장치
JP7038640B2 (ja) * 2018-10-26 2022-03-18 信越化学工業株式会社 ペリクルの剥離方法及びペリクルの剥離装置
JP7237655B2 (ja) * 2019-03-01 2023-03-13 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN110391169A (zh) * 2019-08-15 2019-10-29 业成科技（成都）有限公司 吸嘴装置
KR102423731B1 (ko) * 2019-08-29 2022-07-21 주식회사 디플랫 마이크로 led 전사장치
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置
US11600516B2 (en) * 2020-05-13 2023-03-07 Asmpt Singapore Pte. Ltd. Die ejector height adjustment
KR102617784B1 (ko) * 2020-07-09 2023-12-26 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 본딩 장치
US11764098B2 (en) * 2021-04-16 2023-09-19 Asmpt Singapore Pte. Ltd. Detaching a die from an adhesive tape by air ejection
JP2023064405A (ja) * 2021-10-26 2023-05-11 三菱電機株式会社 半導体製造装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599035A (zh) * 2003-09-17 2005-03-23 株式会社瑞萨科技 制造半导体器件的方法
CN1599047A (zh) * 2003-09-19 2005-03-23 株式会社瑞萨科技 半导体集成电路器件的制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3363704B2 (ja) 1996-06-14 2003-01-08 三洋電機株式会社 リークコレット及び半導体装置の製造方法
US6352073B1 (en) * 1998-11-12 2002-03-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
JP2000208447A (ja) * 1998-11-12 2000-07-28 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2001196442A (ja) * 2000-01-11 2001-07-19 Sony Corp ピックアップ装置及びワークのピックアップ方法並びにそのプログラムを格納した記憶媒体
US20020061856A1 (en) * 2000-04-24 2002-05-23 Yong-Jin Wu Novel tricyclic erythromycin derivatives
JP4482243B2 (ja) 2001-03-13 2010-06-16 株式会社新川 ダイのピックアップ方法及びピックアップ装置
JP3956636B2 (ja) 2001-03-30 2007-08-08 松下電器産業株式会社 微小ワークの移載装置および移載方法
JP3846257B2 (ja) 2001-10-25 2006-11-15 松下電器産業株式会社 電子部品実装装置におけるピックアップ方法
JP2004186352A (ja) 2002-12-03 2004-07-02 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
JP3905793B2 (ja) * 2002-06-04 2007-04-18 株式会社山武 吸着確認センサ
JP3757193B2 (ja) 2002-06-19 2006-03-22 三井化学株式会社 半導体チップのボンディング方法および装置
JP3849589B2 (ja) 2002-06-20 2006-11-22 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
JP2005009166A (ja) 2003-06-19 2005-01-13 Hisashi Minami 木造軸組構法建築物の耐震構造
JP2005150311A (ja) 2003-11-13 2005-06-09 Nec Machinery Corp チップマウント方法及び装置
JP2005322815A (ja) 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
JP4298640B2 (ja) 2004-12-06 2009-07-22 キヤノンマシナリー株式会社 ダイボンダー用コレット
JP4821246B2 (ja) 2005-10-06 2011-11-24 パナソニック株式会社 電子部品実装方法
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
GB2463448B (en) 2008-07-09 2012-08-22 Univ Manchester Beam sensing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599035A (zh) * 2003-09-17 2005-03-23 株式会社瑞萨科技 制造半导体器件的方法
CN1599047A (zh) * 2003-09-19 2005-03-23 株式会社瑞萨科技 半导体集成电路器件的制造方法

Also Published As

Publication number Publication date
US20130130408A1 (en) 2013-05-23
US8222050B2 (en) 2012-07-17
TW200913096A (en) 2009-03-16
US7888141B2 (en) 2011-02-15
KR101473492B1 (ko) 2014-12-16
US20130299098A1 (en) 2013-11-14
US8492173B2 (en) 2013-07-23
US20120270340A1 (en) 2012-10-25
US20110097849A1 (en) 2011-04-28
TWI463580B (zh) 2014-12-01
US8003495B2 (en) 2011-08-23
US8372665B2 (en) 2013-02-12
CN102623402A (zh) 2012-08-01
US20080318346A1 (en) 2008-12-25
US20110290427A1 (en) 2011-12-01
KR20080112127A (ko) 2008-12-24

Similar Documents

Publication Publication Date Title
CN102623402B (zh) 半导体集成电路装置的制造方法
CN101335191B (zh) 半导体集成电路装置的制造方法
US7465142B2 (en) Method and apparatus for picking up a semiconductor chip, method and apparatus for removing a semiconductor chip from a dicing tape, and a method of forming a perforated dicing tape
JP2006203023A (ja) 半導体装置の製造方法および半導体製造装置
JP2007317748A (ja) 半導体装置の製造方法
JP2012216606A (ja) 基板転写方法および基板転写装置
JP2012256931A (ja) 半導体集積回路装置の製造方法
WO2023274207A1 (zh) 一种芯片倒膜方法和芯片倒膜设备
JP2004349435A (ja) 基板へのダイシング・ダイボンドテープの貼り付け装置
JP5075013B2 (ja) 半導体集積回路装置の製造方法
JP2009253060A (ja) 半導体集積回路装置の製造方法
CN103311150B (zh) 半导体制造装置以及半导体制造装置的控制方法
JP2002141392A (ja) 半導体チップのピックアップ方法及び装置、並びに該装置を有するダイボンド装置
JP3618080B2 (ja) ダイボンディングシート貼着装置およびダイボンディングシートの貼着方法
JP4945339B2 (ja) 半導体集積回路装置の製造方法
JP2013219245A (ja) 半導体装置の製造方法
JP2003197715A (ja) リールテープへの半導体チップの貼付け装置
CN102832158A (zh) 半导体器件的制造装置和半导体器件的制造方法
CN113410164B (zh) 一种单芯片daf胶带粘晶方法
JP5647308B2 (ja) 半導体集積回路装置の製造方法
JP5337226B2 (ja) 半導体集積回路装置の製造方法
JP4440455B2 (ja) バンプボンド装置及びフリップチップボンド装置
JP2012156517A (ja) 半導体集積回路装置の製造方法
JPH05218178A (ja) 半導体装置の製造方法及び半導体チップ配列装置
JPH10209248A (ja) ダイボンダーにおける突き上げ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI LTD.

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20150511

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150511

Address after: Tokyo, Japan, Japan

Patentee after: Hitachi Ltd.

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

ASS Succession or assignment of patent right

Owner name: JIEJIN TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: HITACHI LTD.

Effective date: 20150824

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150824

Address after: Yamanashi Prefecture

Patentee after: Jie Jin Science and Technology Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Ltd.