JP2007317748A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007317748A
JP2007317748A JP2006143277A JP2006143277A JP2007317748A JP 2007317748 A JP2007317748 A JP 2007317748A JP 2006143277 A JP2006143277 A JP 2006143277A JP 2006143277 A JP2006143277 A JP 2006143277A JP 2007317748 A JP2007317748 A JP 2007317748A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
adhesive tape
semiconductor chip
suction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006143277A
Other languages
English (en)
Other versions
JP5054933B2 (ja
Inventor
Hiroshi Maki
浩 牧
Masayuki Mochizuki
政幸 望月
Ryuichi Takano
隆一 高野
Yoshiaki Makita
美明 蒔田
Haruhiko Fukazawa
春彦 深沢
Keisuke Nadamoto
啓祐 灘本
Tatsuyuki Okubo
達行 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006143277A priority Critical patent/JP5054933B2/ja
Priority to TW096112744A priority patent/TW200802632A/zh
Priority to US11/735,741 priority patent/US7629231B2/en
Priority to KR1020070044347A priority patent/KR101360635B1/ko
Priority to CNA2007101079487A priority patent/CN101079374A/zh
Publication of JP2007317748A publication Critical patent/JP2007317748A/ja
Priority to US12/618,292 priority patent/US8703583B2/en
Application granted granted Critical
Publication of JP5054933B2 publication Critical patent/JP5054933B2/ja
Priority to KR1020130068778A priority patent/KR101405768B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】接着面にボイドを生じさせずにダイボンディングできる技術を提供する。
【解決手段】吸着コレット１０５の底面に設けられた吸着口につながり、チップ１Ｃを真空吸着するための減圧力を吸着コレット１０５に供給する真空供給ラインを２つの系統から形成する。すなわち、チップ１Ｃをダイシングテープから剥離し、配線基板上の実装位置まで移送する際の吸着力となる真空を吸着コレット１０５に供給する配管１２１と、チップ１Ｃを配線基板上に実装する際の吸着力となる真空を吸着コレット１０５に供給する配管１２２とが吸着コレット１０５に接続する構造とする。吸着コレット１０５に供給する真空（吸着力）の強度の制御は、配管１２１、１２２のそれぞれに取り付けられたバルブ１２３、１２４の開閉によって行う。
【選択図】図２９

Description

本発明は、半導体装置の製造技術に関し、特に、絶縁膜上の半導体薄膜に形成される絶縁ゲート型電界効果トランジスタの製造に適用して有効な技術に関するものである。
日本特開２００３−２０３９６４号公報（特許文献１（対応欧州特許公報ＥＰ１３２１９６６））、日本特開２００４−２２９９５号公報（特許文献２）および日本特開２００５−１５０３１１号公報（特許文献３）には、ＤＡＦ（Die Attach Film）が裏面に貼付された半導体チップ（以下、単にチップと記す）のダイボンディング工程において、チップとダイパッドとの界面での気泡の発生を抑制する技術が開示されている。すなわち、弾性材からなる吸着部（加圧部）によってチップを凸型に湾曲変形させた状態でダイボンディングを行い、チップとダイパッドとの界面に気泡を巻き込まないようにするものである。
日本特開２００５−３２２８１５号公報（特許文献４）には、コレットを弾性変形させることによってチップを凸型に変形させた後に、コレットの真空孔中の真空を大気圧にすることによってダイボンディングを行うことで、チップとダイパッドとの界面でボイドが発生することを抑制する技術が開示されている。
日本特開２００２−２８０３９８号公報（特許文献５）および日本特開２００４−６５９９号公報（特許文献６）には、フィルム吸着コレットによって熱圧着用フィルムをダイパッド（ダイボンディング領域）に貼付する際に、熱圧着用フィルムをフィルム吸着コレットの凸面に吸着してダイパッドまで搬送して圧着することにより、熱圧着用フィルムとダイパッドとの界面にボイドが発生してしまうことを防ぐ技術が開示されている。
日本特開２００４−１２８３３９号公報（特許文献７）には、チップを吸着する吸着部に複数の吸着穴が設けられたコレット、または吸着部の全面が多孔質材で形成されたコレットによってチップを吸着、保持およびダイボンディングすることにより、チップの割れや圧着不良を低減する技術が開示されている。
日本特開２００５−９３８３８号公報（特許文献８（対応米国出願番号第１０／９０１，９９９号；米国出願日２００４．７．３０））には、ダイボンディングを第１の加熱ステージと第２の加熱ステージとに分けて、第１の加熱ステージで短時間で仮接合を行い、第２の加熱ステージで複数のチップを一括して本接合することにより、接合時間を短縮する技術が開示されている。
日本特開２００４−３０４０６６号公報（特許文献９（対応米国出願番号第１０／８１２，８６９号；米国出願日２００４．３．３１））には、半導体ウエハ（以下、単にウエハと記す）から分割された複数のチップが貼り付けられた粘着テープの裏面に振動子のヘッドを接触させ、所定の周波数および振幅の縦振動を加えることによって、チップを割れや欠けが生じることなく速やかに粘着テープから剥離する技術が開示されている。
日本特開２００４−２２８２５５号公報（特許文献１０）には、１ピッチずつ突き上げピンの突き上げ量を増加させるかまたは突き上げスピードを遅くするように制御することにより、安定したピックアップを可能とするダイピックアップ装置が開示されている。
日本特開２００６−２４７２９号公報（特許文献１１）には、ダイボンディング工程で用いるディスペンサにおいて、ペーストを吐出するノズルの開口部の幅方向の径を、これと直行する方向の径よりも大きい扁平な形状とすることにより、ダイボンディング用ペーストの塗布作業を高速化すると共に、ダイボンディング用ペーストとチップとの間にボイドが発生する不具合防ぐ技術が開示されている。
日本特開２００５−１１７０１９号公報（特許文献１２（対応米国出願番号第１０／９４２，８８９号；米国出願日２００４．９．１７））には、ダイシングテープに貼り付けられたチップを剥離する際にダイシングテープを上方に突き上げるブロックを複数で形成し、チップをダイシングテープから割れや欠けが生じることなく速やかに剥離する技術が開示されている。すなわち、それら複数のブロックは、直径が最も大きい第１のブロックの内側に、それよりも径の小さい第２のブロックを配置し、さらにその内側にもっとも径の小さい第３のブロックを配置するものである。
特開２００３−２０３９６４号公報 特開２００４−２２９９５号公報 特開２００５−１５０３１１号公報 特開２００５−３２２８１５号公報 特開２００２−２８０３９８号公報 特開２００４−６５９９号公報 特開２００４−１２８３３９号公報 特開２００５−９３８３８号公報 特開２００４−３０４０６６号公報 特開２００４−２２８２５５号公報 特開２００６−２４７２９号公報 特開２００５−１１７０１９号公報
近年、半導体装置の高密度実装を目的として、配線基板上に複数枚のチップを積層して実装するパッケージが実用化されている。このようなパッケージを組み立てるに際して、厚さが数十μｍ程度まで薄く加工されたチップが使用される。
上記のような薄いチップを配線基板に実装するには、まず所望の集積回路を形成したウエハの主面上に集積回路を保護するためのテープを貼り付け、この状態でウエハの裏面を研磨およびエッチングすることによって、その厚さを数十μｍ程度まで薄くする。続いて、この薄いウエハの裏面に粘着テープを貼り付けた状態でダイシングを行って、ウエハを複数個のチップに分割する。その後、粘着テープの裏面に突き上げピンなどを押し当ててチップを１個ずつ粘着テープから剥がし、剥離したチップをコレットでピックアップして配線基板上に搬送し、ペレット付けを行う。また、接着フィルムを介して熱圧着されることでチップはダイボンディングされる。
ところで、上記のような極めて薄いチップを使用するパッケージの組み立て工程では、チップがコレットにピックアップされた際に、コレットの吸着力によってチップが変形した状態でピックアップされる。この状態でダイボンディングを行うと、チップは変形したままダイボンディングされることになり、チップと配線基板上のダイパッドとの界面、もしくは積層された２個のチップの界面にてボイド（気泡）が生じる。ダイボンディング工程の後には、引き続いてワイヤボンディング工程およびモールド工程など高温を伴う処理が行われるため、このボイドが膨張して破裂し、チップを破損してしまう不具合を生じる場合がある。そのため、チップの変形を抑制しつつダイボンディングを行わなければならない課題が存在する。
また、ダイシングによって分割された極めて薄いチップを粘着テープから剥離、ピックアップする際には、チップに割れや欠けが生じ易いことから、これを防止するための配慮が必要となる。チップを１個ずつ粘着テープから剥がす時にチップのピックアップに失敗した場合には、突き上げピンなどのストローク量を増加させるかまたは突き上げ速度を遅くした条件で再度ピックアップを行う手段、もしくは粘着テープのエキスパンド量を調整（増加）する手段で対応することが考えられる。しかしながら、突き上げピンなどのストローク量を増加させるかまたは突き上げ速度を遅くした条件で再度ピックアップを行う手段では、再びピックアップに失敗する場合がある。また、ピックアップ時には、突き上げピンなどを含む突き上げ治具を粘着テープの裏面に吸着させた状態で突き上げを行うが、粘着テープのエキスパンド量を調整する手段を用いると、粘着テープの張力が強くなりすぎて突き上げ治具が吸着できなくなる場合があり、その場合にはチップを粘着テープから剥離できなくなる不具合が生じる。
また、チップを粘着テープから剥がす際に、粘着テープの裏面に振動子のヘッドを接触させ、所定の周波数および振幅の縦振動を加えることによって、チップを割れや欠けが生じることなく粘着テープから剥離する手段がある。しかしながら、チップの大きさによってはチップと粘着テープとの粘着強度が異なってくることから、振動の周波数および振幅を変更しなければならない場合があり、チップを速やかに粘着テープから剥離できなくなってしまう課題を生じる。また、途中まで剥離が進行した状態でピックアップに失敗した場合において、その途中まで剥離したチップを再びピックアップしようとすると、粘着テープ上でのチップは容易に剥離できる状態となっている可能性が高く、加振し過ぎると、ピックアップ位置精度が低下してしまう虞がある。
また、本発明者らは、ＤＡＦ型のチップを加振によって粘着テープから剥離する場合には、チップと粘着テープとの粘着面の外周に近い領域ほど剥離進行が遅く、中央に近い領域ほど剥離進行が早いことを見出した。そのため、その剥離進行が遅い粘着面の外周に近い領域での剥離進行に合わせて振動を加える必要がある。しかしながら、このような加振によってチップを剥離させる場合には、振動によって発生した熱がチップに加わることになり、剥離が完了した粘着面より中央に近い領域では熱が加わることから、ＤＡＦ製品では接着してしまい、剥離できなくなる場合がある。
本発明に開示された一つの目的は、接着面にボイドを生じさせずにダイボンディングできる技術を提供することにある。
また、本発明に開示された他の目的の一つは、ダイボンディング時に、チップを保持する粘着テープからチップを確実かつ正確に剥離できる技術を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
１．本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
（ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
（ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面を吸着コレットで第１の吸引力で吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
（ｄ）前記（ｃ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで前記第１の吸引力より小さい第２の吸引力で吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
ここで、前記第１の吸引力は、前記第１の半導体チップを前記粘着テープから剥離することのできる吸着力であり、
前記第２の吸引力は、前記第１の吸引力よりも小さく、前記第１の半導体チップを前記吸着コレットから落下させない吸引力である。
２．本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
（ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
（ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
（ｄ）加圧治具を備えた第１のボンディングステージ上に実装基板を配置する工程、
（ｅ）前記（ｃ）工程および前記（ｄ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記半導体チップを前記実装基板の主面上のチップ実装領域上に移送し、前記加圧治具によって前記実装基板の裏面から前記第１の半導体チップ下面中央の仮接着領域に加圧しつつ、前記仮接着領域を前記チップ実装領域に接着する工程、
（ｆ）前記（ｅ）工程後、前記実装基板の前記裏面から前記第１の半導体チップの前記下面の全面に加圧して、前記第１の半導体チップの前記下面を前記チップ実装領域に接着する工程。
３．本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
（ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
（ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
（ｄ）前記（ｃ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
ここで、前記吸着コレットは、前記第１の半導体チップと接するヘッド部と、前記ヘッド部を保持する受け部とを有し、
前記受け部は、前記ヘッド部と接する受け座部において第１の表面が球面加工され、
前記ヘッド部は、前記受け座部と接する第２の表面が前記受け座部の前記第１の表面に合わせて球面加工され、
前記受け部は、前記第１の半導体チップの下面が前記チップ実装領域と平行になるように前記ヘッド部を保持する。
４．本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
（ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
（ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
（ｄ）前記（ｃ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
ここで、前記吸着コレットは、前記第１の半導体チップと接するヘッド部と、前記ヘッド部を保持する第１の受け部と、前記第１の受け部を保持する第２の受け部とを有し、
前記第１の受け部は、前記ヘッド部と接する第１の受け座部において第１の表面が第１の方向に沿った第１の曲率の曲面加工が施され、
前記ヘッド部は、前記第１の受け座部と接する第２の表面が前記第１の受け座部の前記第１の表面に合わせて曲面加工され、
前記第２の受け部は、前記第１の受け部と接する第２の受け座部において第３の表面が前記第１の方向と交差する第２の方向に沿った第２の曲率の曲面加工が施され、
前記第１の受け部および前記第２の受け部は、前記第１の半導体チップの下面が前記チップ実装領域と平行になるように、それぞれ前記ヘッド部および前記第１の受け部を保持する。
５．本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
（ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
（ｃ）前記複数の半導体チップが貼付された前記粘着テープの粘着面に対して水平方向の第１の張力を加えつつ、前記複数の半導体チップのうち前記粘着テープからの剥離対象となる第１の半導体チップを突き上げ治具によって前記粘着テープの裏面から突き上げ、前記第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
（ｄ）前記（ｃ）工程で前記粘着テープからの前記第１の半導体チップの剥離に失敗した場合において、前記突き上げ治具の突き上げ量および突き上げ速度の少なくとも一方を変更した条件下で再び前記（ｃ）工程を行う工程、
（ｅ）前記（ｄ）工程で前記粘着テープからの前記第１の半導体チップの剥離に失敗した場合において、前記第１の張力を減じた条件下で再び前記（ｃ）工程を行う工程、
（ｆ）前記第１の半導体チップが前記粘着テープから剥離した後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
６．本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
（ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
（ｃ）前記複数の半導体チップが貼付された前記粘着テープの粘着面に対して水平方向の第１の張力を加えつつ、前記複数の半導体チップのうち前記粘着テープからの剥離対象となる第１の半導体チップを突き上げ治具によって前記粘着テープの裏面から第１の振幅の縦振動を加えつつ突き上げ、前記第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
（ｄ）前記（ｃ）工程で前記粘着テープからの前記第１の半導体チップの剥離に失敗した場合において、前記第１の振幅を減じた条件下で再び前記（ｃ）工程を行う工程、
（ｅ）前記（ｄ）工程で前記粘着テープからの前記第１の半導体チップの剥離に失敗した場合において、前記第１の張力を減じた条件下で再び前記（ｃ）工程を行う工程、
（ｆ）前記第１の半導体チップが前記粘着テープから剥離した後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
７．本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
（ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
（ｃ）前記複数の半導体チップが貼付された前記粘着テープの粘着面に対して水平方向の第１の張力を加えつつ、前記複数の半導体チップのうち前記粘着テープからの剥離対象となる第１の半導体チップを突き上げ治具によって前記粘着テープの裏面から第１の振幅の縦振動を加えつつ突き上げ、前記第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
（ｄ）前記第１の半導体チップが前記粘着テープから剥離した後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
ここで、前記突き上げ治具は、その内部において前記第１の半導体チップの前記下面の中央に対向する位置に空隙が設けられている。
８．本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
（ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
（ｃ）１枚以上の実装基板を収容し、前記実装基板の出し入れができる開口部を備えた収容治具を用意する工程、
（ｄ）前記収容治具を寸法測定位置に配置し、前記開口部と水平な第３の方向における前記収容治具の第１の幅を測定し、基準値と前記第１の幅との第１の差を求める工程、
（ｅ）前記第１の差だけ前記第３方向での移動距離を補正して前記収容治具を実装基板取り出し位置へ移動する工程、
（ｆ）前記（ｅ）工程後、１枚の前記実装基板を前記収容治具から取り出し、前記収容治具の前記開口部と対向し前記第３の方向と直交する第４の方向に延在する搬送軌道に沿ってチップ実装位置まで搬送する工程、
（ｇ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
（ｈ）前記（ｇ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面を前記チップ実装位置に配置された前記実装基板のチップ実装領域にダイボンディングする工程。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）半導体チップを配線基板等の実装領域に実装する際に、半導体チップの反りおよび傾きを解消して実装を行うので、半導体チップと実装領域との間にボイドが生じてしまうことを防ぐことができる。それにより、半導体チップが実装領域から剥離してしまうことを防ぎ、確実に実装することができる。
（２）ダイシングテープ等の粘着テープに保持されている半導体チップを粘着テープから剥離してピックアップする際にピックアップミスが起こった場合において、突き上げ治具が粘着テープを突き上げる条件および粘着テープの引き伸ばし条件を変更してリトライ動作を行うので、剥離対象の半導体チップを粘着テープから剥離しやすくすることができる。
（３）１枚以上の配線基板を収容したマガジンを寸法のばらつきを考慮して配線基板の取り出し位置まで移送するので、配線基板をマガジンから取り出す際に配線基板が破損してしまうことを防ぐことができる。
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
ウエハとは、半導体素子または集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、エピタキシャル基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
デバイス面もしくは素子形成面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。
コレットとは、ダイシング等によりウエハを個々のチップに分割した後で、１個ずつチップを移送するために使用する吸着保持具をいう。
チップ突き上げとは、ウエハを個々のチップに分割した後、チップを個々に分離吸着して移送する際に、ウエハの裏面に貼付されていた粘着テープ越しにチップを裏面側から針状のピン等で突き上げることをいう。
マガジンとは、チップが実装される実装基板等を供給および収納するための容器をいい、ダイボンディング、ワイヤボンディングおよび樹脂封止等の各工程が行われる装置のローダおよびアンローダに搭載される。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１は、配線基板上にチップを実装する半導体パッケージの製造に適用したものであり、その製造方法を図１〜図３３を用いて工程順に説明する。
まず、図１に示すような単結晶シリコンからなるウエハ１Ｗの主面に集積回路を形成した後、格子状のスクライブライン（分割領域）によって区画された複数のチップ形成領域（チップ領域）１ＣＡのそれぞれに形成された集積回路の電気試験を行い、その良否を判定する。本実施の形態１で使用するウエハ１Ｗのチップ形成領域１ＣＡは、たとえば縦と横の長さが等しい正方形の平面形状を有している。
次に、図２に示すように、ウエハ１Ｗの集積回路形成面（図の下面側）に集積回路保護用のバックグラインドテープ３を貼り付ける。そして、この状態でウエハ１Ｗの裏面（図の上面側）をグラインダで研削し、続いて、この研削によって生じた裏面のダメージ層を、ウエットエッチング、ドライポリッシング、プラズマエッチングなどの方法によって除去することにより、ウエハ１Ｗの厚さを１００μｍ以下、たとえば５０μｍ〜９０μｍ程度まで薄くする。前記ウエットエッチング、ドライポリッシング、プラズマエッチングなどの処理方法は、ウエハの厚さ方向に進行する処理速度が、グラインダによる研削の速度に比べて遅い反面、ウエハ内部に与えるダメージがグラインダによる研削に比較して小さいだけでなく、グラインダによる研削で発生したウエハ内部のダメージ層を除去することができ、ウエハ１Ｗおよびチップが割れにくくなるという効果がある。
次に、バックグラインドテープ３を除去した後、図３に示すように、ウエハ１Ｗの裏面（集積回路形成面の反対側の面）にチップを配線基板へ実装する際の接着剤となるＤＡＦ（図示は省略）を貼付し、さらにそのＤＡＦ上にダイシングテープ（粘着テープ）４を貼り付け、この状態でダイシングテープ４の周辺部をウエハリング５に固定する。ダイシングテープ４に前もってＤＡＦが貼付されているものにウエハ１Ｗを貼り付ける方法を用いることも多い。ダイシングテープ４は、ポリオレフィン（ＰＯ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレンテレフタレート（ＰＥＴ）などからなるテープ基材の表面に粘着剤を塗布して粘着性(tackness)を持たせた円形に裁断したものでＵＶ硬化型粘着剤を使用している場合も多い。
次に、図４に示すように、ダイシングブレード６を使ってウエハ１Ｗをダイシングすることにより、前記複数のチップ形成領域１ＣＡのそれぞれを正方形のチップ１Ｃに分割する。この時、分割されたそれぞれのチップ１Ｃを円形のダイシングテープ４上に残しておく必要があるので、ダイシングテープ４は、その厚さ方向に数十μｍのみ切り込む。なお、ダイシングテープ４としてＵＶ硬化型粘着テープを使用した場合は、以下で説明するチップ１Ｃの剥離工程に先立ってダイシングテープ４に紫外線を照射し、粘着剤の粘着力を低下させておく。
次に、図５（平面図）および図６（断面図）に示すように、ウエハリング５に固定したダイシングテープ４の上方に押さえ板７を配置すると共に、下方にエキスパンドリング８を配置する。そして、図７に示すように、ウエハリング５の上面に押さえ板７を押し付けると同時に、ダイシングテープ４の裏面の周辺部をエキスパンドリング８で上方に押し上げる。このようにすると、ダイシングテープ４（の粘着面）は、その中心部から周辺部に向かう強い張力（第１の張力）を受けるので、水平方向に弛みなく引き伸ばされる。
次に、この状態でエキスパンドリング８を図８に示すチップ剥離装置１００のステージ１０１上に位置決めし、水平に保持する。このステージ１０１の中央には、駆動機構（図示は省略）によって水平方向および上下方向に移動する吸着駒１０２が配置されている。ダイシングテープ４は、その裏面が吸着駒１０２の上面と対向するように保持される。
図９は吸着駒１０２の断面図、図１０は吸着駒１０２の上面近傍の拡大断面図、図１１は吸着駒１０２の上面近傍の拡大斜視図である。
吸着駒１０２の上面の周辺部には、複数の吸引口１０３と、同心円状に形成された複数の溝１０４とが設けられている。溝１０４を設けずに吸引口１０３を全体に多く配置してもかまわない。吸引口１０３および溝１０４のそれぞれの内部は、吸着駒１０２を上昇させてその上面をダイシングテープ４の裏面に接触させる際、吸引機構（図示は省略）によって−９０ｋＰａ〜−６０ｋＰａの吸引力で減圧される。このとき、ダイシングテープ４の裏面が下方に吸引され、吸着駒１０２の上面と密着する。
なお、ダイシングテープ４を下方に吸引する際、上記溝１０４の幅や深さが大きいと、剥離の対象となるチップ１Ｃに隣接するチップ１Ｃの下方のダイシングテープ４が溝１０４に吸引された際、隣接するチップ１Ｃとその下方のダイシングテープ４との界面が溝１０４の上部領域で剥離することがある。特に、比較的粘着力が弱い粘着剤を使用したダイシングテープ４では、このような剥離が生じ易い。このような現象が発生すると、剥離の対象となるチップ（第１の半導体チップ）１Ｃをダイシングテープ４から剥がしている作業中に、隣接するチップ１Ｃがダイシングテープ４から脱落してしまうことがあるので、好ましくない。そこで、このような現象が発生するのを防ぐには、上記溝１０４の幅や深さをできるだけ小さくし、隣接するチップ１Ｃの下方のダイシングテープ４と吸着駒１０２の上面との間にできるだけ隙間が生じないようにすることが有効である。
吸着駒１０２の中心部には、ダイシングテープ４を上方に突き上げる第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃが組み込まれている。直径が最も大きい第１のブロック１１０Ａの内側に、それよりも径の小さい第２のブロック１１０Ｂが配置され、さらにその内側に最も径の小さい第３のブロック１１０Ｃが配置されている。後述するように、３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃは、外側の第１のブロック１１０Ａと中間の第２のブロック１１０Ｂとの間に介在する第１の圧縮コイルばね１１１Ａ、第２の中間のブロック１１０Ｂと内側の第３のブロック１１０Ｃとの間に介在し、上記第１の圧縮コイルばね１１１Ａよりもばね定数の大きい第２の圧縮コイルばね１１１Ｂ、および第３のブロック１１０Ｃに連結され、図示しない駆動機構によって上下動するプッシャ１１２と連動して上下動するようになっている。
上記３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃのうち、最も径の大きい外側の第１のブロック１１０Ａは、剥離の対象となるチップ１よりも一回り（たとえば０．５ｍｍ〜３ｍｍ程度）径の小さいものを使用するとよい。たとえば、チップ１Ｃが正方形である場合には、それよりも一回り小さい正方形とすることが望ましい。また、チップ１Ｃが長方形である場合には、それよりも一回り小さい長方形とすることが望ましい。これにより、第１のブロック１１０Ａの上面の外周となる角部がチップ１Ｃの外縁よりもわずかに内側に位置するようになるので、チップ１Ｃとダイシングテープ４とが剥離する際の起点となる箇所（チップ１Ｃの最外周部）に両者を剥離させる力を集中させることができる。
また、第１のブロック１１０Ａの上面は、ダイシングテープ４との接触面積を確保するために、平坦な面または大きな局率半径を有する面にすることが望ましい。第１のブロック１１０Ａの上面とダイシングテープ４との接触面積が小さい場合は、第１のブロック１１０Ａの上面によって下から支えられるチップ１Ｃの周辺部に大きな曲げ応力が集中するので、チップ１Ｃの周辺部が割れる虞がある。
上記第１のブロック１１０Ａの内側に配置された中間の第２のブロック１１０Ｂは、第１のブロック１１０Ａよりも１ｍｍ〜３ｍｍ程度小さい径を有している。また、この第２のブロック１１０Ｂよりもさらに内側に配置された最も径の小さい第３のブロック１１０Ｃは、中間の第２のブロック１１０Ｂよりもさらに１ｍｍ〜３ｍｍ程度小さい径を有している。本実施の形態１では、加工の容易さなどを考慮して、中間の第２のブロック１１０Ｂおよび内側の第３のブロック１１０Ｃのそれぞれの形状を円柱状にしたが、外側の第１のブロック１１０Ａと同じく四角柱状あるいはそれに近い形状にしてもよい。３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃのそれぞれの上面の高さは、初期状態（第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの非動作時）においては互いに等しく、また吸着駒１０２の上面周辺部の高さとも等しくなっている。
図１０に拡大して示すように、吸着駒１０２の周辺部と外側の第１のブロック１１０Ａとの間、および３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの間には、隙間（Ｓ）が設けられている。これらの隙間（Ｓ）の内部は、図示しない吸引機構によって減圧されるようになっており、吸着駒１０２の上面にダイシングテープ４の裏面が接触すると、ダイシングテープ４が下方に吸引され、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの上面と密着するようになっている。
上記のような吸着駒１０２を備えたチップ剥離装置１００を使ってチップ１Ｃをダイシングテープ４から剥離するには、まず、図１２に示すように、剥離の対象となる１個のチップ１Ｃ（同図の中央部に位置するチップ１Ｃ）の真下に吸着駒１０２の中心部（第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃ）を移動させると共に、このチップ１Ｃの上方に吸着コレット１０５を移動させる。移動機構（図示は省略）に支持された吸着コレット１０５の底面の中央部には、内部が減圧される吸着口１０６が設けられており、剥離の対象となる１個のチップ１Ｃのみを選択的に吸着、保持できるようになっている。
次に、図１３に示すように、吸着駒１０２を上昇させてその上面をダイシングテープ４の裏面に接触させると共に、前述した吸引口１０３、溝１０４および隙間（Ｓ）の内部を減圧する。これにより、剥離の対象となるチップ１Ｃと接触しているダイシングテープ４が第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの上面に密着する。また、このチップ１Ｃに隣接する他のチップ１Ｃと接触しているダイシングテープ４が吸着駒１０２の上面周辺部に密着する。なお、このとき、吸着駒１０２を僅かに（たとえば４００μｍ程度）突き上げると、前述した押さえ板７とエキスパンドリング８によって水平方向の張力が加えられているダイシングテープ４に対して、さらに張力を加えることができるので、吸着駒１０２とダイシングテープ４をより確実に密着させることができる。
また、吸着駒１０２の上昇とほぼ同時に吸着コレット１０５を下降させ、吸着コレット１０５の底面を剥離の対象となるチップ１Ｃの上面に接触させてチップ１Ｃを８０ｋＰａ程度の吸着力で吸着すると共に、チップ１Ｃを下方に軽く押さえ付ける。このように、吸着駒１０２を使ってダイシングテープ４を下方に吸引する際、吸着コレット１０５を使ってチップ１Ｃを上方に吸引すると、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの突き上げによるダイシングテープ４とチップ１Ｃの剥離を促進させることができる。
次に、図１４に示すように、３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを同時に上方に突き上げてダイシングテープ４の裏面に上向きの荷重を加え、チップ１Ｃとダイシングテープ４とを押し上げる。また、この際、チップ１Ｃの裏面を、ダイシングテープ４を介して第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの上面（接触面）で支え、チップ１Ｃにかかる曲げ応力を軽減するとともに、第１のブロック１１０Ａの上面の外周（角部）を、チップ１Ｃの外周よりも内側に配置することにより、チップ１Ｃとダイシングテープ４の剥離起点となっている界面に剥離する応力を集中し、チップ１Ｃの周縁部をダイシングテープ４から効率的に剥離する。このとき、剥離の対象となるチップ１Ｃに隣接する他のチップ１Ｃの下方のダイシングテープ４を下方に吸引し、吸着駒１０２の上面周辺部に密着させておくことにより、チップ１Ｃの周縁部におけるダイシングテープ４の剥離を促進させることができる。図１５は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１Ｃとダイシングテープ４の図示は省略）。
上記第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの突き上げ量（ストローク）は、たとえば０．４ｍｍ程度であるが、剥離に必要な角度によってストロークを変更する場合もある。なお、ダイシングテープ４に塗布されている粘着剤は、製造元や品種によって粘着力に差がある。従って、チップ１Ｃのサイズが同じ場合でも、粘着力の大きい粘着剤を使用している場合には、突き上げ量を増やし、剥離の角度を確保する必要がある。
また、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを上方に突き上げてチップ１Ｃの裏面に荷重を加える際は、チップ１Ｃの最外周部において、チップの外周と直交する方向への曲げ応力を、チップの外周と平行な方向への曲げ応力より小さくすることが望ましい。チップ１Ｃの最外周部は、前述したダイシングブレード６を使ってウエハ１Ｗをダイシングした際に生じた微細なクラックが残留している。そのため、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを上方に突き上げた際にチップ１Ｃの最外周部に、チップ１Ｃの外周と直交する方向に沿った強い曲げ応力が加わると、クラックが成長してチップ１Ｃが割れる虞がある。本実施の形態１では、チップ１Ｃのサイズより一回り小さい上面を有する第１のブロック１１０Ａを使って、チップ１Ｃの最外周部より僅かに内側に均等な荷重を加えるので、上記のような問題を回避しつつ、チップ１Ｃの周縁部全体をダイシングテープ４から均等に剥離することができる。
３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを同時に上方に突き上げるには、図１６に示すように、プッシャ１１２を上方に押し上げることによって、プッシャ１１２に連結された内側の第３のブロック１１０Ｃを押し上げる。これにより、内側の第３のブロックブロック１１０Ｃと中間の第２のブロック１１０Ｂとの間に介在する圧縮コイルばね１１１Ｂのばね力によって中間の第２のブロック１１０Ｂが押し上げられ、さらに外側の第１のブロック１１０Ａと中間の第２のブロック１１０Ｂとの間に介在する圧縮コイルばね１１１Ａのばね力によって外側の第１のブロック１１０Ａが押し上げられるので、３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃが同時に押し上げられる。そして、外側の第１のブロック１１０Ａの一部（図の矢印で示す面）が吸着駒１０２の周辺部と接触することによって、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの上昇が停止する。このとき、剥離の対象となるチップ１Ｃの大部分の領域は、３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの上面によって支えられており、第１のブロック１１０Ａの上面の外周（角部）よりも外側の領域において、チップ１Ｃとダイシングテープ４との界面での剥離が効率的に進行する。
３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを同時に上方に突き上げる際は、ばね力が弱い圧縮コイルばね１１１Ａが収縮しないような弱い力でプッシャ１１２がブロック１１０Ｃを押し上げる。このようにすると、外側の第１のブロック１１０Ａの一部が吸着駒１０２の周辺部と接触した後に、中間の第２のブロック１１０Ｂと内側の第３のブロック１１０Ｃがさらに上方に突き上ることはない。
また、圧縮コイルばね１１１Ａは、少なくともダイシングテープ４の張力に抗して第１のブロック１１０Ａを持ち上げることができる程度のばね力を備えている必要がある。圧縮コイルばね１１１Ａのばね力がダイシングテープ４の張力よりも小さい場合は、プッシャ１１２を押し上げても外側の第１のブロック１１０Ａが持ち上がらないので、外側の第１のブロック１１０Ａの上面によってチップ１Ｃを支えることができなくなる。この場合は、チップ１Ｃとダイシングテープ４との剥離起点に十分な応力を集中させることができないので、剥離速度の低下を招いたり、チップ１に過大な曲げ応力が加わってチップ１Ｃが割れてしまったりする問題を引き起こす可能性がある。
次に、図１７に示すように、中間の第２のブロック１１０Ｂと内側の第３のブロック１１０Ｃとを同時に上方に突き上げてダイシングテープ４を押し上げる。これにより、チップ１Ｃを支える第２のブロック１１０Ｂの上面の外周（角部）の位置が、第１のブロック１１０Ａによって支えられていた状態に比較して、より内側に移るため、チップ１Ｃとダイシングテープ４との剥離が第２のブロック１１０Ｂの上面の外周より外側の領域からチップ１Ｃの中心方向へと進行する。図１８は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１Ｃとダイシングテープ４の図示は省略）。
２個の第２のブロック１１０Ｂおよび内側の第３のブロック１１０Ｃを同時に上方に突き上げるには、図１９に示すように、プッシャ１１２を押し上げることによって、プッシャ１１２に連結された第３のブロック１１０Ｃをさらに押し上げる。このとき、圧縮コイルばね１１１Ｂのばね力によって中間の第２のブロック１１０Ｂが押し上げられるので、２個の第２のブロック１１０Ｂおよび内側の第３のブロック１１０Ｃが同時に押し上げられる。そして、中間の第２のブロック１１０Ｂの一部（図の矢印で示す面）が外側の第１のブロック１１０Ａと接触した時点で第２のブロック１１０Ｂおよび内側の第３のブロック１１０Ｃの上昇が停止する。また、プッシャ１１２が第３のブロック１１０Ｃを押し上げる力は、ばね力が弱い圧縮コイルばね１１１Ａは収縮するが、ばね力が強い圧縮コイルばね１１１Ｂは収縮しない大きさとする。これにより、中間のブロック１１０Ｂの一部が外側の第１のブロック１１０Ａと接触した後、内側の第３のブロック１１０Ｃがさらに上方に突き上ることはない。
２個の第２のブロック１１０Ｂおよび内側の第３のブロック１１０Ｃを上方に突き上げる際には、チップ１Ｃとダイシングテープ４との剥離を促進させるために、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの隙間（Ｓ）の内部を減圧することによって、チップ１Ｃと接触しているダイシングテープ４を下方に吸引する。また、溝１０４の内部を減圧し、吸着駒１０２の上面周辺部に接するダイシングテープ４を吸着駒１０２の上面に密着させる（図１７参照）。
次に、図２０に示すように、内側の第３のブロック１１０Ｃをさらに上方に突き上げてダイシングテープ４の裏面を押し上げ、第３のブロック１１０Ｃの上面でチップ１Ｃの裏面を支える。図２１は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１Ｃとダイシングテープ４の図示は省略）。内側の第３のブロック１１０Ｃを上方に突き上げるには、図２２に示すように、圧縮コイルばね１１１Ｂが収縮するような強い力で第３のブロック１１０Ｃを押し上げる。これにより、ダイシングテープ４と接触している第３のブロック１１０Ｃの上面の外周（角部）よりも外側の領域において、チップ１Ｃとダイシングテープ４との剥離が進行する。
続いて、図２３に示すように、第３のブロック１１０Ｃを下方に引き下げると共に、吸着コレット１０５を上方に引き上げることにより、チップ１Ｃをダイシングテープ４から剥がす作業が完了する。
上記第３のブロック１１０Ｃの上面は、第３のブロック１１０Ｃを上方に突き上げた際、吸着コレット１０５の吸引力だけでチップ１Ｃがダイシングテープ４から剥がれる程度に面積を小さくしておく必要がある。第３のブロック１１０Ｃの上面の面積が大きいと、チップ１Ｃとダイシングテープ４との接触面積が大きくなり、両者の粘着力も大きくなるので、吸着コレット１０５がチップ１Ｃを吸引する力だけではチップ１Ｃをダイシングテープ４から剥がせない。
一方、第３のブロック１１０Ｃの上面の面積を小さくした場合は、第３のブロック１１０Ｃがダイシングテープ４の裏面を押し上げる際、チップ１Ｃの狭い領域（中央部分）に強い荷重が集中的に加わるので、極端な場合にはチップ１Ｃが割れる虞がある。そこで、ブロック１１０ｃを突き上げる際は、突き上げ速度を遅くしたり、第３のブロック１１０Ｃの上面がダイシングテープ４と接触している時間を短くしたり、第３のブロック１１０Ｃの突き上げ量（ストローク）を少なく（たとえば０．２ｍｍ〜０．４ｍｍ程度）したりすることによって、チップ１Ｃの狭い領域に強い荷重が加わらないようにすることが望ましい。
また、吸着コレット１０５の吸引力を大きくする一つの方法として、吸着コレット１０５の引き上げ速度を遅くすることが有効である。チップ１Ｃの一部がダイシングテープ４に密着した状態で吸着コレット１０５を急速に引き上げると、吸着コレット１０５の底面とチップ１Ｃの上面とに隙間が生じ、吸着コレット１０５の内部の真空度が低下するので、チップ１Ｃを吸引する力が低下してしまう。他方、吸着コレット１０５の引き上げ速度を遅くした場合は、チップ１Ｃをダイシングテープ４から剥がすのに要する時間が長くなる。そこで吸着コレット１０５の引き上げ速度を可変にし、引き上げ開始時には引き上げ速度を遅くして吸引力を充分確保し、チップ１Ｃとダイシングテープ４との接触面積がある程度まで小さくなったら引き上げ速度を速くして剥離時間の遅延を防ぐようにするとよい。また、吸着コレット１０５の底面の面積を第３のブロック１１０Ｃの上面の面積より大きくすることも、吸着コレット１０５の吸引力を大きくする有効な方法である。
このように、吸着コレット１０５の吸引力を大きくすることにより、チップ１Ｃとダイシングテープ４との接触面積が比較的大きい場合であっても、吸着コレット１０５の吸引力だけでチップ１Ｃをダイシングテープ４から剥がすことが可能となるので、剥離時間を短縮することができると共に、第３のブロック１１０Ｃの上面の面積を小さくした場合に生じる上記の問題を回避することができる。
また、チップ１Ｃが吸着コレット１０５によって下方に押さえ付けられた状態で第３のブロック１１０Ｃを下方に引き下げると、吸着コレット１０５も下方に移動するために、チップ１Ｃが第３のブロック１１０Ｃに当たって割れる虞がある。従って、第３のブロック１１０Ｃを下方に引き下げる際は、その直前に吸着コレット１０５を引き上げるか、少なくとも吸着コレット１０５が下方に移動しないように、その位置を固定しておくことが望ましい。
前述したようにチップ１Ｃは厚さが１００μｍ程度以下に薄くなっており、特に７５μｍ以下に薄くなっている場合には、吸着コレット１０５によってダイシングテープ４から剥がされた後で吸着コレット１０５の吸引力によって反りやすくなる。ここで、図２４は、吸着コレット１０５を含むボンディングヘッド１０７の要部断面図であり、吸着コレット１０５に設けられた吸着口１０６内へチップ１Ｃが吸引されて反ってしまった状態を示したものである。図２５は、吸着コレット１０５の吸着面（チップ１Ｃと接する面）を示した平面図であり、図２４に示した吸着コレット１０５の断面は、図２５中のＡ−Ａ線に沿った断面に相当する。また、図２６および図２７は、それぞれ吸着面に吸着口１０６以外に溝１０５Ｈが設けられた構造の吸着コレット１０５の断面および平面を示したものである。吸着面にこのような溝１０５Ｈが設けられている場合には、溝１０５Ｈ内へもチップ１Ｃが吸引されて反ってしまうことになる。このように反ったチップ１Ｃを吸着コレット１０５によって配線基板１１上に配置および実装（接着）すると、反った状態のまま配線基板１１に実装され、チップ１Ｃ配線基板１１との間にボイド（気泡）ＫＨが出来上がってしまう場合があり、特に本実施の形態１のようにＤＡＦを接着剤として用いる場合には出来やすくなる。このようなボイドＫＨが出来上がってしまった場合には、チップ１Ｃの実装（接着）不良となり、後の熱を伴う処理（たとえば樹脂封止工程）等でボイドＫＨの膨張等によってチップ１Ｃが配線基板１１から剥離してしまう虞がある。
そこで、本実施の形態１では、吸着コレット１０５の底面に設けられた吸着口１０６につながり、チップ１Ｃを真空吸着するための減圧力を吸着コレット１０５に供給する真空供給ラインを、図２９に示すような２つの系統から形成する。すなわち、チップ１Ｃをダイシングテープ４から剥離し、配線基板１１上の実装位置まで移送する際の吸着力（第１の吸引力）となる真空（−８０ｋＰａ程度）を吸着コレット１０５に供給する配管（第１の真空供給系統）１２１と、チップ１Ｃを配線基板１１上に実装する際の吸着力（第２の吸引力）となる真空を吸着コレット１０５に供給する配管（第２の真空供給系統）１２２とが吸着コレット１０５に接続する構造とするものである。本実施の形態１において、配管１２２から供給される真空の強度は、チップ１Ｃに反りが生じず、かつ吸着コレット１０５からチップ１Ｃを落下させない程度の強度であればよく、−１０ｋＰａ〜０ｋＰａ程度、好ましくは−１ｋＰａ〜０ｋＰａ程度とすることを例示でき、チップ１Ｃの厚さが７５μｍ程度以上であれば好ましくは−５ｋＰａ〜０ｋＰａ程度とすることを例示できる。配管１２１、１２２には、それぞれ電磁弁等のバルブ１２３、１２４が取り付けられ、これらバルブ１２３、１２４の開閉によって吸着コレット１０５に供給する真空（吸着力）の強度を制御することができる。
チップ１Ｃをダイシングテープ４から剥離して配線基板１１上の実装位置まで移送する際には、バルブ１２３を開放し、バルブ１２４を閉じることによって、吸着コレット１０５にチップ１Ｃをダイシングテープ４から剥離し、配線基板１１上の実装位置まで移送する際の吸着力となる真空（−８０ｋＰａ程度）を供給する。それにより、チップ１Ｃに前述の反りが生じるが、チップ１Ｃを配線基板１１上の実装位置まで移送した段階でバルブ１２３を閉じ、バルブ１２４を開放することによって、吸着コレット１０５がチップ１Ｃを吸着する力が弱くなり、チップ１Ｃに生じている反りを解消することができる。このように反りが解消した後にチップ１Ｃを配線基板１１上に実装することにより、前述のボイドＫＨ（図２８参照）の発生を抑制することができる。それにより、チップ１Ｃの実装後において、チップ１Ｃが配線基板１１から剥離してしまうことを防ぐことが可能となる。
また、図３０に示すように、配管１２１から供給される真空の強度を、配管１２２から供給される真空の強度分だけ小さくし、チップ１Ｃをダイシングテープ４から剥離して配線基板１１上の実装位置まで移送する際には、バルブ１２３、１２４の両方を開放し、吸着コレット１０５にチップ１Ｃをダイシングテープ４から剥離し、配線基板１１上の実装位置まで移送する際の吸着力となる真空（−８０ｋＰａ程度）を供給してもよい。チップ１Ｃを配線基板１１上の実装位置まで移送した段階では、バルブ１２３のみを閉じることによって図２９に示した構成と同様の構成となり、チップ１Ｃに生じている反りを解消することができる。
このようにして、ダイシングテープ４から剥離されたチップ１Ｃは、吸着コレット１０５に吸着、保持されて次工程（ペレット付け工程）に搬送される。そして、チップ１Ｃを次工程に搬送した吸着コレット１０５がチップ剥離装置１００に戻ってくると、前記図１２〜図２３に示した手順に従って、次のチップ１Ｃがダイシングテープ４から剥がされる。以後、同様の手順に従ってチップ１Ｃが１個ずつダイシングテープ４から剥がされる。
次に、図３１に示すように、ペレット付け工程に搬送されたチップ１Ｃは、予め裏面に貼付されていたＤＡＦ１０を介して熱圧着によって配線基板（実装基板）１１上の実装位置（チップ実装領域）に実装される。この時、本実施の形態１では、チップ１Ｃに反りが生じていないので、チップ１Ｃと配線基板１１との間にボイドＫＨ（図２８参照）が形成されてしまうことを防ぐことができる。すなわち、チップ１Ｃを配線基板１１に確実に実装（接着）できる。続いて、Ａｕワイヤ１２を介して配線基板１１の電極１３と電気的に接続される。この時、チップ１Ｃと配線基板１１との間にボイドＫＨが生じていると、Ａｕワイヤ１２の接続の際に生じる熱によってボイドＫＨが膨張し、チップ１Ｃが配線基板１１から剥離してしまう虞があるが、本実施の形態１ではボイドＫＨの発生を予め防いでいるので、チップ１Ｃの剥離といった不具合の発生を防ぐことができる。
次に、図３２に示すように、配線基板１１上に実装されたチップ１Ｃの上にＤＡＦ１０などを介して第２のチップ１４が積層され、Ａｕワイヤ１５を介して配線基板１１の電極１６と電気的に接続される。第２のチップ１４は、チップ１Ｃと異なる集積回路が形成されたシリコンチップであり、前述した方法でダイシングテープ４から剥がされた後、ペレット付け工程に搬送されてチップ１Ｃ上の実装位置（チップ実装領域）に積層される。このようにチップを積層した構造を有するパッケージにおいては、パッケージの小型化および薄型化の要求からチップが薄くなるため、チップ１Ｃおよび第２のチップ１４の実装時には、前述した本実施の形態１の方法を適用することによって、チップ１Ｃと配線基板１１との間、および第２のチップ１４とチップ１Ｃとの間において、特に効果的にボイドＫＨ（図２８参照）の発生を防ぐことができる。
その後、配線基板１１をモールド工程に搬送し、図３３に示すように、チップ１Ｃおよび第２のチップ１４をモールド樹脂１７で封止することによって、積層パッケージ１８が完成する。この時、本実施の形態１では、チップ１Ｃと配線基板１１との間、および第２のチップ１４とチップ１Ｃとの間において、ボイドＫＨの発生を予め防いでいるので、封止時の熱によってボイドＫＨが膨張し、チップ１Ｃおよび第２のチップ１４が剥離してしまうといった不具合の発生を防ぐことができる。
なお、本実施の形態では、３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを使ってチップを剥離する方法を説明したが、ブロックの数は３個に限定されるものではなく、剥離の対象となるチップ１Ｃのサイズが大きい場合には、４個以上のブロックを使ってもよい。また、剥離の対象となるチップ１Ｃのサイズが非常に小さい場合には、２個のブロックを使ってもよい。
（実施の形態２）
本実施の形態２は、前記実施の形態１で示した真空供給ライン（図２９および図３０参照）を他の構成としたものである。それ以外の工程および部材の構成は、前記実施の形態と同様である。
図３４は、本実施の形態２における吸着コレット１０５に減圧力を供給する真空供給ラインの説明図である。本実施の形態２においても、真空供給ラインは２つの系統から形成するが、配管１２２から供給するのは真空ではなくエアーとしたものである。配管（第１のエアー供給系統）１２２から供給されるエアーの強度は、真空側（配管１２１）の引き込み流量に対して適度に少なめな流量を供給し、真空圧を制御する。たとえば、配管１２１の真空引き込み流量が約２０Ｌ（リットル）／ｍｉｎであれば、配管１２２から約１９Ｌ（リットル）／ｍｉｎのエアーを供給し真空圧を低下させる。チップ１Ｃをダイシングテープ４から剥離して配線基板１１上の実装位置まで移送する際には、前記実施の形態１と同様に、バルブ１２３を開放し、バルブ１２４を閉じることによって、吸着コレット１０５にチップ１Ｃをダイシングテープ４から剥離し、配線基板１１上の実装位置まで移送する際の吸着力となる真空（−８０ｋＰａ程度）を供給する。次いで、チップ１Ｃを配線基板１１上の実装位置まで移送した段階でバルブ１２３、１２４の両方を開放する。それにより、真空およびエアーの両方が供給され、配管１２１から供給される真空の引き込み流量の方が配管１２２から供給されるエアーの供給流量より強いことから、吸着コレット１０５には吸着力（真空）が供給されることになる。この時、吸着コレット１０５に供給される吸着力（真空）は、チップ１Ｃに反りが生じず、かつ吸着コレット１０５からチップ１Ｃを落下させない程度の強度であり、−１０ｋＰａ〜０ｋＰａ程度、好ましくは−１ｋＰａ〜０ｋＰａ程度となり、チップ１Ｃの厚さが７５μｍ程度以上であれば好ましくは−５ｋＰａ〜０ｋＰａ程度となる。それにより、吸着コレット１０５がチップ１Ｃを吸着する力が弱くなり、チップ１Ｃに生じている反りを解消することができる。その結果、前記実施の形態１と同様に、ボイドＫＨ（図２８参照）の発生を抑制することができ、チップ１Ｃの実装後において、チップ１Ｃが配線基板１１から剥離してしまうことを防ぐことが可能となる。
（実施の形態３）
本実施の形態３は、前記実施の形態１、２で説明したチップ１Ｃのペレット付け工程である熱圧着工程を、チップ１Ｃの一部の領域のみを熱圧着する仮圧着工程と、チップ１Ｃの全面を熱圧着する本圧着工程との２段階に分けて行うものである。第２のチップ１４のペレット付け工程についても同様である。
図３５は上記仮圧着工程で用いるボンディングステージＫＢＳの要部斜視図であり、図３６はボンディングステージＫＢＳ上に配線基板１１およびチップ１Ｃが配置された状態を示す要部斜視図である。
ボンディングステージＫＢＳは、配線基板１１およびチップ１Ｃと対向する面に突起部ＴＫを有している。ここで、図３７は、ボンディングステージ（第１のボンディングステージ）ＫＢＳ上に配置されたチップ１Ｃを拡大して示した平面図であり、図３８は、ボンディングステージＫＢＳ上に配線基板１１およびチップ１Ｃが配置された状況下での突起部（加圧治具）ＴＫ付近を拡大して示した要部平面図である。図３７および図３８に示すように、この突起部ＴＫは、チップ１Ｃの仮圧着工程時に配線基板１１を介してチップ１Ｃの裏面の中央の領域（仮圧着領域）に加圧する。なお、図３７中でハッチングを付して示した領域が突起部ＴＫが加圧している領域である。本実施の形態３において、この突起部ＴＫが加圧している領域は、チップ１Ｃの裏面の１０％〜４０％程度、好ましくは２５％程度となるように、予め突起部ＴＫを形成しておく。それにより、吸着コレット１０５の吸着によってチップ１Ｃに反りが生じていても（図２４参照）、チップ１Ｃの配線基板１１上への実装（接着）後にボイドＫＨ（図２８参照）が生じやすいチップ１Ｃの中央部に集中的に圧力を加えることになり、チップ１Ｃに生じた反りを解消してその中央部が配線基板１１に熱圧着される。すなわち、ボイドＫＨの発生を防ぐことができる。この時、チップ１Ｃ中で荷重が加わる領域は、図３７中でハッチングを付して示した領域となり、チップ１Ｃの全面に比べて小さくなることから、チップ１Ｃの裏面の全面を熱圧着する場合に比べて低い荷重でも単位面積当たりでは十分な荷重を加えることができるので、効果的に熱圧着することができる。
上記のような仮圧着工程の後、チップ１Ｃの裏面全面を配線基板１１に熱圧着する本圧着工程を行う。この本圧着工程時には、上記仮圧着工程によってチップ１Ｃの反りは解消されていることから、チップ１Ｃの裏面全面を確実に配線基板１１に熱圧着することができる。
また、上記のような本実施の形態３のペレット付け工程に、前記実施の形態１、２で説明した吸着コレット１０５におけるチップ１Ｃの吸着力の制御方法を組み合わせることによって、さらに効果的にボイドＫＨの発生を抑制することができる。
（実施の形態４）
図３９は、本実施の形態４で用いるボンディングヘッド１０７の要部断面図である。
図３９に示すように、本実施の形態４のボンディングヘッド１０７は、ペレット付け工程時に前記実施の形態１で説明したチップ１Ｃもしくは第２のチップ１４と接する吸着コレット１０５、吸着コレット１０５を保持するコレットホルダ１０５Ｇ、コレットホルダ１０５Ｇが取り付けられた傾き調整機構（ヘッド部）１０５Ａ、傾き調整機構１０５Ａと接する受け座（受け座部）１０５Ｂ、および受け座１０５Ｂを介してヘッド部を磁力で保持する磁石１０５Ｃ等から形成されている。また、受け座１０５Ｂと磁石１０５Ｃとで傾き調整機構１０５Ａを保持する受け部が形成されている。
たとえば高速工具鋼や合金高速工具鋼等の磁性体金属から形成されている傾き調整機構１０５Ａは、受け座１０５Ｂと接する面が球面加工されている。受け座１０５Ｂも高速工具鋼や合金高速工具鋼等の磁性体金属から形成され、傾き調整機構１０５Ａとの接触面（第１の表面）が傾き調整機構１０５Ａの球面加工面（第２の表面）の形状に合わせて球面加工されている。磁石１０５Ｃは、たとえばネオジム磁石から形成されており、傾き調整機構１０５Ａが球面加工面に沿って動作可能な磁力、たとえば５Ｎ程度の磁力で受け座１０５Ｂを介して傾き調整機構１０５Ａを保持している。すなわち、ペレット付け工程時に傾き調整機構１０５Ａに５Ｎ程度以上の力が加わると、前述の球面加工面に沿って傾き調整機構１０５Ａが動作する。また、前述の傾き調整機構１０５Ａおよび受け座１０５Ｂの球面加工面については、傾き調整機構１０５Ａに５Ｎ程度以上の力が加わった時に傾き調整機構１０５Ａが動作できる曲率で形成されている。
傾き調整機構１０５Ａの球面加工面および受け座１０５Ｂの球面加工面には、ディンプル加工処理を施して複数の窪み（凹部）を形成してもよい。それにより、傾き調整機構１０５Ａと受け座１０５Ｂとの接触面積を低減できるので、両者間の摩擦が低減し、傾き調整機構１０５Ａを動作しやすくすることができる。また、そのディンプル加工処理によって、傾き調整機構１０５Ａの球面加工面および受け座１０５Ｂの球面加工面の表面硬度を向上できるので、両者の耐摩耗性を向上することができる。
チップ１Ｃおよび第２のチップ１４の実装を行う際に、チップ１Ｃおよび第２のチップ１４の裏面と実装領域における実装面とが平行になっていないと、チップ１Ｃおよび第２のチップ１４の熱圧着がその裏面全面で均等でなくなり、前記実施の形態１で説明したようなボイドＫＨ（図２８参照）が発生してしまう虞がある。特に第２のチップ１４を実装する際には、実装面が１層目のチップ１Ｃ上となり、チップ１Ｃが実装された配線基板１１と平行にするのではなく、チップ１Ｃと平行にする必要があり、チップ１Ｃが傾いた状態で実装されている場合には、第２のチップ１４の実装時に両チップ間を平行に保てなくなる。本実施の形態４では、傾き調整機構１０５Ａが荷重によって動作可能となっていることから、チップ１Ｃおよび第２のチップ１４が実装領域に接触した時に、チップ１Ｃおよび第２のチップ１４を介して加わる荷重によってヘッド部１０５Ａが動作し、チップ１Ｃおよび第２のチップ１４の裏面が実装領域における実装面に倣い、その実装面と平行となる。ここで、図４０は、第２のチップ１４をチップ１Ｃ上に実装した際のボンディングヘッド１０７、第２のチップ１４およびチップ１Ｃの要部を拡大して示した断面図である。すなわち、本実施の形態４によれば、前記実施の形態１で説明したようなボイドＫＨを発生させることなくチップ１Ｃおよび第２のチップ１４を実装することができる。
また、チップ１Ｃおよび第２のチップ１４の実装時に、チップ１Ｃおよび第２のチップ１４に加わる荷重に制限がある場合には、たとえば１Ｎ等の小さな磁力で受け座１０５Ｂを介して傾き調整機構１０５Ａを保持する磁石１０５Ｃを選択し、その磁力に合わせて傾き調整機構１０５Ａが動作できるように傾き調整機構１０５Ａおよび受け座１０５Ｂの球面加工面の曲率を設定することで対応することができる。
また、上記のような本実施の形態４のボンディングヘッド１０７に対して、前記実施の形態１、２で説明した吸着コレット１０５におけるチップ１Ｃの吸着力の制御方法を組み合わせたり、前記実施の形態３で説明したチップ１Ｃのペレット付け工程を仮圧着工程および本圧着工程の２段階に分けて行う方法を組み合わせたりすることによって、さらに効果的にボイドＫＨの発生を抑制することができる。
（実施の形態５）
図４１は本実施の形態５のボンディングヘッド１０７を傾き調整機構１０５Ａ側から示した平面図であり、図４２は図４１中のＸ−Ｘ線に沿ったボンディングヘッド１０７の断面を示した要部断面図であり、図４３は図４１中のＹ−Ｙ線に沿ったボンディングヘッド１０７の断面を示した要部断面図であり、図４２および図４３では吸着コレット１０５に吸着および保持されたチップ１Ｃもしくは第２のチップ１４も図示している。Ｘ−Ｘ線は、Ｙ−Ｙ線と直行するものである。
図４２および図４３に示すように、本実施の形態５のボンディングヘッド１０７は、傾き調整機構１０５Ａ、受け座（第１の受け座部）１０５Ｂ、磁石（第１の磁石）１０５Ｃ、傾き調整機構（第１の磁性体部）１０５Ｄ、受け座（第２の受け座部）１０５Ｅおよび磁石（第２の磁石）１０５Ｆ等から形成されている。また、受け座１０５Ｂと磁石１０５Ｃと傾き調整機構１０５Ｄとで傾き調整機構１０５Ａを保持する第１の受け部が形成され、受け座１０５Ｅと磁石１０５Ｆとで第１の受け部を保持する第２の受け部が形成されている。
傾き調整機構１０５Ａは、前記実施の形態４で説明した傾き調整機構１０５Ａ（図３９参照）と同様に高速工具鋼や合金高速工具鋼等の磁性体金属から形成され、ペレット付け工程時に前記実施の形態１で説明したチップ１Ｃもしくは第２のチップ１４と接する。また、傾き調整機構１０５Ａの受け座１０５Ｂと接する面（第２の表面）は、Ｘ−Ｘ断面（第１の方向）で第１の曲率の曲線となる曲面加工が施されている。受け座１０５Ｂは、前記実施の形態４で説明した受け座１０５Ｂと同様に、傾き調整機構１０５Ａと接し、たとえば高速工具鋼や合金高速工具鋼等の磁性体金属（第１の磁性体材料）から形成され、傾き調整機構１０５Ａとの接触面（第１の表面）が傾き調整機構１０５Ａの曲面加工面の形状に合わせて曲面加工されている。磁石１０５Ｃは、前記実施の形態４で説明した磁石１０５Ｃと同様に、たとえばネオジム磁石から形成されており、傾き調整機構１０５Ａが曲面加工面に沿って動作可能な磁力、たとえば５Ｎ程度の磁力（第１の磁力）で受け座１０５Ｂを介して傾き調整機構１０５Ａを保持している。傾き調整機構１０５Ｄは、高速工具鋼や合金高速工具鋼等の磁性体金属から形成され、磁石１０５Ｃ上に配置されて磁石１０５Ｃと接し、受け座１０５Ｅと接する面がＹ−Ｙ断面（第２の方向）で第２の曲率の曲線となる曲面加工が施されている。受け座１０５Ｅは、受け座１０５Ｂと同様に、たとえば高速工具鋼や合金高速工具鋼等の磁性体金属（第２の磁性体材料）から形成され、傾き調整機構１０５Ｄと接し、傾き調整機構１０５Ｄとの接触面（第３の表面）が傾き調整機構１０５Ｄの曲面加工面の形状に合わせて曲面加工されている。磁石１０５Ｆは、磁石１０５Ｃと同様に、たとえばネオジム磁石から形成されており、傾き調整機構１０５Ｄが曲面加工面に沿って動作可能な磁力、たとえば５Ｎ程度の磁力（第２の磁力）で受け座１０５Ｅを介して傾き調整機構１０５Ｄを保持している。ペレット付け工程時において、傾き調整機構１０５Ａおよび傾き調整機構１０５Ｄは、５Ｎ程度以上の力が加わると、それぞれの曲面加工面に沿って動作する。また、傾き調整機構１０５Ａ、受け座１０５Ｂ、傾き調整機構１０５Ｄおよび受け座１０５Ｅの曲面加工面については、傾き調整機構１０５Ａおよび傾き調整機構１０５Ｄに５Ｎ程度以上の力が加わった時に、傾き調整機構１０５Ａおよび傾き調整機構１０５Ｄが動作できる曲率で形成されている。
傾き調整機構１０５Ａの曲面加工面、受け座１０５Ｂの曲面加工面、傾き調整機構１０５Ｄの曲面加工面および受け座１０５Ｅの曲面加工面には、ディンプル加工処理を施して複数の窪み（凹部）を形成してもよい。それにより、傾き調整機構１０５Ａと受け座１０５Ｂとの接触面積および傾き調整機構１０５Ｄと受け座１０５Ｅとの接触面積を低減できるので、それぞれの接触面での摩擦が低減し、傾き調整機構１０５Ａを動作しやすくすることができる。また、そのディンプル加工処理によって、傾き調整機構１０５Ａの曲面加工面、受け座１０５Ｂの曲面加工面、傾き調整機構１０５Ｄの曲面加工面および受け座１０５Ｅの曲面加工面の表面硬度を向上できるので、それぞれの耐摩耗性を向上することができる。
その他の部材の構成は、前記実施の形態４と同様である。
本実施の形態５においては、傾き調整機構１０５Ａおよび傾き調整機構１０５Ｄは、荷重によってそれぞれ図４１に示したＸ−Ｘ線方向およびＹ−Ｙ線方向に動作可能となっている。そのため、チップ１Ｃおよび第２のチップ１４が実装領域に接触した時に、チップ１Ｃおよび第２のチップ１４を介して加わる荷重によって傾き調整機構１０５Ａおよび傾き調整機構１０５Ｄが動作し、チップ１Ｃおよび第２のチップ１４の裏面が実装領域における実装面に倣い、その実装面と平行となる。すなわち、本実施の形態５によれば、前記実施の形態１で説明したようなボイドＫＨ（図２８参照）を発生させることなくチップ１Ｃおよび第２のチップ１４を実装することができる。
また、チップ１Ｃおよび第２のチップ１４の実装時に、チップ１Ｃおよび第２のチップ１４に加わる荷重に制限がある場合には、たとえば１Ｎ等の小さな磁力で受け座１０５Ｂを介して傾き調整機構１０５Ａを保持する磁石１０５Ｃ、およびを１Ｎ等の小さな磁力で受け座１０５Ｅを介して傾き調整機構１０５Ｄを保持する磁石１０５Ｆ選択する。そして、その磁力に合わせて傾き調整機構１０５Ａおよび傾き調整機構１０５Ｄが動作できるように傾き調整機構１０５Ａの曲面加工面、受け座１０５Ｂの曲面加工面、傾き調整機構１０５Ｄの曲面加工面および受け座１０５Ｅの曲面加工面の曲率を設定することで対応することができる。
また、上記のような本実施の形態５のボンディングヘッド１０７に対して、前記実施の形態１、２で説明した吸着コレット１０５におけるチップ１Ｃの吸着力の制御方法を組み合わせたり、前記実施の形態３で説明したチップ１Ｃのペレット付け工程を仮圧着工程および本圧着工程の２段階に分けて行う方法を組み合わせたりすることによって、さらに効果的にボイドＫＨの発生を抑制することができる。
上記のような本実施の形態５によっても、前記実施の形態４と同様の効果を得ることができる。
（実施の形態６）
前記実施の形態１では、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃ（以降、これら第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを合わせて多段式突き上げ治具と記す）によってダイシングテープ４を裏面から突き上げ、吸着コレット１０５によってチップ１Ｃをダイシングテープから剥離する手段について説明した。本実施の形態６では、このような多段式突き上げ治具以外に、図４４に示すような複数の突き上げピン（突き上げ治具）１３１、もしくは図４５に示すような所定の周波数および波長の縦振動をダイシングテープ４に加えるホーン（突き上げ治具）１３２を用いてもよい。なお、図示は省略したが、複数の突き上げピン１３１およびホーン１３２共に、前記実施の形態１で示した吸着駒１０２（図９〜図１１参照）と同様の吸着駒に収納されており、吸着駒がダイシングテープ４を吸着した状況下でダイシングテープ４の突き上げを行う。
前記実施の形態１で説明した多段式突き上げ治具は、たとえばチップ１Ｃの一辺が１００μｍ程度以上である場合には、秒速１ｍｍ〜秒速１００ｍｍ程度の速度で、合計で０．６ｍｍ〜１．５ｍｍ程度、好ましくは１．２ｍｍ程度ダイシングテープ４を突き上げる。また、たとえばチップ１Ｃの一辺が１００μｍ程度未満である場合には、秒速１ｍｍ〜秒速１００ｍｍ程度、好ましくは秒速３０ｍｍ程度の速度で、合計で０．６ｍｍ〜１．５ｍｍ程度、好ましくは１．２ｍｍ程度ダイシングテープ４を突き上げる。
図４４に示すような複数の突き上げピン１３１は、たとえばチップ１Ｃの一辺が１００μｍ程度以上である場合には、秒速１ｍｍ〜秒速３０ｍｍ程度の速度で、０．０５ｍｍ〜０．６ｍｍ程度、好ましくは０．３ｍｍ程度ダイシングテープ４を突き上げる。また、たとえばチップ１Ｃの一辺が１００μｍ程度未満である場合には、秒速１ｍｍ〜秒速３０ｍｍ程度、好ましくは秒速５ｍｍ程度の速度で、０．０５ｍｍ〜０．６ｍｍ程度、好ましくは０．３ｍｍ程度ダイシングテープ４を突き上げる。複数の突き上げピン１３１は、ダイシングテープ４の突き上げ時に摺動することによって、剥離対象のチップ１Ｃをダイシングテープ４から剥離しやすくする。
図４５に示すようなホーン１３２は、たとえばチップ１Ｃの一辺が１００μｍ程度以上である場合には、秒速１ｍｍ〜秒速１００ｍｍ程度の速度で、合計で０．０５ｍｍ〜０．６ｍｍ程度、好ましくは０．３ｍｍ程度ダイシングテープ４を突き上げる。また、たとえばチップ１Ｃの一辺が１００μｍ程度未満である場合には、秒速１ｍｍ〜秒速１００ｍｍ程度、好ましくは秒速２０ｍｍ程度の速度で、５０μｍ〜６００μｍ程度、好ましくは３００μｍ程度ダイシングテープ４を突き上げる。ホーン１３２は、ダイシングテープ４の突き上げ時に、たとえば周波数が１ｋＨｚ〜１００ｋＨｚ程度で振幅（第１の振幅）が１μｍ〜５０μｍ程度、好ましくは１０μｍ〜２０μｍ程度の縦振動（超音波）をダイシングテープ４に加えることによって、剥離対象のチップ１Ｃをダイシングテープ４から剥離しやすくする。
チップ１Ｃをダイシングテープ４から剥離する際に、チップ１Ｃのダイシングテープ４からの剥離に失敗する場合（以降、チップ１Ｃのピックアップミスと記す）がある。本実施の形態６は、このようなチップ１Ｃのピックアップミスが起こった際の対策を行うものである。図４６は、ダイシングテープからのチップ１Ｃのピックアップミスが起こった場合の対処方法を、多段式突き上げ治具、突き上げピン１３１を用いた場合、およびホーン１３２を用いた場合のそれぞれについて示すフローチャートである。
前記実施の形態１で説明した多段式突き上げ治具を用いた場合には、まず、吸着コレット１０５が剥離対象のチップ１Ｃのダイシングテープ４からの剥離動作（ピックアップ動作）を行う（工程Ｐ１）。ここで、剥離対象のチップ１Ｃのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行う（工程Ｐ２）。この同じ動作条件でのピックアップ動作（以降、リトライ動作と記す）でも複数回（たとえば３回）連続してピックアップミスが起こった場合には、多段式突き上げ治具の突き上げ速度を秒速３０ｍｍ程度から秒速１０ｍｍ程度に下げてリトライ動作を行う（工程Ｐ３）。ここで、剥離対象のチップ１Ｃのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよい。このような条件下でピックアップミスが起こった場合には、多段式突き上げ治具の突き上げ速度を秒速１０ｍｍ程度から秒速５０ｍｍ程度に下げてリトライ動作を行う（工程Ｐ４）。ここで、剥離対象のチップ１Ｃのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよい。このような条件下でピックアップミスが起こった場合には、ダイシングテープ４の引き伸ばし量を１ｍｍ程度減らした条件下でリトライ動作を行う（工程Ｐ５）。このようにダイシングテープ４の引き伸ばし量を減らすことにより、ダイシングテープ４の張力が低下し、前述の吸着駒によるダイシングテープ４の吸着効率を向上することができる。それにより、多段式突き上げ治具がダイシングテープ４を突き上げても、吸着駒によるダイシングテープ４の吸着を維持することができるので、剥離対象のチップ１Ｃをダイシングテープ４から剥離しやすくすることができる。このような条件下で再びピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよく、さらにピックアップミスが起こった場合には、前述の工程Ｐ２〜Ｐ４に従って再びピックアップ動作を行ってもよい。チップ１Ｃのピックアップに成功したら（工程Ｐ６）、チップ１Ｃを実装位置まで搬送し（工程Ｐ７）、前記実施の形態１〜５で説明した方法を用いてチップ１Ｃを実装し（工程Ｐ８）、さらに樹脂封止して本実施の形態６の半導体装置を製造する。
図４４に示した複数の突き上げピン１３１を用いた場合には、まず、吸着コレット１０５が剥離対象のチップ１Ｃのダイシングテープ４からの剥離動作（ピックアップ動作）を行う（工程Ｐ９）。ここで、剥離対象のチップ１Ｃのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行う（工程Ｐ１０）。この同じ動作条件でのピックアップ動作（以降、リトライ動作と記す）でも複数回（たとえば３回）連続してピックアップミスが起こった場合には、複数の突き上げピン１３１がダイシングテープ４を摺動する時間を０．０５秒（５０ｍｓｅｃ）程度増加した条件下でリトライ動作を行う（工程Ｐ１１）。ここで、剥離対象のチップ１Ｃのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよい。このような条件下でピックアップミスが起こった場合には、複数の突き上げピン１３１の突き上げ量を５０μｍ程度増加した条件下でリトライ動作を行う（工程Ｐ１２）。ここで、剥離対象のチップ１Ｃのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよい。このような条件下でピックアップミスが起こった場合には、前述の多段式突き上げ治具を用いた場合と同様に、ダイシングテープ４の引き伸ばし量を１ｍｍ程度減らした条件下でリトライ動作を行う（工程Ｐ５）。このようにダイシングテープ４の引き伸ばし量を減らすことにより、ダイシングテープ４の張力が低下し、前述の吸着駒によるダイシングテープ４の吸着効率を向上することができる。それにより、複数の突き上げピン１３１がダイシングテープ４を突き上げても、吸着駒によるダイシングテープ４の吸着を維持することができるので、剥離対象のチップ１Ｃをダイシングテープ４から剥離しやすくすることができる。このような条件下で再びピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよく、さらにピックアップミスが起こった場合には、前述の工程Ｐ１０〜Ｐ１２に従って再びピックアップ動作を行ってもよい。その後の工程は、前述の多段式突き上げ治具を用いた場合と同様である。
図４５に示したホーン１３２を用いた場合には、まず、吸着コレット１０５が剥離対象のチップ１Ｃのダイシングテープ４からの剥離動作（ピックアップ動作）を行う（工程Ｐ１３）。このような条件下でピックアップミスが起こった場合には、ホーン１３２がダイシングテープに加える縦振動（超音波）の振幅を５０％以下に減らした条件下でリトライ動作を行う（工程Ｐ１４）。このような条件下でピックアップミスが起こった場合には、前述の多段式突き上げ治具を用いた場合および複数の突き上げピン１３１を用いた場合と同様に、ダイシングテープ４の引き伸ばし量を１ｍｍ程度減らした条件下でリトライ動作を行う（工程Ｐ５）。このようにダイシングテープ４の引き伸ばし量を減らすことにより、ダイシングテープ４の張力が低下し、前述の吸着駒によるダイシングテープ４の吸着効率を向上することができる。それにより、ホーン１３２がダイシングテープ４を突き上げても、吸着駒によるダイシングテープ４の吸着を維持することができるので、剥離対象のチップ１Ｃをダイシングテープ４から剥離しやすくすることができる。このような条件下で再びピックアップミスが起こった場合には、前述の工程Ｐ１４に従って再びピックアップ動作を行ってもよい。その後の工程は、前述の多段式突き上げ治具を用いた場合と同様である。
（実施の形態７）
前記実施の形態６において示したホーン１３２を用いて剥離対象のチップ１Ｃをダイシングテープ４から剥離する場合（図４５参照）には、吸着コレット１０５がピックアップミスを起こした際に、チップ１Ｃの剥離が途中まで進行している場合がある。そのような場合には、チップ１Ｃとダイシングテープ４との粘着力が当初の状態から変わっており、ホーン１３２が同じ突き上げ条件で突き上げると、過剰加振となって剥離対象のチップ１Ｃがダイシングテープ４上で移動してしまい、吸着コレット１０５が吸着している位置の精度が低下してしまう虞がある。また、チップ１Ｃの厚さが薄くなると、ホーン１３２から加わる縦振動（超音波）が同じ条件でも抗接強度が異なってくることから、剥離が途中までしか進まずにピックアップミスを起こす場合がある。本実施の形態７は、このようなホーン１３２を用いた場合のチップ１Ｃのピックアップミスを対策するものである。
たとえば、前記実施の形態６で説明したホーン１３２を用いた場合の縦振動（超音波）の条件（周波数が１ｋＨｚ〜１００ｋＨｚ程度で振幅が１μｍ〜５０μｍ程度、好ましくは１０μｍ〜２０μｍ程度）でピックアップミスが起こった場合には、前記実施の形態６で図４６を用いて説明した工程Ｐ１４に沿ってリトライ動作を行う。このリトライ動作時には、ホーン１３２から加振される振幅を所定量、たとえば５μｍ程度まで減らした条件下でリトライ動作を行う。それにより、剥離対象のチップ１Ｃへの過剰加振を防ぎ、そのチップ１Ｃがダイシングテープ４上で移動してしまうことを防止できるので、正確な位置精度で吸着コレット１０５がチップ１Ｃを吸着することが可能となる。また、予めリトライ動作を前提としてある場合には、最初のピックアップ動作（工程Ｐ１３）時にホーン１３２から加振される振幅を小さく設定しておくことにより、最初のピックアップ動作時に剥離対象のチップ１Ｃへ過剰加振となってしまうことを防ぐことができる。
また、上記のようにホーン１３２から加振される振幅を減らす代わりに、ホーン１３２の突き上げ量を所定量、たとえば１００μｍ程度まで減らした条件下でリトライ動作（工程Ｐ１４）を行う（図４７参照）。それにより、突き上げ速度が変わらずに突き上げ量のみ変わったことになるので、チップ１Ｃへの加振時間を減らすことができる。加振時間を減らすことにより、剥離対象のチップ１Ｃへの過剰加振を防ぐことができるので、そのチップ１Ｃがダイシングテープ４上で移動してしまうことを防止し、正確な位置精度で吸着コレット１０５がチップ１Ｃを吸着することが可能となる。また、上記のホーン１３２から加振される振幅を減らす手段を用いた場合と同様に、予めリトライ動作を前提としてある場合には、最初のピックアップ動作（工程Ｐ１３）時にホーン１３２から加振される振幅を小さく設定しておくことにより、最初のピックアップ動作時に剥離対象のチップ１Ｃへ過剰加振となってしまうことを防ぐことができる。
チップ１Ｃのピックアップ工程（工程Ｐ６）およびそれ以降の工程Ｐ７、Ｐ８は、前記実施の形態６で説明した工程Ｐ６〜Ｐ８と同様である。
（実施の形態８）
本実施の形態８は、ホーン１３２を用いた場合のチップ１Ｃの反り（変形）を対策するものである。
図４８は、本実施の形態８のホーン１３２の要部断面図であり、図４９は、ホーン１３２をダイシングテープ４と接する先端部側から見た平面図であり、図５０は、ホーン１３２の先端部とダイシングテープ４からの剥離対象のチップ１Ｃとの大きさを比較した平面図である。
本発明者らが行った実験によれば、ホーン１３２を用いた縦振動（超音波）加振によってチップ１Ｃをダイシングテープ４（図４５参照）から剥離する場合には、相対的にチップ１Ｃの中央部ほど剥離進行が早く、チップ１Ｃの周辺部ほど剥離進行が遅かった。そのような場合には、振動により発生した熱がチップ１Ｃに加わり、ＤＡＦ製品の場合には、その熱によってチップ１Ｃの剥離が進行した中央部で接着してしまい剥離できなくなる不具合が懸念される。そこで、本実施の形態８では、図４８〜図５０に示すように、ホーン１３２の先端に横穴（空隙）１３２Ｈを設ける。本実施の形態８においては、ホーン１３２の先端部が平面で一辺の長さＷ１が９ｍｍの矩形である場合に、横穴１３２Ｈは平面でホーン１３２の側面中央に設け、その径Ｒ１は１ｍｍ〜３ｍｍ程度とすることを例示できる。また、平面でホーン１３２の先端部の外周からチップ１Ｃの外周までの距離Ｌ１は、１ｍｍ〜２ｍｍ程度となるようにする。このような横穴１３２Ｈを設けることにより、平面で横穴１３２Ｈと対応するホーン１３２の先端部には、チップ１Ｃのピックアップ動作時に縦振動（超音波）が伝達し難くなる。それにより、チップ１Ｃの周辺部での剥離を促進し、中央部での発熱を抑制して貼り付きを防ぐことができる。縦振動（超音波）加振によってチップ１Ｃの中央部のみで剥離できなかった場合でも、チップ１Ｃとダイシングテープ４との接着領域は小さくなるので、吸着コレット１０５（図４５参照）による吸引で剥離することができる。
また、ピックアップミスが起こった場合でも、前記実施の形態６、７で説明した工程Ｐ１３〜Ｐ１４（図４６および図４７参照）に沿ってリトライ動作を実施することができる。
チップ１Ｃのピックアップ工程およびそれ以降の工程は、前記実施の形態６で説明した工程Ｐ６〜Ｐ８と同様である。
（実施の形態９）
本実施の形態９も前記実施の形態８と同様に、ホーン１３２を用いた場合のチップ１Ｃの反り（変形）を対策するものである。
図５１は、本実施の形態９のホーン１３２の要部断面図であり、図５２は、ホーン１３２をダイシングテープ４と接する先端部側から見た平面図であり、図５３は、ホーン１３２の先端部とダイシングテープ４からの剥離対象のチップ１Ｃとの大きさを比較した平面図である。
図５１〜図５３に示すように、本実施の形態９では、ホーン１３２を先端部材（第１の部材）１３２Ｔと下部部材（第２の部材）１３２Ｂとから形成する。また、先端部材１３２Ｔおよび下部部材１３２Ｂは、平面でそれらの間の中央となる領域に空隙１３２Ｓが形成されるように、先端部材１３２Ｔが断面Ｔ字型となって下部部材１３２Ｂに差し込まれる形状となっている。本実施の形態９において、空隙１３２Ｓは平面矩形であり、先端部材１３２Ｔが平面で一辺の長さＷ１が９ｍｍの矩形である場合に、空隙１３２Ｓの径（一辺の長さ）Ｒ１は１ｍｍ〜３ｍｍ程度とすることを例示できる。また、平面でホーン１３２の先端部の外周からチップ１Ｃの外周までの距離Ｌ１は、１ｍｍ〜２ｍｍ程度となるようにする。このような空隙１３２Ｓが形成されるような先端部材１３２Ｔおよび下部部材１３２Ｂとからホーン１３２を形成することにより、前記実施の形態８において横穴１３２Ｈを設けた場合と同様に、平面で空隙１３２Ｓと対応するホーン１３２の先端部には、チップ１Ｃのピックアップ動作時に縦振動（超音波）が伝達し難くなる。それにより、前記実施の形態８と同様に、チップ１Ｃの周辺部での剥離を促進し、中央部での剥離進行を抑制して反りを防ぐことができる。
また、空隙１３２Ｓは、径Ｒ１が１ｍｍ〜３ｍｍ程度の平面円形（図示は省略）であってもよい。
このような本実施の形態９によっても前記実施の形態８と同様の効果を得ることができる。
（実施の形態１０）
前記実施の形態１で図示した配線基板１１（たとえば図３１〜図３３参照）は、複数枚がまとめて所定のマガジンに収容された状態でチップ１Ｃおよび第２のチップ１４の実装工程、Ａｕワイヤ１５の接続工程およびモールド樹脂１７による封止工程等の各工程の実施場所へ搬送される。配線基板１１は、このマガジンに収容された状態で熱処理（たとえばモールド樹脂１７（図３３参照）により封止後のベーク処理）が施されることもあり、マガジンは、熱処理時の熱によって変形してしまい、マガジンの寸法にばらつきが生じてしまうこともある。マガジンから配線基板１１を取り出す際には、マガジンの寸法を基準にして配線基板１１の取り出し位置を決定することから、このような寸法にばらつきの生じたマガジンを再び利用すると、配線基板１１の取り出し位置にずれが生じてしまい、配線基板１１をマガジンから取り出す際に配線基板１１が他の部材と衝突し、配線基板１１を破損してしまう虞がある。特に、配線基板１１に複数のチップ１Ｃおよび第２のチップ１４が実装されている場合には、１枚の配線基板１１が破損してしまうことによって実装されているすべてのチップ１Ｃおよび第２のチップ１４についても無駄にしてしまう虞がある。本実施の形態１０は、このような配線基板１１のマガジンからの取り出し時における破損を対策するものである。
図５４および図５５は、本実施の形態１０における配線基板１１をマガジン（収容治具）１５１から取り出して搬送レール（搬送軌道）１５０へ供給する配線基板供給機構のそれぞれ上面図および側面図であり、図５６は、マガジン１５１の側面図である。
図５４および図５５に示すように、上記配線基板供給機構は、マガジン１５１を保持して図５５の紙面の上下方向（以降、Ｚ方向と記す）で昇降動作および図５４の紙面の左右方向で平行移動を行うマガジン移送治具１５２、押さえ治具１５３とリニアガイド１５４と駆動機構１５５とからなる寸法測定治具、データ記憶機構１５６、ステージ１５７、ステージ１５７上にてマガジン１５１を抑えて配置位置を固定する固定治具１５８、天板１５９、およびマガジン移送治具１５２に保持されたマガジン１５１を上から押さえて固定する固定治具１６０等から形成される。
寸法測定治具を形成する押さえ治具１５３と駆動機構１５５とは、連結部材１６１によって連結され、連結部材１６１は、リニアガイド１５４に沿って図５４の紙面の左右方向で平行移動が可能な構造となっている。すなわち、押さえ治具１５３は、駆動機構１５５の動作に連動してリニアガイド１５４に沿って図５４の紙面の左右方向で平行移動するものである。また、駆動機構１５５およびリニアガイド１５４は、設置位置が固定された天板１５９に固定されている。ステージ１５７についても、設置位置は固定されている。
データ記憶機構１５６は、駆動機構１５５の動作量に対応する押さえ治具１５３の移動量を記録するものであり、後述するマガジン移送治具１５２によるマガジン１５１の保持位置の微調整は、データ記憶機構１５６に記録された押さえ治具１５３の移動量を基づいて行う。
図５６に示すように、マガジン１５１は、内部に複数段で配線基板１１を収容できる構造を有しており、搬送レール１５０へ配線基板１１が供給される位置までマガジン移送治具１５２によって移送された時に、搬送レール１５０と対向して配線基板１１が取り出される開口部を有している。
図５７は、マガジン１５１の寸法を測定し、マガジン１５１の寸法のばらつき分を考慮してマガジン１５１を配線基板１１の供給位置まで移動するまでの工程を示したフローチャートである。また、図５８、図６０、図６４、図６７、図６９、図７１および図７３は、図５７に示したフローチャートの工程の詳細を説明する上記寸法測定治具の上面図であり、図５９、図６１、図６２、図６３、図６５、図６６、図６８、図７０、図７２、図７４、図７５、図７６および図７７は、図５７に示したフローチャートの工程の詳細を説明する上記寸法測定治具の側面図である。これら図５７〜図７７を用いて、マガジン１５１の寸法のばらつきの測定工程、およびそのばらつきを考慮してマガジン１５１を配線基板１１の供給位置まで移動する工程について説明する。
まず、図５８および図５９に示すように、ステージ１５７上に配線基板１１（図示は省略）を収容したマガジン１５１を供給する（工程Ｐ２１）。この時、そのマガジン１５１から背板１６２までの距離がマガジン１５１の幅（図５８および図５９の紙面で左右方向に対応）より大きい場合には、後の工程で固定治具１５８がマガジン１５１を押さえた時に、マガジン１５１が倒れてしまう虞があることから、マガジン１５１から背板１６２までの距離がマガジン１５１の幅以下となるようにマガジン１５１をステージ１５７上に配置する。次いで、駆動機構１５５を駆動し、マガジン移送治具１５３の背板１６２まで押さえ治具１５３を動作させる。それにより、ステージ１５７上にマガジン１５１が供給された時点での、図５８および図５９の紙面の左右方向（以降、Ｙ方向（第３の方向）と記す）における背板１６２の配置されている座標（以降、第１のＹ座標と記す）を得ることができ、この第１のＹ座標は、データ記憶機構１５６に記録される。
次に、図６０および図６１に示すように、駆動機構１５５を駆動して押さえ治具１５３を元の位置へ戻した後、固定治具１５８によってマガジン１５１をマガジン移送治具１５２の背板１６２に押し付ける。続いて、図６２に示すように、マガジン移送治具１５２の下部保持治具１６３がマガジン１５１の底部と接する位置までマガジン移送治具１５２を上昇させる。続いて、図６３に示すように、さらにマガジン移送治具１５２を上昇させることによってマガジン１５１を上昇させ、下部保持治具１６３と固定治具１６０とでマガジン１５１を挟むことによってマガジン１５１を固定する（工程Ｐ２２）。
次に、図６４および図６５に示すように、下部保持治具１６３と固定治具１６０とでマガジン１５１を挟んだ状態で、マガジン移送治具１５２および固定治具１６０をＹ方向での原点位置へ移動させる。この原点位置は、予め設定されているマガジン１５１から配線基板１１を搬送レール１５０へ供給するための基準となる位置であり、原点位置における背板１６２のＹ方向での座標（以降、第２のＹ座標と記す）は予めデータ記憶機構１５６に記録されている。なお、マガジン１５１の開口部は、図６４の紙面でＹ方向と直行し、搬送レール１５０が延在するＸ方向（第４の方向）に向かって開口している。続いて、図６６に示すように、配線基板１１をマガジン１５１から搬送レール１５０へ供給できる高さ（寸法測定位置）までマガジン移送治具１５２を上昇させる（工程Ｐ２３）。
次に、図６７および図６８に示すように、駆動機構１５５を駆動し、マガジン移送治具１５２によって保持されたマガジン１５１の側面に押さえ治具１５３を押し付ける（工程Ｐ２４）。それにより、そのマガジン１５１の側面のＹ方向での座標（以降、第３のＹ座標と記す）を得ることができる。
続いて、前述の第１のＹ座標および第２のＹ座標から、第１のＹ座標から第２のＹ座標までのマガジン移送治具１５２の第１のＹ方向移動量を求める。ここで、本実施の形態１０では、第１のＹ座標、第２のＹ座標および第３のＹ座標を設定した際に、図５８〜図６８の紙面の右へ行くほど座標が大きくなるようにＹ座標を設定している場合には、前記第１のＹ方向移動量は正の数値となり、図５８〜図６８の紙面の右へ行くほど座標が小さくなるようにＹ座標を設定している場合には、前記第１のＹ方向移動量は負の数値となる。次いで、これら第１のＹ座標、第３のＹ座標および第１のＹ方向移動量から、マガジン１５１の幅（第１の幅）を求める。すなわち、第１のＹ座標＋第１のＹ方向移動量−第３のＹ座標から求められる数値の絶対値がマガジン１５１の幅となる（工程Ｐ２５）。次いで、図６９および図７０に示すように、駆動機構１５５を駆動して押さえ治具１５３を元の位置へ戻す。
次に、図７１および図７２に示すように、Ｙ方向でマガジン１５１の中心と搬送レール１５１の中心とが揃うようにマガジン移送治具１５２および固定治具１６０を移動させる。この時の移動量（第１の差）は、予めデータ記憶機構１５６に記録されているＹ方向での搬送レール１５１の中心座標、前述の工程で求めたマガジン１５１の幅および移動前の背板１６２の座標（第２のＹ座標）から求めることができる。また、移動後の背板１６２のＹ方向での座標を第４のＹ座標としてデータ記憶機構１５６に記録する。
ここまでの工程で、配線基板１１をマガジン１５１から搬送レール１５０へ供給できる位置（実装基板取り出し位置）までマガジン１５１を移送することができるが、ここまでの工程中にマガジン移送治具１５２によって保持されたマガジン１５１が傾いてしまっている虞がある。その場合には、配線基板１１のマガジン１５１からの取り出し位置と搬送レール１５０の設置位置とで微小な位置ずれが生じている虞がある。そこで本実施の形態１０では、この微小な位置ずれを修正するために、図７３および図７４に示すように、まず駆動機構１５５を駆動し、マガジン移送治具１５２によって保持されたマガジン１５１の側面に押さえ治具１５３を押し付ける。続いて、図７５に示すように、固定治具１６０を緩め、押さえ治具１５３のからの押圧によってマガジン１５１の傾きを修正する。この時、マガジン１５１が傾いていなかった場合には、マガジン１５１の姿勢に変化はない。
次に、図７６に示すように、固定治具１６０を締めてマガジン１５１を固定する。続いて、駆動機構１５５を駆動し、マガジン移送治具１５２によって保持されたマガジン１５１の側面に押さえ治具１５３を押し付ける。それにより、傾きが修正されたマガジン１５１の側面のＹ方向での座標（以降、第５のＹ座標と記す）を得ることができる。ここで、図７６において、Ｃ１で示す一点差線は、搬送レール１５０のＹ方向での中心位置であり、Ｃ２で示す一点差線は、傾きが修正されたマガジン１５１のＹ方向での中心位置である。
続いて、前述の第１のＹ座標および第４のＹ座標から、第１のＹ座標から第４のＹ座標までのマガジン移送治具１５２の第２のＹ方向移動量を求める。次いで、これら第１のＹ座標、第５のＹ座標および第２のＹ方向移動量から、傾き修正後のマガジン１５１の幅を求める（工程Ｐ２５）。すなわち、第１のＹ座標＋第２のＹ方向移動量−第５のＹ座標から求められる数値の絶対値が傾き修正後のマガジン１５１の幅となる。次いで、予めデータ記憶機構１５６に記録されているＹ方向での搬送レール１５１の中心座標、傾き修正後のマガジン１５１の幅および背板１６２の座標（第４のＹ座標）から、搬送レール１５０のＹ方向での中心位置と傾き修正後のマガジン１５１のＹ方向での中心位置とを一致させるためのマガジン移送治具１５２および固定治具１６０の修正移動量を求める（工程Ｐ２６）。次いで、駆動機構１５５を駆動して押さえ治具１５３を元の位置へ戻す。
次に、図７７に示すように、上記修正移動量に基づいてマガジン移送治具１５２および固定治具１６０を移動させる（工程Ｐ２７）。それにより、配線基板１１をマガジン１５１から搬送レール１５０へ位置精度良く確実に供給できる位置までマガジン１５１を移送することができる。すなわち、本実施の形態１０によれば、配線基板１１を破損させることなくマガジン１５１から搬送レール１５０へ供給することが可能となる。
配線基板１１は、マガジン１５１から取り出された後、たとえば搬送レール１５０に従ってチップ１Ｃの実装が行われる位置（チップ実装位置）まで搬送された後、前記実施の形態１〜９で説明した配線基板１１上へのチップ１Ｃもしくは第２のチップ１４の実装工程（第１の工程）が実施され後に再び元のマガジン１５１もしくは他のマガジン１５１へ収容される。配線基板１１がマガジン１５１から取り出される時点でチップ１Ｃおよび第２のチップ１４の実装工程が完了している場合には、前記実施の形態１〜９で説明したＡｕワイヤ１５の接続工程（第１の工程）、またはモールド樹脂１７による封止工程（第１の工程）等が実施された後に再び元のマガジン１５１もしくは他のマガジン１５１へ収容される。また、配線基板１１がマガジン１５１から取り出される時点でモールド樹脂１７による封止工程が完了している場合には、配線基板１１を切断して半導体パッケージを形成する工程が実施される場合もある。
（実施の形態１１）
本実施の形態１１は、前記実施の形態１０で説明した搬送レール１５０のＹ方向での中心位置と傾き修正後のマガジン１５１のＹ方向での中心位置とを一致させるためのマガジン移送治具１５２および固定治具１６０の移動を、マガジン１５１から配線基板１１を１枚取り出すごとに実施するものである。
マガジン１５１の幅は、複数枚の配線基板１１が収容されている各段毎にばらつきがある。図７８は、その複数枚の配線基板１１が収容されている各段毎にマガジン１５１の寸法を測定し、各段毎のマガジン１５１の幅のばらつき分を考慮してマガジン１５１を配線基板１１の供給位置まで移動するまでの工程を示したフローチャートである。
まず、１枚の配線基板（第１の実装基板）１１がマガジン１５１から搬送レール１５０へ供給されるか、もしくは搬送レール１５０からマガジン１５１へ戻ってくる（工程Ｐ２８）。次いで、次段の配線基板（第２の実装基板）１１をマガジン１５１から搬送レール１５０へ供給できる高さまでマガジン移送治具１５２を上昇もしくは下降させる（工程Ｐ２９）。
次に、駆動機構１５５を駆動し、マガジン移送治具１５２によって保持されたマガジン１５１の側面に押さえ治具１５３を押し付ける。それにより、次段の配線基板１１の搬送レール１５０への供給位置（以降、次段供給位置と記す）おいて、マガジン１５１の側面のＹ方向での座標（以降、第６のＹ座標と記す）を得ることができる。
続いて、前記実施の形態１０で説明した第１のＹ座標、第２のＹ方向移動量および第６のＹ座標から、次段供給位置（第１の収容位置）おけるマガジン１５１の幅（第２の幅）を求める（工程Ｐ３０）。すなわち、第１のＹ座標＋第２のＹ方向移動量−第６のＹ座標から求められる数値の絶対値が、次段供給位置おけるマガジン１５１の幅となる。次いで、予めデータ記憶機構１５６に記録されているＹ方向での搬送レール１５１の中心座標、次段供給位置おけるマガジン１５１の幅および背板１６２の座標（第４のＹ座標）から、搬送レール１５０のＹ方向での中心位置と次段供給位置おけるマガジン１５１のＹ方向での中心位置とを一致させるためのマガジン移送治具１５２および固定治具１６０の移動量（第２の差）を求める（工程Ｐ３１）。次いで、駆動機構１５５を駆動して押さえ治具１５３を元の位置へ戻す。
次に、工程Ｐ３１で求めたマガジン移送治具１５２および固定治具１６０の移動量に基づいてマガジン移送治具１５２および固定治具１６０を移動させる（工程Ｐ３２）。それにより、次段の配線基板１１をマガジン１５１から搬送レール１５０へ位置精度良く確実に供給できる位置までマガジン１５１を移送することができる。このような工程Ｐ２８〜Ｐ３２をマガジン１５１から配線基板１１を１枚取り出すごとに実施することにより、マガジン１５１に収容されている各段の配線基板１１を破損させることなくマガジン１５１から搬送レール１５０へ供給することが可能となる。
上記のような本実施の形態１１によっても、前記実施の形態１０と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば、前記実施の形態では、チップを配線基板上に実装する場合について説明したが、チップを銅等の金属フレームに実装してもよい。
本発明の半導体装置の製造方法は、粘着テープに貼り付けた半導体ウエハをダイシングして複数の半導体チップに分割した後、それぞれの半導体チップを粘着テープから剥離し、配線基板等の実装領域に実装する工程を有する半導体装置の製造工程に広く適用することができる。
本発明の実施の形態１である半導体装置の製造に用いる半導体チップの斜視図である。 半導体ウエハの研削工程を示す側面図である。 半導体ウエハにダイシングテープを貼り付ける工程を示す側面図である。 半導体ウエハのダイシング工程を示す側面図である。 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す平面図である。 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す断面図である。 ダイシングテープおよびウエハリングを押さえ板とエキスパンドリングとで挟むことによってダイシングテープの張力を与えた状態を示す断面図である。 ダイシングテープを貼り付けた半導体チップの剥離方法を説明するチップ剥離装置の要部断面図である。 チップ剥離装置の吸着駒を示す断面図である。 吸着駒の上面近傍の拡大断面図である。 吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 吸着コレットに吸着された半導体チップの反りを説明する要部断面図である。 図２４に示した吸着コレットの吸着面を示す平面図である。 吸着コレットに吸着された半導体チップの反りを説明する要部断面図である。 図２６に示した吸着コレットの吸着面を示す平面図である。 半導体チップと配線基板との間に形成されたボイドを説明する要部断面図である。 吸着コレットに減圧力を供給する真空供給ラインの一例を示す説明図である。 吸着コレットに減圧力を供給する真空供給ラインの一例を示す説明図である。 半導体チップのペレット付け工程を示す配線基板の断面図である。 半導体チップの積層およびワイヤボンディング工程を示す配線基板の断面図である。 半導体チップの樹脂封止工程を示す配線基板の断面図である。 本発明の実施の形態２である半導体装置の製造に用いる吸着コレットに減圧力を供給する真空供給ラインの一例を示す説明図である。 本発明の実施の形態３である半導体装置の製造工程中における半導体チップの仮圧着工程で用いるボンディングステージの要部斜視図である。 図３５に示したボンディングステージ上に配線基板および半導体チップを配置した状態を示す要部斜視図である。 図３５に示したボンディングステージ上に配置されたチップを拡大して示した平面図である。 図３５に示したボンディングステージ上に配線基板およびチップが配置された状況下でのボンディングステージが備える突起付近を拡大して示した要部断面図である。 本発明の実施の形態４である半導体装置の製造に用いる吸着コレットの構造を説明する要部断面図である。 本発明の実施の形態４である半導体装置の製造に用いる吸着コレットの構造を説明する要部断面図である。 本発明の実施の形態５である半導体装置の製造に用いる吸着コレットの構造を説明する平面図である。 本発明の実施の形態５である半導体装置の製造に用いる吸着コレットの構造を説明する要部断面図である。 本発明の実施の形態５である半導体装置の製造に用いる吸着コレットの構造を説明する要部断面図である。 突き上げピンを用いた場合の半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 超音波を発するホーンを用いた場合の半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 本発明の実施の形態６である半導体装置の製造工程において、ダイシングテープからのチップのピックアップミスが起こった場合の対処方法を示すフローチャートである。 本発明の実施の形態７である半導体装置の製造工程において、ダイシングテープからのチップのピックアップミスが起こった場合の対処方法を示す要部フローチャートである。 本発明の実施の形態８である半導体装置の製造に用いるホーンの要部断面図である。 図４８に示したホーンの先端部を示す平面図である。 図４８および図４９に示したホーンの先端部と剥離対象のチップとの大きさを比較した平面図である。 本発明の実施の形態９である半導体装置の製造に用いるホーンの要部断面図である。 図５１に示したホーンの先端部を示す平面図である。 図５１および図５２に示したホーンの先端部と剥離対象のチップとの大きさを比較した平面図である。 本発明の実施の形態１０である半導体装置の製造に用いるマガジンの寸法測定治具の上面図である。 本発明の実施の形態１０である半導体装置の製造に用いるマガジンの寸法測定治具の側面図である。 本発明の実施の形態１０である半導体装置の製造に用いるマガジンの側面図である。 本発明の実施の形態１０である半導体装置の製造に用いるマガジンの寸法を測定し、マガジンの寸法のばらつき分を考慮してマガジンを配線基板の取り出し位置まで移動するまでの工程を示したフローチャートである。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 図５７に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。 本発明の実施の形態１１である半導体装置の製造に用いるマガジンの寸法を測定し、マガジンの寸法のばらつき分を考慮してマガジンを配線基板の取り出し位置まで移動するまでの工程を示したフローチャートである。
符号の説明
１Ｃ チップ
１ＣＡ チップ形成領域（チップ領域）
１Ｗ ウエハ
３ バックグラインドテープ
４ ダイシングテープ（粘着テープ）
５ ウエハリング
６ ダイシングブレード
７ 押さえ板
８ エキスパンドリング
１０ ＤＡＦ
１１ 配線基板（実装基板、第１の実装基板、第２の実装基板）
１２ Ａｕワイヤ
１３ 電極
１４ 第２のチップ
１５ Ａｕワイヤ
１６ 電極
１７ モールド樹脂
１８ 積層パッケージ
１００ チップ剥離装置
１０１ ステージ
１０２ 吸着駒
１０３ 吸引口
１０４ 溝
１０５ 吸着コレット
１０５Ａ 傾き調整機構（ヘッド部）
１０５Ｂ 受け座（第１の受け座部）
１０５Ｃ 磁石（第１の磁石）
１０５Ｄ 傾き調整機構（第１の磁性体部）
１０５Ｅ 受け座（第２の受け座部）
１０５Ｆ 磁石（第２の磁石）
１０５Ｇ コレットホルダ
１０５Ｈ 溝
１０６ 吸着口
１０７ ボンディングヘッド
１１０Ａ 第１のブロック
１１０Ｂ 第２のブロック
１１０Ｃ 第３のブロック
１１１Ａ 第１の圧縮コイルばね
１１１Ｂ 第２の圧縮コイルばね
１１２ プッシャ
１２１ 配管（第１の真空供給系統）
１２２ 配管（第２の真空供給系統、第１のエアー供給系統）
１２３、１２４ バルブ
１３１ 突き上げピン（突き上げ治具）
１３２ ホーン（突き上げ治具）
１３２Ｂ 下部部材（第２の部材）
１３２Ｈ 横穴（空隙）
１３２Ｓ 空隙
１３２Ｔ 先端部材（第１の部材）
１５０ 搬送レール（搬送軌道）
１５１ マガジン（収容治具）
１５２ マガジン移送治具
１５３ 押さえ治具
１５４ リニアガイド
１５５ 駆動機構
１５６ データ記憶機構
１５７ ステージ
１５８ 固定治具
１５９ 天板
１６０ 固定治具
１６１ 連結部材
１６２ 背板
１６３ 下部保持治具
ＫＢＳ ボンディングステージ（第１のボンディングステージ）
ＫＨ ボイド（気泡）
Ｐ１〜Ｐ１５ 工程
Ｐ２１〜Ｐ３２ 工程
ＴＫ 突起部（加圧治具）

Claims (37)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
    （ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
    （ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面を吸着コレットで第１の吸引力で吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
    （ｄ）前記（ｃ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで前記第１の吸引力より小さい第２の吸引力で吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
    ここで、前記第１の吸引力は、前記第１の半導体チップを前記粘着テープから剥離することのできる吸着力であり、
    前記第２の吸引力は、前記第１の吸引力よりも小さく、前記第１の半導体チップを前記吸着コレットから落下させない吸引力である。
  2. 請求項１記載の半導体装置の製造方法において、
    前記吸着コレットは、前記第１の吸引力を供給する第１の真空供給系統および前記第２の吸引力を供給する第２の真空供給系統と接続され、
    前記（ｃ）工程では、前記第１の真空供給系統を開放し、前記第２の真空供給系統を閉じることで前記吸着コレットに前記第１の吸着力を供給し、
    前記（ｄ）工程では、前記第１の真空供給系統を閉じ、前記第２の真空供給系統を開放することで前記吸着コレットに前記第２の吸着力を供給する。
  3. 請求項１記載の半導体装置の製造方法において、
    前記吸着コレットは、前記第１の吸引力および前記第２の吸引力を供給する第１の真空供給系統および第１のエアー供給系統と接続され、
    前記（ｃ）工程では、前記第１の真空供給系統を開放し、前記第１のエアー供給系統を閉じることで前記吸着コレットに前記第１の吸着力を供給し、
    前記（ｄ）工程では、前記第１の真空供給系統および前記第１のエアー供給系統を開放することで前記吸着コレットに前記第２の吸着力を供給する。
  4. 請求項１記載の半導体装置の製造方法において、
    前記第１の半導体チップの厚さは、１００μｍ以下である。
  5. 請求項４記載の半導体装置の製造方法において、
    前記第２の吸引力は、１０ｋＰａ以下である。
  6. 請求項４記載の半導体装置の製造方法において、
    前記チップ実装領域は、実装基板の主面または前記実装基板の前記主面に実装された他の半導体チップ上に配置されている。
  7. 以下の工程を含む半導体装置の製造方法：
    （ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
    （ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
    （ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
    （ｄ）加圧治具を備えた第１のボンディングステージ上に実装基板を配置する工程、
    （ｅ）前記（ｃ）工程および前記（ｄ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記半導体チップを前記実装基板の主面上のチップ実装領域上に移送し、前記加圧治具によって前記実装基板の裏面から前記第１の半導体チップの下面の中央の仮接着領域に加圧しつつ、前記仮接着領域を前記チップ実装領域に接着する工程、
    （ｆ）前記（ｅ）工程後、前記実装基板の前記裏面から前記第１の半導体チップの前記下面の全面に加圧して、前記第１の半導体チップの前記下面を前記チップ実装領域に接着する工程。
  8. 請求項７記載の半導体装置の製造方法において、
    前記仮接着領域の面積は、前記第１の半導体チップの下面の面積の２５％以下である。
  9. 請求項７記載の半導体装置の製造方法において、
    前記（ｃ）工程において、前記吸着コレットは、前記第１の半導体チップを前記粘着テープから剥離することのできる第１の吸引力で前記第１の半導体チップを吸着および保持し、
    前記（ｅ）工程において、前記吸着コレットは、前記第１の吸引力よりも小さく、前記第１の半導体チップを前記吸着コレットから落下させない第２の吸引力で前記第１の半導体チップを吸着および保持する。
  10. 請求項７記載の半導体装置の製造方法において、
    前記第１の半導体チップの厚さは、１００μｍ以下である。
  11. 以下の工程を含む半導体装置の製造方法：
    （ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
    （ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
    （ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
    （ｄ）前記（ｃ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
    ここで、前記吸着コレットは、前記第１の半導体チップと接するヘッド部と、前記ヘッド部を保持する受け部とを有し、
    前記受け部は、前記ヘッド部と接する受け座部において第１の表面が球面加工され、
    前記ヘッド部は、前記受け座部と接する第２の表面が前記受け座部の前記第１の表面に合わせて球面加工され、
    前記受け部は、前記第１の半導体チップの下面が前記チップ実装領域と平行になるように前記ヘッド部を保持する。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記受け部は、磁性体材料から形成され、
    前記ヘッドは、前記受け部を介して磁石による磁力で保持される。
  13. 請求項１１記載の半導体装置の製造方法において、
    前記第１の表面には、複数の凹部が形成されている。
  14. 請求項１１記載の半導体装置の製造方法において、
    前記（ｃ）工程において、前記吸着コレットは、前記第１の半導体チップを前記粘着テープから剥離することのできる第１の吸引力で前記第１の半導体チップを吸着および保持し、
    前記（ｄ）工程において、前記吸着コレットは、前記第１の吸引力よりも小さく、前記第１の半導体チップを前記吸着コレットから落下させない第２の吸引力で前記第１の半導体チップを吸着および保持する。
  15. 請求項１１記載の半導体装置の製造方法において、
    前記（ｄ）工程前に、加圧治具を備えた第１のボンディングステージ上に実装基板を配置する工程を含み、
    前記チップ実装領域は、前記実装基板の主面上に配置され、
    前記（ｄ）工程は、さらに、
    （ｄ１）前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記半導体チップを前記チップ実装領域上に移送し、前記加圧治具によって前記実装基板の裏面から前記第１の半導体チップの前記下面の中央の仮接着領域に加圧しつつ、前記仮接着領域を前記チップ実装領域に接着する工程、
    （ｄ２）前記（ｄ１）工程後、前記実装基板の前記裏面から前記第１の半導体チップの前記下面の全面に加圧して、前記第１の半導体チップの前記下面を前記チップ実装領域に接着する工程、
    を含む。
  16. 請求項１１記載の半導体装置の製造方法において、
    前記チップ実装領域は、実装基板の主面に実装された他の半導体チップ上に配置されている。
  17. 以下の工程を含む半導体装置の製造方法：
    （ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
    （ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
    （ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
    （ｄ）前記（ｃ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
    ここで、前記吸着コレットは、前記第１の半導体チップと接するヘッド部と、前記ヘッド部を保持する第１の受け部と、前記第１の受け部を保持する第２の受け部とを有し、
    前記第１の受け部は、前記ヘッド部と接する第１の受け座部において第１の表面が第１の方向に沿った第１の曲率の曲面加工が施され、
    前記ヘッド部は、前記第１の受け座部と接する第２の表面が前記第１の受け座部の前記第１の表面に合わせて曲面加工され、
    前記第２の受け部は、前記第１の受け部と接する第２の受け座部において第３の表面が前記第１の方向と交差する第２の方向に沿った第２の曲率の曲面加工が施され、
    前記第１の受け部および前記第２の受け部は、前記第１の半導体チップの下面が前記チップ実装領域と平行になるように、それぞれ前記ヘッド部および前記第１の受け部を保持する。
  18. 請求項１７記載の半導体装置の製造方法において、
    前記第１の受け座部および前記第２の受け座部は、それぞれ第１の磁性体材料および第２の磁性体材料から形成され、
    前記第１の受け部は、さらに前記第２の受け座部と接する第１の磁性体部、および前記第１の受け座部と前記第１の磁性体部との間に配置され前記第１の受け座部を介して第１の磁力で前記ヘッド部を保持する第１の磁石を有し、
    前記第２の受け部は、さらに前記第２の受け座部を介して第２の磁力で前記第１の受け部を保持する第２の磁石を有する。
  19. 請求項１７記載の半導体装置の製造方法において、
    前記第１の表面および前記第２の表面には、複数の凹部が形成されている。
  20. 請求項１７記載の半導体装置の製造方法において、
    前記（ｃ）工程において、前記吸着コレットは、前記第１の半導体チップを前記粘着テープから剥離することのできる第１の吸引力で前記第１の半導体チップを吸着および保持し、
    前記（ｄ）工程において、前記吸着コレットは、前記第１の吸引力よりも小さく、前記第１の半導体チップを前記吸着コレットから落下させない第２の吸引力で前記第１の半導体チップを吸着および保持する。
  21. 請求項１７記載の半導体装置の製造方法において、
    前記（ｄ）工程前に、加圧治具を備えた第１のボンディングステージ上に実装基板を配置する工程を含み、
    前記チップ実装領域は、前記実装基板の主面上に配置され、
    前記（ｄ）工程は、さらに、
    （ｄ１）前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記半導体チップを前記チップ実装領域上に移送し、前記加圧治具によって前記実装基板の裏面から前記第１の半導体チップの前記下面の中央の仮接着領域に加圧しつつ、前記仮接着領域を前記チップ実装領域に接着する工程、
    （ｄ２）前記（ｄ１）工程後、前記実装基板の前記裏面から前記第１の半導体チップの前記下面の全面に加圧して、前記第１の半導体チップの前記下面を前記チップ実装領域に接着する工程、
    を含む。
  22. 請求項１７記載の半導体装置の製造方法において、
    前記チップ実装領域は、実装基板の主面に実装された他の半導体チップ上に配置されている。
  23. 以下の工程を含む半導体装置の製造方法：
    （ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
    （ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
    （ｃ）前記複数の半導体チップが貼付された前記粘着テープの粘着面に対して水平方向の第１の張力を加えつつ、前記複数の半導体チップのうち前記粘着テープからの剥離対象となる第１の半導体チップを突き上げ治具によって前記粘着テープの裏面から突き上げ、前記第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
    （ｄ）前記（ｃ）工程で前記粘着テープからの前記第１の半導体チップの剥離に失敗した場合において、前記突き上げ治具の突き上げ量および突き上げ速度の少なくとも一方を変更した条件下で再び前記（ｃ）工程を行う工程、
    （ｅ）前記（ｄ）工程で前記粘着テープからの前記第１の半導体チップの剥離に失敗した場合において、前記第１の張力を減じた条件下で再び前記（ｃ）工程を行う工程、
    （ｆ）前記第１の半導体チップが前記粘着テープから剥離した後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
  24. 請求項２３記載の半導体装置の製造方法において、
    前記（ｄ）工程は、前記（ｃ）工程における前記粘着テープからの前記第１の半導体チップの剥離が複数回連続して失敗した場合に実施する。
  25. 請求項２４記載の半導体装置の製造方法において、
    前記（ｅ）工程は、前記（ｄ）工程の条件下で前記粘着テープからの前記第１の半導体チップの剥離が複数回連続して失敗した場合に実施する。
  26. 請求項２３記載の半導体装置の製造方法において、
    前記（ｃ）工程において、前記突き上げ治具は、前記第１の半導体チップおよびその下部の前記粘着テープに第１の振幅の縦振動を加える。
  27. 請求項２６記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記突き上げ治具の前記突き上げ量および前記突き上げ速度の少なくとも一方を小さくする。
  28. 以下の工程を含む半導体装置の製造方法：
    （ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
    （ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
    （ｃ）前記複数の半導体チップが貼付された前記粘着テープの粘着面に対して水平方向の第１の張力を加えつつ、前記複数の半導体チップのうち前記粘着テープからの剥離対象となる第１の半導体チップを突き上げ治具によって前記粘着テープの裏面から第１の振幅の縦振動を加えつつ突き上げ、前記第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
    （ｄ）前記（ｃ）工程で前記粘着テープからの前記第１の半導体チップの剥離に失敗した場合において、前記第１の振幅を減じた条件下で再び前記（ｃ）工程を行う工程、
    （ｅ）前記（ｄ）工程で前記粘着テープからの前記第１の半導体チップの剥離に失敗した場合において、前記第１の張力を減じた条件下で再び前記（ｃ）工程を行う工程、
    （ｆ）前記第１の半導体チップが前記粘着テープから剥離した後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
  29. 請求項２８記載の半導体装置の製造方法において、
    前記（ｄ）工程は、前記（ｃ）工程における前記粘着テープからの前記第１の半導体チップの剥離が複数回連続して失敗した場合に実施する。
  30. 請求項２９記載の半導体装置の製造方法において、
    前記（ｅ）工程は、前記（ｄ）工程の条件下で前記粘着テープからの前記第１の半導体チップの剥離が複数回連続して失敗した場合に実施する。
  31. 以下の工程を含む半導体装置の製造方法：
    （ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
    （ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
    （ｃ）前記複数の半導体チップが貼付された前記粘着テープの粘着面に対して水平方向の第１の張力を加えつつ、前記複数の半導体チップのうち前記粘着テープからの剥離対象となる第１の半導体チップを突き上げ治具によって前記粘着テープの裏面から第１の振幅の縦振動を加えつつ突き上げ、前記第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
    （ｄ）前記第１の半導体チップが前記粘着テープから剥離した後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
    ここで、前記突き上げ治具は、その内部において前記第１の半導体チップの前記下面の中央に対向する位置に空隙が設けられている。
  32. 請求項３１記載の半導体装置の製造方法において、
    前記空隙は、第１の半導体チップの前記下面と水平な方向で前記突き上げ治具を貫通するように設けられている。
  33. 請求項３１記載の半導体装置の製造方法において、
    前記突き上げ治具は、前記（ｃ）工程時に前記粘着テープの裏面と接する第１の部材と、前記第１の部材以外の第２の部材とから形成され、
    前記空隙は、前記第１の部材と前記第２の部材との間に設けられている。
  34. 以下の工程を含む半導体装置の製造方法：
    （ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
    （ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
    （ｃ）１枚以上の実装基板を収容し、前記実装基板の出し入れができる開口部を備えた収容治具を用意する工程、
    （ｄ）前記収容治具を寸法測定位置に配置し、前記開口部と水平な第３の方向における前記収容治具の第１の幅を測定し、基準値と前記第１の幅との第１の差を求める工程、
    （ｅ）前記第１の差だけ前記第３方向での移動距離を補正して前記収容治具を実装基板取り出し位置へ移動する工程、
    （ｆ）前記（ｅ）工程後、１枚の前記実装基板を前記収容治具から取り出し、前記収容治具の前記開口部と対向し前記第３の方向と直交する第４の方向に延在する搬送軌道に沿ってチップ実装位置まで搬送する工程、
    （ｇ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
    （ｈ）前記（ｇ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面を前記チップ実装位置に配置された前記実装基板のチップ実装領域にダイボンディングする工程。
  35. 請求項３４記載の半導体装置の製造方法において、
    前記（ｈ）工程後において、ワイヤボンディング、樹脂封止および実装基板切断のうちの選択された１つ以上の第１の工程を含み、
    前記１枚以上の実装基板は、前記第１の工程へは前記収容治具に収容されて搬送され、
    前記第１の工程では、前記（ｄ）〜（ｆ）工程に従って前記実装基板が前記収容治具から取り出され、搬送される。
  36. 請求項３４記載の半導体装置の製造方法において、
    前記収容治具には、複数枚の前記実装基板が前記第３の方向および前記第４の方向と直行する第５の方向に沿って複数段で収容され、
    前記（ｆ）工程は、さらに、
    （ｆ１）前記複数枚の実装基板のうちの第１の実装基板を前記（ｄ）〜（ｆ）工程に従って前記収容治具から取り出した後、前記複数枚の実装基板のうちの第２の実装基板が前記第５の方向で前記搬送軌道と揃う位置まで前記収容治具を移動し、前記第２の実装基板が収容されている第１の収容位置での前記第３の方向における前記収容治具の第２の幅を測定し、前記基準値と前記第２の幅との第２の差を求める工程、
    （ｆ２）前記収容治具を前記第２の差だけ前記第３の方向に沿って移動した後に、前記第２の実装基板を前記収容治具から取り出し、前記搬送軌道に沿って前記チップ実装位置まで搬送する工程、
    を含む。
  37. 請求項３６記載の半導体装置の製造方法において、
    前記（ｈ）工程後において、ワイヤボンディング、樹脂封止および実装基板切断のうちの選択された１つ以上の第１の工程を含み、
    前記１枚以上の実装基板は、前記第１の工程へは前記収容治具に収容されて搬送され、
    前記第１の工程では、前記（ｄ）〜（ｆ）工程に従って前記実装基板が前記収容治具から取り出され、搬送される。
JP2006143277A 2006-05-23 2006-05-23 半導体装置の製造方法 Active JP5054933B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006143277A JP5054933B2 (ja) 2006-05-23 2006-05-23 半導体装置の製造方法
TW096112744A TW200802632A (en) 2006-05-23 2007-04-11 Fabrication method of semiconductor device
US11/735,741 US7629231B2 (en) 2006-05-23 2007-04-16 Fabrication method of semiconductor device
KR1020070044347A KR101360635B1 (ko) 2006-05-23 2007-05-08 반도체장치의 제조방법
CNA2007101079487A CN101079374A (zh) 2006-05-23 2007-05-18 半导体装置的制造方法
US12/618,292 US8703583B2 (en) 2006-05-23 2009-11-13 Fabrication method of semiconductor device
KR1020130068778A KR101405768B1 (ko) 2006-05-23 2013-06-17 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006143277A JP5054933B2 (ja) 2006-05-23 2006-05-23 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012131521A Division JP5431533B2 (ja) 2012-06-11 2012-06-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007317748A true JP2007317748A (ja) 2007-12-06
JP5054933B2 JP5054933B2 (ja) 2012-10-24

Family

ID=38750053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006143277A Active JP5054933B2 (ja) 2006-05-23 2006-05-23 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7629231B2 (ja)
JP (1) JP5054933B2 (ja)
KR (2) KR101360635B1 (ja)
CN (1) CN101079374A (ja)
TW (1) TW200802632A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277906A (ja) * 2008-05-15 2009-11-26 Denso Corp モールドパッケージの製造方法
JP2009289785A (ja) * 2008-05-27 2009-12-10 Renesas Technology Corp 半導体集積回路装置の製造方法
US20110259525A1 (en) * 2010-04-23 2011-10-27 Masayuki Mochizuki Reaction absorber and semiconductor assembling system
JP2012039153A (ja) * 2011-11-09 2012-02-23 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2012256931A (ja) * 2012-08-24 2012-12-27 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2016021464A (ja) * 2014-07-14 2016-02-04 株式会社ディスコ リフトオフ方法及び超音波ホーン
KR20190020641A (ko) * 2016-06-22 2019-03-04 가부시키가이샤 스즈키 실장 방법, 실장용 헤드 및 실장 장치
JP2021077735A (ja) * 2019-11-07 2021-05-20 株式会社ディスコ ウェーハの加工方法
JP2023501731A (ja) * 2020-02-06 2023-01-18 エルジー・ケム・リミテッド 半導体チップの分離装置およびそれを用いた半導体チップの分離方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120087774A1 (en) * 2006-01-27 2012-04-12 Camtek Ltd Diced Wafer Adaptor and a Method for Transferring a Diced Wafer
US7598157B2 (en) * 2007-05-14 2009-10-06 Atomic Energy Countil-Institute of Nuclear Energy Research Wafer dicing method
US7825010B2 (en) * 2007-06-07 2010-11-02 Micron Technology, Inc. Die singulation methods
TWI463580B (zh) 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
WO2009109447A2 (de) * 2008-02-29 2009-09-11 Oerlikon Assembly Equipment Ag, Steinhausen Chip-auswerfer
US8187983B2 (en) 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
DE102009035099B4 (de) * 2009-07-29 2017-09-28 Asm Assembly Systems Gmbh & Co. Kg Vorrichtung und Verfahren zum Abheben von Bauteilen von einem Träger
CN101740451B (zh) * 2009-12-23 2011-12-07 广东志成华科光电设备有限公司 芯片分拣设备的顶针机构
JP5358526B2 (ja) * 2010-07-15 2013-12-04 ヤマハ発動機株式会社 実装機
CN102097349B (zh) * 2010-11-16 2012-06-27 嘉盛半导体(苏州)有限公司 用于半导体封装工艺的芯片卸载装置
US20120267423A1 (en) * 2011-04-19 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thin Die Processing
JP5746553B2 (ja) * 2011-04-28 2015-07-08 株式会社東芝 基板加工システム、および基板加工プログラム
US9613840B2 (en) * 2011-08-12 2017-04-04 Ev Group E. Thallner Gmbh Apparatus and method for bonding substrates
TWM468013U (zh) * 2013-07-18 2013-12-11 Pram Technology Inc 電子業製程共用式可拆裝替換之打線熱板
JP6017388B2 (ja) * 2013-09-09 2016-11-02 株式会社東芝 半導体装置の製造方法
JP2015144192A (ja) 2014-01-31 2015-08-06 株式会社ディスコ リフトオフ方法
KR102231293B1 (ko) 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
TWI521082B (zh) * 2014-04-15 2016-02-11 友達光電股份有限公司 操作裝置及其操作方法
JP6366996B2 (ja) 2014-05-19 2018-08-01 株式会社ディスコ リフトオフ方法
KR20160048301A (ko) * 2014-10-23 2016-05-04 삼성전자주식회사 본딩 장치 및 그를 포함하는 기판 제조 설비
JP2016111213A (ja) * 2014-12-08 2016-06-20 キヤノン株式会社 ステージ装置、リソグラフィ装置及び物品の製造方法
KR101685545B1 (ko) * 2015-04-29 2016-12-12 주식회사 바른전자 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
KR101788021B1 (ko) * 2015-11-12 2017-10-23 한미반도체 주식회사 열압착 본딩장치
JP6427131B2 (ja) 2016-03-18 2018-11-21 株式会社荏原製作所 研磨装置および研磨方法
JP6665020B2 (ja) * 2016-05-10 2020-03-13 株式会社ディスコ 分割工具、および分割工具の使用方法
JP6653273B2 (ja) * 2017-01-26 2020-02-26 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN108666232B (zh) * 2017-03-28 2021-11-12 雷仲礼 基板处理系统、基板翻转装置和方法
CN207398111U (zh) * 2017-03-31 2018-05-22 日月光半导体制造股份有限公司 元件剥离装置
JP6889614B2 (ja) * 2017-05-31 2021-06-18 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6952515B2 (ja) * 2017-06-30 2021-10-20 Ｔｏｗａ株式会社 ワーク搬送装置、電子部品の製造装置、ワーク搬送方法、および、電子部品の製造方法
JP6593405B2 (ja) * 2017-08-31 2019-10-23 日亜化学工業株式会社 半導体装置の製造方法
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
CN107871703A (zh) * 2017-10-27 2018-04-03 德淮半导体有限公司 晶圆加工装置及其加工方法
KR102398994B1 (ko) * 2017-12-01 2022-05-20 가부시키가이샤 신가와 실장 장치
US10043688B1 (en) * 2018-01-10 2018-08-07 Micron Technology, Inc. Method for mount tape die release system for thin die ejection
JP2019169516A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置の突き上げ装置及び突き上げ方法
JP7281873B2 (ja) 2018-05-14 2023-05-26 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7154698B2 (ja) 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
CH715447B1 (de) * 2018-10-15 2022-01-14 Besi Switzerland Ag Chip-Auswerfer.
DE102018125682B4 (de) * 2018-10-16 2023-01-19 Asm Assembly Systems Gmbh & Co. Kg Ejektorvorrichtung sowie Verfahren zum Unterstützen eines Ablösens eines auf einer Haltefolie angeordneten elektrischen Bauteils
JP7171134B2 (ja) 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7166718B2 (ja) 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
IT201800020275A1 (it) * 2018-12-20 2020-06-20 Amx Automatrix S R L Pressa di sinterizzazione per sinterizzare componenti elettronici su un substrato
JP7282452B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7274902B2 (ja) * 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7377654B2 (ja) * 2019-09-17 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法
JP7057337B2 (ja) * 2019-10-29 2022-04-19 キヤノントッキ株式会社 基板剥離装置、基板処理装置、及び基板剥離方法
JP7451028B2 (ja) * 2019-12-27 2024-03-18 株式会社ディスコ 保護シートの配設方法
US11121113B2 (en) * 2020-01-16 2021-09-14 Asm Technology Singapore Pte Ltd Bonding apparatus incorporating variable force distribution
KR20210096883A (ko) 2020-01-29 2021-08-06 삼성전자주식회사 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법
WO2022109853A1 (zh) * 2020-11-25 2022-06-02 苏州晶湛半导体有限公司 光电器件及其制备方法
US20220181208A1 (en) * 2020-12-03 2022-06-09 Western Digital Technologies, Inc. Semiconductor device with reduced stress die pick and place

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209223A (ja) * 1997-01-22 1998-08-07 Matsushita Electric Ind Co Ltd バンプ付電子部品の圧着装置
JP2002299418A (ja) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd 微小ワークの移載装置および移載方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830694B2 (ja) 1993-06-25 1998-12-02 松下電工株式会社 半導体装置の実装装置及びその実装方法
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6041996A (en) * 1996-11-22 2000-03-28 Matsushita Electric Industrial Co., Ltd. Method of pressure bonding a bumped electronic part and an apparatus for pressure bonding a bumped electronic part
TW587296B (en) * 1998-10-28 2004-05-11 Matsushita Electric Ind Co Ltd Working method and apparatus
KR100486241B1 (ko) * 1999-03-24 2005-05-03 삼성전자주식회사 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법
JP4646426B2 (ja) 2001-03-22 2011-03-09 ローム株式会社 半導体装置の製造方法
EP1321966B8 (de) 2001-12-21 2007-05-23 Oerlikon Assembly Equipment AG, Steinhausen Greifwerkzeug zum Montieren von Halbleiterchips
JP2003234359A (ja) 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP2004006599A (ja) 2002-04-01 2004-01-08 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP3757193B2 (ja) 2002-06-19 2006-03-22 三井化学株式会社 半導体チップのボンディング方法および装置
JP4057875B2 (ja) 2002-10-04 2008-03-05 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004228255A (ja) 2003-01-21 2004-08-12 Hitachi High-Tech Instruments Co Ltd ダイピックアップ方法及びダイピックアップ装置
JP4714406B2 (ja) 2003-03-03 2011-06-29 日立化成工業株式会社 半導体装置用ダイボンディング材及びこれを用いた半導体装置
JP2004304066A (ja) 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法
JP4770126B2 (ja) 2003-06-06 2011-09-14 日立化成工業株式会社 接着シート
KR101215728B1 (ko) * 2003-06-06 2012-12-26 히다치 가세고교 가부시끼가이샤 반도체 장치의 제조방법
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4206320B2 (ja) 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2005150311A (ja) 2003-11-13 2005-06-09 Nec Machinery Corp チップマウント方法及び装置
JP2005166925A (ja) * 2003-12-02 2005-06-23 Tokyo Seimitsu Co Ltd ウェーハ加工方法およびウェーハ加工装置
JP2005322815A (ja) 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
JP4397748B2 (ja) 2004-07-08 2010-01-13 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209223A (ja) * 1997-01-22 1998-08-07 Matsushita Electric Ind Co Ltd バンプ付電子部品の圧着装置
JP2002299418A (ja) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd 微小ワークの移載装置および移載方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277906A (ja) * 2008-05-15 2009-11-26 Denso Corp モールドパッケージの製造方法
JP2009289785A (ja) * 2008-05-27 2009-12-10 Renesas Technology Corp 半導体集積回路装置の製造方法
US20110259525A1 (en) * 2010-04-23 2011-10-27 Masayuki Mochizuki Reaction absorber and semiconductor assembling system
US9177937B2 (en) * 2010-04-23 2015-11-03 Fasford Technology Co., Ltd. Reaction absorber and semiconductor assembling system
JP2012039153A (ja) * 2011-11-09 2012-02-23 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2012256931A (ja) * 2012-08-24 2012-12-27 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP2016021464A (ja) * 2014-07-14 2016-02-04 株式会社ディスコ リフトオフ方法及び超音波ホーン
KR20190020641A (ko) * 2016-06-22 2019-03-04 가부시키가이샤 스즈키 실장 방법, 실장용 헤드 및 실장 장치
KR102130124B1 (ko) 2016-06-22 2020-07-03 가부시키가이샤 스즈키 실장 장치
JP2021077735A (ja) * 2019-11-07 2021-05-20 株式会社ディスコ ウェーハの加工方法
JP2023501731A (ja) * 2020-02-06 2023-01-18 エルジー・ケム・リミテッド 半導体チップの分離装置およびそれを用いた半導体チップの分離方法
JP7301455B2 (ja) 2020-02-06 2023-07-03 エルジー・ケム・リミテッド 半導体チップの分離装置およびそれを用いた半導体チップの分離方法

Also Published As

Publication number Publication date
US20070275544A1 (en) 2007-11-29
US7629231B2 (en) 2009-12-08
US8703583B2 (en) 2014-04-22
US20100055878A1 (en) 2010-03-04
TW200802632A (en) 2008-01-01
KR20130083872A (ko) 2013-07-23
KR20070113109A (ko) 2007-11-28
CN101079374A (zh) 2007-11-28
KR101405768B1 (ko) 2014-06-10
JP5054933B2 (ja) 2012-10-24
KR101360635B1 (ko) 2014-02-07

Similar Documents

Publication Publication Date Title
JP5054933B2 (ja) 半導体装置の製造方法
US8492173B2 (en) Manufacturing method for semiconductor integrated device
JP4574251B2 (ja) 半導体装置の製造方法
US7060532B2 (en) Manufacturing method of semiconductor device
US7015071B2 (en) Method of manufacturing a semiconductor device
JP2006191144A (ja) ピックアップ装置及びピックアップ方法
JP5075013B2 (ja) 半導体集積回路装置の製造方法
JP5431533B2 (ja) 半導体装置の製造方法
JP4238669B2 (ja) エキスパンド方法及びエキスパンド装置
JP2008159724A (ja) 半導体装置の製造方法
JP4945339B2 (ja) 半導体集積回路装置の製造方法
JP2013219245A (ja) 半導体装置の製造方法
TWI719896B (zh) 黏晶裝置，剝離單元，夾頭及半導體裝置的製造方法
JP2005116588A (ja) チップ部品の製造方法
JP2005353883A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

R150 Certificate of patent or registration of utility model

Ref document number: 5054933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250