JP5075013B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP5075013B2
JP5075013B2 JP2008137631A JP2008137631A JP5075013B2 JP 5075013 B2 JP5075013 B2 JP 5075013B2 JP 2008137631 A JP2008137631 A JP 2008137631A JP 2008137631 A JP2008137631 A JP 2008137631A JP 5075013 B2 JP5075013 B2 JP 5075013B2
Authority
JP
Japan
Prior art keywords
chip
collet
peeling
block
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008137631A
Other languages
English (en)
Other versions
JP2009289785A (ja
Inventor
浩 牧
邦浩 土屋
宏之 飯沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008137631A priority Critical patent/JP5075013B2/ja
Publication of JP2009289785A publication Critical patent/JP2009289785A/ja
Application granted granted Critical
Publication of JP5075013B2 publication Critical patent/JP5075013B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるダイ・ボンディング技術またはチップ剥離技術（ダイ・ピック・アップ技術）に適用して有効な技術に関する。
日本特開２００５−３２２８１５号公報（特許文献１）には、凸状の弾性を有するコレットによってボンディングし、コレットの真空引きを解除して大気圧にし、チップに対する吸着力をなくした状態でコレットを上昇させるダイ・ボンディング技術が開示されている。
日本特開平１０−００４２５８号公報（特許文献２）には、チップ等をマウントするコレットにおいて、コレットの一側面に貫通孔を形成し、マウント時の半田の吸い上がりを防止するチップマウント技術が開示されている。
日本特開２００６−１６５１８８号公報（特許文献３）には、薄膜チップにボイドを残留させないように弾性を有するコレット先端ラバー・チップ（硬度JIS-A60）の周辺のみに真空吸引孔を設けて、チップが下に凸の状態でダイ・ボンディングする技術が開示されている。
日本特開２００４−０２２９９５号公報（特許文献４）または日本特開２００５−１５０３１１号公報（特許文献５）には、凸状の弾性を有するコレットが開示されている。
日本特開２００５−０９３８３８号公報（特許文献６）または米国特許公開２００５−００６１８５６号公報（特許文献７）には、仮圧着と本圧着を個別のステージで実行するダイ・ボンディング技術が開示されている。
日本特開２００５−９１６６号公報（特許文献８）または米国特許公開２００５−０２００１４２号公報（特許文献９）には、電子部品のマウンタ等の吸着ノズルに関して、部品が吸着されたか否かを空気流量センサの検出流量変化によって検出することが開示されている。
日本特開２００３−１３３７９１号公報（特許文献１０）、日本特開２００４−２３０２７号公報（特許文献１１）、または日本特開２００７−１０３７７７号公報（特許文献１２）には、電子部品のマウンタ等で吸着ノズルによって電子部品を吸着搬送する際、部品が正しく吸着されているか否かを空気流量センサの検出流量変化によって検出することが開示されている。
日本特開２００４−１８６３５２号公報（特許文献１３）または米国特許公開２００６−０２５２２３３号公報（特許文献１４）には、ウエハ・ダイシング後の薄膜チップのピック・アップに関して、ダイシングテープの下方から超音波振動を印加して、上方から吸着コレットによりチップを粘着シート（ダイシングテープ）から剥離する際に、吸着コレットの吸着流量を計測してチップがダイシングテープから完全に剥離して吸着コレットに吸着されているかを確認することが開示されている。
日本特開２００５−１１７０１９号公報（特許文献１５）または米国特許７１１５４８２号公報（特許文献１６）には、ウエハ・ダイシング後の薄膜チップのピック・アップに関して、ダイシングテープの下方から多段の突き上げ機構でチップ下面を突き上げて、上方から吸着コレットによりチップを粘着シート（ダイシングテープ）から剥離することが開示されている。
日本特開２０００−３５３７１０号公報（特許文献１７）には、チップ厚さ１００マイクロ・メートル程度又はそれ以下のチップのピック・アップに関して、下方のチップ周辺部の溝から真空引きすることによって、ダイシング・テープを周辺から剥離する技術が開示されている。
特開２００５−３２２８１５号公報 特開平１０−００４２５８号公報 特開２００６−１６５１８８号公報 特開２００４−０２２９９５号公報 特開２００５−１５０３１１号公報 特開２００５−０９３８３８号公報 米国特許公開２００５−００６１８５６号公報 特開２００５−９１６６号公報 米国特許公開２００５−０２００１４２号公報 特開２００３−１３３７９１号公報 特開２００４−２３０２７号公報 特開２００７−１０３７７７号公報 特開２００４−１８６３５２号公報 米国特許公開２００６−０２５２２３３号公報 特開２００５−１１７０１９号公報 米国特許７１１５４８２号公報 特開２０００−３５３７１０号公報
半導体集積回路装置の製造工程のうちの組立工程におけるダイシング後のチップのピック・アップ工程を含むダイ・ボンディング工程では、急速なチップの薄膜化によって、ピック・アップ不良の低減が重要な課題となっている。特に、本願発明者が検討したところによると、剥離動作によるチップ周辺部の湾曲がチップの割れ、欠けを惹起する可能性が高く、また、それを回避しようとして、ピック・アップ速度を下げるとスループットの著しい低下を招くことが明らかになった。本願発明はこれらの問題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、ダイシング・テープ（粘着テープ）等から剥離対象チップを吸引コレットで真空吸着して剥離する場合において、剥離対象チップを吸引コレットで真空吸着する前に、剥離対象チップの周辺部が隣接チップの隣接端部よりも高くなるように、ダイシング・テープの裏面から真空吸着することにより、チップ周辺からのダイシング・テープの剥離を先行させるものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、ダイシング・テープ（粘着テープ）等から剥離対象チップを吸引コレットで真空吸着して剥離する場合において、剥離対象チップを吸引コレットで真空吸着する前に、剥離対象チップの周辺部が隣接チップの隣接端部よりも高くなるように、ダイシング・テープの裏面から真空吸着することにより、チップ周辺からのダイシング・テープの剥離を先行させるので、隣接チップとの不所望な干渉を低減することができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ほぼ元のウエハの際の２次元的配置のままで、個々のチップ領域に分割された複数のチップを、それらの裏面を粘着テープに固定した状態でチップ処理装置に供給する工程；
（ｂ）前記工程（ａ）の後、前記チップ処理装置内において、前記複数のチップの内の第１のチップの表面を吸着コレットで真空吸着していない状態で、前記第１のチップの外端部が一つ又は複数の隣接チップの隣接端部よりも高くなるように、前記第１のチップおよびその周辺の前記粘着テープを、下部基体の上面に真空吸着することにより、前記粘着テープを前記第１のチップの外端部から剥離させる工程；
（ｃ）前記工程（ｂ）の後、前記チップ処理装置内において、前記複数のチップの内の前記第１のチップの表面を前記吸着コレットで真空吸着し、且つ、前記第１のチップおよびその周辺の前記粘着テープを前記下部基体の前記上面に真空吸着した状態で、前記第１のチップを前記粘着テープから剥離させる工程。
２．前記１項の半導体集積回路装置の製造方法において、前記工程（ｂ）における前記下部基体の前記上面は、以下の領域を含む：
（ｉ）前記第１のチップを保持する中央水平領域；
（ｉｉ）この中央水平領域の外部周辺を包囲し、前記中央水平領域とほぼ同じ高さにある周辺水平領域；
（ｉｉｉ）前記中央水平領域および前記周辺水平領域の間にあって、前記中央水平領域の前記外部周辺を包囲し、外部から内部に向けて高さが低下する中間傾斜領域。
３．前記２項の半導体集積回路装置の製造方法において、
（１）前記中央水平領域は、前記下部基体の突き上げブロックに属し、
（２）前記周辺水平領域および前記中間傾斜領域は、前記下部基体の下部基体周辺部に属する。
４．前記２項の半導体集積回路装置の製造方法において、
（１）前記中央平面部は、前記下部基体の第１の部分である突き上げブロックの上面および前記下部基体の第２の部分である下部基体周辺部の内端部の上面に、
（２）前記周辺平面部は、前記下部基体周辺部の水平な主要部分の上面に、
（３）前記傾斜領域は、前記下部基体周辺部の内端部および前記主要部分の間の傾斜部分の上面に、それぞれ、対応する。
５．前記３または４項の半導体集積回路装置の製造方法において、前記突き上げブロックは同心３段である。
６．前記３または４項の半導体集積回路装置の製造方法において、前記突き上げブロックは同心３段またはそれ以上である。
７．前記３または４項の半導体集積回路装置の製造方法において、前記突き上げブロックは同心２段である。
８．前記１および５から７項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）における前記下部基体の前記上面は、以下の領域を含む：
（ｉ）前記第１のチップを保持する中央水平領域；
（ｉｉ）この中央水平領域の外部周辺を包囲し、前記中央水平領域よりも低い位置にある周辺水平領域。
９．前記８項の半導体集積回路装置の製造方法において、
（１）前記中央水平領域は、前記下部基体の突き上げブロックに属し、
（２）前記周辺水平領域は、前記下部基体の下部基体周辺部に属する。
１０．前記９項の半導体集積回路装置の製造方法において、前記突き上げブロックは同心３段である。
１１．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、前記吸着コレットの下端部にはラバー・チップが固定されており、このラバー・チップを介して、前記第１のチップを真空吸着する。
１２．前記１１項の半導体集積回路装置の製造方法において、前記ラバー・チップはエラストマーを主要な構成要素とし、その硬度は１０以上、７０未満である。
１３．前記１１項の半導体集積回路装置の製造方法において、前記ラバーチップはエラストマーを主要な構成要素とし、その硬度は１５以上、５５未満である。
１４．前記１１項の半導体集積回路装置の製造方法において、前記ラバーチップはエラストマーを主要な構成要素とし、前記エラストマーはフッ素ゴムである。
１５．前記１１項の半導体集積回路装置の製造方法において、前記ラバーチップはエラストマーを主要な構成要素とし、前記エラストマーはシリコーン系エラストマーである。
１６．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ほぼ元のウエハの際の２次元的配置のままで、個々のチップ領域に分割された複数のチップを、それらの裏面を粘着テープに固定した状態でチップ処理装置に供給する工程；
（ｂ）前記工程（ａ）の後、前記チップ処理装置内において、前記複数のチップの内の第１のチップの表面を吸着コレットのラバーチップの下面に真空吸着し、且つ、前記第１のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記粘着テープを前記第１のチップの前記裏面から剥離させる工程、
ここで、前記ラバーチップは、断面積が前記コレットよりも大きく、ほぼ平板形状をしており、前記コレットの下面に固定されている。
１７．前記１６項の半導体集積回路装置の製造方法において、前記ラバーチップは、磁石により、前記コレットの下面に固定されている。
１８．前記１６または１７項の半導体集積回路装置の製造方法において、前記ラバー・チップはエラストマーを主要な構成要素とし、その硬度は１０以上、７０未満である。
１９．前記１６または１７項の半導体集積回路装置の製造方法において、前記ラバーチップはエラストマーを主要な構成要素とし、その硬度は１５以上、５５未満である。
２０．前記１６から１９項のいずれか一つの半導体集積回路装置の製造方法において、前記ラバーチップはエラストマーを主要な構成要素とし、前記エラストマーはフッ素ゴムである。
２１．前記１から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記複数のチップはＤＡＦ層を介して前記粘着テープに固定されている。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数の部分に分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．「チップ」または「ダイ」というときは、一般的にはウエハ分割工程(ブレードダイシング、レーザダイシングその他のペレタイズ工程)後の完全分離したものを指すが、本願では便宜上、分離前のチップ領域も同じ用語で示す。たとえば、いわゆるＤＢＧ(Dicing before Grinding)プロセスでは、ハーフカット・ダイシング後にグラインディングして最終的にチップに分離して、その状態でチップ裏面を保持用の粘着テープに貼り付けた後、剥離工程に進む。このような場合を含めて、たとえば「ウエハ」は分離されれば厳密にはすでにウエハではなく、チップ等も分離される前はチップ領域であってチップではないが、いつ分離されるかは個々のプロセスに依存するので、分離の前後を問わず、これらを包括して「ウエハ」、個々のチップ領域について個別的に「チップ」または「ダイ」という。
７．「配線基板」というときは、一般的には有機配線基板、セラミック配線基板、リードフレーム等の外、他のチップ、ウエハその他の薄膜状集積回路装置を指す。すなわち、近年、チップ上に数十枚のチップを接着剤で積層する積層技術が広く用いられており、本願に開示された発明は、それらを含めて広い範囲に適用される。
８．「下部基体」は、一般に「吸着駒」とも言うが、「チップ処理装置」のチップ剥離機構の中心をなし、粘着シートに固定されたウエハ（ほぼ元のウエハの際の２次元的配置のままで粘着シートに固定されたチップ群）を粘着シートを真空吸着することにより位置固定するものである。また、その中央部は、以下に例示する装置では「突き上げブロック」である。「下部基体」は前記中央部と周辺部からなり、周辺部はピック・アップ対象チップの周辺のチップおよび粘着テープを吸着固定する働きがある。中央部と周辺部ともに吸着孔や間隙を通して真空吸引される構造となっており、位置合わせ以外では、ほとんど常に吸引状態である。
９．「吸着コレット」は、従来はメタル（ステンレスなど）、セラミック、ポリマー等の一体もので構成されていたが、本願が主に扱う薄膜ウエハまたは薄膜チップ（主に厚さが１５０マイクロメータ以下、特に１００マイクロメータ以下）用では、チップにクラック等が入らないように、チップに直接触れるエラストマー等のポリマーを主要な構成要素とするラバー・チップとそれを保持する吸着コレット本体またはラバー・チップ・ホールダから構成されるようになっている。ラバー・チップは、一般にフッ素ゴム、二トリル・ラバー、シリコーン・ラバー等の熱硬化性エラストマー、または熱可塑性エラストマー等の弾性ポリマー材料を主要な構成要素としている。なお、具体的説明では、コレットや突き上げブロックの上下の動きを、下部基体周辺部（これが動かないものと仮定して）を基準として進めているが、これは、原理的には相対的な運動と考えられる。
１０．ラバーチップの硬度は、国際標準化機構ISO規格7619デュロメーター・タイプＡ（米国規格ショアＡ；JIS K 6253）に準じて表示する。
１１．ラバーチップその他に関して、「リング状」というときは、その概形または外部・内部輪郭形状は円形や楕円形に限定されず、正方形、長方形、それらの角を取られた図形、および、それらに類似のその他の形状も含むことは言うまでもない。
１２．以下の実施の形態で説明するチップ剥離装置（またはダイ・ボンディング装置のチップ剥離部）は、剥離対象であるウエハ（チップに分離された状態でダイシング・テープ等に貼り付けられたウエハ類似のチップの集合体）の主面（剥離のために変形している部分を除く）が「幾何学的に水平（重力の方向に直行する平面に平行）」または、ほぼ水平な配向になるように保持して、処理が行われるように設計されている。この水平面は、装置の高さの基準平面でもあり、これに関してコレット側またはコレットをむいたものについて、「上方」、「上面」、「上」、「高い」等（これらを「方位用語」という。以下同じ）と呼び、これに関して吸着駒側または吸着駒をむいたものについて、「下方」、「下面又は裏面」、「下」、「低い」等と呼んでいる。すなわち、ある点の高さは、その点から基準面に降ろした法線の長さ（正負がある）によって決まる。従って、次々に剥離を繰り返す際のウエハを保持したテーブルの「水平移動」はこの基準面（基準平面）に平行な面内での移動である。
しかし、装置のフット・プリント（占有面積）を稼ぐために、チップ剥離装置等においても、本来、幾何学的に水平であった面を傾けることが広く行われている（たとえば、数度から９０度前後）。本願に開示された発明は、これらの傾斜基準面を有する装置を用いたプロセスにも、そのまま適用できることは言うまでもない。
従って、本願においては（特許請求の範囲を含む）、単に「水平」、「ほぼ水平」、「実質的に水平」（形容詞、副詞または複合名詞等の複合語として使用する場合を含む）というときは、「幾何学的に水平」なものに限定されず、ステージにセットされたウエハの主面等の「高さの基準平面に平行」であることを示すものとする。前記またはその他の方位用語についても、同様である。
また、吸着駒の上面等について、水平とか傾斜というのは、微細な溝や吸着孔（間隙を含む）のミクロな幾何学を言うのではなく、ウエハやチップが追随する程度の比較的マクロな包絡面構造を指している。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
なお、コレットの真空系の流量をモニタして剥離動作を制御する技術、物理吸着を利用したダイ・ボンディング技術、および、高弾性のラバーチップを用いたチップ剥離技術については、本願発明者らの日本特許公開番号第２００７−３１７７４８号公報（公開日：２００７．１２．６）又はその対応米国特許公開番号第２００７−０２７５５４４号公報（公開日：２００７．１１．２９）、日本特許出願番号第２００７−１６０９２２号公報（出願日：２００７．６．１９）、日本特許出願番号第２００７−１６４８２０号公報（出願日：２００７．６．２２）、および日本特許出願番号第２００８−０９９９６５号公報（出願日：２００８．４．８）に詳しく説明されている。
１．全体プロセス・装置の説明（主に図１から図２９、図３０および図８６から図９２）
１−１．全体プロセスおよび剥離＆ダイ・ボンディング装置の説明（主に図１から図２９）
本実施の形態は、配線基板上にチップを実装する半導体パッケージの製造に適用したものであり、その製造方法を図１〜図２９を用いて工程順に説明する。
（１）剥離工程に先行する工程の説明
まず、図１に示すような単結晶シリコンからなるウエハ１Ａの主面に周知の製造プロセスに従って集積回路を形成した後、格子状のスクライブラインによって区画された複数のチップ形成領域１Ａ’のそれぞれに形成された集積回路の電気試験を行い、その良否を判定する。本実施の形態で使用するウエハ１Ａのチップ形成領域１Ａ’は、縦と横の長さが等しい正方形の平面形状を有している。本実施の形態では、作図上の都合から正方形のチップを例に取り説明するが、より一般的な長方形のチップでも、まったく同様に処理できることは言うまでもない。長方形の場合は、図３３または図３６に示されたブロック、コレット等の平面形状を長方形にしたものがより適合している。
次に、図２に示すように、ウエハ１Ａの集積回路形成面（図の下面側）に集積回路保護用のバックグラインドテープ３を貼り付る。そして、この状態でウエハ１Ａの裏面（図の上面側）をグラインダで研削し、続いて、この研削によって生じた裏面のダメージ層を、ウエットエッチング、ドライポリッシング、プラズマエッチングなどの方法によって除去することにより、ウエハ１Ａの厚さを１００μｍ以下、例えば９０μｍ〜１５μｍ程度まで薄くする。前記ウエットエッチング、ドライポリッシング、プラズマエッチングなどの
処理方法は、ウエハの厚さ方向に進行する処理速度が、グラインダによる研削の速度に比べて遅い反面、ウエハ内部に与えるダメージがグラインダによる研削に比較して小さいだけでなく、グラインダによる研削で発生したウエハ内部のダメージ層を除去することができ、ウエハ１Ａおよびチップが割れにくくなるという効果がある。
次に、バックグラインドテープ３を除去した後、図３に示すように、ウエハ１Ａの裏面（集積回路形成面の反対側の面）にダイシングテープ４を貼り付け、この状態でダイシングテープ４の周辺部をウエハリング５に固定する。ダイシングテープ４は、ポリオレフィン（ＰＯ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレンテレフタレート（ＰＥＴ）などからなるテープ基材の表面に感圧粘着剤を塗布して粘着性(tackness)を持たせた感圧型粘着テープやＵＶ硬化型粘着テープを円形に裁断したものである。
次に、図４に示すように、周知のダイシングブレード６を使ってウエハ１Ａをダイシングすることにより、前記複数のチップ形成領域１Ａ’のそれぞれを正方形のチップ１に分割する。このとき、分割されたそれぞれのチップ１を円形のダイシングテープ４上に残しておく必要があるので、ダイシングテープ４は、その厚さ方向の半分程度だけ切断する。なお、ダイシングテープ４としてＵＶ硬化型粘着テープを使用した場合は、以下で説明するチップ１の剥離工程に先立ってダイシングテープ４に紫外線を照射し、感圧粘着剤の粘着力を低下させておく。
（２）チップ剥離工程の説明
次に、図５（平面図）および図６（断面図）に示すように、ウエハリング５に固定したダイシングテープ４の上方に押さえ板７を配置すると共に、下方にエキスパンドリング８を配置する。そして、図７に示すように、ウエハリング５の上面に押さえ板７を押し付けることにより、ダイシングテープ４の裏面の周辺部をエキスパンドリング８に押し付ける。このようにすると、ダイシングテープ４は、その中心部から周辺部に向かう強い張力を受けるので、水平方向に弛みなく引き伸ばされる。
次に、この状態でエキスパンドリング８を図８に示すチップ剥離装置１００のステージ１０１（水平移動テーブル）上に位置決めし、水平に保持する。このステージ１０１の中央には、図示しない駆動機構によって水平方向および上下方向に移動する吸着駒１０２が配置されている。ダイシングテープ４は、その裏面が吸着駒１０２の上面と対向するように保持される。
図９は、本願の一実施の形態の半導体集積回路装置の製造方法における剥離工程に使用する吸着駒１０２（下部基体）の断面図、図１０は、吸着駒１０２の上面近傍の拡大断面図、図１１は、吸着駒１０２の上面近傍の拡大斜視図である。
吸着駒１０２（下部基体）の上面５０３の周辺部（下部基体周辺部１０２ａ）には、複数の吸引口１０３と、同心円状に形成された複数の溝１０４とが設けられている場合と複数の吸引孔のみの場合がある。吸引口１０３および溝１０４のそれぞれの内部は、吸着駒１０２を上昇させて（ウエハを交換して、エキスパンド処理を行った際に）、その上面をダイシングテープ４の裏面に接触させた後、図示しない吸引機構によって減圧（真空吸引）される。このとき、ダイシングテープ４の裏面が下方に吸引され、吸着駒１０２の上面と密着する。また、下部基体周辺部１０２ａの内端部にはリング状の中間傾斜領域５０１が、外側の主要部には周辺水平領域５１３が設けられている。この周辺水平領域５１３と以下で説明する突き上げブロック１１０の上面、すなわち、中央水平領域５１１は、初期状態では、ほぼ同一の高さにされている。周辺水平領域５１３から中間傾斜領域５０１への移行は、そのまま移行（断面的に見て傾斜領域を単一の傾斜面で構成）してもよいが、１ミリメートルから５０ミリメートル程度のＲ（丸み）を付けると、周辺チップの湾曲がスムーズになるメリットがある（局所的な面取りではなく、断面的に見て傾斜領域を全域に渡り曲面で構成してもよい）。なお、周辺水平領域５１３に対する中間傾斜領域５０１の傾きは、たとえば、１０度程度（５度から３０度程度が好適な範囲である）である。
なお、ダイシングテープ４を下方に吸引する際、上記溝１０４の幅や深さが大きいと、剥離の対象となるチップ１に隣接するチップ１の下方のダイシングテープ４が溝１０４に吸引された際、隣接するチップ１とその下方のダイシングテープ４との界面が溝１０４の上部領域で剥離することがある。特に、比較的粘着力が弱い感圧粘着剤を使用したダイシングテープ４では、このような剥離が生じ易い。このような現象が発生すると、剥離の対象となるチップ１をダイシングテープ４から剥がしている作業中に、隣接するチップ１がダイシングテープ４から脱落してしまうことがあるので、好ましくない。そこで、このような現象が発生するのを防ぐには、上記溝１０４の幅や深さをできるだけ小さくし、隣接するチップ１の下方のダイシングテープ４と吸着駒１０２の上面との間にできるだけ隙間が生じないようにすることが有効であり、吸引孔を多くし溝を設けないことも有効である。
吸着駒１０２の中心部には、ダイシングテープ４を上方に突き上げる３個のブロック１１０ａ〜１１０ｃ（突き上げブロック１１０）が組み込まれている。３個のブロック１１０ａ〜１１０ｃは、外形が最も大きい第１のブロック１１０ａの内側に、それよりも外形の小さい第２のブロック１１０ｂが配置され、さらにその内側に最も外形の小さい第３のブロック１１０ｃが配置されている（すなわち、同心３段突き上げブロック）。後述するように、３個のブロック１１０ａ〜１１０ｃは、外側のブロック１１０ａと中間のブロック１１０ｂとの間に介在する第１の圧縮コイルばね１１１ａ、中間のブロック１１０ｂと内側のブロック１１０ｃとの間に介在し、上記第１の圧縮コイルばね１１１ａよりもばね定数の大きい第２の圧縮コイルばね１１１ｂ、および内側ブロック１１０ｃに連結され、駆動機構によって上下動するプッシャ１１２と連動して上下動するようになっている。
上記３個のブロック１１０ａ〜１１０ｃのうち、最も外形の大きい外側のブロック１１０ａは、剥離の対象となるチップ１よりも一回り（例えば約０．５ｍｍ〜３ｍｍ程度）外形の小さいものを使用するとよい。例えば、チップ１が正方形である場合には、それよりも一回り小さい正方形とすることが望ましい。また、チップ１が長方形である場合には、それよりも一回り小さい長方形とすることが望ましい。これにより、ブロック１１０ａの上面の外周となる角部がチップ１の外縁よりもわずかに内側に位置するようになるので、チップ１とダイシングテープ４とが剥離する際の起点となる箇所（チップ１の最外周部）に両者を剥離させる力を集中させることができる。
また、ブロック１１０ａの上面は、ダイシングテープ４との接触面積を確保するために、平坦な面または大きな局率半径を有する面にすることが望ましい。ブロック１１０ａの上面とダイシングテープ４との接触面積が小さい場合は、ブロック１１０ａの上面によって下から支えられるチップ１の周辺部に大きな曲げ応力が集中するので、チップ１の周辺部が割れる恐れがある。
上記ブロック１１０ａの内側に配置された中間のブロック１１０ｂは、ブロック１１０ａよりも１ｍｍ〜３ｍｍ程度小さい外形を有している。また、このブロック１１０ｂよりもさらに内側に配置された最も外形の小さいブロック１１０ｃは、中間のブロック１１０ｂよりもさらに１ｍｍ〜３ｍｍ程度小さい外形を有している。本実施の形態では、加工の容易さなどを考慮して、中間のブロック１１０ｂおよび内側のブロック１１０ｃのそれぞれの形状を円柱状にしたが、外側のブロック１１０ａと同じく四角柱状あるいはそれに近い形状にしてもよい。３個のブロック１１０ａ〜１１０ｃのそれぞれの上面の高さは、初期状態（ブロック１１０ａ〜１１０ｃの非動作時、すなわち剥離動作開始前）においては互いに等しく、また吸着駒１０２の上面周辺部主要部（下部基体周辺部１０２ａの主要部または下部基体１０２の上面５０３の周辺水平領域５１３）の高さとも等しくなっている。なお、突き上げブロック１１０は、前記のような同心３段が比較的大きいチップの剥離には、好適であるが、その他の方式の相違によっては、同心２段でもよいし、同心４段以上としてもよい。同心２段では、構造が簡単になり、速度も上がる可能性があるが、剥離性能（チップの割れや欠けの減少、剥離不可能なチップの減少）は、同心３段に劣る。同心４段以上では、剥離性能は上がるが、構造が複雑になり、処理速度も低下する可能性がある。
図１０に拡大して示すように、吸着駒１０２の周辺部と外側のブロック１１０ａとの間、および３個のブロック１１０ａ〜１１０ｃの間には、隙間（Ｓ）が設けられている。これらの隙間（Ｓ）の内部は、図示しない吸引機構によって減圧されるようになっており、吸着駒１０２の上面にダイシングテープ４の裏面が接触すると、ダイシングテープ４が下方に吸引され、ブロック１１０ａ〜１１０ｃの上面と密着するようになっている。
上記のような吸着駒１０２を備えたチップ剥離装置１００（チップ処理装置）を使ってチップ１をダイシングテープ４から剥離するには、まず、図１２に示すように、剥離の対象となる１個のチップ１（同図の中央部に位置するチップ１ａ）の真下に吸着駒１０２の中心部（ブロック１１０ａ〜１１０ｃ）を相対移動させる（通常はウエハ側が移動するが、いずれを移動させてもよい）。
なお、図１２から図３１においては、簡潔性を確保するためにコレット１０５の詳細構造を省略して示している。図示しない移動機構に支持された吸着コレット１０５の底面の中央部には、内部が減圧される吸着口１０６が設けられており、剥離の対象となる１個のチップ１ａのみを選択的に吸着、保持できるようになっている。この詳細構造は、図３２以降で詳しく説明する。
次に、図１２に示すように、先行するチップの狭義のダイ・ボンディング工程（コレットがダイ・ボンディング位置へ移動開始してから、ダイ・ボンディングを経て、コレットがピック・アップ位置へ移動するまでの期間）中に、吸着駒１０２の上面をダイシングテープ４の裏面に接触させた状態で、前述した吸引口１０３、溝１０４および隙間（Ｓ）の内部を減圧する（吸着駒１０２の上下動は原則として、剥離対象ウエハの取替えの前後のみで、通常の剥離繰り返し工程では原則として相対的な水平移動のみである。このとき、一般にウエハ側が移動する。）。これにより、剥離の対象となるチップ１ａと接触しているダイシングテープ４がブロック１１０ａ〜１１０ｃの上面に密着する。また、このチップ１ａに隣接する他のチップ１ｂ，１ｃと接触しているダイシングテープ４が吸着駒１０２の上面周辺部に密着する。この結果、隣接チップ１ｂ側について言うと、隣接チップ１ｂの隣接端部５０５は下方に湾曲し、それに引きずられて剥離対象チップ１ａの外端部５０４の下部のダイシング・テープ４が剥離を開始する。
なお、このとき、仮に、吸着駒１０２を僅かに（例えば４００μｍ程度）突き上げたとすると、前述した押さえ板７とエキスパンドリング８によって水平方向の張力が加えられているダイシングテープ４に対して、さらに張力を加えることができるので、吸着駒１０２とダイシングテープ４をより確実に密着させることができる。
図１２の剥離対象チップ１ａの外端部５０４の下部のダイシング・テープ４が剥離を開始に続いて、図１３に示すように、吸着駒１０２による真空吸引開始の後に、吸着コレット１０５を下降させ、吸着コレット１０５の底面を剥離の対象となるチップ１の上面に接触させてチップ１ａを吸着すると共に、チップ１ａを下方に軽く押さえ付ける。このように、吸着駒１０２を使ってダイシングテープ４を下方に吸引する際、吸着コレット１０５を使ってチップ１ａを上方に吸引すると、ブロック１１０ａ〜１１０ｃの突き上げによるダイシングテープ４とチップ１ａの剥離を促進させることができる。
次に、図１４に示すように、３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げてダイシングテープ４の裏面に上向きの荷重を加え、チップ１ａとダイシングテープ４とを押し上げる。また、この際、チップ１ａの裏面を、ダイシングテープ４を介してブロック１１０ａ〜１１０ｃの上面（接触面）で支え、チップ１ａにかかる曲げ応力を軽減するとともに、ブロック１１０ａの上面の外周（角部）を、チップ１ａの外周よりも内側に配置することにより、チップ１ａとダイシングテープ４の剥離起点となっている界面に剥離する応力を集中し、チップ１ａの周縁部をダイシングテープ４から効率的に剥離する。このとき、剥離の対象となるチップ１ａに隣接する他のチップ１ｂ、１ｃの下方のダイシングテープ４を下方に吸引し、吸着駒１０２の上面周辺部に密着させておくことにより、チップ１ａの周縁部におけるダイシングテープ４の剥離を促進させることができる。図１５は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１ａとダイシングテープ４の図示は省略）。
上記ブロック１１０ａ〜１１０ｃの突き上げ量（ストローク）は、例えば０．２ｍｍから０．４ｍｍ程度であるが、チップ１のサイズに応じて増減することが望ましい。すなわち、チップ１のサイズが大きい場合は、チップ１とダイシングテープ４との接触面積が大きく、従って両者の粘着力も大きいので、突き上げ量を増やす必要がある。他方、チップ１のサイズが小さい場合は、チップ１とダイシングテープ４との接触面積が小さく、従って両者の粘着力も小さいので、突き上げ量を少なくしても容易に剥離する。なお、ダイシングテープ４に塗布されている感圧粘着剤は、製造元や品種によって粘着力に差がある。従って、チップ１のサイズが同じ場合でも、粘着力の大きい感圧粘着剤を使用している場合には、突き上げ量を増やす必要がある。
また、ブロック１１０ａ〜１１０ｃを上方に突き上げてチップ１の裏面に荷重を加える際は、チップ１の最外周部において、チップの外周と直交する方向への曲げ応力を、チップの外周と平行な方向への曲げ応力より小さくすることが望ましい。チップ１の最外周部は、前述したダイシングブレード６を使ってウエハ１Ａをダイシングした際に生じた微細なクラックが残留している。そのため、ブロック１１０ａ〜１１０ｃを上方に突き上げた際にチップ１の最外周部に、チップ１の外周と直交する方向に沿った強い曲げ応力が加わると、クラックが成長してチップ１が割れる恐れがある。本実施の形態では、チップ１のサイズより一回り小さい上面を有するブロック１１０ａを使って、チップ１の最外周部より僅かに内側に均等な荷重を加えるので、上記のような問題を回避しつつ、チップ１の周縁部全体をダイシングテープ４から均等に剥離することができる。
３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げるには、図１６に示すように、プッシャ１１２を上方に押し上げることによって、プッシャ１１２に連結された内側のブロック１１０ｃを押し上げる。これにより、内側ブロック１１０ｃと中間のブロック１１０ｂとの間に介在する圧縮コイルばね１１１ｂのばね力によって中間のブロック１１０ｂが押し上げられ、さらに外側のブロック１１０ａと中間のブロック１１０ｂとの間に介在する圧縮コイルばね１１１ａのばね力によって外側のブロック１１０ａが押し上げら
れるので、３個のブロック１１０ａ〜１１０ｃが同時に押し上げられる。そして、外側のブロック１１０ａの一部（図の矢印で示す面）が吸着駒１０２の周辺部と接触することによって、ブロック１１０ａ〜１１０ｃの上昇が停止する。このとき、剥離の対象となるチップ１の大部分の領域は、３個のブロック１１０ａ〜１１０ｃの上面によって支えられており、ブロック１１０ａの上面の外周（角部）よりも外側の領域において、チップ１とダイシングテープ４との界面での剥離が効率的に進行する。
３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げる際は、ばね力が弱い圧縮コイルばね１１１ａが収縮しないような弱い力でプッシャ１１２がブロック１１０ｃを押し上げる。このようにすると、外側のブロック１１０ａの一部が吸着駒１０２の周辺部と接触するまでは、中間のブロック１１０ｂと内側のブロック１１０ｃがさらに上方に突き上ることはない。
また、圧縮コイルばね１１１ａは、少なくともダイシングテープ４の張力に抗してブロック１１０ａを持ち上げることができる程度のばね力を備えている必要がある。圧縮コイルばね１１１ａのばね力がダイシングテープ４の張力よりも小さい場合は、プッシャ１１２を押し上げても外側のブロック１１０ａが持ち上がらないので、外側のブロック１１０ａの上面によってチップ１を支えることができなくなる。この場合は、チップ１とダイシングテープ４との剥離起点に十分な応力を集中させることができないので、剥離速度の低下を招いたり、チップ１に過大な曲げ応力が加わってチップ１が割れてしまうといった問題を引き起こす可能性がある。
次に、図１７に示すように、中間のブロック１１０ｂと内側のブロック１１０ｃとを同時に上方に突き上げてダイシングテープ４を押し上げる。これにより、チップ１を支えるブロック１１０ｂの上面の外周（角部）の位置が、ブロック１１０ａによって支えられていた状態に比較して、より内側に移るため、チップ１とダイシングテープ４との剥離がブロック１１０ｂの上面の外周より外側の領域からチップ１の中心方向へと進行する。図１８は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１とダイシングテープ４の図示は省略）。
２個のブロック１１０ｂ、１１０ｃを同時に上方に突き上げるには、図１９に示すように、プッシャ１１２を押し上げることによって、プッシャ１１２に連結されたブロック１１０ｃをさらに押し上げる。このとき、圧縮コイルばね１１１ｂのばね力によって中間のブロック１１０ｂが押し上げられるので、２個のブロック１１０ｂ、１１０ｃが同時に押し上げられる。そして、中間のブロック１１０ｂの一部（図の矢印で示す面）が外側のブロック１１０ａと接触した時点でブロック１１０ｂ、１１０ｃの上昇が停止する。また、プッシャ１１２がブロック１１０ｃを押し上げる力は、ばね力が弱い圧縮コイルばね１１１ａは収縮するが、ばね力が強い圧縮コイルばね１１１ｂは収縮しない大きさとする。これにより、中間のブロック１１０ｂの一部が外側のブロック１１０ａと接触するまでは、内側のブロック１１０ｃがさらに上方に突き上ることはない。
２個のブロック１１０ｂ、１１０ｃを上方に突き上げる際には、チップ１とダイシングテープ４との剥離を促進させるために、ブロック１１０ａ〜１１０ｃの隙間（Ｓ）の内部を減圧することによって、チップ１と接触しているダイシングテープ４を下方に吸引する。また、溝１０４の内部を減圧し、吸着駒１０２の上面周辺部に接するダイシングテープ４を吸着駒１０２の上面に密着させる（図１７）。
次に、図２０に示すように、内側のブロック１１０ｃをさらに上方に突き上げてダイシングテープ４の裏面を押し上げ、ブロック１１０ｃの上面でチップ１の裏面を支える。図２１は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１とダイシングテープ４の図示は省略）。内側のブロック１１０ｃを上方に突き上げるには、図２２に示すように、圧縮コイルばね１１１ｂが収縮するような強い力でブロック１１０ｃを押し上げる。これにより、ダイシングテープ４と接触しているブロック１１０ｃの上面の外周（角部）よりも外側の領域において、チップ１とダイシングテープ４との剥離が進行する。
続いて、図２３に示すように、ブロック１１０ｃを下方に引き下げると共に、吸着コレット１０５を上方に引き上げることにより、チップ１をダイシングテープ４から剥がす作業が完了する。
上記ブロック１１０ｃの上面は、ブロック１１０ｃを上方に突き上げた際、吸着コレット１０５の吸引力だけでチップ１がダイシングテープ４から剥がれる程度に面積を小さくしておく必要がある。ブロック１１０ｃの上面の面積が大きいと、チップ１とダイシングテープ４との接触面積が大きくなり、両者の粘着力も大きくなるので、吸着コレット１０５がチップ１を吸引する力だけではチップ１をダイシングテープ４から剥がせない。
一方、ブロック１１０ｃの上面の面積を小さくした場合は、ブロック１１０ｃがダイシングテープ４の裏面を押し上げる際、チップ１の狭い領域（中央部分）に強い荷重が集中的に加わるので、極端な場合にはチップ１が割れる恐れがある。そこで、ブロック１１０ｃを突き上げる際は、突き上げ速度を遅くしたり、ブロック１１０ｃの上面がダイシングテープ４と接触している時間を短くしたり、ブロック１１０ｃの突き上げ量（ストローク）を少なく（例えば０．２ｍｍ〜０．４ｍｍ程度）したりすることによって、チップ１の狭い領域に強い荷重が加わらないようにすることが望ましい。
また、吸着コレット１０５の吸引力を大きくする一つの方法として、吸着コレット１０５の引き上げ速度を遅くすることが有効である。チップ１の一部がダイシングテープ４に密着した状態で吸着コレット１０５を急速に引き上げると、吸着コレット１０５の底面とチップ１の上面とに隙間が生じ、吸着コレット１０５の内部の真空度が低下するので、チップ１を吸引する力が低下してしまう。他方、吸着コレット１０５の引き上げ速度を遅くした場合は、チップ１をダイシングテープ４から剥がすのに要する時間が長くなる。そこで吸着コレット１０５の引き上げ速度を可変にし、引き上げ開始時には引き上げ速度を遅くして吸引力を充分確保し、チップ１とダイシングテープ４との接触面積がある程度まで小さくなったら引き上げ速度を速くして剥離時間の遅延を防ぐようにするとよい。また、吸着コレット１０５の底面の面積をブロック１１０ｃの上面の面積より大きくすることも、吸着コレット１０５の吸引力を大きくする有効な方法である。
このように、吸着コレット１０５の吸引力を大きくすることにより、チップ１とダイシングテープ４との接触面積が比較的大きい場合であっても、吸着コレット１０５の吸引力だけでチップ１をダイシングテープ４から剥がすことが可能となるので、剥離時間を短縮することができると共に、ブロック１１０ｃの上面の面積を小さくした場合に生じる上記の問題を回避することができる。
また、チップ１が吸着コレット１０５によって下方に押さえ付けられた状態でブロック１１０ｃを下方に引き下げると、吸着コレット１０５も下方に移動するために、チップ１がブロック１１０ｃに当たって割れる恐れがある。従って、ブロック１１０ｃを下方に引き下げる際は、その直前に吸着コレット１０５を引き上げるか、少なくとも吸着コレット１０５が下方に移動しないように、その位置を固定しておくことが望ましい。
このようにして、ダイシングテープ４から剥離されたチップ１は、吸着コレット１０５に吸着、保持されて次工程（狭義のダイ・ボンディング工程）に搬送される（一般に同一の装置のピック・アップステージからダイ・ボンディング・ステージ１３２またはダイボンディング部３００へ搬送される）。そして、チップ１を次工程に搬送した吸着コレット１０５がチップ剥離装置１００（チップ剥離部）に戻ってくると、前記図１２〜図２３に示した手順に従って、次のチップ１がダイシングテープ４から剥がされる。以後、同様の手順に従ってチップ１が１個ずつダイシングテープ４から剥がされる。
（３）ダイ・ボンディング工程の説明
次に、先ず最初に、着地確認後に真空引きを切るものに関するペレット付け工程を説明する。図２４に示すように、ペレット付け工程に搬送されたチップ１は、接着剤１０（図２７）または接着部材層（通常、ウエハをチップに分割前、例えばダイシングテープを張る時、またはその前にウエハの裏面にＤＡＦすなわち「ダイ・アタッチ・フィルム」と呼ばれるダイ・ボンディング用両面粘着シートまたはダイ・ボンディング用接着剤層を貼り付けておくか、ダイボンディング直前に液状の接着剤を配線基板に塗布または滴下する。ＤＡＦは一般にウエハの裏面とダイシングテープの間に挟まれる形で張られ、ダイシング等の際にチップとともに分割される。チップのピック・アップの際はチップとともにピック・アップされる。ダイ・アタッチ・フィルムをあらかじめ貼り付けておくとダイ・ボンディング時に改めて接着剤層を形成する必要がないので量産上有利である。）などを介して配線基板１１上に実装される。すなわち、ダイシングテープ４から剥がされたチップ１は吸着コレット１０５に真空吸着された状態で、摂氏１００度から１５０度程度に加熱されたダイボンディングステージ１３２上の配線基板１１へ向けて降下する。
図２５に示すように、チップ１が配線基板１１に着地したのを確認すると、コレット１０５は所定の圧力でチップ１を押し付けたまま、真空吸引をオフし、そのままの状態で所定の時間（たとえば１秒から数秒）その位置で留まる。この間に熱圧着が進行する。
その後、図２６に示すように、真空吸引をオフしたまま、コレット１０５はチップ１から退避する。
熱圧着が完了したチップ１は、図２７に示すように、Ａｕワイヤ１２を介して配線基板１１の電極１３と電気的に接続される。
次に着地前に真空引きを切るものに関するペレット付け工程（ダイボンディング工程）を説明する。図２４に示すように、ペレット付け工程に搬送されたチップ１は、接着剤１０（図２７）または接着部材層（通常、ウエハをチップに分割前、例えばダイシングテープを張る時、またはその前にウエハの裏面にＤＡＦ１０(図８６参照)すなわち「ダイ・アタッチ・フィルム」と呼ばれるダイ・ボンディング用両面粘着シートまたはダイ・ボンディング用接着剤層を貼り付けておくか、ダイボンディング直前に液状の接着剤を配線基板に塗布または滴下する（すなわち、ダイボンディングのときにチップと配線基板の間に接着部材層が介在するようにする）。ＤＡＦは一般にウエハの裏面とダイシングテープの間に挟まれる形で張られ、ダイシング等の際にチップとともに分割される。チップのピック・アップの際はチップとともにピック・アップされる。ダイ・アタッチ・フィルムをあらかじめ貼り付けておくとダイ・ボンディング時に改めて接着剤層を形成する必要がないので量産上有利である。）などを介して配線基板１１上に実装される。すなわち、ダイシングテープ４から剥がされたチップ１は吸着コレット１０５に真空吸引がオフされた状態で物理吸着により吸着され、摂氏１００度から１５０度程度（有機配線基板のガラス転移温度は一般に摂氏２４０度から３３０度程度であるから、基板加熱温度は摂氏１００度から２００度程度でも可能であるが、基板の変形を最小限に抑えるためには、摂氏１００度から１５０度程度が望ましい。ただし、少なくとも、基板のガラス転移温度以下であることが必要である）に加熱されたダイボンディングステージ１３２上の配線基板１１へ向けて降下する。
図２５に示すように、チップ１が配線基板１１に着地したのを確認すると、コレット１０５は所定の圧力でチップ１を押し付けたまま、真空吸引をオフのままの状態で所定の時間（たとえば１秒から数秒）その位置で留まる。この間に熱圧着が進行する。
その後、図２６に示すように、真空吸引をオフしたまま、コレット１０５はチップ１から退避する。
熱圧着が完了したチップ１は、図２７に示すように、Ａｕワイヤ１２を介して配線基板１１の電極１３と電気的に接続される。このようにすることによって、真空吸引がオフされた状態で、着地が行われるので、薄膜チップに剥離吸着時に湾曲があっても、着地時には湾曲が解除されているので、ダイボンディング後のチップに湾曲や不所望な応力が残存することがない。以下では、両方に共通な説明を続ける。
次に、図２８に示すように、配線基板１１上に実装されたチップ１の上に接着剤１０などを介して第２のチップ１４が積層され、Ａｕワイヤ１５を介して配線基板１１の電極１６と電気的に接続される。第２のチップ１４は、チップ１と異なる集積回路が形成されたシリコンチップであり、前述した方法でダイシングテープ４から剥がされた後、ペレット付け工程に搬送されてチップ１の上に積層される。
その後、配線基板１１をモールド工程に搬送し、図２９に示すように、チップ１、１４をモールド樹脂１７で封止することによって、積層パッケージ１８が完成する。
なお、本実施の形態では、３個のブロック（１１０ａ〜１１０ｃ）を使ってチップを剥離する方法を説明したが、ブロックの数は３個に限定されるものではなく、剥離の対象となるチップ１のサイズが大きい場合には、４個以上のブロックを使ってもよい。また、剥離の対象となるチップ１のサイズが非常に小さい場合には、２個のブロックを使ってもよい。
１−２．初期剥離プロセスの詳細説明（主に図３０）
ここでは、先に図９から図１３において説明した剥離プロセスにおける初期剥離プロセスの概要を説明する。図３０（ａ）に示すように、剥離のための位置決めがされた後、分離されたウエハ１Ａ（チップ１の集合体）はダイシング・テープ４（粘着シート）に固定された状態で、下部基体１０２の上面５０３に真空吸着される。このとき、下部基体周辺部１０２ａの傾斜領域５０１（内端部でたとえば１０度前後の傾斜を有する）においては、ダイシング・テープ４が吸着される結果、たとえば隣接チップ１ｂの隣接端部５０５も下方に湾曲する。そうすると、ウエハ１Ａの主要部とチップ１ａの全面は、ウエハ基準高さＢＬ１のままであるが、隣接チップ１ｂの隣接端部５０５は、隣接端部高さＢＬ２まで下がることとなる。一方、剥離対象チップ１ａの裏面は、外端部５０４を除き、ほぼ全部を突き上げブロック１１０（下部基体中央部）の上面、すなわち、中央水平領域５１１で保持されているので（このとき、中央水平領域５１１と下部基体周辺部１０２ａの周辺水平領域５１３の高さはほぼ同一である）、剥離対象チップ１ａの外端部５０４の裏面のダイシング・テープ４が徐々に剥離を開始する。
続いて、図３０（ｂ）に示すように、コレット１０５が（ここで使用しているコレットは、たとえば、図６８及び６９で説明するものであるが、他の部分に説明するものでも、その他の形式のものでもよい）、先行するチップのダイ・ボンディング位置から剥離位置に復帰してきて、ラバー・チップ１２５を介して、剥離対象チップ１ａの上面の真空吸着を開始する。このときには、剥離対象チップ１ａの外端部５０４では、相当程度、ダイシング・テープ４の剥離が進行している。従って、その後の剥離工程は、比較的速やかに進行して、完全剥離に至る。このことによって、コレットが剥離に要する時間、すなわち、剥離時間を短縮することができる。コレットは、ダイ・ボンディングのため加熱されている。そのため、剥離時間が長いと、チップ裏面の接着剤層等が硬化反応を開始して、剥離が困難になる恐れがある。特に、ＤＡＦを使用したプロセスでは、ＤＡＦ材として、接着特性が良好な熱硬化性接着剤が多用されるため、剥離時間を短縮することは特に重要である。
また、隣接チップ１ｂの隣接端部５０５の高さを下げることができるので、剥離プロセス中の剥離対象チップ１ａと隣接チップ１ｂ、１ｃ間の機械的干渉を低減することができる。このことは、ＤＡＦ材またはダイシング・テープ４の粘着材を含めた干渉を低減する意味でも重要である。
なお、傾斜領域５０１を有する下部基体周辺部１０２ａを用いた剥離プロセスの全体の流れについては、以下のセクションで詳しく説明する。また、ＤＡＦを使用した場合の全体プロセスについては、次サブセクションで詳述する。
１−３．ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）を使用した場合の全体プロセスの説明（主に図８６から図９２）
図２７から図２９の接着部材層１０がＤＡＦ（ダイ・アタッチ・フィルム）である場合について、図３から図２６にすでに説明したプロセスの流れに関して、それらの工程におけるＤＡＦの変化を中心に更に説明する。
先ず、図８６に示すように、ウエハ・リング５（ダイシング・フレーム）にダイシング・テープ４を貼り付けて、そのダイシング・テープ４上に、ウエハ１Ａを、その裏面のダイ・アタッチ・フィルム１０（ダイ・ボンド用両面接着フィルム）を介して、粘着させる。次に、図８７に示すように、回転ブレードでダンシングを実行して、ダイシング溝５１２を形成する。これはいわゆるフル・カット方式であり、一般にダイシングテープの途中まで、切り込み（ダイシング溝５１２）を形成する。ここで、ウエハの分割は、ブレードによるダイシングのほか、レーザによるフルカットまたはレーザによる変質層形成とクラックの組み合わせによるものでもよい。次に、図８８に示すように、ダイシングが完了したウエハ１Ａをフレーム５ごとチップ処理装置１００（チップ剥離装置またはダイボンディング装置）にセットする。下部基体１０２上に真空吸着された後、コレット１０５が降下してくる。続いて、図８９に示すように、コレット１０５は、剥離対象チップ１ａを真空吸着して、剥離して上昇する。このとき、ダイ・アタッチ・フィルム１０はチップ１ａとともに、ダイシング・テープ４から剥離する。次に、図９０に示すように、チップ１ａを保持したコレット１０５は、ダイ・ボンディング位置に移動して、降下する。次に、図９１に示すように、チップ１ａを配線基板１１上にボンディングする。ダイボンディングが完了すると、図９２に示すように、コレット１０５は、剥離位置に向けて復帰行動を開始する。
２．ピック・アップ部周辺詳細説明（主に図３１から３８）
図３１から３８を用いて、剥離動作制御、コレット１０５の詳細構造、およびそれらと下部基体１０２（吸着駒）との関係を説明する。
図３１はピック・アップ部およびその制御系を模式的に示した概念図（図３１a）、タイムチャート（図３１b）、および断面図（図３１b）である。ピック・アップ動作はダイシングテープ４上の目的とするチップ１が吸着駒１０２とコレット１０５に位置決めされるところから開始する。位置決めが完了すると吸着駒１０２の吸引孔１０３や間隙Ｓを介して真空引きすることによって、ダイシングテープ４が吸着駒１０２の上面に吸着される。その状態でピック・アップ部制御系１４４の指令により真空吸引系１０７（たとえば吸引圧マイナス８０から９０キロパスカル程度、吸引流量７L/min.）のバルブ１４３（この三方バルブは真空吸着がオフのときは、真空供給源側が閉鎖され、コレット側が大気に開放されるようになっている）が開き工場真空供給源から真空供給パイプ１４１を介して真空が供給され、コレット１０５がチップ１のデバイス面に向けて真空引きしながら降下し、着地する。ここで、吸着駒１０２の主要部である突き上げブロック１１０が上昇すると、チップ１はコレット１０５と突き上げブロック１１０に挟まれたまま上昇するが、ダイシングテープ４の周辺部は吸着駒周辺部１０２ａに真空吸着されたままなので、チップ１の周辺で張力が生じ、その結果、チップ周辺でダイシングテープ４が剥離されることになる。しかし、一方この時、チップ周辺は下側に応力を受け、湾曲することになる。そうするとコレット下面との間に隙間ができ、空気がコレット１０５の真空吸引系１０７に流入することになる。その結果、真空吸引系１０７に設けられたガス流量センサ２１の吸引量出力が増加する。ここで、たとえば、ピック・アップ部制御系１４４の指令により、突き上げブロック１１０の上昇を停止し待機状態を維持すると、ダイシングテープ４の剥離が進行して、チップ１の湾曲状態が緩和して許容範囲に戻る場合が多い。図３１ｂに、このような過程でのガス流量センサ２１の吸引量出力（デジタル出力信号およびアナログ出力信号）の推移を示す。コレット降下時には開放状態に対応して大きな吸引量を示す。ｔ1で着地すると急速に流量が減少してｔ2でほぼ“０”になる。突き上げブロックが上昇開始してもしばらくは張力が小さいのでリークは発生しないが、ｔ3までくるとチップの湾曲によるリークが始まる。ブロック１１０の上昇を停止し待機状態を維持するリークは解消して、ｔ4で流量は再びほぼ“０”に戻る。なお、ガス流量センサ２１はガス流量またはそれに対応した物理量が計測できるものであれば、何でもよい。言うまでもないことであるが、ラバーチップの形状・寸法は対象チップの形状・寸法とほぼ同一とする（チップが長方形なら長方形）のがチップ周辺でのクラック等を防止する観点から好適と考えられる（大きめにしたり、若干小さめにすることを排除するものではない）。これについては、突き上げブロックも同じで、本実施形態では周辺剥離の促進のためチップよりも若干小さめの例を示したが、それに限定されないのは言うまでもなく、チップと形状・寸法をほぼ同一にしてもよいし、若干大きめにしてもよい。
図３２から図３８に吸着コレット１０５の詳細構造、特にその下端部すなわちラバーチップ１２５とそのバリエーションおよびそれらと下部基体１０２（吸着駒）の関係を説明する。図３２ａは図１から３０の説明に対応する突き上げブロック１１０の上面図であって、突き上げブロック１１０とラバーチップ１２５との位置関係を示す。ラバーチップ１２５の形状はピック・アップするチップとほぼ同一である。図３２ｂはコレット本体１０５（またはラバーチップ・ホールダ）の下面図である。中央に真空吸引孔１２２（たとえば径４mm）があり、各軸方向と対角線方向に真空吸引溝１２１が設けられている。このラバーチップ１２５には真空吸引溝１２１と突き上げブロック１１０ａから１１０ｃに対応して真空吸引孔１０６ａから１０６ｉが設けられている（たとえば径０．８mm）。
図３３はラバーチップ１２５のバリエーションで内側の二つの突き上げブロック１１０ｂ，１１０ｃがチップ１とほぼ同一の上面形状をしている。このようにすることで、チップのコーナ部での応力の集中を緩和することができる。図３２または図３３に示したラバーチップの構造は、剥離プロセスでは非常に重要である。特に中央部（中央近傍領域を含む）に真空吸引孔１０６aがあると、粘着テープの張力でチップが湾曲したとしても中央部の真空吸引孔１０６aでチップの保持状態を維持することができる。チップを１０mm角（チップ厚２５ミクロン、ＤＡＦ厚さ２５ミクロン）と仮定すると、１段目ブロック（セグメント）がたとえば８．６mm角、第２ブロックが６．３mm角、第３ブロックが４．０mm角となる。
図３４はコレット１０５が着地している状態の図３２および図３３のＡ−Ａ断面の略断面図であり、図３５は図３２および図３３のＢ−Ｂ断面の略断面図である。このときダイシングテープ４の下側は下部基体周辺部１０２ａに設けられた吸引孔１０３および下部基体主要部１１０間等の間隙Ｓを通して吸着されている。また、このときダイシングテープ４の上側は真空吸引孔１０６を介して、真空吸引されている。
図３６は、ラバーチップ１２５の更に別のバリエーションで、より細かくリークを検出可能にされている。すなわち、突き上げブロック１１０の各サブブロックと吸着駒１０２ａの最内側部に対応してラバーチップ１２５内に多数の真空吸引孔１０６ａから１０６ｗが配置されている。この様な配置では、各突き上げブロックの個々のセグメント（加えて最外側セグメント外部）に対応して少なくとも一つまたは複数の吸着孔が設けられているので、リークにより剥離状況を検出する精度を高めることができる。また、比較的軟らかいエラストマーによるラバーチップとの組み合わせでは、吸着力をチップ全体に分散できるので、チップが湾曲しても、局所的に応力が集中することがない。
図３７はコレット１０５が着地している状態の図３６のＡ−Ａ断面の略断面図であり、図３８は図３６のＢ−Ｂ断面の略断面図である。
なお、図３１，３２、および３６における中心孔１０６aは、必ずしも必須のものではない。たとえば、図３６のように吸引孔が多数あり場合には、特に中心になくとも中間孔群（１０６tなど）で代替可能である。
３．各剥離プロセスの詳細（主に図３９から４２）
以下の剥離プロセスは、セクション１で説明した全体プロセスに適宜選択して単独でまたは複数組み合わせて適用することができる。
３−１．突き上げブロック待機・後退プロセス（「剥離プロセス１」、図３９から４０）
図３９は突き上げブロック１１０の各サブブロック１１０ａから１１０ｃを順次突き上げてダイシングテープ４を剥離する際に、リーク検出を利用する方法について具体的処理ステップを示すプロセスフロー図である。図４０はその要部断面フロー図である。これらに基づいて、具体的ステップの進行を説明する。以下の各例では、明確に説明できるように、各剥離素過程ごとに最初はリークして２度目はリークしない例をあげて例示している。
（１）ダイシングテープ４を下部基体１０２上面に真空吸着する（テープ吸着ステップ３１）。このことによって、先にセクション（１−２）等で説明したように、剥離対象チップの外端部でダイシング・テープの剥離が進行する。
（２）コレット１０５が真空吸引しながらチップ１の上面（限定はされないが一般にデバイス面）に着地する（コレット着地ステップ３２）。着地した状態を図４０ａに示す。
（３）突き上げブロック１１０が一括上昇する（１段目上昇ステップ３３）。チップ１およびコレット１０５もそれに連れて押し上げられる。このとき下部基体周辺部１０２ａは動かないのでチップ１の外周のダイシングテープ４を剥離する張力が働く。また、このステップで、リークのモニタが開始されている。
（４）リークありを検知する（リーク検知ステップ３４；図４０b参照）。なお、リークなしの場合は即ステップ（９）に進む。リーク１３３を検出したときの状態を図４０ｂに示す。
（５）所定の時間だけ、またはリークがなくなるまで（３）の上昇動作を減速（停止を含む）する（図４０c参照）。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（７）へ進む。ただ、このステップは（４）から即次のステップ（６）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。なお、以下の例でも同じであるが、一般に粘着テープからの剥離は、レオロジー的な現象であり、高速では剥離困難でも、弱めの張力をかけながら時間を置くと簡単に剥離する場合が多い。従って、停止待機や減速待機は有効な場合が多い。
（６）ステップ(３)の開始前に戻る。または、リークモニタでリークがなくなるまで（３）の処理を後退させる。すなわち、突き上げブロック１１０を一括降下させる。すなわち、「後退ステップ」である。これは以下の例でも同じであるが、チップが湾曲することで、張力が緩和され、その結果、時間をかけても剥離が一向に進行しない場合に有効である。このようにもとの状態に戻ると粘着テープは再びチップの裏面に粘着することになるが、一般に再粘着時の粘着力は初期粘着の際の粘着力と比較して弱いと考えられる。また、ＵＶ硬化型テープでＵＶ照射されたものは、特に再粘着時の粘着力は大幅に減少している。
（７）突き上げブロック１１０が一括再上昇する（１段目上昇）。
（８）リークなしを検知する。リークがなくなった状態を図４０ｃに示す。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
（９）突き上げブロック１１０ｂおよび１１０ｃが一括上昇する（２段目上昇ステップ３５）。このとき、突き上げブロック１１０ａや下部基体周辺部１０２ａは動かない。
（１０）リークあり（リーク検知ステップ３６）。なお、リークなしの場合は即ステップ（１５）に進む。
（１１）所定の時間だけ、またはリークがなくなるまで（９）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（１３）へ進む。ただ、このステップは（１０）から即次のステップ（１２）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（１２）ステップ(９)の開始前に戻る。または、リークモニタでリークがなくなるまで（９）の処理を後退させる。すなわち、突き上げブロック１１０ｂおよび１１０ｃを一括降下させる。
（１３）２段目を再上昇させる(２段目再上昇)。
（１４）リークなし。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
（１５）最終段すなわち突き上げブロック１１０ｃを単独上昇させる（最終段上昇ステップ３７）。当然、チップ１とコレット１０５はそれに伴って上昇する。
（１６）リークあり（リーク検知ステップ３８）。なお、リークなしの場合は即ステップ（２１）に進む。
(１７)所定の時間だけ、またはリークがなくなるまで（１５）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（１９）へ進む。ただ、このステップは（１６）から即次のステップ（１８）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（１８）ステップ（１５）の開始前に戻る。または、リークモニタでリークがなくなるまで（１５）の処理を後退させる。すなわち、突き上げブロック１１０ｃを単独降下させる。当然、チップ１とコレット１０５はそれに伴って降下する。
（１９）最終段を再上昇させる(最終段再上昇)。
（２０）リークなし。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
(２１)コレットが上昇して完全剥離する（完全剥離ステップ３９）。
なお、ステップ（１）、（２）以降ステップ（２１）までは、コレット側、および下部基体側の吸着用真空は引いたままである。すなわち、ＯＮのままである。
この剥離プロセスのメリットは、どのような形状のチップでもその形状に対応した突き上げが可能出るところにある。
３−２．コレット待機・後退プロセス（「剥離プロセス２」、図４１から４２）
図４１は主にコレット１０５の上昇・下降を繰り返すことによってダイシングテープ４を剥離する際に、リーク検出を利用する方法について具体的処理ステップを示すプロセスフロー図である。図４２はその要部断面フロー図である。これらに基づいて、具体的ステップの進行を説明する。
（１）ダイシングテープ４を下部基体１０２上面に真空吸着する（テープ吸着ステップ４１）。このことによって、先にセクション（１−２）等で説明したように、剥離対象チップの外端部でダイシング・テープの剥離が進行する。
（２）コレット１０５が真空吸引しながらチップ１の上面（限定はされないが一般にデバイス面）に着地する（コレット着地ステップ４２）。着地した状態を図４２ａに示す。
（３）突き上げブロック１１０が一括上昇する（１段目上昇ステップ４３；図４２b参照）。チップ１およびコレット１０５もそれに連れて押し上げられる。このとき下部基体周辺部１０２ａは動かないのでチップ１の外周のダイシングテープ４を剥離する張力が働く。また、このステップで、リークのモニタが開始されている。
（４）リークありを検知する（リーク検知ステップ４４）。なお、リークなしの場合は即ステップ（９）に進む。
（５）所定の時間だけ、またはリークがなくなるまで（３）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（７）へ進む。ただ、このステップは（４）から即次のステップ（６）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（６）ステップ(３)の開始前に戻る。または、リークモニタでリークがなくなるまで（３）の処理を後退させる。すなわち、突き上げブロック１１０を一括降下させる。すなわち、「後退ステップ」である。
（７）突き上げブロック１１０が一括再上昇する（１段目再上昇）。
（８）リークなしを検知する。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
（９）チップ１を真空吸着した状態でコレット１０５を上昇させる（コレット単独上昇ステップ４５；図４２cおよびd参照）。
（１０）リークありを検知する（リーク検知ステップ４６）。なお、リークなしの場合はそのまま完全剥離する。
（１１）所定の時間だけ、またはリークがなくなるまで（９）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（１３）へ進む。ただ、このステップは（１０）から即次のステップ（１２）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（１２）ステップ（９）開始前の状態に戻る（コレット降下ステップ４７；図４２e参照）。または、リークモニタでリークがなくなるまで（９）の処理を後退させる。すなわち、コレット１０５を降下させる。すなわち、「後退ステップ」である。
（１３）突き上げブロック１１０ｂおよび１１０ｃが一括上昇する（２段目上昇ステップ４８）。このとき、突き上げブロック１１０ａや下部基体周辺部１０２ａは動かない。
（１４）リークあり（リーク検知ステップ４９）。なお、リークなしの場合は即ステップ（１９）に進む。
（１５）所定の時間だけ、またはリークがなくなるまで（１３）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（１７）へ進む。ただ、このステップは（１４）から即次のステップ（１６）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（１６）ステップ(１３)の開始前に戻る。または、リークモニタでリークがなくなるまで（１３）の処理を後退させる。すなわち、突き上げブロック１１０ｂおよび１１０ｃを一括降下させる。
（１７）２段目を再上昇させる(２段目再上昇)。
（１８）リークなし。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
（１９）チップ１を真空吸着した状態でコレット１０５を上昇させる（コレット単独上昇ステップ５０）。
（２０）リークありを検知する（リーク検出ステップ５１）。なお、リークなしの場合はそのまま完全剥離する。
（２１）所定の時間だけ、またはリークがなくなるまで（１９）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（２３）へ進む。ただ、このステップは（２０）から即次のステップ（２２）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（２２）ステップ（１９）開始前の状態に戻る（コレット降下ステップ５２）。または、リークモニタでリークがなくなるまで（１９）の処理を後退させる。すなわち、コレット１０５を降下させる。すなわち、「後退ステップ」である。
（２３）最終段すなわち突き上げブロック１１０ｃを単独上昇させる（最終段上昇ステップ５３）。当然、チップ１とコレット１０５はそれに伴って上昇する。
（２４）リークあり（リーク検知ステップ５４）。なお、リークなしの場合は即ステップ（２９）に進む。
(２５)所定の時間だけ、またはリークがなくなるまで（２３）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（２７）へ進む。ただ、このステップは（２４）から即次のステップ（２６）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（２６）ステップ（２３）の開始前に戻る。または、リークモニタでリークがなくなるまで（２３）の処理を後退させる。すなわち、突き上げブロック１１０ｃを単独降下させる。当然、チップ１とコレット１０５はそれに伴って降下する。
（２７）最終段を再上昇させる(最終段再上昇)。
（２８）リークなし。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
(２９)コレットが上昇して完全剥離する（完全剥離ステップ５５）。
なお、ステップ（１）、（２）以降ステップ（２９）までは、コレット側、および下部基体側の吸着用真空は引いたままである。すなわち、ＯＮのままである。
この剥離プロセスのメリットは容易に剥離できる場合には、主にコレットの動きのみで比較的簡単に剥離が実行できるところにある。
４．初期剥離プロセス並びにそれに続く剥離プロセスの詳細説明（主に図４３から５０）
セクション（１−２）に説明した初期剥離プロセス並びにそれに続く剥離プロセスの詳細を説明する。また、ここで説明するプロセスは、セクション３で説明した各剥離プロセスを初期剥離工程に焦点を当てて説明したものである。
図４３に示すように、下部基体１０２の周辺部１０２ａの上面と下部基体１０２の中央部１１０（突き上げブロック）の上面が、ほぼ同じ高さにあるときに、下部基体１０２による真空吸着（初期吸引）が開始される。真空吸着が開始された当初は、ダイシング・テープ４は、まだ、ウエハの裏面（チップ１ａ，１ｂ，１ｃ）に密着している。次に、図４４に示すように、時間の経過とともに、隣接チップ１ｂ（隣接チップ１ｃその他についても同じ）の隣接端部５０５は真空吸引力によって傾斜領域５０１の上面に沿って湾曲する。それにつれて、剥離対象チップ１ａの外端部５０４のダイシング・テープ４が両端からの張力により、剥離を開始する。
なお、チップピックアップの順序は、通常、ジグザグに順に進行するので、隣接チップの数は、通常、４個である。比較的少数の同一のグレードのチップを選択してピックアップする場合には、隣接チップの数は、初期には、８個であり、その後、徐々に減少する。
次に、剥離開始に続き、図４５に示すように、コレット１０５が剥離位置に復帰して、剥離対象チップ１ａのデバイス主面（上面）の真空吸着を開始すると、剥離対象チップ１ａの外端部が上に引っ張られる結果、更に、外端部での剥離が進行する。このときも、下部基体１０２の周辺部１０２ａの上面と下部基体１０２の中央部１１０（突き上げブロック）の上面が、ほぼ同じ高さにある。続いて、図４６に示すように、突き上げブロック１１０ａ，１１０ｂ，１１０ｃが一括して、ワンステップだけ上昇する。これによって、剥離がチップ１ａの内部に向かって進行する。続いて、図４７に示すように、突き上げブロック１１０ａは、そのままで、突き上げブロック１１０ｂ，１１０ｃが一括して、更にワンステップだけ上昇する。それによって、剥離がチップ１ａの内部に向かって更に進行する。続いて、図４８に示すように、突き上げブロック１１０ａ，１１０ｂは、そのままで、突き上げブロック１１０ｃが、更にワンステップだけ上昇する。それによって、剥離がチップ１ａの中心部に向かって更に進行する。ここで、図４９に示すように、コレット１０５の上昇によって、チップ１ａは完全剥離する。コレット１０５はチップ１ａを真空吸着したまま、上昇を続ける。続いて、図５０に示すように、まず、突き上げブロック１１０が基準位置まで降下して平坦になる（図５２のＴ１７）。続いて、下部基体１０２の真空吸引がオフされ（図５２のＴ１８）、ウエハが水平移動して、次の剥離対象チップ１が下部基体１０２の中央部１１０（突き上げブロック）の上面に来る。そして再び、初期吸引が開始する。
以下にも説明するように、ここで説明したものは、典型的なケースの例示である。従って、実際には、突き上げブロックの全段の突き上げ動作が終わる前に、コレットの上昇によって、完全剥離をする場合もある。
５．各剥離プロセスの好適な組み合わせおよびその特徴
セクション３の各剥離プロセスは、典型的な例についてその類型に分類して説明したが、実際には適宜取捨選択して、または適宜相互に組み合わせて実行するとピック・アップ効率が向上したり、製品信頼性が向上することが期待できる。たとえば、セクション３−２のコレット上昇セグメント（図４１ステップ４５から４７または５０から５２）すなわち、ステップの集合は剥離プロセス３のステップ６７の後や剥離プロセス４の適切なステップとパラレルに適用するとピック・アップ時間短縮に有効である。
６．チップ搬送、物理吸着着地およびダイボンディング・プロセスの説明（主に図５１から６０を参照）
一般にチップ剥離から配線基板への着地完了までの処理は、チップを吸着コレットに真空吸着したまま実行される。しかし、これでは、薄膜チップの場合（特に１００マイクロメータ以下のチップ厚のもの）は、真空吸着によってチップが局部的に変形したまま（真空吸着によるチップのひずみは図５４から図５６を参照するとよい）着地して、基板に接着・固定されることになるので、ボンディング後にボイドやひずみが残りやすい。この傾向は、あらかじめチップの裏面に接着剤層（ＤＡＦを使用する方式）を形成しておく方式では、特に強い。また、デバイス面、すなわち、チップの主にトランジスタ等の主要部や多層配線が形成される面（裏面の反対側の主面）が上向きで吸着される場合（いわゆるフェースアップ品）には、デバイスの信頼性の面でも、ボイド、ひずみ、または変形を残さずにボンディングすることは重要である。また、一般に周辺のボイドは、モールド工程において一部解消されるが、中央付近のものは解消されない。
このセクションでは、これらの問題を解決するために、他のセクションで説明されるボンディングプロセスの配線基板への着地部分またはその周辺に、早期に真空吸着をオフする方法を適用する場合について説明する。以下の実施態様では、真空吸着をオフするとは、特にそれ以外であることを明示した場合および文脈から明らかにそうでない場合を除き、真空吸着を完全にオフして、物理吸着のみで（図３１のピック・アップ部制御系１４４の指示に従って三方切り替えバルブ１４３が切り替わることによって、吸着コレットの真空吸引系が真空供給源から切り離され、大気開放された状態で）チップを吸着していることを示す。なお、他のセクションについても同様であるが、本セクションの着地技法は他のセクションで説明したプロセスの当該部分の代替プロセスまたは詳細プロセスであり、他のセクションで説明したプロセスに関して、必須のものではないことは言うまでもない。
ここで、チップ剥離後からダイボンディングに至るプロセスの詳細なフローを主に図５１から図６０を用いて説明する。剥離＆ダイ・ボンディング工程は、サイクルを形成しており、ピックアップ期間Ｔｐｕ（ｔ１３からｔ１８）、ダイ・ボンディング期間Ｔｄｂ（ｔ１８からｔ２５）、および、コレット復帰期間Ｔｏｆｆ（ｔ２５からｔ１３）に分けることができる。
先に説明したように図５１において、まず、ピック・アップ部において現在の剥離対象チップに対するピック・アップ動作が開始される（図５１のピック・アップ動作開始ステップ２０１、以下同じ図５１による）。まず、選考するサイクルの時間ｔ２０でダイシングテープ４が下部基体１０２に吸着される（ＤＣテープ吸着ステップ２０２）。図５２の時間ｔ１１でコレット１０５が現在の剥離対象チップ１上に来ると降下を開始する。時間ｔ１２で低速の降下に切り替わる。そして、時間ｔ１３でコレット１０５の真空引きが開始される。時間ｔ１４で真空吸引しながらコレット１０５が降下してきて、現在の剥離対象チップ１上に着地する（コレット吸着開始ステップ２０３）。図５３にこのときの断面の概要を示す。直後、時間ｔ１５で突き上げ動作とコレット１０５の上昇が開始される。時間ｔ１６で突き上げ動作は終了して時間ｔ１７で突き上げブロックは元に戻るが（t15-t17間たとえば１００ミリ秒）、問題がなければコレット１０５はそのまま上昇を続けて剥離を完了させる。完全剥離後、時間ｔ１８でコレット１０５は上昇速度を上げて、時間ｔ１９で所定の平行移動高度に達する。すなわち、コレット１０５はラバーチップ１２５で真空吸着により保持したまま上昇する（ピック・アップステップ２０４）。このときの断面の概要を示したものが図５４である。
また、時間ｔ１８において次の剥離対象チップに対する剥離動作の準備が開始される。すなわち、下部基体１０２の真空吸引が停止される。続いて、ウエハ・テーブルが水平移動して、時間ｔｎにおいて次の剥離対象チップが下部基体１０２の中央に来る。ここで、ウエハ位置認識が開始して、移動したウエハの位置認識が行われる。位置認識は時間ｔ２０に完了して、先に説明したように、ほぼ同時に、次の剥離対象チップに対する下部基体１０２による真空吸引が開始する。
再び、コレット１０５の動きに戻る。時間ｔ１９で所定の高さまで上昇した後、コレット１０５はダイボンディング位置上方すなわちボンディングステージ１３２上の配線基板１１上方へ移動する（ボンド位置上方へ移動するステップ２０５）。このときの断面の概要を示したものが図５５である。時間ｔ２０からコレット１０５はラバーチップ１２５で真空吸着により保持したままで降下を開始する。このときの断面の概要を示したものが図５６である。時間ｔ２１で低速降下に切り替わる。ここで最終着地体勢に入ったことになる。時間ｔ２２でコレットの真空引きがオフされ（吸着オフステップ２０６）、チップ１はラバーチップ１２５に実質的に分子間力（物理吸着）のみで保持されながら降下する。このときの断面の概要を示したものが図５７である（図５４から図５６と図５７を比較すると図５７ではチップの真空吸引による歪が解消していることがわかる。）。時間ｔ２３でチップ１は配線基板１１上に着地する（着地ステップ２０７；t２１-t２３間たとえば速度２０mm/sec；時間約３０ミリ秒）。なお、図５２でefgのような経路（fg間の時間はたとえば速度２mm/sec；時間約４０ミリ秒）で降下する場合は、その方式での最終着地体勢に入った時点すなわち"f"点の直後に真空吸引をオフするようにするとよい（その他のタイミングでオフしてもよい）。時間ｔ２４で着地が確認されると、ボンディング荷重（たとえば５N）がコレット１０５に付与される（ボンディング・ステップ２０８）。このときの断面の概要を示したものが図５８である。時間ｔ２５にボンディングが完了する（t２３-t２５間の時間はたとえば１秒程度）と、コレットは上昇を開始する。このときの断面の概要を示したものが図５９である。そして、時間t２６で所定の平行移動高度に達する。このときの断面の概要を示したものが図６０である。その後、コレット１０５は再び次のチップの剥離のため、先の位置認識に基づいてピック・アップ部へ移動する。
ここで、本プロセスでは、図５２において経路abcをとるので、すなわち着地前に真空吸着をオフとしているので（平行移動時と比較して微弱にすることを含む）、図５２において経路adcをとる場合と比較して、着地時にチップ１に吸着による変形や応力が存在しないので、ボンディング特性が良好となる。また、着地時にチップ１に吸着による不要な力がかかっていないので、配線基板のボンディングされるべき面にスムースに習う結果、ボイドや不所望な歪が残存しない。このような効果は、ダイ・ボンディング時のチップ変形が問題となりやすいＤＡＦ（ウエハ裏面に貼り付けるタイプおよびダイシングテープにあらかじめ張っておくタイプを含む）を使用するプロセスに特に有効である。
なお、必ずしも必須ではないが、高速降下から低速降下（最終着地速度）に切り替わった後に真空引きをオフしているので、切り替わりの衝撃力でチップ１が落下することがない（ただし、十分な物理吸着が確保される条件では、速度切り替え前に真空吸着をオフしてもよい。また、速度を切り替えない方がよい場合もある）。すなわち、チップの質量は比較的小さいので物理吸着力は一般に重力と比較して強いと考えられるが、衝撃力は一般に物理吸着力と同程度になりうると考えられる。
なお、真空引きをオン、オフといっても完全にオフする（大気開放）ことは必ずしも必要でなく、たとえば、オンのときの吸引圧をたとえばマイナス８０から９０キロ・パスカルとすると、オフのときの圧力はこれと比べて十分に絶対値の低いもの、たとえば数％以下程度であればよい（ただし、真空吸着を使用しない完全なオフ状態すなわち実効的に物理吸着のみとした方が、薄膜チップのダイ・ボンディング特性の改善、すなわちボイドの減少には有効である。これを圧力で示すと、たとえば絶対値で０．０５から０．０００５キロ・パスカル程度又はそれ以下である。また、真空吸着を完全にオフとする方が制御も簡単であり、圧力応答の速さからも有利である。）。また、完全なオフにせず、強弱で切り替えるようにしてもよい。すなわち、オン時の３０％以下、望ましくは１５％以下の吸引強度にすることも有効である。安定なチップの保持を考慮すると、完全にオフしない場合も、マイナス圧力すなわち（弱い排出ではなく）弱い吸引状態が望ましい。
本セクションに説明した着地方法は、次セクションに説明する低弾性ラバーチップを有するコレットによるダイ・ボンディング方法との組み合わせにおいて、特に有効である。これは、低弾性ラバーチップに真空吸着される場合は、チップにかかる応力をラバーチップが広い範囲で分散させるので、真空吸着をオフしたときに、速やかにチップ変形が回復するからである。また、少なくとも熱圧着進行時に真空吸着をオフしていると、低弾性ラバーチップを介してボンディング加圧が十分に分散するので、チップの局所変形やボイドの解消に特に有効である。
また、本セクションに説明した着地方法は、薄膜チップ（１５０マイクロメータ以下、または１００マイクロメータ以下、更には５０マイクロメータ以下のチップ厚のチップ）に対するラバーチップを有するコレットによるダイ・ボンディング方法との組み合わせにおいて、特に有効である。これは、薄膜チップは局所的な変形が発生しやすく、そのまま着地すると、配線基板面との間で、容易に閉鎖空間を形成するので、ボイドの原因になりやすいからである。
また、本セクションに説明した着地方法は、セクション３に説明したラバーチップを有するコレットによる各剥離＆ダイ・ボンディング方法との組み合わせにおいて、特に有効である。これは、チップが湾曲・回復を繰り返しながら剥離される場合は、特にひずみを残したまま吸着されている場合が多いからである。
７．低弾性ラバーチップ材料の説明（主に図６１参照）
ラバーチップの材料としては、硬度の低いものが選択しやすい点から、熱硬化性エラストマーのうちから選択することが第１に有効である。たとえば、ジェルテック(Geltec)社のアルファ・ゲル（ジェルテック社の登録商標）すなわち、シリコーンを主要な成分とするシリコーン系ゲル状エラストマーがチップの汚染防止等の観点からも好適な候補として挙げられる。また、そのシリーズの中でもシータ・ゲル（ジェルテック社の登録商標）、シータ５（硬度約５６）、シータ６（硬度約１４）、シータ８（硬度約２８）が更に好適である。更に、シータ・ゲルの中でもシータ８（硬度約２８）等が特に好適である。
その他の材料としては、フッ素ゴム、耐熱ニトリル・ラバー、天然ゴム、イソプレンラバー、スチレン-ブタジエン-ラバー、ネオプレンラバー等の熱硬化性エラストマーから選択することができる。
更に、リサイクルを考慮すると、熱可塑性樹脂としてのポリイミド系の熱可塑性エラストマー等の選択肢もある。
硬度範囲は１０以上７０未満までが、弾性を利用する上で好適である。その範囲の中で、硬度１５以上５５未満は弾性を利用する上で特に好適である。また、硬度２０以上４０未満の範囲は薄膜チップを取り扱う上で特に好適である。ただし、それ以外の範囲を排除するものではない。本願の実施形態の中には従来の高度８０程度のエラストマーや金属、セラミックス等の硬質のコレットまたはラバーチップが適した応用分野もある。また、物理吸着の例、リークによるチップ湾曲の検出の例などは、特にこの範囲に限られないことは言うまでもない。
このように低弾性のラバーチップを用いると、凹凸に倣い易いので（チップ上面は必ずしも平坦ではないので）、剥離においてリークしにくくなり、剥離効果を高めることができる。
また、このように低弾性のラバーチップを用いると、剥離工程において、チップが一時的に湾曲しても、それに倣ってラバーチップも相当程度変形するので、応力が分散され、チップの損傷、応力の残存が防止できる。
更に、このように低弾性のラバーチップを用いると、ダイ・ボンディングにおいて、着地時の衝撃を緩和することができる。従って、フェースアップ品等に特に有効である。
更に、このように低弾性のラバーチップを用いると、ダイ・ボンディングにおいて、圧着時のひずみの残存を低減することができる。従って、ＤＡＦ等を用いたプロセスに特に有効である。
また、このように低弾性のラバーチップを用いると、ダイ・ボンディングにおいて、着地前に真空吸引をオフしても、チップ表面との密着面積が大きいので、十分な物理吸着力を確保することができる。
また、このように低弾性のラバーチップを用いると、ダイ・ボンディングにおいて、着地前に真空吸引をオフする又はオフしないにかかわらず、圧着時のチップへのダメージを低減することができる。
一般に物理吸着力は、ファン・デル・ワールス力に起因するが、その到達距離は０．２nmから１０nmの範囲である。半導体チップ上面とラバーチップ間の物理吸着力は、ファン・デル・ワールス力の内、ロンドン力（誘起２重極間の引力）に起因し、比較的弱い部類に属する。したがって、できるだけ多くの面積が到達距離内になるようにする必要がある。そのためには、倣い性にすぐれた部材を用意する必要がある。また、衝撃は落下の原因になりやすいので、極力衝撃吸収性の高い材料が好適である。
なお、ラバーチップは比較的熱伝導が悪いので、一般にラバーチップを用いたコレットによるダイ・ボンディングでは加熱は配線基板側すなわちボンディングステージ側から行う。
８．２段ダイボンディング・プロセスの説明（主に図６２から６５を参照）
以上の説明では、一つのボンディングツール（コレット１０５）で熱圧着を完了する方式を示したが、第１のボンディングツール（コレット１０５）で複数のチップ（たとえば５個）を仮付けし、その後、その複数のチップを第２のボンディングツールで本圧着するようにすれば、スループットを数倍にすることができる。また、セクション７で説明した低弾性ラバーチップと組み合わせた仮圧着では、高速で動作させてもチップへのダメージが少ないので、高速の仮圧着を実行することができる。（なお、本圧着ボンディング・ツール３０５についても、低弾性ラバーチップを使用できることは言うまでもない。）以下に詳細に説明する。
図６２に、上面図で剥離・ダイボンディング一貫装置４００の構成を示す。同図左に先に説明したチップ剥離部１００（ピック・アップ部）があり、右側にはダイボンディング部３００があり、その中に仮ボンディング部３００aと本圧着部３００bがある。仮ボンディング部３００aには仮ボンディング・ステージ１３２aが設けられている。一方、本圧着部３００bには縦長の本圧着ステージ１３２bが設けられている。
図６２のＡＡ断面を図６３から６５に示し、２段ダイボンディング・プロセスを説明する。図６３に示すように、剥離されたチップ１jはコレット１０５で仮ボンディングステージ１３２a上の配線基板１１a上方に移送される。次に図６４に示すようにコレット１０５が降下して短時間（加圧時間たとえば０．１秒程度）で仮の圧着（接着部材層により位置が固定される程度の圧着状態）が行われる。このときタイミングが合えば、本圧着ボンディング・ツール３０５によって、チップ１aヵら１eの基板１１bへの本圧着が行われる。本圧着は仮圧着よりも多くの時間（たとえば加圧時間４秒程度）を要するので、その間にコレット１０５は数回ピック・アップ部１００と仮ボンディング部３００aの間を往復して、チップ１fから１jの仮圧着を完了することができる（図６５参照）。完了するとコレット１０５は次のチップ１kの剥離のため、剥離ステージに移動する。
また、先に説明したものと同様に、前記仮圧着ステージおよび本圧着ステージは、摂氏１００度から１５０度程度（有機配線基板のガラス転移温度は一般に摂氏２４０度から３３０度程度であるから、基板加熱温度は摂氏１００度から２００度程度でも可能であるが、基板の変形を最小限に抑えるためには、摂氏１００度から１５０度程度が望ましい。ただし、少なくとも、基板のガラス転移温度以下であることが必要である）に加温されている。また、本圧着ボンディング・ツール３０５も同様の温度、または摂氏５０度程度高めの温度に加温されている。したがって、仮圧着コレットと異なり、本圧着ボンディング・ツール３０５の下端部は比較的に熱伝導の良好な部材で構成することができ、また、チップを構成するシリコン等は比較的熱伝導の良好な部材であり、効率的な加熱が行えるので、熱圧着の進行をスムースに行うことができる。
９．コレット真空吸引系の変形例の説明（主に図６６、６７および５２参照）
これまでに説明したコレット１０５の真空吸引系は完全閉鎖型（図３１のバルブ１４３によって、オンの時は真空源に連結されており、オフ時は真空源とは切り離されて大気開放状態である）であったが、ここに説明するものは、図６７に示すように、その改良型でコレット本体１０５のラバーチップに比較的近い領域にリーク孔２２１を設けたものである。こうすることで、吸着をオフしたときのコレット先端部の圧力応答が速くなる効果がある（勿論、これまでに説明したコレット１０５の真空吸引系でも、オフ時には真空源とは切り離されて大気開放状態となるが、一般に真空源と大気開放の切り替えは、コレット先端部よりも真空源に近い位置に置かれた切り替えバルブ１４３で行われるので、若干の遅延は不可避である。実際、これまでは４０から１００ミリ秒ほど要していた。すなわち、コレット先端部にリーク路を常設しておくと、たとえリーク路が比較的細いとしても、切り替えバルブ１４３までの真空系流路のコンダクタンスの分だけ圧力応答が速くなる）。また、常にリーク路（たとえば、リーク路の孔径０．３mm程度、リーク路のみ開放したときの到達流量０．４L/分、同到達圧８４KPaとする。ちなみに、孔径０．８mm程度のラバーチップの吸着孔を全部開放したときの到達流量は７．０L/分程度である。）があるので、チップによって真空吸引系が閉鎖されるときの衝撃によるチップへの影響を緩和することができる。すなわち、セクション７で説明したような比較的軟らかいエラストマーをラバーチップとして使用する場合、真空シール性が非常によく、チップが湾曲してリーク状態になった状態から湾曲が回復して真空吸引系を閉鎖するときの衝撃が比較的大きいと懸念される。しかし、この場合は常にリーク路が存在するので、真空吸引系が完全閉鎖されるわけではないので、チップに強い衝撃が加わるおそれが少ないと考えられる。また、リーク孔があると、応答が速いため、着地直前に真空吸着をオフにしても、着地時には十分にチップひずみのない状態にすることができる。また、低弾性部材のラバーチップを使用した場合は、この湾曲からの回復は低弾性部材の持つ回復力とあいまって、よりスムースに行われる。
以下図５２にしたがって詳細手順を説明する。先に説明したように図６６において、まず、ピック・アップ部において現在の剥離対象チップに対するピック・アップ動作が開始される（図６６のピック・アップ動作開始ステップ２１１、以下同じ図６６による）。まず、先行するサイクルの図５２の時間ｔ２０でダイシングテープ４が下部基体１０２に吸着される（ＤＣテープ吸着ステップ２１２）。このことによって、先にセクション（１−２）等で説明したように、剥離対象チップの外端部でダイシング・テープの剥離が進行する。図５２の時間ｔ１１でコレット１０５が目的とするチップ１上に来ると降下を開始する。時間ｔ１２で低速の降下に切り替わる。そして、時間ｔ１３でコレット１０５の真空引きが開始される。時間ｔ１４で真空吸引しながらコレット１０５が降下してきて、チップ１上に着地する（コレット吸着開始ステップ２１３）。直後、時間ｔ１５で突き上げ動作とコレット１０５の上昇が開始される。時間ｔ１６で突き上げ動作は終了して時間ｔ１７で突き上げブロックは元に戻るが、問題がなければコレット１０５はそのまま上昇を続けて剥離を完了させる。完全剥離後、時間ｔ１８でコレット１０５は上昇速度を上げて、時間ｔ１９で所定の平行移動高度に達する。すなわち、コレット１０５はラバーチップ１２５で真空吸着により保持したまま上昇する（ピック・アップステップ２１４）。
また、時間ｔ１８において次の剥離対象チップに対する剥離動作の準備が開始される。すなわち、下部基体１０２の真空吸引が停止される。続いて、ウエハ・テーブルが水平移動して、時間ｔｎにおいて次の剥離対象チップが下部基体１０２の中央に来る。ここで、ウエハ位置認識が開始して、移動したウエハの位置認識が行われる。位置認識は時間ｔ２０に完了して、先に説明したように、ほぼ同時に、次の剥離対象チップに対する下部基体１０２による真空吸引が開始する。
再び、コレット１０５の動きに戻る。所定の高さまで上昇した後、コレット１０５はダイボンディング位置上方すなわちボンディングステージ１３２上の配線基板１１上方へ移動する（ボンド位置上方へ移動するステップ２１５）。時間ｔ２０からコレット１０５はラバーチップ１２５で真空吸着により保持したままで降下を開始する。時間ｔ２１で低速降下に切り替わる。ここで最終着地体勢に入ったことになる。時間ｔ２２でコレットの真空引きがオフされ（吸着オフステップ２１６）、チップ１はラバーチップ１２５に実質的に分子間力（物理吸着）のみで保持されながら降下する。時間ｔ２３でチップ１は配線基板１１上に着地する（着地ステップ２１７）。時間ｔ２４で着地が確認されると、ボンディング荷重がコレット１０５に付与される（ボンディング・ステップ２１８）。時間ｔ２５にボンディングが完了すると、コレットは上昇を開始する。そして、時間t２６で所定の平行移動高度に達する。その後、コレット１０５は再び次のチップの剥離のため、ピック・アップ部へ移動する。
１０．ラバーチップ形状等の変形例の説明（主に図６８から図７２参照）
このセクションで説明するものは、図３２から３７、図３９から４０、図４２、図４４、図４６から４８、図５３から６０，図６３および図６７において説明したコレットのラバーチップ形状その他の改良に関するものである。これらの特徴は、ラバーチップの中心を含む主要部の外延部に、これよりも厚さの薄い周辺部（顎部）を設けることで、ラバーチップ外端部の柔軟性を高め、できるだけリークが起こらないように、ラバーチップの保持特性を改善したものである。このことにより、ピック・アップ時のダイのクラック等を低減することができる。また、待機時間やリトライ回数が減少するため、処理時間の短縮が可能である。
また、この場合のラバーチップを構成するエラストマーの硬度は、セクション７で述べたものと同様であるが、周辺部の追従性が高いときは、若干高め、すなわち、２５以上、６５未満程度が好適になる傾向がある。なお、物理吸着を利用して着地前に真空吸引を切る方法では、ダイとラバーチップのミクロな平均距離が増加するため、硬度が７０を超えると物理吸着が不安定となる。
１０−１．リークがより少ないラバーチップ形状の説明（主に図６８から７０）
図６８は本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイ・ピック・アップ工程（周辺顎部を有するラバーチップを用いるもの）途中の様子を示す模式断面図（図６９又は図７０のＡ−Ａ断面に対応）である。図６９は図６８に対応するラバーチップの下面図（具体例ａ）である。図７０は図６８に対応するラバーチップの下面図（具体例ｂ）である。これらに基づいて、リークがより少ないラバーチップ形状を説明する。
最初に、ダイを下方から突き上げブロック１１０ａ，１１０ｂ，１１０ｃ（突き上げブロック１１０、すなわち、下部基体１０２のダイ１ａ直下の部分）で突き上げてピック・アップする例を説明する。図６８および図６９に示すように、ラバーチップ１２５が、中央のラバーチップ主要部１２５ａと周辺のリング状のラバーチップ周辺部１２５ｂ（ラバーチップ１２５の下面側にある）に分かれていることが特徴となっている。このラバーチップ周辺部１２５ｂは、ラバーチップ主要部１２５ａと比較して、厚さが薄くなっている。これは、ダイ１ａの周辺部がダイシング・テープ４に引っ張られて下方に変形したときに追従できるようにするためである。このため、ラバーチップ主要部１２５ａの周辺の真空吸引孔１０６ｂ，１０６ｃ，１０６ｄ，１０６ｅ，１０６ｆ，１０６ｇ，１０６ｈ，１０６ｉのそれぞれには、ラバーチップ周辺部１２５ｂの下面に延在する真空吸引溝４２１に連結されている。
このラバーチップ周辺部１２５ｂの幅は、突き上げブロック１１０ａ外部のダイ変形余裕幅Ｍ（ダイシング・テープ４の変形にとのなって、当該又は隣接ダイ１ａ，１ｂ，１ｃの局率半径が小さくなりすぎて、ダイが割れないようにする余裕幅；スライド方式でも同じ）と同程度（たとえば０．５から０．７ミリ・メートル程度）が好適である。また、ラバーチップ周辺部１２５ｂの下部顎部Ｌの厚さは、たとえばエラストマーの硬度を５０前後（ラバーチップの厚さをたとえば３から５ミリメートルとして）とした場合、０．５から２ミリ・メートル程度が好適である。以上の点は、サブセクション（１０−３）で説明するラバーチップもほぼ同様である。
下面の形状は、図７０のようにもすることができる。図７０に示すように、真空吸引孔１０６ｂ，１０６ｃ，１０６ｄ，１０６ｅ，１０６ｆ，１０６ｇ，１０６ｈ，１０６ｉに、単一のリング状の真空吸引溝４２１を連結してもよい。この構造により、ダイ変形への追従性および真空吸着性が向上する。ただし、耐久性等は、図６９の方が優れている。
すなわち、このような形状のラバーチップによれば、ダイ１ａ周辺の吸着面積が大きいので、ダイ周辺に対する吸着力は大幅に向上する。したがって、図４０（ｂ）、図４２（ｄ）、図４４（ｄ）、または図４８（ｂ）のように、通常、リークするような状況でも、真空吸着を維持できるので、待機時間やリトライ回数を低減して、処理速度を向上できる。また、真空吸着力によって、ダイを下方に変形させる応力を打ち消すことができるので、ダイの割れや欠け等も低減することができる。
１０−２．平板型ラバー・チップの説明（主に図７１）
この例の特徴は、図６８又は図７２のものと比較して、図６８のラバーチップ周辺部１２５ｂの下部顎部Ｌの上端より上の部分（中間板部６０１）または図７２の下部顎部状端部Ｐより上の部分が、コレット１０５の他の部分と同様に金属等（たとえばステンレス製、ＳＵＳ４３０等のフェライト系部材が好適である。他のステンレスおよび他の類似の金属またはラバーチップと比較して硬質の非金属材料等を許容する）でできているところにある。
すなわち、図７１に示すように、コレット本体１０５と一体に作られた中間板部６０１（分割して作られたものを組み合わせて作られたものでもよい）の下面に平板状のラバー・チップ１２５を接着又は溶着して、最終的なコレット１０５を形成する。また、中間板部６０１をコレット本体１０５から着脱自在にしておき、中間板部６０１とラバー・チップ１２５（あわせてラバー・チップ・モジュールという）をあらかじめ接着又は溶着しておいてもよい。このようにすることで、品種の切り替えをラバー・チップ・モジュールのみの取替えで可能とすることができる。
なお、ラバー・チップ１２５の平面的形状は、図６９又は図７０のいずれであってもよい。また、その他の形状であってもよい。
１０−３．リークがより少ないその他のラバーチップ形状形状（主に図７２）
図７２は本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイ・ピック・アップ工程（周辺顎部を有するその他のラバーチップを用いるもの）途中の様子を示す模式断面図である。これに基づいて、リークがより少ないラバーチップ形状の他の例を説明する。この形状は、サブセクション（１０−１）のものと比較して、ラバーチップの周辺部上部のコレットへ固定する部分が、分厚いので、作製および固定がしやすい特徴がある。下面の平面形状は、図６９又は図７０と同一であり、説明を繰り返さない。
図７２に示すように、ラバーチップ周辺部１２５ｂの上面と下面の間には、リング状の溝４２２がある。このリング状の溝４２２があるので、下部の顎部の追従性を確保したままで、加工性を向上するとともに、コレット１０５への取り付け（保持性）を容易としている。顎部の寸法等に関しては、上記サブセクション（１０−１）とほぼ同様である。リング状の溝４２２の寸法については、下部の顎部の追従性を確保できるものであればよい。
１０−４．磁石固定方式の平板型ラバー・チップの説明（主に図７３及び図７４）
この例はサブ・セクション（１０−２）の例の更なる変形例である。すなわち、図７３に示すように、サブ・セクション（１０−２）の中間板部６０１に対応する中間金属体部６０２が磁性金属または強磁性金属で作られている（たとえばステンレス製、ＳＵＳ４３０等のフェライト系部材が好適である。他の強磁性のステンレスおよび他の類似性質の金属を許容する）。また、コレット本体１０５に、永久磁石６０３ａ，６０３ｂまたは電磁石が埋めもまれている。
図７４に示すように、中間金属体部６０２と平板上ラバー・チップ１２５が相互に接着又は溶着されて、一体のラバー・チップ・モジュール６０４を形成している。使用時には、このラバー・チップ・モジュール６０４をコレット本体１０５の下面にはめ込んで、磁力により、固定する構造となっている。このような方式をとることにより、品種切り替えへの対応がよりスムースに行うことができる。
１１．下部基体の各種形状についての説明（主に図７８から図７７）
ここでは、初期剥離特性を向上させるための傾斜領域５０１を有する下部基体周辺部１０２ａの上面の包絡線（包絡面）構造について、複数の実施形態を比較して説明する。
図７５に、ここまで説明してきた基本構造を示す。この特徴は、剥離動作の初期には、傾斜領域５０１を除いて、下部基体１０２の上面５０３（中央水平領域５１１、周辺水平領域５１３）がほぼ同一の高さにあることである。
図７６に、この一つの変形例を示す。これでは、突き上げブロック１１０の最外部ブロック１１０ａが下部基体周辺部１０２ａに移り内端突出部５０２（包絡面構造の領域としては中央水平領域５１１の一部）となり、その代わりに、突き上げブロック１１０が同心２段方式となったものである。この場合も、剥離動作の初期には、傾斜領域５０１を除いて、下部基体１０２の上面５０３（中央水平領域５１１、周辺水平領域５１３）がほぼ同一の高さにあることである。このような構造によれば、最大２段階の突き上げで完全剥離することができるので、剥離時間が長くなることによるコレット１０５からの熱の影響を低減することができる。これは、ＤＡＦ等を用いたプロセスでは、先に説明したように、特に重要である。この変形例の剥離プロセスでは、セクション４に説明した一連のステップにおいて、突き上げブロック１１０が３体一体で上昇するステップを省略すればよい。その他はまったく同一であるので、ここでは説明を繰り返さない。
図７７に説明したものは、図７６の突き上げブロック１１０と同じ同心３段構造のままにしたものである。このようにしても、先に説明したように、内端突出部５０２を設けることにより、多くにチップが、コレット１０５の上昇によって、最終段の突き上げを待つことなく完全剥離するので、平均剥離時間が長くなるおそれがない。また、特に剥離の困難なチップに対しては実質的に同心４段構成となるので、剥離能力の向上が期待できる。この変形例の剥離プロセスでは、セクション４に説明した一連のステップまったく同一であるので、ここでは説明を繰り返さない。
１２．扁平下部基体を使用した先行突き上げプロセスの説明（主に図７８から図８５）
ここで説明する初期剥離手法は、セクション４で説明したものの一つの変形例である。すなわち、セクション（１−２）に説明した初期剥離プロセス並びにそれに続く剥離プロセスの詳細の変形例を説明する。
この例では図７８に示すように、下部基体１０２の上面５０３が、ほぼ水平でウエハの各チップ１ａ，１ｂ，１ｃの上面の全面がウエハ基準高さＢＬ１にある（下部基体周辺部１０２ａに周辺水平領域５１３はあるが、傾斜領域５０１がない）。従って、下部基体１０２による真空吸引を開始しても、剥離対象チップ１ａの外端部５０５におけるダイシング・テープ４の剥離は進行しない。そこで、図７９に示すように、吸着の後、できるだけ速やかに、突き上げブロック１１０ａ，１１０ｂ，１１０ｃが、コレット１０５の復帰に先行して一括して、ワンステップだけ上昇する。これによって、剥離がチップ１ａの外端部５０５において進行する。
次に、剥離開始に続き、図８０に示すように、コレット１０５が剥離位置に復帰して、剥離対象チップ１ａのデバイス主面（上面）の真空吸着を開始すると、剥離対象チップ１ａの外端部が上に引っ張られる結果、更に、外端部での剥離が更に進行する。続いて、図８２に示すように、突き上げブロック１１０ａは、そのままで、突き上げブロック１１０ｂ，１１０ｃが一括して、更にワンステップだけ上昇する。それによって、剥離がチップ１ａの内部に向かって更に進行する。続いて、図８３に示すように、突き上げブロック１１０ａ，１１０ｂは、そのままで、突き上げブロック１１０ｃが、更にワンステップだけ上昇する。それによって、剥離がチップ１ａの中心部に向かって更に進行する。ここで、図８４に示すように、コレット１０５の上昇によって、チップ１ａは完全剥離する。コレット１０５はチップ１ａを真空吸着したまま、上昇を続ける。続いて、図８５に示すように、下部基体１０２の真空吸引がオフされ、ウエハが水平移動して、次の剥離対象チップ１が下部基体１０２の中央部１１０（突き上げブロック）の上面に来る。そして再び、初期吸引が開始する。
先にも説明したように、ここで説明したものは、典型的なケースの例示である。従って、実際には、突き上げブロックの全段の突き上げ動作が終わる前に、コレットの上昇によって、完全剥離をする場合もある。
このような先行突き上げプロセスによれば、粘着材が剥離するための次定数が比較的大きい初期段階における時間を十分に確保することができる（先行するチップのダイ・ボンディング時の比較的余裕がある間にゆっくりと剥離を開始させることができる）。また、突き上げストロークを短くすることができるので、剥離時の加熱を避けたいＤＡＦを使用したプロセスでは、特に有用である。
１３．ラバーチップ形状または各剥離プロセスの組み合わせ
以上説明した各セクションおよびそのサブセクションは、
（１）初期剥離プロセスを中心とするもの、
（２）剥離プロセス全体に関するもの、
（３）剥離プロセスを含むダイ・ボンディング・プロセスに関するもの、
（４）更に広い製造プロセスに関するもの、
（５）剥離プロセスに使用する下部基体等の構造に関するもの、
（６）剥離プロセス等（ダイ・ボンディング・プロセスを含む。以下同じ）に使用するコレット本体の構造に関するもの、
（７）剥離プロセスに使用するコレット下端のラバー・チップの構造に関するもの、
（８）剥離プロセスに使用するコレット下端のラバー・チップの材質に関するもの、
（９）剥離プロセスを含むダイ・ボンディング・プロセスに使用する装置、
等であるが、それらは相互に、独立のものではなく、各部の全部又は一部を含む部分の詳細説明、全体説明あるいは変形例となっている。
１４．サマリ
以上本発明者によってなされた発明を実施形態に基づいて正方形のシリコン・チップを例にとり具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、本発明は長方形のチップ、その他の形状のチップ、GaAsチップ等のシリコン以外のチップ、およびその他のチップ上の電子部品のピック・アップに同様に適用できることは言うまでもない。
本発明の一実施の形態である半導体集積回路装置の製造方法に用いる半導体チップの斜視図である。 半導体ウエハの研削工程を示す側面図である。 半導体ウエハにダイシングテープを貼り付ける工程を示す側面図である。 半導体ウエハのダイシング工程を示す側面図である。 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す平面図である。 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す断面図である。 ダイシングテープをウエハリングを押さえ板とエキスパンドリングで挟むことによってダイシングテープの張力を与えた状態を示す断面図である。 ダイシングテープを貼り付けた半導体チップの剥離方法を説明するチップ剥離装置の要部断面図である。 チップ剥離装置の吸着駒を示す断面図である。 吸着駒の上面近傍の拡大断面図である。 吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 図２３で剥離された半導体チップがダイボンディング部へ搬送される様子を示す断面図である。 図２３で剥離された半導体チップがダイボンディング部へ搬送され、配線基板に着地したところを示す断面図である。 図２３で剥離された半導体チップがダイボンディング部で配線基板にボンディングされたところを示す断面図である。 半導体チップのペレット付け工程を示す配線基板の断面図である。 半導体チップの積層およびワイヤボンディング工程を示す配線基板の断面図である。 半導体チップの樹脂封止工程を示す配線基板の断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程の要部プロセスを示す模式断面図（図３０（ａ）は先行するチップのダイ・ボンディング中に先行剥離しているところであり、図３０（ｂ）はダイ・ボンディング位置から復帰したコレットが真空吸着を開始したところである）である。 （ａ）および（ｂ）は、半導体チップの剥離方法の原理を説明するための説明図である。 （ａ）および（ｂ）は、ラバーチップ、突き上げブロックの各一例およびコレット本体の構造を示す平面図である。 ａ）および（ｂ）は、ラバーチップ、突き上げブロックの各他の一例およびコレット本体の構造を示す平面図である。 図３３または図３４のＡ−Ａ断面の状態を説明する断面図である。 図３３または図３４のＢ−Ｂ断面の状態を説明する断面図である。 ａ）および（ｂ）は、ラバーチップ、突き上げブロックの各更に他の一例およびコレット本体の構造を示す平面図である。 図３６のＡ−Ａ断面の状態を説明する断面図である。 図３６のＢ−Ｂ断面の状態を説明する断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス１を示す処理フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス１を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス２を示す処理フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス２を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程の詳細ステップ（位置決め完了時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程の詳細ステップ（下側吸着開始時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程の詳細ステップ（上側吸着開始時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程の詳細ステップ（突き上げブロック全段一括上昇時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程の詳細ステップ（突き上げブロック内部一括上昇時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程の詳細ステップ（突き上げブロック最内部上昇時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程の詳細ステップ（チップ完全剥離＆上昇時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程の詳細ステップ（次チップへ移動開始時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順を説明するステップフロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順を説明するタイム・チャートである 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順を説明する断面模式フロー図その１である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順を説明する断面模式フロー図その２である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順を説明する断面模式フロー図その３である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順を説明する断面模式フロー図その４である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順を説明する断面模式フロー図その５である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順を説明する断面模式フロー図その６である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順を説明する断面模式フロー図その７である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順を説明する断面模式フロー図その８である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディングに使用するラバー・チップの材料に関する各規格間の硬度比較図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるステップ・ダイボンディング方法に使用するチップ剥離＆ダイ・ボンディング一貫装置の構成を示す模式上面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるステップ・ダイボンディング方法のフローを示す断面ステップフロー図その１である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるステップ・ダイボンディング方法のフローを示す断面ステップフロー図その２である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるステップ・ダイボンディング方法のフローを示す断面ステップフロー図その３である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順の一変形例を説明するステップフロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイボンディング手順の一変形例に使用するコレットの断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイ・ピック・アップ工程（周辺顎部を有するラバーチップを用いるもの）途中の様子を示す模式断面図である。 図６８に対応するラバーチップの下面図（具体例ａ）である。 図６８に対応するラバーチップの下面図（具体例ｂ）である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイ・ピック・アップ工程（平板型のラバーチップを用いるもの）途中の様子を示す模式断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイ・ピック・アップ工程（周辺顎部を有するその他のラバーチップを用いるもの）途中の様子を示す模式断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイ・ピック・アップ工程（磁石固定方式の平板型のラバーチップを用いるもの）途中の様子を示す模式断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイ・ピック・アップ工程に用いる磁石固定方式の平板型のラバーチップをコレットに固定する様子を説明するための分解断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイ・ピック・アップ工程の下部基体（吸着駒）周辺の各種構造（基本的中間傾斜構造）を比較するための剥離初期工程断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイ・ピック・アップ工程の下部基体（吸着駒）周辺の各種構造（基本的中間傾斜構造＋内端突出部＋同心２段突き上げブロック）を比較するための剥離初期工程断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるダイ・ピック・アップ工程の下部基体（吸着駒）周辺の各種構造（基本的中間傾斜構造＋内端突出部＋同心３段突き上げブロック）を比較するための剥離初期工程断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程（先行突き上げ方式）の詳細ステップ（位置決め完了時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程（先行突き上げ方式）の詳細ステップ（先行突き上げ時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程（先行突き上げ方式）の詳細ステップ（コレット吸着開始時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程（先行突き上げ方式）の詳細ステップ（突き上げブロック全段一括突き上げ時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程（先行突き上げ方式）の詳細ステップ（突き上げブロック内部一括突き上げ時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程（先行突き上げ方式）の詳細ステップ（突き上げブロック最内部突き上げ時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程（先行突き上げ方式）の詳細ステップ（チップ完全剥離＆上昇時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるチップ剥離工程（先行突き上げ方式）の詳細ステップ（次チップへ移動開始時）を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法（ＤＡＦ層を用いたもの）のウエハのチップへの分割からダイ・ボンディングまでにプロセスの流れを説明する断面プロセス・フロー図（ウエハのダイシングテープへの貼り付け）である。 本発明の一実施の形態である半導体集積回路装置の製造方法（ＤＡＦ層を用いたもの）のウエハのチップへの分割からダイ・ボンディングまでにプロセスの流れを説明する断面プロセス・フロー図（ダイシングテープ）である。 本発明の一実施の形態である半導体集積回路装置の製造方法（ＤＡＦ層を用いたもの）のウエハのチップへの分割からダイ・ボンディングまでにプロセスの流れを説明する断面プロセス・フロー図（チップ剥離）である。 本発明の一実施の形態である半導体集積回路装置の製造方法（ＤＡＦ層を用いたもの）のウエハのチップへの分割からダイ・ボンディングまでにプロセスの流れを説明する断面プロセス・フロー図（チップのダイ・ボンディング位置への移動）である。 本発明の一実施の形態である半導体集積回路装置の製造方法（ＤＡＦ層を用いたもの）のウエハのチップへの分割からダイ・ボンディングまでにプロセスの流れを説明する断面プロセス・フロー図（チップのダイ・ボンディング位置への降下）である。 本発明の一実施の形態である半導体集積回路装置の製造方法（ＤＡＦ層を用いたもの）のウエハのチップへの分割からダイ・ボンディングまでにプロセスの流れを説明する断面プロセス・フロー図（チップのダイ・ボンディング）である。 本発明の一実施の形態である半導体集積回路装置の製造方法（ＤＡＦ層を用いたもの）のウエハのチップへの分割からダイ・ボンディングまでにプロセスの流れを説明する断面プロセス・フロー図（チップのダイ・ボンディング完了＆コレットの剥離位置への復帰開始）である。
符号の説明
１ （一般に）チップ又はダイ（チップ領域）
１ａ 第１のチップ（剥離対象チップ）
１ｂ、１ｃ 隣接チップ
１Ａ ウエハ（または分割されたチップの集合体としてのウエハ）
４ 粘着テープ
１００ チップ装置剥離（チップ処理装置）
１０２ 下部基体（吸着駒）
１０５ 吸着コレット
５０３ （下部基体の）上面
５０４ （剥離対象チップの）外端部
５０５ （隣接チップの）隣接端部

Claims (7)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ほぼ元のウエハの際の２次元的配置のままで、個々のチップ領域に分割された複数のチップを、それらの裏面を粘着テープに固定した状態でチップ処理装置に供給する工程；
    （ｂ）前記工程（ａ）の後、前記チップ処理装置内において、前記複数のチップの内の第１のチップの表面を吸着コレットで真空吸着していない状態で、前記第１のチップの外端部が一つ又は複数の隣接チップの隣接端部よりも高くなり、且つ、前記一つ又は複数の隣接チップの前記隣接端部を除く領域と同じ高さとなるように、前記第１のチップおよびその周辺の前記粘着テープを、下部基体の上面に真空吸着することにより、前記粘着テープを前記第１のチップの外端部から剥離させる工程であって、更に前記下部基体の前記上面は、以下の領域を含む：
    （ｉ）前記第１のチップを保持する中央水平領域
    （ｉｉ）この中央水平領域の外部周辺を包囲し、前記中央水平領域とほぼ同じ高さにある周辺水平領域
    （ｉｉｉ）前記中央水平領域および前記周辺水平領域の間にあって、前記中央水平領域の前記外部周辺を包囲し、外部から内部に向けて高さが低下する中間傾斜領域；
    （ｃ）前記工程（ｂ）の後、前記チップ処理装置内において、前記複数のチップの内の前記第１のチップの表面を前記吸着コレットで真空吸着し、且つ、前記第１のチップおよびその周辺の前記粘着テープを前記下部基体の前記上面に真空吸着した状態で、前記第１のチップを前記粘着テープから剥離させる工程。
  2. 前記請求項１の半導体集積回路装置の製造方法において、
    （１）前記中央水平領域は、前記下部基体の突き上げブロックに属し、
    （２）前記周辺水平領域および前記中間傾斜領域は、前記下部基体の下部基体周辺部に属する。
  3. 前記請求項１の半導体集積回路装置の製造方法において、
    （１）前記中央水平領域は、その一部が前記下部基体の突き上げブロックに属し、他の一部が前記下部基体の下部基体周辺部に属し、
    （２）前記周辺水平領域および前記中間傾斜領域は、前記下部基体周辺部に属する。
  4. 前記請求項２の半導体集積回路装置の製造方法において、前記突き上げブロックは同心３段である。
  5. 前記請求項３の半導体集積回路装置の製造方法において、前記突き上げブロックは同心３段である。
  6. 前記請求項３の半導体集積回路装置の製造方法において、前記突き上げブロックは同心２段である。
  7. 前記請求項１から６のいずれか一つの半導体集積回路装置の製造方法において、前記複数のチップはＤＡＦ層を介して前記粘着テープに固定されている。
JP2008137631A 2008-05-27 2008-05-27 半導体集積回路装置の製造方法 Expired - Fee Related JP5075013B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008137631A JP5075013B2 (ja) 2008-05-27 2008-05-27 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008137631A JP5075013B2 (ja) 2008-05-27 2008-05-27 半導体集積回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012185025A Division JP5479546B2 (ja) 2012-08-24 2012-08-24 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009289785A JP2009289785A (ja) 2009-12-10
JP5075013B2 true JP5075013B2 (ja) 2012-11-14

Family

ID=41458756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008137631A Expired - Fee Related JP5075013B2 (ja) 2008-05-27 2008-05-27 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP5075013B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5501784B2 (ja) * 2010-02-02 2014-05-28 キヤノンマシナリー株式会社 接着装置及び接着方法
JP6258235B2 (ja) * 2015-02-09 2018-01-10 キヤノンマシナリー株式会社 ピックアップ装置
JP2018190839A (ja) * 2017-05-08 2018-11-29 株式会社ディスコ 離脱装置
JP6868471B2 (ja) * 2017-05-31 2021-05-12 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR101949047B1 (ko) 2017-12-06 2019-02-15 인하대학교 산학협력단 픽 앤 플레이스 장치
JP7154106B2 (ja) * 2018-10-29 2022-10-17 芝浦メカトロニクス株式会社 電子部品のピックアップ装置及び実装装置
JP6907384B1 (ja) * 2020-05-26 2021-07-21 キヤノンマシナリー株式会社 ピックアップ装置
CN117810129A (zh) * 2023-12-29 2024-04-02 中科长光精拓智能装备(苏州)有限公司 一种芯片分离装置及芯片分离方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217479Y2 (ja) * 1981-03-18 1990-05-16
JPH01286434A (ja) * 1988-05-13 1989-11-17 Fujitsu Ltd 半導体装置の製造方法
JPH01321650A (ja) * 1988-06-22 1989-12-27 Kawasaki Steel Corp 半導体チツプのピツクアツプ装置
JP3363704B2 (ja) * 1996-06-14 2003-01-08 三洋電機株式会社 リークコレット及び半導体装置の製造方法
JP2000353710A (ja) * 1999-06-14 2000-12-19 Toshiba Corp ペレットピックアップ装置および半導体装置の製造方法
JP2002124525A (ja) * 2000-10-18 2002-04-26 Fujitsu Ltd 半導体チップ剥離装置及び方法
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
JP3757193B2 (ja) * 2002-06-19 2006-03-22 三井化学株式会社 半導体チップのボンディング方法および装置
JP4230178B2 (ja) * 2002-07-03 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体チップ剥離装置およびその方法
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN1802735A (zh) * 2003-09-18 2006-07-12 Nec机械股份有限公司 筒夹、芯片附着装置及芯片的拾取方法
JP2005150311A (ja) * 2003-11-13 2005-06-09 Nec Machinery Corp チップマウント方法及び装置
JP2005302932A (ja) * 2004-04-09 2005-10-27 M Tec Kk チップの分離装置
JP2005322815A (ja) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
JP4298640B2 (ja) * 2004-12-06 2009-07-22 キヤノンマシナリー株式会社 ダイボンダー用コレット
JP2006294763A (ja) * 2005-04-08 2006-10-26 Matsushita Electric Ind Co Ltd 半導体素子のピックアップ装置
JP4616748B2 (ja) * 2005-10-11 2011-01-19 株式会社新川 ダイピックアップ装置
JP4173170B2 (ja) * 2006-04-24 2008-10-29 キヤノンマシナリー株式会社 フィルムマウント用コレットおよびフィルムマウント方法
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009289785A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
KR101473492B1 (ko) 반도체 집적 회로 장치의 제조 방법
JP5479546B2 (ja) 半導体集積回路装置の製造方法
JP2010129588A (ja) 半導体集積回路装置の製造方法
JP4864816B2 (ja) 半導体集積回路装置の製造方法
JP5075013B2 (ja) 半導体集積回路装置の製造方法
JP5054933B2 (ja) 半導体装置の製造方法
JP4574251B2 (ja) 半導体装置の製造方法
TWI398916B (zh) 用以剝離電子組件的方法及設備
JP2005340839A (ja) チップ分離用剥離装置
TW201423876A (zh) 半導體晶圓安裝方法及半導體晶圓安裝裝置
JP2009253060A (ja) 半導体集積回路装置の製造方法
WO2011029890A1 (en) Tool for picking a planar object from a supply station
JP2007042996A (ja) 半導体装置の製造方法および半導体製造装置
JP2008270591A (ja) ダイボンダにおける湾曲回路基板の固定方法及びプログラム
JP4945339B2 (ja) 半導体集積回路装置の製造方法
KR101684288B1 (ko) 웨이퍼 보호용 필름의 분리장치
JP2008159724A (ja) 半導体装置の製造方法
JP5431533B2 (ja) 半導体装置の製造方法
JP2004311980A (ja) 半導体製造装置及び半導体装置の製造方法
JP2012156517A (ja) 半導体集積回路装置の製造方法
JP5647308B2 (ja) 半導体集積回路装置の製造方法
JP5337226B2 (ja) 半導体集積回路装置の製造方法
JP2013219245A (ja) 半導体装置の製造方法
WO2015087763A1 (ja) 封止シート貼付け方法
JP2012199461A (ja) ダイボンダ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees