JP3363704B2 - リークコレット及び半導体装置の製造方法 - Google Patents
リークコレット及び半導体装置の製造方法Info
- Publication number
- JP3363704B2 JP3363704B2 JP15424596A JP15424596A JP3363704B2 JP 3363704 B2 JP3363704 B2 JP 3363704B2 JP 15424596 A JP15424596 A JP 15424596A JP 15424596 A JP15424596 A JP 15424596A JP 3363704 B2 JP3363704 B2 JP 3363704B2
- Authority
- JP
- Japan
- Prior art keywords
- collet
- substrate
- hole
- vacuum
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、リークコレット、
及び半導体装置の製造方法に関し、特に、複数のスルー
ホールが形成される基板をピックアップし、放熱板等の
基板上にマウントするリークコレット、及び半導体装置
の製造方法に関する。
及び半導体装置の製造方法に関し、特に、複数のスルー
ホールが形成される基板をピックアップし、放熱板等の
基板上にマウントするリークコレット、及び半導体装置
の製造方法に関する。
【０００２】
【従来の技術】ＴＶ、ＨＤＴＶ等のビデオ出力回路をデ
ィスクリート部品で集積化したビデオパック（商品名）
なる半導体装置が本願出願人において商品化されてい
る。図３、図４はこの半導体装置の一例を示したもので
ある。リードフレームは、複数のリード１を含む枠体２
からなる第１の部材と、板厚がリード１より厚い放熱板
３からなる第２の部材が個別に製造され、第１の部材に
放熱板３からなる第２の部材を４カ所の取付部４でカシ
メることにより一体化したものである。リード１の先端
が金属製の放熱板３の上を延在することから、両者間に
は約０．５ｍｍ程度のすき間が設けられ電気的絶縁が保
たれている。
ィスクリート部品で集積化したビデオパック（商品名）
なる半導体装置が本願出願人において商品化されてい
る。図３、図４はこの半導体装置の一例を示したもので
ある。リードフレームは、複数のリード１を含む枠体２
からなる第１の部材と、板厚がリード１より厚い放熱板
３からなる第２の部材が個別に製造され、第１の部材に
放熱板３からなる第２の部材を４カ所の取付部４でカシ
メることにより一体化したものである。リード１の先端
が金属製の放熱板３の上を延在することから、両者間に
は約０．５ｍｍ程度のすき間が設けられ電気的絶縁が保
たれている。
【０００３】そして、表面に能動、受動素子とこれらを
接続する回路導体および外部接続用パッドとを予め形成
したセラミック基板５を放熱板３上に固定し、前記パッ
ドとリード１とを金属細線でワイヤボンドした後、図示
一点鎖線７近傍の位置までの主要部分を熱硬化性樹脂８
で封止するものである。放熱板３上にセラミックス基板
５を固定する場合、セラミックス基板をリークコレット
を用いて真空吸着によりピックアップし、セラミックス
基板５上に予め印刷形成された半田クリームを溶融した
状態で、コレットの真空を解除しピックアップされたセ
ラミックス基板を半田クリーム上にマウントすることで
放熱板上にセラミックス基板を実装する。
接続する回路導体および外部接続用パッドとを予め形成
したセラミック基板５を放熱板３上に固定し、前記パッ
ドとリード１とを金属細線でワイヤボンドした後、図示
一点鎖線７近傍の位置までの主要部分を熱硬化性樹脂８
で封止するものである。放熱板３上にセラミックス基板
５を固定する場合、セラミックス基板をリークコレット
を用いて真空吸着によりピックアップし、セラミックス
基板５上に予め印刷形成された半田クリームを溶融した
状態で、コレットの真空を解除しピックアップされたセ
ラミックス基板を半田クリーム上にマウントすることで
放熱板上にセラミックス基板を実装する。
【０００４】
【発明が解決しようとする課題】セラミックス基板上に
形成された導電パターンの基準電位となる電源用パター
ン、或いはアース用パターンは、放熱板と電気的に接続
されることから、上記のパターン領域には複数のスルー
ホールが形成されている。セラミックス基板の裏面には
Ａｇ、Ｎｉ、Ｃｕ等のメッキ処理が行われ、スルーホー
ルを介して上記のパターンと接続されているために、放
熱板上にセラミックス基板をマウントすると半田層を介
して放熱板とセラミックス基板上に形成された電源用或
いはアース用パターンとが接続されることになる。
形成された導電パターンの基準電位となる電源用パター
ン、或いはアース用パターンは、放熱板と電気的に接続
されることから、上記のパターン領域には複数のスルー
ホールが形成されている。セラミックス基板の裏面には
Ａｇ、Ｎｉ、Ｃｕ等のメッキ処理が行われ、スルーホー
ルを介して上記のパターンと接続されているために、放
熱板上にセラミックス基板をマウントすると半田層を介
して放熱板とセラミックス基板上に形成された電源用或
いはアース用パターンとが接続されることになる。
【０００５】上記のセラミックス基板を放熱板上にマウ
ントする場合、一般的に、角錐コレット、或いは下駄コ
レットを用いてマウントしていた。本発明者は上記のコ
レットを用いて複数のスルーホールを有したセラミック
ス基板を放熱板上にマウントする実験を行ったところ、
以下の不具合があることを確認した。
ントする場合、一般的に、角錐コレット、或いは下駄コ
レットを用いてマウントしていた。本発明者は上記のコ
レットを用いて複数のスルーホールを有したセラミック
ス基板を放熱板上にマウントする実験を行ったところ、
以下の不具合があることを確認した。
【０００６】以下に、マウント方法の説明と合わせて不
具合について説明する。例えば、図５に示すような角錐
コレット３１でセラミックス基板５を真空吸着によりピ
ックアップし、放熱板３上のマウント領域の真上に移動
させ、コレットを降下させる。この時、放熱板３は加熱
雰囲気中に晒されており、印刷された半田クリーム１１
は溶融されている。
具合について説明する。例えば、図５に示すような角錐
コレット３１でセラミックス基板５を真空吸着によりピ
ックアップし、放熱板３上のマウント領域の真上に移動
させ、コレットを降下させる。この時、放熱板３は加熱
雰囲気中に晒されており、印刷された半田クリーム１１
は溶融されている。
【０００７】セラミックス基板５をピックアップしたコ
レット３１をさらに降下し、セラミックス基板の裏面５
と溶融半田の表面とが接触する寸前に真空解除を行い、
スクラブ処理を行い放熱板３上にセラミックス基板５を
マウントするものである。角錐コレット３１を用いての
マウントでは、真空解除を行い溶融半田１１上にセラミ
ックス基板５をマウントした瞬間に溶融半田１１がスル
ーホール１２から吹き出しセラミックス基板５の表面に
散布・付着される不良が多発した。これは、コレット３
１にピックアップされたセラミックス基板５を正確にマ
ウントする必要性から溶融半田表面から数十〜数百ミク
ロンメートルまで降下させ真空解除を行うため、真空解
除してもコレット３１の凹部３２内に残存した真空圧が
完全に排除されず、その残圧によってスルーホール１２
から溶融半田１１が吸い上げられる。この現象は、溶融
半田とセラミックス基板とが接触することで起こるが、
特にスクラブ処理を行うとさらに顕著に起こる。
レット３１をさらに降下し、セラミックス基板の裏面５
と溶融半田の表面とが接触する寸前に真空解除を行い、
スクラブ処理を行い放熱板３上にセラミックス基板５を
マウントするものである。角錐コレット３１を用いての
マウントでは、真空解除を行い溶融半田１１上にセラミ
ックス基板５をマウントした瞬間に溶融半田１１がスル
ーホール１２から吹き出しセラミックス基板５の表面に
散布・付着される不良が多発した。これは、コレット３
１にピックアップされたセラミックス基板５を正確にマ
ウントする必要性から溶融半田表面から数十〜数百ミク
ロンメートルまで降下させ真空解除を行うため、真空解
除してもコレット３１の凹部３２内に残存した真空圧が
完全に排除されず、その残圧によってスルーホール１２
から溶融半田１１が吸い上げられる。この現象は、溶融
半田とセラミックス基板とが接触することで起こるが、
特にスクラブ処理を行うとさらに顕著に起こる。
【０００８】さらに、本発明は、角錐コレットを用いた
場合の実験を行ったところ、角錐コレットでも半田が吸
い上げられない場合があることを確認した。即ち、真空
解除した後、コレット３１の凹部３２内にエアーが送り
込まれる、エアーブロー処理がタイミング良く行われ凹
部内に残圧を生じさせない場合には、溶融半田の吹上が
りは生じない。しかし、マウント装置で上記の制御は困
難であり、市販の装置で角錐コレットを用いた場合、殆
どスルーホールからの半田の吸い上げが確認された。
場合の実験を行ったところ、角錐コレットでも半田が吸
い上げられない場合があることを確認した。即ち、真空
解除した後、コレット３１の凹部３２内にエアーが送り
込まれる、エアーブロー処理がタイミング良く行われ凹
部内に残圧を生じさせない場合には、溶融半田の吹上が
りは生じない。しかし、マウント装置で上記の制御は困
難であり、市販の装置で角錐コレットを用いた場合、殆
どスルーホールからの半田の吸い上げが確認された。
【０００９】上述した問題を解決するために、図６に示
すような、吸着されたセラミックス基板の終端辺ですき
間Ｘが形成されるように、側面に切り欠き部が設けられ
た下駄コレット４１を用いることにより、解消すること
はできる。しかし、下駄コレット４１ではスルーホール
からの半田の吸い上げはある程度抑制する事はできるも
もの完全に防止できず、さらに、下駄コレット特有の新
たな不具合が確認された。
すような、吸着されたセラミックス基板の終端辺ですき
間Ｘが形成されるように、側面に切り欠き部が設けられ
た下駄コレット４１を用いることにより、解消すること
はできる。しかし、下駄コレット４１ではスルーホール
からの半田の吸い上げはある程度抑制する事はできるも
もの完全に防止できず、さらに、下駄コレット特有の新
たな不具合が確認された。
【００１０】セラミックス基板は一般的に設計サイズに
対して、約±０．５〜１．０ｍｍの誤差がある。下駄コ
レット４１の寸法は、セラミックス基板５の設計サイズ
によって形成されることから、設計サイズよりも小さい
セラミックス基板５を吸着した場合、図７に示すよう
に、コレット４１の切り欠き部とセラミックス基板５と
の間のすき間Ｘが塞がれた状態になるため、上述した角
錐コレット３１と同様に半田の吹上がりが生じる。
対して、約±０．５〜１．０ｍｍの誤差がある。下駄コ
レット４１の寸法は、セラミックス基板５の設計サイズ
によって形成されることから、設計サイズよりも小さい
セラミックス基板５を吸着した場合、図７に示すよう
に、コレット４１の切り欠き部とセラミックス基板５と
の間のすき間Ｘが塞がれた状態になるため、上述した角
錐コレット３１と同様に半田の吹上がりが生じる。
【００１１】また、設計サイズより大きいセラミックス
基板を吸着した場合、図８に示すように、コレット４１
の切り欠き部とセラミックス基板５との間のすき間Ｘが
おおきくなり、マウントする直前で真空解除したとき
に、早くコレット４１からセラミックス基板５が離脱し
マウントの位置ずれを起こす不具合が確認された。上述
したように、従来の角錐、下駄コレットでは、真空残圧
によるスルーホールからの半田の吹き上げ、或いはマウ
ントの位置ずれ等の不具合があり、半導体装置の組立性
を著しく低下させていた。
基板を吸着した場合、図８に示すように、コレット４１
の切り欠き部とセラミックス基板５との間のすき間Ｘが
おおきくなり、マウントする直前で真空解除したとき
に、早くコレット４１からセラミックス基板５が離脱し
マウントの位置ずれを起こす不具合が確認された。上述
したように、従来の角錐、下駄コレットでは、真空残圧
によるスルーホールからの半田の吹き上げ、或いはマウ
ントの位置ずれ等の不具合があり、半導体装置の組立性
を著しく低下させていた。
【００１２】本発明は、上述した事情について鑑みて成
されたものであり、本発明は、スルーホールを有した基
板をコレットでマウントする際、コレット内の真空残圧
によってスルーホールからの半田の吸い上げを防止した
コレットを提供すると伴に、組立工程の作業性を著しく
向上させた半導体装置の製造方法を提供する。
されたものであり、本発明は、スルーホールを有した基
板をコレットでマウントする際、コレット内の真空残圧
によってスルーホールからの半田の吸い上げを防止した
コレットを提供すると伴に、組立工程の作業性を著しく
向上させた半導体装置の製造方法を提供する。
【００１３】
【課題を解決するための手段】本発明は、前記課題を解
決するため、以下の構成を採用した。即ち、本発明のリ
ークコレットは、半導体ペレット或いは複数の回路素子
が実装された絶縁基板を真空吸着し、放熱板等の基板に
前記半導体ペレット或いは前記絶縁基板をマウントする
コレットであって、前記コレットには内面がテーパー形
状の凹部が設けられ、前記コレットの少なくとも一側面
に前記凹部まで貫通した孔が設けられたことを特徴とし
ている。
決するため、以下の構成を採用した。即ち、本発明のリ
ークコレットは、半導体ペレット或いは複数の回路素子
が実装された絶縁基板を真空吸着し、放熱板等の基板に
前記半導体ペレット或いは前記絶縁基板をマウントする
コレットであって、前記コレットには内面がテーパー形
状の凹部が設けられ、前記コレットの少なくとも一側面
に前記凹部まで貫通した孔が設けられたことを特徴とし
ている。
【００１４】ここで、前記コレットは角錐コレットであ
ることを特徴としている。また、本発明の半導体装置の
製造方法は、放熱板等の基板に設けられた半田層上に複
数の回路素子が実装され、且つ、複数のスルーホールが
形成された絶縁基板をマウントする半導体装置の製造方
法であって、前記絶縁基板は、内面がテーパー形状の凹
部が設けられ、少なくとも一側面に前記凹部まで貫通し
た孔が設けられリークコレットで真空吸着によりピック
アップし、前記絶縁基板上に移動させた後、真空解除し
溶融状態の前記半田層上にマウントすることを特徴とし
ている。
ることを特徴としている。また、本発明の半導体装置の
製造方法は、放熱板等の基板に設けられた半田層上に複
数の回路素子が実装され、且つ、複数のスルーホールが
形成された絶縁基板をマウントする半導体装置の製造方
法であって、前記絶縁基板は、内面がテーパー形状の凹
部が設けられ、少なくとも一側面に前記凹部まで貫通し
た孔が設けられリークコレットで真空吸着によりピック
アップし、前記絶縁基板上に移動させた後、真空解除し
溶融状態の前記半田層上にマウントすることを特徴とし
ている。
【００１５】ここで、前記絶縁基板と前記半田層とが接
触する直前に前記真空解除することを特徴としている。
上述したように、本発明のリークコレットでは、角錐コ
レットの少なくとも一側面に凹部まで貫通する孔を設け
ることにより、真空解除後の凹部内に残存する真空残圧
を排除することができる。
触する直前に前記真空解除することを特徴としている。
上述したように、本発明のリークコレットでは、角錐コ
レットの少なくとも一側面に凹部まで貫通する孔を設け
ることにより、真空解除後の凹部内に残存する真空残圧
を排除することができる。
【００１６】また、本発明の半導体装置の製造方法で
は、コレットの少なくとも一側面に凹部まで貫通する孔
を設けた角錐コレットでスルーホールを有したセラミッ
クス基板をピックアップし放熱板上にマウントする事に
より、マウント時にセラミックス基板のスルーホールか
らの溶融半田の吸い上げを防止することができる。
は、コレットの少なくとも一側面に凹部まで貫通する孔
を設けた角錐コレットでスルーホールを有したセラミッ
クス基板をピックアップし放熱板上にマウントする事に
より、マウント時にセラミックス基板のスルーホールか
らの溶融半田の吸い上げを防止することができる。
【００１７】
【発明の実施の形態】以下に本発明のリークコレット及
び半導体装置の製造方法について説明する。図１は、本
発明のリークコレットを示す断面図である。本発明のリ
ークコレット２１は、内部がテーパー面に形成された凹
部２２を有した角錐コレットの側面から凹部２２まで貫
通する孔２３が設けられている。孔２３はコレット２１
の少なくとも一側面に設ければ良く、コレット２１で吸
着される基板のサイズ、重さ等によって設定される真空
吸着力によって、コレット２１の側面に設けられる数、
大きさ、形状等が考慮される。本実施形態では、図中か
ら明らかにされてないが、コレット２１の４側面に孔２
３が設けられている。孔２３は上記したように、凹部２
２まで貫通するものであればコレット２１のどの側面に
設けてもよい。
び半導体装置の製造方法について説明する。図１は、本
発明のリークコレットを示す断面図である。本発明のリ
ークコレット２１は、内部がテーパー面に形成された凹
部２２を有した角錐コレットの側面から凹部２２まで貫
通する孔２３が設けられている。孔２３はコレット２１
の少なくとも一側面に設ければ良く、コレット２１で吸
着される基板のサイズ、重さ等によって設定される真空
吸着力によって、コレット２１の側面に設けられる数、
大きさ、形状等が考慮される。本実施形態では、図中か
ら明らかにされてないが、コレット２１の４側面に孔２
３が設けられている。孔２３は上記したように、凹部２
２まで貫通するものであればコレット２１のどの側面に
設けてもよい。
【００１８】本発明の特徴とするところは、上記したよ
うに、角錐コレット２１の側面にその凹部２２まで貫通
する孔２３を設けたところにある。角錐コレット２１に
孔２３を設ける事で、真空解除後のコレット２１の凹部
２２内の真空残圧をなくすことができる。以下に、本発
明のコレット２１を用いて放熱板上に基板をマウントす
る方法について説明する（図２参照）。ここで、従来と
同一符号のものは、従来と同一のものである。コレット
２１で吸着するセラミックス基板５上には、図３、図４
で示したように、所定形状の導電パターン１０が形成さ
れ、その導電パターン１０の所定位置に複数の受動、能
動の回路素子１３がダイボンディングされている。トラ
ンジスタ、ＩＣ等の能動素子は、ダイボンドされるだけ
でワイヤーボンディングは行われてない。
うに、角錐コレット２１の側面にその凹部２２まで貫通
する孔２３を設けたところにある。角錐コレット２１に
孔２３を設ける事で、真空解除後のコレット２１の凹部
２２内の真空残圧をなくすことができる。以下に、本発
明のコレット２１を用いて放熱板上に基板をマウントす
る方法について説明する（図２参照）。ここで、従来と
同一符号のものは、従来と同一のものである。コレット
２１で吸着するセラミックス基板５上には、図３、図４
で示したように、所定形状の導電パターン１０が形成さ
れ、その導電パターン１０の所定位置に複数の受動、能
動の回路素子１３がダイボンディングされている。トラ
ンジスタ、ＩＣ等の能動素子は、ダイボンドされるだけ
でワイヤーボンディングは行われてない。
【００１９】セラミックス基板５上に形成された導電パ
ターンの基準電位となる電源用パターン、或いはアース
用パターンは、従来の技術でも述べたが、放熱板３と電
気的に接続することから、上記の電源用或いはアース用
パターン領域には複数のスルーホール１２が形成されて
いる。セラミックス基板の裏面にはＡｇ、Ｎｉ、Ｃｕ等
のメッキ処理が行われ、スルーホールを介して上記のパ
ターンと接続されているために、放熱板上にセラミック
ス基板をマウントすると半田層を介して放熱板とセラミ
ックス基板上に形成された電源用或いはアース用パター
ンとが接続されることになる。
ターンの基準電位となる電源用パターン、或いはアース
用パターンは、従来の技術でも述べたが、放熱板３と電
気的に接続することから、上記の電源用或いはアース用
パターン領域には複数のスルーホール１２が形成されて
いる。セラミックス基板の裏面にはＡｇ、Ｎｉ、Ｃｕ等
のメッキ処理が行われ、スルーホールを介して上記のパ
ターンと接続されているために、放熱板上にセラミック
ス基板をマウントすると半田層を介して放熱板とセラミ
ックス基板上に形成された電源用或いはアース用パター
ンとが接続されることになる。
【００２０】上記のセラミックス基板５を放熱板３上に
マウントする場合、先ず、上述した本発明の角錐コレッ
ト２１でセラミックス基板５を真空吸着によりピックア
ップし、放熱板３上のマウント領域の真上に移動させ、
コレット２１を降下させる。この時、放熱板は加熱雰囲
気中に晒されており、印刷された半田クリーム１１は溶
融されている。
マウントする場合、先ず、上述した本発明の角錐コレッ
ト２１でセラミックス基板５を真空吸着によりピックア
ップし、放熱板３上のマウント領域の真上に移動させ、
コレット２１を降下させる。この時、放熱板は加熱雰囲
気中に晒されており、印刷された半田クリーム１１は溶
融されている。
【００２１】セラミックス基板をピックアップしたコレ
ットをさらに降下し、セラミックス基板の裏面と溶融半
田の表面とが接触する寸前、溶融半田表面から数十〜数
百ミクロンメートルまで降下させに真空解除を行い、ス
クラブ処理を行い放熱板上にセラミックス基板をマウン
トする。従来の角錐コレットでは、上述したように、真
空解除を行い溶融半田上にセラミックス基板５をマウン
トした瞬間に溶融半田１１がスルーホール１２から吹き
出しセラミックス基板の表面に散布・付着される不具合
が発生したが、本発明の角錐コレットにおいては、上記
のスルーホール１２からの溶融半田１１の吹上がり不良
を完全に防止することができた。
ットをさらに降下し、セラミックス基板の裏面と溶融半
田の表面とが接触する寸前、溶融半田表面から数十〜数
百ミクロンメートルまで降下させに真空解除を行い、ス
クラブ処理を行い放熱板上にセラミックス基板をマウン
トする。従来の角錐コレットでは、上述したように、真
空解除を行い溶融半田上にセラミックス基板５をマウン
トした瞬間に溶融半田１１がスルーホール１２から吹き
出しセラミックス基板の表面に散布・付着される不具合
が発生したが、本発明の角錐コレットにおいては、上記
のスルーホール１２からの溶融半田１１の吹上がり不良
を完全に防止することができた。
【００２２】本発明の角錐コレット２１は上述したよう
に、側面に内部の凹部２２まで貫通する孔２３が設けら
れているために、マウントする直前で行う真空解除後の
真空の残圧が瞬時に孔２３から凹部２２外に放出される
ので凹部２２内に残留せず溶融半田の吸い上げを防止
し、セラミックス基板の表面に半田が散布することを防
止する。
に、側面に内部の凹部２２まで貫通する孔２３が設けら
れているために、マウントする直前で行う真空解除後の
真空の残圧が瞬時に孔２３から凹部２２外に放出される
ので凹部２２内に残留せず溶融半田の吸い上げを防止
し、セラミックス基板の表面に半田が散布することを防
止する。
【００２３】本発明は角錐コレットの側面に内部の凹部
まで貫通する孔２３を設ける事だけで、マウントする基
板にスルーホール等の穴がある場合の半田吸い上げによ
る不具合を防止できる。さらに、本発明では、基板サイ
ズに関係なくコレットで真空吸着でき且つ基板に穴があ
るものであれば、例えば、ガラスエポキシ基板、ガラス
基板、金属基板等のあらゆる基板にでも応用することが
できる。
まで貫通する孔２３を設ける事だけで、マウントする基
板にスルーホール等の穴がある場合の半田吸い上げによ
る不具合を防止できる。さらに、本発明では、基板サイ
ズに関係なくコレットで真空吸着でき且つ基板に穴があ
るものであれば、例えば、ガラスエポキシ基板、ガラス
基板、金属基板等のあらゆる基板にでも応用することが
できる。
【００２４】さらに、本発明では、角錐コレットをベー
スとしていることにより、セラミックス基板等、設計サ
イズに多少の誤差がある基板でも確実に位置ずれするこ
となくマウントできる。
スとしていることにより、セラミックス基板等、設計サ
イズに多少の誤差がある基板でも確実に位置ずれするこ
となくマウントできる。
【００２５】
【発明の効果】以上に詳述したように、本発明によれ
ば、角錐コレットの少なくとも一側面に凹部まで貫通す
る孔を設けることにより、真空解除後の凹部内に残存す
る真空残圧を排除することができ、マウント時にピック
アップした基板のスルーホールからの半田の吹上がりを
防止できる。その結果、マウント工程での従来の半田吹
上がり不良を防止でき製造歩留まりを向上させることが
できる。
ば、角錐コレットの少なくとも一側面に凹部まで貫通す
る孔を設けることにより、真空解除後の凹部内に残存す
る真空残圧を排除することができ、マウント時にピック
アップした基板のスルーホールからの半田の吹上がりを
防止できる。その結果、マウント工程での従来の半田吹
上がり不良を防止でき製造歩留まりを向上させることが
できる。
【図１】本発明のコレットを示す図。
【図２】本発明のコレットを用いてマウントする図。
【図３】一般的な半導体装置を示す図。
【図４】一般的な半導体装置を示す図。
【図５】従来のコレットを用いてマウントする図。
【図６】従来のコレットを示す図。
【図７】従来のコレットを示す図。
【図８】従来のコレットを示す図。
３：放熱板
５：セラミックス基板
１１：半田
１２：スルーホール
２１：コレット
２２：凹部
２３：孔
Claims (2)
- 【請求項１】 放熱板等の基板に設けられた半田層上に
複数の回路素子が実装され、且つ、複数のスルーホール
が形成された絶縁基板をマウントする半導体装置の製造
方法において、前記絶縁基板は、内面がテーパー形状の凹部が設けら
れ、少なくとも一側面に前記凹部まで貫通した孔が設け
られたリークコレットで真空吸着によりピックアップ
し、前記絶縁基板上に移動させた後、真空解除して前記
孔より前記凹部内の真空残圧を排除し、溶融状態の前記
半田層上にマウントすることを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記絶縁基板と前記半田層とが接触する
直前に前記真空解除をして前記絶縁基板の前記スルーホ
ールからの前記半田層の吹上がりを防止することを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15424596A JP3363704B2 (ja) | 1996-06-14 | 1996-06-14 | リークコレット及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15424596A JP3363704B2 (ja) | 1996-06-14 | 1996-06-14 | リークコレット及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104258A JPH104258A (ja) | 1998-01-06 |
| JP3363704B2 true JP3363704B2 (ja) | 2003-01-08 |
Family
ID=15580013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15424596A Expired - Fee Related JP3363704B2 (ja) | 1996-06-14 | 1996-06-14 | リークコレット及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3363704B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101870289B1 (ko) * | 2017-06-26 | 2018-06-22 | 주식회사 기주테크 | 반도체 다이 본딩용 콜렛 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI463580B (zh) | 2007-06-19 | 2014-12-01 | Renesas Electronics Corp | Manufacturing method of semiconductor integrated circuit device |
| JP5075013B2 (ja) * | 2008-05-27 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP2012156517A (ja) * | 2012-03-05 | 2012-08-16 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
-
1996
- 1996-06-14 JP JP15424596A patent/JP3363704B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101870289B1 (ko) * | 2017-06-26 | 2018-06-22 | 주식회사 기주테크 | 반도체 다이 본딩용 콜렛 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH104258A (ja) | 1998-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5273940A (en) | Multiple chip package with thinned semiconductor chips | |
| US6215180B1 (en) | Dual-sided heat dissipating structure for integrated circuit package | |
| KR100215517B1 (ko) | 전자장치모듈 | |
| US6495909B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
| US9117815B2 (en) | Method of fabricating a packaged semiconductor | |
| US6321971B1 (en) | Die collet for a semiconductor chip and apparatus for bonding semiconductor chip to a lead frame | |
| EP2775516A2 (en) | Balanced stress assembly for semiconductor devices with one or more devices bonded on both sides to lead frames, the other sides of the lead frames being bonded to AlN, Al2O3 or Si3N4 substrates | |
| KR20010014945A (ko) | 반도체장치의 제조방법 | |
| JP3363704B2 (ja) | リークコレット及び半導体装置の製造方法 | |
| US20020105064A1 (en) | Grounding of package substrates | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| US7332430B2 (en) | Method for improving the mechanical properties of BOC module arrangements | |
| US11915986B2 (en) | Ceramic semiconductor device package with copper tungsten conductive layers | |
| US20210375797A1 (en) | Microelectronic package fabrication utilizing interconnected substrate arrays containing electrostatic discharge protection grids | |
| US6624008B2 (en) | Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof | |
| US20070138240A1 (en) | Method for forming leadframe assemblies | |
| KR100430580B1 (ko) | 반도체 공정용 볼 마운트 모듈 | |
| JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 | |
| KR20040075683A (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP3408473B2 (ja) | 半田ボールマウンタおよび半導体装置 | |
| TW202437404A (zh) | 具有模製通孔及雙側壓配接腳之電力模組封裝 | |
| CN114628348A (zh) | 悬浮的半导体管芯 | |
| JP2006202973A (ja) | 電子装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |