KR20010014945A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20010014945A
KR20010014945A KR1020000026973A KR20000026973A KR20010014945A KR 20010014945 A KR20010014945 A KR 20010014945A KR 1020000026973 A KR1020000026973 A KR 1020000026973A KR 20000026973 A KR20000026973 A KR 20000026973A KR 20010014945 A KR20010014945 A KR 20010014945A
Authority
KR
South Korea
Prior art keywords
insulating substrate
semiconductor
semiconductor device
resin
insulating
Prior art date
Application number
KR1020000026973A
Other languages
English (en)
Inventor
야스나가마사토시
키무라미치타카
야마다사토시
Original Assignee
다니구찌 이찌로오
미쓰비시덴키 가부시키가이샤
기타오카 다카시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 미쓰비시덴키 가부시키가이샤, 기타오카 다카시 filed Critical 다니구찌 이찌로오
Publication of KR20010014945A publication Critical patent/KR20010014945A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

패키지형 반도체장치의 생산성과 신뢰성을 향상시키는 제조방법을 제공한다. 절연기판 위에 복수의 반도체 칩을 부착용 절연수지로 부착하고 범프를 접속하여, 이것을 트랜스퍼 몰드 수지로 절연기판 위에 일괄 밀봉한 후, 개별적인 반도체장치로 분리한다.

Description

반도체장치의 제조방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치의 제조방법에 관한 것으로, 특히 그것의 조립공정에 관한 것이다.
도 5를 참조하여, 종래의 반도체장치의 제조방법에 대해 설명한다.
종래에, 반도체 칩을 조립하여 반도체장치를 제조할 때, 도 5a에 나타낸 것과 같이, 절연기판(1)을 준비하고, 도 5b에 나타낸 것과 같이, 절연기판(1) 위에 부착용 수지(2)를 사용하여 반도체 칩(3)을 탑재한다. 다음에, 도 5c에 나타낸 것과 같이, 반도체 칩(3) 위의 전극과 절연기판(1) 위에 설치된 전도성의 패턴을 접속 와이어(4)로 전기적으로 접속한 후, 도 5d에 나타낸 것과 같이, 트랜스터 몰드 수지(5)에 의해 절연기판(1) 위의 반도체 칩(3)을 탑재한 일측의 전체를 일괄적으로 밀봉한다.
그후, 도 5e에 나타낸 것과 같이, 절연기판(1) 위의 반도체 칩(3)을 탑재하지 않은 일측에 외부 접속을 위한 전극 볼(6)을 형성하고, 도 5f에 나타낸 것과 같이, 최종 공정으로서 상기한 트랜스퍼 몰드 수지(5) 및 절연기판(1)을, 예를 들면 다이싱법이나 레이저 커팅법 등에 의해 동시에 절단하여 각각의 반도체장치(7)를 얻는다.
이와 같은 종래의 반도체장치의 제조방법에 있어서는, 트랜스퍼 몰드 수지(5)에 의해 밀봉할 때, 비교적 큰 절연기판(1) 위를 일괄적으로 밀봉하기 때문에, 수지의 주입 속도나 주입 압력을 크게 할 필요가 있으며, 이 때문에 접속 와이어(4)의 변형, 접속 와이어끼리의 전기적 단락, 와이어(4)의 접속부의 벗겨짐이나 와이어 자신의 단선에 의한 전기적 개방 등의 치명적인 결함을 발생하기 쉬운 문제가 있었다.
또한, 전기적 접속방법으로서 접속 와이어를 사용하기 때문에, 이 와이어를 늘리는 영역이 필요하게 되어, 반도체장치의 사이즈를 작게 하는 것이 곤란하였다.
본 발명은, 이와 같은 종래의 과제를 해결하기 위해 이루어진 것으로, 플립칩 접속된 일괄 밀봉 타입의 제조방법에 의해, 생산성과 신뢰성을 향상시키는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 따른 반도체장치의 제조방법을 나타낸 단면 모식도이고,
도 2는 본 발명의 실시예 2에 따른 반도체장치의 제조방법을 나타낸 단면 모식도이며,
도 3은 본 발명의 실시예 3에 따른 반도체장치의 제조방법을 나타낸 단면 모식도이고,
도 4는 본 발명의 실시예 4에 따른 반도체장치의 제조방법을 나타낸 단면 모식도이며,
도 5는 종래의 반도체장치의 제조방법을 나타낸 단면 모식도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 절연기판 20: 부착용 절연수지
21: 1개의 부착용 절연수지
30: 반도체 칩 31: 반도체 칩 군
32: 반도체 웨이퍼 40: 접속 범프
50: 트랜스퍼 모듈 수지 60: 전극 볼
70, 71, 72, 73: 반도체장치
청구항 1의 발명에 관한 반도체장치의 제조방법은, 절연기판 위에 복수의 반도체 칩을 부착용 절연수지로 부착시켜 범프 접속하는 공정과, 상기 복수의 반도체 칩을 트랜스퍼 몰드 수지로 상기 절연기판 위에 일괄 밀봉하는 공정과, 상기 절연기판 위에 수지 밀봉된 상기 복수의 반도체 칩을 개별의 반도체장치로 분리하는 공정을 포함하는 것을 특징으로 하는 것이다.
청구항 2의 발명에 관한 반도체장치의 제조방법은, 청구항 1에 기재된 방법에 있어서, 상기 복수의 반도체 칩을, 개별적으로 분리된 복수의 부착용 절연수지에 의해 각각 상기 절연기판에 부착하는 것을 특징으로 하는 것이다.
청구항 3의 발명에 관한 반도체장치의 제조방법은, 청구항 1에 기재된 방법에 있어서, 상기 복수의 반도체 칩을, 1개의 판 형태의 부착용 절연수지에 의해 각각 상기 절연기판에 부착하는 것을 특징으로 하는 것이다.
본 발명의 또 다른 일면에 따른 반도체장치의 제조방법은, 청구항 1에 기재된 방법에 있어서, 상기 복수의 반도체 칩을, 소정 개수의 반도체 칩을 포함하는 미완전 분리의 칩 군 상태로 각각 상기 절연기판에 부착하는 것을 특징으로 하는 것이다.
본 발명의 또 다른 일면에 따른 반도체장치의 제조방법은, 청구항 1에 기재된 방법에 있어서, 상기 복수의 반도체 칩을, 미분리된 웨이퍼 상태로 상기 절연기판에 부착한 것을 특징으로 하는 것이다.
본 발명의 또 다른 일면에 따른 반도체장치의 제조방법은, 청구항 1∼5 중의 어느 하나에 기재된 방법에 있어서, 상기 범프 접속되는 범프에 땜납을 사용하는 것을 특징으로 하는 것이다.
본 발명의 또 다른 일면에 따른 반도체장치의 제조방법은, 청구항 1∼5 중의 어느 하나에 기재된 방법에 있어서, 상기 범프 접속되는 범프에 금을 사용하는 것을 특징으로 하는 것이다.
본 발명의 또 다른 일면에 따른 반도체장치의 제조방법은, 청구항 1∼5 중의 어느 하나에 기재된 방법에 있어서, 상기 범프 접속되는 범프에 땜납을 사용하고, 또한, 상기 부착용 수지 내부에 도전성의 미립자를 포함하는 것을 특징으로 하는 것이다.
본 발명의 일면에 관한 반도체장치는, 상기한 제조방법에 의해 제조된 것을 특징으로 하는 것이다.
(실시예)
이하, 본 발명의 실시예에 대해 설명한다. 도면 중에서, 동일 또는 해당하는 부분에는 동일한 부호를 붙여 그것의 설명을 간략화 내지 생략하는 경우가 있다.
실시예 1:
본 발명의 실시예 1을 도 1을 참조하여 설명한다.
먼저, 도 1a에 나타낸 것과 같이, 절연기판(10)을 준비한다.
다음에, 도 1b에 나타낸 것과 같이, 절연기판(10) 위에 부착용 절연수지(20)를 사용하여 반도체 칩(30)을 탑재한다. 이때, 동시에 예를 들면 땜납이나 금으로 이루어진 접속 범프(40)를 통해, 반도체 칩(30) 위의 전극과 절연기판 상의 도전성 패턴을 전기적으로 접속한다.
다음에, 도 1c에 나타낸 것과 같이, 트랜스퍼 몰드 수지(50)에 의해 절연기판(10) 위의 반도체 칩(30)을 탑재한 일측(10a)의 전체를 일괄적으로 밀봉한다.
그후, 도 1d에 나타낸 것과 같이, 절연기판(10) 위의 반도체 칩(30)을 탑재하지 않은 일측(10b)에 외부 접속을 위한 전극 볼(60)을 형성하여도 좋다.
다음에, 도 1e에 나타낸 것과 같이, 최종공정으로서 상기한 트랜스퍼 몰드 수지(50) 및 절연기판(10)을, 예를 들면 다이싱법이나 레이더 커팅법 등에 의해 동시에 절단하여 각각의 반도체장치(70)를 얻는다.
또한, 부착용 절연수지(20) 대신에, 절연수지 내부에 도전성의 미립자가 포함된 것, 즉 이방성 도전수지를 사용하여도 동일한 효과를 얻을 수 있다.
본 실시예에 있어서는, 반도체 칩(30) 위의 전극과 절연기판 상의 도전성의 패턴의 전기적 접속에, 접속 와이어가 아니고 접속 범프(40)를 사용하기 때문에, 트랜스퍼 몰드 수지(50)에 의해 밀봉할 때에 접속 와이어의 변형, 전기적 단락, 전기적 개방 등의 치명적인 결점의 발생을 방지할 수 있다.
또한, 접속 범프(40)는 반도체 칩(3)의 바로 아래에 설치되기 때문에, 접속 와이어와 같이 반도체 칩 이외의 특별한 영역을 필요로 하지 않아, 각각의 반도체장치(7)의 사이즈를 작게 하는 것이 가능하고, 또한 반도체장치의 수율을 증대시키는 것도 가능하게 된다.
실시예 2:
본 발명의 제 2 실시예를 도 2를 참조하여 설명한다.
우선, 도 2a에 나타낸 것과 같이, 절연기판(10)을 준비한다.
다음에, 도 2b에 나타낸 것과 같이, 절연기판(10) 위에 부착용 절연수지(21)를 사용하여 반도체 칩(30)을 탑재한다. 이때, 이 도 1b와 같이 부착용 절연수지(20)를 개별적인 반도체 칩(30)마다 설치하는 것은 아니며, 1개의 절연기판(10)에 대해 1개의 부착용 절연수지(21)를 사용하여, 복수개의 반도체 칩(30)을 탑재한다. 이 부착용 절연수지(21)는, 얇은 평판 형태로 일체의 것이다.
그후, 도 2c에 나타낸 밀봉공정, 도 2d에 나타낸 볼 형성공정을 동일하게 거친다.
다음에, 도 2e에 나타낸 것과 같이, 최종공정에서, 트랜스퍼 몰드 수지(50), 부착용 절연수지(21), 절연기판(10)을 동시에 절단하여 각각의 반도체장치(71)를 얻는다.
본 실시예에 따르면, 플립칩 접속된 일광 밀봉 타입으로 반도체장치의 제조가 가능하여, 몰드시의 와이어 변형 불량을 방지할 수 있는 것, 패키지 사이즈를 작게 할 수 있는 것, 또한, 패키지의 수율을 증대시킬 수 있는 것 등의 효과가 있다.
또한, 1개의 절연기판(10)에 대해 1개의 얇은 판 형태의 부착용 절연수지(21)를 사용하여, 복수의 반도체 칩(30)을 부착하도록 하였기 때문에, 생산성을 향상시키는 효과도 있다.
실시예 3:
본 발명의 제 3 실시예를 도 3을 참조하여 설명한다.
우선, 도 3a에 나타낸 것과 같이, 절연기판(10)을 준비한다.
다음에, 도 3b에 나타낸 것과 같이, 절연기판(10) 위에 1개의 절연기판(10)에 대해 1개의 부착용 절연수지(21)를 사용하여, 개별적인 반도체 칩이 아니라 일체로 된 복수의 반도체 칩 군(31)을 복수개 탑재한다. 이 반도체 칩 군(31)은, 각각의 반도체 칩을 소정수 포함하는 것으로, 웨이퍼로부터 큰 단위로 분할한 것이다.
그후, 도 3c에 나타낸 밀봉공정, 도 3d에 나타낸 볼 형성공정을 동일하게 거친다.
다음에, 도 3e에 나타낸 것과 같이, 최종공정에서, 트랜스퍼 몰드 수지(50), 일체로 된 복수의 반도체 칩 군(31), 부착용 절연수지(21), 절연기판(10)을 동시에 절단하여 각각의 반도체장치(72)를 얻는다.
본 실시예에 따르면, 플립칩 접속된 일관 밀봉 타입으로 반도체장치의 제조가 가능하여, 몰드시의 와이어 변형 불량을 방지할 수 있는 것, 패키지 사이즈를 작게 할 수 있는 것, 또한, 패키지의 수율을 증대시킬 수 있는 것 등의 효과가 있다.
또한, 복수의 소정 개수의 반도체 칩을 포함하여, 1개 1개의 칩으로 분리되지 않은 미분리의 칩(반도체 칩 군)을 절연기판(10)에 부착하기 때문에, 생산성을 향상시키는 효과도 있다.
실시예 4:
본 발명의 제 4 실시예를 도 4를 참조하여 설명한다.
우선, 도 4a에 나타낸 것과 같이, 절연기판(10)을 준비한다.
다음에, 도 4b에 나타낸 것과 같이, 절연기판(10) 위에 1개의 절연기판(10)에 대해 1개의 부착용 절연수지(21)를 사용하여, 개별적인 반도체 칩이 아니라 일체의 반도체 웨이퍼(32) 자신을 탑재한다.
그후, 도 4c에 나타낸 밀봉공정, 도 4d에 타나낸 볼 형성공정을 동시에 거친다.
마지막으로, 도 4e에 나타낸 것과 같이, 최종공정에서, 트랜스퍼 몰드 수지(50), 반도체 웨이퍼(32), 부착용 절연수지(21), 절연기판(10)을 동시에 절단하여 각각의 반도체장치(73)를 얻는다.
본 실시예에 따르면, 반도체장치(70)를 반도체 칩과 완전히 동일한 사이즈까지 작게 하는 것이 가능하게 되고, 더구나 반도체장치(70)의 수율을 증대시키는 것도 가능하다.
본 실시예에 따르면, 플립칩 접속된 일관 밀봉 타입으로 반도체장치의 제조가 가능하여, 몰드시의 와이어 변형 불량을 방지할 수 있는 것, 패키지 사이즈를 작게 할 수 있는 것, 또한, 패키지의 수율을 증대시킬 수 있는 것 등의 효과가 있다.
또한, 반도체 웨이퍼로부터 각각의 칩을 분리하기 전에, 반도체 웨이퍼의 상태로 절연기판(10)에 부착하기 때문에, 생산성을 향상시키는 효과도 있다.
본 발명에 따르면, 반도체 칩을 절연기판 위에 범프 접속하여 일괄 밀봉한 후, 이것을 각각의 반도체장치로 분리하기 때문에, 각각의 반도체장치의 사이즈를 작게 하는 것이 가능하게 되고, 또한 반도체장치의 수율도 향상시키는 것도 가능하게 된다. 또한, 생산성을 향상시키는 것도 가능하다.

Claims (3)

  1. 절연기판 위에 복수의 반도체 칩을 부착용 절연수지로 부착시켜 범프 접속하는 공정과, 상기 복수의 반도체 칩을 트랜스퍼 몰드 수지로 상기 절연기판 위에 일괄 밀봉하는 공정과, 상기 절연기판 위에 수지 밀봉된 상기 복수의 반도체 칩을 개별의 반도체장치로 분리하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 복수의 반도체 칩을, 개별적으로 분리된 복수의 부착용 절연수지에 의해 각각 상기 절연기판에 부착하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1항에 있어서,
    상기 복수의 반도체 칩을, 1개의 판 형태의 부착용 절연수지에 의해 각각 상기 절연기판에 부착하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020000026973A 1999-07-27 2000-05-19 반도체장치의 제조방법 KR20010014945A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11212758A JP2001044226A (ja) 1999-07-27 1999-07-27 半導体装置の製造方法および半導体装置
JP11-212758 1999-07-27

Publications (1)

Publication Number Publication Date
KR20010014945A true KR20010014945A (ko) 2001-02-26

Family

ID=16627930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000026973A KR20010014945A (ko) 1999-07-27 2000-05-19 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US6544814B1 (ko)
JP (1) JP2001044226A (ko)
KR (1) KR20010014945A (ko)
TW (1) TW473880B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
WO2001098793A2 (en) * 2000-06-20 2001-12-27 Nanonexus, Inc. Systems for testing integraged circuits during burn-in
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10228593A1 (de) * 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung
FR2856517B1 (fr) * 2003-06-17 2005-09-23 St Microelectronics Sa Procede de fabrication de composant semi-conducteur et composant semi-conducteur
FR2856516A1 (fr) * 2003-06-17 2004-12-24 St Microelectronics Sa Procede de fabrication d'un composant semi-conducteur et composant semi-conducteur
TWI244731B (en) * 2004-05-31 2005-12-01 Advanced Semiconductor Eng Method for improving balance of molding flow during assembling semiconductor packages with fail unit
US7400037B2 (en) * 2004-12-30 2008-07-15 Advanced Chip Engineering Tachnology Inc. Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP
US20070093892A1 (en) * 2005-10-20 2007-04-26 Alcon Manufacturing, Ltd. Maintaining preoperative position of the posterior lens capsule after cataract surgery

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JPH09213744A (ja) 1996-02-07 1997-08-15 Toshiba Microelectron Corp 半導体装置及びその製造方法
JPH1012673A (ja) 1996-06-27 1998-01-16 Japan Synthetic Rubber Co Ltd 半導体素子実装用シートおよび半導体装置
JPH10135252A (ja) 1996-10-29 1998-05-22 Sony Corp 半導体装置の製造方法
JPH10135254A (ja) 1996-11-01 1998-05-22 Sony Corp 半導体装置の製造方法及び半導体装置
JP4115553B2 (ja) 1997-05-09 2008-07-09 シチズンホールディングス株式会社 半導体パッケージの製造方法
KR20010023027A (ko) * 1997-08-19 2001-03-26 가나이 쓰토무 범프 전극 형성 방법 및 반도체 장치 제조 방법
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
US6168972B1 (en) * 1998-12-22 2001-01-02 Fujitsu Limited Flip chip pre-assembly underfill process

Also Published As

Publication number Publication date
US6544814B1 (en) 2003-04-08
JP2001044226A (ja) 2001-02-16
TW473880B (en) 2002-01-21

Similar Documents

Publication Publication Date Title
US9159588B2 (en) Packaged leadless semiconductor device
US9806061B2 (en) Bumpless wafer level fan-out package
US20030214048A1 (en) Semiconductor package and fabricating method thereof
KR20010014945A (ko) 반도체장치의 제조방법
US7858512B2 (en) Semiconductor with bottom-side wrap-around flange contact
US9000589B2 (en) Semiconductor device with redistributed contacts
US20030122237A1 (en) Semiconductor device
US6407333B1 (en) Wafer level packaging
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
US20200243428A1 (en) Packaged multichip module with conductive connectors
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
CN114649226B (zh) 使用具有尖牙设计的预成形掩模的选择性emi屏蔽
CN112563233B (zh) 一种平面封装件及其生产方法
US6948239B2 (en) Method for fabricating semiconductor apparatus using board frame
JP4780136B2 (ja) 半導体装置の製造方法
JP3627238B2 (ja) 半導体装置およびその製造方法
JPH11265964A (ja) 半導体装置とその製造方法
JP3466354B2 (ja) 半導体装置
KR100319400B1 (ko) 반도체패키지및그제조방법
CN213071137U (zh) 芯片封装结构及数字隔离器
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
US8211748B2 (en) Systems and methods for low profile die package
US20020076852A1 (en) Method for manufacturing a component which is encapsulated in plastic, and a component which is encapsulated in plastic
JP4207671B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application