JPH1012673A - 半導体素子実装用シートおよび半導体装置 - Google Patents

半導体素子実装用シートおよび半導体装置

Info

Publication number
JPH1012673A
JPH1012673A JP8167356A JP16735696A JPH1012673A JP H1012673 A JPH1012673 A JP H1012673A JP 8167356 A JP8167356 A JP 8167356A JP 16735696 A JP16735696 A JP 16735696A JP H1012673 A JPH1012673 A JP H1012673A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
path forming
sheet
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8167356A
Other languages
English (en)
Inventor
Kazuo Inoue
和夫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
Japan Synthetic Rubber Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Synthetic Rubber Co Ltd filed Critical Japan Synthetic Rubber Co Ltd
Priority to JP8167356A priority Critical patent/JPH1012673A/ja
Publication of JPH1012673A publication Critical patent/JPH1012673A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 表面電極を有する半導体素子を回路基板上に
容易に実装することができる半導体素子実装用シートの
提供、製造が容易で、温度環境の変化に対しても、半導
体素子の表面電極と回路基板の端子電極との電気的接続
状態を維持することができる半導体装置の提供。 【解決手段】 半導体素子実装用シートは、表面電極２
１を有する半導体素子２０と回路基板３０との間に配置
して、半導体素子を回路基板上に実装するために用いら
れる半導体素子実装用シート１０であって、実装すべき
半導体素子の表面電極２１に対応するパターンに従って
配置された、高分子物質中に導電性粒子が充填されてな
る厚み方向に伸びる複数の導電路形成部１１と、これら
の導電路形成部の間に介在されて各々を相互に絶縁し、
加熱によって半導体素子と回路基板と接着する半硬化状
態の熱硬化性樹脂材料よりなる封止用絶縁部１２とより
なる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を回路
基板上に実装するために用いられる半導体素子実装用シ
ート、および回路基板上に半導体素子が実装されてなる
半導体装置に関するものである。
【０００２】
【従来の技術】近年、半導体素子においては、その高機
能化、高容量化に伴って電極数が増加し、表面電極の配
列ピッチすなわち隣接する表面電極の中心間距離が小さ
くなって高密度化する傾向にある。そのため、このよう
な半導体素子を回路基板上に実装して半導体装置を製造
する場合には、半導体素子の表面電極と回路基板の端子
電極との電気的接続を確実に達成することが極めて重要
である。
【０００３】従来、半導体素子を回路基板上に実装する
方法としては、フリップチップ実装法が知られている。
このフリップチップ実装法においては、例えば次のよう
にして半導体素子が回路基板上に実装されて半導体装置
が製造される。図１０（イ）に示すように、半導体素子
８０の表面電極８１上に、例えば半田よりなる接続用の
突起状電極（以下、「半田バンプ」という。）８２を形
成する。次いで、図１０（ロ）に示すように、半導体素
子８０の表面電極８１と対掌なパターンに従って端子電
極９１が形成された回路基板９０上に、半導体素子８０
を、半田バンプ８２の各々がこれに対応する回路基板９
０の端子電極９１に対接させた状態で配置する。この状
態で、半田バンプ８２を溶融させることにより、図１０
（ハ）に示すように、回路基板９０の端子電極９１に接
合する。そして、半導体素子８０と回路基板９０との間
の間隙Ｓ内に例えば熱硬化性樹脂材料を注入してこれを
硬化させることにより、図１０（ニ）に示すように、当
該半導体素子８０と回路基板９０との間に封止部８３を
形成し、以て、半導体素子８０が回路基板９０上に実装
されてなる半導体装置が得られる。
【０００４】このようなフリップチップ実装法によれ
ば、広い範囲にわたって表面電極８１が形成された半導
体素子８０であっても、回路基板９０上に実装すること
ができる点、半導体素子８０の表面電極８１の各々を対
応する回路基板９０の端子電極９１の各々に一括して接
続することができる点、半導体素子８０の実装面積を小
さくすることができ、また半導体素子８０全体の小型化
が可能である点で有利である。
【０００５】しかしながら、フリップチップ実装法によ
り、半導体素子８０を回路基板９０上に実装する場合に
は、以下のような問題がある。 （１）半導体素子８０の表面電極８１上に、半田バンプ
８２を形成するためには、（イ）半導体素子８０におけ
る表面電極８１が形成された表面全体に、半田メッキの
ための電極となる金属薄膜を形成するプロセス、（ロ）
この金属薄膜の表面に、表面電極８１の各々が位置する
個所に開口を有するレジスト層を形成するプロセス、
（ハ）金属薄膜における表面電極８１の各々が位置する
個所の表面に半田バンプ８２用の半田メッキ層を形成す
るプロセス、（ニ）レジスト層を除去するプロセス、
（ホ）半田メッキ層が形成された部分以外の金属薄膜を
除去するプロセスが必要であり、半田バンプ８２を形成
する工程は極めて煩雑なものとなる。また、この半田バ
ンプ８２を形成する工程とは別個に、封止部８３を形成
する工程が必要であり、しかも、内部に気泡による空隙
が生じないよう封止部８３を形成することは極めて困難
である。以上のような理由により、フリップチップ実装
法においては、半導体素子８０を回路基板９０上に容易
に実装することができない。
【０００６】（２）半導体素子８０を構成する材料、封
止部８３を構成する材料および回路基板３０を構成する
材料は、それぞれ熱膨張係数が異なるものである。従っ
て、得られる半導体装置においては、温度変化による熱
履歴を受けた場合などには、各構成材料の熱膨張係数の
差に起因して半田バンプ８２には相当に大きい応力が作
用するため、半田パンプ８２が破損して接続不良が発生
し、その結果、半導体素子８０の表面電極８１と回路基
板９０の端子電極９１との電気的接続状態を維持するこ
とができない。
【０００７】
【発明が解決しようとする課題】本発明は、以上のよう
な事情に基づいてなされたものであって、その目的は、
複数の表面電極を有する半導体素子を回路基板上に容易
に実装することができる半導体素子実装用シートを提供
することにある。本発明の他の目的は、表面電極を有す
る半導体素子が端子電極を有する回路基板上にフェース
ダウンボンディングにより実装されてなる半導体装置で
あって、簡単な工程で容易に製造することができ、しか
も、温度変化による熱履歴などの環境の変化に対して
も、半導体素子の表面電極と回路基板の端子電極との良
好な電気的接続状態を安定に維持することができる半導
体装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体素子実装
用シートは、複数の表面電極を有する半導体素子と回路
基板との間に配置して、当該半導体素子を当該回路基板
上に実装するために用いられる半導体素子実装用シート
であって、実装すべき半導体素子の表面電極に対応する
パターンに従って配置された、高分子物質中に導電性粒
子が充填されてなる厚み方向に伸びる複数の導電路形成
部と、これらの導電路形成部の間に介在されて各々を相
互に絶縁し、加熱によって前記半導体素子と前記回路基
板とを接着する半硬化状態の熱硬化性樹脂材料よりなる
封止用絶縁部とよりなることを特徴とする。
【０００９】本発明の半導体装置は、複数の表面電極を
有する半導体素子が、当該半導体素子の表面電極に対応
するパターンに従って形成された端子電極を有する回路
基板上に、フェースダウンボンディングにより実装され
てなる半導体装置であって、前記半導体素子と前記回路
基板との間に、当該半導体素子および当該回路基板の各
々に一体的に形成されたコネクター層を有してなり、当
該コネクター層は、弾性高分子物質中に導電性粒子が充
填されてなる厚み方向に伸びる複数の弾性導電路形成部
と、この弾性導電路形成部の各々を相互に絶縁するよう
形成された高分子物質よりなる封止部とよりなり、前記
弾性導電路形成部は、前記半導体素子の表面電極と前記
回路基板の端子電極との間に配置されて両者を電気的に
接続するものであることを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。図１は、本発明に係る半導体素子実
装用シートの一例における構成および実装すべき半導体
素子の構成の概略を示す説明用断面図である。この半導
体素子実装用シート１０においては、絶縁性の高分子物
質中に導電性粒子が充填されてなる、厚み方向に伸びる
複数の導電路形成部１１が、実装すべき板状の半導体素
子２０の表面電極２１に対応する特定のパターンに従っ
て形成されており、これらの導電路形成部１１の間に
は、半硬化状態の熱硬化性樹脂材料よりなる封止用絶縁
部１２が介在されており、隣接する導電路形成部１１の
各々は、封止用絶縁部１２によって相互に絶縁された状
態とされている。
【００１１】ここで、半硬化状態とは、シートの形状が
維持される程度に硬化された状態であって、かつ、完全
に硬化されていない状態すなわち更に硬化が進行しうる
状態をいう。
【００１２】半導体素子実装用シート１０の厚みｔは、
実装すべき半導体素子２０における表面電極２１の配置
ピッチｐおよび電極径ｄに応じて適宜選定される。例え
ば、実装すべき半導体素子２０における表面電極２１の
配置ピッチｐが１５０μｍ、電極径ｄが１００μｍの場
合には、半導体素子実装用シート１０の厚みｔは５０〜
２５０μｍであることが好ましい。
【００１３】導電路形成部１１を構成する高分子物質と
しては、種々のもの、例えば弾性高分子物質、熱可塑性
樹脂、熱硬化性樹脂などを用いることができるが、架橋
構造を有する弾性高分子物質が好ましい。かかる架橋弾
性高分子物質を得るために用いることができる硬化性の
弾性高分子物質用材料としては、例えばシリコーンゴ
ム、ポリブタジエンゴム、天然ゴム、ポリイソプレン、
スチレン−ブタジエン共重合体ゴム、アクリロニトリル
−ブタジエン共重合体ゴム、エチレン−プロピレン共重
合体ゴム、ウレタンゴム、ポリエステル系ゴム、クロロ
プレンゴム、エピクロルヒドリンゴム、軟質液状エポキ
シゴムなどが挙げられる。弾性高分子物質用材料を架橋
するために用いられる架橋剤は特に限定されるものでは
なく、一般的に使用される架橋剤を用いることができ、
その使用量も一般的な使用量、例えば弾性高分子物質用
材料１００重量部に対して３〜１５重量部であればよ
い。
【００１４】導電路形成部１１を構成する導電性粒子と
しては、例えばニッケル、鉄、コバルトなどの磁性を有
する金属の粒子若しくはこれらの合金の粒子、またはこ
れらの粒子に金、銀、パラジウム、ロジウムなどのメッ
キを施したもの、ガラスビーズなどの無機質粒子または
スチレン系若しくはジビニルベンゼン系のポリマー粒子
にニッケル、金などの磁性を有する金属のメッキを施し
たもの、カーボン粒子などが挙げられる。
【００１５】また、導電性に支障を与えない範囲で、導
電性粒子の表面がシランカップリング剤、チタンカップ
リング剤などのカップリング剤で処理されたものを適宜
用いることができる。導電性粒子の表面がカップリング
剤で処理されることにより、当該導電性粒子と硬化性の
高分子物質材料との接着力が大きくなり、その結果、得
られる導電路形成部１１は、耐久性が高いものとなる。
【００１６】導電路形成部１１における導電性粒子の割
合は、体積分率で２５〜６５％であることが好ましい。
また、導電性粒子の粒径は、１０〜５０μｍであること
が好ましい。このような条件を満足することにより、当
該導電路形成部１１には良好な導電性が得られ、所期の
電気的接続を確実に達成することができる。
【００１７】封止用絶縁部１２を構成する熱硬化性樹脂
材料としては、適宜の処理例えば加熱処理によって半硬
化状態となり得るものが用いられ、その具体例として
は、エポキシ系樹脂材料、ポリイミド系樹脂材料、フェ
ノール系樹脂材料などが挙げられる。
【００１８】上記の半導体素子実装用シート１０を用い
ることにより、次のようにして半導体素子２０を回路基
板上に実装することができる。図２に示すように、実装
すべき半導体素子２０の表面電極２１と対掌なバターン
に従って表面に複数の端子電極３１が形成された回路基
板３０上に、半導体素子実装用シート１０をその導電路
形成部１１の各々がこれに対応する回路基板３０の端子
電極３１上に位置するよう配置し、この半導体素子実装
用シート１０上に、半導体素子２０をその表面電極２１
の各々が対応する半導体素子実装用シート１０の導電路
形成部１１に位置するよう配置する。そして、厚み方向
に加圧した状態で封止用絶縁部１２の加熱処理を行なう
ことにより、半導体素子２０の表面電極２１と回路基板
３０の端子電極３１とが導電路形成部１１を介して電気
的に接続された状態で、半導体素子２０と回路基板３０
とが硬化された封止用絶縁部１２により接着されて半導
体素子２０と回路基板３０との間が封止され、以て、半
導体素子２０が回路基板３０上に実装される。
【００１９】封止用絶縁部１２の加熱処理の条件は、使
用される熱硬化性樹脂材料の種類によって適宜選定され
る。例えば、熱硬化性樹脂材料がエポキシ系樹脂材料で
ある場合には、加熱温度は１２０〜１５０℃で、加熱時
間は０．５〜２．０時間であり、熱硬化性樹脂材料がポ
リイミド系樹脂材料である場合には、加熱温度は２００
〜３５０℃で、加熱時間は０．５〜２．０時間であり、
熱硬化性樹脂材料がフェノール系樹脂材料である場合に
は、加熱温度は１２０〜１５０℃で、加熱時間は１．０
〜２．０時間である。
【００２０】上記の半導体素子実装用シート１０によれ
ば、実装すべき半導体素子２０と回路基板３０との間に
介在させて、半硬化状態の熱硬化性樹脂材料よりなる封
止用絶縁部１２を硬化させることにより、半導体素子２
０の表面電極２１と回路基板３０の端子電極とが導電路
形成部１１を介して電気的に接続された状態で、半導体
素子２０と回路基板３０との間が封止される。従って、
半導体素子２０の表面電極２１上に半田バンプを形成す
ることなしに、半導体素子２０の表面電極２１を回路基
板３０の端子電極３１に電気的に接続することができ、
しかも、半導体素子２０の表面電極２１と回路基板３０
の端子電極３１との電気的接続、および半導体素子２０
と回路基板３０との間の封止を同一の工程で行なうこと
ができるので、回路基板３０上に半導体素子２０を容易
に実装することができる。
【００２１】上記の半導体素子実装用シート１０は、例
えば以下のようにして製造することができる。先ず、図
３に示すように、実装すべき半導体素子２０の表面電極
２１に対応する特定のパターンに従って複数の貫通孔１
５が形成された、半硬化状態の熱硬化性樹脂材料よりな
る封止用絶縁部シート１４を製造すると共に、前述の高
分子物質用材料中に導電性粒子を分散させて、流動性の
混合物よりなる導電路形成部用材料を調製する。
【００２２】以上において、封止用絶縁部シート１４を
製造する方法としては、液状の熱硬化性樹脂材料を、半
導体素子２０の表面電極２１に対応するパターンに従っ
て複数の突起部が形成された金型内に注入し、当該熱硬
化性樹脂材料を例えば加熱処理することにより半硬化状
態にする方法、半硬化状態の熱硬化性樹脂材料よりなる
シートを用意し、このシートに、レーザ加工、プレス打
ち抜き、エッチング処理等の手段により貫通孔１５を形
成する方法が挙げられる。
【００２３】熱硬化性樹脂材料を半硬化状態にするため
の条件は、使用される熱硬化性樹脂材料の種類によっ
て、適宜選定される。例えば、熱硬化性樹脂材料がエポ
キシ系樹脂材料である場合には、加熱温度は８０〜１０
０℃で、加熱時間は０．５〜１．０時間であり、熱硬化
性樹脂材料がポリイミド系樹脂材料である場合には、加
熱温度は１２０〜１６０℃で、加熱時間は０．５〜１．
０時間であり、熱硬化性樹脂材料がフェノール系樹脂材
料である場合には、加熱温度は８０〜１００℃で、加熱
時間は０．５〜１．０時間である。
【００２４】次いで、図４に示すように、例えばスキー
ジ１６を用いて、導電路形成部用材料１３を封止用絶縁
部シート１４の貫通孔１５内に充填する。そして、封止
用絶縁部シート１４の貫通孔１５内に充填された導電路
形成部用材料１３を硬化処理することにより、導電路形
成部１１を形成する。
【００２５】導電路形成部用材料１３の硬化処理は、封
止用絶縁部シート１４を構成する半硬化状態の熱硬化性
樹脂材料の硬化が進行しない条件下で行なわれ、使用さ
れる材料によって適宜選定されるが、通常、加熱処理に
よって行なわれる。具体的な加熱温度および加熱時間
は、使用される高分子物質用材料の種類、封止用絶縁部
シート１４を構成する熱硬化性樹脂材料の種類などを考
慮して適宜選定される。例えば、高分子物質用材料が室
温硬化型シリコーンゴムである場合には、室温で２４時
間程度、４０℃で２時間程度、８０℃で３０分間程度で
行なわれる。
【００２６】以上において、導電路形成部１１を構成す
る導電性粒子として磁性を有するものを用いる場合に
は、導電路形成部用材料１３の硬化処理を行なう前に或
いは硬化処理を行ないながら、導電路形成部用材料１３
の厚み方向に磁場を作用させることにより、当該導電路
形成部用材料１３中の導電性粒子を厚み方向に配向させ
ることができる。
【００２７】具体的には、図５に示すように、貫通孔１
５内に導電形成部用材料１３が充填された封止用絶縁部
シート１４を、一対の電磁石１７，１８の間に配置し、
この電磁石１７，１８を作動させることにより、導電形
成部用材料１３の厚み方向に平行磁場が作用し、その結
果、導電路形成部用材料１３中に分散されていた磁性を
有する導電性粒子が厚み方向に並ぶよう配向する。導電
路形成部用材料１３に作用される平行磁場の強度は、平
均で２００〜１００００ガウスとなる大きさが好まし
い。また、平行磁場を作用させる手段としては、電磁石
の代わりに永久磁石を用いることもできる。このような
永久磁石としては、上記の範囲の平行磁場の強度が得ら
れる点で、アルニコ（Ｆｅ−Ａｌ−Ｎｉ−Ｃｏ系合
金）、フェライトなどよりなるものが好ましい。このよ
うにして得られる導電路形成部１１は、導電性粒子が厚
み方向に配向しているため、導電性粒子の割合が小さく
ても良好な導電性が得られる。
【００２８】本発明の半導体素子実装用シートにおいて
は、導電路形成部１１を構成する高分子物質として、封
止用絶縁部２２を構成する半硬化状態の熱硬化性樹脂材
料と同様のものを用いることができる。このような構成
の半導体素子実装用シートは、例えば次のようにして製
造することができる。すなわち、液状の熱硬化性樹脂材
料中に磁性を有する導電性粒子が含有されてなる熱硬化
性樹脂材料シートを調製し、この熱硬化性樹脂材料シー
トにおける導電路形成部となる部分のみにその厚み方向
に磁場を作用させることにより、当該導電路形成部とな
る部分のみに導電性粒子を集合させると共に、当該熱硬
化性樹脂材料シートを加熱処理によって半硬化状態にす
る。
【００２９】このような方法により半導体素子実装用シ
ートを製造する場合には、具体的には、例えば図６に示
すような一対の磁極板が用いられる。一方の磁極板５０
においては、実装すべき半導体素子２０の表面電極２１
と同一のパターンに従って強磁性体部分５１が形成さ
れ、この強磁性体部分５１以外の部分には非磁性体部分
５２が形成されている。また、他方の磁極板５５におい
ては、実装すべき半導体素子２０の表面電極２１と対掌
なパターンに従って強磁性体部分５６が形成され、この
強磁性体部分５６以外の部分には非磁性体部分５７が形
成されている。
【００３０】一方の磁極板５０の強磁性体部分５１およ
び他方の磁極板５５の強磁性体部分５６を構成する材料
としては、鉄、ニッケル、コバルトまたはこれらの合金
などを用いることができる。また、一方の磁極板５０の
非磁性体部分５２および他方の磁極板５５の非磁性体部
分５７を構成する材料としては、銅などの非磁性金属、
ポリイミドなどの耐熱性樹脂などを用いることができ
る。
【００３１】そして、このような磁極板５０，５５を用
いることにより、次のようにして半導体素子実装用シー
トが得られる。図７（イ）に示すように、他方の磁極板
５５の上面に、導電性粒子が含有されてなる熱硬化性樹
脂材料を塗布することにより、熱硬化性樹脂材料シート
１９を形成し、図７（ロ）に示すように、熱硬化性樹脂
材料シート１９上に、一方の磁極板５０を、その強磁性
体部分５１の各々が対応する他方の磁極板５５の強磁性
体部分５６の上方位置に位置されるよう配置する。
【００３２】そして、図８に示すように、一方の磁極板
５０の上面および他方の磁極板５５の下面に電磁石１
７，１８を配置してこの電磁石１７，１８を作動させる
ことにより、一方の磁極板５０の強磁性体部分５１から
これに対応する他方の磁極板５５の強磁性体部分５６に
向かう方向に平行磁場を作用させる。その結果、熱硬化
性樹脂材料シート１９においては、当該熱硬化性樹脂材
料シート１９中に分散されていた導電性粒子が、一方の
磁極板５０の強磁性体部分５１と他方の磁極板５５の強
磁性体部分５６との間に位置する部分に集合し、更に好
ましくは厚み方向に並ぶよう配向する。そして、この状
態において、熱硬化性樹脂材料シートを加熱処理によっ
て半硬化状態にすることにより、実装すべき半導体素子
２０の表面電極２１に対応するパターンに従って導電性
粒子が集合した導電路形成部１１と、導電性粒子が全
く、あるいは殆ど存在しない封止用絶縁部１２とが形成
された半導体素子実装用シートが得られる。
【００３３】図９は、本発明に係る半導体装置の一例に
おける構成の概略を示す説明用断面図であり、この半導
体装置は、表面電極２１を有する半導体素子２０が、当
該半導体素子２０の表面電極２１と対掌なパターンに従
って形成された端子電極３１を有する回路基板３０上
に、フェースダウンボンディングにより実装されてなる
ものである。半導体素子２０の表面電極２１は、例えば
アルミニウムにより構成されており、回路基板３０の端
子電極３０は、例えば銅、金、銀、パラジウムなどによ
り構成されている。また、回路基板３０の基板本体を構
成する材料としては、例えばセラミックス、ガラス繊維
補強型エポキシ樹脂を用いることができる。
【００３４】半導体素子２０と回路基板３０との間に
は、コネクター層４０が、当該半導体素子２０および当
該回路基板の各々に対して一体的に接着された状態で形
成されている。このコネクター層４０においては、絶縁
性の弾性高分子物質中に導電性粒子が充填されてなる厚
み方向に伸びる複数の弾性導電路形成部４１が、半導体
素子２０の表面電極２１に対応するパターンに従って形
成されている。これらの弾性導電路形成部４１の各々
は、高分子物質よりなる封止部４２によって相互に絶縁
された状態で、かつ、対応する半導体素子２０の表面電
極２１と回路基板３０の端子電極３１との間に位置され
た状態で配置されており、これにより、半導体素子２０
の表面電極２１と回路基板３０の端子電極３１とが電気
的に接続されている。
【００３５】コネクター層４０の厚みＴは、半導体素子
２０における表面電極２１の配置ピッチｐおよび電極径
ｄに応じて適宜選定される。例えば、半導体素子２０に
おける表面電極２１の配置ピッチｐが１５０μｍ、電極
径ｄが１００μｍの場合には、コネクター層４０の厚み
Ｔは５０〜２５０μｍであることが好ましい。また、弾
性導電路形成部４１の弾性の程度は、例えば圧縮弾性率
で３．５×１０6 〜６．２×１０6 Ｎ／ｍ2 であること
が好ましい。
【００３６】弾性導電路形成部４１を構成する絶縁性の
弾性高分子物質としては、架橋構造を有する弾性高分子
物質が好ましい。かかる架橋弾性高分子物質を得るため
に用いることができる硬化性の弾性高分子物質用材料と
しては、前述の半導体素子実装用シート１０における導
電路形成部１１を得るための弾性高分子物質用材料と同
様のものが挙げられる。また、弾性導電路形成部４１を
構成する導電性粒子としては、前述の半導体素子実装用
シート１０における導電路形成部１１を構成する導電性
粒子と同様のものが挙げられる。
【００３７】封止部４２を構成する高分子物質として
は、熱硬化性樹脂を好適に用いることができ、その具体
例としては、エポキシ系樹脂、ポリイミド系樹脂、フェ
ノール系樹脂などが挙げられる。
【００３８】上記の半導体装置は、弾性高分子物質中に
導電性粒子が充填されてなる導電路形成部１１を有する
半導体素子実装用シート１０を用いることにより、製造
することができる。すなわち、半導体素子２０と回路基
板３０との間に、半導体素子実装用シート１０を、導電
路形成部１１の各々がこれに対応する半導体素子２０の
表面電極２１と回路基板３０の端子電極３１との間に位
置するよう配置し、厚み方向に加圧した状態で半導体素
子実装用シート１０の封止用絶縁部１２の加熱処理を行
なうことにより、半導体素子２０および回路基板３０の
各々に一体的にコネクター層４０が形成され、以て、上
記の半導体装置が製造される。
【００３９】上記の半導体装置によれば、半導体素子２
０の表面電極２１と回路基板３０の端子電極３１とがコ
ネクター層４０の弾性導電路形成部４１を介して電気的
に接続されているため、当該半導体装置を製造する際
に、半導体素子２０の表面電極２１上に半田パンプを形
成する必要がなく、また、上記の半導体素子実装用シー
ト１０を用いることにより、コネクター層４０における
弾性導電路形成部４１および封止部４２を同一の工程で
形成することができるので、簡単な工程で容易に製造す
ることができる。
【００４０】また、温度変化による熱履歴を受けること
により、半導体素子２０、回路基板３０および封止部４
２の各々の構成材料の熱膨張係数の差に起因して、弾性
導電路形成部４１に相当に大きい応力が作用しても、当
該弾性導電路形成部４１は、それに作用される応力の大
きさに応じて変形するため破損することがない。従っ
て、温度変化による熱履歴などの環境の変化に対して
も、半導体素子２０の表面電極２１と回路基板３０の端
子電極３１との良好な電気的接続状態を安定に維持する
ことができる。
【００４１】
【実施例】以下、本発明の具体的な実施例について説明
するが、本発明はこれに限定されるものではない。 〈実施例〉 （１）封止用絶縁部シートの作製 表面にピッチが２５０μｍで、径が１２０μｍの複数の
突起部が形成された金型を用い、この金型内において、
エポキシ系樹脂材料よりなるよりなる熱硬化性樹脂材料
を、加熱温度８０℃、加熱時間１時間の条件で加熱処理
することにより、ピッチが２５０μｍで、径が１２０μ
ｍの複数の貫通孔（１５）が形成された、半硬化状態の
熱硬化性樹脂材料よりなる厚みが５０μｍの封止用絶縁
部シート（１４）を作製した（図３参照）。
【００４２】（２）導電路形成部用材料の調製 室温硬化型シリコーンゴム中に、平均粒子径が３０μｍ
のニッケルよりなる導電性粒子を８０重量％となる割合
で混合することにより、導電路形成部用材料を調製し
た。
【００４３】（３）半導体素子実装用シートの製造 スキージ（１６）を用いて、導電路形成部用材料（１
３）を封止用絶縁部シート（１４）の貫通孔（１５）内
に充填し（図４参照）、この封止用絶縁部シート（１
４）を一対の電磁石（１７，１８）の間に配置して当該
電磁石（１７，１８）を作動させることにより、封止用
絶縁部シート（１４）の厚み方向に平行磁場を作用させ
（図５参照）、そのままの状態で１００℃にて０．５時
間放置して導電路形成部用材料（１３）を硬化させるこ
とにより、図１に示す半導体素子実装用シート（１０）
を製造した。この半導体素子実装用シート（１０）の導
電路形成部（１１）における導電性粒子の割合は、体積
分率で５５％である。また、導電路形成部（１１）の圧
縮弾性率を測定したところ、５×１０6 Ｎ／ｍ2 であっ
た。
【００４４】（４）半導体装置の製造 配置ピッチが２５０μｍ、電極径が１２０μｍの複数の
アルミニウムよりなる表面電極（２１）を有する半導体
素子（２０）と、ガラス繊維補強型エポキシ樹脂よりな
る基板本体の表面に、半導体素子（２０）の表面電極
（２１）に対掌なパターンに従って端子電極（３１）が
形成された回路基板（３０）とを用意し、この回路基板
（３０）上に、上記の半導体素子実装用シート（１０）
をその導電路形成部（１１）の各々が回路基板（３０）
の端子電極３１上に位置するよう配置し、この半導体素
子実装用シート（１０）上に、半導体素子（２０）をそ
の表面電極（２１）の各々が半導体素子実装用シート
（１０）の導電路形成部（１１）に位置するよう配置し
た（図２参照）。そして、厚み方向に加圧した状態で、
半導体素子実装用シート（１０）の封止用絶縁部（１
２）を、加熱温度１５０℃、加熱時間２．０時間の条件
で加熱処理を行なうことにより、図９に示す構成の半導
体装置Ａを製造した。
【００４５】〈比較例〉実施例１において使用した半導
体素子および回路基板と同様の半導体素子（８０）およ
び回路基板（９０）を用い、フリップチップ実装法によ
り、図１０（ハ）に示す構成の半導体装置Ｂを製造し
た。なお、半田バンプ（８２）を構成する材料として鉛
−錫合金（組成比：鉛／錫＝９５／５）よりなる半田を
用い、封止部（８３）を構成する材料としてエポキシ樹
脂を用いた。
【００４６】〈実験例〉上記の半導体装置Ａおよび半導
体装置Ｂについて、１サイクルが１５５℃で３０分間、
−６５℃で３０分間の条件で、合計１０００サイクルの
ヒートサイクル試験を行なった後、それぞれの半導体装
置における半導体素子と回路基板との電気的接続状態を
調べた。本発明に係る半導体装置Ａは、全ての表面電極
−端子電極間の電気的接続が良好であった。これに対し
て、比較用の半導体装置Ｂは、一部の表面電極−端子電
極間の電気的接続が不良なものとなった。
【００４７】
【発明の効果】本発明の半導体素子実装用シートによれ
ば、実装すべき半導体素子の表面電極上に半田バンプを
形成することなしに、当該半導体素子を回路基板に電気
的に接続することができ、しかも、半導体素子と回路基
板との電気的接続および半導体素子と回路基板との間の
封止を同一の工程で行なうことができるので、回路基板
上に半導体素子を容易に実装することができる。
【００４８】本発明の半導体装置によれば、半導体素子
の表面電極と回路基板の端子電極とがコネクター層の弾
性導電路形成部を介して電気的に接続されているため、
半導体素子の表面電極上に半田パンプを形成することな
しに、簡単な工程で容易に製造することができる。ま
た、温度変化による熱履歴を受けることにより、半導体
素子、回路基板および封止部の各々の構成材料の熱膨張
係数の差に起因して、弾性導電路形成部に相当に大きい
応力が作用しても、当該弾性導電路形成部は、それに作
用される応力の大きさに応じて変形するため破損するこ
とがない。従って、温度変化による熱履歴などの環境の
変化に対しても、半導体素子の表面電極と回路基板の端
子電極との良好な電気的接続状態を安定に維持すること
ができる。
【図面の簡単な説明】
【図１】本発明に係る半導体素子実装用シートの一例に
おける構成および実装すべき半導体素子の構成の概略を
示す説明用断面図である。
【図２】図１に示す半導体素子実装用シートを、実装す
べき半導体素子と回路基板との間に配置した状態を示す
説明図である。
【図３】封止用絶縁部シートの構成を示す説明用断面図
である。
【図４】封止用絶縁部シートの貫通孔内に導電路形成部
用材料を充填する工程を示す説明図である。
【図５】封止用絶縁部シートの貫通孔内に充填された導
電路形成部用材料に平行磁場を作用させた状態を示す説
明図である。
【図６】半導体素子実装用シートを得るために用いられ
る一対の磁極板を示す説明図である。
【図７】図６に示す一対の磁極板の間に、熱硬化性樹脂
材料シートを形成する工程を示す説明図である。
【図８】熱硬化性樹脂材料シートに平行磁場を作用させ
た状態を示す説明図である。
【図９】本発明に係る半導体装置の一例における構成を
示す説明用断面図である。
【図１０】フリップチップ実装法により半導体素子を回
路基板上に実装する工程を示す説明図である。
【符号の説明】
１０ 半導体実装用シート １１ 導電路形成部 １２ 封止用絶縁部 １３ 導電路形成部用材料 １４ 封止用絶縁部シート １５ 貫通孔 １６ スキージ １７，１８ 電磁石 １９ 熱硬化性樹脂材料シート ２０ 半導体素子 ２１ 表面電極 ３０ 回路基板 ３１ 端子電極 ４０ コネクター層 ４１ 弾性導電路形成部 ４２ 封止部 ５０ 一方の磁極板 ５１ 強磁性体部分 ５２ 非磁性体部分 ５５ 他方の磁極板 ５６ 強磁性体部分 ５７ 非磁性体部分 ８０ 半導体素子 ８１ 表面電極 ８２ 半田バンプ ８３ 封止部 ９０ 回路基板 ９１ 端子電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数の表面電極を有する半導体素子と回
    路基板との間に配置して、当該半導体素子を当該回路基
    板上に実装するために用いられる半導体素子実装用シー
    トであって、 実装すべき半導体素子の表面電極に対応するパターンに
    従って配置された、高分子物質中に導電性粒子が充填さ
    れてなる厚み方向に伸びる複数の導電路形成部と、 これらの導電路形成部の間に介在されて各々を相互に絶
    縁し、加熱によって前記半導体素子と前記回路基板とを
    接着する半硬化状態の熱硬化性樹脂材料よりなる封止用
    絶縁部とよりなることを特徴とする半導体素子実装用シ
    ート。
  2. 【請求項２】 複数の表面電極を有する半導体素子が、
    当該半導体素子の表面電極に対応するパターンに従って
    形成された端子電極を有する回路基板上に、フェースダ
    ウンボンディングにより実装されてなる半導体装置であ
    って、 前記半導体素子と前記回路基板との間に、当該半導体素
    子および当該回路基板の各々に一体的に形成されたコネ
    クター層を有してなり、 当該コネクター層は、弾性高分子物質中に導電性粒子が
    充填されてなる厚み方向に伸びる複数の弾性導電路形成
    部と、この弾性導電路形成部の各々を相互に絶縁するよ
    う形成された高分子物質よりなる封止部とよりなり、前
    記弾性導電路形成部は、前記半導体素子の表面電極と前
    記回路基板の端子電極との間に配置されて両者を電気的
    に接続するものであることを特徴とする半導体装置。
JP8167356A 1996-06-27 1996-06-27 半導体素子実装用シートおよび半導体装置 Pending JPH1012673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8167356A JPH1012673A (ja) 1996-06-27 1996-06-27 半導体素子実装用シートおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8167356A JPH1012673A (ja) 1996-06-27 1996-06-27 半導体素子実装用シートおよび半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005205610A Division JP2005303335A (ja) 2005-07-14 2005-07-14 半導体素子実装用シートの製造方法

Publications (1)

Publication Number Publication Date
JPH1012673A true JPH1012673A (ja) 1998-01-16

Family

ID=15848209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8167356A Pending JPH1012673A (ja) 1996-06-27 1996-06-27 半導体素子実装用シートおよび半導体装置

Country Status (1)

Country Link
JP (1) JPH1012673A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330161A (ja) * 1998-05-18 1999-11-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6544814B1 (en) 1999-07-27 2003-04-08 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a packaged semiconductor device, and a semiconductor device manufactured thereby
CN100369329C (zh) * 2003-03-31 2008-02-13 住友电气工业株式会社 各向异性导电膜及其制造方法
WO2015083738A1 (ja) * 2013-12-03 2015-06-11 積水化学工業株式会社 封止機能付導通材、電気モジュール、電気モジュールの製造方法
WO2016094721A1 (en) * 2014-12-12 2016-06-16 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die
WO2018070801A3 (ko) * 2016-10-12 2018-08-09 한국기계연구원 다층형 캐리어 필름 및 이를 이용한 소자 전사 방법과 이 방법을 이용하여 전자제품을 제조하는 전자제품 제조방법
JP2020027724A (ja) * 2018-08-10 2020-02-20 信越ポリマー株式会社 電気コネクター及びその製造方法
JP2020027723A (ja) * 2018-08-10 2020-02-20 信越ポリマー株式会社 電気コネクターの製造方法
JP2020027725A (ja) * 2018-08-10 2020-02-20 信越ポリマー株式会社 電気コネクター及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330161A (ja) * 1998-05-18 1999-11-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6544814B1 (en) 1999-07-27 2003-04-08 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a packaged semiconductor device, and a semiconductor device manufactured thereby
CN100369329C (zh) * 2003-03-31 2008-02-13 住友电气工业株式会社 各向异性导电膜及其制造方法
US7563487B2 (en) 2003-03-31 2009-07-21 Sumitomo Electric Industries, Ltd. Anisotropic electrically conductive film and method of producing the same
WO2015083738A1 (ja) * 2013-12-03 2015-06-11 積水化学工業株式会社 封止機能付導通材、電気モジュール、電気モジュールの製造方法
JPWO2015083738A1 (ja) * 2013-12-03 2017-03-16 積水化学工業株式会社 封止機能付導通材、電気モジュール、電気モジュールの製造方法
WO2016094721A1 (en) * 2014-12-12 2016-06-16 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die
US10037941B2 (en) 2014-12-12 2018-07-31 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die
WO2018070801A3 (ko) * 2016-10-12 2018-08-09 한국기계연구원 다층형 캐리어 필름 및 이를 이용한 소자 전사 방법과 이 방법을 이용하여 전자제품을 제조하는 전자제품 제조방법
JP2020027724A (ja) * 2018-08-10 2020-02-20 信越ポリマー株式会社 電気コネクター及びその製造方法
JP2020027723A (ja) * 2018-08-10 2020-02-20 信越ポリマー株式会社 電気コネクターの製造方法
JP2020027725A (ja) * 2018-08-10 2020-02-20 信越ポリマー株式会社 電気コネクター及びその製造方法

Similar Documents

Publication Publication Date Title
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
JPS6394647A (ja) 異方性導電媒体を含むデバイスの製造法
WO2007043350A1 (ja) 異方導電性コネクター装置および回路装置の検査装置
WO2006008784A1 (ja) 異方導電性コネクター装置および回路装置の検査装置
JPH1012673A (ja) 半導体素子実装用シートおよび半導体装置
JP3436170B2 (ja) 異方性導電フィルム、これを用いた半導体装置及びその製造方法
JP3185452B2 (ja) 回路基板検査用アダプター装置の製造方法、並びに回路基板検査用アダプター装置、これを用いた回路基板検査方法および装置
JP3257433B2 (ja) 異方導電性シートの製造方法および異方導電性シート
JP2001050983A (ja) プローブカード
JP3865019B2 (ja) 異方導電性シートおよびその製造方法
JP2000058158A (ja) コネクターおよびその製造方法並びに回路装置検査用アダプター装置
WO2005076418A1 (ja) 異方導電性シートの製造方法
JPH11154550A (ja) コネクター
JPH0951018A (ja) 半導体装置およびその製造方法
JP2000149665A (ja) 異方導電性シート、異方導電性積層体およびその製造方法
JP2000353556A (ja) 異方導電性シート用支持体および支持体付異方導電性シート
JP2000100865A (ja) 半導体装置およびその製造方法
JP2001283954A (ja) 異方導電性コネクターおよびそれを有する検査装置並びに異方導電性コネクターの製造方法
JPH1164377A (ja) 積層型コネクターおよび回路基板検査用アダプター装置
JP2002134558A (ja) 半導体装置及びその製造方法
JPH11231010A (ja) 積層型コネクターおよび回路基板検査用アダプター装置
JP2000077476A (ja) 半導体装置およびその製造方法
JP2004227828A (ja) 異方導電性コネクター装置および回路装置の検査装置
JP3726431B2 (ja) 回路装置検査用治具
JP2973268B2 (ja) 検査用回路基板装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050809