JP2006202973A

JP2006202973A - 電子装置及びその製造方法

Info

Publication number: JP2006202973A
Application number: JP2005012930A
Authority: JP
Inventors: Osamu Ikeda; 修池田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2005-01-20
Filing date: 2005-01-20
Publication date: 2006-08-03

Abstract

【課題】デバイス基板に設けられた電子デバイス等それぞれの固有の事情によって電極形成に係る温度などの作業条件が制限されることのない、信頼性の高い複数のボール状の導電端子を備えた電子装置を提供する。
【解決手段】電子デバイス等５及びパッド電極６が表面に設けられたデバイス基板４を準備する。そして、デバイス基板４側ではなくガラスなどから成る第１の支持基板１側に貫通穴３を形成させ、この貫通穴３の側壁の下端部とパッド電極６の表面とが重なるようにデバイス基板４表面に第１の支持基板１を接着する。このビアホール３のそれぞれの側壁に沿って配線層８を形成し、さらに、配線層８に電気的に接続する導電端子１０を第１の支持基板１表面に形成する。
【選択図】図４

Description

本発明は、複数のボール状の導電端子を備えた電子装置に関するものである。

近年、新たなパッケージ技術として、ＷＣＳＰ（Wafer Level Chip Size Package）が注目されている。ＷＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。以下一例としてＢＧＡ（Ball Grid Array）型の電子装置で説明する。

従来より、ＷＣＳＰの一種として、貫通電極を有したＢＧＡ型の電子装置が知られている。このＢＧＡ型の電子装置は、半導体基板を貫通してその表面のパッド電極と接続された貫通電極を有する。この電子装置の裏面には、半田等の金属部材から成るボール状の導電端子が複数配列され、これらの導電端子は配線層を介して前記貫通電極に接続されている。

そして、このＢＧＡ型の電子装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。

このようなＢＧＡ型の電子装置は、側部に突出したリードピンを有するＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このＢＧＡ型の電子装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。

図６は、従来のＢＧＡ型の電子装置の貫通電極部の断面図である。シリコン（Ｓｉ）等から成るデバイス基板１００の表面には、ＣＣＤ（Charge Coupled Device）等の半導体デバイスが設けられ、さらに、パッド電極１０１が層間絶縁膜１０２を介して形成されている。また、デバイス基板１００の表面には、例えばガラス基板のような支持基板１０３がエポキシ樹脂等から成る樹脂層１０４を介して接着されている。

また、デバイス基板１００を貫通し、パッド電極１０１に到達するビアホール１０５が形成されている。このビアホール１０５の側壁及びデバイス基板１００の裏面にはシリコン酸化膜（ＳｉＯ_２膜）もしくはシリコン窒化膜（ＳｉＮ膜）等から成る絶縁膜１０６が形成されている。

さらに、ビアホール１０５の中にはパッド電極１０１と接続されたバリア層１０７及び貫通電極１０８が形成されている。デバイス基板１００の表面には、貫通電極１０８に連続して接続された配線層１０９が延在している。そして、デバイス基板１００の裏面の貫通電極１０８、配線層１０９及び絶縁膜１０６を被覆して、ソルダーレジストから成る保護層１１０が形成されている。配線層１０９上の保護層１１０には開口部が形成され、この開口部を通して配線層１０９と接続されたボール状の導電端子１１１が形成されている。

以上のように、従来のＢＧＡ型の半導体装置では、デバイス基板１００に貫通電極１０８を形成し、デバイス基板１００の裏面に外部回路と電気的に接続するための導電端子１１１を形成していた。
特開２００３−３０９２２１号公報特開平１０−９２７０２号公報特開２００１−３５１８９２号公報

しかしながら、上述したＢＧＡ型の電子装置では、デバイス基板１００に設けられた電子デバイス等それぞれの固有の事情から、デバイス基板１００に貫通電極１０８を形成する過程において温度条件や気圧条件などの作業条件が制限される場合がある。また、貫通電極１０８を形成する過程で、デバイス基板１００表面の電子デバイス等が劣化し、電子装置の歩留まりが低下するという問題がある。

本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の電子装置は、デバイス基板上に形成されたパッド電極と、前記デバイス基板の表面に接着された第１の支持基板と、前記第１の支持基板の表面から前記第１の支持基板の側面に沿って形成された、前記パッド電極と電気的に接続する配線層と、前記第１の支持基板上に前記配線層と電気的に接続する導電端子と、を備えることを特徴とする。

また、本発明に係る電子装置の製造方法は、以下の特徴を有する。すなわち、本発明に係る電子装置の製造方法は、第１の支持基板の表面から裏面に到達する貫通穴を形成する工程と、デバイス基板の表面に形成されたパッド電極に前記貫通穴が重なるように前記第１の支持基板を接着する工程と、前記第１の支持基板の表面から前記貫通穴の側壁に沿って、前記パッド電極と電気的に接続する配線層を形成する工程と、前記第１の支持基板上に前記配線層と電気的に接続する導電端子を形成する工程と、を備えることを特徴とする。

さらに、本発明に係る電子装置の製造方法は、デバイス基板の表面に第１の支持基板を接着する工程と、前記第１の支持基板の表面から裏面に到達する貫通穴を形成する工程と、前記第１の支持基板の表面から前記貫通穴の側壁に沿って、デバイス基板表面に形成されたパッド電極と電気的に接続する配線層を形成する工程と、前記第１の支持基板上に前記配線層と電気的に接続する導電端子を形成する工程と、を備えることを特徴とする。したがって、デバイス基板に第１の支持基板を接着した後に、当該第１の支持基板１に貫通穴を形成しても良い。

本発明に係る電子装置及びその製造方法によれば、デバイス基板側ではなく支持基板側の表面に導電端子を形成しているので、デバイス基板に設けられた電子デバイス等それぞれの固有の事情によって、導電端子や配線層などの形成に係る作業条件が制限されることが少なく、電子装置の微細加工に適している。また、従来のようにデバイス基板側に貫通電極を形成するための工程を要しないので、製造コストを抑えるとともに、デバイス基板表面の電子デバイス等の劣化を防止し、電子装置の歩留まりを高くすることができる。

次に、本発明の実施形態について図面を参照しながら説明する。まず、本発明に係る電子装置の構造について図４（ｂ）を参照しながら説明する。

図４（ｂ）は本発明に係る電子装置の断面図である。シリコン（Ｓｉ）等の半導体から成るデバイス基板４の表面には、ＣＣＤ等の半導体デバイスや、マイクロ・エレクトロ・メカニカル・システム（Micro Electro Mechanical System）を利用したデバイス（ＭＥＭＳデバイス）が設けられている。以下、これらのデバイスを「電子デバイス等５」と略称する。

さらに、デバイス基板４の表面にはアルミニウム（Ａｌ）や銅（Ｃｕ）から成るパッド電極６が形成されている。また、電子デバイス等５とパッド電極６とは不図示の配線を用いて電気的に接続されている。これらの配線は例えば１μｍの薄さで形成されている。なお、デバイス基板４はガラス，セラミック，石英等の絶縁体から成るものであってもよい。

また、この不図示の配線を保護するためのパッシベーション膜２０がパッド電極６の一部上とデバイス基板４上を被覆して形成されている。ここで、パッシベーション膜２０は酸化シリコン膜（ＳｉＯ_２膜）や窒化シリコン膜（ＳｉＮ膜）から成るものが好ましいが、これに限定されない。

そして、デバイス基板４の表面には、例えばエポキシ樹脂から成る不図示の樹脂層を介して第１の支持基板１が接着されている。これと同様に、デバイス基板４の裏面には、不図示の樹脂層を介して第２の支持基板７が接着されている。この第２の支持基板７を備えることで、工程作業時等の強度対策、特に真空化したときの強度を保つことができる。なお、本実施形態にかかる電子装置では第２の支持基板７を設けた構成であるが、これに限定されず、第２の支持基板７を設けない構成であってもよい。

また、第１の支持基板１及び第２の支持基板７は、ガラス，セラミック，石英等の絶縁体から成るものが好ましいが、シリコン等の半導体から成るものであってもよい。ここで、第１の支持基板１の裏面とデバイス基板４の表面との間の空間には、キャビティ２が形成され、このキャビティ２内に電子デバイス等５が封止されている。ここで、キャビティ２の高さは、数μｍ〜数１０μｍ程度であるが、これには限られない。

また、キャビティ２は、真空状態もしくは不活性ガス（例えばＮ_２）を充填した状態にして電子デバイス等５を封止する。これにより、封止された電子デバイス等５は大気に触れることがなくなるため、酸化等による腐食や劣化を防ぐことができる。従って、デバイス基板４上に形成された電子デバイス等５の寿命や信頼性を向上させることができる。なお、本実施形態に係る電子装置ではキャビティ２を設けた構成であるが、これに限定されず、キャビティ２を設けない構成であってもよい。

また、第１の支持基板１の側面は、表面から裏面にかけて第１の支持基板１の横幅が広がって形成されている。これは、後述するように第１の支持基板１に貫通穴３をテーパー形状に加工し、この貫通穴３でデバイス基板４を切断分離しているためである。なお、貫通穴３をストレート形状に加工した場合には、第１の支持基板１の側面は、図５に示すようにストレート形状となる。

そして、第１の支持基板の表面からその側面に沿って、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）のような導電材料から成る配線層８が形成され、パッド電極６と電気的に接続されている。そして、第１の支持基板１，配線層８及びデバイス基板２の一部上にはソルダーレジスト等から成る保護層９が被着されている。配線層８上の保護層９には開口部が形成され、この開口部を通して配線層９と接続されたボール状の導電端子１０が所望の位置に形成されている。

このようにして、デバイス基板４上のパッド電極６から、第１の支持基板１表面に形成された導電端子１０に至るまでの配線が可能となる。なお、本発明に係る電子装置は、第１の支持基板１とデバイス基板４とを同じ基板材料で構成することが好ましい。かかる構成によれば、第１の支持基板１に係る配線層８とデバイス基板４に係るパッド電極６との接点が温度サイクル（膨張係数の相違）によって劣化することを防ぐことができ、さらに、キャビティ２内の気密度が温度サイクルによって低下することを防ぐことができる。

次に、この電子装置の製造方法について図１乃至図５を参照して説明する。ここで、図２（ｃ）乃至図３（ｃ）は本発明に係る電子装置の導電端子形成部分の拡大図である。

まず、図１（ａ）に示すようにガラスやセラミック等から成る第１の支持基板１を準備する。ここで、第１の支持基板はガラス，セラミック，石英等の絶縁体から成るものが好ましいが、シリコン等の半導体から成るものであってもよい。

次に、図１（ｂ）に示すように、第１の支持基板の裏面にキャビティ２をエッチングやレーザービーム照射等の方法により、例えば凹状にエッチングする。ここで、キャビティ２の高さは数μｍ〜数１０μｍ程度であるが、これには限定されない。

次に、図１（ｃ）に示すように、第１の支持基板１の表面から裏面に到達する貫通穴３をエッチングやレーザービーム照射等の方法により形成する。ここで、貫通穴３は、その断面が表面から深くなるほど細くなるテーパー形状に形成する。これにより、後述するようにメッキ法で配線層８を形成する場合に、メッキ用のシード層をスパッタ法で形成することができるなどの利点がある。なお、貫通穴３の形成は第１の支持基板１とデバイス基板４とを接着させた後に行ってもよい。また、貫通穴３は、図１（ｃ）に示すようなテーパー形状が好ましいがストレート形状に加工してもよい。

なお、第１の支持基板１がシリコン等の半導体から成るものである場合には、この第１の支持基板１と後に形成する配線層８とを絶縁するために、貫通穴３形成後に、第１の支持基板１の表面にシリコン酸化膜や窒化膜などの絶縁膜を形成させる。この工程は、後述する第１の支持基板１をデバイス基板４の表面に接着する前に行うことが、接着後の工程における作業条件（例えば、温度条件や気圧条件）の限定を緩和し、電子デバイス等５の劣化を防止する上で好ましい。また、第１の支持基板１がガラス等の絶縁体から成る場合には、当該絶縁膜を形成する工程を要しないので製造工程を減らすことができる。

また、同様の観点から、貫通穴３形成後であって第１の支持基板１をデバイス基板４に接着する前に、後に形成する配線層８や導電端子１０の形成に係る作業の一部をあらかじめ第１の支持基板１上に行うことが、接着後の工程における作業条件（例えば、温度条件や気圧条件）の限定を緩和し、電子デバイス等５の劣化を防止する上で好ましい。

次に、図２（ａ）に示すように、基板表面に電子デバイス等５が形成されたデバイス基板４を準備する。さらに、デバイス基板４の表面には、電子デバイス等５と不図示の配線を用いて電気的に接続された外部接続用電極であるパッド電極６が形成されている。

また、この配線を保護するためのパッシベーション膜２０がパッド電極６の一部上とデバイス基板４上を被覆して形成されている。ここで、パッド電極６は、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）から成り、好ましくは約１μｍの膜厚を有して形成される。また、パッシベーション膜２０は酸化シリコン膜（ＳｉＯ_２膜）や窒化シリコン膜（ＳｉＮ膜）から成るものが好ましい。

また、デバイス基板４の裏面に、必要に応じて第２の支持基板７を形成する。この第２の支持基板７はエポキシ樹脂等から成る不図示の樹脂層を介してデバイス基板４の裏面に接着する。この第２の支持基板７を備えることで、後の工程作業時等の強度対策、特に真空化したときの強度を保つことができる。

次に、デバイス基板４の表面に、例えばエポキシ樹脂から成る不図示の樹脂層を塗布する。そして、図２（ｂ）に示すように、この樹脂層を介してデバイス基板４の表面に、既に貫通穴３が形成された第１の支持基板１を、貫通穴３の一方の側壁の下端部１ａとパッド電極６ａの表面とが重なり、貫通穴３の他方の側壁の下端部１ｂとパッド電極６ａに隣接したパッド電極６ｂの表面とが重なるように接着する。なお、図２（ｂ）における導電端子形成部分の拡大図が図２（ｃ）である。

また、真空状態もしくは不活性ガス（例えばＮ_２）を充填した状態にして電子デバイス等５を封止する場合には、デバイス基板４と第１の支持基板１とを、樹脂層を介して接着するのではなく常温接合法により接着することが好ましい。この場合、樹脂層を介しての接着では、樹脂からガスが出ること、接着の強さ、樹脂のクラック、温度サイクルに対する信頼性低下などの問題が多く、真空封止やガス封止に適さないからである。

なお、常温接合法とは、被接合物の接合面となる表面にエネルギー波（プラズマ、イオンビーム、電子ビーム、ラジカルビーム、レーザー等）を照射して洗浄し、被接合物同士を常温接着する技術である（特開平１０―９２７０２公報，特開２００１−３５１８９２参照）。なお、ここでは常温とあるが接合強度を向上させるために加熱下で行うこともできる。なお、前述のとおり第１の支持基板１とデバイス基板４とを接着させた後に、当該第１の支持基板１に貫通穴３をエッチングやレーザービーム照射等の方法により形成しても良い。

次に、貫通穴３内及び第１の支持基板１表面に銅（Ｃｕ）等から成る不図示のシード層を無電解メッキにより０．１μｍ〜０．２μｍ程度に形成する。この不図示のシード層は後述する電解メッキ時のメッキ成長のためのシード（種）となる。なお、上述したように、貫通穴３がテーパー形状で形成されている場合には、シード層形成のためにスパッタリング法を用いることができる。

次に、図３（ａ）に示すように、貫通穴３内及び第１の支持基板１表面に、電解メッキ法により、銅（Ｃｕ）から成る配線層８a，ｂを形成する。ここで、配線層８ａ，８ｂの膜厚は、貫通穴３内に完全もしくは不完全に埋め込まれるような厚さに調整される。このようにして、配線層８ａ，８ｂは貫通穴３の底部でパッド電極６ａ，６ｂに電気的に接続される。なお、電解メッキ法以外の方法、例えば、貫通穴３内にＣＶＤ法やＭＯＣＶＤ法により銅（Ｃｕ）等の金属を埋め込むことで、配線層８ａ，８ｂを形成してもよい。また、スパッタリング法等を用いてアルミニウム（Ａｌ）等の金属を形成してもよい。

次に、第１の支持基板１の表面の配線層８を不図示のホトレジスト層を用いて所定のパターンにパターニングする。これにより、貫通穴３の中心で向かい合うようにして、それぞれのパッド電極６ａ，６ｂに電気的に接続する配線層８ａ，８ｂが形成される。

次に、図３（ｂ）に示すように、第１の支持基板１の表面に、これを被覆して、例えばソルダーレジストのようなレジスト材料から成る保護層９を形成する。なお、図示はしないが、強度対策の観点から保護層９は貫通穴３が埋まるように、レジスト材料などを充填して形成させても良い。

この保護層９のうち配線層８ａ，８ｂに対応する位置に開口部を設ける。そして、図３（ｃ）に示すように当該開口部で露出する配線層８ａ，８ｂの所定の領域上に、ハンダを印刷し、このハンダを熱処理でリフローさせることで、ボール状の導電端子１０が形成される。なお、配線層８は第１の支持基板１の表面の所望領域に、所望の本数形成することができ、導電端子１０の数や形成領域を自由に選択できる。

そして、図４（ａ）に示すように、デバイス基板４を貫通穴３のダイシングラインに沿って、ダイシングブレードやレーザービーム等により切断し、図４（ｂ）に示すように個々のチップに分割する。なお、貫通穴３をストレート形状に加工した場合には、個々のチップは、図５に示すように第１の支持基板１の側壁がストレート形状となる。

なお、上述した実施形態においては銅（Ｃｕ）やアルミニウム（Ａｌ）から成る配線層８，ハンダから成る導電端子１０の形成を例として説明したが、本発明はこれに限定されることなく、他の材料を用いた配線層８，導電端子１０の形成についても広く適用できるものである。

本発明の電子装置及びその製造方法を説明する断面図である。本発明の電子装置及びその製造方法を説明する断面図である。本発明の電子装置及びその製造方法を説明する断面図である。本発明の電子装置及びその製造方法を説明する断面図である。本発明の電子装置及びその製造方法を説明する断面図である。従来例に係る電子装置を説明する断面図である。

符号の説明

１第１の支持基板１ａ，１ｂ下端部２キャビティ３貫通穴
４デバイス基板５電子デバイス等６，６ａ，６ｂパッド電極
７第２の支持基板８，８ａ，８ｂ配線層９保護層
１０導電端子２０パッシベーション膜１００デバイス基板
１０１パッド電極１０２層間絶縁膜１０３支持基板
１０４樹脂層１０５ビアホール１０６絶縁膜
１０７バリア層１０８貫通電極１０９配線層
１１０保護層１１１導電端子

Claims

デバイス基板上に形成されたパッド電極と、
前記デバイス基板の表面に接着された第１の支持基板と、
前記第１の支持基板の表面から前記第１の支持基板の側面に沿って形成された、前記パッド電極と電気的に接続する配線層と、
前記第１の支持基板上に前記配線層と電気的に接続する導電端子と、を備えることを特徴とする電子装置。
前記デバイス基板と前記第１の支持基板との間にキャビティを有することを特徴とする請求項１に記載の電子装置。
前記第１の支持基板は、半導体基板又は絶縁性基板から成ることを特徴とする請求項１または請求項２に記載の電子装置。
前記デバイス基板と前記第１の支持基板とは同じ基板材料を用いることを特徴とする請求項１、請求項２、請求項３のいずれかに記載の電子装置。
前記デバイス基板の裏面に接着された第２の支持基板を備えることを特徴とする請求項１、請求項２、請求項３、請求項４のいずれかに記載の電子装置。
前記第２の支持基板は半導体基板または絶縁性基板から成ることを特徴とする請求項５に記載の電子装置。
前記デバイス基板上に半導体デバイス又はＭＥＭＳデバイスが形成されていることを特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６のいずれかに記載の電子装置。
前記デバイス基板は半導体基板又は絶縁性基板から成ることを特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７のいずれかに記載の電子装置。
第１の支持基板の表面から裏面に到達する貫通穴を形成する工程と、
デバイス基板の表面に形成されたパッド電極に前記貫通穴が重なるように前記第１の支持基板を接着する工程と、
前記第１の支持基板の表面から前記貫通穴の側壁に沿って、前記パッド電極と電気的に接続する配線層を形成する工程と、
前記第１の支持基板上に前記配線層と電気的に接続する導電端子を形成する工程と、を備えることを特徴とする電子装置の製造方法。
デバイス基板の表面に第１の支持基板を接着する工程と、
前記第１の支持基板の表面から裏面に到達する貫通穴を形成する工程と、
前記第１の支持基板の表面から前記貫通穴の側壁に沿って、デバイス基板表面に形成されたパッド電極と電気的に接続する配線層を形成する工程と、
前記第１の支持基板上に前記配線層と電気的に接続する導電端子を形成する工程と、を備えることを特徴とする電子装置の製造方法。
前記貫通穴をテーパー形状に加工することを特徴とする請求項９または請求項１０に記載の電子装置の製造方法。
前記第１の支持基板の裏面にキャビティを形成する工程を備えることを特徴とする請求項９、請求項１０、請求項１１のいずれかに記載の電子装置の製造方法。
前記デバイス基板の裏面に第２の支持基板を接着する工程を備えることを特徴とする請求項９、請求項１０、請求項１１、請求項１２のいずれかに記載の電子装置の製造方法。
前記配線層を形成する工程前に、あらかじめ前記第１の支持基板表面の所望領域に前記配線層の一部を形成させる工程を備えることを特徴とする請求項９、請求項１０、請求項１１、請求項１２、請求項１３のいずれかに記載の電子装置の製造方法。
前記導電端子を形成した後に、前記貫通穴に保護層を形成する工程を備えることを特徴とする請求項９、請求項１０、請求項１１、請求項１２、請求項１３、請求項１４のいずれかに記載の電子装置の製造方法。
前記導電端子を形成した後に、前記デバイス基板を前記貫通穴で切断して複数のチップに分割する工程を備えることを特徴とする請求項９、請求項１０、請求項１１、請求項１２、請求項１３、請求項１４、請求項１５のいずれかに記載の電子装置の製造方法。