JP3408473B2 - 半田ボールマウンタおよび半導体装置 - Google Patents
半田ボールマウンタおよび半導体装置Info
- Publication number
- JP3408473B2 JP3408473B2 JP28644699A JP28644699A JP3408473B2 JP 3408473 B2 JP3408473 B2 JP 3408473B2 JP 28644699 A JP28644699 A JP 28644699A JP 28644699 A JP28644699 A JP 28644699A JP 3408473 B2 JP3408473 B2 JP 3408473B2
- Authority
- JP
- Japan
- Prior art keywords
- solder ball
- solder
- solder balls
- tape
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半田ボールマウンタ
および半導体装置に係わり、特にＢＧＡ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒｅｙ）型半導体装置を製造する半田ボー
ルマウンタおよびＢＧＡ型半導体装置の製造方法に関す
る。
および半導体装置に係わり、特にＢＧＡ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒｅｙ）型半導体装置を製造する半田ボー
ルマウンタおよびＢＧＡ型半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体チップを外部の回路等と接続する
際に、外部リードを用いる構造はリード間の間隔やリー
ドの長さ等により全体の縮小化に制約を生じるので、半
導体チップの電極とそれぞれ電気的に接続する半田ボー
ルを基板上にマトリックス状に配列したＢＧＡ型半導体
装置が広く用いられてきた。
際に、外部リードを用いる構造はリード間の間隔やリー
ドの長さ等により全体の縮小化に制約を生じるので、半
導体チップの電極とそれぞれ電気的に接続する半田ボー
ルを基板上にマトリックス状に配列したＢＧＡ型半導体
装置が広く用いられてきた。
【０００３】尚、本明細書、図面でいう半田ボールと
は、必ずしも球状のものではなくとも搭載・接続可能な
粒状のものを示し、また、半田とは、一般的に用いられ
る狭義の半田材でなくとも高温リフローにより鑞付け可
能な材料全般を示す。
は、必ずしも球状のものではなくとも搭載・接続可能な
粒状のものを示し、また、半田とは、一般的に用いられ
る狭義の半田材でなくとも高温リフローにより鑞付け可
能な材料全般を示す。
【０００４】図５は従来技術の半田ボールマウンタを示
す概略図であり、（Ａ−１）が半田ボール搭載前の平面
図、（Ｂ−１）が半田ボール搭載前の側面図、（Ａ−
２）が半田ボール搭載後の平面図、（Ｂ−２）が半田ボ
ール搭載後の側面図である。
す概略図であり、（Ａ−１）が半田ボール搭載前の平面
図、（Ｂ−１）が半田ボール搭載前の側面図、（Ａ−
２）が半田ボール搭載後の平面図、（Ｂ−２）が半田ボ
ール搭載後の側面図である。
【０００５】絶縁基板のＢＧＡパッケージ基板４１の下
面に複数の半導体チップ１２が固着され、この半導体チ
ップ１２はそれぞれ封止樹脂１３により被覆されてい
る。また、ＢＧＡパッケージ基板４１の上面にそれぞれ
の半導体チップ１２に対応して、半導体チップの所定箇
所とそれぞれ電気的に接続した複数の電極パッド１４が
形成されている。
面に複数の半導体チップ１２が固着され、この半導体チ
ップ１２はそれぞれ封止樹脂１３により被覆されてい
る。また、ＢＧＡパッケージ基板４１の上面にそれぞれ
の半導体チップ１２に対応して、半導体チップの所定箇
所とそれぞれ電気的に接続した複数の電極パッド１４が
形成されている。
【０００６】送られてきたこのＢＧＡパッケージ基板４
１はフラックス塗布部において電極パッド１４上にフラ
ックスを塗布する。
１はフラックス塗布部において電極パッド１４上にフラ
ックスを塗布する。
【０００７】次に、半田ボール搭載部において、それぞ
れの半導体チップごとに外部端子となる半田ボール４２
を真空吸着により搭載する。
れの半導体チップごとに外部端子となる半田ボール４２
を真空吸着により搭載する。
【０００８】次に、画像処理部において搭載した半田ボ
ールの状態を検査する。その後、熱処理部（図示省略）
において熱処理（リフロー）をして半田ボール４２を電
極パッド１４に溶着する。
ールの状態を検査する。その後、熱処理部（図示省略）
において熱処理（リフロー）をして半田ボール４２を電
極パッド１４に溶着する。
【０００９】図６を参照して、半田ボール搭載部につい
て説明する。トレー４３に多数の半田ボール４２が収納
されており、真空吸着器４４を近づけ真空制御系４５に
より真空室４６を真空にして、下壁に設けられた開口に
半田ボール４２を吸着して、上昇させ、電極パッド１４
上で真空室を大気圧にすることにより、半田ボール４２
を裁置する。また、下壁に設けられた開口数およびその
間隔は一個の半導体チップの複数の電極パッド１４と一
致させてある。
て説明する。トレー４３に多数の半田ボール４２が収納
されており、真空吸着器４４を近づけ真空制御系４５に
より真空室４６を真空にして、下壁に設けられた開口に
半田ボール４２を吸着して、上昇させ、電極パッド１４
上で真空室を大気圧にすることにより、半田ボール４２
を裁置する。また、下壁に設けられた開口数およびその
間隔は一個の半導体チップの複数の電極パッド１４と一
致させてある。
【００１０】
【発明が解決しようとする課題】しかしながらこのよう
な従来技術では、多数の半田ボールを個々の状態で真空
で吸着するから、吸着しきれない半田ボールが生じ、こ
のために組立不良となる不都合が発生することがあっ
た。
な従来技術では、多数の半田ボールを個々の状態で真空
で吸着するから、吸着しきれない半田ボールが生じ、こ
のために組立不良となる不都合が発生することがあっ
た。
【００１１】また、吸着が困難となるために、マインイ
ンデックスを早くすることができず、このために製造コ
ストが高くなったり、ボールマウンタの価格が高くなる
不都合が生じた。
ンデックスを早くすることができず、このために製造コ
ストが高くなったり、ボールマウンタの価格が高くなる
不都合が生じた。
【００１２】さらに、半田ボールマウンタに送られてき
たＢＧＡパッケージ基板上の電極パッドの配列位置がそ
のまま外部端子となる半田ボールの配列位置となるため
に、半田ボールマウンタにおいて外部端子の配列位置の
異なる複数種類の半導体装置にすることができず、少量
多品種の半導体生産に不向きであった。
たＢＧＡパッケージ基板上の電極パッドの配列位置がそ
のまま外部端子となる半田ボールの配列位置となるため
に、半田ボールマウンタにおいて外部端子の配列位置の
異なる複数種類の半導体装置にすることができず、少量
多品種の半導体生産に不向きであった。
【００１３】したがって本発明の目的は、上記した従来
技術の不都合を除去した半田ボールマウンタを提供する
ことである。
技術の不都合を除去した半田ボールマウンタを提供する
ことである。
【００１４】本発明の他の目的は、本発明の半田ボール
マウンタにより得ることができる有効な半導体装置を提
供することである。
マウンタにより得ることができる有効な半導体装置を提
供することである。
【００１５】
【課題を解決するための手段】本発明の特徴は、絶縁テ
ープの一方の主面側に複数の第１の半田ボールを形成し
他方の主面側に前記第１の半田ボールとそれぞれ電気的
接続した複数の第２の半田ボールを形成したテープ構造
体を用意し、絶縁基板の複数の電極パッド上に前記テー
プ構造体ごとに搭載する半田ボールマウンタにある。
ープの一方の主面側に複数の第１の半田ボールを形成し
他方の主面側に前記第１の半田ボールとそれぞれ電気的
接続した複数の第２の半田ボールを形成したテープ構造
体を用意し、絶縁基板の複数の電極パッド上に前記テー
プ構造体ごとに搭載する半田ボールマウンタにある。
【００１６】この半田ボールマウンタにおいて、前記搭
載の前にフラックス塗布を行うことが好ましい。さら
に、前記搭載の後に搭載の状態を検査する画像処理を行
うことが好ましい。
載の前にフラックス塗布を行うことが好ましい。さら
に、前記搭載の後に搭載の状態を検査する画像処理を行
うことが好ましい。
【００１７】またこの半田ボールマウンタにおいて、前
記テープ構造体は連続テープ構造体を個々の半導体チッ
プに対応して切断した個片テープ構造体であることがで
きる。
記テープ構造体は連続テープ構造体を個々の半導体チッ
プに対応して切断した個片テープ構造体であることがで
きる。
【００１８】さらにこの半田ボールマウンタにおいて、
前記テープ構造体は、開口を有する前記絶縁テープと、
前記開口の箇所に設けられた導電体板と、前記導電体板
の両面にそれぞれ設けられ前記第１および第２の半田ボ
ールを具備して構成されていることが好ましい。また、
前記第１の半田ボールとそれに接続する前記第２の半田
ボールは平面形状において互いに同じ箇所に位置してい
ることができる。あるいは、前記第１の半田ボールとそ
れに接続する前記第２の半田ボールは平面形状において
互いに異なる箇所に位置していることができる。
前記テープ構造体は、開口を有する前記絶縁テープと、
前記開口の箇所に設けられた導電体板と、前記導電体板
の両面にそれぞれ設けられ前記第１および第２の半田ボ
ールを具備して構成されていることが好ましい。また、
前記第１の半田ボールとそれに接続する前記第２の半田
ボールは平面形状において互いに同じ箇所に位置してい
ることができる。あるいは、前記第１の半田ボールとそ
れに接続する前記第２の半田ボールは平面形状において
互いに異なる箇所に位置していることができる。
【００１９】本発明の他の特徴は、絶縁基板と、前記絶
縁基板の一主面側に固着された半導体チップと、前記絶
縁基板の他主面に形成され前記半導体チップの所定の箇
所とそれぞれ電気的に接続された複数の電極パッドと、
複数の前記電極パッドのそれぞれに接続した複数の第１
の半田ボールと、複数の開口を形成した絶縁テープと、
前記開口を通してそれぞれの前記第１の半田ボールと電
気的接続した複数の第２の半田ボールとを具備し、前記
第２の半田ボールを外部端子とした半導体装置にある。
縁基板の一主面側に固着された半導体チップと、前記絶
縁基板の他主面に形成され前記半導体チップの所定の箇
所とそれぞれ電気的に接続された複数の電極パッドと、
複数の前記電極パッドのそれぞれに接続した複数の第１
の半田ボールと、複数の開口を形成した絶縁テープと、
前記開口を通してそれぞれの前記第１の半田ボールと電
気的接続した複数の第２の半田ボールとを具備し、前記
第２の半田ボールを外部端子とした半導体装置にある。
【００２０】この半導体装置において、前記開口を閉塞
するように選択的に導電体板が前記絶縁テープに被着し
て設けられ、前記導電体板の一方の面に前記第１の半田
ボールが被着形成され、他方の面に前記第２の半田ボー
ルが被着形成されていることが好ましい。
するように選択的に導電体板が前記絶縁テープに被着し
て設けられ、前記導電体板の一方の面に前記第１の半田
ボールが被着形成され、他方の面に前記第２の半田ボー
ルが被着形成されていることが好ましい。
【００２１】またこの半導体装置において、たがいに電
気的に接続した前記第１及び第２の半田ボールの対の全
てにおいて、前記第１及び第２の半田ボールが平面形状
において互いに同じ箇所に位置していることができる。
あるいは、たがいに電気的に接続した前記第１及び第２
の半田ボールの対のうちに、前記第１の半田ボールとそ
れに接続する前記第２の半田ボールは平面形状において
互いに異なる箇所に位置している対を有することができ
る。
気的に接続した前記第１及び第２の半田ボールの対の全
てにおいて、前記第１及び第２の半田ボールが平面形状
において互いに同じ箇所に位置していることができる。
あるいは、たがいに電気的に接続した前記第１及び第２
の半田ボールの対のうちに、前記第１の半田ボールとそ
れに接続する前記第２の半田ボールは平面形状において
互いに異なる箇所に位置している対を有することができ
る。
【００２２】
【発明の実施の形態】以下図面を参照して本発明を説明
する。
する。
【００２３】図１は本発明の実施の形態の半田ボールマ
ウンタを示す概略図であり、（Ａ−１）が個片化された
テープ構造体搭載前の平面図、（Ｂ−１）が個片化され
たテープ構造体搭載前の側面図、（Ａ−２）が個片化さ
れたテープ構造体搭載後の平面図、（Ｂ−２）が個片化
されたテープ構造体搭載後の側面図である。
ウンタを示す概略図であり、（Ａ−１）が個片化された
テープ構造体搭載前の平面図、（Ｂ−１）が個片化され
たテープ構造体搭載前の側面図、（Ａ−２）が個片化さ
れたテープ構造体搭載後の平面図、（Ｂ−２）が個片化
されたテープ構造体搭載後の側面図である。
【００２４】ガラスエポキシ板等の絶縁基板によるＢＧ
Ａパッケージ基板１１の一方に主面（図で下面）に複数
（図では１０個）の半導体チップ１２が固着され、この
半導体チップ１２はそれぞれ例えばエポキシ樹脂による
封止樹脂１３により側面、底面が被覆され保護されてい
る。
Ａパッケージ基板１１の一方に主面（図で下面）に複数
（図では１０個）の半導体チップ１２が固着され、この
半導体チップ１２はそれぞれ例えばエポキシ樹脂による
封止樹脂１３により側面、底面が被覆され保護されてい
る。
【００２５】また、ＢＧＡパッケージ基板１１の他方の
主面（図で上面）にそれぞれの半導体チップ１２に対応
して、半導体チップの所定箇所とそれぞれ電気的に接続
した複数（図では１個の半導体チップにつき５個）の電
極パッド１４が形成されている。
主面（図で上面）にそれぞれの半導体チップ１２に対応
して、半導体チップの所定箇所とそれぞれ電気的に接続
した複数（図では１個の半導体チップにつき５個）の電
極パッド１４が形成されている。
【００２６】送られてきたこのＢＧＡパッケージ基板１
１はフラックス塗布部において電極パッド１４上にフラ
ックスを塗布する。この場合、電極パッド１４上に選択
的に塗布を行ってもよいし、全体的に塗布を行ってもよ
い。
１はフラックス塗布部において電極パッド１４上にフラ
ックスを塗布する。この場合、電極パッド１４上に選択
的に塗布を行ってもよいし、全体的に塗布を行ってもよ
い。
【００２７】次に、テープ切断・搭載部において、それ
ぞれの半導体チップ上の個片化されたテープ搭載箇所１
８に個片化されたテープ構造体２０を搭載する。
ぞれの半導体チップ上の個片化されたテープ搭載箇所１
８に個片化されたテープ構造体２０を搭載する。
【００２８】テープ切断・搭載部は図２も参照して、テ
ープ構造体は、ポリイミドテープ１７の一方の主面（図
で下面）に電極パッドと接続する下半田ボール１５が形
成され、他方の主面（図の上面）に外部端子となる上半
田ボール１６が形成され、下半田ボール１５と上半田ボ
ール１６が銅配線板２１（図３）により電気的に接続さ
れている。
ープ構造体は、ポリイミドテープ１７の一方の主面（図
で下面）に電極パッドと接続する下半田ボール１５が形
成され、他方の主面（図の上面）に外部端子となる上半
田ボール１６が形成され、下半田ボール１５と上半田ボ
ール１６が銅配線板２１（図３）により電気的に接続さ
れている。
【００２９】図１、図２において奥の方から（図の上方
から）、半田ボール１５，１６形成済みの半田ボール形
成連続テープ構造体１９が供給され、搭載直前で個片の
半田ボール形成テープ構造体２０に切断され、個片に切
断されたテープ構造体２０は真空吸着機構（図示省略）
によりテープ搭載箇所１８に搭載する。
から）、半田ボール１５，１６形成済みの半田ボール形
成連続テープ構造体１９が供給され、搭載直前で個片の
半田ボール形成テープ構造体２０に切断され、個片に切
断されたテープ構造体２０は真空吸着機構（図示省略）
によりテープ搭載箇所１８に搭載する。
【００３０】このように、一個の半導体チップごとに一
個の半田ボール形成テープ構造体２０の吸着であるか
ら、吸着不良の発生を極めて低くすることが可能であ
る。
個の半田ボール形成テープ構造体２０の吸着であるか
ら、吸着不良の発生を極めて低くすることが可能であ
る。
【００３１】また従来技術の個々の半田ボールの吸着は
困難なために一回の動作に１０秒程度必要でありマシン
インデックスを早くできなっかったが、本発明の実施の
形態による装置では一回の動作を２秒以下の高速で行う
ことができる。したがって製造コストを廉価にすること
ができる。また、本発明による半田ボール１５，１６形
成済みの半田ボール形成連続テープ構造体１９は半田ボ
ールマウンタとは別の装置で製造して供給するから、従
来は半田ボールマウンタに高精度を要求していたが、本
発明の半田ボールマウンタにはその必要がなく、マウン
タの価格が低くなり、かつ、マウンタの稼働率が向上す
る。
困難なために一回の動作に１０秒程度必要でありマシン
インデックスを早くできなっかったが、本発明の実施の
形態による装置では一回の動作を２秒以下の高速で行う
ことができる。したがって製造コストを廉価にすること
ができる。また、本発明による半田ボール１５，１６形
成済みの半田ボール形成連続テープ構造体１９は半田ボ
ールマウンタとは別の装置で製造して供給するから、従
来は半田ボールマウンタに高精度を要求していたが、本
発明の半田ボールマウンタにはその必要がなく、マウン
タの価格が低くなり、かつ、マウンタの稼働率が向上す
る。
【００３２】このようなテープ切断・搭載部で個片化さ
れたテープ構造体２０を搭載したあと、画像処理部にお
いて搭載した状態を検査する。その後、熱処理部（図示
省略）において熱処理（リフロー）をして下半田ボール
１５と電極パッド１４に溶着する。
れたテープ構造体２０を搭載したあと、画像処理部にお
いて搭載した状態を検査する。その後、熱処理部（図示
省略）において熱処理（リフロー）をして下半田ボール
１５と電極パッド１４に溶着する。
【００３３】図３は半田ボール形成のテープ構造体を拡
大してそれぞれ示す断面図である。ポリイミドテープ１
７に開口が形成され、この開口を閉塞するように形状形
成された銅配線板２１が被着され、この銅配線板の両面
にそれぞれ下半田ボール１５および上半田ボール１６を
選択的に被着することにより、たがいに電気的に接続し
た上下半田ボール１５、１６を形成している。
大してそれぞれ示す断面図である。ポリイミドテープ１
７に開口が形成され、この開口を閉塞するように形状形
成された銅配線板２１が被着され、この銅配線板の両面
にそれぞれ下半田ボール１５および上半田ボール１６を
選択的に被着することにより、たがいに電気的に接続し
た上下半田ボール１５、１６を形成している。
【００３４】図３（Ａ）は上下半田ボール１５、１６の
位置が一致した同軸型であり、電極パッド１４と外部端
子となる上半田ボール１６の位置が一致した半導体装置
が得られる。
位置が一致した同軸型であり、電極パッド１４と外部端
子となる上半田ボール１６の位置が一致した半導体装置
が得られる。
【００３５】図３（Ｂ）は銅配線板２１を開口よりも図
で左方向に引き出すことにより、上下半田ボール１５、
１６の位置を変更した位置変更型であり、電極パッド１
４と外部端子となる上半田ボール１６の位置を変更した
半導体装置が得られる。
で左方向に引き出すことにより、上下半田ボール１５、
１６の位置を変更した位置変更型であり、電極パッド１
４と外部端子となる上半田ボール１６の位置を変更した
半導体装置が得られる。
【００３６】図１の後、ＢＧＡパッケージ基板１１を切
断することにより、図４に示す半導体装置が得られる。
図４（Ａ）は上下半田ボール対の全てが同軸型の半導体
装置である。図４（Ｂ）は一部の上下半田ボール対（図
で中央および右側の対）が位置変更型の半導体装置であ
る。尚、図４（Ａ）、（Ｂ）において、上下半田ボール
１５、１６間の電気的接続状態を実線で示してある。
断することにより、図４に示す半導体装置が得られる。
図４（Ａ）は上下半田ボール対の全てが同軸型の半導体
装置である。図４（Ｂ）は一部の上下半田ボール対（図
で中央および右側の対）が位置変更型の半導体装置であ
る。尚、図４（Ａ）、（Ｂ）において、上下半田ボール
１５、１６間の電気的接続状態を実線で示してある。
【００３７】このように本発明によれば、ＢＧＡパッケ
ージ基板上の電極パッドの配列位置が同じものから、外
部端子の配列位置の異なる複数種類の半導体装置を得る
ことができる。
ージ基板上の電極パッドの配列位置が同じものから、外
部端子の配列位置の異なる複数種類の半導体装置を得る
ことができる。
【００３８】
【発明の効果】以上説明したように本発明によれば、一
個の半導体チップごとの一個の半田ボール形成テープ構
造体の搭載であるから、搭載不良の発生を極めて低くす
ることが可能となる。
個の半導体チップごとの一個の半田ボール形成テープ構
造体の搭載であるから、搭載不良の発生を極めて低くす
ることが可能となる。
【００３９】また、一個の半導体チップごとの一個の半
田ボール形成テープ構造体の搭載であるから、高速の搭
載を可能にしこれにより製造コストを廉価にすることが
できる。
田ボール形成テープ構造体の搭載であるから、高速の搭
載を可能にしこれにより製造コストを廉価にすることが
できる。
【００４０】さらに、個々の半田ボールの搭載ではない
から、高精度の必要がなくマウンタの価格を低くするこ
とができる。
から、高精度の必要がなくマウンタの価格を低くするこ
とができる。
【００４１】さらに絶縁基板上の電極パッド上に外部端
子となる半田ボールを直接形成するのではなく、上下に
半田パッドを設けたテープ構造体を用いているから、同
一の電極パッド配列から、種々の外部端子配列の半導体
装置を得ることができる。
子となる半田ボールを直接形成するのではなく、上下に
半田パッドを設けたテープ構造体を用いているから、同
一の電極パッド配列から、種々の外部端子配列の半導体
装置を得ることができる。
【図１】本発明の実施の形態の半田ボールマウンタの概
略を示す図である。
略を示す図である。
【図２】本発明の実施の形態の半田ボール形成テープ構
造体の個片に切断前後を示す平面図（Ａ）および側面図
（Ｂ）である。
造体の個片に切断前後を示す平面図（Ａ）および側面図
（Ｂ）である。
【図３】本発明の実施の形態の半田ボール形成のテープ
構造体を拡大してそれぞれ示す断面図である。
構造体を拡大してそれぞれ示す断面図である。
【図４】本発明の実施の形態の半導体装置をそれぞれ示
す側面図である。
す側面図である。
【図５】従来技術の半田ボールマウンタの概略を示す図
である。
である。
【図６】従来技術の半田ボール搭載を示す図である。
１１ ＢＧＡパッケージ基板
１２ 半導体チップ
１３ 封止樹脂
１４ 電極パッド
１５ 下半田ボール
１６ 上半田ボール
１７ ポリイミドテープ
１８ テープ搭載箇所
１９ 個片に切断する前の半田ボール形成テープ構造
体 ２０ 個片に切断された半田ボール形成テープ構造体 ２１ 銅配線板 ４１ ＢＧＡパッケージ基板 ４２ 半田ボール ４３ トレー ４４ 真空吸着器 ４５ 真空制御系 ４６ 真空室
体 ２０ 個片に切断された半田ボール形成テープ構造体 ２１ 銅配線板 ４１ ＢＧＡパッケージ基板 ４２ 半田ボール ４３ トレー ４４ 真空吸着器 ４５ 真空制御系 ４６ 真空室
Claims (11)
- 【請求項１】 絶縁テープの一方の主面側に複数の第１
の半田ボールを形成し他方の主面側に前記第１の半田ボ
ールとそれぞれ電気的接続した複数の第２の半田ボール
を形成したテープ構造体を用意し、絶縁基板の複数の電
極パッド上に前記テープ構造体ごとに搭載することを特
徴とする半田ボールマウンタ。 - 【請求項２】 前記搭載の前にフラックス塗布を行うこ
とを特徴とする請求項１記載の半田ボールマウンタ。 - 【請求項３】 前記搭載の後に搭載の状態を検査する画
像処理を行うことを特徴とする請求項１記載の半田ボー
ルマウンタ。 - 【請求項４】 前記テープ構造体は連続テープ構造体を
個々の半導体チップに対応して切断した個片テープ構造
体であることを特徴とする請求項１記載の半田ボールマ
ウンタ。 - 【請求項５】 前記テープ構造体は、開口を有する前記
絶縁テープと、前記開口の箇所に設けられた導電体板
と、前記導電体板の両面にそれぞれ設けられ前記第１お
よび第２の半田ボールを具備して構成されていることを
特徴とする請求項１記載の半田ボールマウンタ。 - 【請求項６】 前記第１の半田ボールとそれに接続する
前記第２の半田ボールは平面形状において互いに同じ箇
所に位置していることを特徴とする請求項１記載の半田
ボールマウンタ。 - 【請求項７】 前記第１の半田ボールとそれに接続する
前記第２の半田ボールは平面形状において互いに異なる
箇所に位置していることを特徴とする請求項１記載の半
田ボールマウンタ。 - 【請求項８】 絶縁基板と、前記絶縁基板の一主面側に
固着された半導体チップと、前記絶縁基板の他主面に形
成され前記半導体チップの所定の箇所とそれぞれ電気的
に接続された複数の電極パッドと、複数の前記電極パッ
ドのそれぞれに接続した複数の第１の半田ボールと、複
数の開口を形成した絶縁テープと、前記開口を通してそ
れぞれの前記第１の半田ボールと電気的接続した複数の
第２の半田ボールとを具備し、前記第２の半田ボールを
外部端子としたことを特徴とする半導体装置。 - 【請求項９】 前記開口を閉塞するように選択的に導電
体板が前記絶縁テープに被着して設けられ、前記導電体
板の一方の面に前記第１の半田ボールが被着形成され、
他方の面に前記第２の半田ボールが被着形成されている
ことを特徴とする請求項８記載の半導体装置。 - 【請求項１０】 たがいに電気的に接続した前記第１及
び第２の半田ボールの対の全てにおいて、前記第１及び
第２の半田ボールが平面形状において互いに同じ箇所に
位置していることを特徴とする請求項８記載の半導体装
置。 - 【請求項１１】 たがいに電気的に接続した前記第１及
び第２の半田ボールの対のうちに、前記第１の半田ボー
ルとそれに接続する前記第２の半田ボールは平面形状に
おいて互いに異なる箇所に位置している対を有すること
を特徴とする請求項８記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28644699A JP3408473B2 (ja) | 1999-10-07 | 1999-10-07 | 半田ボールマウンタおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28644699A JP3408473B2 (ja) | 1999-10-07 | 1999-10-07 | 半田ボールマウンタおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110933A JP2001110933A (ja) | 2001-04-20 |
| JP3408473B2 true JP3408473B2 (ja) | 2003-05-19 |
Family
ID=17704500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28644699A Expired - Fee Related JP3408473B2 (ja) | 1999-10-07 | 1999-10-07 | 半田ボールマウンタおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408473B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064205A (ja) | 2003-08-11 | 2005-03-10 | Niigata Seimitsu Kk | 回路基板の移載装置および移載方法、半田ボール搭載方法 |
-
1999
- 1999-10-07 JP JP28644699A patent/JP3408473B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001110933A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0073149B1 (en) | Semiconductor chip mounting module | |
| US6537848B2 (en) | Super thin/super thermal ball grid array package | |
| US6946325B2 (en) | Methods for packaging microelectronic devices | |
| US8405231B2 (en) | Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor module | |
| US6389689B2 (en) | Method of fabricating semiconductor package | |
| US20080179711A1 (en) | Substrate and semiconductor device using the same | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH02133943A (ja) | 高集積回路及びその製造方法 | |
| JPH08153834A (ja) | Ｍｃｍキャリア | |
| JP3512169B2 (ja) | マルチチップ半導体モジュール及びその製造方法 | |
| JP2001044324A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6855573B2 (en) | Integrated circuit package and manufacturing method therefor with unique interconnector | |
| US6844219B2 (en) | Semiconductor device and lead frame therefor | |
| US7332430B2 (en) | Method for improving the mechanical properties of BOC module arrangements | |
| JP3569386B2 (ja) | 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器 | |
| JP3408473B2 (ja) | 半田ボールマウンタおよび半導体装置 | |
| JP2000183218A (ja) | Ｉｃパッケージの製造方法 | |
| JP2002305266A (ja) | 半導体装置の製造方法 | |
| US7985697B2 (en) | Wafer level package and method of fabricating the same | |
| JP2002329813A (ja) | 半導体装置の製造方法 | |
| KR100430580B1 (ko) | 반도체 공정용 볼 마운트 모듈 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH104258A (ja) | リークコレット及び半導体装置の製造方法 | |
| JP3393026B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JPH03192742A (ja) | 電気回路部品の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030212 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |