JP4864816B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP4864816B2
JP4864816B2 JP2007160922A JP2007160922A JP4864816B2 JP 4864816 B2 JP4864816 B2 JP 4864816B2 JP 2007160922 A JP2007160922 A JP 2007160922A JP 2007160922 A JP2007160922 A JP 2007160922A JP 4864816 B2 JP4864816 B2 JP 4864816B2
Authority
JP
Japan
Prior art keywords
chip
push
block
until
collet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007160922A
Other languages
English (en)
Other versions
JP2009004403A (ja
Inventor
浩 牧
剛 横森
達行 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007160922A priority Critical patent/JP4864816B2/ja
Priority to TW097119567A priority patent/TWI463580B/zh
Priority to US12/137,522 priority patent/US7888141B2/en
Priority to KR1020080057449A priority patent/KR101473492B1/ko
Priority to CN2008101286068A priority patent/CN101335191B/zh
Priority to CN201210068756.0A priority patent/CN102623402B/zh
Publication of JP2009004403A publication Critical patent/JP2009004403A/ja
Priority to US12/987,779 priority patent/US8003495B2/en
Priority to US13/208,171 priority patent/US8222050B2/en
Application granted granted Critical
Publication of JP4864816B2 publication Critical patent/JP4864816B2/ja
Priority to US13/533,963 priority patent/US8372665B2/en
Priority to US13/742,788 priority patent/US8492173B2/en
Priority to US13/941,507 priority patent/US20130299098A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるダイ・ピックアップ技術に適用して有効な技術に関する。
日本特開２００５−９１６６号公報（特許文献１）または米国特許公開２００５−０２００１４２号公報（特許文献２）には、電子部品のマウンタ等の吸着ノズルに関して、部品が吸着されたか否かを空気流量センサの検出流量変化によって検出することが開示されている。
日本特開２００３−１３３７９１号公報（特許文献３）、日本特開２００４−２３０２７号公報（特許文献４）、または日本特開２００７−１０３７７７号公報（特許文献５）には、電子部品のマウンタ等で吸着ノズルによって電子部品を吸着搬送する際、部品が正しく吸着されているか否かを空気流量センサの検出流量変化によって検出することが開示されている。
日本特開２００４−１８６３５２号公報（特許文献６）または米国特許公開２００６−０２５２２３３号公報（特許文献７）には、ウエハ・ダイシング後の薄膜チップのピックアップに関して、ダイシングテープの下方から超音波振動を印加して、上方から吸着コレットによりチップを粘着シート（ダイシングテープ）から剥離する際に、吸着コレットの吸着流量を計測してチップがダイシングテープから完全に剥離して吸着コレットに吸着されているかを確認することが開示されている。
日本特開２００５−１１７０１９号公報（特許文献８）または米国特許７１１５４８２号公報（特許文献９）には、ウエハ・ダイシング後の薄膜チップのピックアップに関して、ダイシングテープの下方から多段の突き上げ機構でチップ下面を突き上げて、上方から吸着コレットによりチップを粘着シート（ダイシングテープ）から剥離することが開示されている。
特開２００５−９１６６号公報 米国特許公開２００５−０２００１４２号公報 特開２００３−１３３７９１号公報 特開２００４−２３０２７号公報 特開２００７−１０３７７７号公報 特開２００４−１８６３５２号公報 米国特許公開２００６−０２５２２３３号公報 特開２００５−１１７０１９号公報 米国特許７１１５４８２号公報
半導体集積回路装置の製造工程のうちの組立工程におけるダイシング後のチップのピックアップ工程では、急速なチップの薄膜化によって、ピックアップ不良の低減が重要な課題となっている。特に、本願発明者が検討したところによると、剥離動作によるチップ周辺部の湾曲がチップの割れ、欠けを惹起する可能性が高いことが明らかになった。本願発明はこれらの問題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は、ダイシング・テープ（粘着テープ）等からチップを吸引コレットで真空吸着して剥離する場合において、吸引コレットの真空吸着系の流量をモニタすることで、チップが粘着テープから完全に剥離する以前のチップの湾曲状態を監視するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、吸引コレットの真空吸着系の流量をモニタすることで、チップが粘着テープから完全に剥離する以前のチップの湾曲状態を監視することができるので、割れや欠けの少ないピックアップ・プロセスを提供することができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ほぼ元のウエハの際の２次元的配置のままで、個々のチップ領域に分割された複数のチップを、それらの裏面を粘着テープに固定した状態でチップ処理装置に供給する工程；
（ｂ）前記複数のチップの内の第１のチップの表面を吸着コレットで真空吸着し、且つ、前記第１のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記粘着テープを前記第１のチップの前記裏面から剥離させる工程、
ここで、前記工程（ｂ）は以下の下位工程を含む：
（ｂ１）前記第１のチップが前記粘着テープから完全に剥離する以前の前記第１のチップの湾曲状態を、前記吸着コレットの真空吸着系の流量を計測することによってモニタする工程。
２．前記１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ２）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続または中断させる工程；
（ｂ３）前記剥離動作を中断させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を再開する工程。
３．前記１または２項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ４）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続または減速させる工程；
（ｂ５）前記剥離動作を減速させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を再加速させる工程。
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ６）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続させ、または前記第１のチップの前記湾曲状態が許容範囲内になるまで前記剥離動作を後退させる工程。
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ７）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続させ、または前記第１のチップの前記湾曲状態が許容範囲内になるまで前記剥離動作を減速させる工程。
６．前記１から５項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ８）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記吸着コレットを上昇させる工程；
（ｂ９）前記下位工程（ｂ８）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を継続するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで降下させる工程。
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ１０）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記吸着コレットを上昇させる工程；
（ｂ１１）前記下位工程（ｂ１０）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を継続するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させる工程。
８．前記１から７項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ１２）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記吸着コレットを上昇させる工程；
（ｂ１３）前記下位工程（ｂ１２）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を継続するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで減速させる工程。
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ１４）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
（ｂ１５）前記工程（ｂ１４）の後、前記突き上げブロックおよび前記吸着コレットの内、前記突き上げブロックのみを、前記第１のチップの前記湾曲状態が許容範囲を超えるまで、降下させる工程；
（ｂ１６）前記下位工程（ｂ１５）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を継続するか、または前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで上昇させる工程。
１０．前記１から９項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ１７）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
（ｂ１８）前記工程（ｂ１７）の後、前記突き上げブロックおよび前記吸着コレットの内、前記突き上げブロックのみを、前記第１のチップの前記湾曲状態が許容範囲を超えるまで、降下させる工程；
（ｂ１９）前記下位工程（ｂ１８）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を継続するか、または前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させる工程。
１１．前記１から１０項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ２０）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
（ｂ２１）前記工程（ｂ２０）の後、前記突き上げブロックおよび前記吸着コレットの内、前記突き上げブロックのみを、前記第１のチップの前記湾曲状態が許容範囲を超えるまで、降下させる工程；
（ｂ２２）前記下位工程（ｂ２１）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を継続するか、または前記突き上げブロックの降下を前記第１のチップの前記湾曲状態が前記許容範囲内になるまで減速させる工程。
１２．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ２３）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記下部基体の主要部を成すスライド板を前記第１のチップとのオーバラップが減少するようにスライドさせる工程；
（ｂ２４）前記下位工程（ｂ１）のモニタ情報に基づいて、前記スライド板を前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させる工程。
１３．前記１から１２項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ２５）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続または中断させる工程；
（ｂ２６）前記剥離動作を中断させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を再開させるか、または前記第１のチップの前記湾曲状態が前記許容範囲内になるまで前記剥離動作を後退させる工程。
１４．前記１から１３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ２７）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続または減速させる工程；
（ｂ２８）前記剥離動作を減速させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を再加速させるか、または前記第１のチップの前記湾曲状態が許容範囲内になるまで前記剥離動作を後退させる工程。
１５．前記１から１４項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ２９）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記吸着コレットを上昇させる工程；
（ｂ３０）前記下位工程（ｂ２９）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を継続するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させる工程；
（ｂ３１）前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を再開するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで降下させる工程。
１６．前記１から１５項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ３２）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
（ｂ３３）前記工程（ｂ３２）の後、前記突き上げブロックおよび前記吸着コレットの内、前記突き上げブロックのみを、前記第１のチップの前記湾曲状態が許容範囲を超えるまで、降下させる工程；
（ｂ３４）前記下位工程（ｂ３３）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を継続するか、または前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させる工程；
（ｂ３５）前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を再開させるか、または前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで上昇させる工程。
１７．前記１から１６項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ３６）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記吸着コレットを上昇させる工程；
（ｂ３７）前記下位工程（ｂ３６）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を継続するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで減速させる工程；
（ｂ３８）前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで減速させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を再開するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで降下させる工程。
１８．前記１から１７項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
（ｂ３９）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
（ｂ４０）前記工程（ｂ３９）の後、前記突き上げブロックおよび前記吸着コレットの内、前記突き上げブロックのみを、前記第１のチップの前記湾曲状態が許容範囲を超えるまで、降下させる工程；
（ｂ４１）前記下位工程（ｂ４０）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を継続するか、または前記突き上げブロックの降下を前記第１のチップの前記湾曲状態が前記許容範囲内になるまで減速させる工程；
（ｂ４２）前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を再開させるか、または前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで上昇させる工程。
１９．前記１から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記第１のチップの前記裏面にはあらかじめダイ・ボンディング用接着剤層が形成されている。
２０．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ほぼ元のウエハの際の２次元的配置のままで、個々のチップ領域に分割された複数のチップを、それらの裏面を粘着テープに固定した状態でチップ処理装置に供給する工程；
（ｂ）前記複数のチップの内の第１のチップの表面を吸着コレットで真空吸着し、且つ、前記第１のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記粘着テープを前記第１のチップの前記裏面から剥離させる工程、
ここで、前記工程（ｂ）は以下の下位工程を含む：
（ｂ１）前記第１のチップが前記粘着テープから完全に剥離する以前の前記第１のチップの湾曲状態を、前記吸着コレットの真空吸着系の流量を計測することによってモニタする工程；
（ｂ２）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作の最適速度（以後のチップに対して適用されるべき速度）を決定する工程、
ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
（ｃ）前記工程（ｂ）の後、前記複数のチップの内の第２のチップの表面を吸着コレットで真空吸着し、且つ、前記第２のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記最適速度で前記剥離動作を実行することによって、前記粘着テープを前記第２のチップの前記裏面から剥離させる工程。
２１．前記２０項の半導体集積回路装置の製造方法において、前記第１のチップは非製品チップ（製品チップであってもよい）である。
２２．前記２０項の半導体集積回路装置の製造方法において、前記第２のチップは製品チップである。
２３．前記２０から２２項のいずれか一つの半導体集積回路装置の製造方法において、前記第１のチップおよび前記第２のチップの前記裏面にはあらかじめダイ・ボンディング用接着剤層が形成されている。
２４．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ほぼ元のウエハの際の２次元的配置のままで、個々のチップ領域に分割された複数のチップを、それらの裏面を粘着テープに固定した状態でチップ処理装置に供給する工程；
（ｂ）前記複数のチップの内の第１のチップの表面を吸着コレットで真空吸着し、且つ、前記第１のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記粘着テープを前記第１のチップの前記裏面から剥離させる工程、
ここで、前記工程（ｂ）は以下の下位工程を含む：
（ｂ１）前記第１のチップが前記粘着テープから完全に剥離する以前の前記第１のチップの湾曲状態を、前記吸着コレットの真空吸着系の流量を計測することによってモニタする工程；
（ｂ２）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
（ｂ３）前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの最適上昇高さを決定する工程、
ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
（ｃ）前記工程（ｂ）の後、前記複数のチップの内の第２のチップの表面を吸着コレットで真空吸着し、且つ、前記第２のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記最適上昇高さだけ、前記突き上げブロックを上昇させる工程。
２５．前記２４項の半導体集積回路装置の製造方法において、前記第１のチップは非製品チップ（製品チップであってもよい）である。
２６．前記２４項の半導体集積回路装置の製造方法において、前記第２のチップは製品チップである。
２７．前記２４から２６項のいずれか一つの半導体集積回路装置の製造方法において、前記第１のチップおよび前記第２のチップの前記裏面にはあらかじめダイ・ボンディング用接着剤層が形成されている。
２８．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ほぼ元のウエハの際の２次元的配置のままで、個々のチップ領域に分割された複数のチップを、それらの裏面を粘着テープに固定した状態でチップ処理装置に供給する工程；
（ｂ）前記複数のチップの内の第１のチップの表面を吸着コレットで真空吸着し、且つ、前記第１のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記粘着テープを前記第１のチップの前記裏面から剥離させる工程、
ここで、前記工程（ｂ）は以下の下位工程を含む：
（ｂ１）前記第１のチップが前記粘着テープから完全に剥離する以前の前記第１のチップの湾曲状態を、前記吸着コレットの真空吸着系の流量を計測することによってモニタする工程；
（ｂ２）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記下部基体の主要部を成すスライド板を前記第１のチップとのオーバラップが減少するようにスライドさせる工程；
（ｂ３）前記下位工程（ｂ１）のモニタ情報に基づいて、前記スライド板の最適スライド速度を決定する工程、
ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
（ｃ）前記工程（ｂ）の後、前記複数のチップの内の第２のチップの表面を吸着コレットで真空吸着し、且つ、前記第２のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記最適スライド速度で前記スライド板を前記第２のチップとのオーバラップが減少するようにスライドさせることによって、前記粘着テープを前記第２のチップの前記裏面から剥離させる工程。
２９．前記２８項の半導体集積回路装置の製造方法において、前記第１のチップは非製品チップ（製品チップであってもよい）である。
３０．前記２９項の半導体集積回路装置の製造方法において、前記第２のチップは製品チップである。
３１．前記２８から３０項のいずれか一つの半導体集積回路装置の製造方法において、前記第１のチップおよび前記第２のチップの前記裏面にはあらかじめダイ・ボンディング用接着剤層が形成されている。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数の部分に分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．「チップ」または「ダイ」というときは、一般的にはウエハ分割工程(ブレードダイシング、レーザダイシングその他のペレタイズ工程)後の完全分離したものを指すが、本願では便宜上、分離前のチップ領域も同じ用語で示す。たとえば、いわゆるＤＢＧ(Dicing before Grinding)プロセスでは、ハーフカット・ダイシング後にグラインディングして最終的にチップに分離して、その状態でチップ裏面を保持用の粘着テープに貼り付けた後、剥離工程に進む。このような場合を含めて、たとえば「ウエハ」は分離されれば厳密にはすでにウエハではなく、チップ等も分離される前はチップ領域であってチップではないが、いつ分離されるかは個々のプロセスに依存するので、分離の前後を問わず、これらを包括して「ウエハ」、「チップ」または「ダイ」という。
７．「配線基板」というときは、一般的には有機配線基板、セラミック配線基板、リードフレーム等の外、他のチップ、ウエハその他の薄膜状集積回路装置を指す。
８．「下部基体」は、一般に「吸着駒」とも言うが、「チップ処理装置」のチップ剥離機構の中心をなし、粘着シートに固定されたウエハ（ほぼ元のウエハの際の２次元的配置のままで粘着シートに固定されたチップ群）を粘着シートを真空吸着することにより位置固定するものである。また、その中央部は、ある装置では「突き上げブロック」であり、他の装置では「スライド板」である。「下部基体」は前記中央部と周辺部からなり、周辺部はピックアップ対象チップの周辺のチップおよび粘着テープを吸着固定する働きがある。中央部と周辺部ともに吸着孔や間隙を通して真空吸引される構造となっており、位置合わせ以外では、ほとんど常に吸引状態である。
９．「吸着コレット」は、従来はメタル（ステンレスなど）、セラミック、ポリマー等の一体もので構成されていたが、本願が主に扱う薄膜ウエハまたは薄膜チップ（主に厚さが１５０マイクロメータ以下、特に１００マイクロメータ以下）用では、チップにクラック等が入らないように、チップに直接触れるエラストマー等のポリマーを主要な構成要素とするラバー・チップとそれを保持する吸着コレット本体またはラバー・チップ・ホールダから構成されるようになっている。ラバー・チップは、一般にフッ素ゴム、二トリル・ラバー、シリコーン・ラバー等の熱硬化性エラストマー、または熱可塑性エラストマー等の弾性ポリマー材料を主要な構成要素としている。なお、具体的説明では、コレットや突き上げブロックの上下の動きを、下部基体周辺部（これが動かないものと仮定して）を基準として進めているが、これは、原理的には相対的な運動と考えられる。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
なお、本願発明者らによる関連する技術分野の代表的先行出願としては、日本特許出願第２００６−１４３２７７号（出願日：２００６年５月２３日）およびその対応米国出願第１１/７３５７４１号（出願日：２００７年４月１２日）がある。
（実施の形態１）
１．全体プロセス・装置説明（主に図１から３０）
本実施の形態は、配線基板上にチップを実装する半導体パッケージの製造に適用したものであり、その製造方法を図１〜図２９を用いて工程順に説明する。
まず、図１に示すような単結晶シリコンからなるウエハ１Ａの主面に周知の製造プロセスに従って集積回路を形成した後、格子状のスクライブラインによって区画された複数のチップ形成領域１Ａ'のそれぞれに形成された集積回路の電気試験を行い、その良否を判定する。本実施の形態で使用するウエハ１Ａのチップ形成領域１Ａ'は、縦と横の長さが等しい正方形の平面形状を有している。本実施の形態では、作図上の都合から正方形のチップを例に取り説明するが、より一般的な長方形のチップでもまったく同様に処理できることは言うまでもない。長方形の場合は、図３３または図３６に示されたブロック、コレット等の平面形状を長方形にしたものがより適合している。
次に、図２に示すように、ウエハ１Ａの集積回路形成面（図の下面側）に集積回路保護用のバックグラインドテープ３を貼り付る。そして、この状態でウエハ１Ａの裏面（図の上面側）をグラインダで研削し、続いて、この研削によって生じた裏面のダメージ層を、ウエットエッチング、ドライポリッシング、プラズマエッチングなどの方法によって除去することにより、ウエハ１Ａの厚さを１００μｍ以下、例えば９０μｍ〜１５μｍ程度まで薄くする。前記ウエットエッチング、ドライポリッシング、プラズマエッチングなどの
処理方法は、ウエハの厚さ方向に進行する処理速度が、グラインダによる研削の速度に比べて遅い反面、ウエハ内部に与えるダメージがグラインダによる研削に比較して小さいだけでなく、グラインダによる研削で発生したウエハ内部のダメージ層を除去することができ、ウエハ１Ａおよびチップが割れにくくなるという効果がある。
次に、バックグラインドテープ３を除去した後、図３に示すように、ウエハ１Ａの裏面（集積回路形成面の反対側の面）にダイシングテープ４を貼り付け、この状態でダイシングテープ４の周辺部をウエハリング５に固定する。ダイシングテープ４は、ポリオレフィン（ＰＯ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレンテレフタレート（ＰＥＴ）などからなるテープ基材の表面に感圧粘着剤を塗布して粘着性(tackness)を持たせた感圧型粘着テープやＵＶ硬化型粘着テープを円形に裁断したものである。
次に、図４に示すように、周知のダイシングブレード６を使ってウエハ１Ａをダイシングすることにより、前記複数のチップ形成領域１Ａ'のそれぞれを正方形のチップ１に分割する。このとき、分割されたそれぞれのチップ１を円形のダイシングテープ４上に残しておく必要があるので、ダイシングテープ４は、その厚さ方向の半分程度だけ切断する。なお、ダイシングテープ４としてＵＶ硬化型粘着テープを使用した場合は、以下で説明するチップ１の剥離工程に先立ってダイシングテープ４に紫外線を照射し、感圧粘着剤の粘着力を低下させておく。
次に、図５（平面図）および図６（断面図）に示すように、ウエハリング５に固定したダイシングテープ４の上方に押さえ板７を配置すると共に、下方にエキスパンドリング８を配置する。そして、図７に示すように、ウエハリング５の上面に押さえ板７を押し付けることにより、ダイシングテープ４の裏面の周辺部をエキスパンドリング８に押し付ける。このようにすると、ダイシングテープ４は、その中心部から周辺部に向かう強い張力を受けるので、水平方向に弛みなく引き伸ばされる。
次に、この状態でエキスパンドリング８を図８に示すチップ剥離装置１００のステージ１０１上に位置決めし、水平に保持する。このステージ１０１の中央には、図示しない駆動機構によって水平方向および上下方向に移動する吸着駒１０２が配置されている。ダイシングテープ４は、その裏面が吸着駒１０２の上面と対向するように保持される。
図９は、吸着駒１０２の断面図、図１０は、吸着駒１０２の上面近傍の拡大断面図、図１１は、吸着駒１０２の上面近傍の拡大斜視図である。
吸着駒１０２の上面の周辺部には、複数の吸引口１０３と、同心円状に形成された複数の溝１０４とが設けられている場合と複数の吸引孔のみがもうけられている場合がある。吸引口１０３および溝１０４のそれぞれの内部は、吸着駒１０２を上昇させてその上面をダイシングテープ４の裏面に接触させる際、図示しない吸引機構によって減圧される。このとき、ダイシングテープ４の裏面が下方に吸引され、吸着駒１０２の上面と密着する。
なお、ダイシングテープ４を下方に吸引する際、上記溝１０４の幅や深さが大きいと、剥離の対象となるチップ１に隣接するチップ１の下方のダイシングテープ４が溝１０４に吸引された際、隣接するチップ１とその下方のダイシングテープ４との界面が溝１０４の上部領域で剥離することがある。特に、比較的粘着力が弱い感圧粘着剤を使用したダイシングテープ４では、このような剥離が生じ易い。このような現象が発生すると、剥離の対象となるチップ１をダイシングテープ４から剥がしている作業中に、隣接するチップ１がダイシングテープ４から脱落してしまうことがあるので、好ましくない。そこで、このような現象が発生するのを防ぐには、上記溝１０４の幅や深さをできるだけ小さくし、隣接するチップ１の下方のダイシングテープ４と吸着駒１０２の上面との間にできるだけ隙間が生じないようにすることが有効であり、吸引孔を多くし、溝を設けないようにすることも有効である。
吸着駒１０２の中心部には、ダイシングテープ４を上方に突き上げる３個のブロック１１０ａ〜１１０ｃが組み込まれている。３個のブロック１１０ａ〜１１０ｃは、外形が最も大きい第１のブロック１１０ａの内側に、それよりも外形の小さい第２のブロック１１０ｂが配置され、さらにその内側に最も外形の小さい第３のブロック１１０ｃが配置されている。後述するように、３個のブロック１１０ａ〜１１０ｃは、外側のブロック１１０ａと中間のブロック１１０ｂとの間に介在する第１の圧縮コイルばね１１１ａ、中間のブロック１１０ｂと内側のブロック１１０ｃとの間に介在し、上記第１の圧縮コイルばね１１１ａよりもばね定数の大きい第２の圧縮コイルばね１１１ｂ、および内側ブロック１１０ｃに連結され、図示しない駆動機構によって上下動するプッシャ１１２と連動して上下動するようになっている。
上記３個のブロック１１０ａ〜１１０ｃのうち、最も外形の大きい外側のブロック１１０ａは、剥離の対象となるチップ１よりも一回り（例えば約０．５ｍｍ〜３ｍｍ程度）外形の小さいものを使用するとよい。例えば、チップ１が正方形である場合には、それよりも一回り小さい正方形とすることが望ましい。また、後述する他の実施の形態で説明するように、チップ１が長方形である場合には、それよりも一回り小さい長方形とすることが望ましい。これにより、ブロック１１０ａの上面の外周となる角部がチップ１の外縁よりもわずかに内側に位置するようになるので、チップ１とダイシングテープ４とが剥離する際の起点となる箇所（チップ１の最外周部）に両者を剥離させる力を集中させることができる。
また、ブロック１１０ａの上面は、ダイシングテープ４との接触面積を確保するために、平坦な面または大きな局率半径を有する面にすることが望ましい。ブロック１１０ａの上面とダイシングテープ４との接触面積が小さい場合は、ブロック１１０ａの上面によって下から支えられるチップ１の周辺部に大きな曲げ応力が集中するので、チップ１の周辺部が割れる恐れがある。
上記ブロック１１０ａの内側に配置された中間のブロック１１０ｂは、ブロック１１０ａよりも１ｍｍ〜３ｍｍ程度小さい外形を有している。また、このブロック１１０ｂよりもさらに内側に配置された最も外形の小さいブロック１１０ｃは、中間のブロック１１０ｂよりもさらに１ｍｍ〜３ｍｍ程度小さい外形を有している。本実施の形態では、加工の容易さなどを考慮して、中間のブロック１１０ｂおよび内側のブロック１１０ｃのそれぞれの形状を円柱状にしたが、外側のブロック１１０ａと同じく四角柱状あるいはそれに近い形状にしてもよい。３個のブロック１１０ａ〜１１０ｃのそれぞれの上面の高さは、初期状態（ブロック１１０ａ〜１１０ｃの非動作時）においては互いに等しく、また吸着駒１０２の上面周辺部の高さとも等しくなっている。
図１０に拡大して示すように、吸着駒１０２の周辺部と外側のブロック１１０ａとの間、および３個のブロック１１０ａ〜１１０ｃの間には、隙間（Ｓ）が設けられている。これらの隙間（Ｓ）の内部は、図示しない吸引機構によって減圧されるようになっており、吸着駒１０２の上面にダイシングテープ４の裏面が接触すると、ダイシングテープ４が下方に吸引され、ブロック１１０ａ〜１１０ｃの上面と密着するようになっている。
上記のような吸着駒１０２を備えたチップ剥離装置１００を使ってチップ１をダイシングテープ４から剥離するには、まず、図１２に示すように、剥離の対象となる１個のチップ１（同図の中央部に位置するチップ１）の真下に吸着駒１０２の中心部（ブロック１１０ａ〜１１０ｃ）を移動させると共に、このチップ１の上方に吸着コレット１０５を移動させる。図示しない移動機構に支持された吸着コレット１０５の底面の中央部には、内部が減圧される吸着口１０６が設けられており、剥離の対象となる１個のチップ１のみを選
択的に吸着、保持できるようになっている。図１２から図３１においては、簡潔性を確保するためにコレット１０５の詳細構造を省略して示している。この詳細構造は、図３２以降で詳しく説明する。
次に、図１３に示すように、吸着駒１０２を上昇させてその上面をダイシングテープ４の裏面に接触させると共に、前述した吸引口１０３、溝１０４および隙間（Ｓ）の内部を減圧する。これにより、剥離の対象となるチップ１と接触しているダイシングテープ４がブロック１１０ａ〜１１０ｃの上面に密着する。また、このチップ１に隣接する他のチップ１と接触しているダイシングテープ４が吸着駒１０２の上面周辺部に密着する。なお、このとき、吸着駒１０２を僅かに（例えば４００μｍ程度）突き上げると、前述した押さ
え板７とエキスパンドリング８によって水平方向の張力が加えられているダイシングテープ４に対して、さらに張力を加えることができるので、吸着駒１０２とダイシングテープ４をより確実に密着させることができる。
また、吸着駒１０２の上昇とほぼ同時に吸着コレット１０５を下降させ、吸着コレット１０５の底面を剥離の対象となるチップ１の上面に接触させてチップ１を吸着すると共に、チップ１を下方に軽く押さえ付ける。このように、吸着駒１０２を使ってダイシングテープ４を下方に吸引する際、吸着コレット１０５を使ってチップ１を上方に吸引すると、ブロック１１０ａ〜１１０ｃの突き上げによるダイシングテープ４とチップ１の剥離を促進させることができる。
次に、図１４に示すように、３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げてダイシングテープ４の裏面に上向きの荷重を加え、チップ１とダイシングテープ４とを押し上げる。また、この際、チップ１の裏面を、ダイシングテープ４を介してブロック１１０ａ〜１１０ｃの上面（接触面）で支え、チップ１にかかる曲げ応力を軽減するとともに、ブロック１１０ａの上面の外周（角部）を、チップ１の外周よりも内側に配置することにより、チップ１とダイシングテープ４の剥離起点となっている界面に剥離する応力を集中し、チップ１の周縁部をダイシングテープ４から効率的に剥離する。このとき、剥離の対象となるチップ１に隣接する他のチップ１の下方のダイシングテープ４を下方に吸引し、吸着駒１０２の上面周辺部に密着させておくことにより、チップ１の周縁部におけるダイシングテープ４の剥離を促進させることができる。図１５は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１とダイシングテープ４の図示は省略）。
上記ブロック１１０ａ〜１１０ｃの突き上げ量（ストローク）は、例えば０．２ｍｍから０．４ｍｍ程度であるが、チップ１のサイズに応じて増減することが望ましい。すなわち、チップ１のサイズが大きい場合は、チップ１とダイシングテープ４との接触面積が大きく、従って両者の粘着力も大きいので、突き上げ量を増やす必要がある。他方、チップ１のサイズが小さい場合は、チップ１とダイシングテープ４との接触面積が小さく、従って両者の粘着力も小さいので、突き上げ量を少なくしても容易に剥離する。なお、ダイシングテープ４に塗布されている感圧粘着剤は、製造元や品種によって粘着力に差がある。従って、チップ１のサイズが同じ場合でも、粘着力の大きい感圧粘着剤を使用している場合には、突き上げ量を増やす必要がある。
また、ブロック１１０ａ〜１１０ｃを上方に突き上げてチップ１の裏面に荷重を加える際は、チップ１の最外周部において、チップの外周と直交する方向への曲げ応力を、チップの外周と平行な方向への曲げ応力より小さくすることが望ましい。チップ１の最外周部は、前述したダイシングブレード６を使ってウエハ１Ａをダイシングした際に生じた微細なクラックが残留している。そのため、ブロック１１０ａ〜１１０ｃを上方に突き上げた際にチップ１の最外周部に、チップ１の外周と直交する方向に沿った強い曲げ応力が加わると、クラックが成長してチップ１が割れる恐れがある。本実施の形態では、チップ１のサイズより一回り小さい上面を有するブロック１１０ａを使って、チップ１の最外周部より僅かに内側に均等な荷重を加えるので、上記のような問題を回避しつつ、チップ１の周縁部全体をダイシングテープ４から均等に剥離することができる。
３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げるには、図１６に示すように、プッシャ１１２を上方に押し上げることによって、プッシャ１１２に連結された内側のブロック１１０ｃを押し上げる。これにより、内側ブロック１１０ｃと中間のブロック１１０ｂとの間に介在する圧縮コイルばね１１１ｂのばね力によって中間のブロック１１０ｂが押し上げられ、さらに外側のブロック１１０ａと中間のブロック１１０ｂとの間に介在する圧縮コイルばね１１１ａのばね力によって外側のブロック１１０ａが押し上げら
れるので、３個のブロック１１０ａ〜１１０ｃが同時に押し上げられる。そして、外側のブロック１１０ａの一部（図の矢印で示す面）が吸着駒１０２の周辺部と接触することによって、ブロック１１０ａ〜１１０ｃの上昇が停止する。このとき、剥離の対象となるチップ１の大部分の領域は、３個のブロック１１０ａ〜１１０ｃの上面によって支えられており、ブロック１１０ａの上面の外周（角部）よりも外側の領域において、チップ１とダイシングテープ４との界面での剥離が効率的に進行する。
３個のブロック１１０ａ〜１１０ｃを同時に上方に突き上げる際は、ばね力が弱い圧縮コイルばね１１１ａが収縮しないような弱い力でプッシャ１１２がブロック１１０ｃを押し上げる。このようにすると、外側のブロック１１０ａの一部が吸着駒１０２の周辺部と接触するまでは、中間のブロック１１０ｂと内側のブロック１１０ｃがさらに上方に突き上ることはない。
また、圧縮コイルばね１１１ａは、少なくともダイシングテープ４の張力に抗してブロック１１０ａを持ち上げることができる程度のばね力を備えている必要がある。圧縮コイルばね１１１ａのばね力がダイシングテープ４の張力よりも小さい場合は、プッシャ１１２を押し上げても外側のブロック１１０ａが持ち上がらないので、外側のブロック１１０ａの上面によってチップ１を支えることができなくなる。この場合は、チップ１とダイシングテープ４との剥離起点に十分な応力を集中させることができないので、剥離速度の低下を招いたり、チップ１に過大な曲げ応力が加わってチップ１が割れてしまうといった問題を引き起こす可能性がある。
次に、図１７に示すように、中間のブロック１１０ｂと内側のブロック１１０ｃとを同時に上方に突き上げてダイシングテープ４を押し上げる。これにより、チップ１を支えるブロック１１０ｂの上面の外周（角部）の位置が、ブロック１１０ａによって支えられていた状態に比較して、より内側に移るため、チップ１とダイシングテープ４との剥離がブロック１１０ｂの上面の外周より外側の領域からチップ１の中心方向へと進行する。図１８は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１とダイシングテープ４の図示は省略）。
２個のブロック１１０ｂ、１１０ｃを同時に上方に突き上げるには、図１９に示すように、プッシャ１１２を押し上げることによって、プッシャ１１２に連結されたブロック１１０ｃをさらに押し上げる。このとき、圧縮コイルばね１１１ｂのばね力によって中間のブロック１１０ｂが押し上げられるので、２個のブロック１１０ｂ、１１０ｃが同時に押し上げられる。そして、中間のブロック１１０ｂの一部（図の矢印で示す面）が外側のブロック１１０ａと接触した時点でブロック１１０ｂ、１１０ｃの上昇が停止する。また、プッシャ１１２がブロック１１０ｃを押し上げる力は、ばね力が弱い圧縮コイルばね１１１ａは収縮するが、ばね力が強い圧縮コイルばね１１１ｂは収縮しない大きさとする。これにより、中間のブロック１１０ｂの一部が外側のブロック１１０ａと接触するまでは、内側のブロック１１０ｃがさらに上方に突き上ることはない。
２個のブロック１１０ｂ、１１０ｃを上方に突き上げる際には、チップ１とダイシングテープ４との剥離を促進させるために、ブロック１１０ａ〜１１０ｃの隙間（Ｓ）の内部を減圧することによって、チップ１と接触しているダイシングテープ４を下方に吸引する。また、溝１０４の内部を減圧し、吸着駒１０２の上面周辺部に接するダイシングテープ４を吸着駒１０２の上面に密着させる（図１７）。
次に、図２０に示すように、内側のブロック１１０ｃをさらに上方に突き上げてダイシングテープ４の裏面を押し上げ、ブロック１１０ｃの上面でチップ１の裏面を支える。図２１は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１とダイシングテープ４の図示は省略）。内側のブロック１１０ｃを上方に突き上げるには、図２２に示すように、圧縮コイルばね１１１ｂが収縮するような強い力でブロック１１０ｃを押し上げる。これにより、ダイシングテープ４と接触しているブロック１１０ｃの上面の外周（角部）よりも外側の領域において、チップ１とダイシングテープ４との剥離が進行する。
続いて、図２３に示すように、ブロック１１０ｃを下方に引き下げると共に、吸着コレット１０５を上方に引き上げることにより、チップ１をダイシングテープ４から剥がす作業が完了する。
上記ブロック１１０ｃの上面は、ブロック１１０ｃを上方に突き上げた際、吸着コレット１０５の吸引力だけでチップ１がダイシングテープ４から剥がれる程度に面積を小さくしておく必要がある。ブロック１１０ｃの上面の面積が大きいと、チップ１とダイシングテープ４との接触面積が大きくなり、両者の粘着力も大きくなるので、吸着コレット１０５がチップ１を吸引する力だけではチップ１をダイシングテープ４から剥がせない。
一方、ブロック１１０ｃの上面の面積を小さくした場合は、ブロック１１０ｃがダイシングテープ４の裏面を押し上げる際、チップ１の狭い領域（中央部分）に強い荷重が集中的に加わるので、極端な場合にはチップ１が割れる恐れがある。そこで、ブロック１１０ｃを突き上げる際は、突き上げ速度を遅くしたり、ブロック１１０ｃの上面がダイシングテープ４と接触している時間を短くしたり、ブロック１１０ｃの突き上げ量（ストローク）を少なく（例えば０．２ｍｍ〜０．４ｍｍ程度）したりすることによって、チップ１の狭い領域に強い荷重が加わらないようにすることが望ましい。
また、吸着コレット１０５の吸引力を大きくする一つの方法として、吸着コレット１０５の引き上げ速度を遅くすることが有効である。チップ１の一部がダイシングテープ４に密着した状態で吸着コレット１０５を急速に引き上げると、吸着コレット１０５の底面とチップ１の上面とに隙間が生じ、吸着コレット１０５の内部の真空度が低下するので、チップ１を吸引する力が低下してしまう。他方、吸着コレット１０５の引き上げ速度を遅くした場合は、チップ１をダイシングテープ４から剥がすのに要する時間が長くなる。そこで吸着コレット１０５の引き上げ速度を可変にし、引き上げ開始時には引き上げ速度を遅くして吸引力を充分確保し、チップ１とダイシングテープ４との接触面積がある程度まで小さくなったら引き上げ速度を速くして剥離時間の遅延を防ぐようにするとよい。また、吸着コレット１０５の底面の面積をブロック１１０ｃの上面の面積より大きくすることも、吸着コレット１０５の吸引力を大きくする有効な方法である。
このように、吸着コレット１０５の吸引力を大きくすることにより、チップ１とダイシングテープ４との接触面積が比較的大きい場合であっても、吸着コレット１０５の吸引力だけでチップ１をダイシングテープ４から剥がすことが可能となるので、剥離時間を短縮することができると共に、ブロック１１０ｃの上面の面積を小さくした場合に生じる上記の問題を回避することができる。
また、チップ１が吸着コレット１０５によって下方に押さえ付けられた状態でブロック１１０ｃを下方に引き下げると、吸着コレット１０５も下方に移動するために、チップ１がブロック１１０ｃに当たって割れる恐れがある。従って、ブロック１１０ｃを下方に引き下げる際は、その直前に吸着コレット１０５を引き上げるか、少なくとも吸着コレット１０５が下方に移動しないように、その位置を固定しておくことが望ましい。
このようにして、ダイシングテープ４から剥離されたチップ１は、吸着コレット１０５に吸着、保持されて次工程（ペレット付け工程）に搬送される（一般に同一の装置のピックアップステージからダイボンディングステージまたはダイボンディング部１３２へ搬送される）。そして、チップ１を次工程に搬送した吸着コレット１０５がチップ剥離装置１００に戻ってくると、前記図１２〜図２３に示した手順に従って、次のチップ１がダイシングテープ４から剥がされる。以後、同様の手順に従ってチップ１が１個ずつダイシングテープ４から剥がされる。
次にペレット付け工程を説明する。図２４に示すように、ペレット付け工程に搬送されたチップ１は、接着部材層または接着剤１０（通常、ウエハをチップに分割前、例えばダイシングテープを張る時、またはその前にウエハの裏面にＤＡＦすなわち「ダイ・アタッチ・フィルム」と呼ばれるダイ・ボンディング用両面粘着シートまたはダイ・ボンディング用接着剤層を貼り付けておくか、ダイボンディング直前に液状の接着剤を配線基板に塗布または滴下する。ＤＡＦは一般にウエハの裏面とダイシングテープの間に挟まれる形で張られ、ダイシング等の際にチップとともに分割される。チップのピックアップの際はチップとともにピックアップされる。ダイ・アタッチ・フィルムをあらかじめ貼り付けておくとダイ・ボンディング時に改めて接着剤層を形成する必要がないので量産上有利である。）などを介して配線基板１１上に実装される。すなわち、ダイシングテープ４から剥がされたチップ１は吸着コレット１０５に真空吸着された状態で、摂氏１００度から１５０度程度に加熱されたダイボンディングステージ１３２上の配線基板１１へ向けて降下する。
図２５に示すように、チップ１が配線基板１１に着地したのを確認すると、コレット１０５は所定の圧力でチップ１を押し付けたまま、真空吸引をオフし、そのままの状態で所定の時間（たとえば１秒から数秒）その位置で留まる。この間に熱圧着が進行する。
その後、図２６に示すように、真空吸引をオフしたまま、コレット１０５はチップ１から退避する。
熱圧着が完了したチップ１は、図２７に示すように、Ａｕワイヤ１２を介して配線基板１１の電極１３と電気的に接続される。
次に、図２８に示すように、配線基板１１上に実装されたチップ１の上に接着剤１０などを介して第２のチップ１４が積層され、Ａｕワイヤ１５を介して配線基板１１の電極１６と電気的に接続される。第２のチップ１４は、チップ１と異なる集積回路が形成されたシリコンチップであり、前述した方法でダイシングテープ４から剥がされた後、ペレット付け工程に搬送されてチップ１の上に積層される。
その後、配線基板１１をモールド工程に搬送し、図２９に示すように、チップ１、１４をモールド樹脂１７で封止することによって、積層パッケージ１８が完成する。
なお、本実施の形態では、剥離の対象となるチップ１が外側のブロック１１０ａよりも一回り大きい場合について説明したが、例えば図３０（ａ）に示すように、剥離の対象となるチップ１が外側のブロック１１０ａより小さく、中間のブロック１１０ｂより大きい場合には、図３０（ｂ）に示すように、まず中間のブロック１１０ｂを突き上げてチップ１の周縁部をダイシングテープ４から剥がし、次に、図３０（ｃ）に示すように、内側のブロック１１０ｃを突き上げてチップ１の中央部をダイシングテープ４から剥がすこともできる。この場合は、例えば吸着駒１０２と外側のブロック１１０ａとの間にスペーサを挟んでおき、プッシャ１１２を押し上げても外側のブロック１１０ａが持ち上がらないようにしておく。
なお、本実施の形態では、３個のブロック（１１０ａ〜１１０ｃ）を使ってチップを剥離する方法を説明したが、ブロックの数は３個に限定されるものではなく、剥離の対象となるチップ１のサイズが大きい場合には、４個以上のブロックを使ってもよい。また、剥離の対象となるチップ１のサイズが非常に小さい場合には、２個のブロックを使ってもよい。
２．ピックアップ部周辺詳細説明（主に図３１から３８）
図３１から３８を用いて、剥離動作制御、コレット１０５の詳細構造、およびそれらと下部基体１０２（吸着駒）との関係を説明する。
図３１はピックアップ部およびその制御系を模式的に示した概念図（図３１a）、タイムチャート（図３１b）、および断面図（図３１b）である。ピックアップ動作はダイシングテープ４上の目的とするチップ１が吸着駒１０２とコレット１０５に位置決めされるところから開始する。位置決めが完了すると吸着駒１０２の吸引孔１０３や間隙Ｓを介して真空引きすることによって、ダイシングテープ４が吸着駒１０２の上面に吸着される。その状態でピックアップ部制御系１４４の指令により真空吸引系１０７のバルブ１４３が開き工場真空供給源から真空供給パイプ１４１を介して真空が供給され、コレット１０５がチップ１のデバイス面に向けて真空引きしながら降下し、着地する。ここで、吸着駒１０２の主要部である突き上げブロック１１０が上昇すると、チップ１はコレット１０５と突き上げブロック１１０に挟まれたまま上昇するが、ダイシングテープ４の周辺部は吸着駒周辺部１０２ａに真空吸着されたままなので、チップ１の周辺で張力が生じ、その結果、チップ周辺でダイシングテープ４が剥離されることになる。しかし、一方この時、チップ周辺は下側に応力を受け、湾曲することになる。そうするとコレット下面との間に隙間ができ、空気がコレット１０５の真空吸引系１０７に流入することになる。その結果、真空吸引系１０７に設けられたガス流量センサ２１の吸引量出力が増加する。ここで、たとえば、ピックアップ部制御系１４４の指令により、突き上げブロック１１０の上昇を停止し待機状態を維持すると、ダイシングテープ４の剥離が進行して、チップ１の湾曲状態が緩和して許容範囲に戻る場合が多い。図３１ｂに、このような過程でのガス流量センサ２１の吸引量出力（デジタル出力信号およびアナログ出力信号）の推移を示す。コレット降下時には開放状態に対応して大きな吸引量を示す。ｔ1で着地すると急速に流量が減少してｔ2でほぼ“０”になる。突き上げブロックが上昇開始してもしばらくは張力が小さいのでリークは発生しないが、ｔ3までくるとチップの湾曲によるリークが始まる。ブロック１１０の上昇を停止し待機状態を維持するリークは解消して、ｔ4で流量は再びほぼ“０”に戻る。なお、ガス流量センサ２１はガス流量またはそれに対応した物理量が計測できるものであれば、何でもよい。言うまでもないことであるが、ラバーチップの形状・寸法は対象チップの形状・寸法とほぼ同一とする（チップが長方形なら長方形）のがチップ周辺でのクラック等を防止する観点から好適と考えられる（大きめにしたり、若干小さめにすることを排除するものではない）。これについては、突き上げブロックも同じで、本実施形態では周辺剥離の促進のためチップよりも若干小さめの例を示したが、それに限定されないのは言うまでもないく、チップと形状・寸法をほぼ同一にしてもよいし、若干大きめにしてもよい。
図３２から図３８に吸着コレット１０５の詳細構造、特にその下端部すなわちラバーチップ１２５とそのバリエーションおよびそれらと下部基体１０２（吸着駒）の関係を説明する。図３２ａは図１から３０の説明に対応する突き上げブロック１１０の上面図であって、突き上げブロック１１０とラバーチップ１２５との位置関係を示す。ラバーチップ１２５の形状はピックアップするチップとほぼ同一である。図３２ｂはコレット本体１０５（またはラバーチップ・ホールダ）の下面図である。中央に真空吸引孔１２２があり、各軸方向と対角線方向に真空吸引溝１２１が設けられている。このラバーチップ１２５には真空吸引溝１２１と突き上げブロック１１０ａから１１０ｃに対応して真空吸引孔１０６ａから１０６ｉが設けられている。
図３３はラバーチップ１２５のバリエーションで内側の二つの突き上げブロック１１０ｂ，１１０ｃがチップ１とほぼ同一の上面形状をしている。このようにすることで、チップのコーナ部での応力の集中を緩和することができる。
図３４はコレット１０５が着地している状態の図３２および図３３のＡ−Ａ断面の略断面図であり、図３５は図３２および図３３のＢ−Ｂ断面の略断面図である。このときダイシングテープ４の下側は下部基体周辺部１０２ａに設けられた吸引孔１０３および下部基体主要部１１０間等の間隙Ｓを通して吸着されている。また、このときダイシングテープ４の上側は真空吸引孔１０６を介して、真空吸引されている。
図３６は、ラバーチップ１２５の更に別のバリエーションで、より細かくリークを検出可能にされている。すなわち、突き上げブロック１１０の各サブブロックと吸着駒１０２ａの最内側部に対応してラバーチップ１２５内に多数の真空吸引孔１０６ａから１０６ｗが配置されている。
図３７はコレット１０５が着地している状態の図３６のＡ−Ａ断面の略断面図であり、図３８は図３６のＢ−Ｂ断面の略断面図である。
３．各剥離プロセスの詳細（主に図３９から４７）
以下の剥離プロセスは、セクション１で説明した全体プロセスに適宜選択して単独でまたは複数組み合わせて適用することができる。
３−１．突き上げブロック待機・後退プロセス（「剥離プロセス１」、図３９から４０）
図３９は突き上げブロック１１０の各サブブロック１１０ａから１１０ｃを順次突き上げてダイシングテープ４を剥離する際に、リーク検出を利用する方法について具体的処理ステップを示すプロセスフロー図である。図４０はその要部断面フロー図である。これらに基づいて、具体的ステップの進行を説明する。以下の各例では、明確に説明できるように、各剥離素過程ごとに最初はリークして２度目はリークしない例をあげて例示している。
（１）ダイシングテープ４を下部基体１０２上面に真空吸着する（テープ吸着ステップ３１）。
（２）コレット１０５が真空吸引しながらチップ１の上面（限定はされないが一般にデバイス面）に着地する（コレット着地ステップ３２）。着地した状態を図４０ａに示す。
（３）突き上げブロック１１０が一括上昇する（１段目上昇ステップ３３）。チップ１およびコレット１０５もそれに連れて押し上げられる。このとき下部基体周辺部１０２ａは動かないのでチップ１の外周のダイシングテープ４を剥離する張力が働く。また、このステップで、リークのモニタが開始されている。
（４）リークありを検知する（リーク検知ステップ３４；図４０b参照）。なお、リークなしの場合は即ステップ（９）に進む。リーク１３３を検出したときの状態を図４０ｂに示す。
（５）所定の時間だけ、またはリークがなくなるまで（３）の上昇動作を減速（停止を含む）する（図４０c参照）。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（７）へ進む。ただ、このステップは（４）から即次のステップ（６）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。なお、以下の例でも同じであるが、一般に粘着テープからの剥離は、レオロジー的な現象であり、高速では剥離困難でも、弱めの張力をかけながら時間を置くと簡単に剥離する場合が多い。従って、停止待機や減速待機は有効な場合が多い。
（６）ステップ(３)の開始前に戻る。または、リークモニタでリークがなくなるまで（３）の処理を後退させる。すなわち、突き上げブロック１１０を一括降下させる。すなわち、「後退ステップ」である。これは以下の例でも同じであるが、チップが湾曲することで、張力が緩和され、その結果、時間をかけても剥離が一向に進行しない場合に有効である。このようにもとの状態に戻ると粘着テープは再びチップの裏面に粘着することになるが、一般に再粘着時の粘着力は初期粘着の際の粘着力と比較して弱いと考えられる。また、ＵＶ硬化型テープでＵＶ照射されたものは、特に再粘着時の粘着力は大幅に減少している。
（７）突き上げブロック１１０が一括再上昇する（１段目上昇）。
（８）リークなしを検知する。リークがなくなった状態を図４０ｃに示す。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
（９）突き上げブロック１１０ｂおよび１１０ｃが一括上昇する（２段目上昇ステップ３５）。このとき、突き上げブロック１１０ａや下部基体周辺部１０２ａは動かない。
（１０）リークあり（リーク検知ステップ３６）。なお、リークなしの場合は即ステップ（１５）に進む。
（１１）所定の時間だけ、またはリークがなくなるまで（９）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（１３）へ進む。ただ、このステップは（１０）から即次のステップ（１２）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（１２）ステップ(９)の開始前に戻る。または、リークモニタでリークがなくなるまで（９）の処理を後退させる。すなわち、突き上げブロック１１０ｂおよび１１０ｃを一括降下させる。
（１３）２段目を再上昇させる(２段目再上昇)。
（１４）リークなし。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
（１５）最終段すなわち突き上げブロック１１０ｃを単独上昇させる（最終段上昇ステップ３７）。当然、チップ１とコレット１０５はそれに伴って上昇する。
（１６）リークあり（リーク検知ステップ３８）。なお、リークなしの場合は即ステップ（２１）に進む。
(１７)所定の時間だけ、またはリークがなくなるまで（１５）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（１９）へ進む。ただ、このステップは（１６）から即次のステップ（１８）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（１８）ステップ（１５）の開始前に戻る。または、リークモニタでリークがなくなるまで（１５）の処理を後退させる。すなわち、突き上げブロック１１０ｃを単独降下させる。当然、チップ１とコレット１０５はそれに伴って降下する。
（１９）最終段を再上昇させる(最終段再上昇)。
（２０）リークなし。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
(２１)コレットが上昇して完全剥離する（完全剥離ステップ３９）。
なお、ステップ（１）、（２）以降ステップ（２１）までは、コレット側、および下部基体側の吸着用真空は引いたままである。すなわち、ＯＮのままである。
この剥離プロセスのメリットは、どのような形状のチップでもその形状に対応した突き上げが可能出るところにある。
３−２．コレット待機・後退プロセス（「剥離プロセス２」、図４１から４２）
図４１は主にコレット１０５の上昇・下降を繰り返すことによってダイシングテープ４を剥離する際に、リーク検出を利用する方法について具体的処理ステップを示すプロセスフロー図である。図４２はその要部断面フロー図である。これらに基づいて、具体的ステップの進行を説明する。
（１）ダイシングテープ４を下部基体１０２上面に真空吸着する（テープ吸着ステップ４１）。
（２）コレット１０５が真空吸引しながらチップ１の上面（限定はされないが一般にデバイス面）に着地する（コレット着地ステップ４２）。着地した状態を図４２ａに示す。
（３）突き上げブロック１１０が一括上昇する（１段目上昇ステップ４３；図４２b参照）。チップ１およびコレット１０５もそれに連れて押し上げられる。このとき下部基体周辺部１０２ａは動かないのでチップ１の外周のダイシングテープ４を剥離する張力が働く。また、このステップで、リークのモニタが開始されている。
（４）リークありを検知する（リーク検知ステップ４４）。なお、リークなしの場合は即ステップ（９）に進む。
（５）所定の時間だけ、またはリークがなくなるまで（３）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（７）へ進む。ただ、このステップは（４）から即次のステップ（６）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（６）ステップ(３)の開始前に戻る。または、リークモニタでリークがなくなるまで（３）の処理を後退させる。すなわち、突き上げブロック１１０を一括降下させる。すなわち、「後退ステップ」である。
（７）突き上げブロック１１０が一括再上昇する（１段目再上昇）。
（８）リークなしを検知する。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
（９）チップ１を真空吸着した状態でコレット１０５を上昇させる（コレット単独上昇ステップ４５；図４２cおよびd参照）。
（１０）リークありを検知する（リーク検知ステップ４６）。なお、リークなしの場合はそのまま完全剥離する。
（１１）所定の時間だけ、またはリークがなくなるまで（９）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（１３）へ進む。ただ、このステップは（１０）から即次のステップ（１２）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（１２）ステップ（９）開始前の状態に戻る（コレット降下ステップ４７；図４２e参照）。または、リークモニタでリークがなくなるまで（９）の処理を後退させる。すなわち、コレット１０５を降下させる。すなわち、「後退ステップ」である。
（１３）突き上げブロック１１０ｂおよび１１０ｃが一括上昇する（２段目上昇ステップ４８）。このとき、突き上げブロック１１０ａや下部基体周辺部１０２ａは動かない。
（１４）リークあり（リーク検知ステップ４９）。なお、リークなしの場合は即ステップ（１９）に進む。
（１５）所定の時間だけ、またはリークがなくなるまで（１３）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（１７）へ進む。ただ、このステップは（１４）から即次のステップ（１６）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（１６）ステップ(１３)の開始前に戻る。または、リークモニタでリークがなくなるまで（１３）の処理を後退させる。すなわち、突き上げブロック１１０ｂおよび１１０ｃを一括降下させる。
（１７）２段目を再上昇させる(２段目再上昇)。
（１８）リークなし。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
（１９）チップ１を真空吸着した状態でコレット１０５を上昇させる（コレット単独上昇ステップ５０）。
（２０）リークありを検知する（リーク検出ステップ５１）。なお、リークなしの場合はそのまま完全剥離する。
（２１）所定の時間だけ、またはリークがなくなるまで（１９）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（２３）へ進む。ただ、このステップは（２０）から即次のステップ（２２）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（２２）ステップ（１９）開始前の状態に戻る（コレット降下ステップ５２）。または、リークモニタでリークがなくなるまで（１９）の処理を後退させる。すなわち、コレット１０５を降下させる。すなわち、「後退ステップ」である。
（２３）最終段すなわち突き上げブロック１１０ｃを単独上昇させる（最終段上昇ステップ５３）。当然、チップ１とコレット１０５はそれに伴って上昇する。
（２４）リークあり（リーク検知ステップ５４）。なお、リークなしの場合は即ステップ（２９）に進む。
(２５)所定の時間だけ、またはリークがなくなるまで（２３）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（２７）へ進む。ただ、このステップは（２４）から即次のステップ（２６）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（２６）ステップ（２３）の開始前に戻る。または、リークモニタでリークがなくなるまで（２３）の処理を後退させる。すなわち、突き上げブロック１１０ｃを単独降下させる。当然、チップ１とコレット１０５はそれに伴って降下する。
（２７）最終段を再上昇させる(最終段再上昇)。
（２８）リークなし。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
(２９)コレットが上昇して完全剥離する（完全剥離ステップ５５）。
なお、ステップ（１）、（２）以降ステップ（２９）までは、コレット側、および下部基体側の吸着用真空は引いたままである。すなわち、ＯＮのままである。
この剥離プロセスのメリットは容易に剥離できる場合には、主にコレットの動きのみで比較的簡単に剥離が実行できるところにある。
３−３．突き上げブロックのみ降下剥離プロセス（「剥離プロセス３」、図４３から４４）
図４３は、突き上げブロック１１０が一旦上昇し、コレット１０５がチップ１を吸着した状態で、突き上げブロック１１０のみが降下することによって、剥離を進行させるプロセスを示す。図４４はその要部断面フロー図である。これらに基づいて、具体的ステップの進行を説明する。
（１）ダイシングテープ４を下部基体１０２上面に真空吸着する（テープ吸着ステップ６１）。
（２）コレット１０５が真空吸引しながらチップ１の上面（限定はされないが一般にデバイス面）に着地する（コレット着地ステップ６２）。着地した状態を図４４ａに示す。
（３）突き上げブロック１１０が一括上昇する（１段目上昇ステップ６３；図４４b参照）。チップ１およびコレット１０５もそれに連れて押し上げられる。このとき下部基体周辺部１０２ａは動かないのでチップ１の外周のダイシングテープ４を剥離する張力が働く。また、このステップで、リークのモニタが開始されている。
（４）リークありを検知する（リーク検知ステップ６４）。なお、リークなしの場合は即ステップ（９）に進む。
（５）所定の時間だけ、またはリークがなくなるまで（３）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（７）へ進む。ただ、このステップは（４）から即次のステップ（６）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（６）ステップ(３)の開始前に戻る。または、リークモニタでリークがなくなるまで（３）の処理を後退させる。すなわち、突き上げブロック１１０を一括降下させる。すなわち、「後退ステップ」である。
（７）突き上げブロック１１０が一括再上昇する（１段目再上昇）。
（８）リークなしを検知する。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
（９）コレット１０５がチップ１を真空吸着した状態で、突き上げブロック１１０のみを降下させる（突き上げブロック一括単独降下ステップ６５；図４４c参照）。
（１０）リークありを検知する（リーク検知ステップ４６）。なお、リークなしの場合はそのまま(１３)に進む。
（１１）所定の時間だけ、またはリークがなくなるまで（９）の降下動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（１３）へ進む。ただ、このステップは（１０）から即次のステップ（１２）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（１２）ステップ（９）開始前の状態に戻る（突き上げブロック再上昇ステップ６７；図４４d参照）。または、リークモニタでリークがなくなるまで（９）の処理を後退させる。すなわち、突き上げブロック１１０のみを降下させる。すなわち、「後退ステップ」である。
（１３）突き上げブロック１１０ｂおよび１１０ｃが一括上昇する（２段目上昇ステップ６８）。このとき、突き上げブロック１１０ａや下部基体周辺部１０２ａは動かない。
（１４）リークあり（リーク検知ステップ６９）。なお、リークなしの場合は即ステップ（１９）に進む。
（１５）所定の時間だけ、またはリークがなくなるまで（１３）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（１７）へ進む。ただ、このステップは（１４）から即次のステップ（１６）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（１６）ステップ(１３)の開始前に戻る。または、リークモニタでリークがなくなるまで（１３）の処理を後退させる。すなわち、突き上げブロック１１０ｂおよび１１０ｃを一括降下させる。
（１７）コレット１０５がチップ１を真空吸着した状態で、突き上げブロック１１０bおよび１１０cのみを降下させる（突き上げブロック一括単独降下ステップ７０）。
（１８）リークありを検知する（リーク検知ステップ７１）。なお、リークなしの場合はそのまま(２１)に進む。
（１９）所定の時間だけ、またはリークがなくなるまで（１７）の降下動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（２１）へ進む。ただ、このステップは（１８）から即次のステップ（２０）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（２０）ステップ（１７）開始前の状態に戻る（突き上げブロック再上昇ステップ７２）。または、リークモニタでリークがなくなるまで（１７）の処理を後退させる。すなわち、突き上げブロック１１０bおよび１１０cのみを降下させる。すなわち、「後退ステップ」である。
（２１）最終段すなわち突き上げブロック１１０ｃを単独上昇させる（最終段上昇ステップ７３）。当然、チップ１とコレット１０５はそれに伴って上昇する。
（２２）リークあり（リーク検知ステップ７４）。なお、リークなしの場合は即ステップ（２７）に進む。
(２３)所定の時間だけ、またはリークがなくなるまで（２１）の上昇動作を減速（停止を含む）する。すなわち、「待機ステップ」である。この間も、リークのモニタが連続的または断続的に実行されている。なお、リークがなくなればステップ（２７）へ進む。ただ、このステップは（２２）から即次のステップ（２４）に移行する場合には省略可能である。その方が処理時間が短くなる場合もある。
（２４）ステップ（２１）の開始前に戻る。または、リークモニタでリークがなくなるまで（２１）の処理を後退させる。すなわち、突き上げブロック１１０ｃを他のブロックとともに降下させる。当然、チップ１とコレット１０５はそれに伴って降下する。
（２５）最終段を再上昇させる(最終段再上昇)。
（２６）リークなし。なお、所定の回数繰り返しても「リークなし」とならないときは、設定により、そのチップをスキップするか、リークが出ないように初期上昇量を下げて再実行するか、アラームを表示して（またはアラーム信号をホストに送信）停止するいずれかまたはそのうちの複数を選択する。
(２７)コレットが上昇して完全剥離する（完全剥離ステップ７５）。
なお、ステップ（１）、（２）以降ステップ（２７）までは、コレット側、および下部基体側の吸着用真空は引いたままである。すなわち、ＯＮのままである。
この剥離プロセスのメリットは、突き上げブロックのトータル・ストロークを短くできるところにある。
３−４．スライド剥離プロセス（「剥離プロセス４」、図４５から４７）
先のセクションまでの剥離装置では、チップ１の下部には突き上げブロック１１０があったが、他の装置では、図４６ｂに示すように、その代わりにスライド板１８３が水平方向にスライドすることによって、剥離を進行させるものがある。同図において、構造を説明する。図４６aは対象とするチップ１側から見た上面図である。吸着駒１０２にはスライド板１８３を収容するためのリセス部１８１が設けられており、リセス部１８１の底面には真空吸引孔１８２があり、他の装置同様にリセス部１８１外部周辺の吸着駒１０２には真空吸引孔１０３が設けられている。図４５はこの装置によってダイシングテープ４を剥離する際に、リーク検出を利用する方法について具体的処理ステップを示すプロセスフロー図である。図４７はその要部断面フロー図である。図４５から４７に基づいて、具体的ステップの進行を説明する。
（１）ダイシングテープ４を下部基体１０２上面に真空吸着する（テープ吸着ステップ８１）。
（２）コレット１０５が真空吸引しながらチップ１の上面（限定はされないが一般にデバイス面）に着地する（コレット着地ステップ８２）。着地した状態を図４７ａに示す。
（３）コレットリークありを検出する（リーク検出ステップ８３；図４７ｂ）。
（４）待機する（流量設定値到達待ちステップ８４；図４７ｃ）。リーク量が許容範囲になったら次のステップに進む。
（５）スライド板１８３をチップ１とのオーバーラップが減少する方向にスライド開始する（スライド・ステップ８５；図４７ｄ）。コレットリークありを検出するまでそのままスライドする。
（６）リークありを検出する。
（７）スライド速度をリークが許容範囲となるまで減速する（または、停止して、待つ）。すなわち、待機ステップ８６である。
（８）リークなし検出。
（９）スライド再開し、スライド・ストローク・エンドに到達し、コレットが上昇を開始する（スライド・エンド＆コレット上昇ステップ８７）。
（１０）リークありを検出する（リーク検出ステップ８８）。
（１１）コレット上昇速度をリークが許容範囲となるまで減速する（または、停止して、待つ）。すなわち、待機ステップ８９である。
（１２）リークなしを検出。
(１３)コレットが上昇して完全剥離する（完全剥離ステップ９０）
この剥離プロセスのメリットは比較的簡単なステップ構成で実行できるところにある。
４．各剥離ティーチング・プロセスの詳細（主に図４８から５０および図３１）
以下のティーチング・プロセスはセクション３で説明した各種の剥離プロセス、セクション２で説明した各種のコレット構造、およびセクション１で説明した全体プロセスに適宜選択して単独でまたは複数組み合わせて適用することができる。
なお、以下のティーチングは、良品製品チップ、不良品製品チップ、または非製品チップ（上は周辺の製品と同一形状のチップでパターンが完全には形成されていないもの）のいずれかを用いて実行可能である。また、製品チップで擬似ピックアップ（完全には剥離しないピックアップ）しても、完全剥離をしなければ元の状態にもどるので、製品信頼性等の一定のリスクはあるが大きな問題はない。
４−１．突き上げブロック動作ティーチング（「ティーチング方法１」、図４８から４９および図３１）
図４８は、リーク検出とそれを用いたプロセスパラメータの自動取得すなわちティーチング・プロセスの原理を説明するための説明図である。図４８a、b、およびcはその要部断面フロー図であり、図４８dは図３１に説明したリーク検出の原理との関係を示すタイミングチャートである。これらに基づいて、具体的ステップの進行を説明する。
（１）目的とするチップ１が吸着駒（下部基体）１０２と吸着コレット１０５の中心に来るように位置あわせする。ここで流量検出がオンになる（検出動作開始ステップすなわちティーチング開始ステップ１５１）。
（２）ダイシングテープ４を下部基体１０２上面に真空吸着する（テープ吸着ステップ１５２）。
（３）コレット１０５が真空吸引しながらチップ１の上面（限定はされないが一般にデバイス面）に着地する（コレット着地ステップ１５３）。着地した状態を図４８ａに示す。
（４）十分に遅い速度（初期速度）で突き上げブロック（突き上げ治具）全体が上面をそろえて上昇する（突き上げブロック上昇ステップ１５４）。
（５）リークありを検出する（リーク検出ステップ１５７）。その突き上げ高さ（「リーク検出開始高さ」）を記憶する。
（６）十分に遅い速度（初期速度）で突き上げブロック全体が上面をそろえてリークが許容範囲になるまで降下する。その高さ（「リーク検出終了高さ」）を記憶する。すなわち、これを「暫定第１段目上昇高さ」として記憶する（突き上げたかさ記憶ステップ１５８）。
（７）十分に遅い速度（初期速度）で突き上げブロックの内、突き上げブロック（突き上げ治具）１１０bおよび１１０cのみが上面をそろえて上昇する（２段目突き上げブロック上昇ステップ）。
（８）リークありを検出する（リーク検出ステップ１５９）。その突き上げ高さ（「リーク検出開始高さ」）を記憶する。
（９）十分に遅い速度（初期速度）で突き上げブロックの内、突き上げブロック（突き上げ治具）１１０bおよび１１０cのみが上面をそろえてリークが許容範囲になるまで降下する。その高さ（「リーク検出終了高さ」）を記憶する。すなわち、これを「暫定第２段目上昇高さ」として記憶する（突き上げたかさ記憶ステップ１６０）。
（１０）十分に遅い速度（初期速度）で突き上げブロックの内、突き上げブロック（突き上げ治具）１１０cのみが上昇する（３段目突き上げブロック上昇ステップ）。
（１１）リークありを検出する。その突き上げ高さ（「リーク検出開始高さ」）を記憶する。
（１２）十分に遅い速度（初期速度）で突き上げブロックの内、突き上げブロック（突き上げ治具）１１０cのみが上面をそろえてリークが許容範囲になるまで降下する。その高さ（「リーク検出終了高さ」）を記憶する。すなわち、これを「暫定第３段目上昇高さ」として記憶する。
（１３）ここで、「暫定第３段目上昇高さ」でリークなし（リーク検出ステップ１６１）となっているかを突き上げブロック（突き上げ治具）１１０cのみを追加上昇（追加上昇１６２）させて確認する。
（１４）これにより、最終的にリークなしとなる「設定暫定第３段目上昇高さ」すなわち、「上死点」（３段目上昇高さ設定値）を記憶する（上死点設定ステップ１５５）。
（１５）「暫定第１段目上昇高さ」、「暫定第２段目上昇高さ」および「設定暫定第３段目上昇高さ」を停止高さとして設定する（停止高さ設定ステップ１５６）。
（１６）次に、（１５）で設定した停止高さで対応するセクション３のいずれかのピックアップを実行する。そして、各回ごとに上昇速度を徐々に上げて、または下げて最適速度を記憶し、それに変更する。これは、非製品チップでも可能であるが、製品チップのピックアップを実行しながら行うことが効率的である。
４−２．スライド動作ティーチング（「ティーチング方法２」、図４６から４７および図５０）
ここでは、セクション３−４に説明した装置構成でのスライド速度のティーチング方法を説明する。図５０はそのプロセスフロー図である。図４６から４７および図５０に基づいて具体的ステップの進行を説明する。
（１）目的とするチップ１が吸着駒（下部基体）１０２と吸着コレット１０５の中心に来るように位置あわせする。ここで流量検出がオンになる（検出動作開始ステップすなわちティーチング開始ステップ１７１）。
（２）ダイシングテープ４を下部基体１０２上面に真空吸着する（テープ吸着ステップ１７２）。
（３）コレット１０５が真空吸引しながらチップ１の上面（限定はされないが一般にデバイス面）に着地する（コレット着地ステップ１７３）。
（４）十分に遅い速度（初期速度）で第１のチップに対してスライド動作を開始する（スライド開始ステップ１７４）。リークなければストロークエンドまでスライドする（ストロークエンド・ステップ１７６）。製品チップの場合は剥離完了まで進む。そのスライド速度を記憶する。
（５）もう少し早い速度で第２のチップに対してスライド動作を開始する。リークなければストロークエンドまでスライドする。製品チップの場合は剥離完了まで進む。そのスライド速度を記憶する。
（６）これを繰り返して、n番目のチップでリークありを検出する（リーク検出ステップ１７５）。
（７）そのn番目のチップに対するスライド速度を記憶する。
（８）リークが許容範囲になるまで待機してその待機時間を記憶する。
（９）スライド動作を再開し、リークありを検出すると（８）に戻り、リークなしであれば次に進む。
（１０）ストロークエンドまでスライドする。ここで、（７）またはそれ以前に記憶した速度から最適速度を所定のルールに従って選択または算出する場合は以後のステップは不要となる。
（１１）必要に応じて、更に速度を上げて（６）かた（１０）を繰り返し、そこで得られたデータから最適速度を設定し記憶する（最適速度記憶ステップ１７７）。
５．各剥離プロセスの好適な組み合わせおよびその特徴
セクション３の各剥離プロセスは、典型的な例についてその類型に分類して説明したが、実際には適宜取捨選択して、または適宜相互に組み合わせて実行するとピックアップ効率が向上したり、製品信頼性が向上することが期待できる。たとえば、セクション３−２のコレット上昇セグメント（図４１ステップ４５から４７または５０から５２）すなわち、ステップの集合は剥離プロセス３のステップ６７の後や剥離プロセス４の適切なステップとパラレルに適用するとピックアップ時間短縮に有効である。
６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて正方形のシリコン・チップを例にとり具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、本発明は長方形のチップ、その他の形状のチップ、GaAsチップ等のシリコン以外のチップ、およびその他のチップ上の電子部品のピックアップに同様に適用できることは言うまでもない。
本発明の一実施の形態である半導体集積回路装置の製造方法に用いる半導体チップの斜視図である。 半導体ウエハの研削工程を示す側面図である。 半導体ウエハにダイシングテープを貼り付ける工程を示す側面図である。 半導体ウエハのダイシング工程を示す側面図である。 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す平面図である。 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す断面図である。 ダイシングテープをウエハリングを押さえ板とエキスパンドリングで挟むことによってダイシングテープの張力を与えた状態を示す断面図である。 ダイシングテープを貼り付けた半導体チップの剥離方法を説明するチップ剥離装置の要部断面図である。 チップ剥離装置の吸着駒を示す断面図である。 吸着駒の上面近傍の拡大断面図である。 吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 図２３で剥離された半導体チップがダイボンディング部へ搬送される様子を示す断面図である。 図２３で剥離された半導体チップがダイボンディング部へ搬送され、配線基板に着地したところを示す断面図である。 図２３で剥離された半導体チップがダイボンディング部で配線基板にボンディングされたところを示す断面図である。 半導体チップのペレット付け工程を示す配線基板の断面図である。 半導体チップの積層およびワイヤボンディング工程を示す配線基板の断面図である。 半導体チップの樹脂封止工程を示す配線基板の断面図である。 （ａ）〜（ｃ）は、半導体チップの剥離方法の他の例を説明する吸着駒の上面近傍の断面図である。 （ａ）および（ｂ）は、半導体チップの剥離方法の原理を説明するための説明図である。 （ａ）および（ｂ）は、ラバーチップ、突き上げブロックの各一例およびコレット本体の構造を示す平面図である。 ａ）および（ｂ）は、ラバーチップ、突き上げブロックの各他の一例およびコレット本体の構造を示す平面図である。 図３３または図３４のＡ−Ａ断面の状態を説明する断面図である。 図３３または図３４のＢ−Ｂ断面の状態を説明する断面図である。 ａ）および（ｂ）は、ラバーチップ、突き上げブロックの各更に他の一例およびコレット本体の構造を示す平面図である。 図３６のＡ−Ａ断面の状態を説明する断面図である。 図３６のＢ−Ｂ断面の状態を説明する断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス１を示す処理フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス１を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス２を示す処理フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス２を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス３を示す処理フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス３を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス４を示す処理フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス４に用いる剥離装置の構造を説明するための装置要部上面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における剥離プロセス４を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における初期パラメータ自動設定方法１を示す模式断面フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における初期パラメータ自動設定方法１を示す処理フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における初期パラメータ自動設定方法２を示す処理フロー図である。
符号の説明
１ チップ
４ 粘着テープ
１００ チップ装置剥離（チップ処理装置）
１０２ 下部基体（吸着駒）
１０５ 吸着コレット
１０７ 真空吸着系

Claims (20)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ほぼ元のウエハの際の２次元的配置のままで、個々のチップ領域に分割された複数のチップを、それらの裏面を粘着テープに固定した状態でチップ処理装置に供給する工程；
    （ｂ）前記複数のチップの内の第１のチップの表面を吸着コレットで真空吸着し、且つ、前記第１のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記粘着テープを前記第１のチップの前記裏面から剥離させる工程、
    ここで、前記工程（ｂ）は以下の下位工程を含む：
    （ｂ１）前記第１のチップが前記粘着テープから完全に剥離する以前の前記第１のチップの湾曲状態を、前記吸着コレットの真空吸着系の流量を計測することによってモニタし、そのモニタ情報に基づいて、前記剥離動作を制御する工程。
  2. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ２）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続または中断させる工程；
    （ｂ３）前記剥離動作を中断させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を再開する工程。
  3. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ４）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続または減速させる工程；
    （ｂ５）前記剥離動作を減速させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を再加速させる工程。
  4. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ６）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続させ、または前記第１のチップの前記湾曲状態が許容範囲内になるまで前記剥離動作を後退させる工程。
  5. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ７）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続させ、または前記第１のチップの前記湾曲状態が許容範囲内になるまで前記剥離動作を減速させる工程。
  6. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ８）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記吸着コレットを上昇させる工程；
    （ｂ９）前記下位工程（ｂ８）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を継続するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで降下させる工程。
  7. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ１０）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記吸着コレットを上昇させる工程；
    （ｂ１１）前記下位工程（ｂ１０）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を継続するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させる工程。
  8. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ１２）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記吸着コレットを上昇させる工程；
    （ｂ１３）前記下位工程（ｂ１２）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を継続するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで減速させる工程。
  9. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ１４）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
    （ｂ１５）前記工程（ｂ１４）の後、前記突き上げブロックおよび前記吸着コレットの内、前記突き上げブロックのみを、前記第１のチップの前記湾曲状態が許容範囲を超えるまで、降下させる工程；
    （ｂ１６）前記下位工程（ｂ１５）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を継続するか、または前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで上昇させる工程。
  10. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ１７）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
    （ｂ１８）前記工程（ｂ１７）の後、前記突き上げブロックおよび前記吸着コレットの内、前記突き上げブロックのみを、前記第１のチップの前記湾曲状態が許容範囲を超えるまで、降下させる工程；
    （ｂ１９）前記下位工程（ｂ１８）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を継続するか、または前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させる工程。
  11. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ２０）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
    （ｂ２１）前記工程（ｂ２０）の後、前記突き上げブロックおよび前記吸着コレットの内、前記突き上げブロックのみを、前記第１のチップの前記湾曲状態が許容範囲を超えるまで、降下させる工程；
    （ｂ２２）前記下位工程（ｂ２１）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を継続するか、または前記突き上げブロックの降下を前記第１のチップの前記湾曲状態が前記許容範囲内になるまで減速させる工程。
  12. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ２３）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記下部基体の主要部を成すスライド板を前記第１のチップとのオーバラップが減少するようにスライドさせる工程；
    （ｂ２４）前記下位工程（ｂ１）のモニタ情報に基づいて、前記スライド板を前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させる工程。
  13. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ２５）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続または中断させる工程；
    （ｂ２６）前記剥離動作を中断させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を再開させるか、または前記第１のチップの前記湾曲状態が前記許容範囲内になるまで前記剥離動作を後退させる工程。
  14. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ２７）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を継続または減速させる工程；
    （ｂ２８）前記剥離動作を減速させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作を再加速させるか、または前記第１のチップの前記湾曲状態が許容範囲内になるまで前記剥離動作を後退させる工程。
  15. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ２９）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記吸着コレットを上昇させる工程；
    （ｂ３０）前記下位工程（ｂ２９）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を継続するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させる工程；
    （ｂ３１）前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を再開するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで降下させる工程。
  16. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ３２）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
    （ｂ３３）前記工程（ｂ３２）の後、前記突き上げブロックおよび前記吸着コレットの内、前記突き上げブロックのみを、前記第１のチップの前記湾曲状態が許容範囲を超えるまで、降下させる工程；
    （ｂ３４）前記下位工程（ｂ３３）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を継続するか、または前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させる工程；
    （ｂ３５）前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を再開させるか、または前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで上昇させる工程。
  17. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ３６）前記第１のチップの前記湾曲状態が許容範囲を超えるまで、前記吸着コレットを上昇させる工程；
    （ｂ３７）前記下位工程（ｂ３６）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を継続するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで減速させる工程；
    （ｂ３８）前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで減速させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記吸着コレットの上昇を再開するか、または前記吸着コレットを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで降下させる工程。
  18. 前記請求項１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は更に以下の下位工程を含む：
    （ｂ３９）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
    （ｂ４０）前記工程（ｂ３９）の後、前記突き上げブロックおよび前記吸着コレットの内、前記突き上げブロックのみを、前記第１のチップの前記湾曲状態が許容範囲を超えるまで、降下させる工程；
    （ｂ４１）前記下位工程（ｂ４０）の後、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を継続するか、または前記突き上げブロックの降下を前記第１のチップの前記湾曲状態が前記許容範囲内になるまで減速させる工程；
    （ｂ４２）前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで待機させている場合において、前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの降下を再開させるか、または前記突き上げブロックを前記第１のチップの前記湾曲状態が前記許容範囲内になるまで上昇させる工程。
  19. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ほぼ元のウエハの際の２次元的配置のままで、個々のチップ領域に分割された複数のチップを、それらの裏面を粘着テープに固定した状態でチップ処理装置に供給する工程；
    （ｂ）前記複数のチップの内の第１のチップの表面を吸着コレットで真空吸着し、且つ、前記第１のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記粘着テープを前記第１のチップの前記裏面から剥離させる工程、
    ここで、前記工程（ｂ）は以下の下位工程を含む：
    （ｂ１）前記第１のチップが前記粘着テープから完全に剥離する以前の前記第１のチップの湾曲状態を、前記吸着コレットの真空吸着系の流量を計測することによってモニタする工程；
    （ｂ２）前記下位工程（ｂ１）のモニタ情報に基づいて、前記剥離動作の最適速度を決定する工程、
    ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
    （ｃ）前記工程（ｂ）の後、前記複数のチップの内の第２のチップの表面を吸着コレットで真空吸着し、且つ、前記第２のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記最適速度で前記剥離動作を実行することによって、前記粘着テープを前記第２のチップの前記裏面から剥離させる工程。
  20. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ほぼ元のウエハの際の２次元的配置のままで、個々のチップ領域に分割された複数のチップを、それらの裏面を粘着テープに固定した状態でチップ処理装置に供給する工程；
    （ｂ）前記複数のチップの内の第１のチップの表面を吸着コレットで真空吸着し、且つ、前記第１のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記粘着テープを前記第１のチップの前記裏面から剥離させる工程、
    ここで、前記工程（ｂ）は以下の下位工程を含む：
    （ｂ１）前記第１のチップが前記粘着テープから完全に剥離する以前の前記第１のチップの湾曲状態を、前記吸着コレットの真空吸着系の流量を計測することによってモニタする工程；
    （ｂ２）前記下部基体の主要部を成す突き上げブロックを、前記吸着コレットとともに、上昇させる工程；
    （ｂ３）前記下位工程（ｂ１）のモニタ情報に基づいて、前記突き上げブロックの最適上昇高さを決定する工程、
    ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
    （ｃ）前記工程（ｂ）の後、前記複数のチップの内の第２のチップの表面を吸着コレットで真空吸着し、且つ、前記第２のチップの前記裏面の前記粘着テープを下部基体の上面に真空吸着した状態で、前記最適上昇高さだけ、前記突き上げブロックを上昇させる工程。
JP2007160922A 2007-06-19 2007-06-19 半導体集積回路装置の製造方法 Expired - Fee Related JP4864816B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2007160922A JP4864816B2 (ja) 2007-06-19 2007-06-19 半導体集積回路装置の製造方法
TW097119567A TWI463580B (zh) 2007-06-19 2008-05-27 Manufacturing method of semiconductor integrated circuit device
US12/137,522 US7888141B2 (en) 2007-06-19 2008-06-11 Manufacturing method for semiconductor integrated device
KR1020080057449A KR101473492B1 (ko) 2007-06-19 2008-06-18 반도체 집적 회로 장치의 제조 방법
CN2008101286068A CN101335191B (zh) 2007-06-19 2008-06-19 半导体集成电路装置的制造方法
CN201210068756.0A CN102623402B (zh) 2007-06-19 2008-06-19 半导体集成电路装置的制造方法
US12/987,779 US8003495B2 (en) 2007-06-19 2011-01-10 Manufacturing method for semiconductor integrated device
US13/208,171 US8222050B2 (en) 2007-06-19 2011-08-11 Manufacturing method for semiconductor integrated device
US13/533,963 US8372665B2 (en) 2007-06-19 2012-06-26 Manufacturing method for semiconductor integrated device
US13/742,788 US8492173B2 (en) 2007-06-19 2013-01-16 Manufacturing method for semiconductor integrated device
US13/941,507 US20130299098A1 (en) 2007-06-19 2013-07-14 Manufacturing method for semiconductor integrated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160922A JP4864816B2 (ja) 2007-06-19 2007-06-19 半導体集積回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011245323A Division JP5337226B2 (ja) 2011-11-09 2011-11-09 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009004403A JP2009004403A (ja) 2009-01-08
JP4864816B2 true JP4864816B2 (ja) 2012-02-01

Family

ID=40197685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160922A Expired - Fee Related JP4864816B2 (ja) 2007-06-19 2007-06-19 半導体集積回路装置の製造方法

Country Status (2)

Country Link
JP (1) JP4864816B2 (ja)
CN (1) CN101335191B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5287276B2 (ja) * 2009-01-15 2013-09-11 Ｔｄｋ株式会社 電子部品のピックアップ方法及びピックアップ装置
KR101067820B1 (ko) 2009-03-20 2011-09-27 (주)아이콘 소형부품용 픽앤플레이스장치의 피커
JP5442288B2 (ja) * 2009-03-27 2014-03-12 日東電工株式会社 保護テープ剥離方法およびこれを用いた保護テープ剥離装置
JP5627362B2 (ja) * 2010-09-16 2014-11-19 富士機械製造株式会社 ダイ供給装置
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
US20120267423A1 (en) * 2011-04-19 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thin Die Processing
CN102744795A (zh) * 2011-04-21 2012-10-24 菱生精密工业股份有限公司 晶圆切割方法
JP2013065731A (ja) * 2011-09-19 2013-04-11 Hitachi High-Tech Instruments Co Ltd ダイボンダ及びボンディング方法
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
CH706280B1 (de) * 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
JP2014011416A (ja) * 2012-07-03 2014-01-20 Panasonic Corp 半導体チップのピックアップ装置およびピックアップ方法
JP5931772B2 (ja) * 2013-02-13 2016-06-08 株式会社東芝 半導体製造装置
JP5900392B2 (ja) * 2013-03-21 2016-04-06 富士ゼロックス株式会社 フィルム分離装置
CN104752292B (zh) * 2013-12-31 2018-08-24 北京北方华创微电子装备有限公司 升降针装置和半导体刻蚀设备
SG10201403372SA (en) * 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
KR101605961B1 (ko) * 2014-08-27 2016-03-23 주식회사 페코텍 반도체 다이 픽업용 콜렛
JP5980875B2 (ja) * 2014-10-21 2016-08-31 キヤノンマシナリー株式会社 チップ剥離装置及びチップ剥離方法
JP6643197B2 (ja) * 2016-07-13 2020-02-12 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN106941086B (zh) * 2017-03-10 2023-10-17 东莞市凯格精机股份有限公司 一种固晶机的取料设备
CN108666257B (zh) * 2017-03-31 2021-03-09 日月光半导体制造股份有限公司 元件剥离装置及元件剥离方法
WO2019008674A1 (ja) * 2017-07-04 2019-01-10 株式会社Ｆｕｊｉ 部品実装装置
JP6967411B2 (ja) * 2017-09-19 2021-11-17 ファスフォードテクノロジ株式会社 半導体製造装置、半導体装置の製造方法およびコレット
JP7102305B2 (ja) * 2018-09-19 2022-07-19 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7217605B2 (ja) * 2018-09-21 2023-02-03 ファスフォードテクノロジ株式会社 半導体製造装置、突上げ治具および半導体装置の製造方法
JP7274902B2 (ja) * 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN110391169A (zh) * 2019-08-15 2019-10-29 业成科技（成都）有限公司 吸嘴装置
US11652080B2 (en) * 2021-05-27 2023-05-16 Intel Corporation Thermal compression bonder nozzle with vacuum relief features
CN117594519B (zh) * 2024-01-18 2024-04-02 东莞触点智能装备有限公司 一种芯片高精度固晶机及其超薄芯片无损顶起方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3498877B2 (ja) * 1995-12-05 2004-02-23 株式会社東芝 半導体製造装置および半導体装置の製造方法
JP2000208447A (ja) * 1998-11-12 2000-07-28 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2000353710A (ja) * 1999-06-14 2000-12-19 Toshiba Corp ペレットピックアップ装置および半導体装置の製造方法
JP2001196442A (ja) * 2000-01-11 2001-07-19 Sony Corp ピックアップ装置及びワークのピックアップ方法並びにそのプログラムを格納した記憶媒体
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP3846257B2 (ja) * 2001-10-25 2006-11-15 松下電器産業株式会社 電子部品実装装置におけるピックアップ方法
TWI283906B (en) * 2001-12-21 2007-07-11 Esec Trading Sa Pick-up tool for mounting semiconductor chips
JP2004186352A (ja) * 2002-12-03 2004-07-02 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2003264203A (ja) * 2002-03-11 2003-09-19 Hitachi Ltd 半導体装置の製造方法
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
JP4136692B2 (ja) * 2003-02-07 2008-08-20 芝浦メカトロニクス株式会社 ペレット搬送装置、ペレットボンディング方法およびペレットボンディング装置
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4226489B2 (ja) * 2004-02-25 2009-02-18 日東電工株式会社 チップのピックアップ方法
JP2005322815A (ja) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
JP4298640B2 (ja) * 2004-12-06 2009-07-22 キヤノンマシナリー株式会社 ダイボンダー用コレット

Also Published As

Publication number Publication date
CN101335191B (zh) 2012-05-30
JP2009004403A (ja) 2009-01-08
CN101335191A (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
JP4864816B2 (ja) 半導体集積回路装置の製造方法
KR101473492B1 (ko) 반도체 집적 회로 장치의 제조 방법
JP4574251B2 (ja) 半導体装置の製造方法
JP2010129588A (ja) 半導体集積回路装置の製造方法
JP5479546B2 (ja) 半導体集積回路装置の製造方法
US7629231B2 (en) Fabrication method of semiconductor device
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
JP5075013B2 (ja) 半導体集積回路装置の製造方法
CA2221127A1 (en) Semiconductor device and method for making same
JP2009253060A (ja) 半導体集積回路装置の製造方法
JP4945339B2 (ja) 半導体集積回路装置の製造方法
JP4238669B2 (ja) エキスパンド方法及びエキスパンド装置
JP5647308B2 (ja) 半導体集積回路装置の製造方法
JP5337226B2 (ja) 半導体集積回路装置の製造方法
JP2008159724A (ja) 半導体装置の製造方法
JP5431533B2 (ja) 半導体装置の製造方法
JP2013219245A (ja) 半導体装置の製造方法
JP2012156517A (ja) 半導体集積回路装置の製造方法
JP5214739B2 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100426

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4864816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees